KR20080070313A - 표시 장치와 그 제조방법 - Google Patents

표시 장치와 그 제조방법 Download PDF

Info

Publication number
KR20080070313A
KR20080070313A KR1020070008237A KR20070008237A KR20080070313A KR 20080070313 A KR20080070313 A KR 20080070313A KR 1020070008237 A KR1020070008237 A KR 1020070008237A KR 20070008237 A KR20070008237 A KR 20070008237A KR 20080070313 A KR20080070313 A KR 20080070313A
Authority
KR
South Korea
Prior art keywords
layer
source gas
semiconductor layer
silicon
electrode
Prior art date
Application number
KR1020070008237A
Other languages
English (en)
Inventor
김병준
최용모
최범락
양성훈
오화열
최재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070008237A priority Critical patent/KR20080070313A/ko
Priority to CNA200810000902XA priority patent/CN101232041A/zh
Priority to EP08001082A priority patent/EP1950804A2/en
Priority to US12/018,750 priority patent/US20080179598A1/en
Publication of KR20080070313A publication Critical patent/KR20080070313A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치와 그 제조방법에 관한 것이다. 본 발명에 따른 표시장치는 절연기판과; 상기 절연기판 상에 형성되어 있으며, 폴리 실리콘과 제1함량의 할로겐 물질을 포함하는 제1층과 상기 제1층 상에 형성되어 있으며 폴리 실리콘과 상기 제1함량보다 낮은 제2함량의 할로겐 물질을 포함하는 제2층을 포함하는 반도체층과; 적어도 일부가 상기 반도체층 상에 형성되어 있는 소스 전극과; 적어도 일부가 상기 반도체층 상에 형성되어 있으며 상기 소스 전극과 채널영역을 사이에 두고 이격되어 있는 드레인 전극과; 상기 반도체층과 상기 소스 전극 사이 및 상기 반도체층과 상기 드레인 전극 사이에 형성되어 있는 저항접촉층과; 상기 반도체층 상에 형성되어 있는 절연막을 포함하는 것을 특징으로 한다. 이에 의해 표시품질이 안정된 표시장치가 제공된다.

Description

표시 장치와 그 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명의 제1실시예에 따른 표시장치의 등가회로도이고,
도 2는 본 발명의 제1실시예에 따른 표시장치의 배치도이고,
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이고,
도 4는 도 3의 'A'부분의 확대도이고,
도 5a 내지 도 5f는 반도체층의 구성에 따른 박막트랜지스터의 특성을 나타낸 도면이고,
도 6a 내지 도 6d는 불소 소스 가스 유량/실리콘 소스 가스 유량에 따른 박막트랜지스터의 특성을 나타낸 도면이고,
도 7a 내지 도 7o는 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면이고,
도 8은 본 발명의 제2실시예에 따른 표시장치를 설명하기 위한 단면도이고,
도 9은 본 발명의 제3실시예에 따른 표시장치를 설명하기 위한 단면도이고,
도 10은 본 발명의 제4실시예에 따른 표시장치를 설명하기 위한 단면도이고,
도 11은 본 발명의 제5실시예에 따른 표시장치를 설명하기 위한 단면도이고,
도 12는 본 발명의 제6실시예에 따른 표시장치를 설명하기 위한 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
110 : 절연기판 220 : 제2반도체층
320 : 제1반도체층 620 : 화소전극
800 : 유기발광층 850 : 공통전극
본 발명은 표시장치와 그 제조방법에 관한 것이다.
기존의 브라운관을 대체하여 액정표시장치와 유기전계발광장치(OLED)와 같은 평판표시장치(flat panel display)가 많이 사용되고 있다.
액정표시장치는 박막트랜지스터가 형성되어 있는 제1 기판과, 제1기판에 대향배치되어 있는 제2기판, 그리고 양 기판 사이에 위치하는 액정층을 포함한다. 액정표시장치는 제1기판 후방에 위치하는 백라이트 유닛을 더 포함할 수 있다.
백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다. 액정층의 배열 상태는 박막트랜지스터에 연결되어 있는 화소전극의 전압에 의해 결정된다.
유기전계발광장치는 전자와 정공을 공급받아 빛을 발광하는 유기발광층을 포함하며, 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여 각광 받고 있다.
유기전계발광장치 역시 박막트랜지스터를 포함하며, 유기발광층의 발광강도 는 박막트랜지스터에 연결된 화소전극으로부터 공급받는 정공량에 의해 결정된다.
최근 박막트랜지스터의 반도체층으로 이동도가 우수한 폴리 실리콘이 많이 사용되고 있다.
그런데 폴리 실리콘을 사용한 박막트랜지스터는 품질이 균일하지 않아, 표시품질이 불안정한 문제가 있다.
따라서 본 발명의 목적은 표시 품질이 안정된 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 품질이 안정된 표시장치의 제조방법을 제공하는 것이다.
상기 본 발명의 목적은 절연기판과; 상기 절연기판 상에 형성되어 있으며, 폴리 실리콘과 제1함량의 할로겐 물질을 포함하는 제1층과 상기 제1층 상에 형성되어 있으며 폴리 실리콘과 상기 제1함량보다 낮은 제2함량의 할로겐 물질을 포함하는 제2층을 포함하는 반도체층과; 적어도 일부가 상기 반도체층 상에 형성되어 있는 소스 전극과; 적어도 일부가 상기 반도체층 상에 형성되어 있으며 상기 소스 전극과 채널영역을 사이에 두고 이격되어 있는 드레인 전극과; 상기 반도체층과 상기 소스 전극 사이 및 상기 반도체층과 상기 드레인 전극 사이에 형성되어 있는 저항접촉층과; 상기 반도체층 상에 형성되어 있는 절연막을 포함하는 표시장치에 의하여 달성된다.
상기 할로겐 물질은 불소를 포함하는 것이 바람직하다.
상기 반도체층은 상기 채널영역에서 주위보다 두께가 작은 것이 바람직하다.
상기 제1층의 두께는 일정한 것이 바람직하다.
상기 제2층은 할로겐 물질을 포함하지 않는 것이 바람직하다.
상기 채널영역 주변에서 제1층의 두께는 상기 제2층의 두께의 20% 내지 60%인 것이 바람직하다.
상기 채널영역에서 제1층의 두께는 상기 제2층의 두께보다 큰 것이 바람직하다.
상기 제1층에서 상기 할로겐 물질의 함량은 1원자% 내지 3원자%인 것이 바람직하다.
상기 제1층에서 상기 할로겐 물질은 균일하게 분포되어 있는 것이 바람직하다.
상기 절연막에는 상기 드레인 전극을 드러내는 접촉구가 형성되어 있으며, 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극을 더 포함하는 것이 바람직하다.
상기 화소전극 상에 형성되어 있는 유기발광층을 더 포함하는 것이 바람직하다.
상기 본 발명의 다른 목적은 반도체층과, 적어도 일부가 상기 반도체층 상에 형성되어 있는 소스 전극과, 적어도 일부가 상기 반도체층 상에 형성되어 있으며 상기 소스 전극과 채널영역을 사이에 두고 이격되어 있는 드레인 전극을 포함하는 표시장치의 제조방법에 있어서, 제1실리콘 소스 가스와 할로겐 소스 가스를 공급하 면서 제1비정질 실리콘층을 형성하는 단계와; 제2실리콘 소스 가스를 공급하면서 제2비정질 실리콘층을 형성하는 단계와; 상기 제1비정질 실리콘층과 상기 제2비정질 실리콘층을 결정화 및 패터닝하여 상기 반도체층을 형성하는 단계를 포함하는 것에 의해 달성된다.
상기 할로겐 소스 가스의 유량/상기 제1실리콘 소스 가스의 유량은 1/3 내지 2/3인 것이 바람직하다.
상기 할로겐 소스 가스는 할로겐화 실리콘(silicon halide)을 포함하는 것이 바람직하다.
상기 할로겐 소스 가스는 SiF4를 포함하며, 상기 제1실리콘 소스 가스는 SiH4를 포함하는 것이 바람직하다.
상기 결정화는 고상결정화법에 의해 수행되는 것이 바람직하다.
실리콘 산화물을 포함하는 버퍼층을 형성하는 단계를 더 포함하며, 상기 비정질 실리콘층은 상기 버퍼층 상에 형성되는 것이 바람직하다.
상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 화소전극 상에 유기발광층을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 본 발명의 다른 목적은 절연기판 상에 제1실리콘 소스 가스와 할로겐 소스 가스를 공급하면서 제1비정질 실리콘층을 형성하는 단계와; 상기 제1비정질 실리콘층 상에 제2실리콘 소스 가스를 공급하면서 제2비정질 실리콘층을 형성하는 단계와; 상기 제2비정질 실리콘층 상에 제3실리콘 소스 가스와 불순물 소스 가스를 공급하면서 비정질 저항접촉층을 형성하는 단계와; 상기 제1비정질 실리콘층, 상기 제2비정질 실리콘층 및 상기 비정질 저항접촉층을 결정화하고 패터닝하여 반도체층과 저항접촉층을 형성하는 단계와; 상기 저항접촉층 상에 채널영역을 사이에 두고 서로 이격되어 있는 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극에 의해 가려지지 않은 상기 저항접촉층을 제거하는 단계를 포함하는 표시장치의 제조방법에 의해서도 달성된다.
상기 할로겐 소스 가스의 유량/상기 제1 실리콘 소스 가스의 유량은 1/3 내지 2/3인 것이 바람직하다.
상기 할로겐 소스 가스는 할로겐화 실리콘(silicon halide)을 포함하는 것이 바람직하다.
상기 할로겐 소스 가스는 SiF4를 포함하며, 상기 제1실리콘 소스 가스는 SiH4를 포함하는 것이 바람직하다.
상기 결정화는 고상결정화법에 의해 수행되는 것이 바람직하다.
상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 화소전극 상에 유기발광층을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도 1은 본 발명의 제1실시예에 따른 표시장치의 등가회로도이다.
하나의 화소에는 복수의 신호선이 마련되어 있다. 신호선은 주사신호를 전달하는 게이트선, 데이터 신호를 전달하는 데이터선 그리고 구동 전압을 전달하는 구동 전압선을 포함한다. 데이터선과 구동 전압선은 서로 인접하여 나란히 배치되어 있으며, 게이트선은 데이터선 및 구동 전압선과 수직을 이루며 연장되어 있다.
각 화소는 유기발광소자(LD), 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 축전기(C)를 포함한다.
구동 박막트랜지스터(Tdr)는 제어 단자, 입력 단자 및 출력단자를 가지는데, 제어단자는 스위칭 박막트랜지스터(Tsw)에 연결되어 있고, 입력 단자는 구동 전압선에 연결되어 있으며, 출력 단자는 유기발광소자(LD)에 연결되어 있다.
유기발광소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 단자에 연결되는 애노드(anode)와 공통전압이 인가되는 캐소드(cathode)를 가진다. 발광 소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 전류에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 구동 박막트랜지스터(Tdr)의 전류는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라진다.
스위칭 박막트랜지스터(Tsw)는 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선에 연결되어 있고, 입력 단자는 데이터선에 연결되어 있으며, 출력 단자는 구동 박막트랜지스터(Tdr)의 제어 단자에 연결되어 있다. 스위칭 박막트랜지스터(Tsw)는 게이트선에 인가되는 주사 신호에 따라 데이터선에 인가되는 데이터 신호를 구동 박막트랜지스터(Tdr)에 전달한다.
축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자와 입력단자 사이에 연결되어 있다. 축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자에 입력되는 데이터 신호를 충전하고 유지한다.
이하에서는 도 1에 도시한 표시장치의 구조에 대하여 도 2및 도 3을 참조하여 상세하게 설명한다.
이하에서 함량을 나타내는 '%'는 '질량%'를 나타낸다. 한편 본 발명에서 특정 물질이 '저함량이다'또는'함량이 낮다'로 표현된 것은, 그 특정 물질이 포함되지 않은 경우도 포함한다.
투명한 유리 따위로 만들어진 절연기판(110) 상에 제1금속층이 형성되어 있다. 제1금속층은 구동 게이트 전극(210)과 유지용량선(150)을 포함한다. 구동 게이트 전극(210)과 유지용량선(150)은 일체로 형성되어 있다. 유지용량선(150)은 구동전압선(140) 하부로 연장되어 유지용량을 형성한다.
구동 게이트 전극(210)은 제1절연막(411)으로 덮여 있다. 제1절연막(411)에는 구동 게이트 전극(210)을 노출시키는 접촉구(513)가 형성되어 있는데, 접촉구(513)는 제2절연막(412), 제3절연막(413) 및 제4절연막(414)도 같이 제거되어 형성되어 있다.
구동 게이트 전극(210)에 대응하는 제1절연막(411) 상에는 제2반도체층(220)이 형성되어 있다. 제2반도체층(220)은 하부의 제1층(220a)와 상부의 제2층(220b)을 포함한다.
제1층(220a)은 할로겐 물질인 불소를 포함하는 폴리 실리콘으로 이루어져 있다. 제1층(220a)에서 불소의 함량은 1원자% 내지 3원자%이며, 불소는 제1층(220a)에 비교적 균일하게 분포한다.
다른 실시예에서는 제1층(220a)이 불소 대신 다른 할로겐 물질인 브롬 또는 염소를 포함할 수 있다. 제1층(220a)이 할로겐 물질을 포함하는 것은 균일한 구동 박막트랜지스터(Tdr)에 균일한 특성을 부여하기 위한 것으로, 자세한 내용은 후술한다.
제2층(220b)은 폴리실리콘으로 이루어져 있으며, 불소 등의 할로겐 물질은 포함하지 않는다. 다른 실시예에서 제2층(220b)은 제1층(220a)보다 낮은 함량으로 할로겐 물질을 포함할 수 있다.
제1층(220a)의 두께(d1)는 제2층(220b)의 두께(d2)의 20% 내지 60%일 수 있다. 반도체층(220)의 전체 두께는 1000Å 내지 2000Å일 수 있다.
제2반도체층(220) 상에는 제2반도체층(220)을 중심으로 양 편으로 나누어진 저항접촉층(230)이 형성되어 있다. 저항 접촉층(230)은 보론(B)과 같은 n형 불순물이 고농도 도핑된 n+ 폴리 실리콘으로 이루어져 있다.
제1절연막(411)과 저항 접촉층(230) 상에는 제2금속층이 형성되어 있다.제2금속층은 구동전압선(140), 구동 소스 전극(240), 구동 드레인 전극(250)을 포함한 다. 구동전압선(140)과 구동 소스 전극(240)은 일체로 형성되어 있다.
구동 소스 전극(240)과 구동 드레인 전극(250)은 채널영역을 사이에 두고 이격되어 있다. 채널영역에서는 저항접촉층(230)이 제거되어 제2반도체층(220)이 노출되어 있다. 제2반도체층(220)은 채널영역(C)에서 두께가 감소되어 있다. 실시예에서는 제2층(220b)의 두께가 감소하였으며, 제1층(220a)의 두께는 균일하다.
채널영역에서 제2층(220b)의 두께(d3)는 제1층(220a)의 두께(d1)보다 작으며, 이에 따라 채널영역에는 주로 제1층(220a)이 위치하게 된다.
제2금속층 상에는 제2절연막(412)이 형성되어 있다. 제2절연막(412)에는 구동 드레인 전극(250)을 노출시키는 접촉구(511)가 형성되어 있다. 접촉구(511)는 제3절연막(413)과 제4절연막(414)도 같이 제거되어 형성되어 있다.
제2금속층 및 제2금속층이 가리지 않은 제2절연막(412) 상에는 제3금속층이 형성되어 있다. 제3금속층은 게이트선(120)과 스위칭 게이트 전극(310)을 포함한다. 게이트선(120)과 스위칭 게이트 전극(310)은 일체로 형성되어 있다. 제3금속층은 제3절연막(413)으로 덮여 있다.
스위칭 게이트 전극(310)에 대응하는 제3절연막(413) 상에는 제1반도체층(320)이 형성되어 있다. 제1반도체층(320)은 비정질 실리콘으로 이루어져 있다.
제1반도체층(320) 상에는 제1반도체층(320)을 중심으로 양 편으로 나누어진 저항접촉층(330)이 형성되어 있다. 저항 접촉층(330)은 보론과 같은 n형 불순물이 고농도 도핑된 n+ 비정질 실리콘으로 이루어져 있다.
제3절연막(413) 상에는 화소영역에 대응하는 컬러필터(420)가 형성되어 있다. 컬러필터(420)는 서로 다른 색, 예를 들어 적색, 녹색 및 청색을 나타내는 복수의 서브 컬러필터를 포함할 수 있다.
제3절연막(413)과 저항 접촉층(330) 상에는 제4금속층이 형성되어 있다.제4금속층은 데이터선(130), 스위칭 소스 전극(340) 및 스위칭 드레인 전극(350)을 포함한다. 데이터선(130)과 스위칭 소스 전극(340)은 일체로 형성되어 있다.
스위칭 소스 전극(340)과 스위칭 드레인 전극(350)은 채널영역을 사이에 두고 이격되어 있다. 채널영역에서는 저항접촉층(330)이 제거되어 제1반도체층(320)이 노출되어 있다. 제1반도체층(320)은 채널영역에서 두께가 감소되어 있다.
제4금속층 상에는 제4절연막(414)이 형성되어 있다. 제4절연막(414)에는 스위칭 드레인 전극(350)을 노출시키는 접촉구(512)가 형성되어 있다.
이상 설명한 구조에서 스위칭 박막트랜지스터(Tsw)와 구동 박막트랜지스터(Tdr)는 모두 게이트 전극(210, 310)이 하부에 위치하는 바텀 게이트(bottom gate) 타입니다.
절연막(411, 412, 413, 414)은 실리콘 질화물(SiNx)과 같이 무기물 또는 유기물로 이루어질 수 있다. 유기물로는 BCB(benzocyclobutene) 계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 불소수지 등이 사용될 수 있다. 특히 제4절연막(414)은 평탄화층이라고도 불리며 비교적 두껍게 마련된다.
제4절연막(414)의 상부에는 투명전극층이 형성되어 있다. 투명전극층은 구동 브릿지(610) 및 화소전극(620)을 포함한다. 투명전극층은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있다. 구동 브릿지(610)는 접촉구(512, 513)를 통해 스위칭 드레인 전극(350)과 구동 게이트 전극(210)을 전기적으로 연결한다.
화소전극(620)은 음극(anode)이라고도 불리며 유기층(800)에 정공을 공급한다. 화소전극(620)은 접촉구(511)를 통해 구동 드레인 전극(250)과 연결되어 있다.
인접한 화소전극(620) 간에는 격벽(700)이 형성되어 있다. 격벽(700)은 화소전극(620) 간을 구분하여 화소영역을 정의한다. 격벽(700)은 아크릴 수지, 폴리이미드 수지 등의 내열성, 내용매성이 있는 감광물질이나 SiO2, TiO2와 같은 무기재료로 이루어질 수 있으며 유기층과 무기층의 2층 구조도 가능하다. 격벽(700)에는 화소전극(620)을 노출시키는 개구부(710)가 형성되어 있다. 개구부(710)는 화소영역을 정의한다.
개구부(710)에 의해 노출된 화소전극(620)과 격벽(700) 상에는 유기발광층(800)이 형성되어 있다. 유기발광층(800)은 백색광을 발광하는데, 유기발광층(800)은 적색 발광층, 녹색 발광층, 청색 발광층이 적층되어 이루어질 수 있다.
다른 실시예에서 유기발광층(700)은 예를 들어, 적색, 청색, 녹색 중 어느 하나의 색을 발광할 수 있으며, 이 경우 컬러필터(420)는 생략될 수 있다.
격벽(700) 및 유기발광층(800)의 상부에는 공통전극(850)이 위치한다. 공통 전극(850)은 양극(cathode)이라고도 불리며 유기발광층(800)에 전자를 공급한다. 공통전극(850)은 칼슘층과 알루미늄층으로 적층되어 구성될 수 있다.
화소전극(620)에서 전달된 정공과 공통전극(850)에서 전달된 전자는 유기발광층(800)에서 결합하여 여기자(exciton)가 된 후, 여기자의 비활성화 과정에서 빛을 발생시킨다. 유기발광층(800)에서 발광된 백색광은 컬러필터(420)를 거치면서 색상이 부여되고, 절연기판(110)을 통해 외부로 출사된다.
도시하지는 않았지만 화소전극(620)과 공통전극(850) 사이에는 전자주입층, 전자수송층, 정공주입층 및 정공수송층 등이 형성될 수 있다.
정공주입층 및 정공수송층은 강한 형광을 가진 아민(amine)유도체, 예를 들면 트리페닐디아민 유도체, 스티릴 아민 유도체, 방향족 축합환을 가지는 아민 유도체를 사용할 수 있다.
전자수송층으로는 퀴놀린(quinoline) 유도체, 특히 알루미늄 트리스(8-히드록시퀴놀린) (aluminum tris(8-hydroxyquinoline), Alq3)를 사용할 수 있다. 또한 페닐 안트라센(phenyl anthracene) 유도체, 테트라아릴에텐 유도체도 사용할 수 있다. 전자주입층으로는 바륨(Ba) 또는 칼슘(Ca)으로 형성될 수 있다.
또한 표시장치(1)는 공통전극(850)의 보호를 위한 보호층, 유기발광층(800)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다. 봉지부재는 밀봉수지와 밀봉캔으로 이루어질 수 있다.
이상 설명한 제1실시예에서 스위칭 박막트랜지스터(Tsw)는 제1반도체층(320)이 비정질 실리콘으로 이루어진 비정질 실리콘 박막트랜지스터이며, 구동 박막트랜 지스터(Tdr)는 제2반도체층(220)이 폴리 실리콘으로 이루어진 폴리 실리콘 박막트랜지스터이다.
비정질 실리콘 박막트랜지스터는 누설전류(leakage current)가 적은 반면 장시간 사용 시 품질인 불안정한 문제가 있다. 반면 폴리 실리콘 박막트랜지스터는 품질이 안정적이지만 누설전류가 비교적 큰 문제가 있다.
제1실시예에서는 구동 박막트랜지스터(Tdr)로서 폴리 실리콘 박막트랜지스터를 사용하는데, 오프 상태에서 수 nA 수준의 누설전류로는 발광소자(LD)가 턴온 되지 않기 때문에 누설전류가 문제되지 않는다. 반면 스위칭 박막트랜지스터(Tsw)에 폴리 실리콘 박막트랜지스터를 사용하면 누설전류에 의해 크로스 톡(cross talk)과 같은 불량이 발생한다.
제1실시예에서는 누설전류가 문제되지 않는 구동 박막트랜지스터(Tdr)에는 폴리 실리콘 박막트랜지스터를 사용하여 표시장치의 품질을 안정적으로 유지하며, 스위칭 박막트랜지스터(Tsw)에는 비정질 실리콘 박막트랜지스터를 사용하여 크로스 톡과 같은 불량을 방지한다.
한편 제1실시예에서 제2반도체층(220)의 제1층(220a)은 폴리 실리콘으로 이루어져 있으면서, 할로겐 물질인 불소를 포함하고 있다. 제1층(220a)에 포함된 불소에 의해 구동박막트랜지스터(Tdr)의 특성이 균일해지는데, 이에 대해 설명한다.
반도체층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막트랜지스터의 경우, 채널영역에서의 반도체층 두께는 박막트랜지스터 품질에 큰 영향을 주지 않는다. 이는 비정질 실리콘 박막은 트랩 사이트(trap site)가 많은 저급의 박막이므로 막특성이 두께에 민감하지 않기 때문이다.
반면 반도체층으로 폴리 실리콘을 사용하는 폴리 실리콘 박막트랜지스터의 경우, 채널영역에서의 반도체층 두께는 박막트랜지스터 품질에 큰 영향을 준다. 이는 폴리 실리콘의 경우 트랩 사이트는 그레인 바운더리(grain boundary)로 집중되어, 막 특성이 두께에 민감하기 때문이다.
폴리 실리콘은 비정질 실리콘을 결정화시켜서 얻는다. 비정질 실리콘은 SiH4, Si(C2H5O)4와 같은 실리콘 소스 가스를 사용하여 화학기상증착방법으로 형성된다. 화학기상증착과정에서 실리콘 소스 가스는 Si-H 또는 Si-H2 상태로 증착되어 비정질 실리콘 박막은 수소를 과량 함유하고 있다.
과량 함유된 수소는 결정화 공정 중에 기화되어 대기 중으로 나가기 때문에 폴리 실리콘은 수소가 없는 순수 실리콘 만이 격자구조를 이루고, 불순물과 결함은 그레인 바운더리로 몰리게 되어 트랩 사이트로 작용한다.
따라서 폴리 실리콘에 있어, 그레인 내에는 트랩 사이트가 적어 전자의 이동도가 높은 반면, 두께 잔량에 대한 민감도는 매우 크다.
다시 제1실시예로 돌아오면 제2반도체층(220)은 채널영역에서 두께가 감소되어 있다. 이는 구동 소스 전극(240) 및 구동 드레인 전극(250) 형성 후, 채널영역의 저항접촉층(230)을 제거하기 위한 과정에서 제2반도체층(220)도 일부 제거되기 때문이다.
제거되는 제2반도체층(220)의 두께를 일정하게 하면 구동 박막트랜지스터(Tdr)의 품질을 균일하게 할 수 있으나, 이는 설비의 한계로 인해 구현하기 어렵다.
채널영역에서는 제2층(220b)의 상당부분이 제거되어, 제1층(220a)이 주로 위치한다. 제1층(220a)에 포함된 불소는 제2반도체층(220)의 두께에 대한 구동박막트랜지스터(Tdr)의 민감도를 감소시킨다.
불소는 실리콘 소스 가스를 이용한 비정질 실리콘 박막의 형성 시에 불소 소스 가스를 같이 사용하여 제1층(220a)에 포함된다. 불소 소스 가스로는 SiF4와 같은 할로겐화 실리콘(silicon halide)을 사용할 수 있다.
불소는 비휘발성이므로 결정화 과정에서 대기 중으로 빠져 나가지 않으며, 고정(immobile) 특성을 가지므로 그레인 바운더리로 모이지도 않는다. 따라서 불소는 폴리 실리콘 내에 균일하게 분포하게 되며, 실리콘 격자뒤틀림을 야기하여 결정화도를 낮춘다.
이와 같이 불소는 결정화도를 낮추어 제1층(220a)의 전자이동도를 다소 감소시키지만, 제2반도체층(220) 두께에 대한 구동박막트랜지스터(Tdr)의 민감도를 감소시킨다. 따라서 구동박막트랜지스터(Tdr)는 균일한 품질을 갖는다.
이하에서는 제1층(220a)과 제2층(220b)의 위치관계와 두께관계에 대하여 설명한다.
불소를 포함하는 제1층(220a)이 제2층(220b)의 상부에 위치하는 경우에는, 채널영역이 주로 불소를 포함하지 않는 제2층(220b)으로 이루어지기 때문에 구동박 막트랜지스터(Tdr)는 제2반도체층(220)의 두께에 대하여 민감하게 된다.
한편 제조과정에서 불소 소스 가스는 결합력이 강하여 증착속도가 느리다. 특히 불소 소스 가스로서 SiF4와 같은 할로겐화 실리콘을 사용할 경우에는 실리콘 소스 가스에 비해 증착속도가 1/2 내지 1/3밖에 되지 않아 공정시간이 지연된다.
공정시간 지연과 함께 제1층(220a)의 두께가 제2층(220b) 두께의 60%보다 크면 온-커런트(on current)와 이동도와 같은 구동박막트랜지스터(Tdr)의 특성이 열화된다. 반대로 제1층(220a)의 두께가 제2층(220b) 두께의 20%보다 작으면 채널영역의 대부분이 불소를 포함하지 않는 제2층(220b)으로 되어 구동박막트랜지스터(Tdr)는 제2반도체층(220)의 두께에 대하여 민감하게 된다.
따라서 제1층(220a)의 두께는 제2층(220b)의 두께의 20% 내지 60%인 것이 바람직하다.
이상 설명한 제1층(220a)과 제2층(220b)의 위치관계와 두께관계는 실험을 통해 확인되는데, 이를 도 5a 내지 도 5f를 통해 설명한다.
실험은 약 1500Å두께의 반도체층을 가지며, 동시에 제조된 8개의 박막트랜지스터의 특성을 나타낸 것이다. 불소를 포함하는 층은 SiH4과 SiF4 을 화학기상증착하여 제조하였으며, 불소를 포함하지 않는 층은 SiH4만을 이용하여 화학기상증착 하여 제조하였다. 이들 두 층은 동시에 고상결정화(solid phase crystallization)를 통해 결정화된후 패터닝하였다
불소를 포함하는 층에서 불소의 함량은 약 2원자%였다.
도 5a 내지 도 5c에 도시한 실험에서는 불소를 포함하는 폴리실리콘(Si-F)이 하부에 위치하고, 불소를 포함하지 않는 폴리실리콘(Si)이 상부에 위치한다. 즉 Si-F(하부)/Si(상부) 구조이다.
반대로 도 5d 내지 도 5f 에 도시한 실험에서는 불소를 포함하는 폴리실리콘(Si-F)이 상부에 위치하고, 불소를 포함하지 않는 폴리실리콘(Si)이 하부에 위치한다. 즉 Si(상부)/Si-F(하부) 구조이다.
도면을 보면 Si-F(하부)/Si(상부)구조가 Si(상부)/Si-F(하부)에 비하여 박막트랜지스터의 특성이 균일함을 알 수 있다. 또한 Si-F(하부)/Si(상부) 구조에서 Si-F층의 두께가 Si층의 두께보다 큰 도 5c의 경우 온-커런트가 낮아짐을 알 수 있다.
이하에서는 제1층(220a)의 불소함량에 대하여 설명한다.
불소를 포함하는 층(Si-F층)에서 불소의 함량은 1원자% 내지 3원자%일 수 있다. 불소의 함량이 1원자%보다 작으면 박막트랜지스터의 품질이 균일해지지 않는다. 반면, 불소의 함량이 3원자%보다 많으면 폴리 실리콘의 결정도가 급격히 저하되어 박막트랜지스터의 초기 특성 및 안정도가 불량해진다.
특히 불소의 함량이 3원자%보다 많으면 큰 불소 원자에 의한 Si-F층의 스트레스가 증가하여 Si-F층이 하부의 절연막과 박리되는 문제도 발생할 수 있다.
Si-F층에서 불소의 함량은 비정질 실리콘 박막 형성 시, 실리콘 소스 가스와 불소 소스 가스의 유량에 영향 받는다.
불소 소스 가스 유량/실리콘 소스 가스 유량(이하 SiF4/ SiH4)은 1/3 내지 2/3가 바람직한데, 이를 도 6a 내지 도6d를 참조하여 설명한다.
도 6a 내지 도 6d는 비정질 실리콘 박막 형성 시 SiF4/ SiH4의 비율을 달리한 경우, 박막트랜지스터의 특성을 나타낸 것이다. 도 6a 내지 도 6d는 각각 동시에 제조된 14개의 박막트랜지스터에 대한 특성을 나타내고 있다.
도 6a 내지 도 6d를 보면 SiF4/ SiH4가 1/10 또는 1/7.5로 SiH4가 과량일 경우에는 박막트랜지스터 특성이 불균일하지만, SiF4/ SiH4가 1/3 또는 2/3인 경우 박막트랜지스터의 특성이 균일함을 알 수 있다. SiF4/ SiH4가 1/3 내지 2/3인 경우, Si-F층 내에서 불소의 함량은 1원자 % 내지 3원자 % 가 된다. 유량에 비해 불소의 함량이 적은 것은 화학기상증착과정에서 불소 소스가스가 실리콘 소스 가스에 비해 분해가 잘 일어나지 않기 때문이다.
도시하지는 않았지만, SiF4/ SiH4가 2/3보다 크면 불소함량이 많아진다. 이 경우 폴리 실리콘의 결정도가 급격히 저하되어 박막트랜지스터의 초기 특성 및 안정도가 불량해진다
이하에서는 본발명의 제1실시예에 따른 표시 장치의 제조방법을 도 7a 내지 도 7o를 참조하여 설명한다.
먼저, 도 7a에 도시한 바와 같이, 절연기판(110) 위에 금속층을 형성하고 패터닝하여 구동 게이트 전극(210)을 형성한다.
다음으로 도 7b에 도시한 바와 같이, 실리콘 소스 가스인 SiH4와 질소 소스 가스인 NH4를 화학기상증착시켜 제1절연막(411)을 형성한다.
다음으로 도 7c에 도시한 바와 같이, 실리콘 소스 가스인 SiH4와 불소 소스 가스인 SiF4를 화학기상증착시켜 제1비정질 실리콘층(221)을 형성한다. 이 때 SiF4/ SiH4 비는 1/3 내지 2/3이다. 제1비정질 실리콘층(221)에는 불소가 균일하게 분포한다.
다음, 도 7d에 도시한 바와 같이 실리콘 소스 가스인 SiH4를 화학기상증착시켜 제2비정질 실리콘층(222)을 제조한다.
다음으로 도 7e와 같이 실리콘 소스 가스인 SiH4과 n형 불순물 소스 가스인 B2H6를 화학기상증착시켜 비정질 저항접촉층(231)을 형성한다. 다른 실시예에서, 비정질 실리콘층(221, 222) 형성을 위한 실리콘 소스 가스와 비정질 저항접촉층(231) 형성을 위한 실리콘 소스 가스는 서로 다를 수 있다.
이상의 제1절연막(411), 비정질 실리콘층(221, 222) 및 비정질 실리콘층(231)은 동일 챔버에서 연속으로 형성될 수 있다.
이후 도 7f와 같이 비정질 실리콘층(221, 222) 및 비정질 저항접촉층(231)을 결정화시켜 제1층(220a)와 제2층(220b)으로 이루어진 제2반도체층(220)과 저항 접촉층(230)을 형성한다. 결정화를 통해 패터닝되어 있는 비정질 실리콘층(221) 및 비정질 저항접촉층(231)은 모두 폴리 실리콘으로 변화한다.
결정화 방법으로는 고상결정화, 레이저 결정화, 급속열처리 방법 등을 사용할 수 있다.
고상결정화는 600℃이하의 저온에서 장시간 열처리하여 결정입자가 큰 폴리실리콘을 얻는 방법이다. 레이저 결정화는 엑시머 레이저 어닐링(excimer laser annealing) 및 순차적 측면 고상화(sequential lateral solidification) 등 레이저를 이용하여 폴리실리콘을 얻는 방법이다. 급속 열처리 방법은 저온에서 비정질 실리콘 증착 후 표면을 빛으로 급속하게 열처리하여 결정화하는 방법이다.
제1비정질 실리콘층(221)에 포함되어 있는 불소는 결정화 과정에서 기화되어 제거되지 않는다. 따라서 불소는 결정화된 제1층(220a)에서도 그레인과 그레인 바운더리에 균일하게 분포되어 있다.
다음으로 도 7g와 같이 반도체층(220) 및 저항접촉층(230)을 사진식각을 통해 패터닝한다.
다른 실시예에서 결정화와 패터닝의 순서는 바뀔 수 있다.
다음으로 도 7h와 같이 금속층을 증착하고 패터닝하여 구동 소스 전극(240), 구동 드레인 전극(250)을 형성한다. 구동 소스 전극(240)과 구동 드레인 전극(250)은 채널영역을 사이에 두고 서로 이격되어 있다.
다음으로 도 7i와 같이 채널영역에서 노출되어 있는 저항접촉층(230)을 제거한다. 이 과정에서 채널영역의 반도체층(220)도 일부 제거되어, 반도체층(220)은 채널영역에서 두께가 감소하게 된다. 이로써 구동박막트랜지스터(Tdr)가 완성된다.
이 과정에서 채널영역의 제2층(220b)가 많이 제거되어 채널영역에는 주로 제1층(220a)이 위치하게 된다.
채널영역에서의 반도체층(220)의 두께는 구동박막트랜지스터(Tdr)마다 다를 수 있다. 그러나, 구동박막트랜지스터(Tdr)의 품질은 제1층(220a)에 포함되어 있는 불소의 작용에 의해 반도체층(220) 두께에 민감하지 않다.
이후 도 7j와 같이 제2절연막(412)과 소스 게이트 전극(310)을 형성한다.
이후 도 7k와 같이 제3절연막(413)을 형성하고, 제3절연막(413) 상에 데이터선(130), 제1반도체층(320), 저항접촉층(330), 스위칭 소스 전극(340) 및 스위칭 드레인 전극(350)을 형성한다. 이로써 스위칭 박막트랜지스터(Tsw)가 완성된다.
여기서 제1반도체층(320)은 실리콘 소스 가스만을 사용하여 형성하며, 결정화과정을 거치지 않는다. 따라서 제1반도체층(320)은 불소를 포함하지 않는 비정질 실리콘으로 이루어진다.
다음 도 7l와 같이 컬러필터(420)를 형성한다. 컬러필터(420)는 컬러필터 감광층을 코팅한 후 노광 및 현상하여 형성할 수 있다.
다음 도 7m과 같이 제4절연막(414)을 형성하고 ITO 또는 IZO등의 투명도전막을 증착하고 사진 식각하여 구동 브릿지부(610)와 화소전극(620)을 형성한다.
도시하지는 않았지만, 투명도전막 증착 전에 절연막(411 내지 414)을 패터닝하여 접촉구(511, 512, 513)를 형성하게 된다.
다음으로 도 7n과 같이 구동 브릿지부(610)와 화소전극(620)을 형성한 후 전면에 격벽 물질층을 형성하고 노광 및 현상하여 격벽(700)을 형성한다. 격벽 물질층은 감광성 물질로 이루어져 있으며 슬릿 코팅 또는 스핀 코팅 등의 방법으로 형 성될 수 있다. 격벽(700)에는 화소전극(620)을 노출시키는 개구부(710)가 형성되어 있다.
이후 도 7o에 도시한 바와 같이 유기발광층(800)을 형성한다.
유기발광층(800)은 증발법으로 형성될 수 있다.
증발법에서는 화소전극(620)이 하부를 향하도록 절연기판(110)을 배치한 후, 절연기판(110) 하부의 유기물 소스를 가열하여 유기물 증기를 공급한다.
유기물 소스와 절연기판(110) 사이에는 마스크가 위치할 수 있다.
이 후 공통전극(850)을 형성하면 도 2 및 도 3에 도시한 표시장치(1)가 완성된다.
이상의 제1실시예에서는 실리콘 소스 가스로 SiH4을 사용하였지만, 실리콘 소스 가스로는 Si(C2H5O)4 등 다른 물질을 사용할 수 있다.
또한 할로겐 물질로 불소를 사용하였지만, 다른 할로겐 물질인 염소를 사용할 수도 있다. 이 때 염소 소스 가스로는, 예를 들어, SiCl4 또는 SiH2Cl2를 사용할 수 있다.
도 8을 참조하여 본 발명의 제2실시예에 따른 표시장치(2)를 설명한다. 도 8은 도 3의 A부분에 해당하는 확대도이다.
채널영역에서 제2층(220b)이 모두 제거되어, 제1층(220a)이 노출되어 있다. 제2실시예에서 채널영역은 제1층(220a) 만으로 구성되어 구동박막트랜지스터(Tdr)의 제2반도체층(220) 두께에 대한 민감도가 감소한다.
도 9를 참조하여 본 발명의 제3실시예에 따른 표시장치(3)를 설명한다.
제1반도체층(320)과 제2반도체층(220)은 동시에 형성된다. 이에 따른 제1반도체층(320)도 불소를 포함하는 폴리실리콘으로 이루어진 제1층(320a)와 불소를 포함하지 않는 폴리실리콘으로 이루어진 제2층(320b)을 포함한다.
제3실시예에 따르면 스위칭 박막트랜지스터(Tsw)와 구동 박막트랜지스터(Tdr)가 동시에 형성되어 제조과정이 간단해진다.
설명하지 않은 구성요소는 절연막(431, 432)이다.
도 10을 참조하여 본 발명의 제4실시예에 따른 표시장치(4)를 설명한다.
구동박막트랜지스터(Tdr)는 게이트 전극(410)이 상부에 위치하는 탑-게이트(top-gate) 타입이다.
절연기판(110)과 제2반도체층(220) 사이에는 버퍼층(900)이 형성되어 있다. 버퍼층(900)은 산화 실리콘으로 이루어질 수 있으며, 결정화 과정에서 절연기판(110)의 불순물이 제2반도체층(220)으로 유입되는 것을 방지한다.
설명하지 않은 구성요소는 절연막(441, 442, 443)이다.
도 11을 참조하여 본 발명의 제5실시예에 따른 표시장치(5)를 설명한다.
유기발광층(800)은 주로 화소영역 내에 형성되어 있다. 유기발광층(800)이 고분자물질로 이루어진 경우 유기발광층(800)은 잉크제팅 방식으로 형성될 수 있으며, 도 11과 같이 주로 화소영역 내에 형성된다.
유기발광층(800)은 폴리플루오렌 유도체, (폴리)파라페닐렌비닐렌 유도체, 폴리페닐렌 유도체, 폴리비닐카바졸, 폴리티오펜 유도체, 또는 이들의 고분자 재료 에 페릴렌계 색소, 로더민계 색소, 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐부타디엔, 나일 레드, 쿠마린 6, 퀴나크리돈 등을 도핑하여 사용할 수 있다.
도시하지는 않았지만 화소전극(620)과 유기발광층(800) 사이에 정공주입층이 형성될 수 있다. 정공주입층은 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)과 폴리스티렌술폰산(PSS)과 같은 정공 주입 물질로 이루어질 수 있다.
유기발광층(800)은 화소에 따라 서로 다른 색을 발광하며, 컬러필터(420)는 형성되지 않는다.
설명하지 않은 구성요소는 절연막(451, 452, 453, 454)이다.
도 12을 참조하여 제6실시예에 따른 표시장치(6)를 설명한다.
제6실시예에 따른 표시장치(6)는 액정표시장치로서 박막트랜지스터(T)가 형성되어 있는 제1기판(910), 제1기판(910)에 대향배치되어 있는 제2기판(920) 그리고 양 기판(910, 920) 사이에 위치하는 액정층(930)을 포함한다. 박막트랜지스터(T)의 반도체층은 불소와 폴리실리콘을 포함하는 하부층과 폴리실리콘을 포함하는 상부층을 포함한다.
제1기판(910)은 절연기판(911), 절연막(912, 913) 및 화소전극(914)을 포함한다.
제2기판(920)을 보면, 절연기판(921) 상에 격자 형상의 블랙매트릭스(922)가 형성되어 있다. 블랙매트릭스(922)는 블랙안료를 포함한 유기물로 만들어 질 수 있으며, 제1기판(910)의 박막트랜지스터(T)와 배선(도시하지 않음)과 대응하도록 형성되어 있다.
블랙매트릭스(922) 사이에는 컬러필터(923)가 형성되어 있다. 컬러필터(923)는 유기물로 이루어져 있으며 서로 다른 색상을 가진 복수의 서브층을 포함한다. 블랙매트릭스(922)와 컬러필터층(923) 상부에는 오버코트층(924)과 투명한 도전물질로 이루어진 공통전극(925)이 형성되어 있다.
양 기판(910, 920) 사이에 위치한 액정층(930)은 화소전극(914)과 공통전극(925)이 형성하는 전계에 의해 그 배열상태가 결정된다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 표시 품질이 안정된 표시장치와 그 제조방법이 제공된다.

Claims (26)

  1. 절연기판과;
    상기 절연기판 상에 형성되어 있으며, 폴리 실리콘과 제1함량의 할로겐 물질을 포함하는 제1층과 상기 제1층 상에 형성되어 있으며 폴리 실리콘과 상기 제1함량보다 낮은 제2함량의 할로겐 물질을 포함하는 제2층을 포함하는 반도체층과;
    적어도 일부가 상기 반도체층 상에 형성되어 있는 소스 전극과;
    적어도 일부가 상기 반도체층 상에 형성되어 있으며 상기 소스 전극과 채널영역을 사이에 두고 이격되어 있는 드레인 전극과;
    상기 반도체층과 상기 소스 전극 사이 및 상기 반도체층과 상기 드레인 전극 사이에 형성되어 있는 저항접촉층과;
    상기 반도체층 상에 형성되어 있는 절연막을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 할로겐 물질은 불소를 포함하는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 반도체층은 상기 채널영역에서 주위보다 두께가 작은 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 제1층의 두께는 일정한 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 제2층은 할로겐 물질을 포함하지 않는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서,
    상기 채널영역 주변에서 제1층의 두께는 상기 제2층의 두께의 20% 내지 60%인 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서,
    상기 채널영역에서 제1층의 두께는 상기 제2층의 두께보다 큰 것을 특징으로 하는 표시장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1층에서 상기 할로겐 물질의 함량은 1원자% 내지 3원자%인 것을 특징으로 하는 표시장치.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1층에서 상기 할로겐 물질은 균일하게 분포되어 있는 것을 특징으로 하는 표시장치.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 절연막에는 상기 드레인 전극을 드러내는 접촉구가 형성되어 있으며,
    상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극을 더 포함하는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서,
    상기 화소전극 상에 형성되어 있는 유기발광층을 더 포함하는 것을 특징으로 하는 표시장치.
  12. 반도체층과, 적어도 일부가 상기 반도체층 상에 형성되어 있는 소스 전극과, 적어도 일부가 상기 반도체층 상에 형성되어 있으며 상기 소스 전극과 채널영역을 사이에 두고 이격되어 있는 드레인 전극을 포함하는 표시장치의 제조방법에 있어서,
    제1실리콘 소스 가스와 할로겐 소스 가스를 공급하면서 제1비정질 실리콘층을 형성하는 단계와;
    제2실리콘 소스 가스를 공급하면서 제2비정질 실리콘층을 형성하는 단계와;
    상기 제1비정질 실리콘층과 상기 제2비정질 실리콘층을 결정화 및 패터닝하여 상기 반도체층을 형성하는 단계를 포함하는 표시장치의 제조방법.
  13. 제12항에 있어서,
    상기 할로겐 소스 가스의 유량/상기 제1실리콘 소스 가스의 유량은 1/3 내지 2/3인 것을 특징으로 하는 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 할로겐 소스 가스는 할로겐화 실리콘(silicon halide)을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 할로겐 소스 가스는 SiF4를 포함하며,
    상기 제1실리콘 소스 가스는 SiH4를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 결정화는 고상결정화법에 의해 수행되는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제12항 내지 제15항 중 어느 한 항에 있어서,
    실리콘 산화물을 포함하는 버퍼층을 형성하는 단계를 더 포함하며,
    상기 비정질 실리콘층은 상기 버퍼층 상에 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  18. 제12항 내지 제15항 중 어느 한 항에 있어서
    상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 화소전극 상에 유기발광층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  20. 절연기판 상에 제1실리콘 소스 가스와 할로겐 소스 가스를 공급하면서 제1비정질 실리콘층을 형성하는 단계와;
    상기 제1비정질 실리콘층 상에 제2실리콘 소스 가스를 공급하면서 제2비정질 실리콘층을 형성하는 단계와;
    상기 제2비정질 실리콘층 상에 제3실리콘 소스 가스와 불순물 소스 가스를 공급하면서 비정질 저항접촉층을 형성하는 단계와;
    상기 제1비정질 실리콘층, 상기 제2비정질 실리콘층 및 상기 비정질 저항접촉층을 결정화하고 패터닝하여 반도체층과 저항접촉층을 형성하는 단계와;
    상기 저항접촉층 상에 채널영역을 사이에 두고 서로 이격되어 있는 소스 전극과 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극에 의해 가려지지 않은 상기 저항접촉층을 제거하는 단계를 포함하는 표시장치의 제조방법.
  21. 제20항에 있어서,
    상기 할로겐 소스 가스의 유량/상기 제1 실리콘 소스 가스의 유량은 1/3 내지 2/3인 것을 특징으로 하는 표시장치의 제조방법.
  22. 제21항에 있어서,
    상기 할로겐 소스 가스는 할로겐화 실리콘(silicon halide)을 포함하는 것을 특징으로 하는 표시장치의 제조방법
  23. 제22항에 있어서,
    상기 할로겐 소스 가스는 SiF4를 포함하며,
    상기 제1실리콘 소스 가스는 SiH4를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  24. 제20항 내지 제23항 중 어느 한 항에 있어서,
    상기 결정화는 고상결정화법에 의해 수행되는 것을 특징으로 하는 표시장치의 제조방법.
  25. 제24항에 있어서,
    상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  26. 제25항에 있어서,
    상기 화소전극 상에 유기발광층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020070008237A 2007-01-26 2007-01-26 표시 장치와 그 제조방법 KR20080070313A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070008237A KR20080070313A (ko) 2007-01-26 2007-01-26 표시 장치와 그 제조방법
CNA200810000902XA CN101232041A (zh) 2007-01-26 2008-01-07 显示器件及其制造方法
EP08001082A EP1950804A2 (en) 2007-01-26 2008-01-22 Display device and manufacturing method of the same
US12/018,750 US20080179598A1 (en) 2007-01-26 2008-01-23 Display device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008237A KR20080070313A (ko) 2007-01-26 2007-01-26 표시 장치와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080070313A true KR20080070313A (ko) 2008-07-30

Family

ID=39823101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008237A KR20080070313A (ko) 2007-01-26 2007-01-26 표시 장치와 그 제조방법

Country Status (2)

Country Link
KR (1) KR20080070313A (ko)
CN (1) CN101232041A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633492B2 (en) 2008-10-31 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20150066893A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
CN102708788B (zh) * 2011-11-23 2015-01-07 京东方科技集团股份有限公司 像素电路
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
CN105118777A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 Tft背板的制作方法及其结构
CN107134461A (zh) * 2017-06-28 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
US10566401B2 (en) 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633492B2 (en) 2008-10-31 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8759167B2 (en) 2008-10-31 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101493304B1 (ko) * 2008-10-31 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US11594643B2 (en) 2008-10-31 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9349874B2 (en) 2008-10-31 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9842942B2 (en) 2008-10-31 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9911860B2 (en) 2008-10-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11107928B2 (en) 2008-10-31 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10269978B2 (en) 2008-10-31 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200090939A (ko) * 2009-11-27 2020-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11894486B2 (en) 2009-11-27 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20150066893A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법

Also Published As

Publication number Publication date
CN101232041A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
EP1950804A2 (en) Display device and manufacturing method of the same
KR20080070313A (ko) 표시 장치와 그 제조방법
KR100699254B1 (ko) 표시장치의 제조방법과 이에 의한 표시장치
US7675232B2 (en) Display device with improved drive arrangement
KR100643376B1 (ko) 표시장치와 표시장치의 제조방법
US7528543B2 (en) Display device and method of making display device
US7557382B2 (en) Display device and manufacturing method of the same
KR101367139B1 (ko) 표시 장치와 그 제조방법
KR102294113B1 (ko) 표시 장치 및 그 제조 방법
WO2004010741A1 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2008047862A (ja) 表示装置とその製造方法
KR20070054799A (ko) 디스플레이장치 및 그 제조방법
KR20070019377A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
KR100661642B1 (ko) 표시장치의 제조방법과 이에 의한 표시장치
US9299754B2 (en) Organic light emitting display and manufacturing method thereof
KR100900550B1 (ko) 표시장치와 그 제조방법
KR100728196B1 (ko) 유기 발광 표시 장치의 제조 방법
KR20080060087A (ko) 표시장치와 그 제조방법
KR20080074574A (ko) 표시 장치와 그 제조방법
KR100659714B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100728128B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100669415B1 (ko) 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid