KR100928694B1 - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR100928694B1
KR100928694B1 KR1020070107160A KR20070107160A KR100928694B1 KR 100928694 B1 KR100928694 B1 KR 100928694B1 KR 1020070107160 A KR1020070107160 A KR 1020070107160A KR 20070107160 A KR20070107160 A KR 20070107160A KR 100928694 B1 KR100928694 B1 KR 100928694B1
Authority
KR
South Korea
Prior art keywords
well region
diffusion layer
channel mos
mos transistor
inverter
Prior art date
Application number
KR1020070107160A
Other languages
English (en)
Other versions
KR20070106960A (ko
Inventor
켄이치 오사다
마사타카 미나미
슈우지 이케다
코이치로 이시바시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20070106960A publication Critical patent/KR20070106960A/ko
Application granted granted Critical
Publication of KR100928694B1 publication Critical patent/KR100928694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 반도체 집적회로장치에 관한 것으로, 종래의 SRAM 메모리 셀에서는, P웰 영역의 기판에 대한 콘택트를 취하기 위하여 확산층의 모양을 열쇠모양으로 구부릴 필요가 있었기 때문에, 대칭성이 나빠져 미세화가 어렵다고 하는 문제점이 있었는데, 본 발명에서는, SRAM 셀을 구성하는 인버터가 형성된 P웰 영역이 2개로 분할되어 N웰 영역(NW1)의 양측에 배치되고, 트랜지스터를 형성하는 확산층에 굽힘이 없이 배치방향이 웰 경계선이나 비트선에 평행하게 되도록 형성되어, 어레이의 도중에는 기판으로의 전원을 공급하기 위한 영역이 메모리 셀 32로우 혹은, 64로우마다 워드선과 평행하게 형성되어짐으로써, 확산층이 필요 이상으로 복잡한 형상이 되지 않기 때문에 미세화가 용이해지는 기술이 제시된다.

Description

반도체 집적회로장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
도 1은 본 발명의 실시예 1에 의한 RAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 2는 본 발명의 실시예 1에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어(via)홀의 레이아웃도이다.
도 3은 본 발명의 실시예 2에 의한 메모리 어레이와 주변회로의 레이아웃도이다.
도 4는 본 발명의 실시예 3에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 5는 본 발명의 실시예 3에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 6은 본 발명의 실시예 4에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 7은 본 발명의 실시예 4에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 8은 본 발명의 실시예 5에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 9는 본 발명의 실시예 5에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 10은 본 발명의 실시예 6에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 11은 본 발명의 실시예 6에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 12a-12f는 본 발명의 실시예 6에 의한 반도체장치의 제조 프로세스 흐름을 나타내는 단면도이다.
도 13은 본 발명의 실시예 7에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이다.
도 14는 본 발명의 실시예 7에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 15는 본 발명의 실시예 8에 의한 SRAM 셀의 MOS 트랜지스터와 MOS 트랜지스터 간, MOS 트랜지스터와 금속배선층 간을 접속하기 위한 콘택트의 레이아웃도이 다.
도 16은 본 발명의 실시예 8에 의한 SRAM 셀의 다층 금속배선과 금속배선을 접속하기 위한 바이어 홀의 레이아웃도이다.
도 17은 본 발명의 실시예 8에 의한 반도체장치의 단면도이다.
도 18a-18f는 본 발명의 실시예 9에 의한 반도체장치의 제조 프로세스 흐름을 나타내는 단면도이다.
도 19a-19g는 본 발명의 실시예 10에 의한 반도체장치의 제조 프로세스 흐름을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
BL1, BL2 : 비트선 FG1∼FG4 : 다결정 실리콘 배선층
INV1, INV2 : 인버터 LN1, LN2, LP1, LP2 : 확산층
MC : 메모리 셀 NW1 : N웰 영역
PW1 : P웰 영역 TN1∼TN4 : N 채널형
MOS 트랜지스터 SC1, SC2 : 콘택트
TP1, TP2 : P 채널형 MOS 트랜지스터 Vcc1 : 전원전위선
Vss1, Vss2 : 접지전위선
본 발명은, 반도체 집적회로장치에 관한 것으로, 특히 SRAM(static random access memory) 셀의 레이아웃 및 상기 셀을 이용하여 구성한 메모리에 관한 것이다.
CMOS구성의 1포트 SRAM 셀은, 통상 6개의 트랜지스터로 구성되어 있으며, 종래의 공지된 레이아웃으로는 일본 특허공개 평10-178110(1998년 6월 30일 공개)이 알려져 있다.
종래의 SRAM 셀의 레이아웃에서는, SRAM 셀을 구성하는 인버터가 형성된 P웰 영역이 2개로 분할되어 N웰 영역의 양측에 배치되며, 웰 환경선이 비트선에 평행하게 되도록 형성되어 있다.
미세화가 진전됨에 따라, 노광장치의 파장을 G선에서 I선, 나아가 엑시머 레이저로 점차 짧게 하여 대응해 왔다. 그러나, 미세화의 요구는 장치의 단파장화의 진보 보다도 빨라, 최근들어 파장 이하의 패턴수치를 가공할 필요가 생기게 되었다. 패턴수치가 파장 이하로 되면 열쇠모양으로 구부러진 듯한 복잡한 패턴에서는 레이아웃에 충실하게 패턴을 형성할 수 없게 되며, 메모리셀의 대칭성을 붕괴시키는 원인으로 된다.
그러나, 종래의 공지예에서는, P웰 영역의 기판에 대한 콘택트를 취함과 동시에, 확산층의 모양을 열쇠모양으로 구부릴 필요가 있었다. 따라서, 대칭성이 나빠 미세화가 어렵다는 문제가 있었다.
따라서, 본 발명의 한 측면에 의하면, 제 1 N 채널형 MOS 트랜지스터와 제 1 P 채널형 MOS 트랜지스터를 포함하는 제 1 인버터와, 제 2 N 채널형 MOS 트랜지스 터와, 제 2 P채널형 MOS 트랜지스터를 포함하고, 상기 제 1 인버터의 출력단자에 입력단자가 접속되고 상기 제 1 인버터의 입력단자에 출력단자가 접속된 제 2 인버터와, 상기 제 1 인버터의 출력단자에 소스가 접속되고 제 1 비트선에 드레인이 접속되고 워드선에 게이트가 접속된 제 3 N 채널형 MOS 트랜지스터와, 상기 제 2 인버터의 출력단자에 소스가 접속되고 제 2 비트선에 드레인이 접속되고 워드선에 게이트가 접속된 제 4 N 채널형 MOS 트랜지스터를 구비하고, 상기 제 1 및 제 3 N 채널형 MOS 트랜지스터는 제 1 P웰 영역에 형성되며, 그 확산층은 굽힘이 없이 배치방향이 제 1 및 제 2 P 채널형 MOS 트랜지스터가 형성되는 제 1 n웰 영역과의 경계에 대하여 평행이며, 상기 제 2 및 제 4 N 채널형 MOS 트랜지스터는 제 2 P웰 영역에 형성되고, 그 확산층은 굽힘이 없이 배치방향이 제 1 및 제 2 P 채널형 MOS 트랜지스터가 형성되는 제 1 n웰 영역과의 경계에 대하여 평행한 반도체장치가 제공된다.
확산층의 형상으로는, 또한 그 외형을 직선을 주체로 하여 구성하여, 가장 긴 직선부분이 제 1 및 제 2 P 채널형 MOS 트랜지스터가 형성되는 제 1 n웰 영역과의 경계에 대하여 평행하며, 동시에 그 경계에 평행한 중심선이 되는 직선을 규정한 경우, 그 중심선에 대하여 선대칭이며, 제 2 및 제 4 N 채널형 MOS 트랜지스터는 제 2 P웰 영역에 형성되고, 그 확산층의 외형은 직선을 주체로 하여 구성되며, 가장 긴 직선부분이 제 1 및 제 2 P 채널형 MOS 트랜지스터가 형성되는 제 1 n웰 영역과의 경계에 대하여 평행이고, 동시에 그 경계에 평행한 중심선이 되는 직선을 규정한 경우, 그 중심선에 대하여 선대칭인 것으로 하여도 좋다. 이 때, 선대칭으 로 한 경우, 완전히 선대칭이 아니라도 예를 들어 중심선의 좌우로 확산층의 면적이 동일한 정도의 형상으로서 약간 비대칭인 경우도, 경우에 따라 허용되는 것이다.
본 발명의 다른 측면에 의하면, 상기 제 3 N 채널형 MOS 트랜지스터의 게이트에 이용되는 제 1 다결정 실리콘 배선층과, 상기 제 1 N 채널형 MOS 트랜지스터의 게이트와 상기 제 1 P 채널형 MOS 트랜지스터의 게이트에 이용되는 제 2 다결정 실리콘 배선층이 평행하게 배치되며, 상기 제 4 N 채널형 MOS 트랜지스터의 게이트에 이용되는 제 3 다결정 실리콘 배선층과, 상기 제 2 N 채널형 MOS 트랜지스터의 게이트와 상기 제 2 P 채널형 MOS 트랜지스터의 게이트에 이용되는 제 4 다결정 실리콘 배선층이 평행하게 배치되고, 제 1 및 제 3 다결정 실리콘 배선층은 워드선을 구성하는 제 2층의 금속배선층과 콘택트를 매개로 접속된다.
본 발명의 다른 측면에 의하면, 상기 제 1 인버터의 입력단자와 상기 제 2 인버터의 출력단자가 콘택트에서 전기적으로 접속되고, 상기 제 2 인버터의 입력단자와 상기 제 1 인버터의 출력단자가 콘택트에서 전기적으로 접속되어도 좋다.
본 발명의 다른 측면에 의하면, 상기 제 1, 제 2 비트선과, 상기 제 1, 제 2 P 채널형 MOS 트랜지스터의 소스에 접속된 전원선과, 상기 제 1, 제 2 N 채널형 MOS 트랜지스터의 소스에 접속된 접지선이 제 3층의 금속배선층에서 확산층과 평행하게 형성되어도 좋다.
본 발명의 다른 측면에 의하면, 상기 제 3층 금속배선층에서 형성된 제 1 비트선이, 상기 제 3층의 금속배선층에서 형성된 전원선과 상기 제 3층의 금속배선층 에서 형성된 제 1 N 채널형 MOS 트랜지스터의 소스에 접속된 접지선과의 사이에 끼며, 상기 제 3층의 금속배선층에서 형성된 제 2 비트선이, 상기 제 3층의 금속배선층에서 형성된 전원선과 상기 제 3층의 금속배선층에서 형성된 제 2 N 채널형 MOS 트랜지스터의 소스에 접속된 접지선과의 사이에 끼여 있어도 좋다.
본 발명의 다른 측면에 의하면, 상기 제 1, 제 2 비트선과, 상기 제 1, 제 2 P 채널형 MOS 트랜지스터의 소스에 접속된 전원선이 제 2층의 금속배선층에서 형성되며, 워드선이 제 3층의 금속층에서 형성되고, 상기 제 1, 제 2 N 채널형 MOS 트랜지스터의 소스에 접속된 접지선이 제 3층 및 제 2층의 금속배선층에서 형성되어도 좋다.
본 발명의 다른 측면에 의하면, 메모리 셀이 어레이상으로 배열되며, 어레이 중 및 어레이의 상하에 P웰 영역의 기판에 대한 콘택트 및 N웰 영역의 기판에 대한 콘택트가 워드선과 평행하게 직선적으로 배치되어 있다. 이상에서는 n웰 영역의 양측에 2개의 p웰 영역을 배치한 예이지만, p웰 영역의 양측에 2개의 n웰 영역을 배치할 수도 있다.
본 발명의 다른 측면에 의하면, 적어도 1쌍의 N웰 영역과 P웰 영역으로 이루어지는 메모리 셀을 어레이상으로 배치한 메모리 어레이를 복수 갖추며, 그 메모리 어레이 간에 적어도 하나의 중간영역을 가지고, N웰 영역과 P웰 영역과의 경계는 적어도 하나의 직선부분을 가지고, N웰 영역과 P웰 영역에 각각 형성된 확산층의 평면형상은, (1) 직선부분과 평행한 장변을 가지는 장방형의 형상, 또는 (2) 직선부분과 평행한 장변을 가지는 복수의 장방형을 각각의 단변을 매개로 조합시킨 형 상이며, 혹은, (1) 직선부분과 평행한 장변을 가지는 장방형의 형상, 또는 (2) 직선부분과 평행한 장변을 가지는 복수의 장방형을 상기 직선부분의 방향으로 뻗어나도록 조합시킨 형상인 반도체장치가 제공된다.
적어도 메모리 어레이의 영역에 있어서는, 직선부분에 평행하게 비트선이 배치되고, 직선부분에 수직인 방향으로 워드선이 배치된다. 바람직하게는, 중간영역에 있어서는, 직선부분에 수직한 방향으로 적어도 1종류의 배선이 배치되며, 동시에 전원배선과 N웰 영역 또는 P웰 영역에 형성된 확산층과의 전기적 접촉을 수행하는 배선(예를 들어 콘택트)이 형성되어 있다. 이 배선으로는 전원배선, 접지배선, 그 밖의 전위의 배선을 생각할 수 있다.
본 발명은 특히 6개의 트랜지스터로 구성되는 스태틱 RAM의 메모리 셀을 가지는 반도체 기억장치에 적합하다.
이하, 본 발명에 관련된 반도체 기억장치의 적절한 몇가지 예에 대하여 도면을 이용하여 설명하기로 한다.
실시예 1
도 1 및 도 2에 본 발명의 SRAM 셀의 레이아웃(MC)을 나타낸다. 도 1은, 반도체기판에 형성된 웰영역, 확산층, 다결정 실리콘 배선층 및 콘택트가 나타나 있으며, 도 2에는, 제 1층의 금속배선층, 바이어 홀(via hole)(1), 제 2층의 금속배선층, 바이어 홀(2) 및 제 3층의 금속배선층이 나타나 있다. 도 1 및 도 2에서 사용되는 기호는 도 2의 하부에 나타나 있다.
P웰 영역(PW1)에 형성되는 N 채널형 MOS 트랜지스터(TN1)와 N웰 영역(NW1)에 형성되는 P 채널형 MOS 트랜지스터(TP1)에 의하여 인버터(INV1)가 구성된다. 또한, P웰 영역(PW2)에 형성되는 N 채널형 MOS 트랜지스터(TN2)와 N웰 영역(NW1)에 형성되는 P채널형 MOS 트랜지스터(TP2)에 의하여 인버터(INV2)가 구성된다.
인버터(INV1)의 출력은, 콘택트(SC1)에 의하여 인버터(INV2)의 입력과 전기적으로 접속되어 있다. 또한, 인버터(INV2)의 출력은 콘택트(SC2)에 의하여 인버터(INV1)의 입력과 전기적으로 접속되어 있다.
N 채널형 MOS 트랜지스터(TN3)는, 드레인 전극이 비트선(BL1)에 접속되고, 소스전극이 N 채널형 MOS 트랜지스터(TN1)의 드레인에 접속되며, 게이트 전극은 워드선(WD)에 접속된다. 마찬가지로, N 채널형 MOS 트랜지스터(TN4)는 드레인 전극이 비트선(BL2)에 접속되며, 소스전극이 N 채널형 MOS 트랜지스터(TN2)의 드레인에 접속되고, 게이트 전극은 워드선(WD)에 접속된다.
N 채널형 MOS 트랜지스터(TN1) 및 N 채널형 MOS 트랜지스터(TN3)는 확산층(LN1) 상에 형성되고, N 채널형 MOS 트랜지스터(TN2) 및 N 채널형 MOS 트랜지스터(TN4)는 확산층(LN2)상에 형성된다. P 채널형 MOS 트랜지스터(TP1)는 확산층(LP1) 상에 형성되고, P 채널형 MOS 트랜지스터(TP2)는 확산층 (LP2) 상에 형성된다.
확산층(LN1, LN2, LP1, LP2)은, 굽힘이 없이 직선이기 때문에, 접혀지는 부분에서의 패턴보정이 필요 없으며, 노드간의 균형이 좋아진다. 메모리 셀을 어레이 상에 배열한 경우, 확산층은 비트선(BL1, BL2)에 평행한 4개의 직선으로 된다.
또한, N 채널형 MOS 트랜지스터(TN3)의 게이트 전극에 이용되는 다결정 실리콘 배선층(FG3) 및 N 채널형 MOS 트랜지스터(TN4)의 게이트 전극에 이용되는 다결정 실리콘 배선층(FG4)은, 비트선(BL1, BL2)과 수직방향으로 제 2 금속배선층을 이용하여 형성되는 워드선(WL)에 접속되어 있다. N 채널형 MOS 트랜지스터(TN1) 및 P 채널형 MOS 트랜지스터(TP1)의 게이트 전극에 이용되는 다결정 실리콘 배선층(FG1), N 채널형 MOS 트랜지스터(TN2) 및 P 채널형 MOS 트랜지스터(TP2)의 게이트 전극에 이용되는 다결정 실리콘 배선층(FG2) 및 다결정 실리콘 배선층(FG3, FG4)은 워드선과 평행하게 배치되어 있다.
N 채널형 MOS 트랜지스터(TN1)의 소스전극은, 제 3층의 금속배선층에서 형성된 접지전위선(Vss1)에 접속되며, N 채널형 MOS 트랜지스터(TN2)의 소스전극은, 제 3층의 금속배선층에서 형성된 접지전위선(Vss2)에 접속된다. 또한, P채널형 MOS 트랜지스터(TP1, TP2)의 소스전극은, 제 3층의 금속배선층에서 형성된 전원전위선(Vcc1)에 접속되어 있다.
비트선(BL1)은, 전원전위(Vcc1)와 접지전위(Vss1) 사이에 끼여 있으며, 비트선(BL2)은 전원전위(Vcc1)와 접지전위(Vss2) 사이에 끼여 있다. 이러한 구조는, 비트선끼리의 크로스 커플 노이즈(cross couple noise)를 줄일 수 있으며, 저전압, 고속동작에 효과가 있다.
또한, 콘택트 홀을 에치할 때 사이드 스페이서를 깎아내어 n-층 상에 콘택트가 형성된 경우, n-층을 통해서 콘택트로부터 기판으로의 누설전류가 발생하는 생각 할 수 있다. 다결정 실리콘 배선층과 확산층을 연결하는 콘택트를 형성하는 경우, 확산층(LP2)과 다결정 실리콘 배선층(FG1)의 간격을 사이드 스페이서의 길이 보다도 길게 함으로써, 확산층(LP2)의 다결정 실리콘 배선층(FG1) 측에 n-층이 형성되지 않아 누설전류를 막을 수 있다.
실시예 2
도 3에 실시예 1의 메모리 셀(MC)을 어레이 상으로 배열한 경우의 예를 나타낸다. 도에서의 기호는 도 2의 하부에 설명되어져 있는 것과 마찬가지이다.
메모리 셀(MC)은 예를들어, 256로우×128칼럼 배열되어 있다. 실시예 1의 메모리 셀은, 비트선 방향의 길이가 짧기 때문에, 256로우의 메모리 셀을 배열하여도 비트선의 길이가 종래에 비해 짧아지기 때문에 고속화할 수 있다. 인접하는 메모리 셀(MC)은, y축에 대하여 선대칭으로 배치되고, 상하의 메모리 셀(MC)은 x축에 대하여 선대칭으로 배치된다. 또한, 어레이의 도중에는, 기판에 대한 전원을 공급하기 위한 영역(ST)이 워드선(WD)과 평행하게 형성된다. 영역(ST)은 예를들어 메모리 셀 32로우 혹은 64로우 마다 배치된다.
P웰 영역(PW1, PW2)에 전위를 공급하는 배선(Vbn) 및 N웰 영역(NW1)에 전위를 공급하는 배선(Vbp)이 워드선과 평행하게 형성된다. 배선(Vbn)은, 접지전위(Vss)와 접속하여도 좋으며, Vss와는 다른 전위를 공급할 수 있다. 또한, 배선(Vbp)은, 전원전위(Vcc)와 접속하여도 좋으며, Vcc와는 다른 전위를 공급할 수 있다.
또한, 영역(ST)에서는, 전원전위선(Vcc1)을 보강하기 위한 전원전위선(Vcc)이 워드선과 평행하게 형성되고, 접지전위(Vss1, Vss2)을 보강하기 위한 접지전위선(Vss)이 워드선과 평행하게 형성된다.
또한, 접지전위선(Vss1, Vss2)이 워드선(WD)과 수직방향으로 배치되어 있기 때문에, 하나의 워드선을 선택한 경우, 이 워드선을 따른 각 메모리 셀에 대하여 한쌍의 접지전위선으로부터 전위가 공급되어지기 때문에, 전위선의 노이즈가 작고, 접속의 고속화, 저전압화에 효과가 있다.
또한, 메모리 셀(MC)은, 워드선 방향의 폭이 넓기 때문에 센스앰프(AMP)의 레이아웃이 용이하며, 종래 행해져 왔던 메모리 셀 2칼럼으로 하나의 센스앰프를 레이아웃할 필요가 없이, 1칼럼에 하나의 센스앰프를 레이아웃할 수 있다. 또한, 워드 드라이버 회로(wddrv)는 종래에 비해 편평한 레이아웃이 된다.
실시예 3
도 4 및 도 5에 실시예 3의 SRAM 셀의 레이아웃(MC2)을 나타낸다. 도 4 및 도 5에서 사용되는 기호의 설명은 도 2와 동일하다. 실시예 3의 메모리 셀(MC2)과 실시예 1의 메모리 셀(MC)을 비교하면, 실시예 1에서는 확산층(LN1, LN2)의 모양이 바둑판 모양인 것에 반해, 실시예 3의 확산층(LN3, LN4)이 장방형이라는 점과, 콘택트(SC1, SC2)가 콘택트(SC3, SC4)로 제 1층의 금속배선층(M11, M12)에서 바뀌어져 있다는 점을 제외하고는 동일하다.
통상 메모리 셀에서는, 안정성을 확보하기 위하여 N 채널형 MOS 트랜지스터(TN1, TN2)의 게이트 폭은, N 채널형 MOS 트랜지스터(TN3, TN4)의 게이트 폭의 1.5배로 설계된다. 그러나, 이 경우에는 실시예 1에 나타낸 바와 같이, 확산층의 모양이 바둑판 모양으로 되어 패턴보정(OPC) 등의 기술이 필요하게 된다. 또한, 이 때문에 트랜지스터끼리의 균형도 나빠지게 된다.
이에 대하여, 실시예 3에서는, 확산층(LN3, LN4)이 장방형이기 때문에 가공이 용이하며, 또한 그 결과 트랜지스터의 균형도 좋게 할 수 있다. 단, 게이트 폭의 비가 1.0배로 되어 버리기 때문에, N 채널형 MOS 트랜지스터(TN1, TN2)에 비해 N 채널형 MOS 트랜지스터(TN3, TN4)의 산화막 두께를 두겁게 하거나, 게이트 길이를 길게 하거나, 임계값을 높게 하거나, 혹은 전계완화를 위한 저농도 드레인 영역의 불순물 농도를 낮게 하는 등에 의하여, 구동력에 차를 두어 이른바 셀비(cell ratio)를 크게 할 필요가 있다.
또한, 실시예 3에서는, 실시예 1에서 인버터(INV1)의 출력과 인버터(INV2)의 입력을 접속하고 있던 콘택트(SC1) 대신에, 콘택트(SC3)와 제 1층의 금속배선층(M11)을 이용하고 있다. 이와 같이 함으로써 접혀진 콘택트가 필요하게 되어 패턴보정(OPC) 등이 필요없게 된다.
실시예 4
도 6 및 도 7에 실시예 4의 SRAM 셀의 레이아웃(MC3)을 나타낸다. 도 6 및 도 7에서 사용되는 기호의 설명은 도 2와 동일하다. 실시예 4의 메모리 셀(MC3)은 실시예 3의 메모리 셀(MC2)에 비해 다결정 실리콘 배선층(FG5, FG6, FG7, FG8)의 모양이 장방형이라는 점이 서로 다르다. 이 셀에서는, 접힘이 없어 패턴보정(OPC)이 필요 없으며, 트랜지스터끼리의 균형이 좋아진다.
실시예 5
도 8 및 도 9에 실시예 5의 SRAM 셀의 레이아웃(MC4)을 나타낸다. 도 8 및 도 9에서 사용되는 기호의 설명을 도 8의 하기에 나타내었다. 실시예 5의 메모리 셀(MC4)은 실시예 1의 메모리 셀(MC)에 비해 배선구조가 다르다.
비트선(BL3, BL4) 및 전원전위선(Vcc2)은, 제 2층의 금속배선층을 이용하여 형성된다. 워드선(WD1) 및 접지전위선(Vss5, Vss6)은 제 3층의 금속배선층을 이용하여 비트선과 수직으로 형성된다. 접지전위선(VSS3, vSS4)은 제 4층의 금속배선층을 이용하여 비트선과 평행하게 형성된다.
글로벌 비트선(GB)은, 비트선을 계층화한 경우에 사용되는 배선이다. 글로벌 비트선(GB)과 비트선(BL3, BL4)은 제 3층의 금속배선층에서 실드되어 있기 때문에, 크로스 커플 노이즈를 막을 수 있다. 또한, 접지전위선(Vss3, Vss4)에 의하여 글로벌 비트선(GB)끼리의 크로스 커플 노이즈를 막을 수 있다.
실시예 6
도 10 및 도 11에 실시예 6의 SRAM 셀의 레이아웃(MC5)을 나타낸다. 도 10 및 도 11에서 사용되는 기호의 설명을 도 11의 하기에 나타내었다. 실시예 6의 메모리 셀(MC5)은 실시예 1의 메모리 셀(MC)에 비해 게이트 전극과 확산층을 접속하는 이른바 3층 콘택트 구조가 다르다.
실시예 1에서는 L자형의 콘택트(SC1, SC2)에서 게이트 전극과 확산층을 접속하고 있는데, 실시예 6에서는 게이트 전극과 확산층을 접속영역(SS1, SS2)에서 실리사이드에 의하여 접속하고 있다. 따라서, 게이트 전극과 확산층을 접속하기 위하 여 콘택트를 L자형으로 구부릴 필요가 없이 I자형의 장방형 콘택트(SC5, SC6)로 할 수 있다. 콘택트에 접힘이 없어 패턴보정(OPC)이 필요없다.
게이트 전극과 확산층과의 접속영역(SS1, SS2)에서 실리사이드에 의하여 양자를 접속하는 구체적인 제조 프로세스 흐름을 도 12a-12f에 나타낸다. 또한, 도 12a-12f는, 도 10에서의 선 A-A'에 따른 단면을 나타내고, 우측이 A측에, 좌측이 A'측에 상당한다.
게이트 전극(FG)을 다결정 실리콘으로 형성한다(도 12a).
P형 저농도 확산층(PM)을 형성한다(도 12b).
게이트 전극(FG)의 측벽에 사이드 스페이서 SiN을 CVD 실리콘 질화막에 의하여 형성한다(도 12c).
레지스트(RG)를 이용하여 액티브 영역측만 사이드 스페이서 SiN을 실리콘 질화막과 산화막(SiO)을 고선택으로 에칭할 수 있는 조건에서 에칭하여 제거한다(EH 12d).
P형 고농도 확산층(P+)을 형성한다(도 12e).
게이트 전극(FG)으로 둘러싸여 있지 않은 액티브 영역의 산화막(SiO)을 에칭에 의하여 제거한 후, Co 등의 고융점 금속을 스퍼터에 의해 퇴적시키고, 어닐(anneal)함으로써 다결정 실리콘 게이트 전극과 확산층에 선택적으로 실리사이드를 형성한다(도 12f). 이 때 게이트 전극의 측벽과 확산층이 실리사이드에 의하여 접속된다.
실시예 7
도 13 및 도 14에 실시예 7의 SRAM 셀의 레이아웃(MC6)을 나타낸다. 도 13 및 도 14에서 사용되는 기호의 설명은 도 11의 하기에 나타낸 것과 동일하다. 실시예 7의 메모리 셀(MC6)은 실시예 6의 메모리 셀(MC5)과 비교해, 콘택트(SC5, SC6)가 콘택트(SC7, SC8)로 제 1층의 금속배선층(M11, M12)에서 바뀌어져 있는 점을 제외하고는 동일하다.
실시예 7에서는 모든 콘택트를 정방형 콘택트로 할 수 있으며, 패턴보정(OPC)이 필요없다.
실시예 8
도 15 및 도 16에 실시예 8의 SRAM 셀의 레이아웃(MC7)을 나타낸다. 도 15 및 도 16에서 사용되는 기호의 설명을 도 16의 하기에 나타내었다. 실시예 8의 메모리 셀(MC7)은 실시예 1의 메모리 셀(MC)과 비교해, 콘택트(SC1, SC2)가 로컬 인터커넥트(LI1, LI2)에서 바뀌어져 있다는 점과, 워드선이 제 2층째의 금속배선에서 제 1층째의 금속배선으로, 비트선과 전원전위선과 접지전위선이 제 3층째의 금속배선에서 제 2층째의 금속배선으로 변경되어 있다는 점을 제외하고는 동일하다. 도 17은 도 15, 16의 A-B선에 따른 단면도이다.
실시예 1에서는 콘택트(SC1, SC2)는 다른 콘택트와 동층에서 형성하고 있기 때문에, SC1, SC2 위에 제 1층째의 금속배선을 배치할 수 없다고 하는 제약이 있다. 실시예 8에서는 콘택트와는 다른 층의 로컬 인터커넥트(LI1, LI2)에서 형성하기 때문에, 위에 제 1층의 금속배선을 배치할 수 있으며, 실시예 1과 비교하면 금 속배선을 1층 줄일 수가 있다.
실시예 9
도 18a-15f에 실시예 9의 3층 콘택트부의 제조 프로세스 흐름을 나타낸다. 실시예 9는 실시예 1, 3, 4, 5, 8의 3층 콘택트부를 형성하는 프로세스의 한 예이다.
최근의 LSI에서는, 콘택트가 포토리소그래피 공정의 맞춤어긋남에 의하여 확산층이나 게이트 전극으로부터 벗어나도 필드 산화막을 깎는 일이 없도록, 실리콘 산화막 등을 스토퍼로 하여 고선택 에칭으로 콘택트 구멍을 가공하는 것이 일반적으로 되어 있다. 게이트 전극을 이른바 실리사이드 기술에 의하여 저저항화하는 경우에는, 확산층 형성후에 확산층상과 게이트 전극상을 노출시켜 실리사이드를 형성하고, 그 위에 에칭 스토퍼로서의 실리콘 질화막을 퇴적시키고, 층간 절연막을 그 위에 더 퇴적시킨 후에 콘택트 구멍을 형성하기 때문에, 게이트 전극상의 콘택트와 확산층상의 콘택트를 그대로 동시에 형성하여도 양자 모두 도통을 취할 수 있다. 그러나, 종래 널리 이용되어 왔던 폴리사이드 게이트 전극이나 최근 발표된 폴리메탈 게이트 전극의 경우에는, 에칭 스토퍼로서의 실리콘 질화막의 퇴적 전에는 게이트 전극상에 산화막 등의 절연막이 남게 되어 게이트 전극이 노출되어 있지 않기 때문에, 그 위에 실리콘 질화막을 퇴적시켜 콘택트를 형성하고자 하면 게이트 전극상의 콘택트의 바닥부에는 산화막이 남게 되어 도통이 되지 않는다. 실시예 9는 콘택트 구멍을 뚫는 부분의 게이트 전극상의 실리콘 질화막을 미리 제거해 둠으로써, 게이트 전극상 콘택트의 도통을 확보하는 것이다.
이하, 도 18a-18f에 의하여 실시예 9의 제조 프로세스 흐름을 설명한다.
게이트 전극과 확산층 P+를 형성한 후, 에칭 스토퍼로서 실리콘 질화막(SiN)을 퇴적시킨다(도 18a). 게이트 전극은 다결정 실리콘(PolySi)과 텅스텐(W)의 적층이며, 또한 그 위에 보호막으로서 산화막(SiO)이 적층되어 있다.
게이트 전극상의 콘택트 구멍을 뚫는 부분의 실리콘 질화막을 드라이 에칭에 의하여 제거한다(도 18b).
플라스마(CVD)에 의한 TEOS막 등을 퇴적시키고, 층간 절연막을 형성한다(도 18c).
콘택트 개구부의 산화막을 실리콘 질화막과의 고선택 드라이 에칭에 의하여 에칭한다(도 18d). 고선택 에칭을 위한 실리콘 질화막은 에칭되지 않고 스토퍼로 된다. 미리 게이트 전극상의 실리콘 질화막을 제거해 둔 부분은 스토퍼가 없기 때문에 게이트 전극상까지 에칭된다. 따라서, 게이트 전극상도 도통될 수 있게 된다.
실리콘 질화막을 고선택 드라이 에칭에 의하여 제거한다(도 18e).
콘택트 구멍의 부분에 텅스텐 등의 금속을 매입플러그로 한다(도 18f).
실시예 10
도 19a-19g에 실시예 10의 3층 콘택트부의 제조 프로세스 흐름을 나타낸다. 실시예 10은 실시예 1, 3, 4, 5, 8의 3층 콘택트부를 형성하는 프로세스의 한 예이다.
실시예 10의 프로세스 흐름은, 실시예 9의 프로세스 흐름과 비교하여, 에칭 스토퍼의 실리콘 질화막의 퇴적 전에 게이트 전극상의 콘택트 구멍을 뚫는 부분의 산화막을 제거해 둔다는 점이 다르다.
이하, 도 19a-19g에 의하여 실시예 10의 제조 프로세스 흐름을 설명한다.
게이트 전극과 확산층 P+를 형성한다(도 19a). 게이트 전극은 다결정 실리콘(PolySi)과 텅스텐(W)의 적층이며, 또한 그 위에 보호막으로서 산화막(SiO)이 적층되어 있다.
게이트 전극상의 콘택트 구멍을 뚫는 부분의 산화막을 드라이 에칭에 의하여 제거하고, 게이트 전극상을 노출시킨다(도 19b).
에칭 스토퍼로서 실리콘 질화막(SiN)을 퇴적시킨다(도 19c).
플라스마(CVD)에 의한 TEOS막 등을 퇴적시켜 층간 절연막을 형성한다(도 19d).
콘택트 개구부의 산화막을 실리콘 질화막과의 고선택 드라이 에칭에 의하여 에칭한다(도 19e). 고선택 에칭이기 때문에 실리콘 질화막은 에칭되지 않고 스토퍼로 된다.
실리콘 질화막을 고선택 드라이 에칭에 의하여 제거한다(도 19f). 실리콘 질화막의 퇴적 전에 게이트 전극상의 산화막을 제거한 부분은 이 때 노출되기 때문에게이트 전극상도 도통을 취할 수 없게 된다.
콘택트 구멍의 부분에 텅스텐 등의 금속을 매입플러그로 한다(도 19g).
본 발명에 의하면, 확산층이 필요 이상으로 복잡한 형상으로 되지 않기 때문에, 미세화가 용이해진다.

Claims (43)

  1. 제1 및 제 2 비트선과,
    복수의 워드선과,
    복수의 메모리 셀과,
    상기 제 1 및 제2 비트선과 평행하게 배치되는 제 1 P웰 영역과,
    상기 제 1 및 제2 비트선과 평행하게 배치되는 제2 P웰 영역과,
    상기 제 1 P웰 영역과 상기 제 2 P웰 영역의 사이에 배치되는 N웰 영역과,
    상기 제 1 및 제 2 P웰 영역에 제1 전위를 공급하는 제1 배선과,
    상기 N웰 영역에 제2 전위를 공급하는 제2 배선을 갖고,
    상기 복수의 메모리 셀의 각각은 제 1 N채널형 MOS 트랜지스터 및 제1 P채널형 MOS 트랜지스터를 포함하는 제1 인버터와, 제2 N채널형 MOS 트랜지스터 및 제2 P채널형 M0S 트랜지스터를 포함하고 그 입력 단자가 상기 제 1 인버터의 출력 단자에 접속되고 그 출력 단자가 상기 제 1 인버터의 입력 단자에 접속된 제2 인버터와, 소스·드레인 경로를 상기 제 1 인버터의 출력 단자와 상기 제 1비트선과의 사이에 가지는 제3 N채널형 MOS 트랜지스터와, 소스·드레인 경로를 상기 제 2 인버터의 출력 단자와 상기 제 2 비트선과의 사이에 가지는 제4 N채널형 MOS 트랜지스터를 갖고, 상기 제 3 및 제4 N채널형 MOS 트랜지스터의 게이트는 상기 복수의 워드선 중 어느 1개에 접속되어 있고,
    상기 제 1 P웰 영역에는 상기 복수의 메모리 셀의 상기 제 1 및 제3 N채널형 M0S 트랜지스터가 형성되고,
    상기 제 2 P웰 영역에는 상기 복수의 메모리 셀의 상기 제 2 및 제4 N채널형 M0S 트랜지스터가 형성되고,
    상기 N웰 영역에는 상기 복수의 메모리 셀의 상기 제1 및 제2 P채널형 MOS 트랜지스터가 형성되고,
    상기 복수의 메모리셀은 제1 영역에 형성되고,
    상기 제1 배선과 상기 제1 및 제2 P웰 영역과의 콘택트 및 상기 제2 배선과 상기 N웰 영역과의 콘택트는 상기 제1 영역과 인접하는 제2 영역에 설치되고,
    상기 제1 전위를 상기 제1 및 제2 P웰 영역에 공급하기 위한 콘택트 및 상기 제2 전위를 상기 N웰 영역에 공급하기 위한 콘택트는 상기 제1 영역에는 설치하지 않고,
    상기 제1 전위는 상기 제2 영역을 개재하여 상기 제1 및 제2 P웰 영역에 공급되고,
    상기 제2 전위는 상기 제2 영역을 개재하여 상기 N웰 영역에 공급되는 것을 특징으로 하는 반도체집적회로장치.
  2. 청구항 1에 있어서,
    상기 제 1 및 제2 배선은 상기 복수의 워드선과 평행하게 배치되는 것을 특징으로 하는 것을 특징으로 하는 반도체집적회로장치.
  3. 청구항 1에 있어서,
    전원 전위선 및 접지 전위선의 각각은 상기 제 1 및 제2 비트선과 평행하게 배치되는 것을 특징으로 하는 반도체집적회로장치.
  4. 청구항 2에 있어서,
    전원 전위선 및 접지 전위선의 각각은 상기 제 1 및 제2 비트선과 평행하게 배치되는 것을 특징으로 하는 반도체집적회로장치.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제 1 및 제2 배선은 상기 제1 및 제2 비트선이 형성되는 층과는 다른 층에 형성되는 것을 특징으로 하는 반도체집적회로장치.
  6. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 배선은 상기 복수의 워드선이 형성되는 층에 형성되는 것을 특징으로 하는 반도체집적회로장치.
  7. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 복수의 메모리셀의 상기 제1, 제2, 제3 및 제4 N채널형 MOS 트랜지스터는 상기 제 1 P웰 영역과 N웰 영역과의 경계선에 평행한 방향으로 배치되는 것을 특징으로 하는 반도체집적회로장치.
  8. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  9. 청구항 8에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  10. 청구항 8에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  11. 청구항 1 에 있어서,
    상기 워드선에 평행한 방향으로 배치된 2개의 인접하는 메모리 셀의 한쪽은 제1 P웰 영역에 제1의 확산층을 갖고,
    상기 2개의 인접하는 메모리 셀의 다른 쪽은 제2 P웰 영역에 제2의 확산층을 갖고,
    상기 제 1의 확산층과 상기 제 2의 확산층은 분리되어 있는 것을 특징으로 하는 반도체집적회로장치.
  12. 청구항 1 에 있어서,
    상기 제 1 전위는 접지 전위이고, 상기 제 2 전위는 전원 전위인 것을 특징으로 하는 반도체집적회로장치.
  13. 제1 및 제2 비트선과,
    복수의 워드선과,
    복수의 제1 메모리 셀과,
    상기 제1 및 제2 비트선과 평행하게 배치되는 제1 P웰 영역과,
    상기 제1 및 제2 비트선과 평행하게 배치되는 제2 P웰 영역과,
    상기 제 1 P웰 영역과 상기 제 2 P웰 영역의 사이에 배치되는 제1 N 웰 영역과,
    상기 제1 및 제2 P웰 영역에 제1 전위를 공급하는 복수의 제 1 배선과,
    상기 제 1 N웰 영역에 제2 전위를 공급하는 복수의 제 2 배선을 갖고,
    상기 복수의 제1 메모리 셀의 각각은 제 1 N채널형 MOS 트랜지스터 및 제 1 P채널형 MOS 트랜지스터를 포함하는 제 1 인버터와, 제 2 N채널형 MOS 트랜지스터 및 제2 P채널형 M0S 트랜지스터를 포함하고 그 입력 단자가 상기 제 1 인버터의 출력 단자에 접속되고 그 출력 단자가 상기 제 1 인버터의 입력 단자에 접속된 제2 인버터와, 소스·드레인 경로를 상기 제 1 인버터의 출력 단자와 상기 제 1비트선의 사이에 가지는 제3 N채널형 MOS 트랜지스터와, 소스·드레인 경로를 상기 제 2 인버터의 출력단자와 상기 제 2 비트선의 사이에 가지는 제 4 N채널형 MOS 트랜지스터를 갖고, 상기 제 3 및 제4 N채널형 MOS 트랜지스터의 게이트는 상기 복수의 워드선의 어느 1개에 접속되고 있고,
    상기 제 1 P웰 영역에는 상기 제1 및 제 3 N채널형 MOS 트랜지스터가 형성되고,
    상기 제 2 P웰 영역에는 상기 제 2 및 제 4 N채널형 MOS 트랜지스터가 형성되고,
    상기 제 1 N 웰 영역에는 상기 제 1 및 제 2 P채널형 MOS 트랜지스터가 형성되고,
    상기 복수의 제 1 배선은 상기 복수의 워드선과 평행하게 배치되고,
    상기 복수의 제 2 배선은 상기 복수의 워드선과 평행하게 배치되고,
    상기 복수의 제 1 배선중 가장 근접하는 2개의 상기 제 1 배선의 사이에 복수의 상기 워드선이 배치되고,
    상기 복수의 제 2 배선중 가장 근접하는 2개의 상기 제 2 배선의 사이에 복수의 상기 워드선이 배치되는 것을 특징으로 하는 반도체집적회로장치.
  14. 청구항 13에 있어서,
    제 3 및 제 4 비트선과,
    복수의 제 2 메모리 셀과,
    상기 제 3 및 제4 비트선과 평행하게 배치되는 제 3 P웰 영역과,
    상기 제 2 P웰 영역과 상기 제 3 P웰 영역의 사이에 배치되는 제 2 N웰 영역과,
    상기 복수의 제2 메모리 셀의 각각은 제 5 N채널형 MOS 트랜지스터 및 제 3 P채널형 MOS 트랜지스터를 포함하는 제 3 인버터와, 제 6 N채널형 MOS 트랜지스터 및 제 4 P채널형 MOS 트랜지스터를 포함하고 그 입력 단자가 상기 제 3 인버터의 출력 단자에 접속되고 그 출력 단자가 상기 제 3 인버터의 입력 단자에 접속된 제4 인버터와, 소스·드레인 경로를 상기 제 3 인버터의 출력 단자와 상기 제 3 비트선과의 사이에 가지는 제 7 N채널형 MOS 트랜지스터와, 소스·드레인 경로를 상기 제 4 인버터의 출력 단자와 상기 제 4 비트선과의 사이에 가지는 제 8 N채널형 MOS 트랜지스터를 갖고, 상기 제 7 및 제 8 N채널형 MOS 트랜지스터의 게이트는 상기 복수의 워드선의 어느 1개에 접속되고 있고,
    상기 제 3 P웰 영역에는 상기 제 5 및 제 7 N채널형 MOS 트랜지스터가 형성되고,
    상기 제 2 N웰 영역에는 상기 제 3 및 제 4 P채널형 MOS 트랜지스터가 형성되고,
    상기 제 6 및 제 8 N채널형 MOS 트랜지스터는 상기 제 2 P웰 영역에 형성되고,
    상기 복수의 제 1 배선은 상기 제 3 P웰 영역과 콘택트가 설치되고,
    상기 복수의 제2 배선은 상기 제 2 N웰 영역과 콘택트가 설치되는 것을 특징으로 하는 반도체집적회로장치.
  15. 청구항 13에 있어서,
    전원 전위선 및 접지 전위선의 각각은 상기 제 1, 제 2, 제 3 및 제 4 비트선과 평행하게 배치되는 것을 특징으로 하는 반도체집적회로장치.
  16. 청구항 15에 있어서,
    상기 전원 전위선은 상기 제 2 배선과 접속되고
    상기 접지 전위선은 상기 제 1 배선에 접속되는 것을 특징으로 하는 반도체집적회로장치.
  17. 청구항 14에 있어서,
    상기 제 2 및 제3 N채널형 MOS 트랜지스터의 소스·드레인 영역으로서 형성되는 제 1 확산층이 상기 제 2 P웰 영역에 형성되고,
    상기 제 6 및 제 8 N채널형 MOS 트랜지스터의 소스·드레인 영역으로서 형성되는 제 2 확산층이 상기 제 2 P웰 영역에 형성되고,
    상기 제 1 확산층과 상기 제 2 확산층은 분리되어 있는 것을 특징으로 하는 반도체집적회로장치.
  18. 청구항 5에 있어서,
    상기 제 1 및 제 2 배선은 상기 복수의 워드선이 형성되는 층에 형성되는 것을 특징으로 하는 반도체집적회로장치.
  19. 청구항 5에 있어서,
    상기 복수의 메모리셀의 상기 제 1, 제2, 제3 및 제4 N채널형 MOS 트랜지스터는 상기 제 1 P웰 영역과 N웰 영역과의 경계선에 평행한 방향으로 배치되는 것을 특징으로 하는 반도체집적회로장치.
  20. 청구항 6에 있어서,
    상기 복수의 메모리셀의 상기 제 1, 제2, 제3 및 제4 N채널형 MOS 트랜지스터는 상기 제 1 P웰 영역과 N웰 영역과의 경계선에 평행한 방향으로 배치되는 것을 특징으로 하는 반도체집적회로장치.
  21. 청구항 7에 있어서,
    상기 복수의 메모리셀의 상기 제 1, 제2, 제3 및 제4 N채널형 MOS 트랜지스터는 상기 제 1 P웰 영역과 N웰 영역과의 경계선에 평행한 방향으로 배치되는 것을 특징으로 하는 반도체집적회로장치.
  22. 청구항 5에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  23. 청구항 6에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  24. 청구항 7에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  25. 청구항 18에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  26. 청구항 19에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  27. 청구항 20에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  28. 청구항 21에 있어서,
    상기 제 1 P웰 영역은 확산층을 포함하고,
    상기 확산층의 형상은 상기 제1 P웰 영역과 상기 N웰 영역과의 경계선에 평행이 되는 중심선에 대해서 선대칭인 것을 특징으로 하는 반도체집적회로장치.
  29. 청구항 22에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  30. 청구항 23에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  31. 청구항 24에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  32. 청구항 25에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  33. 청구항 26에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  34. 청구항 27에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  35. 청구항 28에 있어서,
    상기 확산층의 형상은 장방형인 것을 특징으로 하는 반도체집적회로장치.
  36. 청구항 22에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  37. 청구항 23에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  38. 청구항 24에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  39. 청구항 25에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  40. 청구항 26에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  41. 청구항 27에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  42. 청구항 28에 있어서,
    상기 확산층의 형상은 서로 폭이 다른 복수의 장방형의 조합인 것을 특징으로 하는 반도체집적회로장치.
  43. 청구항 1 내지 청구항 4, 청구항 13 내지 청구항 17 중 어느 한 항에 있어서,
    SRAM셀의 구동 MOS 트랜지스터와 전송 트랜지스터의 확산층이 비트선 방향의 축에 대해 선대칭의 형상인 것을 특징으로 하는 반도체집적회로장치.
KR1020070107160A 1999-05-12 2007-10-24 반도체 집적회로장치 KR100928694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13094599 1999-05-12
JPJP-P-1999-00130945 1999-05-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062452A Division KR20070077162A (ko) 1999-05-12 2007-06-25 반도체 집적회로장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080016740A Division KR100948569B1 (ko) 1999-05-12 2008-02-25 반도체 집적회로장치

Publications (2)

Publication Number Publication Date
KR20070106960A KR20070106960A (ko) 2007-11-06
KR100928694B1 true KR100928694B1 (ko) 2009-11-27

Family

ID=15046349

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020000025125A KR100796215B1 (ko) 1999-05-12 2000-05-10 반도체 집적회로장치
KR1020070062452A KR20070077162A (ko) 1999-05-12 2007-06-25 반도체 집적회로장치
KR1020070107160A KR100928694B1 (ko) 1999-05-12 2007-10-24 반도체 집적회로장치
KR1020080016740A KR100948569B1 (ko) 1999-05-12 2008-02-25 반도체 집적회로장치
KR1020080094648A KR20080093008A (ko) 1999-05-12 2008-09-26 반도체 집적회로장치
KR1020090101702A KR100977760B1 (ko) 1999-05-12 2009-10-26 반도체 집적회로장치
KR1020100034209A KR101079215B1 (ko) 1999-05-12 2010-04-14 반도체 집적회로장치
KR1020110001013A KR101134084B1 (ko) 1999-05-12 2011-01-05 반도체 집적회로장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020000025125A KR100796215B1 (ko) 1999-05-12 2000-05-10 반도체 집적회로장치
KR1020070062452A KR20070077162A (ko) 1999-05-12 2007-06-25 반도체 집적회로장치

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020080016740A KR100948569B1 (ko) 1999-05-12 2008-02-25 반도체 집적회로장치
KR1020080094648A KR20080093008A (ko) 1999-05-12 2008-09-26 반도체 집적회로장치
KR1020090101702A KR100977760B1 (ko) 1999-05-12 2009-10-26 반도체 집적회로장치
KR1020100034209A KR101079215B1 (ko) 1999-05-12 2010-04-14 반도체 집적회로장치
KR1020110001013A KR101134084B1 (ko) 1999-05-12 2011-01-05 반도체 집적회로장치

Country Status (4)

Country Link
US (11) US6677649B2 (ko)
JP (10) JP4565700B2 (ko)
KR (8) KR100796215B1 (ko)
TW (1) TW469632B (ko)

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
US6681379B2 (en) * 2000-07-05 2004-01-20 Numerical Technologies, Inc. Phase shifting design and layout for static random access memory
KR100362192B1 (ko) * 2000-10-31 2002-11-23 주식회사 하이닉스반도체 버팅 콘택 구조를 가지는 풀씨모스 에스램 셀
TW522546B (en) * 2000-12-06 2003-03-01 Mitsubishi Electric Corp Semiconductor memory
JP4471504B2 (ja) * 2001-01-16 2010-06-02 株式会社ルネサステクノロジ 半導体記憶装置
JP4618914B2 (ja) * 2001-03-13 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2002368135A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体記憶装置
US6898111B2 (en) * 2001-06-28 2005-05-24 Matsushita Electric Industrial Co., Ltd. SRAM device
JP4877894B2 (ja) * 2001-07-04 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2003060088A (ja) 2001-08-14 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置
JP4623885B2 (ja) * 2001-08-16 2011-02-02 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP3637299B2 (ja) * 2001-10-05 2005-04-13 松下電器産業株式会社 半導体記憶装置
TW579576B (en) * 2001-10-24 2004-03-11 Sanyo Electric Co Semiconductor circuit
TWI221656B (en) * 2001-10-24 2004-10-01 Sanyo Electric Co Semiconductor integrated circuit device
JP2003152111A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 半導体記憶装置
JP2003218238A (ja) 2001-11-14 2003-07-31 Mitsubishi Electric Corp 半導体記憶装置
JP2003203993A (ja) 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US6737685B2 (en) * 2002-01-11 2004-05-18 International Business Machines Corporation Compact SRAM cell layout for implementing one-port or two-port operation
JP2010153893A (ja) * 2002-01-29 2010-07-08 Renesas Technology Corp 半導体記憶装置
JP4278338B2 (ja) 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
JP4152668B2 (ja) 2002-04-30 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
JP2004022809A (ja) 2002-06-17 2004-01-22 Renesas Technology Corp 半導体記憶装置
JP2004047529A (ja) * 2002-07-09 2004-02-12 Renesas Technology Corp 半導体記憶装置
US6952027B2 (en) * 2002-11-29 2005-10-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and electronic card using the same
JP2004241473A (ja) * 2003-02-04 2004-08-26 Renesas Technology Corp 半導体記憶装置
JP3920804B2 (ja) * 2003-04-04 2007-05-30 松下電器産業株式会社 半導体記憶装置
WO2005017909A1 (ja) * 2003-08-18 2005-02-24 Fujitsu Limited 不揮発性半導体メモリ
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005197345A (ja) 2004-01-05 2005-07-21 Hitachi Ltd 半導体装置
JP2005197518A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置とセル
US20050275043A1 (en) * 2004-06-10 2005-12-15 Chien-Chao Huang Novel semiconductor device design
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006054430A (ja) * 2004-07-12 2006-02-23 Renesas Technology Corp 半導体装置
US7176125B2 (en) * 2004-07-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a static random access memory with a buried local interconnect
JP4553185B2 (ja) 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
KR20070101275A (ko) 2004-12-15 2007-10-16 이그니스 이노베이션 인크. 발광 소자를 프로그래밍하고, 교정하고, 구동시키기 위한방법 및 시스템
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8599191B2 (en) 2011-05-20 2013-12-03 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP4377342B2 (ja) * 2005-01-18 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
JP2006287216A (ja) * 2005-03-10 2006-10-19 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4578329B2 (ja) 2005-06-03 2010-11-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
EP1904995A4 (en) 2005-06-08 2011-01-05 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY
US8405216B2 (en) * 2005-06-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for integrated circuits
CN1893084A (zh) * 2005-07-07 2007-01-10 松下电器产业株式会社 半导体装置
JP5090671B2 (ja) * 2005-08-01 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
FR2891652A1 (fr) * 2005-10-03 2007-04-06 St Microelectronics Sa Cellule de memoire vive sram asymetrique a six transistors.
JP2007103862A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP2458579B1 (en) 2006-01-09 2017-09-20 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
JP5061490B2 (ja) * 2006-04-06 2012-10-31 ソニー株式会社 半導体装置およびその製造方法
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4868934B2 (ja) 2006-05-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4653693B2 (ja) * 2006-05-11 2011-03-16 パナソニック株式会社 半導体記憶装置
JP2008034037A (ja) * 2006-07-28 2008-02-14 Toshiba Corp 半導体記憶装置
JP5045022B2 (ja) * 2006-08-09 2012-10-10 富士通セミコンダクター株式会社 半導体記憶装置
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5110831B2 (ja) * 2006-08-31 2012-12-26 キヤノン株式会社 光電変換装置及び撮像システム
JP5305622B2 (ja) * 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法
US7592247B2 (en) * 2006-10-04 2009-09-22 International Business Machines Corporation Sub-lithographic local interconnects, and methods for forming same
US7525868B2 (en) * 2006-11-29 2009-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-port SRAM device
JP2008159669A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4110192B1 (ja) 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US20080251934A1 (en) * 2007-04-13 2008-10-16 Jack Allan Mandelman Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices
US20080251878A1 (en) * 2007-04-13 2008-10-16 International Business Machines Corporation Structure incorporating semiconductor device structures for use in sram devices
JP2009016809A (ja) 2007-06-07 2009-01-22 Toshiba Corp 半導体記憶装置
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
JP4473901B2 (ja) 2007-09-10 2010-06-02 株式会社東芝 半導体記憶装置
JP2009094201A (ja) 2007-10-05 2009-04-30 Nec Electronics Corp 半導体集積回路装置
JP2008135169A (ja) * 2007-12-21 2008-06-12 Renesas Technology Corp 半導体記憶装置
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
CA2660598A1 (en) 2008-04-18 2009-06-22 Ignis Innovation Inc. System and driving method for light emitting device display
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9122832B2 (en) * 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP2009081452A (ja) * 2008-11-17 2009-04-16 Renesas Technology Corp 半導体記憶装置
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP2010169853A (ja) 2009-01-22 2010-08-05 Sony Corp パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法
US8004042B2 (en) 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US8946828B2 (en) * 2010-02-09 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having elevated structure and method of manufacturing the same
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
JP4741027B2 (ja) * 2010-05-07 2011-08-03 パナソニック株式会社 半導体記憶装置
US8426310B2 (en) * 2010-05-25 2013-04-23 Freescale Semiconductor, Inc. Method of forming a shared contact in a semiconductor device
KR101914798B1 (ko) * 2010-07-20 2018-11-02 유니버시티 오브 버지니아 페이턴트 파운데이션 메모리 셀
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
JP5711612B2 (ja) * 2011-05-24 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
JP2014517940A (ja) 2011-05-27 2014-07-24 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法
EP2945147B1 (en) 2011-05-28 2018-08-01 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
JP5705053B2 (ja) 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8735972B2 (en) * 2011-09-08 2014-05-27 International Business Machines Corporation SRAM cell having recessed storage node connections and method of fabricating same
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8582352B2 (en) 2011-12-06 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for FinFET SRAM cells
US8581348B2 (en) * 2011-12-13 2013-11-12 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US20130193516A1 (en) * 2012-01-26 2013-08-01 Globalfoundries Inc. Sram integrated circuits and methods for their fabrication
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9349436B2 (en) 2012-03-06 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory and method of making the same
US8947902B2 (en) 2012-03-06 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory and method of making the same
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8829610B2 (en) 2012-05-15 2014-09-09 United Microelectronics Corp. Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP5938277B2 (ja) * 2012-06-08 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2013191309A1 (ko) * 2012-06-18 2013-12-27 포항공과대학교 산학협력단 나노 구조를 갖는 금속산화물반도체 가스센서 및 그 제조방법
US8823178B2 (en) * 2012-09-14 2014-09-02 Globalfoundries Inc. Bit cell with double patterned metal layer structures
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
CN110634431B (zh) 2013-04-22 2023-04-18 伊格尼斯创新公司 检测和制造显示面板的方法
KR102053289B1 (ko) * 2013-05-27 2019-12-06 에스케이하이닉스 주식회사 반도체 장치
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9183933B2 (en) 2014-01-10 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
KR102114237B1 (ko) 2014-01-20 2020-05-25 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
US9978755B2 (en) * 2014-05-15 2018-05-22 Taiwan Semiconductor Manufacturing Company Limited Methods and devices for intra-connection structures
US9946828B2 (en) 2014-10-30 2018-04-17 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout thereof
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
US9806070B2 (en) * 2015-01-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device layout, memory device layout, and method of manufacturing semiconductor device
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
JP6396834B2 (ja) * 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US9391080B1 (en) 2015-04-28 2016-07-12 Globalfoundries Inc. Memory bit cell for reduced layout area
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
JP2017108031A (ja) * 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
CN106952900B (zh) * 2016-01-07 2021-07-27 联华电子股份有限公司 半导体布局结构
US10096604B2 (en) * 2016-09-08 2018-10-09 Globalfoundries Inc. Selective SAC capping on fin field effect transistor structures and related methods
CN110178213B (zh) 2017-01-13 2023-09-05 株式会社半导体能源研究所 存储装置、半导体装置、电子构件以及电子装置
TWI711159B (zh) 2017-03-28 2020-11-21 聯華電子股份有限公司 半導體記憶元件
TWI698873B (zh) * 2017-03-28 2020-07-11 聯華電子股份有限公司 半導體記憶元件
TWI689080B (zh) * 2017-05-08 2020-03-21 聯華電子股份有限公司 記憶體裝置
CN109545251B (zh) * 2017-09-22 2021-01-05 联华电子股份有限公司 由静态随机存取存储器组成的存储器元件的布局图案
WO2019077747A1 (ja) 2017-10-20 2019-04-25 株式会社ソシオネクスト 半導体記憶回路
JP2019114764A (ja) 2017-12-21 2019-07-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10644009B2 (en) 2017-12-21 2020-05-05 Renesas Electronics Corporation Semiconductor memory device
CN110010169B (zh) * 2018-01-04 2022-03-29 联华电子股份有限公司 双端口静态随机存取存储器单元
US10818677B2 (en) 2018-07-16 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory periphery circuit
US10985272B2 (en) * 2018-11-05 2021-04-20 Samsung Electronics Co., Ltd. Integrated circuit devices including vertical field-effect transistors
JP6901515B2 (ja) * 2019-04-04 2021-07-14 ウィンボンド エレクトロニクス コーポレーション 半導体装置
JPWO2021166645A1 (ko) 2020-02-19 2021-08-26
CN112864162B (zh) * 2021-03-02 2022-07-19 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器
US20220302129A1 (en) * 2021-03-10 2022-09-22 Invention And Collaboration Laboratory Pte. Ltd. SRAM Cell Structures
CN117322152A (zh) * 2021-05-12 2023-12-29 株式会社索思未来 半导体集成电路装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067369A (ko) * 1996-03-29 1997-10-13 다까노 야스아끼 반도체 메모리 장치
US5930163A (en) * 1996-12-19 1999-07-27 Kabushiki Kaisha Toshiba Semiconductor memory device having two P-well layout structure
US6147385A (en) * 1997-12-23 2000-11-14 Samsung Electronics Co., Ltd. CMOS static random access memory devices
US6160298A (en) * 1996-07-15 2000-12-12 Nec Corporation Full CMOS SRAM cell comprising Vcc and Vss buses on both sides of each of complementary data lines on a single level
US6476424B1 (en) * 1999-02-10 2002-11-05 Sony Corporation Semiconductor memory device

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061776B2 (ja) * 1985-11-29 1994-01-05 三菱電機株式会社 半導体集積回路装置及びその製造方法
JP2892683B2 (ja) * 1989-05-29 1999-05-17 株式会社日立製作所 半導体記憶装置およびその製造方法
US5132771A (en) * 1985-12-27 1992-07-21 Hitachi, Ltd. Semiconductor memory device having flip-flop circuits
KR0182779B1 (ko) * 1989-03-20 1999-03-20 미다 가쓰시게 반도체집적회로장치 및 그 제조방법
JP2927463B2 (ja) 1989-09-28 1999-07-28 株式会社日立製作所 半導体記憶装置
JP2718810B2 (ja) 1990-07-10 1998-02-25 鹿島建設株式会社 床型枠用移動式支保工
US5166902A (en) * 1991-03-18 1992-11-24 United Technologies Corporation SRAM memory cell
US5396100A (en) 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JPH0590538A (ja) * 1991-09-25 1993-04-09 Fujitsu Ltd 半導体装置及びその製造方法
JP3149248B2 (ja) * 1992-02-25 2001-03-26 株式会社日立製作所 半導体集積回路
JPH05307616A (ja) * 1992-04-30 1993-11-19 Hitachi Ltd 半導体装置
CA2093090C (en) 1992-07-01 1997-12-09 Yukio Yamaoka Two-phase stainless steel wire rope having high fatigue resistance and corrosion resistance
JP3059607B2 (ja) * 1992-09-04 2000-07-04 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH06188388A (ja) 1992-12-17 1994-07-08 Hitachi Ltd 半導体記憶装置
JP2658835B2 (ja) 1993-10-20 1997-09-30 日本電気株式会社 スタチック型半導体記憶装置
JPH06291281A (ja) 1993-03-31 1994-10-18 Sony Corp Ｓｒａｍメモリーセル構造及びその形成方法
JPH0745704A (ja) * 1993-07-27 1995-02-14 Matsushita Electric Ind Co Ltd コンタクトの形成方法
JPH0786436A (ja) 1993-09-10 1995-03-31 Fujitsu Ltd スタティックｒａｍ
JP3771283B2 (ja) * 1993-09-29 2006-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
JPH07130877A (ja) * 1993-11-05 1995-05-19 Sony Corp 完全ｃｍｏｓ型スタティック記憶セル
JP2682411B2 (ja) 1993-12-13 1997-11-26 日本電気株式会社 半導体記憶装置
KR950023283U (ko) 1994-01-17 1995-08-21 한윤수 속뚜껑을 겸한 컵이 내장된 식수통
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JPH0837241A (ja) 1994-07-21 1996-02-06 Sony Corp スタティック記憶セル
JPH08181225A (ja) 1994-10-28 1996-07-12 Nkk Corp 半導体記憶装置
JPH08148499A (ja) * 1994-11-17 1996-06-07 Sony Corp 多層配線形成方法
JP3570052B2 (ja) 1995-01-19 2004-09-29 セイコーエプソン株式会社 半導体メモリ装置及びその製造方法
JPH08250605A (ja) * 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置
JPH098297A (ja) * 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
JP3419597B2 (ja) * 1995-07-11 2003-06-23 株式会社日立製作所 半導体集積回路装置の製造方法
JPH09162304A (ja) * 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP3824343B2 (ja) 1996-03-29 2006-09-20 富士通株式会社 半導体装置
JP2933010B2 (ja) 1996-05-31 1999-08-09 日本電気株式会社 半導体装置
KR100230426B1 (ko) * 1996-06-29 1999-11-15 윤종용 집적도가 향상된 스태틱 랜덤 억세스 메모리장치
TW340975B (en) 1996-08-30 1998-09-21 Toshiba Co Ltd Semiconductor memory
US5883826A (en) 1996-09-30 1999-03-16 Wendell; Dennis Lee Memory block select using multiple word lines to address a single memory cell row
JPH10172287A (ja) 1996-12-05 1998-06-26 Mitsubishi Electric Corp スタティック型半導体記憶装置
US5831896A (en) 1996-12-17 1998-11-03 International Business Machines Corporation Memory cell
WO1998028795A1 (fr) * 1996-12-20 1998-07-02 Hitachi, Ltd. Dispositif memoire a semi-conducteur et procede de fabrication associe
JP3036588B2 (ja) * 1997-02-03 2000-04-24 日本電気株式会社 半導体記憶装置
KR19990004944A (ko) 1997-06-30 1999-01-25 김영환 에스램 셀 제조 방법
JPH1145949A (ja) * 1997-07-28 1999-02-16 Mitsubishi Electric Corp スタティック型半導体記憶装置およびその製造方法
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6285088B1 (en) 1998-05-13 2001-09-04 Texas Instruments Incorporated Compact memory circuit
JP3186696B2 (ja) 1998-05-28 2001-07-11 日本電気株式会社 光学式記号読取装置
JP3544126B2 (ja) * 1998-10-15 2004-07-21 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2000174141A (ja) * 1998-12-01 2000-06-23 Sony Corp 半導体記憶装置
KR100395538B1 (ko) 1999-02-12 2003-08-25 미래산업 주식회사 표면실장기의 콘베이어 폭 조절장치 및 그 방법
JP4674386B2 (ja) * 1999-02-17 2011-04-20 ソニー株式会社 半導体記憶装置
KR20000018762U (ko) 1999-03-26 2000-10-25 박종근 양면 접착용 방향제 용기
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP3830416B2 (ja) * 2001-06-28 2006-10-04 株式会社ノリタケカンパニーリミテド 電子源用電極およびその製造方法ならびに電子管
KR100665842B1 (ko) * 2004-12-24 2007-01-09 삼성전자주식회사 반도체 메모리 장치에서의 컬럼 패쓰 회로 배치구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067369A (ko) * 1996-03-29 1997-10-13 다까노 야스아끼 반도체 메모리 장치
US6160298A (en) * 1996-07-15 2000-12-12 Nec Corporation Full CMOS SRAM cell comprising Vcc and Vss buses on both sides of each of complementary data lines on a single level
US5930163A (en) * 1996-12-19 1999-07-27 Kabushiki Kaisha Toshiba Semiconductor memory device having two P-well layout structure
US6147385A (en) * 1997-12-23 2000-11-14 Samsung Electronics Co., Ltd. CMOS static random access memory devices
US6476424B1 (en) * 1999-02-10 2002-11-05 Sony Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US20180261607A1 (en) 2018-09-13
KR20100056428A (ko) 2010-05-27
US20040012040A1 (en) 2004-01-22
JP2017112392A (ja) 2017-06-22
KR20080021750A (ko) 2008-03-07
KR20010020833A (ko) 2001-03-15
US20130049131A1 (en) 2013-02-28
JP6197134B2 (ja) 2017-09-13
US9985038B2 (en) 2018-05-29
JP2017005281A (ja) 2017-01-05
KR100796215B1 (ko) 2008-01-21
US7781846B2 (en) 2010-08-24
JP2013128148A (ja) 2013-06-27
JP5684847B2 (ja) 2015-03-18
US6677649B2 (en) 2004-01-13
JP6537583B2 (ja) 2019-07-03
JP2017191952A (ja) 2017-10-19
KR100977760B1 (ko) 2010-08-25
JP2012231185A (ja) 2012-11-22
KR20110009728A (ko) 2011-01-28
JP6291117B2 (ja) 2018-03-14
US20160049188A1 (en) 2016-02-18
JP2001028401A (ja) 2001-01-30
TW469632B (en) 2001-12-21
JP2010118696A (ja) 2010-05-27
US9646678B2 (en) 2017-05-09
KR20070106960A (ko) 2007-11-06
JP2015222840A (ja) 2015-12-10
KR101079215B1 (ko) 2011-11-03
JP6055056B2 (ja) 2016-12-27
JP2018032883A (ja) 2018-03-01
US20100301422A1 (en) 2010-12-02
KR100948569B1 (ko) 2010-03-19
US20020117722A1 (en) 2002-08-29
KR20080093008A (ko) 2008-10-17
US8482083B2 (en) 2013-07-09
US9449678B2 (en) 2016-09-20
US20090116282A1 (en) 2009-05-07
KR101134084B1 (ko) 2012-04-13
KR20070077162A (ko) 2007-07-25
US20060050588A1 (en) 2006-03-09
JP5840092B2 (ja) 2016-01-06
US20050146961A1 (en) 2005-07-07
JP4565700B2 (ja) 2010-10-20
US9286968B2 (en) 2016-03-15
JP5324494B2 (ja) 2013-10-23
US20160329091A1 (en) 2016-11-10
US20170179136A1 (en) 2017-06-22
US7612417B2 (en) 2009-11-03
KR20090128355A (ko) 2009-12-15
JP2014225698A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
KR100928694B1 (ko) 반도체 집적회로장치
KR20030015856A (ko) 반도체 기억 장치
US6417530B1 (en) Sense amplifier layout method, and semiconductor memory device using the same
US20010035546A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 11