JPH0745704A - コンタクトの形成方法 - Google Patents
コンタクトの形成方法Info
- Publication number
- JPH0745704A JPH0745704A JP18479093A JP18479093A JPH0745704A JP H0745704 A JPH0745704 A JP H0745704A JP 18479093 A JP18479093 A JP 18479093A JP 18479093 A JP18479093 A JP 18479093A JP H0745704 A JPH0745704 A JP H0745704A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resist pattern
- insulating film
- contact
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 微細な領域でも自己整合的にコンタクトを形
成する。 【構成】 半導体基板１上に第１の導電層３０を形成す
る工程と、第１の導電層３０上にレジストパターン６を
形成する工程と、レジストパターン６で覆われていない
領域に絶縁膜７を選択的に形成する工程と、レジストパ
ターン６を除去することにより形成した開口部をコンタ
クト窓３１として、第２の導電層３２を形成する工程と
を具備するコンタクトの形成方法である。
成する。 【構成】 半導体基板１上に第１の導電層３０を形成す
る工程と、第１の導電層３０上にレジストパターン６を
形成する工程と、レジストパターン６で覆われていない
領域に絶縁膜７を選択的に形成する工程と、レジストパ
ターン６を除去することにより形成した開口部をコンタ
クト窓３１として、第２の導電層３２を形成する工程と
を具備するコンタクトの形成方法である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に微細なコンタクトの形成方法に関する。
係わり、特に微細なコンタクトの形成方法に関する。
【０００２】
【従来の技術】従来のコンタクトの形成方法はフォトリ
ソ工程の寸法ばらつきとアライメントばらつきを考慮し
てコンタクト部分の配線パターンをコンタクト窓に対し
て太らせる必要があった。図５（ａ）に従来のコンタク
ト部の平面図を、図５（ｂ）に図５（ａ）のＡ−Ａの断
面図を示す。同図に於て、第１の配線層３０と第２の配
線層３２はコンタクト窓３１で接続され、第１の配線層
３０はコンタクト窓３１より太らせている。
ソ工程の寸法ばらつきとアライメントばらつきを考慮し
てコンタクト部分の配線パターンをコンタクト窓に対し
て太らせる必要があった。図５（ａ）に従来のコンタク
ト部の平面図を、図５（ｂ）に図５（ａ）のＡ−Ａの断
面図を示す。同図に於て、第１の配線層３０と第２の配
線層３２はコンタクト窓３１で接続され、第１の配線層
３０はコンタクト窓３１より太らせている。
【０００３】一方、高集積化がますます進む半導体装置
の中にあって最も微細な加工が要求されるＤＲＡＭのメ
モリセル内は特に微細な加工を要求されるため、従来よ
り自己整合的にコンタクトを形成するいわゆるセルフア
ラインコンタクト法（以下ＳＡＣ法とする）が用いられ
てきた。以下図面を参照しながら、上記したＳＡＣ法に
よる従来のコンタクトの形成方法について説明する。
の中にあって最も微細な加工が要求されるＤＲＡＭのメ
モリセル内は特に微細な加工を要求されるため、従来よ
り自己整合的にコンタクトを形成するいわゆるセルフア
ラインコンタクト法（以下ＳＡＣ法とする）が用いられ
てきた。以下図面を参照しながら、上記したＳＡＣ法に
よる従来のコンタクトの形成方法について説明する。
【０００４】図６は従来のＳＡＣ法を用いたコンタクト
の形成方法を示す工程断面図である。図６（ａ）に示す
ようにｐ型半導体基板１上にトランジスタを構成するｎ
型拡散層２、ゲート絶縁膜４、第１の絶縁膜３で上面及
び側壁を覆われたゲート電極５を形成した後、全面に第
２の絶縁膜２０を形成し、コンタクト開口の為のレジス
トパターン６を形成する。次に図６（ｂ）に示すように
レジストパターン６をマスクに第２の絶縁膜２０をエッ
チングして電荷蓄積電極コンタクト２１を開口する。こ
の時、ゲート電極５上面の第１の絶縁膜３の一部もエッ
チングするが、ゲート電極５が露出することはない。次
に図６（ｃ）に示すように電荷蓄積電極８を形成して電
荷蓄積電極コンタクトを形成する。以下公知の技術によ
り容量絶縁膜、プレート電極を形成してメモリセルを形
成する。
の形成方法を示す工程断面図である。図６（ａ）に示す
ようにｐ型半導体基板１上にトランジスタを構成するｎ
型拡散層２、ゲート絶縁膜４、第１の絶縁膜３で上面及
び側壁を覆われたゲート電極５を形成した後、全面に第
２の絶縁膜２０を形成し、コンタクト開口の為のレジス
トパターン６を形成する。次に図６（ｂ）に示すように
レジストパターン６をマスクに第２の絶縁膜２０をエッ
チングして電荷蓄積電極コンタクト２１を開口する。こ
の時、ゲート電極５上面の第１の絶縁膜３の一部もエッ
チングするが、ゲート電極５が露出することはない。次
に図６（ｃ）に示すように電荷蓄積電極８を形成して電
荷蓄積電極コンタクトを形成する。以下公知の技術によ
り容量絶縁膜、プレート電極を形成してメモリセルを形
成する。
【０００５】
【発明が解決しようとする課題】しかしながら最初に述
べた従来のコンタクト形成方法では、上述したようにコ
ンタクト部で配線パターンを太くする必要があるため、
パターンレイアウトに制限を加えて回路の微細化を阻害
する大きな要因となっていた。
べた従来のコンタクト形成方法では、上述したようにコ
ンタクト部で配線パターンを太くする必要があるため、
パターンレイアウトに制限を加えて回路の微細化を阻害
する大きな要因となっていた。
【０００６】また、従来のＳＡＣ法によるコンタクトの
形成方法では、より集積度を上げるためにゲート電極５
の間隔を狭くした場合、図７（ａ）に示すようにコンタ
クトを開口すべきｎ型拡散層２ａ上は第２の絶縁膜２０
で埋め込まれた格好となり、電荷蓄積電極コンタクト２
１を開口するためには図７（ｂ）に示すようにゲート電
極５の一部５ａが露出してしまう。従って、図７（ｃ）
のように電荷蓄積電極８を形成しても、前記工程で露出
したゲート電極の一部５ａと電荷蓄積電極８がショート
してしまうという課題があった。
形成方法では、より集積度を上げるためにゲート電極５
の間隔を狭くした場合、図７（ａ）に示すようにコンタ
クトを開口すべきｎ型拡散層２ａ上は第２の絶縁膜２０
で埋め込まれた格好となり、電荷蓄積電極コンタクト２
１を開口するためには図７（ｂ）に示すようにゲート電
極５の一部５ａが露出してしまう。従って、図７（ｃ）
のように電荷蓄積電極８を形成しても、前記工程で露出
したゲート電極の一部５ａと電荷蓄積電極８がショート
してしまうという課題があった。
【０００７】本発明は上記問題点に鑑み、より微細なコ
ンタクトを制御性良く形成するコンタクトの形成方法を
提供するものである。
ンタクトを制御性良く形成するコンタクトの形成方法を
提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の第１のコンタクトの形成方法は、半導体基
板上に第１の導電層を形成する工程と、前記第１の導電
層上にレジストパターンを形成する工程と、前記レジス
トパターンで覆われていない領域に絶縁膜を選択的に形
成する工程と、前記レジストパターンを除去することに
より形成した開口部をコンタクト窓として、第２の導電
層を形成する工程とを具備するものである。
めに本発明の第１のコンタクトの形成方法は、半導体基
板上に第１の導電層を形成する工程と、前記第１の導電
層上にレジストパターンを形成する工程と、前記レジス
トパターンで覆われていない領域に絶縁膜を選択的に形
成する工程と、前記レジストパターンを除去することに
より形成した開口部をコンタクト窓として、第２の導電
層を形成する工程とを具備するものである。
【０００９】第２のコンタクトの形成方法は、半導体基
板上に第１の導電層を形成する工程と、前記第１の導電
層上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜上にレジストパターンを形成する工程と、前記レジス
トパターンで覆われていない領域に第２の絶縁膜を選択
的に形成する工程と、前記レジストパターンを除去後前
記第１の導電層が露出するまで第１及び第２の絶縁膜を
全面エッチングする工程と、前記工程により形成した開
口部をコンタクト窓として、第２の導電層を形成する工
程とを具備するものである。
板上に第１の導電層を形成する工程と、前記第１の導電
層上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜上にレジストパターンを形成する工程と、前記レジス
トパターンで覆われていない領域に第２の絶縁膜を選択
的に形成する工程と、前記レジストパターンを除去後前
記第１の導電層が露出するまで第１及び第２の絶縁膜を
全面エッチングする工程と、前記工程により形成した開
口部をコンタクト窓として、第２の導電層を形成する工
程とを具備するものである。
【００１０】
【作用】本発明は上記した第１の構成によって、コンタ
クト窓の開口の為のエッチングを必要とせず、従ってフ
ォトリソ工程のアライメントずれがあった場合も他の配
線層とショートしないでコンタクトの形成を実現するこ
ととなる。
クト窓の開口の為のエッチングを必要とせず、従ってフ
ォトリソ工程のアライメントずれがあった場合も他の配
線層とショートしないでコンタクトの形成を実現するこ
ととなる。
【００１１】また、上記した第２の構成によって、薄い
絶縁膜のエッチングのみで自己整合的にコンタクト窓を
開口してコンタクトの形成を容易にするものである。上
記いずれの構成によっても、パターンレイアウトのコン
タクト部分の下層の導電層を太らせる必要がなく、回路
の微細化を可能にする。
絶縁膜のエッチングのみで自己整合的にコンタクト窓を
開口してコンタクトの形成を容易にするものである。上
記いずれの構成によっても、パターンレイアウトのコン
タクト部分の下層の導電層を太らせる必要がなく、回路
の微細化を可能にする。
【００１２】
【実施例】（実施例１）以下本発明の実施例のコンタク
トの形成方法について、図面を参照しながら説明する。
図１は第１の実施例におけるコンタクトの形成部分の平
面図であり、図２は図１のＡ−Ａ線で工程断面図であ
る。
トの形成方法について、図面を参照しながら説明する。
図１は第１の実施例におけるコンタクトの形成部分の平
面図であり、図２は図１のＡ−Ａ線で工程断面図であ
る。
【００１３】本実施例は図１に示すとおり、第１の配線
層３０よりも大きなコンタクト窓３１を開口して第２の
配線層３２を形成するものである。以下図２を用いて工
程を説明する。
層３０よりも大きなコンタクト窓３１を開口して第２の
配線層３２を形成するものである。以下図２を用いて工
程を説明する。
【００１４】まず図２（ａ）に示すようにｐ型半導体基
板１上に第１の絶縁膜３を介して第１の導電層として例
えばポリシリコンよりなる第１の配線層３０を形成す
る。次に図２（ｂ）に示すようにコンタクト領域を規定
するレジストパターン６を形成する。次に、図２（ｃ）
に示すように前記レジストパターン６をマスクに第２の
絶縁膜として液相成長ＳｉＯ2膜（以下ＬＰＤ．ＳｉＯ2
膜とする）７を選択的に成長させる。この液相成長Ｓｉ
Ｏ2膜はレジストパターン上には成長しないためレジス
トパターンをマスクにした選択成長が可能である（Ｋ．
Ｋａｎｂａら、ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，ｐ．６
３６，１９９１）。その後レジストパターン６を除去
後、図２（ｄ）に示すように第２の導電層として例えば
アルミ合金よりなる第２の配線層３２を形成してコンタ
クトを形成する。
板１上に第１の絶縁膜３を介して第１の導電層として例
えばポリシリコンよりなる第１の配線層３０を形成す
る。次に図２（ｂ）に示すようにコンタクト領域を規定
するレジストパターン６を形成する。次に、図２（ｃ）
に示すように前記レジストパターン６をマスクに第２の
絶縁膜として液相成長ＳｉＯ2膜（以下ＬＰＤ．ＳｉＯ2
膜とする）７を選択的に成長させる。この液相成長Ｓｉ
Ｏ2膜はレジストパターン上には成長しないためレジス
トパターンをマスクにした選択成長が可能である（Ｋ．
Ｋａｎｂａら、ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，ｐ．６
３６，１９９１）。その後レジストパターン６を除去
後、図２（ｄ）に示すように第２の導電層として例えば
アルミ合金よりなる第２の配線層３２を形成してコンタ
クトを形成する。
【００１５】以上のように本実施例によれば、コンタク
ト開口の為のエッチングを必要としないため、工程短縮
を実現できるだけでなく、コンタクト窓の下層の導電層
がコンタクト窓より細い場合でも容易に安定したコンタ
クトを形成できるためパターンレイアウトの観点からも
素子の微細化を容易にする。
ト開口の為のエッチングを必要としないため、工程短縮
を実現できるだけでなく、コンタクト窓の下層の導電層
がコンタクト窓より細い場合でも容易に安定したコンタ
クトを形成できるためパターンレイアウトの観点からも
素子の微細化を容易にする。
【００１６】（実施例２）図３は第２の実施例における
コンタクトの形成方法の工程断面図である。
コンタクトの形成方法の工程断面図である。
【００１７】図３（ａ）に示すようにｐ型半導体基板１
上にｎ型拡散層２、ゲート絶縁膜４、第１の絶縁膜３で
側壁及び上面を覆ったゲート電極５よりなるトランジス
タを隣接して形成した後、前記隣接するゲート電極５の
間のｎ型拡散層２ａ上にコンタクト領域を規定するレジ
ストパターン６を形成する。次に図３（ｂ）に示すよう
にレジストパターン６をマスクに第２の絶縁膜としてＬ
ＰＤ．ＳｉＯ2膜７を選択的に成長させる。その後レジ
ストパターン６を除去後第２の導電層として例えばＤＲ
ＡＭのメモリセルの場合ポリシリコンよりなる電荷蓄積
電極８を形成する。
上にｎ型拡散層２、ゲート絶縁膜４、第１の絶縁膜３で
側壁及び上面を覆ったゲート電極５よりなるトランジス
タを隣接して形成した後、前記隣接するゲート電極５の
間のｎ型拡散層２ａ上にコンタクト領域を規定するレジ
ストパターン６を形成する。次に図３（ｂ）に示すよう
にレジストパターン６をマスクに第２の絶縁膜としてＬ
ＰＤ．ＳｉＯ2膜７を選択的に成長させる。その後レジ
ストパターン６を除去後第２の導電層として例えばＤＲ
ＡＭのメモリセルの場合ポリシリコンよりなる電荷蓄積
電極８を形成する。
【００１８】以上のように本実施例によれば、コンタク
ト開口の為のエッチングを必要としないため、工程短縮
を実現できるだけでなく、下層の配線層の間の微小な領
域へも下層の配線層とのショートを起こさず、自己整合
的に安定してコンタクトを形成できるため素子の微細化
を容易にする。
ト開口の為のエッチングを必要としないため、工程短縮
を実現できるだけでなく、下層の配線層の間の微小な領
域へも下層の配線層とのショートを起こさず、自己整合
的に安定してコンタクトを形成できるため素子の微細化
を容易にする。
【００１９】（実施例３）図４は第３の実施例における
コンタクトの形成方法の工程断面図である。
コンタクトの形成方法の工程断面図である。
【００２０】図４（ａ）に示すようにｐ型半導体基板１
上に素子分離用絶縁膜１１を形成後、ｎ型拡散層２、ゲ
ート絶縁膜４、第１の絶縁膜３で側壁及び上面を覆った
ゲート電極５よりなるトランジスタを形成すると同時
に、前記ゲート電極５と同時に第１の導電層として第１
の配線層１０を形成した後、ｎ型拡散層２ａ上と第１の
配線層１０上にコンタクト領域を規定するレジストパタ
ーン６を形成する。レジストパターン６をマスクに第２
の絶縁膜としてＬＰＤ．ＳｉＯ2膜７を選択的に成長さ
せる。このＬＰＤ．ＳｉＯ2膜７の膜厚はゲート電極５
上の第１の絶縁膜３の膜厚よりも十分厚く成長させる。
例えば第１の絶縁膜を１５０ｎｍ、ＬＰＤ．ＳｉＯ2膜
７の膜厚を６００ｎｍとする。
上に素子分離用絶縁膜１１を形成後、ｎ型拡散層２、ゲ
ート絶縁膜４、第１の絶縁膜３で側壁及び上面を覆った
ゲート電極５よりなるトランジスタを形成すると同時
に、前記ゲート電極５と同時に第１の導電層として第１
の配線層１０を形成した後、ｎ型拡散層２ａ上と第１の
配線層１０上にコンタクト領域を規定するレジストパタ
ーン６を形成する。レジストパターン６をマスクに第２
の絶縁膜としてＬＰＤ．ＳｉＯ2膜７を選択的に成長さ
せる。このＬＰＤ．ＳｉＯ2膜７の膜厚はゲート電極５
上の第１の絶縁膜３の膜厚よりも十分厚く成長させる。
例えば第１の絶縁膜を１５０ｎｍ、ＬＰＤ．ＳｉＯ2膜
７の膜厚を６００ｎｍとする。
【００２１】その後図４（ｂ）に示すようにレジストパ
ターン６を除去後、図４（ｃ）に示すように前記第１の
配線層１０が露出するまで全面エッチバックを行う。次
に図４（ｄ）に示すように第２の導電層として例えばア
ルミ合金よりなる配線１２を形成する。
ターン６を除去後、図４（ｃ）に示すように前記第１の
配線層１０が露出するまで全面エッチバックを行う。次
に図４（ｄ）に示すように第２の導電層として例えばア
ルミ合金よりなる配線１２を形成する。
【００２２】以上のように本実施例によれば、第１の導
電層１０上に絶縁膜３,７を形成している場合でも極わ
ずかのエッチバックによって自己整合的に安定してコン
タクトを形成できる。
電層１０上に絶縁膜３,７を形成している場合でも極わ
ずかのエッチバックによって自己整合的に安定してコン
タクトを形成できる。
【００２３】
【発明の効果】以上のように本発明の第１の発明は、エ
ッチングを必要とせずにコンタクト窓の開口を実現する
ため工程削減によるコストの削減効果は極めて大きい。
また、ドライエッチングを必要としないため、従来ドラ
イエッチングの不純物汚染やダメージ等を問題としてい
た素子にとっては極めて有効なコンタクトの形成方法で
ある。また、コンタクト寸法がレジストパターンで規定
されるが、ポジ型レジストを使用することで露光量を増
やすことにより、より微細なレジストパターンの形成が
可能であるので、より微細なコンタクトサイズを実現で
きる。
ッチングを必要とせずにコンタクト窓の開口を実現する
ため工程削減によるコストの削減効果は極めて大きい。
また、ドライエッチングを必要としないため、従来ドラ
イエッチングの不純物汚染やダメージ等を問題としてい
た素子にとっては極めて有効なコンタクトの形成方法で
ある。また、コンタクト寸法がレジストパターンで規定
されるが、ポジ型レジストを使用することで露光量を増
やすことにより、より微細なレジストパターンの形成が
可能であるので、より微細なコンタクトサイズを実現で
きる。
【００２４】また、第２の発明は上面に絶縁膜が存在す
る導電層と、上面に絶縁膜が存在しない導電層が混在す
る場合でも双方の導電層に対し同時に自己整合的にコン
タクトの開口が可能でありその実用的効果は大きい。
る導電層と、上面に絶縁膜が存在しない導電層が混在す
る場合でも双方の導電層に対し同時に自己整合的にコン
タクトの開口が可能でありその実用的効果は大きい。
【００２５】さらに、いずれの発明も液相成長ＳｉＯ2
膜を絶縁膜に用いるため、プロセスの低温化を実現でき
るため素子の大幅な微細化を実現できる。
膜を絶縁膜に用いるため、プロセスの低温化を実現でき
るため素子の大幅な微細化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるコンタクト部の
平面図である。
平面図である。
【図２】本発明の第１の実施例におけるコンタクトの形
成方法を示す工程断面図である。
成方法を示す工程断面図である。
【図３】本発明の第２の実施例におけるコンタクトの形
成方法を示す工程断面図である。
成方法を示す工程断面図である。
【図４】本発明の第３の実施例におけるコンタクトの形
成方法を示す工程断面図である。
成方法を示す工程断面図である。
【図５】従来のコンタクト部の平面図及び断面図であ
る。
る。
【図６】従来のコンタクトの形成方法を示す第１の工程
断面図である。
断面図である。
【図７】従来のコンタクトの形成方法を示す第２の工程
断面図である。
断面図である。
５ ゲート電極 ８ 電荷蓄積電極 １１ 素子分離用絶縁膜
Claims (6)
- 【請求項１】半導体基板上に第１の導電層を形成する工
程と、前記第１の導電層上にレジストパターンを形成す
る工程と、前記レジストパターンで覆われていない領域
に絶縁膜を選択的に形成する工程と、前記レジストパタ
ーンを除去することにより形成した開口部をコンタクト
窓として、第２の導電層を形成する工程とを具備するコ
ンタクトの形成方法。 - 【請求項２】レジストパターンで覆われていない領域に
選択的に形成する絶縁膜に液相成長ＳｉＯ2膜を使用す
ることを特徴とする請求項１記載のコンタクトの形成方
法。 - 【請求項３】半導体基板上に半導体基板とは逆導電型の
第１の導電層とゲート絶縁膜、第１の絶縁膜で上面及び
側面を覆ったゲート電極よりなるトランジスタを形成す
る工程と、前記トランジスタを構成する前記第１の導電
層上にレジストパターンを形成する工程と、前記レジス
トパターンで覆われていない領域に絶縁膜を選択的に形
成する工程と、前記レジストパターンを除去することに
より形成した開口部をコンタクト窓として第２の導電層
を形成する工程とを具備するコンタクトの形成方法。 - 【請求項４】レジストパターンで覆われていない領域に
選択的に形成する絶縁膜に液相成長ＳｉＯ2膜を使用す
ることを特徴とする請求項３記載のコンタクトの形成方
法。 - 【請求項５】半導体基板上に第１の導電層を形成する工
程と、前記第１の導電層上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上にレジストパターンを形成す
る工程と、前記レジストパターンで覆われていない領域
に第２の絶縁膜を選択的に形成する工程と、前記レジス
トパターンを除去後前記第１の導電層が露出するまで第
１及び第２の絶縁膜を全面エッチングする工程と、前記
工程により形成した開口部をコンタクト窓として、第２
の導電層を形成する工程とを具備するコンタクトの形成
方法。 - 【請求項６】レジストパターンで覆われていない領域に
選択的に形成する第２の絶縁膜に液相成長ＳｉＯ2膜を
使用することを特徴とする請求項５記載のコンタクトの
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18479093A JPH0745704A (ja) | 1993-07-27 | 1993-07-27 | コンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18479093A JPH0745704A (ja) | 1993-07-27 | 1993-07-27 | コンタクトの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745704A true JPH0745704A (ja) | 1995-02-14 |
Family
ID=16159344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18479093A Pending JPH0745704A (ja) | 1993-07-27 | 1993-07-27 | コンタクトの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745704A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP2010118696A (ja) * | 1999-05-12 | 2010-05-27 | Renesas Technology Corp | 半導体集積回路装置 |
-
1993
- 1993-07-27 JP JP18479093A patent/JPH0745704A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118696A (ja) * | 1999-05-12 | 2010-05-27 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2013128148A (ja) * | 1999-05-12 | 2013-06-27 | Renesas Electronics Corp | 半導体集積回路装置 |
| US8482083B2 (en) | 1999-05-12 | 2013-07-09 | Renesas Electronics Corporation | Semiconductor integrated circuit device including SRAM memory cells having two P-channel MOS transistors and four N-channel MOS transistors and with four wiring layers serving as their gate electrodes |
| JP2014225698A (ja) * | 1999-05-12 | 2014-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US9286968B2 (en) | 1999-05-12 | 2016-03-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device including SRAM cell array and a wiring layer for supplying voltage to well regions of SRAM cells provided on a region exterior of SRAM cell array |
| US9449678B2 (en) | 1999-05-12 | 2016-09-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US9646678B2 (en) | 1999-05-12 | 2017-05-09 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| JP2017191952A (ja) * | 1999-05-12 | 2017-10-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US9985038B2 (en) | 1999-05-12 | 2018-05-29 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP4645018B2 (ja) * | 2003-11-06 | 2011-03-09 | セイコーエプソン株式会社 | コンタクトホールの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH06177345A (ja) | 半導体メモリおよびその製造方法 | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| US4868137A (en) | Method of making insulated-gate field effect transistor | |
| JP2000031085A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| JPH0745704A (ja) | コンタクトの形成方法 | |
| JPH11340436A (ja) | 半導体記憶装置の製造方法 | |
| JP2765133B2 (ja) | 半導体装置の製造方法 | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
| JP2825759B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3165693B2 (ja) | スタックトキャパシタ型ｄｒａｍ | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100281107B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR0144175B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR0166036B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH10261794A (ja) | 半導体装置及びその製造方法 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| KR960012574B1 (ko) | 반도체장치의 제조방법 | |
| KR0165391B1 (ko) | 에스 램 셀 및 그 제조방법 | |
| KR0120548B1 (ko) | 캐패시터의 마스크 공정 마진 확보를 위한 반도체 장치 제조 방법 |