TW425637B - Method of fabricating mis semiconductor device - Google Patents

Method of fabricating mis semiconductor device Download PDF

Info

Publication number
TW425637B
TW425637B TW089102357A TW89102357A TW425637B TW 425637 B TW425637 B TW 425637B TW 089102357 A TW089102357 A TW 089102357A TW 89102357 A TW89102357 A TW 89102357A TW 425637 B TW425637 B TW 425637B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
patent application
laser
item
scope
Prior art date
Application number
TW089102357A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Yasuhiko Takemura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02328893A external-priority patent/JP3431653B2/ja
Priority claimed from JP02328693A external-priority patent/JP3352744B2/ja
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW425637B publication Critical patent/TW425637B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

A7 B7 五、發明說明（0 本發明係相關於製造金靥絕緣半導體型的半導體裝置 ，亦即Μ I S型半導體裝置（亦稱絕緣閘極半導雔裝置） 的製造方法*MIS型半導體裝置包含，例如MIS電晶 體，薄膜電晶體等· 相關技術說明： 傅統的Μ I S型半導體裝置，以自對準方法製造•根 據這方法，在半導.證基底或半導髏鍍膜上，利用閛極絕緣 膜形成閘極導線（電極），並且閘極導線當成光罩，半導 體基底或半導體鍍膜注入雜質•注入雜質方法例如熱擴散 法•離子注入法，電漿摻入法和雷射摻入法•這些方法允 許閘極的邊緣實質上和摻雜區（源極和洩極）的邊緣相重 合，並且除去閘極重曼摻雜蓝所引起的重叠狀態（寄生電 容的原因）*和除去閘極和摻雜面分隔的偏移狀態（有效 移動性降低）· 但傳統製程問題：在摻雜區和閘極下相鄰摻雜區的活 性（Active)® (通道形成區）·空間載子密度梯度的太 陡，因此•當反向偏壓加在閘極時，產生極大電場，尤其 增加洩電流（OFF電流）。 發明人發現能除去這些問題，只要3 0 0 nm或更小 的稍微偏移閘極和摻雜匾》然後可陽極化材料形成閘極達 成這偏移狀態*陽極化膜當成光罩注入雜質，獲得具有優 良生產率的大小固定偏移狀態* 再者，雜子注入法和電漿摻入法等的離子穿透法，使 本汍疚H適用中國國家標準（CNSM4規格（210 X 297公« ) ---- ----------裝·· I (請先閲讀背面之注意事項一岑寫本-1> 訂· .線' 經濟部智慧財產局肖工消费合作社印絜 -4 - 425637 五、發明說明（2) 雜質髙速進入半導體基底或半導體鍍膜，將損傷部份的半 導體基底或半導體鍍膜*因此需改進結晶度·雖然習知技 術使用溫度起6 〇 o°c改進結晶度的活性化，最近有明顯 降低製程溫度的趨勢•發明人亦証明雷射光或強光實施活 性化，並且非常適合大量生產。 圖2說明基於上述概含製造薄膜電晶體的製程β首先 ，基底201上·鑛接地絕緣層202，形成島型結晶半 導體區2 0 3，然後形成閘極絕緣膜的絕緣膜2 0 4，使 用可陽極化材料，形成閘極導線205 (圖2Α)。 其次•陽極化閘極導線，閘極導線表面上形成氣化陽 極206，厚度少於300nm最適合，或最好少於 2 5 0 nm ·然後使用氧化陽極當成光罩，利用離子注入 或離子摻入法，雜質（例如磷（P ))以自對準方式形成 摻雜區207 (圖2B) · 再利用強光例如雷射注入雜質，使道些地區活性化（ 圖 2 C ) · 最後•鍍上中間層絕緣2 0 8，和在摻雜區上形成接 觸孔，連接到摻雜區的電極2 0 9，完成薄膜電晶體（圖 2D)· 但上述方法，摻雜區和活性區（閘極下摻雜區間半導 體區）的邊界（圖2 C以X標示），其物理性質不稞定· 並且這問題將引起漏電流增加和可靠度降低•亦即，從製 程觀點，活性苗的結晶度從開始就沒有變化*注入大量的 雜質的過程時，破壤結晶度•然後發現以後的幅射雷射光 ^氏俵义度適用中0 0家標準（(^5)八4規格{21〇><297公爱) 請先閱讀背面之注意事項tJk寫本頁： 裝 訂. •線· —5 ~ 4 2 5 6 3 7 Α7 'Β7 五、發明說明（3) 線的過程有恢復摻雜區，但難再恢復原來相同結晶狀態， 尤其活性區接觸的部份摻雜區幅射雷射光時•有被遮蔽的 趨勢，因此不能完全活性化·亦即摻雜區和活性區的結晶 度不連續，將產生中斷能階·尤其幅射高速離子注入雜質 時，由於散射雜質圍繞在閘極下，並且破壞這部份的結晶 度·因爲閘極遮蔽，所以雷射光線不可能活性化閘極下的 區域。 解決這問題方法：從後面幅射光線例如雷射光束活性 化這部份。因爲閛極導線不遮蔽，能完全活性化活性區和 摻雜區間邊界但基底材料需傳送光線，所以不能使用砂 晶片當成基底。再者，許多玻璃基底不能傳送少於3 0 0 um的紫外線，例如K r F激發雷射，適合大置生產但不 能使用* 發明概要 本發明目標係提供Μ I S半導體裝置，例如M 0 S電 晶體和薄膜電晶體，該裝置在活性區和摻雜區間連績的結 晶度，增進可靠性。 本發明從上面投射髙強度光源，例如雷射或雷射燈所 發射光線能置，進入摻雜區和相鄰的部份活性區，尤其是 摻雜區和活性區間邊界，均露出在光線能量下*爲達成此 目的·除去部份形成閘極的材料。 本發明第一模式，製程包含：結晶半導體基底或半導 髖膜上•形成當成摻雜區光罩的材料，使用這材料當成光 纥度適用中园舀家標準（CNSM4規格（21〇χ 297公釐） -------------裝--- (請先閲讀背面之注意事項一4.寫本頁) '110. -丨線 經濟部智慧財產局員工消费合作社印装 經濟部智慧財產局1*工消费合作社印製 425637 1 4 匕 ο 〇 d 7 a? ________Β7______ 五、發明說明（4) 罩，雜質進入半導體基底或半導雔膜•除去光罩材料，因 此光線能量能進入摻雜面和活性區，這狀況下，光線能量 是活性化的•活性區形成閘極（閘極連接）。 使用這製程時，假如形成偏移區•形成摻雜區的光罩 需比閘極寬。假如閘極比光罩寬，雜質注入將使閘極重叠 摻雜區· 再者，使用不同光罩寬時*在不同步驟使光罩精確在 相同位置是很困難的•尤其大量生產時不可能偏移1 u m 。另一方面，使用相同光覃重叠比較容易。假如使用某一 個光罩，形成一個連接圖樣，然後使用這個圖樣當成光罩 ，形成摻雜區，除去連接。以後再使用相同光罩形成連接 *幾乎沒有偏移。但陽極化連接的表面*連接的導電表面 減少*並且得到所期望的偏移· 在另一方面，假如陽極化第一形成連接，所獲得氧化 陽極的表面前進•假如使用這陽極化連接當成光罩，形成 摻雜區*在起始形成的連接圚樣外面形成摻雜區，然後陽 極化第二連接，連接的導電表面減少，並且偏移增加* 因此，可陽極化材料形成閘極，然後陽極化閘極•比 較容易獲得所期望偏移•所獲得氧化陽極防止層間短路* 除氧化陽極外•中間餍絕緣可覆蓋閘極（連接），降低上 連接耦合電容性· 本發明第二模式，本製程步摄包含結晶半導體基底或 半導體鍍膜上，閘極絕緣膜功能的絕緣鍍膜形成後•然後 使用絕緣膜當成光罩*雜質以自對準方式進入半導體基底 太汔m泛度適用11固家標準（CNS)A4規格（21CU 297公« ) ---------------裝— (請先閲讀背面之注意事項tJ^s本頁》 訂· -線- -7 - A7 B7 425637 五、發明說明（5) 或半導體鍍膜：選擇性蝕刻閘極，因此閘極和摻雜區偏移 ，允許光線能量•幅射進入雜質區和活性區間邊界，因此 活性化雜質區* 最好可氧化材料形成閘極*並且光線能量照射後，高 阻抗氧化陽極的表面覆蓋閘極，進一步覆盖中間層絕緣， 降低耦合上連接的電容* 本發明第三模式·製程步驟包含：結晶半導體基底或 半導體膜上，形成閘極絕緣膜的絕緣膜*其後使用適當材 料形成閘連接（閘極）•然後使用閘連接當成電極*利用 電化反應（假如電鍍）電極的表面形成導電材料。使用閘 極區（它的表面上具有極和導電材料）當成光罩*以自對 方式雜質進入半導體基底或半導體膜。並且除去部份或全 部的鍍材料，因此，光線能量能射入摻雜區和活性區間邊 界。道光線能量使用於活性化。 最好可陽極化材料形成閘極•並且光線tg置投射後， 高阻抗氧化陽極的表面覆羞閘極，進一步覆蓋中間絕緣， 降低耦合上連接的電容。 本發明可陽極化材料最好是鉛、鈦、鉅、矽、鎢和錳 。一種或合金材料形成的單或多層結構的閘極•這些材料 可加入少量其它元素。至於氧化陽極，一般在電解液中實 施氧化，但最好使用習知電漿氧化陽極法，亦可使用更適 合方法氧化· 本發明光線能置源•例如K r F激發雷射（波長； 2 4 8 n m )，叉6<;1雷射（3〇8111!1)，八『？雷 夂纸氓义度適用中國@家悻準（CNS)A·!規格（210 X 297公釐） 閲 讀 背 面 之 意 事 項 !裝 頁 訂 經濟部智慧时產局員工消費合作社印製 經濟部智莛財產局員工荡费合作社印装 4 2 56 3 7 a? _______B7___________ 五、發明說明（6) 射（193nm)和XeF雷射（353nm)。和相干 光源的Nd:YAG雷射（l〇64nm)，和它的第二 、第三和第四高諧搲，二氣化碳氣體雷射、氬離子雷射和 銅激發雷射，和相干光源的氙閃光燈、氪弧光燈和鹵素燈 以上均適合* 這Μ I S型半導體裝置特徵在於：雜質區（源極、洩 極）和閛極部份（包含閘極和氧化陽極）的接面*實質上 具有相同型式（相同結構）；並且閘極（傳導平面的範圍 ，不包含相關物質例如氧化陽極）從雜質區偏移* 閘極沒有氧化時，沒有氧化陽極例如第二氧化陽極圔 繞著閘極。並且雜質區從閘極偏移，偏移的寬度最好 0 . 1到0 . 5微米- 本發明亦可能控制每個氧化的厚度《例如調整加在每 個連接電壓•在這狀況•閘極部份氧化陽極的厚度，和電 容氧化的厚度（或連接交叉部份）依不同目地設定適當值 〇 本發明以如下說明和圖式描述本發明上述和其它相關
I 目標和特色。 最佳實施例的詳細說明 第一實施例 圖1係本實施例的製程。道實施例相關於在絕緣基底 (substrate )上，形成薄膜電晶體β基底1 0 1是玻璃 基底或非鹼性玻璃基底|例如康寧（corning ) 7 0 5 9 &忠这用中國S家標準（CNSM4規格（210 * 297公釐) -I I I I I 1----- ---裝___ (請先閱讀背面之注意事項ί4寫本頁) 訂 線· 經濟部智慧財產局員工消費合作钍印絮 - A A7 ----------Β7___ __五、發明說明（Ό 或石英•成本考量下使用康寧7059·基底上氧化矽膜 1 〇 2形成基層氧化膜*化學發相位成長法（CVD法） 或濺射法鍍氧化矽膜· T E 0 S和氧當成電漿C VD法的 材料氣體，形成道膜*基底上加熱到2 0 〇到4 0 0°C溫 度，基層氧化矽膜的厚度5 0 0到2 0 0 0埃。 其次*鏟非結晶矽膜，並且形成島型。電漿CVD法 和低壓CVD法，形成非結晶矽膜103 ·單矽（ s i Η4 )當成電漿CVD法的材料氣體，形成非結晶矽 *非結晶矽膜的厚度2 0 0到7 0 0埃》然後幅射雷射光 束（KrF激發雷射，波長：248nm，脈波宽度： 2 〇 n s e c )。幅射雷射光束前，真空加熱基底3 0 〇 到5 0 0 aC維持1到3小時，釋放非結晶矽內的氫。雷射 光束的能量密度250到450mJ/cm2 ·幅射光束 時，基底加熱2 5 0到5 5 0充·因此•使得非結晶政膜 •成爲結晶矽膜103« 其次，形成閘極絕緣膜功能的氧化矽膜1 0 4，厚度 800到1 200埃•氧化矽膜1 0 2和氧化矽膜1 〇 4 I 採用相同製造方法。例如聚合物的有機材料，鋁、鈦、鉅 或其它金屬材料，矽的半導髖，或氮化鉅或氮化鈦的導電 氮金靥等，形成閘極1 0 5 *在此實施例使用光敏聚合物 形成，厚度2000到1 0000埃的光罩材料1 〇 5 ( 圖 1 A ) * 然後電漿摻入法幅射硼（B)或磷（P)離子，形成 雜質區1 0 6 ·依閘極絕緣膜1 0 4的厚度，變化離子的 適用中0國家標準（CNS)/U規格（210 X 297公釐） (請先Μ讀背面 之注意事項14寫 本-s) 裝 訂. 線 -10 - 經濟部智慧財產局員工消费合作社印*'1·^ wH* :: · _ ___ Bt 五、發明說明（8) 加速能量，一般而言，閘極絕緣膜的厚度1 ο Ο 0埃時， 硼適合5 0到6 5Κ e V的加速能量，鱗適合6 0到8 Ο Kev。再者，適當摻入2xl014cm2到6xl0is cm2 ，並且發現摻入越低*獲得越高的可靠性裝置•在 上述氧化陽極狀態實施雜質注入，閘極從雜質區镅移•此 外。圖所示雜質區範圍只是說明的目地，由於散射或相類 似效應•離子實際上所述範圍更小或更大·（圖1B)。 完成雜質摻入後，只蝕除聚醢亞胺光罩材料1 0 5 * 此蝕刻乃在氧氣電漿氣體中執行•結果，摻雜區1 0 6和 其側翼的活性區露出•如圖1C所示•道狀況下幅射雷射 光束將活性化摻雜區。雷射是K r F激發雷射（波長： 248nm，脈波寬度：20nsec)，能量密度 250到450mJ/cm2 。幅射雷射光束時，加熱_ 底2 5 0到5 5 0乞更能有效活性化雜質區•一般而言， 雜質區滲入1 X 1 015cm_2磷，基底溫度2 5 0 °C， 雷射能量300mJ/cm2，獲得500到1 000歐 姆/薄膜的薄膜電阻· 再者本實施例雜質區和活性區間邊界幅射雷射光束， 傳統製程所遇上邊界部份的劣化引起的可靠性降低的問題 ，將大幅減低·（圖lc) » 此後電鍍使担閘極（連接）寬度比光罩材料1 0 5窄 0. 2 /zm。電流再接到閘極導線實施陽極化，形成厚度 本纸張H遺闸中0國家標準規格（210* 297公釐) ------—I!裝.I I (請先閱讀背面之注意事項寫本頁》 訂· -線- -11 - A7 A7 經濟部智慧財產局W工"费合作社印製 ____ B7 五、發明說明（9) 1 0 0 0到2 5 0 0埃的氧化陽極•爲達成氧化陽極，在 1到5%檸檬酸的乙烯甘油溶液中，浸泡基底，電壓提舁 1到5 V/m i η，整合所有閘極導線當成正極，白金當 成負極，閘極1 0 7偏移摻雜區•閘極上氧化陽極不只決 定薄膜電晶體的偏移量，亦防止上連接的短路。因此，只 要能達成這些目地的氧化物厚度即可，並且依不同狀況， 也許不需形成這氧化陽極（圈1D)。 最後，電漿CVD法例如TEOS爲材料氣體，形 成厚度2000到1000埃的氧化矽膜108當成中間 層絕緣。然後薄膜電晶體形成窗口圖樣，並且連接電極 1 09到雜質區，完成薄膜電晶髖，其中200埃厚氮化 鉅和5 0 0埃厚鋁的多層膜，組成電極1 〇 9 · 第二實施例 圖3和4本實施例的製程*圚3係沿圖4(正視圖） 虛線的剖面圖。首先，基底301(康寧7059)上， 形成基層氧化矽，並且形成非結晶矽膜厚度1 〇 〇 〇到 1 5 0 0埃*然後，在氮或氬環境6 0 0°C退火2 4到 4 8小時，結晶非結晶矽》形成結晶矽島3 0 2 »進一步 ，鍍1 0 0 0埃厚氧化矽膜3 0 3的閘極絕緣膜，並且形 成鉅連接（5000埃厚度）304，305和306 ( 圖 3 A ) · 然後，電流經306供給連接304，連接的表面上 义度違用中囚國家棵準（CNS)A4規格（210 * 297公釐）~~ -12 - -1 ---II — — — — — — — in ------I <請先閲讀背面之注意事項(i寫本頁> 「 A7
4 25^3 7 經濟部智毪財產局員工消费合作社印发
五、發明說明（W ，形成厚度2 0 0 0到2 5 〇 〇埃的第一氧化陽極3 0 7 ，308和309 ·這些連接當成光簞•電漿摻入法雜質 注入矽膜302，形成摻雜區310 (H13B和4A) * 其次，除去鉅連接和氧化陽極·露出活性區的表面， 這狀況下*幅射K r F激發雷射光束，活性化雜質蓝（闽 3 C ) · 此後，使用鉅形成和連接3 0 4到3 0 6完全相同的 圖樣（連接31 1*312和313)，連接313部份 的接觸孔提供厚1到5微米的聚合物鍍膜3 1 4 *由於預 先準備圖樣，容易使用光敏聚合物（圖3D和4B)。 連接311、312和313接上電流，形成厚度 2000到2500埃的第二氧化陽極315、316和 317*聚合物部份不陽極化，因此留下接觸孔318 ( 圖 3 E ) · 最後，2000到5000埃厚度的氧化矽膜3 19 ，形成中間靥絕緣和接觸孔*進一步，除去連接3 1 2部 份（圖4 C虛線_繞部份3 2 2 )的中間層絕緣*露出第
I 二氧化陽極316 *形成具有氮化钽（500埃厚）和鋁 (3500埃厚）的連接/電極320和321，完成道 電路•同時，連接3 1 2和部份3 2 2的連接3 2 1組成 電容，並且經接觸323到連接313 (圖3F和4C) 第三實施例 本纸用中國國家標準（CNS)A4規格（210 X 297公釐） --— — — — — — — — — — — . I I t請先Μ讀背面之注意事項C.4寫本頁> 訂-_ .線- -13 - 經濟部智慧財產局員工消費合作社印製 4 2 56 3 7 a? __ __B7___.___ 五、發明說明（岣 圖5本實施例的製程•圖5剖面圖說明薄膜電晶饅製 造的連績歩驟•首先，基底501 (康寧7059)上· 形成基底氧化矽膜5 0 2，並且形成非結晶矽膜厚度 1 000到1 500埃•然後，在氮或氬環境600 ”退 火24到48小時，結晶非結晶矽。形成結晶矽島503 。進一步，鍍1 0 0 0埃厚氧化矽膜5 0 4的閘極絕緣膜 。噴濺法形成含1到2%矽的鋁膜（厚度5 0 0 0埃）， 施轉法形成光阻抗•其次使用光蝕刻製程執行圖樣•光阻 抗5. 0 0當成光罩，使用反應離子蝕刻（R I E )技術執 行異向性蝕刻，形成鋁閛極/連接505 (圖5A) · 然後|利用傳統電漿模式執行同向性蝕刻。因此，鋁 閛極/連接的側面凹陷·調整蝕刻時間，控制閘極凹陷量 在2 0 0 0到3 0 0 0埃*電漿法摻入雜質進入矽膜 503，形成摻雜區507 (圖5B) · 其次，移去光阻抗506，露出閘極/寒接*幅射 K r F激發雷射光執行活性化。露出摻雜區和活性區間邊 界（圖5C以X標示），接受雷射的幅射（圖5C) · 此後，基底在酒石酸的乙烯甘油溶液中，陽極化閘極 連接，表面上形成2 0 0 0到2 5 0 0埃厚的氧化陽極》 最後，鍍厚度2 0 0 0到1 0 0 0埃的氣化矽膜當成 中間層絕緣·形成接觸孔霣出摻雜區，然後，每個連接/ 電極5 1 0包含5 0 0 0埃厚氮化鉅和3 5 0 0埃厚鋁的 中間層膜*完成薄膜電晶體的製造（圇5E)· 本纸張义度適用中國國家標準（CNS)A4規格（210x 297公1 > .·-------------裝 i (請先閱讀背面之注f事項(4,寫本頁> 訂· -14 - A7 B7 c) *c 3 7 五、發明說明（Θ 第四實施例 圖6本實施例的製程•基底601 (康寧7059) 上，形成基層氧化矽，並且形成非結晶矽膜厚度1 0 0 0 到1 5 0 0埃•然後，在氮或氬環境6 0 0eC退火2 4到 48小時1結晶非結晶矽β形成結晶矽島602 »進一步 ，鍍1 0 0 0埃厚氧化矽膜的閘極絕緣瞋，並且形成钽連 接（5000 埃厚度）604，605 和 606 * 然後，連接6 0 4到6 0 6表面上•形成第一氧化陽 極607，608和609。這些連接當成光軍，電漿摻 入法雜質注入矽膜602，形成摻雜區6 10 (圖6Β) ，除去鋁連接6 0 4和氧化陽極，霣出半導區 表面，這狀況下，幅射K r F激發雷射光束，活 面（圖6 C ) * *使用鋁形成和連接6 0 4到6 0 6完全相同的 接611’612和613)，形成1到5微米 覆蓋連接6 1 1 •由於預先準備圓樣，聚合物最 敏聚合材料（圖6D) * 611、612和613接上電流，形成厚度 到2500埃的氧化陽極615、616和 但覆蓋聚合物的連接部份不陽極化（圖6E) · ’鑛2〇〇〇到5000埃厚度氧化矽膜，形成 出接雜區6 1 0 ·進一步，完全除去連接6 1 3 〇的中間層絕緣，露出氧化陽極6 1 6 ·形成具 各度述用中國國家標準<CNS)A4規格（210 χ 297公爱） 請 先 閱 讀 背 面 之 注
Η I 經-"部智慧財產局3工湞費合作社印裝 其次 6 0 2的 性化雜質 此後 圖樣（連 的聚合物 好使用光 連接 2 0 0 0 6 17· 最後 接觸孔露 部份6 2 訂 線 -15 - A7 B7 125637
五、發明說明（Q 有氮化鉅（5 0 〇埃厚）和鋁（3 5 0 0埃厚）的連接/ 電極6 1 8和6 1 9，完成道電路*同時，部份6 2 0的 連接619和連接613組成電容•氧化陽極616是介 電質（圖6 F ) · 第五實施例 圖7係本實施例的製程·這實施例相關於在絕緣基底 (substrate )上，形成薄膜電晶體•基底7 0 1是玻璃 基底或非驗性玻璃基底’例如康寧（corning ) 7 0 5 9 或石英。成本考量下使用康寧7 〇 5 9。基底上氧化矽膜 7 0 2形成基層氧化膜》化學發相位成長法（c VD法） 或濺射法鍍氧化矽膜。在這實施例Τ Ε 0 S和氧當成電漿 CVD法的材料氣體，形成這膜，·基底上加熱到2 〇 〇到 4 0 0°C溫度，基層氧化矽膜的厚度5 0 0到20 0 0埃 〇 其次，鍍非結晶矽膜，並且形成島型•電漿CVD法 和低壓CVD法，形成非結晶矽膜。單矽（SiHA )當 成電漿CVD法的材料氣體，形成非結晶矽•非結晶矽膜 的厚度200到700埃*然後幅射雷射光束（Kr F激 發雷射，波長：248nm，脈波寬度：2〇nsec) •幅射雷射光束前*真空加熱基底3 0 0到5 0 0°C維持 1到3小時*釋放非結晶矽內的氫。雷射光束的能量密度 250到450mJ/cm2 。幅射光束時，基底加熱 2 5 0到5 5 0 °C。因此，使得非結晶矽膜|成爲結晶矽 本纸浯纥度这用中0國家课苹（CNSM4規格<210x297公釐） Λ 靖 先 閱 讀 背 面 之 注 意 事 .頁 訂 經濟部智»科產局8工消费合作社印製 -16 - 4 256 3 7 , A- _______B7 五、發明說明（1今 膜 7 0 3 · 其次’形成閘極絕緣膜功能的氧化矽膜7 0 4，厚度 8 0 0到1 2 0 〇埃•氧化矽膜2和氧化矽膜1 〇 4 採用相同製造方法*例如聚合物的有機材料，鋁、鈦、担 或其它金屬材料，矽的半導體，或氮化鉅或氮化鈦的導電 氮金屬等’形成閘極705。在此實施例使用鋁形成，厚 度2〇〇〇到：l〇〇〇〇埃的閘極705。同時，因使用 鱗酸圖樣鋁，同向性的蝕刻鋁，獲得如圖示剖面（圖7Α 此後’電流接到閘極連接7 Ο 5，在表面上形成 2000到2500埃的金牖膜706·使用電鍍形成這 金屬膜。亦可使用銅、鎳、鉻'鋅、鍚、金、銀、白金等 形成金屬膜*首先在〇.1到2%硫酸的溶解液中，溶解 鉻酐，產生1到3 0 %溶解液，浸泡基底*然後，閘極連 接當成正極’白金電極是負極•這狀況下，溫度保持4 5 到5 5*C接上1 00到4000Α/ΙΠ2的電流· 上述方式在閘連接的表面鍍鉻膜後，硼（B )或磷（ P)離子’形成雜質區707。依閛極絕緣膜704的厚 度’變化離子的加速能置，一般而言，閘極絕緣膜的厚度 1000埃時，硼適合50到65Kev的加速能量，碟 逋合60到80Kev ·再者，適當摻入2x1 〇14 cm2到6 X 1 0lscm2 ，並且發現摻入越低，獲得越 高的可靠性裝置。在上述方式實施雜質注入，閘極（鋁） 從雜質區偏移•此外·圖所示雜質II範圍只是說明的目地 本紙:¾义度適用中舀國家愫準（CNS)A4規格（210 X 297公釐> 請 先 閱 讀 背 面 之 注 I裝 訂 經濟部智慧財產局員工消費合作社印製 -17 - 經濟部智趄財產局員工消費合作社印裂 4 2五、發明說明（1导 ，由於散射或相類似效應，離子實際上所述範圍更小或更 大。（圖7 B ) · 完成摻雜後，除去電鍍過程形成的鉻膜。在1到5% 檸檬酸的乙烯甘油溶液中•浸泡基底|整合所有閛極導線 當成正極，白金當成負極。這狀況下接上電流陽極化和溶 解閘極連接上的鉻。因溶液中溶解的鉻附到白金電極，鉻 可再回收使用•這封密系統不排放有害鉻到外面。閘極連 接的限制•例如電壓是限制1 0 v或更少，鋁的氧化陽極 很少。 這方式只除去鉻*露出連接的表面。如圖7 C所示露 出雜質區7 0 7和活性區間個別邊界（以X標示）•這狀 況下，幅射雷射光束將活性化雜質區·雷射是K r F激發 雷射（波長：248nm，脈波寬度：20nsec)， 能貴密度250到450mJ/cm2 •幅射雷射光束期 間，加熱基底2 5 0到5 5 0 °C更能有效活性化雜質區· —般而言，雜質區滲入1 XI 015cm — 2磷，基底溫 度250°C，雷射能量300mJ/cm2 ，獲得500 \ 到1 0 0 0歐姆/薄膜的薄膜電阻•再者，本實施例雜質 區和活性區間邊界（X標示）幅射雷射光束•傳統製程所 遇上邊界部份的劣化引起的可靠性降低的間題，將幅減低 •此外*本製程雷射光束直接幅射閘極連接的露出表面， 最好連接的表面完全反射雷射光束，或者連接本身最好具 有足夠抗熱。假如不能，例如表面鍍抗熱材料（圖7 c ) B7 ---------I----裝--- <請先Μ讀背面之注項ί^寫未頁> 訂· •線- ‘纸乐4¾这用中囚舀家襟準（CNS)A4規袼（210x297公t )
I I Α7 Β7 4 2 5 6 ?' 7 α ζ ο 〇 3 7 (19 陽極化閘 的氧化陽 基底，整 件下電壓 面凹陷， 0 8不只 。陽化的 不需形成 電漿C V 0 0到1 後薄膜電 質區，完 多層膜金 氮化鉅和 五、發明說明 此後， 2 5 0 0 埃 液中，浸泡 負極。這條 化使導電表 陽極氧化7 連接的短路 情況，也許 最後， 成厚度2 0 層絕緣。然 7 1 0到雜 7 1 0包含 2 0 0埃厚 極*表面上 極。在1到 合所有閛極 提昇1到5 所以陽極氧 決定薄膜電 厚度只需達 氧化陽化陽 D法例如0 0 0 0埃的 晶體形成窗 成薄膜電晶 屬或其它金 5 0 0埃厚 形成厚度1 5 0 〇到 5 %檸檬酸的乙烯甘油溶 導線當成正極，白金當成 V/min*因爲陽極氧 化使導電表面凹陷，所以 晶體的偏移量，亦防止上 成這些目地，並且依不同 極（圖7 D )。 TEDS爲材料氣體，形 氧化矽膜7 0 9當成中間 口圚樣，經此形成電極 體的製造，其中電極 屬，例如多厝膜包含 鋁（圓8 E ) · 請 先 閱 讀 背 面 意 I ^ f裝 本 頁 訂 經濟部智慧財產局員工消费合作钍印製 第六實施例 圖8和9本實施例的製程•圖8係圖9 (正視圖）虛 線的剖面圚*首先，基底801上（康寧7059)，形 成基層氧化矽，並且形成非結晶矽膜厚度1 0 0 0到 1 500埃•然後，在氮或氬環境600 eC退火24到 48小時，結晶非結晶矽·形成結晶矽島802·進一步 ，鍍1 0 0 0埃厚氧化矽膜8 0 3的閘極絕緣膜*並且形 成鋁連接（5000埃厚度）804，805和806 ( 圖 8 A ) · 木紙用中國國家標準（CNS)A·)規格（210 X 297公釐） -19 - 經濟部智慧財產局員工"费合作社印*:]< 4 厶 ο ο 3 7 a? __^ 五、發明說明（Π 然後，基底浸泡在電解液中，電流接上連接8 Ο 4到 806，形成厚度2000到2500埃的鉻807 ’ 8 0 8和8 0 9。這些連接當成光罩，電漿摻入法雜質注 入矽膜802,形成摻雜區810(圖8Β和9Α)。 其次，只除去鉻8 0 7到8 0 9 ’露出連接的表面’ 這狀況下，幅射K r F激發雷射光束’活性化（圖8 C ) 〇 此後，連接8 0 6部份的接觸孔’形成厚1到5微米 的聚合物鍍膜3 1 4。由於容易圖樣’最好使用光敏聚合 物（圚8 D和9 Β ) » 基底浸泡在電解液中，連接8 0 4到8 0 5接上電流 ，形成厚度2 0 0 0到2 5 0 0埃的第二氧化陽極8 1 2 ，813和814。聚合物部份不陽極化，因此留下接觸 孔 8 1 5 (圖 8 Ε )。 最後，經由接觸孔，2000到5000埃厚度的氧 化矽膜8 1 6 ·形成中間層絕緣和接觸孔*進一步，除去 連接3 1 2部份（圖9 C虛線圍繞部份）的中間層絕緣， 完全的露出氧化陽極81 3 ·形成具有氮化鉅（500埃 厚）和鋁（3 500埃厚）的連接/電極8 1 7和8 1 8 ，完成這電路*同時，連接805和部份819的連接 805組成電容，並且經接觸820到連接806 (圖 3 F 和 4 C )- 第七實施例 /1---— — — — — — — —— · I — <請先Mit背面之注意事項寫本頁} 訂.. .線· A7 425637 ______B7____ 五、發明說明（1今 圖1 0本實施例的製程。基底9 0 1上（康寧 7059)，形成基層氧化矽，並且形成非結晶矽膜厚度 1 000到1 500埃•然後，在氮或氬環境6 〇 〇«c退 火2 4到4 8小時，結晶非結晶矽·彤成結晶矽島9 〇 2 •進一步，鍍1 0 0埃厚氧化矽膜9 0 3的閘極絕緣膜， 並且形成鉅連接（5000埃厚度）904 · 9 '0 5和 9 0 6 (圖 9 A ) · 然後，電鍍連接的表面，形成厚度5 0 〇到1 5 0 0 埃的鉻907 * 909和909 ·這些連接當成光罩，電 漿摻入法雜質注入矽膜9 0 2，形成摻雜區9 1 0 (圖 1 0 B )。 其次’只除去鉻907到909 ，露出摻雜區9 10 和活性區間邊界，這狀況下，幅射K r F激發雷射光束， 活性化（圚9 C )。 此後，形成厚1到5微米的聚合物鍍膜9 1 1覆蓋連 接9 0 4。由於容易圈樣’最好使用光敏聚合物（圖 1 0 D )。 基底浸泡在電解液中，連接9 0 4到9 0 5接上電流 ，形成厚度2 0 0 0到2 5 0 0埃的第二氧化陽極9 1 2 、9 1 3和9 1 4 *聚合物覆蓋連接9 〇 4的部份不陽極 化（圖1 0 E ) · 最後，2000到5000埃厚度的氧化矽膜914 ’形成中間層絕緣，並且經接觸孔露出摻雜區9 1 0。除 去連接9 0 6部份鍍中間層絕緣，完全的露出氧化陽極 本纸：及纥度遺用t舀國家標準（CNSM4規格（210 * 297公餐） --!Ί·—! — — - * — III I I I 訂* i t I I I I - <請先Μ讀背面之注意事項(Υ寫本頁) ( 經濟部智慧財產局員工"费合作.社印製 -21 - 425637 A7 _ __B7_ _
五、發明說明（B 9 1 3，形成具有氮化钽（500埃厚）和鋁（3 500 埃厚）的連接/電極9 1 5和9 1 6，完成這電路·同時 ，連接9 0 6和部份9 1 7的連接9 1 6組成電容，利用 氧化陽極913當成電介質（圖5F)· 因此，本發明允許改進Μ I S型半導髖的可靠性，例 如低溫製程的MI S半導體，薄膜電晶體》更明確，電晶 體源極接地，洩極和/或閘極接上大於+ 2 0 V或小於一 2 0 V電壓時，特性不會有大的變化* 雖然本實施例以薄膜電晶體爲說明中心•在單晶半導 體基底上亦能獲相同效果*以矽鍺合金，碳化矽•鍺，硒 化鎘，硫化鎘，砷化鎵和上述矽當成半導體材料，均可得 相同效果。如上述，本發明對工業界有助益的》 該行業專業人士參考本發明說明實施例，亦可修改不 脫離本發明的精神和範圍· ffl式說明： 圇1(A)到圚1(E)係本發明實施例的剖面圖 圇2 (A)到圖2 (D)係習知技術的剖面圖 圚3(A)到圖3(F)係本發明實施例的剖面圖 圖4 (A)到圖4 (C)係本發明實施例的正面圖 圖5 (A)到圖5 (F)係本發明實施例的剖面圖 圖6 (A)到圖6 (F)係本發明實施例的剖面圖 圖7 (A)到圖7 (E)係本發明實施例的剖面圖 圖8 (A)到圖8(F)係本發明實施例的剖面圖 本汰張&度適用中囷國家標準（CNSM·{規格（210 X 297公釐） --丨！ —丨裝*丨— 請先閲讀背面之注意事項L^寫本!> trej 線· 蛵濟部智«財產局貝工消費合作杜印？衣 -22 - f ：·^ i425631 B7 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（29 圖9 (A)到圖9 (C)係本發明實施例的正面圓 圖1 0 ( A )到圖1 〇 ( F )本發明實施例的剖面圖
III 本纸張反度洎用中國國家標準（CN-S)/y規格（210 X 297公釐） -23 -

Claims (1)

  1. ^ 經濟部智慧財產局員工消費合作社印製 6 %l9ltl6357號專利申請案 中文申請專利範圍修正本一 六、申請專利範圍
    A8 BS C8 --D8 民國89年2月修正 1 ·—種半導體裝置的製造方法，包含以下步驟： 在一基底上形成一半導體層： 將該半導體層照射以一雪射光束以將該半導體層結 5S 化 其中該雷射先束爲一钕雷射的一第二諧波。 2 .如申請專利範圍第1項的方法，其中該基底爲一 玻璃基底· 3 ·如申請專利範圍第1項的方法，其中該半導體層 包含矽，鍺化矽合金，碳化矽，鍺，硒化鎘，硫化鎘；及 紳化鎵等物質中之一物質》 4 ·—種半導體裝置的製造方法：包含以下步驟： 在一基底上形成一半導體層； 將該半導體層照射以一雷射光束以將該半導體層結 BB 化’ 其中該雷射光束爲包含銨的雪射的第二諧波，包含晶 體作爲一諧振源。 5 ·如申請專利範圍第4項的方法，其中該半導體層 包含基底爲一玻璃基底。 6 ·如申請專利範圍第4項的方法，其中該半導體層 包含矽，鍺化矽合金，碳化矽，鍺，硒化鎘，硫化鎘；及 紳化鎵等物質中之一物質* 7 . —種半導體裝置的製造方法，包含以下步驟： 在一基底上形成一半導體層； 將該半導體層照射以一雷射光束以將該半導體層結晶 本纸張尺度逍用令國國家揉率（CNS ) A4说格（21 Οχ297公釐） {請先閱对背面之注意事項再^.本頁> 11 结 ¢,- ------------ 4 經濟部智慧財1局員工消旁合作社印製 申請專利範圍 化 AS BS CS D8 其中該雷射光束爲一Nd:YAG雷射的一第二諧波 8 .如申請專利範圍第7項的方法，其中該基底爲一 玻璃基底· 9 .如 包含矽，鍺 紳化鎵等物 10. 在一基 將該半 將該半 藉由照 其中該 11 . 含磷* 申請專利範圍第7項的方法’其中該半導體層 化较合金，礙化妙1錯’砸化鋪’硫化鋪：及 質中之一物質· 一種半導體裝置的製造方法，包含以下步驟： 底上形成一半導體層； 導體層結晶化； 導體層定型爲至少一半導體島； 射一雷射光束而將該部份中的植入雜質活化； 雷射光束爲銨（Nd)雷射的一第二諧波* 如申請專利範圍第1 0項的方法，其中該雜質 1 2 ·如申請專利範圍第1 〇項的方法’其中該半導 體層包含磷化矽。 1 3 ·如申請專利範圍第1 〇項的方法 > 進一步包含 在該半導體島上形成一閘電極的步驟。 1 4 . 一種半導體裝置的製造方法包含以下步驟： 在一絕緣表面上形成一半導體層； 將該半導體層照射以一脈波雷射光束以將該半導體層 結晶化， 本紙呆尺度逍用中.國®家標準（CNS ) Α4见格（210X297孕^ ) 請 先 讀 背 面 之 ϋ 意 事 項 再 % 本 頁 裝 訂 '線 ABCD 425637 六、申請專利範圍 其中該雷射光束爲一銨（Nd)雪射的第二諧波· 1 5 ·如申請專利範圍第1 4項的方法’其中該半導 體層包含非晶矽* 1 6 _如申請專利範圍第1 4項的方法，其中該半導 體層被形成爲一島形* 1 7 .如申請專利範圍第1 4項的方法，其中該銨雷 射爲一Nd : YAG雷射* 1 8 . —種半導髏裝置的製造方法，包含以下步驟： 在一絕緣表面上形成一摻雜以磷及硼中之一雜質的半 導體層；以及 將該半導體餍照射以一脈波雷射光東， 其中該雷射光東爲一銨（Nd)雷射· 1 9 ·如申請專利範圍第1 8項的方法，其中該半導 體層包含非晶矽。 2 0 如申請專利範圍第1 8項的方法，其中該半導 體層被形成爲一島形。 2 1 如申請專利範圍第1 8項的方法，其中該鈦（ Nd)雷射爲一Nd :YAG雷射。 2 2 . —種半導體裝置的製造方法，包含以下步驟： 在一絕緣表面上形成一半導體層： 選擇性地將一雜質離子植入該半導體層以在該半導體 層中形成摻雜區域： 將該半導體層照射以一脈波光束以退火該摻雜區域， 其中該雷射光束爲钕（N d )雷射的一第二諧波。 I n i . 一 訂 --'ί ^ -1 :』 {請先《讀背面之注意筝項再填,4頁) { 經濟部智恁財產局員工涓費合作社印製 本紙伕尺度適用中囷國家標準（.CNS ) 格（2i〇X297公爱） 4 7 3 6 5 2 ABCD 六、申請專利範圍 2 3 .如申請專利範圍第2 2項的方法，其中該半導 體層包含非晶矽。 2 4 .如申請專利範圍第2 2項的方法其中該半導 體層被形成爲一島形。 2 5 .如申請專利範圍第2 2項的方法，其中該銨（ Nd)雷射爲~Nd : YAG雷射· 2 6 .如申請專利範圍第1 0項的方法，其中該钕（ Nd)雷射爲一Nd : YAG雪射。 诗先《讀背面之注意事項再填(頁) .裝----^-I t—訂--------線--：, 經濟部智慧財產局員工消費合作社印製 表紙张足皮適用中國國家標车（CNS ) Mit格（210X2W公嫠） -4-
TW089102357A 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device TW425637B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02328893A JP3431653B2 (ja) 1993-01-18 1993-01-18 Ｍｉｓ型半導体装置の作製方法
JP02328693A JP3352744B2 (ja) 1993-01-18 1993-01-18 Ｍｉｓ型半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW425637B true TW425637B (en) 2001-03-11

Family

ID=26360612

Family Applications (3)

Application Number Title Priority Date Filing Date
TW083100226A TW403972B (en) 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device
TW086207869U TW435820U (en) 1993-01-18 1994-01-13 MIS semiconductor device
TW089102357A TW425637B (en) 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW083100226A TW403972B (en) 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device
TW086207869U TW435820U (en) 1993-01-18 1994-01-13 MIS semiconductor device

Country Status (4)

Country Link
US (7) US5523257A (zh)
KR (3) KR0161994B1 (zh)
CN (3) CN1314080C (zh)
TW (3) TW403972B (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW403972B (en) * 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5811326A (en) * 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (zh) * 1994-07-15 1996-07-11 Sharp Kk
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
JPH09266179A (ja) * 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
US5602047A (en) * 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
US6071819A (en) * 1997-01-24 2000-06-06 California Institute Of Technology Flexible skin incorporating mems technology
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
EP1744349A3 (en) 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors
GB2354882B (en) * 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Thin film transistor panel and their manufacturing method
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW473783B (en) * 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
WO2001059849A1 (fr) * 2000-02-09 2001-08-16 Matsushita Electric Industrial Co., Ltd. Transistor a film mince a gachette en alliage molybdene-tungstene
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
US6391731B1 (en) 2001-02-15 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Activating source and drain junctions and extensions using a single laser anneal
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005311166A (ja) * 2004-04-23 2005-11-04 Toshiba Corp 半導体記憶装置およびその製造方法
US7319236B2 (en) * 2004-05-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US7153749B1 (en) * 2005-03-02 2006-12-26 The United States Of America As Represented By The Secretary Of The Navy Method of tuning threshold voltages of interdiffusible structures
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
JP2008177387A (ja) * 2007-01-19 2008-07-31 Fujifilm Corp 放射線画像検出装置
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US8659059B2 (en) 2011-12-30 2014-02-25 Stmicroelectronics, Inc. Strained transistor structure
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US494383A (en) * 1893-03-28 perriao
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JPS5516433A (en) 1978-07-21 1980-02-05 Fujitsu Ltd Method of forming multilayer distributing layer
JPS57170571A (en) 1981-04-14 1982-10-20 Nec Corp Manufacture of mos type semiconductor device
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
JPS58106861A (ja) 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置の製造方法
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
JPS58145146A (ja) 1982-02-23 1983-08-29 Nec Corp 多層配線
JPS58206121A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS5929289A (ja) 1982-08-12 1984-02-16 セイコーエプソン株式会社 液晶表示パネル用基板
JPS5978999A (ja) * 1982-10-25 1984-05-08 Nec Corp 半導体単結晶膜の製造方法
JPS59161049A (ja) * 1983-03-04 1984-09-11 Hitachi Micro Comput Eng Ltd 多層配線部材とその製造方法
JPS6054478A (ja) * 1983-09-06 1985-03-28 Toshiba Corp 表示装置用駆動回路基板の製造方法
JPS6071593A (ja) * 1983-09-26 1985-04-23 Fujitsu Ltd 結晶成長方法
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
JPS60127761A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4719183A (en) * 1984-10-03 1988-01-12 Sharp Kabushiki Kaisha Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61142769A (ja) * 1984-12-17 1986-06-30 Seiko Epson Corp 固体撮像装置
JPS61230370A (ja) * 1985-04-05 1986-10-14 Casio Comput Co Ltd 半導体装置
JPS61251064A (ja) * 1985-04-30 1986-11-08 Toshiba Corp 半導体集積回路
CN85103942B (zh) * 1985-05-16 1988-03-16 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
JPS6236854A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS62120081A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
JPS63131576A (ja) 1986-11-20 1988-06-03 Sony Corp 半導体装置の製造方法
JPS62271420A (ja) 1987-01-16 1987-11-25 Sony Corp 半導体基体の処理装置
JPS63208225A (ja) 1987-02-24 1988-08-29 Nec Corp 半導体装置
JPS63300563A (ja) 1987-05-29 1988-12-07 Nec Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS6422057A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of multi-layer planar type capacitor
JPS6422057U (zh) 1987-07-31 1989-02-03
JPH01128575A (ja) * 1987-11-13 1989-05-22 Fujitsu Ltd 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01173635A (ja) 1987-12-28 1989-07-10 Nissan Motor Co Ltd 半導体装置の製造方法
DE3800617A1 (de) * 1988-01-12 1989-07-20 Hoechst Ag Elektrophotographisches aufzeichnungsmaterial
JPH01205569A (ja) 1988-02-12 1989-08-17 Seiko Epson Corp Ｍｏｓ型半導体装置の製造方法
JPH01248555A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体装置
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
JPH0252438A (ja) 1988-08-17 1990-02-22 Oki Electric Ind Co Ltd 電界効果トランジスタの製造方法
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
JPH0290683A (ja) 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
US5104481A (en) * 1988-09-28 1992-04-14 Lasa Industries, Inc. Method for fabricating laser generated I.C. masks
JPH02137035A (ja) 1988-11-18 1990-05-25 Hitachi Ltd 計算機システム故障診断装置
JPH02194626A (ja) 1989-01-24 1990-08-01 Sony Corp 薄膜トランジスタの製造方法
JPH02222545A (ja) 1989-02-23 1990-09-05 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP3122995B2 (ja) 1989-02-27 2001-01-09 株式会社日立製作所 液晶表示装置
JP2525668B2 (ja) * 1989-04-19 1996-08-21 松下電子工業株式会社 電極取り出し部の構成方法
US5245207A (en) * 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
JPH078530B2 (ja) 1989-05-31 1995-02-01 理化工業株式会社 押出成形ラインのアナログ信号制御装置
JPH0321024A (ja) * 1989-06-19 1991-01-29 Hitachi Ltd 多層配線構造及びその層間膜加工方法
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH03165575A (ja) * 1989-11-24 1991-07-17 Nec Corp 薄膜トランジスタとその製造方法
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
JP2856825B2 (ja) * 1990-03-20 1999-02-10 株式会社東芝 薄膜トランジスタアレイ
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH0410662A (ja) * 1990-04-27 1992-01-14 Sony Corp 半導体装置の製造方法
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE69126925T2 (de) 1990-05-31 1997-11-20 Canon Kk Verfahren zur Herstellung einer Halbleiterspeicheranordnung mit Kondensator
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
AU7813391A (en) 1990-06-04 1991-12-05 Bicc Public Limited Company Termination system for optical fibres
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
EP0468758B1 (en) 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP3062698B2 (ja) 1990-09-25 2000-07-12 セイコーインスツルメンツ株式会社 光弁基板用単結晶薄膜半導体装置
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JP2923016B2 (ja) 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
US5162239A (en) * 1990-12-27 1992-11-10 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
JPH04260336A (ja) 1991-02-15 1992-09-16 Matsushita Electron Corp 薄膜トランジスタの製造方法と液晶表示装置の製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH04305939A (ja) 1991-04-02 1992-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH04360580A (ja) 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
JPH04360581A (ja) 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
JPH04365016A (ja) 1991-06-12 1992-12-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JPH0561057A (ja) 1991-08-30 1993-03-12 Fuji Xerox Co Ltd アクテイブマトリクス型液晶デイスプレイ
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
JP3141541B2 (ja) 1992-07-02 2001-03-05 セイコーエプソン株式会社 不純物の活性化方法及び薄膜トランジスタの製造方法
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3352744B2 (ja) 1993-01-18 2002-12-03 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3431653B2 (ja) 1993-01-18 2003-07-28 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP2915321B2 (ja) * 1995-05-16 1999-07-05 キヤノン株式会社 直列接続光起電力素子アレーの製造方法
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법

Also Published As

Publication number Publication date
TW403972B (en) 2000-09-01
US20020123179A1 (en) 2002-09-05
KR100320789B1 (ko) 2002-01-18
CN1156015C (zh) 2004-06-30
US20060128081A1 (en) 2006-06-15
KR100448904B1 (ko) 2004-09-18
CN1208257A (zh) 1999-02-17
CN1093491A (zh) 1994-10-12
CN1362726A (zh) 2002-08-07
TW435820U (en) 2001-05-16
US6417543B1 (en) 2002-07-09
CN1314080C (zh) 2007-05-02
US6114728A (en) 2000-09-05
US6984551B2 (en) 2006-01-10
US5523257A (en) 1996-06-04
KR0161994B1 (ko) 1998-12-01
CN1061468C (zh) 2001-01-31
US7351624B2 (en) 2008-04-01
US5736750A (en) 1998-04-07
US5891766A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
TW425637B (en) Method of fabricating mis semiconductor device
TW234771B (zh)
TW297142B (zh)
JP3173760B2 (ja) 半導体装置の作製方法
US20090149007A1 (en) Electronic device and method of manufacturing the same
WO2015123913A1 (zh) 制作低温多晶硅薄膜晶体管和阵列基板的方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH05160153A (ja) 半導体装置の作製方法
CN100570835C (zh) 金属-绝缘体-半导体器件的制造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3844538B2 (ja) 半導体装置の作製方法
JP3150792B2 (ja) 電子回路の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP3986543B2 (ja) 半導体の作製方法
JPS62290180A (ja) 半導体装置の製法
JP3431857B2 (ja) 半導体装置の作製方法
JP4230307B2 (ja) 半導体装置及びその作製方法
JP3352973B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3352974B2 (ja) Ｍｉｓ型半導体装置
JPS63158875A (ja) 薄膜トランジスタの製造方法
JPH11340473A (ja) 薄膜トランジスタの作製方法
JP3537198B2 (ja) 半導体装置の作製方法
JP2006093745A (ja) 半導体装置及びその作製方法
JP2001189464A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent