JPH02194626A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体薄膜のうちのソース・ドレイン領域と
すべき部分に不純物を導入し熱処理を行う薄膜トランジ
スタの製造方法に関するものである。

〔発明の概要〕

本発明は、上記の様な薄膜トランジスタの製造方法にお
いて、短波長アークランプの光線の照射で熱処理を行う
ことによって、逆バイアス時のリーク電流が少なく、し
かも設計値に近いゲート長を有し且つスイッチング速度
の低下等の特性劣化も少ない薄膜トランジスタを製造す
ることができる様にしたものである。

〔従来の技術〕

ＳＯＩ構造の薄膜トランジスタを製造するには、第４図
に示す様に、石英等の絶縁体基板１１上に半導体薄膜１
２、ゲート絶縁膜１３及びゲート電極１４をまず形成す
る。

次に、ゲート電極１４及びゲート絶縁膜１３をマスクと
して半導体重１１１１２中へ自己整合的にソース・ドレ
イン領域１５．１６形成用の不純物をイオン注入し、更
に熱処理を行う（例えば、特開昭６１−１１９０７９号
公報）。

この熱処理の温度としては、イオン注入された不純物の
活性化のみならず、半導体薄膜１２の結晶性を向上させ
て特に接合部分のトラップ密度を低減させるために、１
０００℃程度の温度が望まれている。

そしてこの様な熱処理を行う方法として、電気炉による
熱処理やハロゲンランプによる熱処理等が従来から考え
られている。

〔発明が解決しようとする課題〕

ところで、半導体薄膜１２としては多結晶Ｓｉ薄膜が用
いられることが多いが、多結晶Ｓｉ中での不純物の拡散
係数は単結晶に比べて１０〜１００倍程度も大きい。

従って、熱処理時間が長い電気炉による熱処理を行うと
、第４図に示す様に、ソース・ドレイン領域１５．１６
とすべき部分へイオン注入した不純物がゲート電極１４
下へ再分布する。

このため、実効ゲート長が設計値よりも短（なると共に
、再分布領域とゲート電極１４とで寄生容量が形成され
てスイッチング速度の低下等の特性劣化も生じる。

そして、薄膜トランジスタが更に微細化されてゲート長
が短くなると、ソース・ドレイン領域１５．１６同士の
短絡という問題も生じる。

これに対して、ハロゲンランプでは高温の熱処理を短時
間で行うことができるが、ハロゲンランプの光線は赤外
線であり第５図中に点線で示す様な波長分布を有してい
る。このため、第５図からも明らかな様にＳｉでは吸収
効率が低く、結局は熱処理を短時間では行うことができ
ない。

そこで、低い温度で熱処理を行うことも考えられるが、
今度は、第３図中に点線で示す様に逆バイアス時のリー
ク電流が増加してしまう。これは、接合部分の結晶性が
低いことに起因していると考えられる。

〔課題を解決するための手段〕

本発明による薄膜トランジスタの製造方法では、短波長
アークランプの光線を照射することによって熱処理を行
う様にしている。

〔作用〕

本発明による１ｔｌｉトランジスタの製造方法では、短
波長アークランプからの光線の殆どの波長成分が半導体
薄膜１２に吸収されるので、半導体薄膜１２を効率的に
加熱することができる。従って、高温の熱処理を行うこ
とができ、ソース・ドレイン領域１５．１６とすべき部
分に導入した不純物を活性化させることができると共に
、半導体薄膜１２の結晶性を向上させることができる。

また、半導体薄膜１２を効率的に加熱することができる
ので高温の熱処理でも短時間で行うことができ、ソース
・ドレイン領域１５．１６とすべき部分へ導入した不純
物のゲート電極１４下への再分布が少ない。

〔実施例〕

以下、ＳＯＩ構造の薄膜トランジスタの製造に適用した
本発明の一実施例を、第１図〜第３図を参照しながら説
明する。

本実施例は、ソース・ドレイン領域１５．１６形成用の
不純物をイオン注入した後の熱処理を、キセノンアーク
ランプ（キセノンガスを封入した水冷式の紫外線カント
フィルタ付アークランプ）の光線を照射することによっ
て行うことを除いて、既述の従来例と実質的に同様の工
程を有している。

キセノンアークランプの光線は、第１図中に実線で示す
様な波長分布を有しており、１μｍ未満の波長成分が大
部分である。このため、第１図からも明らかな様に、Ｓ
ｉでの吸収効率が非常に高い。

従って、熱処理を行った場合の半導体薄膜１２の温度の
立上りが非常に急峻であり、半導体薄膜１２の厚さ８０
０人程鹿の多結晶Ｓｉ薄膜であるとすると、３秒程度以
下の短時間で１２００℃程度の高温の熱処理を行うこと
ができる。

この様に短時間で熱処理を行うことができるので、本実
施例によって製造した薄膜トランジスタでは、第２図に
示す様に、ソース・ドレイン領域１５．１６とすべき部
分へイオン注入した不純物のゲート電極１４下への再分
布が少ない。

このため、実効ゲート長が設計値に近く、且つ再分布領
域とゲート電極１４との寄生容量によるスイッチング速
度の低下等の特性劣化も少ない。

また、短時間でも高温の熱処理を行うことができるので
、不純物導入後の半導体薄膜１２の結晶性を向上させる
ことができ、接合部分のトラップ密度も減少する。

このため、本実施例によって製造した薄膜トランジスタ
では、第３図中に実線で示す様に、逆バイアス時のリー
ク電流が少ない。

なお、本実施例では不純物のイオン注入後に直ちにキセ
ノンアークランプによる熱処理を行ったが、まず６００
℃程度の低温の熱処理を行い、その後にキセノンアーク
ランプによる高温の熱処理を行う様にすると更によい。

即ち、不純物のイオン注入によって非晶質化したソース
・ドレイン領域１５．１６における結晶粒の成長を低温
の熱処理で行い、この低温の熱処理によってソース・ド
レイン領域１５．１６における結晶粒径を決定し、不純
物の活性化と結晶性の向上とをキセノンアークランプに
よる高温の熱処理によって行う。

不純物をイオン注入しても半導体薄膜１２のうちでゲー
ト電極１４下の部分は非晶質化していないので、低温の
熱処理によってこの部分からソース・ドレイン領域１５
．１６へ向かって固相成長が進行し、数分間で結晶粒が
成長する。

この様にすると、直ちにキセノンアークランプによる高
温の熱処理を行う場合に比べて、ソース・ドレイン領域
１５．１６を更に低抵抗化させたりすることができる。

なお低温の熱処理は、従来の電気炉等で行ってもよく、
キセノンアークランプ等で行ってもよい。

また、上述の実施例はＳｏｌ構造の薄膜トランジスタの
製造に本発明を適用したものであるが、本発明では熱処
理を短時間で行うことができるために下地への熱の影響
が少なく、しかも本発明によって製造した薄膜トラック
では逆バイアス時のリーク電流が少ないので、完全Ｃ，
ＭＯ３型ＳＲＡＭにおけるスタック構造と称されている
負荷用の薄膜トランジスタの製造にも本発明を適用する
ことができる。

（発明の効果〕 本発明による薄膜トランジスタの製造方法では、不純物
導入後に半導体薄膜の結晶性を向上させることができる
ので、接合部分のトラップ密度も低減し、逆バイアス時
のリーク電流の少ない薄ＩＱ　トランジスを製造するこ
とができる。

また、ソース・ドレイン領域とすべき部分へ導入した不
純物のゲート電極下への再分布が少ないので、設計値に
近いゲート長を有し且つスイッチング速度の低下等の特
性劣化も少ない′ｐＩ膜トランジスタを製造することが
できる。

性を示すグラフである。

第４図は本発明の一従来例で製造した薄膜トランジスタ
の側断面図、第５図はハロゲンランプの波長分布を示す
グラフである。

なお図面に用いた符号において、 １２−−−−−−−−−−・・−・−・−半導体薄膜１
５．１６・・−・−・ソース・ドレイン領域である。

Claims (1)

1. 【特許請求の範囲】 半導体薄膜のうちのソース・ドレイン領域とすべき部分
   に不純物を導入し熱処理を行う薄膜トランジスタの製造
   方法において、 短波長アークランプの光線を照射することによって前記
   熱処理を行う様にした薄膜トランジスタの製造方法。