TW234771B - - Google Patents

Download PDF

Info

Publication number
TW234771B
TW234771B TW083100209A TW83100209A TW234771B TW 234771 B TW234771 B TW 234771B TW 083100209 A TW083100209 A TW 083100209A TW 83100209 A TW83100209 A TW 83100209A TW 234771 B TW234771 B TW 234771B
Authority
TW
Taiwan
Prior art keywords
gate
patent application
film
anode
oxide
Prior art date
Application number
TW083100209A
Other languages
English (en)
Original Assignee
Semiconductor Energy Res Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Res Co Ltd filed Critical Semiconductor Energy Res Co Ltd
Application granted granted Critical
Publication of TW234771B publication Critical patent/TW234771B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Description

經濟部中央標莩局Η工消费合作杜印製 -34771 A6 B6 五、發明説明（1 ) 本發明係相關於製造金屬絕緣膜半導«型的半導«裝 置，亦即Μ I S型半導髋裝置（亦稱絕緣閘極半導《裝置 )。MIS型半導嫌裝置包含，例如MIS電晶髅，薄膜 電晶體等。 相關技術說明： 傳統的MIS型半導雅裝置，以自對準方法製造。根據道 方法，在半導體基底或半導體鍍膜上，利用閘極絕緣膜形 成閘極導線（電極），並且閘極導線當成光軍，半導«基 底或半導體鍍膜注入雜質。注入雜質方法例如熱擴散法， 離子注入法，電漿摻入法和雷射摻入法。道些方法允許閘 極的邊緣實質上和雜質區（源極和洩極）的邊緣相重合， 並且除去閘極重叠雜質區所引起的重叠狀態（寄生電容的 原因），和除去閘極和雜質區分隔的偏移狀態（有效移動 性降低）。 但傅統製程問題：在雜質區和閘極下相鄰雜質面的活 性（active) E (通道形成面），載子密度的空間變化太 大，因此，當反向偏壓加在閘極時，產生極大電場，尤其 增加洩電流（OFF電流）。 發明人發現能除去道些問題，只要稍微偏移閘極和雜 質區。然後可陽極化材料形成閘極達成道偏移狀態。陽極 化膜當成光罩注入雜質，獲得具有優良生產率的大小固定 偏移狀態。 再者，雜子注入法和電漿摻入法等的離子穿透法，使 本紙張尺度適用中國國家標準（CNSl甲4规格（210x297公«) - 3 - ............................. ....................................裝......................訂....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟郯中央標準局Η工消费合作社製 :34771 A6 _B6___ 五、發明説明（2 ) 雜質高速進入半導«基底或半導體鍍膜，將損傷部份的半 導體基底或半導镰鍍膜。因此翳改進結晶度。雖然溫度趄 6 0 0 °C改進結晶度的活性化，最近有明顯降低製程溫度 的趨勢。發明人亦証明雷射光或强光實施活性，並且非常 適合大置生產。 圖2說明基於上述概念製造薄膜電晶體的製程。首先 ，基底2 0 1上，鍍接地絕緣層2 0 2，形成島型結晶半 導镫區2 0 3，然後形成閘極絕緣腆的絕緣棋2 0 4使用 可陽極化材料，形成閘極導線205 (圓2A)。 其次，陽極化閘極導線，閘極導線表面上形成氧化陽 極2 0 6，厚度少於3 0 0 nm最逋合，或最好少於 2 5 Onm。然後使用氧化陽極當成光罩，利用離子注入 或離子摻入法，雜質區（例如硫（P))以自對準方式形 成雜質區207 (圖2B)。 再利用强光例如雷射注入雜質，使道些地區活性化（ 圖 2 C )。 最後，鍍上中間層絕緣2 0 8，和在雜質區上形成接 觸孔，連接到雜質區的電極2 0 9，完成薄膜電晶體（圓 2D)。 但上述方法，雜質區和活性區（閘極下雜質BE間半導 髋區）的邊界（圚2C以X標示），其物理性質不穩定。 並且道問題將引起漏電流增加和可靠度降低。亦即，從製 程觀點，活性區的結晶度從開始就沒有變化，注入大量的 雜質（高達1 0 1 5m— 2 )的過程時，破壞結晶度。然 本紙張尺度適用中國國家標準（CNS)甲4规格（210X 297公釐丨 _ 4 - ( ί ........................... ...................................................................裝......................訂丨線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標爷局級工消"合作社£,1製 '-〇477i A6 B6 五、發明説明（3 ) 後發現以後的輻射雷射光線的過程有恢復雜質面，但難再 恢復原來相同結晶狀態，尤其活性區接觸的部份雜質 射笛射光時，有被遮蔽的趙勢，因此不能完全活性化。 亦即雜質面和活性區的結晶度不連績，將產生中斷能 階。尤其輻射高速離子注入雜質時，由於散射雜質圍繍在 閘極下，並且破壞道部份的結晶度。因爲閘極遮蔽，所以 雷射光線不可能活性化閘極下的區域。 解決道問題方法：從後面輻射光線例如雷射光束活性 化道部份。因爲閘極導線不遮蔽，能完全活性化活性Μ和 雜質區間邊界。但基底材料需傳送光線，所以不能使用矽 晶片。再者，許多玻璃基底不能傅送少於3 0 0 的紫 外線，例如K r F激發雷射，逋合大量生產但不能使用。 因此，本發明解決上問題：使活性區和雜質區的結晶 度具有連績性，獲得高可靠性Μ I S型半導«裝置，例如 MIS電晶體和薄膜m晶髅。 發明概要 本發明光線能置不只輻射進入雜質區，並且亦進入部 份相鄰的活性區，尤其進入雜質區和活性區間邊界部份。 雷射或强光源例如閃光燈的光線能量，輻射進入雜質區， 因此，注入雜質前或後，移去部份組成閘極的材料，輻射 光線能實質的穿透邊界部份。 本發明步驟包含結晶半導嫌基底或半導體鍍膜上，閘 極絕緣膜功能的絕緣鍍膜形成後，可陽極化材料形成閘極 ( < .....................................................................................裝......................訂… 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS丨甲4規格（210X 297公釐） 經濟部中央標爷局：约工消仅合作社印製 :34771 A6 B6 五、發明説明（4 ) 導線；表面上陽極化形成氧化陽極（第一氧化陽極）：可 陽極化材料和氧化陽極組成的閘極部份當光罩，雜質進入 半導體基底或半導嫌鍍膜：注入雜質步驟的前或後，除去 部份或全部的第一氧化陽極，允許光線能童，輻射進入雜 質TE和活性ffi間邊界，因此活性化雜質ffi。 再者，假如醬要能再次陽極化閘極，在主.面上鍍上髙 絕緣品質的氧化陽極（第二氣化陽極），並且提供中間屠 緣緣降低耦合上導線的《容。當然正常情況下，濕式的陽 極化使用電解溶液，亦可使用習知減壓電漿（乾式法）。 濕式法所獲得氧化陽極也許是細小的阻擋型，具有髙壓抗 ，或者也許是多孔的多孔型，具有低壓抗。也許亦是二者 組合。 本發明可氧化陽極材料最好是鉛、鈦、钽、矽、鎢和 鍤。單或多層基底或道些材料合金製成閘極。這些材料可 加入少量其它元素。除陽極化外亦可使用更合適方法氧化 導線。 本發明光線能置源，例如Kr F激發雷射（波長： 248nm) ，Xecl 雷射（308nm) ，ArF 電 射（193nm)和XeF雷射（353nm)。和相干 光源的Nd;YAG雷射（1064nm)，和它的第二 、第三和第四髙諧振，二氧化碳氣體雷射、氫離子窜射和 銅激發雷射，和相干光源的氙閃光燈、氪弧光燈和鹵索燈 以上均逋合。 道MI S型半導慊裝置特徽在於：雜質區（源極、洩 .....................................................................................裝......................訂 …：丨線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)甲4規格（210x 297公釐） 34771 經濟部中央標爷局Η工消费合作社印¾ A6 B6_ 五、發明説明（5 ) 極）和閘極部份（包含閘極和氧化陽極）的接面，實質上 具有相同型式（相同結構）：並且閘極（傅導平面的範園 ，不包含相關物質例如氧化陽極）從雜質面偏移。 閘極沒有氧化時，沒有氣化陽極例如第二氣化陽極園 綸著閘極。並且雜質區從閘極偏移，偏移的宽度最好 0 . 1到0 . 5微米。 本發明利用成形第一陽極時留下一部和形成上導線， 結構以第一氧化陽極當成絕緣材料的電容。在道狀況下， μ I s型半導體裝置閘極部份氧化陽極的厚度，和m容部 份的氧化厚度可以不同，這根據不同目的決定個別厚度。 相似的，形成氧化例如第二氧化陽極的製程，例如調 整每條的m壓，相同基底上變化氧化陽極的厚度。在道狀 況，亦可變化氧化厚度例如閘極部份氧化陽極厚度，和電 容氧化的厚度。 本發明以如下說明和圖式描述本發明上述和其它相關 目標和特色。 圓式的說明 圓1 (A)到圓1 (E)係本發明第一實施例的剖面 圖 圖2 (A)到圖2 (D)係習知技術的剖面圖 圔3 (A)到圓3 (F)係本發明第二實施例的剖面 圓 圚4 (A)到BB4 (C)係本發明第三實施例的正面 本纸張尺度適用中國國家標準ICNS)甲4規格（210x297公釐丨 .........................................................................裝.....................訂.....................線 {請先閱讀背面之注意事項再填寫本頁) '34771 經濟部中央標準局Μ工消费合作社印製 A6 B6 五、發明説明（6 ) 圖 圖5 (A)到圈5 (F)本發明第三資施例的剖面圖 圖6 (A)到圖6 (E)本發明第四實施例的剖面圖 園7 (A)到圚7 (F)本發明第五實施例的剖面圖 圚8 (A)到圓8 (F)本發明第六資施例的剖面圖 圚9係使用第六實施例稹體電路的方塊圓 最佳實施例的詳細說明 第一實施例 圖1係本發明第一資施例。絕緣基底（substrate) 上，形成薄膜電晶通。基底101是玻璃基底或非鐮性玻 璃基底，例如康寧（corning) 7 0 5 9或矽基底。成本 考置下使用康寧7 0 5 9。氧化矽膜1 0 2形成基層氧化 膜。化學發相位成長法（CVD法）或濺射法鍍氧化矽膜 。TEOS和氧當成電漿CVD法的材料氣體，形成道膜 。基屠氧化矽膜的厚度5 0 0到2 0 0 0埃。 其次，鍍非結晶矽膜1 〇 3，並且形成島型。電漿 CVD法和低壓CVD法形成非結晶矽膜1 0 3。單矽（ S i H4 )當成電漿CVD法的材料氣《，形成非結晶砂 。非結晶矽膜的厚度2 0 0到7 0 0埃。然後輻射雷射光 束（KrF激發雷射，波長：2 4 8nm，脈波宽度： 本紙張尺度適用中國國家標準ICNS,)肀4规格（210X297公釐1 ~ Ο ' -- .................................................................裝.....................訂....................線 <請先閲讀背面之注意事項再填寫本頁) A6 B6 經濟部中央標準局：只工消赍合作社印5i 五、發明説明（7 ) 20nsec)。輻射雷射光束前，眞空加熱基底3〇〇 到5 0 〇°C維持1到3小時，轉非結晶矽內的氳。雷射光 束的能置密度2 5 0到4 5 OmJ / cm2。辐射光束時 ，基底加熱2 5 〇到5 5 0 °C。因此，使得非結晶矽膜， 成爲結晶矽膜。 其次，閘極絕緣膜功能的氧化矽膜1 〇 4·,厚度 8 0 0到1 2 〇 〇埃。氧化矽膜j 〇 2和氧化矽膜1 〇 4 採用相同製造方法。例如聚合物的有機材料，鋁、鈦、鉬 或其它金屬材料，矽的半導髏，或氮化鋁或氮化鈦的導髦 氮金屬等，形成閘極1 〇 5。在此使用鉅，厚度2 0 0 0 到 10000 埃（BI1A)。 此後，表面上，陽極化閘極，形成厚度1 5 0 0到 2 5 0 0埃的氧化陽極（第一氧化陽極）。在1到5%檸 槺酸的乙烯甘油溶液中，浸泡基底，電壓提昇1到5 V/m i η，整合所有閘極導線當成正極，白.金當成負極 ，實施陽極化。然後電漿摻入法福射硼（Β)或磷（Ρ) 離子，形成雜質區1 0 7。依閘極絕緣膜的厚度，變化離 子的加速能置，一般而言，閘極絕緣膜的厚度1 0 0 0埃 時，硼逋合5 0到6 5Kev的加速能置，磷逋合6 0到 8 OKev。再者，逋當摻入2X1 0 1 4 cm2到6X 1 0 1 5 cm2，並且發現摻入越低，獲得越髙的可靠性 裝置。在上述氧化陽極狀態實施雜質注入，閘極從雜質區 偏移。此外，圖所示雜質面範園是名義上的，由於散射或 相類似效應，離子實際上園繞著（圖1B)。 ^ f -..........................................-...............................裝.....................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(.CNS)甲4規格（210X 297公釐} - 9 - -34771 A6 ____B6__ 五、發明説明（8 ) 完成雜質摻入後，只蝕刻第一氧化陽極1 〇 6。四氟 化碳和氣的電漿環境，賁施蝕刻。四氟化碳和氧的比率（ 流動比率）CF/0 2 = 3到1 0。道條件雖然蝕刻鉅的 氧化陽極之五氧雙钽，但氧化矽未蝕刻。因此·只蝕刻氧化 陽極1 0 6，閘極導線1 0 5和閘極絕緣膜的氧化矽膜 1 〇 4均未蝕刻。如圓1C所示，獲得雜質面1 〇 7和活 性區間個別邊界（以X檫示）。輻射雷射光束將活性化雜 質區。笛射是KrF激發雷射（波長：248nm，脈波 宽度：20nsec)，能量密度250到450 mj/cm2。輻射雷射光束時，加熱基底2 5 0到 5 5 0 °C更能有效活性化雜質區。一般而言，雜質區滲入 1 X 1 0 1 5 cm2磷，基底溫度2 5 0 °C，雷射能:： 3 0 OmJ/cm2，獲得5 0 0到1 0 0 0取姆/薄膜 的薄膜電阻。 經濟部中夬標;!'ΐΏΗ工消费八^泎社卬^ {請先閱讀背面之注意事項再填寫本頁) .裝 線 本實施例雜質區和活性區間邊界（X槺示）輻射雷射 光束，傅統製程所遇上邊界部份的劣化引起的可靠性降低 的問題，將大幅減低，此外，本製程雷射光束霣出的閘極 導線，最好導線的表面完全反射雷射光束，或者導線本身 最好具有足夠抗熱。鉅的融點大於3 0 0 0 °C，沒有問題 ，但低融點材料例如鋁就需小心，例如表面鍍抗熱材料（ 圖 1 C )。 此後《流再接到鬧極導線資施陽極化，形成厚度 1 0 0到2 5 0 0埃的氧化矽膜1 0 8 (第二氧化陽極） 。氧化陽極1 0 8的厚度決定薄膜電晶髗偏移的大小，並 本纸張尺^適用中國國家標準（CNS)甲4規格（210x297公登) -]()'：---- 34771 A6 B6 經濟部中央標準工消#合作杜印製 五、發明説明（9 ) 且防止上導線的短路，因此需適當選擇厚度，當然道環境 也許不需形成道氧化陽極（BB1D)。 最後，電漿CVD法例如OTEDS爲材料氣體，形 成厚度2 0 0 〇到1 〇 〇 〇埃的氣化矽膜1 〇 9當成中間 層絕緣。然後薄膜電晶髏形成接觸孔，並且連接電極 1 1 0到雜質區，完成電晶體，其中2 0 0埃厚氮化鉅和 5 0 0埃厚鋁的多層膜，組成電極1 1 〇。 第二實施例 圓3和4本發明第二資施例。圖3係沿圚4 (正視園 )虛線的剖面圖。首先，基底3 0 1 (康寧7 0 5 9 )上 ，形成基層氣化矽，並且非結晶矽膜厚度1 〇 〇 〇到 1 5 0 0埃。然後，在氮或氬環境6 0 0 °C退火2 4到 4 8小時，結晶非結晶矽。形成結晶矽膜3 0 2。進一步 ，鍍1 0 0 0埃厚氣化矽膜3 0 3的閘極絕緣膜，並且形 成鉅導線（5000埃厚度）304，305和306。 然後，竃流經3 0 6供給導線3 0 4，導線的表面上 ，形成厚度2 0 0 0到2 5 0 0埃的第一氧化陽極3 0 7 ，3 0 8和3 0 9。道些導線當成光軍，電漿摻入法雜質 區注入矽膜3 0 2，形成雜質區3 1 0 (圖3B和4A) Ο 露出導線的表面，只蝕刻第一氧化陽極3 0 7， 3 0 8和3 〇 9，輻射KrF激發1射光束，活性化雜質 面（圓3 C )。 f ( .................................—........................-.................裝.....................訂.................線 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準< CJJS)甲4规格（210 X 297公釐） Π "34771 A6 B6 經濟部中央標苹局Μ工消费合泎社卬製 五、發明説明（10 ) 此後，導線3 0 6的接觸孔提供厚1到6微米的聚合 物鍍膜311。由於預先準備圖樣，容易使用光敏聚合物 (圖 3 D 和 4 B ) ° 導線3 0 4、3 0 5和3 0 6接上電流，形成厚度 2 0 0 〇到2 5 0 0埃的第二氣化陽極3 1 2、3 1 3和 3 1 4。聚合物部份不陽極化，因此留下接觸孔3 1 5 ( 圚 3 E )。 最後，2 0 0 0到5 0 0 0埃厚度的氧化矽膜3 1 6 ，形成中間層絕緣和接觸孔。進一步，除去導線3 0 5部 份（圈4C虛線圈繍部份3 1 9 )所有中間層絕緣*出第 二氧化陽極3 1 3。氮化鉅（5 0 0埃厚）和鋁（ 3 5 0 0埃厚）的多層膜，形成導線和電極3 1 7和 3 1 8，完成道電路。同時，導線3 1 8和導線3 0 5在 部份3 1 9組成電容，並且接觸3 2 0連接導線3 0 6 ( 圚3 F和4 C ) 〇 第三實施例 圖5本發明第二實施例。 基底5 0 1 (康寧7 0 5 9 )上，形成基.層氣化矽， 並且非氧化矽膜厚度1 〇 〇 〇到1 5 0 〇埃。然後，在氣 或氬環境6 0 0 °C退火2 4到4 8小時，結晶非結晶矽。 形成結晶矽膜5 0 2。進一步，鍍1 0 0 〇埃厚氧化矽膜 5 0 3的閘極絕緣膜，並且形成鉅導線（5 〇 〇 〇埃厚度 )504，505 和 506(圖 5A)。 本紙張尺度ϋ中國國家標準Ί CNS)甲4規格(210χ 297公4) - 12 .............................................................................…裝.......................*τ....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局Μ工消"合作社印製 -34771 a6 ___B6 五、發明説明（11 ) 然後，經導線接上電流，導線的側面和表面上，形成 厚度5 0 0到1 5 0 0埃的氧化陽極5 0 7，5 0 8和 5 0 9。道些導線當光眾，電漿摻入法雜質注入膜5 〇 2 ，形成雜質區510 (圖5B)。 只蝕刻第一氧化陽極507，508和509，》出 雜質ffi5 1 0和活性區間邊界，並且輻射K r F激發雷射 光束，活性化雜質ffi(BB5C)。 此後，導線5 0 6鍍厚度1到5微米的聚合物鍍膜 511。由於預先準備圚樣，能易於使用光敏聚合物。 然後導線3 0 4、3 0 5和3 0 6接上電流，形成厚 度2 0 0 0到2 5 0 0埃的氧化陽極5 1 3和5 1 4。聚 合物部份不陽極化。 最後，2 0 0 0到5 0 0 0埃厚度的氧化矽膜5 1 1 ，形成中間絕緣和接觸孔。進一步，除去導線5 0 6部份 所有中間層絕緣，霣出氧化陽極5 1 4。氮化钽（5 0 0 埃厚）和鋁（3 5 0 0埃厚）的多層膜，形成導線和電極 5 1 6和5 1 7，完成道鼇路。同時，導線5.1 7和導線 5 0 6組成電容，氧化陽極5 1 4在部份5 1 8當成電介 質。 第四實施例 圖6係本發明第四實施例。絕緣基底（substrate) 上，形成薄膜電晶嫌6 0 1上，形成基層氧化陽極膜的氧 化矽膜6 0 2。其次，非結晶矽膜形成岛型。輻射雷射光 本紙張尺度適用中國國家標準丨CNS)甲4規格（210χ 297公釐) - l：j - -------------------------——..............................................裝......................訂...................線 f請先閱讀背面之注意事項再填寫本頁) ¾濟部中央標準局Η工消费合作社¾ >34771 A6 _____B6 _ 五、發明説明（12 ) 束（KrF激發雷射，波長：248nm，脈波宽度： 2 0 n s e c )。輻射雷射光束前，基底眞空加熱基底 3 0 0到5 0 0 °C維持0 . 1到3小時，轉放非結晶矽內 含的氤。雷射光束的能置密度2 5 0到4 5 0 mJ/cm2。輻射光束時，基底加熱2 5 0到5 5 0 °C 。因此，使得非結晶矽膜，成爲結晶矽膜6 0 3。 其次，形成閘極絕緣膜功能的氧化矽膜6 0 4，厚度 8 0 0到1 2 0 0埃。鋁形成閘極6 0 5，厚度2 0 0 0 到 10000 埃（圖 6A)。 此後，陽極化閘極，表面上形成厚度1 5 0 0到 2 5 0 0埃的氧化陽極（第一氣化陽極6 0 6 )。在1到 5 %檸嫌酸的乙烯甘油溶液中，浸泡基底，《壓提昇1到 5 V/m i η，整合所有閘極導線當成正極，白金當成負 極，資施陽極化。然後竃漿摻入法輻射硼（Β)或磷（Ρ )離子，形成雜質區607 (園6B)。 完成雜質摻入後，只蝕刻第一氧化陽極6 0 6 °四氰 化碳和氧的電漿環境，實施蝕刻。道條件，蝕刻鋁的氧化 陽極，但不蝕刻氧化矽。因此蝕刻氧化陽極6 〇 6，閘極 導線6 0 5和閘極絕緣膜的氧化矽膜6 0 4均未蝕刻。道 蝕刻過程使氧化陽極的厚度降到5 0 0到1 5 0 〇埃（氧 化陽極6 0 8 )。 因此，獲得如圔6C所示雜質1E6 0 7和活性區間個 別邊界（以X標示）。雷射光束將活性化雜質雷射 是KrF激發雷射（波長：2 4 Onm，脈波宽度：2 0 本紙張尺度適用中國國家標準（CNS )甲4規格（210X 297公釐) -14 - * ............................................................................裝......................訂：丨……---------線 (請先閱讀背面之注意事項再填寫本頁) 34771 A6 B6 經濟部中央標华局Η工消赀合作.吐，印製 五、發明説明（13 ) nsec)，能 JI:密度 2 5 0 到45〇111】/<：1112。幅 射雷射光束時，加熱基底2 5 0到5 5 0 °C更能有效性化 雜質面。本實施例雜質1[和活性區間邊界（X標示）輻射 雷射光束，傅統製程所遇上邊界部份的劣化引.起的可靠性 降低的問題，將大幅減低，（圖6C)。 此後，電流再到閘極導線，實施陽極化，形成厚度 1 0 0 0到2 5 0 0埃的氧化陽極（第二氧化陽極6 0 9 )。氧化陽極6 0 9的厚度決定薄膜氰晶體偏移的大小， 並且防止上導線的短路，因此需適當選擇厚度，當然道環 境也許不需形成道氧化陽極（圚6D)。 最後，形成厚度2 0 0 0到1 0 0 0埃的氣化矽膜 6 1 0，當成中間層絕緣。然後薄膜m晶儺形成接觸孔， 並且連接電極6 1 1到雜質區，完成電晶體，其中2 0 0 埃厚氮化钽和5 0 0埃厚鋁的多層膜，組成雷射6 1 1。 第五實施例 本實施例是多孔和阻擋型氣化陽極的組合。亦即，低 壓在閘極的側面，形成大於0. 2微米最好大於0. 5微 米的多孔型氧化陽極，和同時閘極的上表面，形成具有良 好絕品質的阻擋氧化陽極。 3%到2 0%檸槺酸、草酸、磷酸、鉻酸或硫酸的水 溶液陽極化，獲得多孔氧化陽極。另一方面，3%到2 0 %酒石酸、硼酸或硝酸的甘油乙烯溶液陽極化'，獲得阻摧 型氧化陽極。閘極的上表面，形成阻擋型氧化陽極越薄越 本紙張尺度適用中國國家標準（CNSj甲4規格（210X297公釐1 - 15 - …i i i……：：： ：…装…：… 訂：…線 (請先閲讀背面之注意事项再填寫本頁j 34771 A6 B6 經濟部中央標"局：ϊl工;ή'φ合作社ί'^5i 五、發明説明（14 ) 好（只要能維持上導線的絕緣），亦即少於0. 2微米或 最好少於0 . 1微米）。 形成道二種氧化陽極，首先閛極的上表面光單材料， 形成多孔氣化陽極。然後除去光罩材料，閘極的上表面中 心，形成阻摧型氧化陽極。光軍材料醫能抗陽極化的電壓 ，聚合物的合逋的。尤其光敏材料例如Photoness (光敏 聚合物）和AZ 1 3 5 0均可使用，道種光罩材料能圓樣 閘極。再者，雖然正常光鈾刻過程使用光敏電阻（例如 OFPR800/30CP)，因爲它的絕緣性能不足， 多孔陽極化製作期間，阻抗逐漸剖落。解決方式，阻推型 陽極化條件下，阻抗之前形成5 0到1 0 0 0埃氧化鍍膜 0 圚7係本發明實施例的剖面圚。首先，嘖濺法基底（ (康寧7 0 5 9 )上，形成2 0 0 0埃厚氧化矽膜7 0 2 。再者，電漿CVD法鍍2 Q 0到1 Q 0 0埃厚度，例如 5 0 0埃厚的本質（I型）非結晶矽膜。然後蝕刻形成矽 島1£7 0 3。_射雷射光束（Kr F激發光束）結晶矽島 7 0 3。喷濺法形成1 〇 〇 〇埃厚氧化矽膜7 0 4的閘極 絕緣膜。 此後，喷濺法，形成厚度3 0 0 0到8 0 0 0埃，例 如4 0 0 0埃厚的鋁膜（含〇· 1到〇· 3WT%的钪） 。在3%的酒石酸，並利用氨中和成爲P Η大約7的乙嫌 甘油熔液中，浸基底，接上1 〇到3 0V電壓，鋁膜上形 成1 0 0到4 0 〇埃厚的薄氣化陽極。旋轉方在鋁膜上形 …：-...............................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 1本纸張尺度適用中國國家標準（CNS!甲4規格|210><297公釐1 16 - ^34771 經濟部中央標準局Η工消费合作社::,,製 A6 B6 五、發明説明（15 ) 成大約1微米厚的光敏m阻（例如OFPR 8 0 0/3 0 )°習知光蝕刻方式形成閘極7 0 5。閘極7 0 5上留下 光敏電阻的光罩7 0 6。亦可使用光敏聚合物（ Photones)例如UR 3 8 0 0，代替光敏電阻獲得相同效 應（圖7 A )。 其次，10%檸様酸溶液中，浸泡基底，接上5到 5 0V，例如8V的固定m壓，隱極化1 0到5 0 0分鐘 ，閘極的側面形大約5 0 0 0 +/— 2 0 0埃厚度的多孔 氧化陽極。因爲閘極的上表面有光眾材料7 0 6，因此沒 有陽極化（圔7 B )。 其次，除去光單材料霣出閘極的上表面，3 %檸嫌酸 乙烯甘油溶液（氨中和調整pH)，浸泡基底，接上每分 鐘增加1到5VII：到1 0 0V，實施加一個陽極化。同時 ，不只閘極的上表面，並且亦陽極化閘極的側面，形成 1 〇 0 〇埃厚度的微小阻播型氧化陽極7 0 8，氧化陽極 的壓抗大於50V(圈7C)。 其次，乾鈾刻法蝕刻氧化矽膜7 0 4。可使用電漿楔 式的同向性蝕刻或反應式離子蝕刻圚樣的非同向性蝕刻。 但，不要完全增加矽和氧化矽比率，深深的蝕刻矽區 7 0 3是很重要的。例如，使用CF4當成蝕刻氣酱，不 蝕刻氧化陽極7 0 7和7 0 8，只要蝕刻氧化矽膜。再者 ，氧化陽極下氧化矽膜未蝕刻，留下當成閘極絕緣膜。 電婊摻入法，側面的閘極7 0 5和多孔氧化陽極 7 0 7當成光軍，雜質區（磷）注入矽區7 0 3。例如接 本紙張尺度適用t ! ϋ標準1CNS丨〒4規格（21GX297公楚) -一- .....................................................................................^................丨訂--------------------.^- (請先閲讀背面之注意事項再填寫本頁) 234771 A6 B6 五、發明説明（16 ) 入氣雅是磷化氫（PH3 )，加速電K5到3 OKV，摻 入董1X1 0 1 4到8X1 0 1 5cm2。因此，形成N 型雜質區709 (圖7D)。 其次，使用磷酸、醅酸和硝酸的混合，蝕刻多孔氧化 陽極7 0 7，霣出阻擋型氧化陽極7 0 8。然後從上面輻 射雷射光束*實施雷射活性化摻入的雜質。輻射期間，輻 射雷射光束進入已摻入雜質區和未摻入K閬邊界7 1 1 ( 圖 7 E )。 雷射光束的能量密度1 0 0到4 0 OmJ/cm2， 例如1 5 OmJ/cm2，輻射2到1 0次，例如2次。 輻射雷射光束期間，基底加热2 0 0到3 0 0 °C，例如 2 5 0 °C。因爲本實施例輻射期間，霣出矽面的表面，笛 射光束的能置密度最好稍微較低。 «槳CVD法，形成厚度6 0 0 0埃氧化矽膜7 1 2 的中間層絕緣，產生接觸孔形成《極，和金屬材料例如氮 化鉅或鋁的多層膜，組成TFT源極和洩極的導線7 1 3 和7 1 4。最後，一大氣壓的氫環境溫度3 5 0 °C，實施 退火3 0分鐘。上述製程完成薄膜電晶體。此外，大約 6 0 〇 0埃的偏移寬度X，亦即多孔氧化陽極5 0 〇 〇埃 ，加上阻摧型氧化陽極宽度1 0 0 0埃（圖7F)。 因爲陽極化期間，沒有超過電壓接到閘極絕緣膜，鬧 極絕緣膜的界面準位密度較小，因此TFT的次門檻値特 性（S値）很小。所以能獏得陡的ΟΝ/OFF提昇特性 〇 本纸張尺度適用中國國家標準ICNS)甲4規格（210X297公釐! - 18 - ..............................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 34771 經濟部中央標準局Μ工消赍合作社印製 A6 B6 五、發明説明（17 ) 第六實施例 圖8係本發明實施例的剖面圓。首先，啸濺法基底（ 康寧7 0 5 9 )上，形成2 0 0 0埃厚氧化矽膜8 0 2。 再者，形成2 0 0到1 0 〇 0埃厚度，例如8 0 0埃厚的 本質（I型：非結晶矽膜。然後蝕刻形成矽岛區8 0 3。 然後鍍島型絕緣面，形成1 〇 〇 〇埃厚甎化矽膜8 0 4。 此後，喷濺法鎪厚度3 0 0 0到8 0 0 0埃，例 如4 0 0 0埃厚的鋁膜（含0 1到0· 3WT%的航） 。相同實施例五方式，鋁腆上，形成1 〇 〇到4 0 0埃厚 的薄氧化陽極。旋轉方式，在鋁膜上，形成大約1微米厚 的光敏電阻。習知光蝕刻方式形成閘極8 0 5 °閘極上留 下光敏電阻的光罩8 G 6 (圖8A)。 其次，10%檸嫌酸溶液中，浸泡基底，接上5到 5 0V，例如8V的固定電壓，陽極化1 0到5 0 0分鏟 ，閘極的側面形大約5 0 0 0埃厚度的多孔氧化陽極 8 0 7。因爲閘極的上表面有光軍材料8 0 6，因此沒有 陽極化（圚8 B ) ° 其次，除去光軍材料霣出閘極的上表面，3 %檸槺酸 乙烯甘油溶液（氨中和調整pH)，浸泡基底，接上每分 鐘增加1到5VH：到1 0 0V，實施加一個陽極化。同時 ，不只閘極的上表面，並且亦陽極化閘極的側面，形成 1 0 0 0埃厚度的微小阻擋型氧化陽極8 0 8，氧化陽極 的壓抗大於5 0 V ° 本紙張尺度適用中國國家標準甲4規格（2l〇X297公豎I - 19 * (請先閲讀背面之注意事項再填寫本頁) -裝 .、*τ -線. 234771 經濟部申夬櫺準局Η工消f合作社θ製 A6 B6 五、發明説明（18 )
其次，乾蝕刻法蝕刻氧化矽膜8 0 4。不蝕刻氧化陽 極8 0 7和8 0 8，只要蝕刻氧化矽腆。再者，氧化跚極 下氣化矽膜未蝕刻，留下當成閘極絕嫌膜8 0 9 (圚8 C )0 其次，使用磷酸、醋酸和硝酸的混合。蝕刻多孔氧化 陽極8 0 7，霣出阻播型氧化陽極8 0 8。電漿摻入法， 側面上多孔氧化陽極8 0 7定義的閘電極8 0 5和閘極絕 緣膜8 0 9當成光軍，雜質區（磷）注入矽區8 0 3。例 如摻入氣雅是磷化氫（PH3)，加速電壓5到30KV ，摻入:1：1Χ1 0 1 4 cm-2 到 8X1 0 1 5 cm—2。 道摻入過程，雖然高密度摻入未鍍閘極絕緣膜8 0 9 的區8 1. 0，但鍍閘極絕緣膜8 0 9的區8 1 1的摻入量 只有區810的0.1到5%雜質。因此，形成N型高密 度雜質面8 1 0，低密度雜質區8 1 1 (圖8D)。 從上面輻射雷射光束資施雷射退火，活性化已摻入雜 質。但低密度雜質區811和活性ffi間邊界，不能輻射足 夠雷射光束。但如上述滲入低密度雜質區811量很小， 不傷害矽結晶，因此雷射光束輻射方式醬改進結晶度需求 不大。 相反地，高密度雜質區8 1 0和低密度雜質區8 1 1 間個別邊界，需雷射光束完全的輻射。因爲大量雜質區離 子注入道區，髙密度雜質區811的結晶缺陷很大。如本 實施例結構所示，雷射光束亦傳送邊界部份（.圚8 E )。 «漿CVD法，形成厚度6 0 0 0埃氧化矽膜8 1 2 { < .....................................................................................i......................•玎......................^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐ι 20 - 34771 A6 B6 經濟部中央標準一工消费合作社印製 五、發明説明（19 ) 的中間層絕緣，產生接觸孔形成電極，和金屬材料例如氛 化鉅或鋁的多層膜，組成TFT源極和洩極的導换8 i 3 和8 1 4。最後，一大氣壓的氫環境溫度3 5〇°C，實施 退火3 0分鐘。上述製程完成薄膜電晶髏。 本實施例亦可獲得相同結構稱爲低密度洩極（LDD )結構。LDD結構有效抑制熱載子的劣化，本實施例構 造TFT亦能獲得相同效果。但本發明特徽在於··—次接 入製程獲LDD。再者，使用多孔氧化陽橱8 0 7的[«極 絕緣膜8 0 9界定高密度雜質1E8 1 0。亦即，多孔氧化 陽極8 0 7不直接界定雜質面。然後如本實施例，多孔氧 化陽極的寬度實質上決定LDD1S的宽度X。 使用實施例製造T F T方法更能得到更髙·稹翳密度。 可以很方便的根據TFT所醫特性改變偏移ffi或LDD區 的宽度。圖9使用稹體m路光電系統的方塊圖，-塊基底 上安裝顯示，CPU，記憶镰等。 輸入埠讀從外面输入的信號，轉換成爲影像信號。校 正記憶體是主動矩陣顯示板本質的記憧體，相對顢示板的 特性校正输入信號。校正記憶髏在非發揮性記億《內，保 持每個像素本質的賨訊，並且逐項校正。亦即，光m裝置 像素點缺陷時，校正元件送出道點周園相關像素的校正信 號，校正道黏缺陷。或每個像索較暗時，送大信號給像素 ，使它的亮度和周園像素相同。 記憶體和c p u相同於一般m腦。記慷酱的影像記憶 «逋合每個像素如RAM。根婊影像賫訊，修正從背面發 .........................................-....................................裝......................訂....................線 (請先閲讀背面之注意事項再塡寫本頁) 本纸張尺度適用中國國家標準（CNS丨甲4規格（210X297公釐） -21 - 34771 A6 B6 經濟部中央標準局Η工消Φ合作社印製 五、發明説明（20 ) 光基底的背面光線。 形成3到10條導線能個別修正改陽極條件，獲得毎 個竃路逋合LDD區或偏移tt的宽度。一般而言，在主動 矩陣電路（9 1 )的TFT，LDDffi的宽度0. 4到1 微米，通道長度是10微米。驪動器的N通道型TFT， 通道長度8微米，宽200微米，LDD區的宽度0. 2 到0. 3微米例如0. 25微米。P通道TFT，通道長 8微米，宽5 0 0微，LDD米BE的宽0. 0到0. 2微 米，例如0. 1微米。解碼器的N通道型TFT，通道長 度8微米，通道宽10微米，LDD1E的宽0.. 3到 0. 4微米，例如0. 35微米。相似地，P通道型 TFT，通道長度5微米，宽1 0微米，LDDBE的宽0 到0_ 2微米，例如0·1微米。再者，圖9記億镰，校 正記憶體，输入埠，和C PU的NTFT和PTFT的 L D D區的宽，相似於解碼器在髙頻獲得最佳低功率消耗 。因此，在相同基底具有絕緣表面上，形成光電裝置9 4 Ο 如上述本發明允許改進Μ I S型半導體的可靠性，例 如低溫製程的MO S半導體，薄膜電晶僂。更明確，電晶 嫌源極接地，洩極和/或閘捶接上大於+ 2 0 V或小於一 2 0V電壓時，特性不會有大的變化。 雖然本實施例以薄膜電晶懂爲說明中心，在單晶半導 «基底上亦能獲相同效果。以矽鍺合金，碳化矽，鍺，洒 化鎘，硫化鎘，砷化鎵和上述矽當成半導體材料，均可得 本纸張尺度適用中國國家標準（CNS)甲4規格1210X297公釐I ~ 22 ~ f ί ----------------------------------------------------.................................裝......................訂....................線 (請先閱讀背面之注意事項再塡寫本頁) 34771 A6 B6 五、發明説明（21 )相同效果。如上述，本發明對工業界有助益的。該行業專業人士參考光軍材料脫明實施例，亦可修改 不脫離本發明的精神和範國。 ...........................................................--:…............裝......................訂…..........線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局Η工消Φ合作社.5製 本纸張尺度適用中國國家標準ICNS)?M規格1210X297公釐'1 23

Claims (1)

  1. 34771 Α7 Β7 &年1月#日修正/更正/補支 C7 D7 六、申請專利範面 第831 00209號專利申請案 中文申讅專利範·修正本 民國83年9月修正 1. 一種製造MIS半導«裝置的方法，包含： 第一步騍，半導《的導嫌和活性E間具有絕綠腆，在 活性BE上形成可陽極化材料的導線； 第二步驟，嫌極化胲導嫌的表面； 第三步踝，陽極化後，使用該導線或胲導線所定義面 實質上當成光罩，以自對準方式，注入雜質區入半導髏； 和 第四步驟，改進該活性BE和胲雜質區間邊界，已注入 在該半導體雜質區的結晶度，從上面輻射該光線實質透明 的穿過。 2. 如申請專利範圍第1項方法，進一步包含第四步 驟後再次陽極化該線的步驟。 3. 如申請專利範園第1項方法，其中在減壓電漿環 境實施部份或所有的第二步驟。 4 ·如申請專利範圍第1項方法，其中第1步踝實施 多孔型陽極化，第二步騍實施阻植型陽極化。 5.如申請專利範圍第1項方法，其中該光線是雷射 光線或相似的。 6 ·—種製造Μ I S半導髄裝置的方法，包含： 半導體活性區的閘極絕緣膜上，形成可陽極化材料的 聞極； (請先閱讀背面之注意事項再塡寫本萸> ;裝. 訂. 線、 本紙认疋/U4用中aa家標準（cns)甲4現格（21〇 X 2耵n) ^濟郎中央揉—局8工消费合作社印Ϊ 34771 a7 B7 C7 ____D7_ 六、申請專利範園 陽極化賅閘極，在胲閘極的表面上形成氧化》極； 氧化陽極當成光罩，以自對準方式雜質a注入該半導 髖； 該注入步騄後，除去胲氣化陽極：和 輻射光線進入半導髗的雜質區，和胲雜質區和該活性 區間邊界，改進半導髏的賅邊界和胲雜質κ的結晶度。 7. 如申請專利範園第6項方法，其中碎光線是雷射 光線或相似的。 8. 如申請專利範園第6項方法，其中在包含CF4 和0 2的電漿環境，實施除去的步驟。 9. 如申請專利範園第8項方法，其中CF4/02 流量比率是3到1 0。 1 0 .如申請專利範圍第6項方法，其中閘極電極材 料熔點3 0 0 0 °C或更高。 11.如申請專利範圍第6項方法，進一步胲輻射步 驟後陽極化該閘極的步騄。 1 2.—種製造MI S半導髓裝B的方法，包含： 第一步驟，基底形的半導體的活性區上，形成閘極絕 緣膜： 第二步驟，該閘極絕緣膜形成第一可陽極化膜，第一 膜上第二膜成爲光罩材料； 第三步驟，使第一和第二膜形成一個閘極，並且該光 罩材料存在其上： 第四步驟，經該閘極流過電流，在胲閘極的側面上， ------------------------裝------.玎------線 (請先«讀背面之注意事項再5F寫本K) ( ( 各紙张又度4用中國国家律準（CNS>甲4規格（210 X 297公釐） ；；34771 A7 B7 C7 D7 (請先閲讀背面之注意事項再塌寫本頁> 六、申請專利範囲 主要地形成氧化陽極： 第五步驟，除去該光翬材料後，經胲閘極流過電流， 該閘極的上表面至少形成氧化陽極； 第六步騄，使用第四和/或第五步驟所獏得胲閘極和 氧化陲極，和賅閘極和氣化皤棰界定當成光箪，注入雜質 進入該半導《:和 第七步驟，改進胲活性ffi和胲雜質K間邊界的結晶度 ，從上面輻射該光線資質透明的穿過。 1 3.如申請專利範園第1 2項方法，其中該第一膜 包含銘。 1 4.如申請專利範園第1 2項方法，其中該第二膜 包含光敏有機材料。 1 5.如申請專利範園第1 2項方法，其中該第二膜 形成前，氧化該第一膜的表面。 1 6.如申請專利範園第1 2項方法，其中該光線是 雷射光線或相似的。 1 7.如申請專利範園第1 2項方法，其中第四步驟 形成的該氧化陽極具有0. 2 pm或更多的厚度。 1 8.如申請專利範圍第1 2項方法，其中第五步騄 形成的該氧化陽極具有0. 2或更多的厚度。 1 9. 一種製造MI S半導體裝S的方法，包含： —個源極和一個汲極； 一個通道，位於該源極和該汲極之間： 一個閘極，相鄰該通道具有閘極絕緣膜；和 表纸張又度通用中B國家樣準（CNS)甲4规格（2丨Ο X 297公釐） 234771 b7 C7 _D7_ 六、申請專利範園 —個多孔氧化隱極，在該閘極的側面： 其中在該源極至少一個雜質區，並且胲多孔氧化陽捶 直接或間接界定胲汲極。 2 0.如申請専利範園第1 9項裝置，其中胲多孔氧 化陽極界定賅閘極絕緣膜，並且至少賅閘極絕緣膜的一個 側面界定高濃度雜質區，低濃度雜質區相對於胲源極和胲 汲極。 ,(請先《讀背面之注意事項再塡寫本頁) 衣纸张尺戍過用中國Η家標準（CNS)甲4规格（210 X 297公》)
TW083100209A 1993-01-18 1994-01-12 TW234771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2328793 1993-01-18
JP32311793A JP3437863B2 (ja) 1993-01-18 1993-11-29 Ｍｉｓ型半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW234771B true TW234771B (zh) 1994-11-21

Family

ID=26360618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083100209A TW234771B (zh) 1993-01-18 1994-01-12

Country Status (5)

Country Link
US (5) US5627084A (zh)
JP (1) JP3437863B2 (zh)
KR (1) KR0145458B1 (zh)
CN (4) CN101090124B (zh)
TW (1) TW234771B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
TW353731B (en) * 1994-10-07 1999-03-01 Semiconductor Energy Lab Co Ltd Active matrix panel
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US6790714B2 (en) 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US6225174B1 (en) 1996-06-13 2001-05-01 Micron Technology, Inc. Method for forming a spacer using photosensitive material
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
DE69739666D1 (de) 1996-07-16 2009-12-31 Ewd L L C Schutzschaltungsanordnungen
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
KR100413569B1 (ko) 1997-11-28 2003-12-31 마쯔시다덴기산교 가부시키가이샤 반도체불순물의 활성화방법 및 활성화장치
US6349022B1 (en) 1998-09-18 2002-02-19 Tyco Electronics Corporation Latching protection circuit
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP4527070B2 (ja) * 1999-04-12 2010-08-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6335292B1 (en) * 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6545291B1 (en) * 1999-08-31 2003-04-08 E Ink Corporation Transistor design for use in the construction of an electronically driven display
US6885366B1 (en) 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US6780687B2 (en) 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2002151526A (ja) * 2000-09-04 2002-05-24 Seiko Epson Corp 電界効果トランジスタの製造方法および電子装置
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6501135B1 (en) * 2001-05-04 2002-12-31 Advanced Micro Devices, Inc. Germanium-on-insulator (GOI) device
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
EP1596427A4 (en) 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW200520063A (en) * 2003-10-09 2005-06-16 Matsushita Electric Ind Co Ltd Junction-forming method and object to be processed and formed by using the same
US7509603B2 (en) * 2003-10-31 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and design method thereof
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
US7192815B2 (en) * 2004-11-15 2007-03-20 Chunghwa Picture Tubes, Ltd. Method of manufacturing a thin film transistor
JP2006179213A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法
US7459100B2 (en) * 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
DE102005033714A1 (de) * 2005-07-12 2007-01-18 Schefenacker Vision Systems Germany Gmbh Verfahren und Vorrichtung zur Herstellung eines elektrolumineszierenden Leuchtelements
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
WO2016009715A1 (ja) * 2014-07-16 2016-01-21 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
CN113540283B (zh) * 2021-06-18 2023-01-24 西安理工大学 一种二维电子气型光电导纵向开关及其制作方法

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988214A (en) 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
JPS5124341B2 (zh) * 1971-12-24 1976-07-23
JPS4995591A (zh) 1973-01-12 1974-09-10
US3997367A (en) 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
GB2054264B (en) * 1979-06-22 1983-11-02 France Etat Service Postale Deposition and etching process for making semi-conductor components
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS5823479A (ja) 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS58105574A (ja) * 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58118154A (ja) * 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
US4590663A (en) * 1982-02-01 1986-05-27 Texas Instruments Incorporated High voltage CMOS technology with N-channel source/drain extensions
JPS58186979A (ja) 1982-04-23 1983-11-01 Omron Tateisi Electronics Co 半導体受光発光素子
JPS58186949A (ja) 1982-04-26 1983-11-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS59188974A (ja) 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (ja) 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
US4727038A (en) 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
JPS61224459A (ja) 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof
JPS6224460A (ja) 1985-07-23 1987-02-02 Victor Co Of Japan Ltd テ−プたるみ巻き取り装置
EP0222215B1 (en) 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
US4701423A (en) 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JPS6356916A (ja) 1986-08-28 1988-03-11 Toshiba Corp 半導体装置の製造方法
JPS6366969A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 高耐圧多結晶シリコン薄膜トランジスタ
GB8623240D0 (en) * 1986-09-26 1986-10-29 Emi Plc Thorn Display device
JPS6384161A (ja) * 1986-09-29 1988-04-14 Matsushita Electronics Corp 半導体装置の製造方法
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2764395B2 (ja) 1987-04-20 1998-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5153702A (en) 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPS647567A (en) * 1987-06-29 1989-01-11 Ricoh Kk Mos transistor
JPS647567U (zh) 1987-06-30 1989-01-17
JPS6424460A (en) 1987-07-20 1989-01-26 Fujitsu Ltd Manufacture of semiconductor device
JPS6424460U (zh) 1987-07-30 1989-02-09
NL8800222A (nl) 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
JPH0666279B2 (ja) 1988-02-05 1994-08-24 日本電信電話株式会社 化合物半導体薄膜の成長方法及び成長装置
JP2771812B2 (ja) 1988-02-05 1998-07-02 ソニー株式会社 半導体装置の製造方法
US5238859A (en) 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US4943383A (en) * 1988-06-23 1990-07-24 Mobil Oil Corporation Novel lubricant epoxides
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5146291A (en) 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2743396B2 (ja) 1988-09-08 1998-04-22 ソニー株式会社 半導体装置の製造方法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02162738A (ja) 1988-12-15 1990-06-22 Nec Corp Ｍｏｓ　ｆｅｔ　の製造方法
JPH02181963A (ja) 1989-01-09 1990-07-16 Nec Corp 半導体装置の製造方法
JPH02206162A (ja) 1989-02-06 1990-08-15 Matsushita Electron Corp 半導体装置の製造方法
JPH0316140A (ja) 1989-03-14 1991-01-24 Matsushita Electron Corp Ｍｏｓ型半導体装置の製造方法
JPH02246277A (ja) * 1989-03-20 1990-10-02 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JP2941908B2 (ja) * 1989-07-31 1999-08-30 キヤノン株式会社 薄膜トランジスタ及びその製造方法並びにそれを有する装置
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
JPH03227068A (ja) * 1990-02-01 1991-10-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH03244134A (ja) 1990-02-21 1991-10-30 Mitsubishi Electric Corp 半導体装置の製造方法
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JPH04226039A (ja) 1990-05-11 1992-08-14 Asahi Glass Co Ltd 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5227321A (en) 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
JPH0475387A (ja) 1990-07-18 1992-03-10 Sony Corp Ｍｉｓ型半導体装置
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2947654B2 (ja) 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2767495B2 (ja) 1990-11-26 1998-06-18 株式会社半導体エネルギー研究所 半導体装置および表示装置
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5097301A (en) 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0817236B2 (ja) 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
JP3209229B2 (ja) 1991-01-22 2001-09-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH04254335A (ja) 1991-02-06 1992-09-09 Nec Corp 半導体装置及びその製造方法
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
EP0502600A3 (en) * 1991-03-05 1993-02-03 Nview Corporation Method and apparatus for displaying rgb and sync video without auxiliary frame storage memory
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR940000143B1 (ko) * 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5151374A (en) 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2750380B2 (ja) 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH05315329A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
US5241193A (en) 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions

Also Published As

Publication number Publication date
CN1297007C (zh) 2007-01-24
US6489632B1 (en) 2002-12-03
CN1092556A (zh) 1994-09-21
CN1538522A (zh) 2004-10-20
CN1156016C (zh) 2004-06-30
CN101090124A (zh) 2007-12-19
CN101090124B (zh) 2011-11-02
US20050250266A1 (en) 2005-11-10
CN1058108C (zh) 2000-11-01
JP3437863B2 (ja) 2003-08-18
US6995432B2 (en) 2006-02-07
US7408233B2 (en) 2008-08-05
JPH06267982A (ja) 1994-09-22
US20030107036A1 (en) 2003-06-12
KR0145458B1 (ko) 1998-08-17
CN1219775A (zh) 1999-06-16
US5939731A (en) 1999-08-17
US5627084A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
TW234771B (zh)
KR100320789B1 (ko) 반도체장치
US6790749B2 (en) Method of manufacturing a semiconductor device
KR100329303B1 (ko) 반도체장치제조방법
US7135741B1 (en) Method of manufacturing a semiconductor device
US7573110B1 (en) Method of fabricating semiconductor devices
US6140164A (en) Method of manufacturing a semiconductor device
JP3030367B2 (ja) 半導体装置およびその作製方法
KR20040103491A (ko) 반도체 장치 및 그 제조 방법
JP2006332172A (ja) 半導体装置及び半導体装置の製造方法
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JPH0738113A (ja) 薄膜トランジスタの製造方法
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP3765936B2 (ja) 半導体装置の作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP4230307B2 (ja) 半導体装置及びその作製方法
JPH09312406A (ja) 半導体装置の作製方法
JP3075498B2 (ja) 薄膜トランジスタの製造方法
JP3431857B2 (ja) 半導体装置の作製方法
TW295705B (en) Manufacturing method of a semiconductor device
JP4889943B2 (ja) 半導体装置の作製方法
KR0185822B1 (ko) 반도체장치
JP3352975B2 (ja) Ｍｉｓ型半導体装置の作製方法
JPH09270423A (ja) 半導体装置の製造方法