JPH02206162A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関するものである
。

〔従来の技術〕

ＣＭＯ５（相補型ＭＯ３）型の半導体装置たとえばＣ？
ＩＯ３・ＬＳＩ’は、低消費電力、広い動作範囲、およ
び大きな雑音余裕度という特徴を生かして、その適用範
囲を広げてきた。

近年、その適用範囲をｎチャンネル型ＭＯ５−、ＬＳＩ
の領域まで広げるため、低消費電力だけでなく、高速化
や高密度化などの高性能化の要求が強まっている。この
ようなＣＭＯ５型半導体装置の高性能化に最も有効な方
法は、スケーリング則に従ったトランジスタの微細化で
ある。

〔発明が解決しようとする課題〕

半導体装置の幾何学的形状はスケーリング則に沿って微
細化するが、電源電圧は製品規格等の要請からほとんど
変わることがない。そのため微細化に伴い、ＭＯＳ型の
トランジスタの特性上重大な支障をきたす様々な効果が
顕著になってきた。例として、１ＩＯ３型のトランジス
タの特性の劣化に繋がる。■短チャンネル効果、■トラ
ンジスタのソ−ス・ドレイン・バンチスルー耐圧の低下
、■ホットエレクトロン効果などが挙げられる。またＣ
ＭＯ５型の半導体装置そのものの破壊を起こすラッチア
ップ現象等が挙げられる。

さらに、従来のＣＭＯ３型の半導体装置は、−船釣にト
ランジスタの能動領域と絶縁分離領域を別工程で２回以
上の不純物イオン注入によって形成しているとともに、
注入マスクとなる感光性高分子膜（レジスト）も多層化
が必要であったため、製造の複雑さとともにプロセス・
ステップが長くなるという課題も抱えており、これら一
連の課題を効果的に解決できる新構造のＣＭＯ３型の半
導体装置が望まれている。

したがって、この発明の目的は、微細化に伴って発生す
る様々な効果を低減することができるとともに、製造の
複雑さを改善でき製造コストを低減することができる半
導体装置の製造方法を提供することである。

〔課題を解決するための手段〕

この発明の半導体装置の製造方法は、一導電型の半導体
基板上に前記一導電型と反対の導電型の半導体層を隣接
形成する工程と、前記半導体基板の絶縁分離領域に薄い
絶縁膜を形成するとともに他の領域に厚い絶縁膜を形成
する工程と、前記厚い絶縁膜の下にトランジスタ能動領
域のチンネルドープの領域を形成するとともに前記薄い
絶縁膜の下にチャンネルストップの領域を形成する不純
物を前記厚い絶縁膜および薄い絶縁膜を通してイオン注
入する工程と、前記薄い絶縁膜を厚くして絶縁分離膜を
形成する工程と、前記半導体基板および前記半導体層上
に互いに反対の型のトランジスタを形成する工程とを含
むものである。

〔作用〕

この発明の構成によれば、半導体基板の絶縁分離領域に
薄い絶縁膜を形成するとともに他の領域に厚い絶縁膜を
形成し、これらを通して不純物をイオン注入するため、
絶縁膜の膜厚差を利用して半導体基板への不純物の到達
量を変えることにより表面濃度を制御でき、したがって
−回の不純物のイオン注入により、チャンネルドープお
よびチャンネルストップの領域を同時に形成することが
でき、従来側工程であったトランジスタの能動領域と絶
縁分離膜の形成を同時に形成できるともに、感光性高分
子膜（レジスト）の多層化も不必要となるので、製造的
複雑さを低減でき製造上の安定性を増すとともにプロセ
ス・ステップを短縮することができる。

また不純物注入の加速エネルギを上げることにより、ト
ランジスタのゲート電極直下より深い位置に不純物のピ
ークがくるようにすることができるため、トランジスタ
の能動領域となるチャンネルにおいてソース・ドレイン
拡散層からの空乏層の伸びをチャンネル深部で押さえる
ことができるので、ゲート寸法が細くなることによるパ
ンチスルー耐圧の低下による短絡現象を防止することが
できる。また、チャンネルの深さ方向に不純物濃度が連
続的に分布するため、ドレイン拡散層の近傍における電
界集中を効果的に低減でき、微細化されたトランジスタ
で電界集中により発生するホントキャリアを従来のプロ
セスより１７１０程度に減らすごとが可能となる。

その結果、半導体装置の微細化時に発生する様々な傷害
を効果的に抑え、製造的に安定で現状よりも短いステ・
シブで製造コストを低減できしかも高性能な半導体装置
を製造することができる。

〔実施例〕

この発明の一実施例を第１図に基づいて説明する。図は
、ＣＭＯ３−Ｌｓｒにおけるｎチャンネル・ＭＯ８型電
界効果トランジスタに適用した場合のプロセス・フロー
である。

同図（ａｌは、一導電型の半導体基板上に前記一導電型
と反対の導電型の半導体層を形成する工程である。半導
体基板となるシリコン基板１は例えばＰタイプ（１００
）、比抵抗１０〜１５Ω・ａｍ（不純物濃度〜１　×Ｉ
Ｑ”ｃｍ−”）を用いている。また反対の導電型の半導
体層となるＮウェル２の領域に例えば燐イオンを注入し
、Ｎウェル２の領域のみを選択的に酸化して〜６００ｎ
ｍ程度の二酸化シリコン膜３を形成する。つぎに、例え
ばホウ素イオンを注入するが、Ｎウェル２は二酸化シリ
コン膜３があるため、ホウ素イオンはシリコン基板１へ
到達せず、逆にシリコン基板１へ注入される側は後にＰ
ウプル４の領域となる。この後高温で燐イオンとＨ−ウ
素イオンを再拡散（ドライブ・イン）して、共に約５μ
ｍ程度の深さのＮウェル２およびＰウェル４の層を形成
する。

同図Ｔｏ）はシリコン基板１の絶縁分離領域１１に二酸
化シリコン膜９により薄い絶縁膜５を形成するとともに
他の領域に二酸化シリコンｌｌｌ９およびシリコン窒化
膜１０により厚い絶縁膜６を形成する工程および厚い絶
縁膜６の下にトランジスタ能動領域のチャンネルドープ
の領域７を形成するとともに薄い絶縁膜５の下にチャン
ネルストップの領域８を形成する不純物を厚い絶縁膜６
および薄い絶縁膜５を通してイオン注入する工程である
。

すなわち、同図（ａｌのシリコン基板１上の二酸化シリ
コン膜３を全て除去し、続いて５０ｎｍ以下の薄い二酸
化シリコン膜９を全面に形成した後、たとえば化学的気
相成長方法（Ｃ，Ｖ、Ｄ）を用いて２００ｎｍ以下のシ
リコン窒化膜１０を形成する。そして、絶縁分離領域１
１となる部分のみ化学的処理を用いてシリコン窒化膜１
０を除去する。このとき、薄い絶縁膜５は二酸化シリコ
ン膜９により絶縁分離領域１１に形成され、厚い絶縁膜
６は二酸化シリコン膜９およびシリコン窒化膜１０によ
り形成される。

つぎのイオン注入の工程では、ｎチャンネル・ＭＯ３型
電界効果トランジスタに適用するので、ｐチャンネル・
　ＭＯ５型電界効果トランジスタが形成されるＮウェル
２の領域には不純物イオンが注入されないように、感光
性高分子膜（レジスト）でＮウェル領域を覆い注入マス
ク１２とする。このとき、Ｐウェル４上は薄い絶縁膜５
と厚い絶縁膜６で覆われた領域に区別される。不純物と
してたとえばホウ素イオンを加速エネルギ６０ＫｅＶ、
注入量８　ｘ１０＋ｚｃｍ−２でイオン注入を行う。こ
のとき、ホウ素イオンＢ゛がシリコン基板１へ到達する
割合は、薄い二酸化シリコン膜（５０ｎｍ）　　９で約
９０％以上、二酸化シリコン膜９とシリコン窒化膜（合
計２５０ｎｍ以下＞１０で約１０Ｘ以下となる。

同図（ｃ）は前記薄い絶縁膜５を厚くして絶縁分離膜１
３を形成する工程である。これは薄い絶縁膜のみ選択的
に厚い二酸化シリコン膜を形成する一方厚い絶縁膜を堆
積した領域は非酸化の状態で残すものである。すなわち
、同図（ｂ）の前記感光性高分子膜１２を除去した後、
酸化性雰囲気の中で熱酸化を行う。この結果、薄い二酸
化シリコン膜９は追加酸化されて〜７００ｎｍ程度の二
酸化シリコン膜となり絶縁分離膜】３を形成する。一方
、シリコン窒化膜１０はほとんど酸化されず、この領域
がトランジスタの能動領域となる。このとき、絶縁分離
膜１３の直下の注入不純物はチャンネルストップとして
絶縁分離作用を行い、トランジスタ能動領域の注入不純
物はゲートしきい値電圧の制御として働く。

同図（ｄｉは前記半導体基板および前記Ｒ電型半導体層
上に互いに反対の型のトランジスタを形成する工程であ
る。ここではｌ〕チャンネル間間型型トランジスタソー
ス・ドレイン２重構造（ＬＤＤ：Ｉｊｇｈｔｌｙ　Ｄｏ
ｐｅｄ　Ｄｒａｉｎ）　１４を有し、ｐチャンネルＭＯ
５型トランジスタは形状的にサイドウオールを持ってい
るが、単層のソース・ドレイン構造１５である６　１７
はゲート電極である。

最後にｎチャンネルＭＯ３型トランジスタとｐチャンネ
ルＭＯ３型トランジスタを相補的に接続することにより
ＣｊｌＯ３−ＬＳＩの回路を実現することができる。

この実施例によれば、シリコン基板Ｊの絶縁分離領域１
１に薄い絶縁膜５を形成するとともに他の領域に厚い絶
縁膜６を形成し、これらを通して不純物をイオン注入す
るため、絶縁膜の膜厚差を利用してシリコン基板１への
不純物の到達量を変えることにより表面濃度を制御でき
、したがって−回の不純物のイオン注入により、チャン
ネルドープおよびチャンネルストップの領域７．８を同
時に形成することができ、従来側工程であったトランジ
スタの能動領域と絶縁分離膜の形成を同時に形成できる
ともに、感光性高分子膜（レジスト）の多層化も不必要
となるので、製造的複雑さを低減でき製造上の安定性を
増すとともにプロセス・ステップを短縮することができ
る。

また不純物注入の加速エネルギを上げることにより、？
ｌＯ３型のトランジスタのゲート電極直下より深い位置
に不純物のピークがくるようにすることができるため、
トランジスタの能動領域となるチャンネルにおいてソー
ス・ドレイン拡散層からの空乏層の伸びをチャンネル深
部で押さえることができるので、ゲート寸法が細くなる
ことによるパンチスルー耐圧の低下による短絡現象を防
止することができる。また、チャンネルの深さ方向に不
純物濃度が連続的に分布するため、ドレイン拡散層の近
傍における電界集中を効果的に低減でき、微細化された
ＭＯＳ型のトランジスタで電界集中により発生するホッ
トキャリアを従来のプロセスより１７１０程度に減らす
ことが可能となる。

その結果、ＣＭＯ３型の半導体装置の微細化時に発生す
る様々な傷害を効果的に抑え、製造的に安定で現状より
も短いステップで製造コストを低減できしかも高性能な
ＣＭＯ８型半導体装置を製造することができる。

〔発明の効果〕

この発明の半導体装置の製造方法によれば、半導体基板
の絶縁分離領域に薄い絶縁膜を形成するとともに他の領
域に厚い絶縁膜を形成し、これらを通して不純物をイオ
ン注入するため、従来と比較して製造的複雑さを低減で
き製造上の安定性を増すとともにプロセス・ステップを
短縮することができる。

また不純物注入の加速エネルギを制御するごとにより、
半導体装置の微細化時に発生する様々な傷害を効果的に
抑え、製造的に安定で現状よりも短いステップで製造コ
ストを低減でき、しかも高性能な半導体装置を製造する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の工程説明図である。 １・・・半導体基板であるシリコン基板、２・・・半導
体層となるＮウェル、５・・・薄い絶縁膜、６・・・厚
い絶縁膜、７・・・チャンネルドープの領域、８・・・
チャンネルストップの領域、１１・・・絶縁分離領域、
１３・・・絶縁分離膜

Claims (1)

【特許請求の範囲】
1. 一導電型の半導体基板上に前記一導電型と反対の導電型
   の半導体層を隣接形成する工程と、前記半導体基板の絶
   縁分離領域に薄い絶縁膜を形成するとともに他の領域に
   厚い絶縁膜を形成する工程と、前記厚い絶縁膜の下にト
   ランジスタ能動領域のチンネルドープの領域を形成する
   とともに前記薄い絶縁膜の下にチャンネルストップの領
   域を形成する不純物を前記厚い絶縁膜および薄い絶縁膜
   を通してイオン注入する工程と、前記薄い絶縁膜を厚く
   して絶縁分離膜を形成する工程と、前記半導体基板およ
   び前記半導体層上に互いに反対の型のトランジスタを形
   成する工程とを含む半導体装置の製造方法。