JP2011146694A5 - - Google Patents

Claims (12)

1. 絶縁表面上の酸化物半導体層と、
   前記酸化物半導体層上のゲート絶縁層と、
   前記ゲート絶縁層上のゲート電極層と、
   前記ゲート絶縁層、前記酸化物半導体層、及び前記ゲート電極層上の絶縁層と、
   前記絶縁層上のソース電極層と、
   前記絶縁層上のドレイン電極層と、
   を有し、
   前記酸化物半導体層は、チャネル形成領域、第１の領域及び第２の領域を有し、
   前記第１の領域は、前記ソース電極層と電気的に接続され、
   前記第２の領域は、前記ドレイン電極層と電気的に接続され、
   前記第１の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含み、
   前記第２の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含むことを特徴とする半導体装置。
2. 絶縁表面上の酸化物半導体層と、
   前記酸化物半導体層上のゲート絶縁層と、
   前記ゲート絶縁層上のゲート電極層と、
   前記ゲート絶縁層、前記酸化物半導体層、及び前記ゲート電極層上の絶縁層と、
   前記絶縁層上のソース電極層と、
   前記絶縁層上のドレイン電極層と、
   を有し、
   前記酸化物半導体層は、チャネル形成領域、第１の領域及び第２の領域を有し、
   前記第１の領域は、前記ソース電極層と電気的に接続され、
   前記第２の領域は、前記ドレイン電極層と電気的に接続され、
   前記第１の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含み、
   前記第２の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含み、
   前記酸化物半導体層は、前記酸化物半導体層の表面に対して略垂直な方向にｃ軸が配向する結晶を有する領域を有することを特徴とする半導体装置。
3. 絶縁表面上の酸化物半導体層と、
   前記酸化物半導体層上のゲート絶縁層と、
   前記ゲート絶縁層上のゲート電極層と、
   前記ゲート絶縁層、前記酸化物半導体層、及び前記ゲート電極層上の絶縁層と、
   前記絶縁層上のソース電極層と、
   前記絶縁層上のドレイン電極層と、
   を有し、
   前記酸化物半導体層は、チャネル形成領域、第１の領域及び第２の領域を有し、
   前記第１の領域は、前記ソース電極層と電気的に接続され、
   前記第２の領域は、前記ドレイン電極層と電気的に接続され、
   前記第１の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含み、
   前記第２の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を多く含み、
   前記酸化物半導体層は、前記酸化物半導体層の表面に対して垂直な方向から−１０°以内または＋１０°以内の方向にｃ軸が配向する結晶を有する領域を有することを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記チャネル形成領域は、電気的に真性であることを特徴とする半導体装置。
5. 請求項１乃至請求項３のいずれか一において、
   前記チャネル形成領域のキャリア濃度は、１×１０ ^１４ ／ｃｍ ^３ 未満であることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含むことを特徴とする半導体装置。
7. 絶縁表面上に酸化物半導体層を形成し、
   前記酸化物半導体層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上にゲート電極層を形成し、
   前記ゲート電極層をマスクとして、前記酸化物半導体層にチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を添加し、
   前記ゲート絶縁層、前記酸化物半導体層、及び前記ゲート電極層上に絶縁層を形成し、
   前記絶縁層上に、ソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
8. 絶縁表面上に、酸化物半導体層を形成し、
   前記酸化物半導体層に４００℃以上７５０℃以下の熱処理を行い、
   前記熱処理後、前記酸化物半導体層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上にゲート電極層を形成し、
   前記ゲート電極層をマスクとして、前記酸化物半導体層にチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を添加し、
   前記ゲート絶縁層、前記酸化物半導体層、及び前記ゲート電極層上に絶縁層を形成し、
   前記絶縁層上に、ソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
9. 絶縁表面上に、酸化物半導体層を形成し、
   前記酸化物半導体層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上にゲート電極層を形成し、
   前記ゲート電極層をマスクとして、前記酸化物半導体層にチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を添加し、
   前記元素が添加された酸化物半導体層に２００℃以上６００℃以下の加熱処理を行い、
   し、
   前記ゲート絶縁層、前記酸化物半導体層、及びゲート電極層上に絶縁層を形成し、
   前記絶縁層上に、ソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
10. 絶縁表面上に、酸化物半導体層を形成し、
    前記酸化物半導体層に４００℃以上７５０℃以下の熱処理を行い、
    前記熱処理後、前記酸化物半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極層を形成し、
    前記ゲート電極層をマスクとして、前記酸化物半導体層にチタン、タングステン、モリブデン、アルミニウム、コバルト、亜鉛、インジウム、シリコン、ボロン、水素、窒素のいずれか一または複数から選択された元素を添加し、
    前記元素が添加された酸化物半導体層に２００℃以上６００℃以下の加熱処理を行い、
    し、
    前記ゲート絶縁層、前記酸化物半導体層、及びゲート電極層上に絶縁層を形成し、
    前記絶縁層上に、ソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
11. 請求項７乃至請求項１０のいずれか一において、
    前記元素は、イオン注入法またはドーピング法を用いて添加されることを特徴とする半導体装置の作製方法。
12. 請求項７乃至請求項１１のいずれか一において、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を含むことを特徴とする半導体装置の作製方法。