KR101751661B1 - 트랜지스터의 제작 방법 - Google Patents

트랜지스터의 제작 방법 Download PDF

Info

Publication number
KR101751661B1
KR101751661B1 KR1020167019519A KR20167019519A KR101751661B1 KR 101751661 B1 KR101751661 B1 KR 101751661B1 KR 1020167019519 A KR1020167019519 A KR 1020167019519A KR 20167019519 A KR20167019519 A KR 20167019519A KR 101751661 B1 KR101751661 B1 KR 101751661B1
Authority
KR
South Korea
Prior art keywords
layer
region
oxide semiconductor
hydrogen
semiconductor layer
Prior art date
Application number
KR1020167019519A
Other languages
English (en)
Other versions
KR20160088448A (ko
Inventor
준이찌로 사까따
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160088448A publication Critical patent/KR20160088448A/ko
Application granted granted Critical
Publication of KR101751661B1 publication Critical patent/KR101751661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Abstract

수소를 포함하는 산화물 반도체층 위에 수소 배리어층을 선택적으로 제공하고, 산화 처리를 행함으로써 산화물 반도체층 내의 소정의 영역으로부터 선택적으로 수소를 탈리시켜, 산화물 반도체층에 도전율이 다른 영역을 형성한다. 그 후, 산화물 반도체층에 형성된 도전율이 다른 영역을 사용하여 채널 형성 영역, 소스 영역 및 드레인 영역을 형성할 수 있다.

Description

트랜지스터의 제작 방법{METHOD FOR MANUFACTURING TRANSISTOR}
본 발명은 산화물 반도체층을 사용하는 트랜지스터의 제작 방법에 관한 것이며, 또한 트랜지스터를 포함하는 반도체 장치의 제작 방법에 관한 것이다.
다양한 금속 산화물이 다양한 용도에 이용되고 있다. 산화인듐은 잘 알려진 재료이며, 액정 모니터 등에 필요한 투명 전극 재료로서 이용되고 있다.
어떤 금속 산화물은 반도체 특성을 갖는다. 반도체 특성을 갖는 금속 산화물은 화합물 반도체의 일종이다. 화합물 반도체는 서로 결합된 2종 이상의 원자를 사용하여 형성되는 반도체이다. 일반적으로, 금속 산화물은 절연체가 된다. 그러나, 금속 산화물에 포함되는 원소의 조합에 따라 금속 산화물은 반도체가 되는 것으로 알려져 있다.
예를 들면, 산화텅스텐, 산화주석, 산화인듐, 산화아연 등은 반도체 특성을 갖는 금속 산화물인 것으로 알려져 있다. 이러한 금속 산화물을 사용하여 형성되는 투명 반도체층을 채널 형성 영역으로 하는 박막 트랜지스터가 개시되어 있다(특허문헌 1 내지 4 및 비특허문헌 1).
또한, 금속 산화물로서 일원계 산화물뿐만 아니라 다원계 산화물도 알려져 있다. 예를 들면, 동족 화합물(homologous compound)인 InGaO3(ZnO)m(m은 자연수)은 알려진 재료이다(비특허문헌 2 내지 4).
또한, 이러한 In-Ga-Zn계 산화물을 박막 트랜지스터("TFT"라고도 함)의 채널층에 적용 가능한 것이 확인되었다(특허문헌 5 및 비특허문헌 5 및 6).
또한, 산화물 반도체가 수소를 포함하게 함으로써 산화물 반도체의 전기 저항을 감소시키는, 산화물 반도체를 사용한 트랜지스터의 제작 방법이 제안되어 있다. 예를 들면 특허문헌 6에서는, 소스 전극 및 드레인 전극에 수소를 첨가하고, 소스 전극 및 드레인 전극에 포함되는 수소를 산화물 반도체에 확산시키는 방법이 개시되어 있다.
일본 공개 특허 공보 S60-198861호 일본 공개 특허 공보 H8-264794호 PCT 국제 출원의 일본 출원 H11-505377호 일본 공개 특허 공보 제2000-150900호 일본 공개 특허 공보 제2004-103957호 일본 공개 특허 공보 제2008-72025호
Figure 112016069580649-pat00001
Figure 112016069580649-pat00002
Figure 112016069580649-pat00003
Figure 112016069580649-pat00004
Figure 112016069580649-pat00005
Figure 112016069580649-pat00006
그러나, 소스 전극 및 드레인 전극으로 산화물 반도체에 수소를 확산시킬 경우, 산화물 반도체의 두께 방향에 걸쳐(산화물 반도체의 소스 전극 및 드레인 전극과 접하는 면의 반대측의 면까지) 수소를 확산시켜 저항을 낮게 하는 것은 곤란하다. 또한, 산화물 반도체층의 평면 방향(기판과 평행한 방향)에서의 수소 농도의 분포가 소스 전극 및 드레인 전극의 형상에 의존하는 문제가 있다.
상기 문제를 감안하여, 산화물 반도체층을 포함하는 트랜지스터에서 산화물 반도체층의 주어진 영역에 도전율이 다른 영역을 형성하는 방법을 제공하는 것이 본 발명의 목적이다.
본 발명의 실시예에 따르면, 수소를 포함하는 산화물 반도체층 위에 수소 배리어층을 선택적으로 제공하고, 산화 처리를 행함으로써 산화물 반도체층 내의 소정의 영역으로부터 선택적으로 수소를 탈리시켜, 산화물 반도체층에 도전율이 다른 영역을 형성한다. 산화물 반도체층에 형성된 도전율이 다른 영역을 사용하여, 채널 형성 영역, 소스 영역 및 드레인 영역을 형성할 수 있다. 이러한 경우, 산화물 반도체층에 미리 수소를 포함시켜, 산화물 반도체층에 제공되는 소스 영역과 드레인 영역 간의 도전율의 편차를 저감할 수 있다. 또한, 수소 배리어층을 제공하는 위치를 제어하여, 산화물 반도체층에 도전율이 다른 영역을 적절하게 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층의 적어도 일부가 노출되도록 산화물 반도체층 위에 수소 배리어층을 선택적으로 형성하고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에 제1 영역과, 상기 제1 영역보다 적은 양의 수소를 포함하는 제2 영역을 형성하고; 제2 영역을 사용하여 채널 형성 영역을 형성하고, 제1 영역을 사용하여 소스 영역 및 드레인 영역을 형성한다.
본 발명의 다른 실시예에 따르면, 기판 위에 게이트 전극을 형성하고; 게이트 전극 위에 게이트 절연층을 형성하고; 게이트 절연층 위에 소스 전극층 및 드레인 전극층을 형성하고; 소스 전극층 및 드레인 전극층 위에, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층 위에 수소 배리어층을 형성하고; 수소 배리어층을 에칭하여, 적어도 소스 전극층 및 드레인 전극층 위에 형성된 산화물 반도체층의 부분 위에 수소 배리어층을 잔존시키고, 게이트 전극 위에서 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분의 표면을 노출시키고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에서, 표면이 노출된 영역이 수소 배리어층 아래에 위치하는 영역보다 적은 양의 수소를 포함한다.
본 발명의 다른 실시예에 따르면, 기판 위에 게이트 전극을 형성하고; 게이트 전극 위에 게이트 절연층을 형성하고; 게이트 절연층 위에 소스 전극층 및 드레인 전극층을 형성하고; 소스 전극층 및 드레인 전극층 위에, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층 위에 수소 배리어층을 형성하고; 수소 배리어층을 에칭하여, 적어도 소스 전극층 및 드레인 전극층 위에 형성된 산화물 반도체층의 부분 위와, 게이트 전극 위에서 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분 위에 수소 배리어층을 잔존시키고, 게이트 전극 위에서 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분의 표면을 노출시키고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에서, 표면이 노출된 영역이 수소 배리어층 아래에 위치하는 영역보다 적은 양의 수소를 포함한다.
본 발명의 다른 실시예에 따르면, 기판 위에 게이트 전극을 형성하고; 게이트 전극 위에 게이트 절연층을 형성하고; 게이트 절연층 위에, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층 위에 수소 배리어층을 형성하고; 수소 배리어층을 에칭하여, 적어도 게이트 전극 위에 위치하는 산화물 반도체층의 부분의 표면을 노출시키고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에서, 표면이 노출된 영역이 수소 배리어층 아래에 위치하는 영역보다 적은 양의 수소를 포함한다.
본 발명의 다른 실시예에 따르면, 기판 위에 소스 전극층과 드레인 전극층을 형성하고; 소스 전극층 및 드레인 전극층 위에, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층 위에 수소 배리어층을 형성하고; 수소 배리어층을 에칭하여, 적어도 소스 전극층 및 드레인 전극층 위에 형성된 산화물 반도체층의 부분 위에 수소 배리어층을 잔존시키고, 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분의 표면을 노출시키고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에서, 표면이 노출된 영역이 수소 배리어층 아래에 위치하는 영역보다 적은 양의 수소를 포함하고; 산화물 반도체층 위에 게이트 절연층을 형성하고; 소스 전극층과 드레인 전극층 사이에서 게이트 절연층 위에 위치하는 영역에 게이트 전극을 형성한다.
본 발명의 다른 실시예에 따르면, 기판 위에 소스 전극층과 드레인 전극층을 형성하고; 소스 전극층 및 드레인 전극층 위에, 수소를 포함하는 산화물 반도체층을 형성하고; 산화물 반도체층 위에 수소 배리어층을 형성하고; 수소 배리어층을 에칭하여, 적어도 소스 전극층 및 드레인 전극층 위에 형성된 산화물 반도체층의 부분 위와, 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분 위에 수소 배리어층을 잔존시키고, 소스 전극층과 드레인 전극층 사이에 위치하는 영역에 형성된 산화물 반도체층의 부분의 표면을 노출시키고; 산화 처리를 행함으로써 산화물 반도체층으로부터 수소를 선택적으로 탈리시켜, 산화물 반도체층에서, 표면이 노출된 영역이 수소 배리어층 아래에 위치하는 영역보다 적은 양의 수소를 포함하고; 산화물 반도체층 위에 게이트 절연층을 형성하고; 소스 전극층과 드레인 전극층 사이에 위치하는 영역에서 게이트 절연층 위에 게이트 전극을 형성한다.
또한, 본 명세서에서 사용될 수 있는 산화물 반도체의 일례로서는, InMO3(ZnO)m(m>0, m은 정수에 한정되지 않음)으로 표현되는 산화물 반도체가 있다. 여기에서, M은 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn) 및 코발트(Co)로부터 선택되는 하나 이상의 금속 원소를 나타낸다. 예를 들어, M으로서 Ga가 선택되는 경우는 Ga만이 사용되는 경우뿐만 아니라, Ga와 Ni 또는 Fe 등의 Ga 이외의 상기 금속 원소가 선택되는 경우를 포함한다. 상기 산화물 반도체에서, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe 또는 Ni 등의 천이 금속 원소, 또는 천이 금속의 산화물을 포함하는 산화물 반도체가 있다. 본 명세서에서는, 상기 산화물 반도체 중, M으로서 적어도 갈륨을 포함하는 산화물 반도체를 In-Ga-Zn-O계 산화물 반도체라고 부르고, 해당 재료를 이용한 박막을 소정의 경우 In-Ga-Zn-O계 비-단결정막이라고 부른다.
본 명세서에서, 산화질화실리콘은 질소보다 산소의 함유량이 많은 물질을 의미하며, RBS(rutherford backscattering spectrometry) 및 HFS(hydrogen forwardscattering spectrometry)에 의해 측정을 수행하는 경우에, 산화질화실리콘은 바람직하게는 농도 범위가 각각 50at.% 내지 70at.%, 0.5at.% 내지 15at.%, 25at.% 내지 35at.%, 및 0.1at.% 내지 10at.%인 산소, 질소, 실리콘 및 수소를 포함한다. 또한, 질화산화실리콘은 산소보다 질소의 함유량이 많은 물질을 의미하며, RBS 및 HFS를 사용하여 측정을 수행하는 경우에, 질화산화실리콘은 바람직하게는 농도 범위가 각각 5at.% 내지 30at.%, 20at.% 내지 55at.%, 25at.% 내지 35at.% 및 10at.% 내지 30at.%인 산소, 질소, 실리콘 및 수소를 포함한다. 다만, 산화질화실리콘 또는 질화산화실리콘에 포함되는 원자의 총수를 100at.%라고 정의할 때, 질소, 산소, 실리콘 및 수소의 함유 비율이 상기 주어진 범위 내에 포함되는 것으로 한다.
또한, 본 명세서에서, 반도체 장치는 반도체 특성을 이용하여 기능할 수 있는 모든 장치를 가리키고, 표시 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치의 범주에 포함된다. 또한, 본 명세서에서, 표시 장치는 발광 장치와 액정 표시 장치를 포함한다. 발광 장치는 발광 소자를 포함하고, 액정 표시 장치는 액정 소자를 포함한다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 나타낸다. 구체적으로는, 발광 소자는 무기 EL(electroluminescence) 소자, 유기 EL 소자 등을 나타낸다.
수소를 포함하는 산화물 반도체층 위에 수소 배리어층을 선택적으로 제공하고, 산화 처리를 행함으로써 산화물 반도체층으로부터 선택적으로 수소를 탈리시킴으로써, 산화물 반도체층 내의 주어진 영역에 도전율이 다른 영역을 형성할 수 있다.
도 1a 내지 도 1d는 실시의 형태 1에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 2a 및 도 2b는 실시의 형태 1에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 3a 내지 도 3e는 실시의 형태 2에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 4a 및 도 4b는 실시의 형태 2에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 5는 실시의 형태 2에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 6a 내지 도 6e는 실시의 형태 3에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 7a 내지 도 7e는 실시의 형태 4에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 8a 내지 도 8c는 실시의 형태 4에 따른 트랜지스터의 제작 방법의 일례를 설명하는 도면.
도 9의 (a) 내지 (d)는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 10의 (a) 내지 (d)는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 11는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 12는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 13은 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 14는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 15는 실시의 형태 5에 따른 반도체 장치의 제작 방법의 일례를 설명하는 도면.
도 16a 및 도 16b는 실시의 형태 6에 따른 반도체 장치의 일례를 설명하는 도면.
도 17는 실시의 형태 6에 따른 반도체 장치의 일례를 설명하는 도면.
도 18은 실시의 형태 7에 따른 반도체 장치의 일례를 설명하는 도면.
도 19는 실시의 형태 8에 따른 반도체 장치에서의 화소의 등가 회로의 일례를 설명하는 도면.
도 20a 내지 도 20c는 실시의 형태 8에 따른 반도체 장치의 일례를 설명하는 도면.
도 21a 및 도 21b는 실시의 형태 8에 따른 반도체 장치의 일례를 설명하는 도면.
도 22a 및 도 22b는 전자 페이퍼의 적용의 일례를 설명하는 도면.
도 23은 전자 서적의 일례를 도시하는 외관도.
도 24a 및 도 24b는 텔레비전 장치 및 디지털 포토 프레임의 일례를 도시하는 외관도.
도 25a 및 도 25b는 오락기의 일례를 도시하는 외관도.
도 26a 및 도 26b는 휴대 전화기의 일례를 도시하는 외관도.
이하에서는 본 발명의 실시의 형태에 대해서 첨부 도면을 참조하여 설명한다. 단, 본 발명은 이하의 실시의 형태의 기재 내용에 한정되지 않고, 본 발명의 취지 및 범위로부터 일탈하지 않고 본 발명의 형태 및 상세를 다양한 방식으로 변경할 수 있다는 것은 당업자에게 자명하다. 또한, 다른 실시의 형태에 따른 임의의 구성은 적절하게 서로 조합될 수 있다. 또한, 이하에 설명하는 본 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분을 나타내는 도면 부호는 다른 도면들에서 공통으로 사용되고, 그 반복된 설명은 생략한다.
(실시의 형태 1)
본 실시의 형태에서는, 트랜지스터의 제작 방법의 일례에 대해서 도면을 참조하여 설명한다.
우선, 기판(201) 위에 수소를 포함하는 산화물 반도체층(108)을 형성한다(도 1a 참조).
산화물 반도체층(108)은 수소 또는 중수소를 첨가하여 전기 저항이 저하하는 재료를 사용하여 형성될 수 있다. 예를 들면, 산화물 반도체층(108)은 적어도 인듐, 아연, 갈륨 및 수소를 포함하는 산화물 반도체를 사용하여 형성될 수 있다. 이 경우, In, Ga, 및 Zn을 포함하는 산화물 반도체 타겟(예를 들면, In2O3:Ga2O3:ZnO = 1:1:1)을 채용한 스퍼터링법에 의해, 수소 가스를 도입하여 성막하는 것에 의해, 수소를 포함하는 산화물 반도체층(108)을 형성할 수 있다.
성막 분위기에 수소를 도입하여 산화물 반도체층(108)을 형성하는 것에 의해, 산화물 반도체층(108)을 두껍게 형성한 경우에도, 산화물 반도체층(108) 내로 수소를 균일하게 첨가할 수 있다.
스퍼터링의 조건은 아래와 같이 설정될 수 있다: 기판(201)과 타겟 간의 거리를 30mm 내지 500mm, 압력을 0.01Pa 내지 2.0Pa, 직류(DC) 전원을 0.25kW 내지 5.0kW, 온도를 20도 내지 100도, 분위기를 수소와 아르곤의 혼합 분위기, 수소와 산소의 혼합 분위기, 또는 수소, 아르곤 및 산소의 혼합 분위기로 한다.
수소 가스 대신에, 수증기, 암모니아, 알코올 등의 탄화수소를 사용해도 된다.
상기 스퍼터링법으로서는, 스퍼터링용 전원으로 고주파 전원을 채용하는 RF 스퍼터링법, 직류 전원을 사용하는 DC 스퍼터링법, 펄스식으로 직류 바이어스를 인가하는 펄스 DC 스퍼터링법 등을 이용할 수 있다.
또한, 본 실시의 형태에서, 산화물 반도체층(108)은 In-Ga-Zn-O계 비-단결정막에 한정되지 않는다. 대안적으로, 산화물 반도체층(108)은 수소 또는 중수소를 첨가함으로써 전기 저항이 저하하는 재료(예를 들면, 산화아연(ZnO), 산화인듐아연(IZO), 갈륨-도핑 산화아연(GZO) 등)를 사용하여 형성될 수 있다. 이들 재료 중 임의의 것을 사용하는 경우에도, 수소를 도입하면서 성막을 함으로써, 수소를 포함하는 산화물 반도체층을 형성할 수 있다.
수소를 포함하는 산화물 반도체의 형성 방법으로서, 상기한 바와 같이 산화물 반도체층(108)의 성막 분위기에 수소를 도입하는 방법에 추가하여, 산화물 반도체층(108)의 형성 후에 산화물 반도체층(108)에 수소 플라스마 처리, 이온 주입법, 이온 도핑법 등에 의해 수소를 첨가해도 좋다.
또한, 산화 처리 전에, 산화물 반도체층(108)의 수소 농도가 1×1018 atoms/cm3 내지 1×1023 atoms/cm3의 범위가 되도록 산화물 반도체층(108)을 형성하는 것이 바람직하다.
또한, 막에 포함되는 수소 농도는 2차 이온 질량 분석법(SIMS)에 의해 측정될 수 있다.
다음, 산화물 반도체층(108) 위에 수소 배리어층(112)을 형성한다(도 1b 참조).
수소 배리어층(112)은 후에 행해지는 열처리 등의 산화 처리 시에 산화물 반도체층(108)으로부터 탈리되는 수소를 차단(block)한다면 임의의 막일 수 있다. 수소 배리어층(112)은 예를 들면 질화실리콘막, 질화산화실리콘막, 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 산화티탄막, 산화탄탈막, 질화티타늄막, 및 질화탄탈막으로부터 선택되는 단층막 또는 이들의 2개 이상의 층을 포함하는 적층막일 수 있다.
수소 배리어층(112)을 설치함으로써, 후에 행해지는 산화 처리 시에 수소 배리어층(112) 아래에 위치되는 산화물 반도체층(108)으로부터 수소가 탈리(desorption)하는 것을 억제할 수 있다.
다음, 수소 배리어층(112)을 에칭하여, 수소 배리어층(112)의 일부(수소 배리어층(113))을 잔존시키고 산화물 반도체층(108)의 일부를 노출시킨다(도 1c 참조).
또한, 수소 배리어층(113)을 액적 토출법, 스크린 인쇄법 등에 의해 기판(201) 위에 선택적으로 형성하는 것도 가능하다. 이 경우, 수소 배리어층(112)의 에칭 공정을 생략할 수 있다.
다음, 산화 처리를 행함으로써 산화물 반도체층(108)으로부터 수소를 탈리시켜, 산화물 반도체층(108)에 제1 영역(108a)과, 제1 영역(108a)보다 수소를 더 적게 포함하는 제2 영역(108b)을 형성한다(도 1d 참조). 산화 처리를 행함으로써, 제2 영역(108b)의 도전율은 제1 영역(108a)의 도전율보다 낮아진다.
산화 처리로서는, 산소 분위기(대기 분위기를 포함) 또는 질소 분위기에서의 열처리, 산소 플라스마 처리 등을 행할 수 있다. 대안적으로, 이들 처리 중 임의의 것을 서로 조합시켜도 된다. 또한, 열처리는 150도 내지 1000도, 바람직하게는 200도 내지 500도로 행할 수 있다.
산화 처리를 행함으로써, 산화물 반도체층(108)에서 수소 배리어층(113)이 형성되지 않은 부분(노출된 부분)으로부터, 산화물 반도체층(108)에 포함되는 많은 양의 수소가 선택적으로 분위기 중으로 탈리하여, 제2 영역(108b)이 형성된다.
또한, 도 1d는 편의상, 많은 양의 수소를 포함하는 제1 영역(108a)이 수소 배리어층(113) 아래에 마련되고, 적은 양의 수소를 포함하는 제2 영역(108b)이, 수소 배리어층(113)이 마련되지 않은 영역에 마련되는 경우를 나타내고 있다; 그러나, 본 실시의 형태에는 제1 영역(108a)와 제2 영역(108b) 중 하나와 제1 영역(108a)와 제2 영역(108b) 중 다른 하나 사이에 수소의 농도 구배가 형성되는 경우도 포함된다.
또한, 산화 처리로서, 산화물 반도체층(108)에 접하여, 산화물 반도체층(108)에 포함되는 수소를 흡착하는 층(수소 흡착층)을 형성한 후에 열처리를 행해도 된다. 예를 들면, 산화물 반도체층(108)의 일부를 노출시킨 후(도 1c 참조), 적어도 노출된 산화물 반도체층(108)에 접하도록 수소 흡착층(115)을 형성한다(도 2a 참조). 그 후, 열처리를 행할 수 있다. 이 경우, 열처리에 의해 수소 흡착층(115)에 접하는 산화물 반도체층(108)에 포함되는 수소는 수소 흡착층(115)으로 이동하여, 산화물 반도체층(108)에 제2 영역(108b)이 형성된다(도 2b 참조).
수소 흡착층(115)은 산화 처리 시에 산화물 반도체층(108)에 포함되는 수소를 흡착하여 산화물 반도체층(108)의 수소 농도를 효과적으로 저감할 수 있는 막이면 된다. 또한, 산화물 반도체층(108)에 수소 배리어층(113) 및 수소 흡착층(115)을 접하게 하여 형성할 경우에는, 수소 배리어층(113)에 접하는 영역에 비해 수소 흡착층(115)에 접하는 영역으로부터 보다 많은 수소를 탈리시키도록 수소 흡착층(115)에 사용되는 재료를 선택한다.
수소 흡착층(115)은 비결정(amorphous) 실리콘막, 다결정 실리콘막, 및 산화텅스텐막으로부터 선택되는 단층막, 또는 이들의 2개 이상의 층을 포함하는 적층막일 수 있다. 대안적으로, 수소 흡착층(115)으로서, 다공질 실리콘막 등의 다공질 구조를 포함하는 막을 사용할 수 있다.
수소 흡착층(115)은 산화 처리 후에 제거하면 좋다. 또한, 후의 공정에서, 수소 흡착층(115)으로부터 산화물 반도체층(108)으로의 수소의 확산(역확산)이 문제를 야기하지 않는 경우에는, 수소 흡착층(115)을 잔존시켜도 좋다. 예를 들면, 산화물 반도체층(108)으로부터 수소 흡착층(115)으로 받아들여진 수소가 열처리에 의해 수소 흡착층(115)으로부터 외부로 방출되어 있는 경우에는, 수소 흡착층(115)을 잔존시킬 수 있다. 이 경우, 수소 흡착층(115)을 제거하는 공정을 생략할 수 있다.
그 후, 산화물 반도체층(108)에서, 상대적으로 적은 양의 수소를 포함하는 제2 영역(108b)이 채널 형성 영역으로 기능하고 제1 영역(108a)이 소스 영역 및 드레인 영역으로 기능하는 트랜지스터를 형성할 수 있다.
또한, 산화물 반도체층(108)의 제2 영역(108b)을 트랜지스터의 채널 형성 영역으로 사용하는 경우에는, 산화 처리에 의해 산화물 반도체층(108)의 제2 영역(108b)의 수소 농도를 1×1016 atoms/cm3 이상 1×1021 atoms/cm3 이하로 설정하는 것이 바람직하다.
이러한 방식으로, 수소를 포함하는 산화물 반도체층(108) 위에 수소 배리어층(113)을 선택적으로 형성한 후, 산화물 반도체층(108)의 소정의 영역으로부터 선택적으로 많은 양의 수소를 탈리시킴으로써, 산화물 반도체층(108)에 도전율이 다른 영역을 형성할 수 있다. 이 경우, 수소 배리어층(113)을 마련하는 위치를 제어 하는 것에 의해, 산화물 반도체층(108)에서 도전율이 다른 영역을 적절하게 형성할 수 있다. 또한, 미리 수소를 포함하는 산화물 반도체층(108)을 형성한 후, 소정의 영역으로부터 수소를 탈리시킴으로써, 산화물 반도체층(108)의 두께 방향에서도 산화물 반도체층(108)에 수소를 포함할 수 있다. 특히, 산화물 반도체층(108) 내에 수소를 균일하게 첨가하는 것에 의해, 산화물 반도체층(108)에 마련되어진 소스 영역과 드레인 영역 간의 도전율의 편차를 저감할 수 있다.
또한, 본 실시의 형태에서, 트랜지스터는 탑 게이트형 또는 보텀 게이트형으로 해도 된다.
탑 게이트형 트랜지스터의 경우에는, 도 1d의 공정 후에, 산화물 반도체층(108)의 제2 영역(108b) 위에 게이트 절연층을 개재하여 게이트 전극을 형성하면 좋다. 또한, 보텀 게이트형 트랜지스터의 경우에는, 도 1a의 공정 전에, 미리 산화물 반도체층(108)의 제2 영역(108b) 아래에 게이트 절연층을 개재하여 게이트 전극을 형성하면 좋다.
또한, 본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합시킬 수 있다.
(실시의 형태 2)
본 실시의 형태에서는, 실시의 형태 1에서 설명된 보텀 게이트형 트랜지스터의 제작 방법의 일례에 관해서 도면을 참조하여 설명한다.
우선, 기판(100) 위에 게이트 전극(102)을 형성하고, 계속해서 게이트 전극(102) 위에 게이트 절연층(104)을 형성한다. 그 후, 게이트 절연층(104) 위에 소스 전극층(106a) 및 드레인 전극층(106b)을 형성한다(도 3a 참조).
기판(100)은 절연 표면을 구비하는 기판이라면 임의의 기판일 수 있다. 예를 들면 유리 기판을 사용할 수 있다. 대안적으로, 기판(100)으로서, 세라믹 기판, 석영 기판, 및 사파이어 기판 등의 절연체를 사용하여 형성되는 절연성 기판; 실리콘 등의 반도체 재료를 사용하여 형성되는 반도체 기판의 표면을 절연 재료로 피복한 것; 및 금속 또는 스테인레스 등의 도전체를 사용하여 형성되는 도전성 기판의 표면을 절연 재료로 피복한 것을 이용할 수 있다. 또한, 제작 공정의 열처리에 견딜 수 있는 것이라면, 플라스틱 기판을 이용할 수도 있다.
도전층을 기판(100)의 전체면 위에 형성한 후, 도전층을 포토리소그래피법에 의해 에칭하여, 게이트 전극(102)을 형성할 수 있다. 게이트 전극(102)은 게이트 배선 등의 도전층을 사용하여 형성되는 전극 및 배선을 포함한다.
게이트 전극(102)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 또는 티타늄(Ti) 등의 도전성 재료를 사용하여 형성되는 것이 바람직하다. 또한, 배선 및 전극으로서 알루미늄을 사용하는 경우, 알루미늄은 단독으로 사용되는 경우 내열성이 낮고 부식하기 쉬운 등의 문제점이 있기 때문에, 알루미늄은 내열성을 갖는 도전성 재료와 조합시켜서 사용하는 것이 바람직하다.
내열성을 갖는 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택되는 원소; 상기 원소들 중 임의의 것을 포함하는 합금; 상기 원소들 중 임의의 것들의 조합을 포함하는 합금; 또는 상기 원소들 중 임의의 것을 포함하는 질화물을 사용할 수 있다. 이러한 내열성을 갖는 도전성 재료를 사용하여 형성되는 막과 알루미늄(또는 구리막)을 적층시켜 배선 및 전극을 형성하면 좋다.
또한, 게이트 전극(102)을 액적 토출법, 스크린 인쇄법 등에 의해 기판(100) 위에 선택적으로 형성하는 것도 가능하다.
게이트 절연층(104)은 산화실리콘막, 산화질화실리콘막, 질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 산화탄탈막 등을 사용하여 형성될 수 있다. 대안적으로, 이들 막 중 임의의 것을 적층시켜 형성해도 된다. 이들 막 중 임의의 것은 스퍼터링법 등에 의해 두께를 50nm 이상 250nm 이하로 형성할 수 있다. 예를 들면, 게이트 절연층(104)으로서, 스퍼터링법에 의해 산화실리콘막을 100nm의 두께로 형성할 수 있다.
소스 전극층(106a) 및 드레인 전극층(106b)은 게이트 절연층(104) 위에 도전층을 형성한 후, 포토리소그래피법에 의해 도전층을 에칭하는 것에 의해 형성될 수 있다. 여기에서는, 일례로서, 소스 전극층(106a)과 드레인 전극층(106b)의 일부가 게이트 절연층(104)을 개재하여 게이트 전극(102)과 중첩되도록 소스 전극층(106a)과 드레인 전극층(106b)을 형성하는 경우를 설명한다.
소스 전극층(106a) 및 드레인 전극층(106b)은 스퍼터링법, 진공증착법 등에 의해 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택되는 원소를 포함하는 금속; 상기 원소들 중 임의의 것을 포함하는 합금; 또는 상기 원소들 중 임의의 것을 포함하는 질화물 등의 재료를 사용하여 형성될 수 있다.
예를 들면, 소스 전극층(106a) 및 드레인 전극층(106b)은 몰리브덴막 또는 티타늄막을 포함하는 단층 구조를 구비할 수 있다. 대안적으로, 소스 전극층(106a) 및 드레인 전극층(106b)은 예를 들면 알루미늄막과 티타늄막을 포함하는 적층 구조를 구비할 수 있다. 또한, 소스 전극층(106a) 및 드레인 전극층(106b)은 티타늄막과, 알루미늄막과, 티타늄막을 순차적으로 적층한 3층 구조를 구비할 수 있다. 또한, 소스 전극층(106a) 및 드레인 전극층(106b)은 몰리브덴막과, 알루미늄막과, 몰리브덴막을 순차적으로 적층한 3층 구조를 구비할 수 있다. 또한, 이들 적층 구조에 채용되는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄막(Al-Nd막)을 사용해도 된다. 또한, 소스 전극층(106a) 및 드레인 전극층(106b)은 실리콘을 포함하는 알루미늄막을 포함하는 단층 구조를 구비해도 된다.
소스 전극층(106a) 및 드레인 전극층(106b)은 또한 액적 토출법, 스크린 인쇄법 등에 의해 기판(100) 위에 선택적으로 형성되는 것도 가능하다.
도 3a에서 형성된 소스 전극층(106a)은 트랜지스터의 소스로서 기능하고, 드레인 전극층(106b)은 트랜지스터의 드레인으로서 기능한다. 또한, 트랜지스터의 구동 방법에 따라, 소스 전극층(106a)이 드레인으로서 기능하고, 드레인 전극층(106b)이 소스로서 기능할 수도 있다.
다음, 게이트 절연층(104), 소스 전극층(106a) 및 드레인 전극층(106b)을 커버하도록 산화물 반도체층(108)을 형성한다(도 3b 참조).
산화물 반도체층(108)은 수소 또는 중수소를 첨가하면 전기 저항이 저하하는 재료를 사용하여 형성될 수 있다. 예를 들면, 산화물 반도체층(108)은 In-Ga-Zn-O계 비-단결정막 또는 산화아연(ZnO), 산화인듐아연(IZO), 또는 갈륨 도핑 산화아연(GZO) 등의 산화물 반도체를 사용하여 형성하면 좋다. 또한, 이들 산화물 반도체 중 임의의 것을 성막할 때 분위기 중에 수소를 도입하는 것에 의해, 수소를 포함하는 산화물 반도체층(108)을 형성할 수 있다. 성막 분위기에 수소를 도입해서 산화물 반도체층(108)을 형성하는 것에 의해, 산화물 반도체층(108)을 두껍게 형성하는 경우에도 산화물 반도체층(108) 내에 수소를 균일하게 첨가할 수 있다.
또한, 산화물 반도체층(108)의 형성 후에 산화물 반도체층(108)에 수소 플라스마 처리, 이온 주입법 또는 이온 도핑법에 의해 수소를 첨가해도 좋다.
다음, 산화물 반도체층(108)을 에칭하여 섬 형상의 산화물 반도체층(110)을 형성한 후, 산화물 반도체층(110) 위에 수소 배리어층(112)을 형성한다(도 3c 참조).
또한, 산화물 반도체층(108)을 에칭하기 전에 수소 배리어층(112)을 형성한다. 그 후, 산화물 반도체층(108) 및 수소 배리어층(112)을 에칭해도 좋다.
다음, 수소 배리어층(112)을 에칭하여 수소 배리어층(112)의 일부(수소 배리어층(113))를 잔존시키고, 게이트 전극(102) 위 그리고 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에 형성된 산화물 반도체층(110)의 일부의 표면을 노출시킨다(도 3d 참조).
도 3d에 나타나 있는 바와 같이, 산화물 반도체층(110)의 단부(end portion)를 커버하도록 수소 배리어층(113)을 잔존시킴으로써, 산화 처리에서 산화물 반도체층(110)의 단부로부터 수소가 탈리하는 것을 저감할 수 있다. 또한, 산화 처리에서, 산화물 반도체층(110)의 단부로부터 수소가 탈리되는 것이 문제를 야기하지 않는 경우에는(예를 들어, 산화물 반도체층(110)의 두께가 작은 경우), 수소 배리어층(113)을 소스 전극층(106a) 및 드레인 전극층(106b) 위에 형성된 산화물 반도체층(110)의 일부 위에 잔존시키는 구성을 채용할 수도 있다.
또한, 수소 배리어층(112)을 에칭할 때, 노출되는 산화물 반도체층(110)의 표면도 수소 배리어층(112)을 에칭할 때와 동시에 에칭되므로, 소정의 경우에는 산화물 반도체층(110)의 두께의 감소가 이루어진다. 이 경우, 산화물 반도체층(110)에서, 노출되는 영역의 두께가 수소 배리어층(113) 아래에 위치하는 영역의 두께보다 작아진다.
또한, 수소 배리어층(113)은 액적 토출법, 스크린 인쇄법 등에 의해 기판(100) 위에 선택적으로 형성되는 것도 가능하다. 이 경우, 에칭 공정을 생략할 수 있다.
다음, 산화 처리를 행함으로써 산화물 반도체층(110)으로부터 수소를 탈리시켜, 산화물 반도체층(110)에서, 표면이 노출된 영역(110c)은 수소 배리어층(113) 아래에 위치하는 영역(110a) 및 영역(110b)보다 적은 수소를 포함한다(도 3e 참조). 그 결과, 산화물 반도체층(110)에서, 게이트 전극(102) 위 그리고 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에 채널 형성 영역을 형성할 수 있고, 소스 전극층(106a) 및 드레인 전극층(106b) 위에 위치하는 영역에 소스 영역과 드레인 영역을 형성할 수 있다.
채널 형성 영역이 형성되는 영역(110c)은 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)보다 적은 수소를 포함한다. 또한, 영역(110c)은 영역(110a) 및 영역(110b)보다 도전율이 낮다. 즉, 산화 처리를 행함으로써, 산화물 반도체층(110)에서 수소 배리어층(113)이 형성되지 않은 부분(노출된 부분)으로부터, 산화물 반도체층(110)에 포함되는 많은 양의 수소가 선택적으로 탈리됨으로써, 채널 형성 영역을 형성할 수 있다.
또한, 도 3e는 편의상, 수소 배리어층(113) 아래에, 각각이 많은 양의 수소를 포함하는 영역(110a) 및 영역(110b)이 마련되고, 수소 배리어층(113)이 마련되지 않은 영역에, 적은 양의 수소를 포함하는 영역(110c)이 마련되는 경우를 나타낸다; 그러나, 본 실시의 형태에는, 영역(110a)과 영역(110c) 사이 그리고 영역(110b)과 영역(110c) 사이에 수소의 농도 구배가 형성되는 경우도 포함된다.
또한, 산화 처리로서, 산화물 반도체층(110)에 접하여, 산화물 반도체층(110)에 포함되는 수소를 흡착하는 층(수소 흡착층)을 형성해도 된다. 예를 들면, 산화물 반도체층(110)의 일부를 노출시킨 후(도 3d 참조), 적어도 노출된 산화물 반도체층(110)에 접하도록 수소 흡착층(115)을 형성한다(도 4a 참조). 그 후, 열처리를 행한다. 열처리에 의해, 수소 흡착층(115)에 접하는 산화물 반도체층(110)의 일부에 포함되는 수소가 수소 흡착층(115)으로 이동하여, 채널 형성 영역이 형성되는 영역(110c), 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)을 형성할 수 있다(도 4b 참조).
수소 흡착층(115)은 산화 처리 후에 제거되면 좋다. 또한, 후의 공정에서, 수소 흡착층(115)으로부터 산화물 반도체층(110)으로의 수소의 확산(역확산)이 문제를 야기하지 않는 경우에는, 수소 흡착층(115)을 잔존시켜도 좋다. 예를 들면, 산화물 반도체층(110)으로부터 수소 흡착층(115)으로 받아들여진 수소가 열처리에 의해 수소 흡착층(115)으로부터 외부로 방출된 경우에는, 수소 흡착층(115)을 잔존시킬 수 있다. 이 경우, 수소 흡착층(115)을 제거하는 공정을 생략할 수 있다.
이러한 방식으로, 수소를 포함하는 산화물 반도체층(110) 위에 수소 배리어층(113)을 선택적으로 형성한 후, 산화물 반도체층(110)의 소정의 영역으로부터 선택적으로 많은 양의 수소를 탈리시킴으로써, 산화물 반도체층(110)에 도전율이 다른 영역을 형성할 수 있다. 이 경우, 수소 배리어층(113)을 마련하는 위치를 제어하는 것에 의해, 산화물 반도체층(110)에서 도전율이 다른 영역을 적절하게 형성할 수 있다. 또한, 미리 수소를 포함하는 산화물 반도체층(110)을 형성한 후, 소정의 영역으로부터 수소를 탈리시킴으로써, 산화물 반도체층(110)의 두께 방향으로도 수소를 산화물 반도체층(110)에 포함시킬 수 있다. 특히, 산화물 반도체층(110)에 수소를 균일하게 첨가하는 것에 의해, 산화물 반도체층(110)에 마련되어진 소스 영역과 드레인 영역 간의 도전율의 편차를 저감할 수 있다.
이들 공정에 의해, 산화물 반도체층을 채널 형성 영역으로서 채용하는 트랜지스터(120)를 형성할 수 있다.
또한, 산화물 반도체층(110), 소스 전극층(106a), 드레인 전극층(106b) 등을 포함하는 트랜지스터(120)를 커버하도록 보호 절연층을 형성해도 좋다. 보호 절연층은 적은 양의 수소를 포함하는 절연층을 사용하여 형성되면 좋다. 예를 들면, 보호 절연층은 CVD법, 스퍼터링법 등에 의해, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 및 질화산화알루미늄막으로부터 선택되는 단층막, 또는 이들의 2개 이상의 층을 포함하는 적층막을 사용하여 형성될 수 있다.
그 후, 각종 전극 및 배선을 형성하여, 트랜지스터(120)를 포함하는 반도체 장치가 완성된다.
또한, 도 3a 내지 도 3e는 소스 전극층(106a)과 드레인 전극층(106b)을 연결하는 단면 방향(기판(100)의 표면에 수직하는 면)을 따라 관찰했을 때, 게이트 전극(102) 위 그리고 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에 형성되는 산화물 반도체층(110)의 부분의 전체 표면을 노출시키는 경우를 도시한다; 그러나, 본 발명은 이에 한정되지 않는다.
예를 들면, 도 3d에서, 수소 배리어층(113)을 소스 전극층(106a) 및 드레인 전극층(106b) 위에 잔존시킬 수 있고, 수소 배리어층(113)을 소스 전극층(106a)과 드레인 전극층(106b) 사이의 영역에 위치하는 산화물 반도체층(110)의 일부 위에 잔존시킬 수도 있다. 이 경우, 산화물 반도체층(110)에서, 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에도 소스 영역이 형성되는 영역(110a)과 드레인 영역이 형성되는 영역(110b)을 마련할 수 있다(도 5 참조). 이러한 구성을 채용하는 경우, 소스 전극층(106a)과 채널 형성 영역 사이 그리고 드레인 전극층(106b)과 채널 형성 영역 사이에, 소스 전극층(106a) 및 드레인 전극층(106b)보다 저항이 높고 또한 채널 형성 영역으로서 기능하는 영역(110c)보다 저항이 작은 영역이 마련된다. 따라서, 접촉 저항을 작게 할 수 있다.
또한, 도 3a 내지 도 3e, 도 4a 및 도 4b, 및 도 5에 도시된 구성에서, 산화 처리에서 영역(110a) 및 영역(110b)으로부터의 수소의 탈리를 효과적으로 억제하는 관점에서, 소스 전극층(106a) 및 드레인 전극층(106b)에 사용되는 재료로서 수소 장벽 특성을 구비하는 재료를 선택하는 것이 바람직하다.
또한, 수소 배리어층(113)을 도전체를 사용하여 형성하고, 소스 전극층(106a) 및 드레인 전극층(106b)과 접하도록 설치함으로써, 수소 배리어층(113)도 소스 전극층 및 드레인 전극층으로서 기능할 수 있다. 이 경우, 산화물 반도체층(110)과 소스 전극층 간의 접촉 면적 및 산화물 반도체층(110)과 드레인 전극층 간의 접촉 면적이 증대한다; 따라서, 산화물 반도체층(110)과 소스 전극층 간의 접촉 저항 및 산화물 반도체층(110)과 드레인 전극층 간의 접촉 저항을 저감할 수 있어, 소자 특성을 향상시킬 수 있다.
또한, 본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합될 수 있다.
(실시의 형태 3)
본 실시의 형태에서는, 실시의 형태 2에 설명된 제작 방법과 다른 보텀 게이트형 트랜지스터의 제작 방법의 예에 대해서 도면을 참조하여 설명한다.
우선, 기판(100) 위에 게이트 전극(102)을 형성하고, 계속해서 게이트 전극(102) 위에 게이트 절연층(104)을 형성한다. 그 후에, 게이트 절연층(104) 위에 산화물 반도체층(108)을 형성한다(도 6a 참조).
다음, 산화물 반도체층(108)을 에칭하여 섬 형상의 산화물 반도체층(110)을 형성한 후(도 6b 참조), 산화물 반도체층(110) 위에 수소 배리어층(112)을 형성한다(도 6c 참조).
다음, 수소 배리어층(112)을 에칭하여 수소 배리어층(112)의 일부(수소 배리어층(113))를 잔존시키고, 게이트 전극(102) 위에 형성된 산화물 반도체층(110)의 부분의 표면을 노출시킨다(도 6d 참조).
다음, 산화 처리를 행함으로써 산화물 반도체층(110)으로부터 수소를 탈리시켜, 산화물 반도체층(110)에서, 표면이 노출된 영역(110c)이 수소 배리어층(113) 아래에 위치하는 영역(110a) 및 영역(110b)보다 적은 수소를 포함한다(도 6e 참조). 그 결과, 산화물 반도체층(110)에서, 게이트 전극(102) 위에 위치하는 영역에 채널 형성 영역을 형성하고, 채널 형성 영역에 접하여 소스 영역 및 드레인 영역을 형성할 수 있다.
채널 형성 영역이 형성되는 영역(110c)은, 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)보다 적은 수소를 포함한다. 또한, 영역(110c)은 영역(110a) 및 영역(110b)보다 도전율이 낮다. 즉, 산화 처리를 행함으로써, 산화물 반도체층(110)에서 수소 배리어층(113)이 형성되지 않은 부분(노출된 부분)으로부터, 산화물 반도체층(110)에 포함되는 많은 양의 수소가 선택적으로 탈리되어, 채널 형성 영역이 형성된다.
또한, 도 6e는 편의상, 수소 배리어층(113) 아래에, 각각이 많은 양의 수소를 포함하는 영역(110a) 및 영역(110b)이 마련되고, 수소 배리어층(113)이 마련되지 않은 영역에, 적은 양의 수소를 포함하는 영역(110c)이 마련되는 경우를 나타낸다; 그러나, 본 실시의 형태에는, 영역(110a)과 영역(110c) 사이 및 영역(110b)과 영역(110c) 사이에 수소의 농도 구배가 형성되는 경우도 포함된다.
이상의 공정에 의해, 산화물 반도체층을 채널 형성 영역으로 채용하는 트랜지스터(130)를 형성할 수 있다.
또한, 도 6a 내지 도 6e는 실시의 형태 2에 설명된 구성에 비해, 산화물 반도체층(110) 아래에 소스 전극층(106a) 및 드레인 전극층(106b)을 마련하지 않고 게이트 절연층(104) 위에 접하여 산화물 반도체층(108)을 형성하는 구성을 나타내고 있다. 게이트 절연층(104)이 산화물 반도체층(110)과 접하여 형성되는 경우(예를 들면, 게이트 절연층(104)과 산화물 반도체층(108)을 연속해서 형성하는 경우), 본 실시의 형태에서 설명하는 제작 방법을 이용하면 좋다.
또한, 산화물 반도체층(108)에서, 영역(110a)과 영역(110b)의 저항이 작은 경우에는, 영역(110a) 및 영역(110b)을 배선 및 전극으로서 사용할 수 있다. 물론, 산화물 반도체층(108) 위에 층간 절연층을 개재하여 소스 전극층 및 드레인 전극층을 마련하는 구성도 채용될 수 있다.
또한, 수소 배리어층(113)으로서 도전층을 사용하는 경우, 수소 배리어층(113)을 소스 전극층 및 드레인 전극층으로서 기능시킬 수도 있다.
또한, 본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합될 수 있다.
(실시의 형태 4)
본 실시의 형태에서는, 실시의 형태 1에 설명된 탑 게이트형 트랜지스터의 제작 방법의 일례에 관해서 도면을 참조하여 설명한다.
우선, 기판(100) 위에 소스 전극층(106a) 및 드레인 전극층(106b)을 형성하고, 계속해서 소스 전극층(106a) 및 드레인 전극층(106b)을 커버하도록 산화물 반도체층(108)을 형성한다(도 7a 참조).
다음, 산화물 반도체층(108)을 에칭하여 섬 형상의 산화물 반도체층(110)을 형성한 후, 산화물 반도체층(110) 위에 수소 배리어층(112)을 형성한다(도 7b 참조).
다음, 수소 배리어층(112)을 에칭하여, 수소 배리어층(112)의 일부(수소 배리어층(113))를 잔존시키고, 소스 전극층(106a)과 드레인 전극층(106b) 사이의 영역에 형성된 산화물 반도체층(110)의 부분의 표면을 노출시킨다(도 7c 참조).
다음, 산화 처리를 행함으로써 산화물 반도체층(110)으로부터 수소를 탈리시켜, 산화물 반도체층(110)에서, 표면이 노출된 영역(110c)은 수소 배리어층(113) 아래에 위치하는 영역(110a) 및 영역(110b)보다 적은 수소를 포함한다(도 7d 참조). 그 결과, 산화물 반도체층(110)에서, 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에 채널 형성 영역을 형성하고, 소스 전극층(106a) 및 드레인 전극층(106b) 위에 위치하는 영역에 소스 영역과 드레인 영역을 형성할 수 있다.
채널 형성 영역이 형성되는 영역(110c)은 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)보다 적은 수소를 포함한다. 또한, 영역(110c)은 영역(110a) 및 영역(110b)보다 도전율이 낮다. 즉, 산화 처리를 행함으로써, 산화물 반도체층(110)에서 수소 배리어층(113)이 형성되지 않은 부분(노출된 부분)으로부터, 산화물 반도체층(110)에 포함되는 많은 양의 수소가 선택적으로 탈리되어, 채널 형성 영역이 형성된다.
또한, 도 7d는 편의상, 수소 배리어층(113) 아래에, 각각이 많은 양의 수소를 포함하는 영역(110a) 및 영역(110b)이 마련되고, 수소 배리어층(113)이 마련되지 않은 영역에, 적은 양의 수소를 포함하는 영역(110c)이 마련되는 경우를 나타낸다; 그러나, 본 실시의 형태에는, 영역(110a)과 영역(110c) 사이 및 영역(110b)과 영역(110c) 사이에 수소의 농도 구배가 형성되는 경우도 포함된다.
다음, 산화물 반도체층(110) 및 수소 배리어층(113) 위에 게이트 절연층(104)을 형성한 후, 게이트 절연층(104) 위에 게이트 전극(102)을 형성한다(도 7e 참조).
또한, 게이트 전극(102)은 적어도 산화물 반도체층(110)의 영역(110c)과 중첩되도록 형성된다. 대안적으로, 게이트 전극(102)은 영역(110a) 및 영역(110b)과 중첩되도록 형성되어도 된다.
이러한 방식으로, 수소를 포함하는 산화물 반도체층(110) 위에 수소 배리어층(113)을 선택적으로 형성한 후, 산화물 반도체층(110)의 소정의 영역으로부터 선택적으로 많은 양의 수소를 탈리시킴으로써, 산화물 반도체층(110)에 도전율이 다른 영역을 형성할 수 있다. 이 경우, 수소 배리어층(113)을 마련하는 위치를 제어하는 것에 의해, 산화물 반도체층(110)에서 도전율이 다른 영역을 적절하게 형성할 수 있다. 또한, 미리 수소를 포함하는 산화물 반도체층(110)을 형성한 후, 소정의 영역으로부터 수소를 탈리시킴으로써, 산화물 반도체층(110)의 두께 방향으로도 산화물 반도체층(110)에 수소를 포함시킬 수 있다. 특히, 산화물 반도체층(110)에 수소를 균일하게 첨가하는 것에 의해, 산화물 반도체층(110)에 마련되어진 소스 영역 및 드레인 영역 간의 도전율의 편차를 저감할 수 있다.
이상의 공정에 의해, 산화물 반도체층을 채널 형성 영역으로 채용하는 트랜지스터(140)를 형성할 수 있다.
또한, 트랜지스터(140)를 커버하도록 보호 절연층을 형성해도 좋다.
그 후에, 각종 전극 및 배선을 형성하여, 트랜지스터(140)을 포함하는 반도체 장치가 완성된다.
또한, 도 7c는 소스 전극층(106a)과 드레인 전극층(106b)을 연결하는 단면 방향(기판(100)의 표면에 수직하는 면)을 따라 관찰했을 때, 소스 전극층(106a)과 드레인 전극층(106b) 사이의 영역에 형성되는 산화물 반도체층(110)의 부분의 전체 표면을 노출시키는 경우를 도시하고 있다; 그러나, 본 발명은 이에 한정되지 않는다.
예를 들면, 도 7c에서, 수소 배리어층(113)을 소스 전극층(106a) 및 드레인 전극층(106b) 위에 잔존시키고, 소스 전극층(106a)과 드레인 전극층(106b) 사이의 영역에 위치하는 산화물 반도체층(110)의 부분 위에 수소 배리어층(113)을 잔존시켜도 좋다. 이 경우, 산화물 반도체층(110)에서, 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치하는 영역에도 소스 영역이 형성되는 영역(110a)과 드레인 영역이 형성되는 영역(110b)을 마련할 수 있다(도 8a 참조). 이러한 구성을 채용하는 경우, 소스 전극층(106a)과 채널 형성 영역 사이 그리고 드레인 전극층(106b)과 채널 형성 영역 사이에 저항이 작은 영역이 마련된다. 따라서, 접촉 저항을 작게 할 수 있다.
또한, 도 8b에 나타나 있는 바와 같이, 산화물 반도체층(110)의 단부를 커버하도록 수소 배리어층(113)을 형성해도 좋다. 이러한 구성을 채용함으로써, 산화 처리 시에 산화물 반도체층(110)의 단부로부터 수소가 탈리하는 것을 억제할 수 있다.
또한, 수소 배리어층(113)을 도전체를 사용하여 형성하고, 소스 전극층(106a) 및 드레인 전극층(106b)과 접하도록 설치함으로써(도 8c 참조), 수소 배리어층(113)도 소스 전극층 및 드레인 전극층으로서 기능할 수 있다. 이 경우, 산화물 반도체층(110)과 소스 전극층 사이의 접촉 면적 및 산화물 반도체층(110)과 드레인 전극층 사이의 접촉 면적이 증대한다; 따라서, 산화물 반도체층(110)과 소스 전극층 사이의 접촉 저항 및 산화물 반도체층(110)과 드레인 전극층 사이의 접촉 저항을 저감할 수 있어, 소자 특성을 향상시킬 수 있다.
또한, 산화물 반도체층(110)에 접하는 기판(100)측에 수소를 확산시킬 수 있는 구성을 채용해도 된다. 이 경우, 기판(100)과 산화물 반도체층(110) 사이에, 산화물 반도체층(110)으로부터 수소를 확산시키기 쉬운 수소 흡착층을 형성해도 좋다.
또한, 본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합될 수 있다.
(실시의 형태 5)
본 실시의 형태에서는, 트랜지스터를 포함하는 반도체 장치의 적용 형태의 일례인 표시 장치의 제작 공정에 대해서 도면을 사용하여 설명한다. 또한, 본 실시의 형태에서 설명하는 제작 공정의 많은 부분은 실시의 형태 2와 동일하다. 이하에서는, 실시의 형태 2와 공통되는 부분의 상세는 생략하고, 다른 부분에 대해서 상세하게 설명한다. 또한, 이하의 설명에서, 도 9의 (a) 내지 (d) 및 도 10의 (a) 내지 (d)는 단면도이고, 도 11, 도 12, 도 13 및 도 14는 평면도이다.
우선, 절연 표면을 구비하는 기판(100) 위에 배선 및 전극(게이트 전극(102)을 포함하는 게이트 배선, 용량 배선(308), 및 제1 단자(321))을 형성한다(도 9의 (a) 및 도 11 참조).
용량 배선(308) 및 제1 단자(321)는 게이트 전극(102)과 동일한 재료를 이용하여 동일한 공정을 통해 형성될 수 있다.
다음, 게이트 전극(102) 위에 게이트 절연층(104)을 형성한 후, 게이트 절연층(104) 위에 도전층(106)을 형성한다(도 9의 (b) 참조).
도전층(106)은 스퍼터링법, 진공증착법 등에 의해, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택되는 원소를 포함하는 금속; 상기 원소들 중 임의의 것을 포함하는 합금; 또는 상기 원소들 중 임의의 것을 포함하는 질화물 등의 재료를 사용하여 형성될 수 있다.
예를 들면, 도전층(106)은 몰리브덴막 또는 티타늄막을 포함하는 단층 구조를 구비할 수 있다. 대안적으로, 도전층(106)은 예를 들면 알루미늄막 및 티타늄막을 포함하는 적층 구조를 구비할 수 있다. 또한, 도전층(106)은 티타늄막과, 알루미늄막과, 티타늄막을 순차적으로 적층한 3층 구조를 구비할 수 있다. 또한, 도전층(106)은 몰리브덴막과, 알루미늄막과, 몰리브덴막을 순차적으로 적층한 3층 구조를 구비할 수 있다. 또한, 이들 적층 구조에 채용되는 알루미늄막으로서, 네오디뮴을 포함하는 알루미늄막(Al-Nd막)을 사용해도 된다. 또한, 도전층(106)은 실리콘을 포함하는 알루미늄막을 포함하는 단층 구조를 구비할 수 있다.
도 9의 (b)에서는, 게이트 절연층(104)을 형성한 후, 게이트 절연층(104)에 컨택트홀(313)을 형성한다. 그 후에, 도전층(106)을 형성하는 것에 의해, 제1 단자(321)를 도전층(106)에 전기적으로 접속시킨다.
다음, 도전층(106)을 에칭하는 것에 의해, 소스 전극층(106a), 드레인 전극층(106b), 접속 전극(320), 및 제2 단자(322)를 형성한다(도 9의 (c) 및 도 12 참조).
제2 단자(322)는 소스 배선(소스 전극층(106a)을 포함하는 소스 배선)에 전기적으로 접속될 수 있다. 또한, 접속 전극(320)은 게이트 절연층(104)에 형성된 컨택트홀(313)을 통해 제1 단자(321)에 직접 접속될 수 있다.
다음, 게이트 절연층(104), 소스 전극층(106a), 드레인 전극층(106b), 접속 전극(320), 및 제2 단자(322)를 커버하도록 산화물 반도체층(108)을 형성한다(도 9의 (d) 참조).
다음, 산화물 반도체층(108)을 에칭하여 섬 형상의 산화물 반도체층(110)을 형성한 후, 산화물 반도체층(110) 위에 수소 배리어층(112)을 형성한다(도 10의 (a) 참조).
또한, 산화물 반도체층(108)을 에칭하기 전에 수소 배리어층(112)을 형성할 수 있다. 그 후에, 산화물 반도체층(108) 및 수소 배리어층(112)을 에칭해도 좋다.
다음, 수소 배리어층(112)을 에칭하여 수소 배리어층(112)의 일부(수소 배리어층(113))을 잔존시키고, 게이트 전극(102) 위 그리고 소스 전극층(106a)과 드레인 전극층(106b) 사이에 위치되는 영역에 형성되는 산화물 반도체층(110)의 부분의 표면을 노출시킨다. 그 후, 산화 처리를 행함으로써 산화물 반도체층(110)으로부터 수소를 탈리시킨다. 그 결과, 산화물 반도체층(110)에, 채널 형성 영역이 형성되는 영역(110c), 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)이 형성된다(도 10의 (b) 및 도 13 참조).
채널 형성 영역이 형성되는 영역(110c)은 소스 영역이 형성되는 영역(110a) 및 드레인 영역이 형성되는 영역(110b)보다 적은 수소를 포함한다. 또한, 영역(110c)은 영역(110a) 및 영역(110b)보다 도전율이 낮다. 즉, 산화 처리를 행함으로써, 산화물 반도체층(110)에서 수소 배리어층(113)이 형성되지 않은 부분(노출된 부분)으로부터, 산화물 반도체층(110)에 포함되는 많은 양의 수소가 선택적으로 탈리되어, 채널 형성 영역이 형성된다.
또한, 도 10의 (b) 및 도 13에 나타나 있는 바와 같이, 산화물 반도체층(110)의 단부를 커버하도록 수소 배리어층(113)을 잔존시킴으로써, 산화 처리 시에 산화물 반도체층(110)의 단부로부터 수소가 탈리하는 것을 효과적으로 저감할 수 있다.
또한, 수소 배리어층(112)을 에칭할 때에, 노출되는 산화물 반도체층(110)의 표면도 수소 배리어층(112)의 에칭과 동시에 에칭되므로 소정의 경우에는 산화물 반도체층(110)의 두께의 감소가 이루어진다. 이 경우, 산화물 반도체층(110)에서, 노출되는 영역의 두께가 수소 배리어층(113) 아래에 위치하는 영역의 두께보다 작아진다.
또한, 수소 배리어층(113)을 액적 토출법, 스크린 인쇄법 등에 의해 기판(100) 위에 선택적으로 형성하는 것도 가능하다. 이 경우, 에칭 공정을 생략할 수 있다.
다음, 100도 내지 600도, 대표적으로는 200도 내지 400도의 열처리를 행하는 것이 바람직하다. 예를 들면, 질소 분위기에서 350도, 1시간의 열처리를 행한다. 이 열처리에 의해, 섬 형상의 산화물 반도체층(110)에 포함되는 비-단결정막에서 원자 레벨의 재배열이 행해진다. 이 열처리에 의해 캐리어의 이동을 저해하는 스트레인(strain)이 해제되므로, 열처리(광 어닐링 포함)는 효과적이다. 또한, 열처리의 타이밍은 산화물 반도체층(108)의 형성 후에 행해진다면 특별하게 한정되지 않고, 예를 들면, 열처리는 화소 전극의 형성 후에 행해져도 된다. 또한, 열처리는 산화 처리의 열처리와 조합되어도 된다.
또한, 노출된 섬 형상의 산화물 반도체층(110)에 산소 래디컬 처리를 행해도 된다. 산소 래디컬 처리를 행함으로써, 섬 형상의 산화물 반도체층(110)을 채널 형성 영역으로 이용하는 박막 트랜지스터를 노멀리-오프(normally-off) 박막 트랜지스터라고 할 수 있다. 또한, 래디컬 처리를 행함으로써, 섬 형상의 산화물 반도체층(110)의 에칭에 의한 손상을 회복할 수 있다. 래디컬 처리는 O2 또는 N2O의 분위기, 바람직하게는 산소를 각각 포함하는 N2, He 또는 Ar 분위기에서 행하는 것이 바람직하다. 래디컬 처리는 상기 분위기에 Cl2 또는 CF4을 첨가한 분위기에서 행해도 된다.
다음, 얻어진 트랜지스터를 커버하도록 보호 절연층(340)을 형성하고, 보호 절연층(340)을 선택적으로 에칭하여, 드레인 전극층(106b)에 도달하는 컨택트홀(325), 접속 전극(320)에 도달하는 컨택트홀(326) 및 제2 단자(322)에 도달하는 컨택트홀(327)을 형성한다(도 10의 (c) 참조).
다음, 드레인 전극층(106b)에 전기적으로 접속되는 투명 도전층(310), 접속 전극(320)에 전기적으로 접속되는 투명 도전층(328), 및 제2 단자(322)에 전기적으로 접속하는 투명 도전층(329)을 형성한다(도 10의 (d) 및 도 14 참조).
투명 도전층(310)은 화소 전극으로서 기능하고, 투명 도전층(328, 329)은 FPC와의 접속을 위해 채용되는 전극 또는 배선으로서 기능한다. 더 구체적으로는, 접속 전극(320) 위에 형성된 투명 도전층(328)을, 게이트 배선의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용할 수 있다. 제2 단자(322) 위에 형성된 투명 도전층(329)을, 소스 배선의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용할 수 있다.
또한, 용량 배선(308), 게이트 절연층(104), 보호 절연층(340) 및 투명 도전층(310)을 사용하여 저장 용량을 형성할 수 있다. 이 경우, 용량 배선(308)과 투명 도전층(310)이 전극이 되고, 게이트 절연층(104)과 보호 절연층(340)이 유전체가 된다.
투명 도전층(310, 328, 329)은 산화인듐(In2O3), 산화인듐 및 산화주석의 합금(In2O3-SnO2, ITO라 약기함), 산화인듐 및 산화아연의 합금(In2O3-ZnO) 등을 사용하여 스퍼터링법, 진공증착법 등에 의해 형성될 수 있다. 예를 들면 투명 도전층을 형성한 후, 투명 도전층 위에 레지스트 마스크를 형성하고, 에칭에 의해 불필요한 부분을 제거하여, 투명 도전층(310, 328, 329)을 형성할 수 있다.
이상의 공정에 의해, 보텀 게이트형의 n채널형 박막 트랜지스터 및 저장 용량 등의 소자를 완성할 수 있다. 이들 소자를 개개의 화소에 매트릭스 모양으로 배치하여, 액티브 매트릭스형의 표시 장치를 제작하는 위한 기판들 중 하나로서 사용될 수 있다. 본 명세서에서는, 편의상 이러한 기판을 액티브 매트릭스 기판이라 부른다.
액티브 매트릭스형의 액정 표시 장치를 제작할 경우에는, 액티브 매트릭스 기판과, 상대 전극이 마련되어진 상대 기판은 액정층을 개재하여 서로 고정될 수 있다.
또한, 본 실시의 형태에서 설명하는 구성은 도 14의 화소 구성에 한정되지 않는다. 다른 구성의 일례를 도 15에 나타낸다. 도 15는 용량 배선(308)을 마련하지 않고, 화소 전극으로서 기능하는 투명 도전층(310)과, 인접하는 화소의 게이트 배선(302)을 전극으로 하고, 보호 절연층(340) 및 게이트 절연층(104)을 유전체로 하여, 저장 용량을 형성하는 구성을 도시하고 있다.
또한, 본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합될 수 있다.
(실시의 형태 6)
본 실시의 형태에서는, 박막 트랜지스터를 제작하여 화소부로서 사용하고, 또한 구동 회로를 위해 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작하는 경우에 관하여 설명한다. 또한, 박막 트랜지스터를 사용하는 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 형성할 때, 시스템-온-패널을 얻을 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는, 액정 소자(액정 표시 소자라고도 함) 또는 발광 소자(발광 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하는데, 구체적으로는 무기 EL(electroluminescent) 소자, 유기 EL 소자 등을 포함한다. 또한, 전자 잉크 등의, 전기적 작용에 의해 콘트라스트가 변화되는 표시 매체도 사용할 수 있다.
또한, 표시 장치는 표시 소자가 밀봉된(sealed) 패널과, 패널에, 콘트롤러를 포함하는 IC 등을 설치한 모듈을 포함한다. 표시 장치는 표시 장치를 제작하는 과정에서 표시 소자가 완성되기 전의 하나의 예에 상당하는 소자 기판에 관련되며, 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 화소 각각에 구비한다. 구체적으로는, 소자 기판은 표시 소자의 화소 전극만이 형성된 후의 상태에 있을 수 있고, 화소 전극이 되는 도전층을 형성한 후 그리고 도전층을 에칭하여 화소 전극을 형성하기 전의 상태에 있을 수도 있고, 임의의 다른 상태에 있을 수도 있다.
또한, 본 명세서에서의 표시 장치는 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치 포함)을 의미한다. 또한, 표시 장치는 이하의 모듈을 그 범주에 포함하기도 한다: 커넥터, 예를 들면 FPC(flexible printed circuit), TAB(tape automated bonding) 테이프, 또는 TCP(tape carrier package)를 부착한 모듈; TAB 테이프 또는 TCP의 팁부에 인쇄 배선 기판이 마련되어진 모듈; 및 표시 소자에 COG(chip on glass) 방식에 의해 IC(집적 회로)가 직접 설치된 모듈.
본 실시의 형태에서는, 박막 트랜지스터를 포함하는 반도체 장치로서 액정 표시 장치의 예를 도시한다. 우선, 반도체 장치의 하나의 예에 상당하는 액정 표시 패널의 외관 및 단면에 대해서 도 16aa 및 도 16ab 및 도 16b를 참조하여 설명한다. 도 16aa 및 도 16ab 각각은 제1 기판(4001) 위에 형성된 산화물 반도체층을 각각이 포함하는 박막 트랜지스터(4010, 4011) 및 액정 소자(4013)를 제1 기판(4001)과 제2 기판(4006) 사이에 시일재(4005)에 의해 밀봉한 패널의 평면도이다. 도 16b는 도 16aa 및 도 16ab의 선 M-N에서의 단면도이다.
제1 기판(4001) 위에 마련되어진 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 시일재(4005)가 마련되어 있다. 화소부(4002)와, 주사선 구동 회로(4004) 위에 제2 기판(4006)이 마련되어 있다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는 제1 기판(4001)과, 시일재(4005)와, 제2 기판(4006)에 의해, 액정층(4008)과 함께 밀봉되어 있다. 제1 기판(4001) 위의 시일재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 신호선 구동 회로(4003)가 설치되어 있다.
또한, 별도 형성한 구동 회로의 접속 방법은 특별하게 제한되는 것이 아니고, COG 방법, 와이어 본딩 방법, TAB 방법 등을 이용할 수 있다. 도 16aa는 COG 방법에 의해 신호선 구동 회로(4003)를 설치하는 예를 도시하고, 도 16ab는 TAB 방법에 의해 신호선 구동 회로(4003)를 설치하는 예를 도시한다.
또한, 제1 기판(4001) 위에 마련되어진 화소부(4002)와, 주사선 구동 회로(4004)는 각각 복수의 박막 트랜지스터를 포함한다. 도 16b는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시하고 있다. 박막 트랜지스터(4010, 4011) 위에는 절연층(4020, 4021)이 마련되어 있다.
박막 트랜지스터(4010, 4011)에는 상기 실시의 형태에서 설명한 구조가 적용될 수 있다. 본 실시의 형태에서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
액정 소자(4013)에 포함되는 화소 전극층(4030)은 박막 트랜지스터(4010)에 전기적으로 접속되어 있다. 액정 소자(4013)의 상대 전극층(4031)은 제2 기판(4006) 위에 형성되어 있다. 화소 전극층(4030)과, 상대 전극층(4031)과, 액정층(4008)이 서로 중첩되어 있는 부분이 액정 소자(4013)에 상당한다. 또한, 화소 전극층(4030) 및 상대 전극층(4031)은 각각이 배향막으로서 기능하는 절연층(4032) 및 절연층(4033)을 각각 구비한다. 액정층(4008)은 절연층(4032, 4033)을 개재하여 화소 전극층(4030)과 상대 전극층(4031) 사이에 협지되어 있다.
또한, 제1 기판(4001) 및 제2 기판(4006)은 유리, 금속(대표적으로는, 스테인레스), 세라믹 또는 플라스틱으로 이루어질 수 있다. 플라스틱으로서는, FRP(fiberglass-reinforced plastics)판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 이용할 수 있다. 대안적으로, 알루미늄 호일을 PVF 필름 또는 폴리에스테르 필름 사이에 삽입한 구조를 갖는 시트를 사용할 수 있다.
도면 부호 4035로 표시되는 주상(columnar)의 스페이서는 절연층을 선택적으로 에칭하여 얻어지고, 화소 전극층(4030)과 상대 전극층(4031) 사이의 거리(셀 갭)을 제어하기 위해 마련되어 있다. 또한, 구상의(spherical) 스페이서를 사용할 수도 있다. 상대 전극층(4031)은 박막 트랜지스터(4010)와 동일한 기판 위에 마련되어지는 공통 전위선에 전기적으로 접속된다. 공통 접속부를 사용하여, 상대 전극층(4031)은 한 쌍의 기판 사이에 배치되는 도전성 입자를 통해 공통 전위선에 전기적으로 접속될 수 있다. 또한, 도전성 입자는 시일재(4005)에 포함된다.
대안적으로, 배향막이 불필요한 블루상을 나타내는 액정을 사용해도 된다. 블루상은 액정상 중의 하나로서, 콜레스테릭(cholesteric) 액정의 온도를 상승시킬 때 콜레스테릭상이 등방상(isotropic phase)으로 전이되기 직전에 발현되는 것이다. 블루상은 좁은 온도 범위에서만 발현되므로, 온도 범위를 개선하기 위해 5 중량% 이상의 카이럴제(chiral agent)를 포함하는 액정 조성물을 액정층(4008)으로 사용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은 응답 속도가 10㎲ 내지 100㎲로 짧고, 광학적 등방성이므로, 배향 처리가 필요하지 않고, 시야각 의존성이 작다.
본 실시의 형태에서는 액정 표시 장치로서 투과형 액정 표시 장치의 예가 설명되지만, 액정 표시 장치로서는 반사형 액정 표시 장치 또는 반투과형 액정 표시 장치가 채용할 수 있다.
본 실시의 형태에서 나타내는 액정 표시 장치에서는, 기판의 외측면(시인측)에 편광판을 마련하고, 기판의 내측면에 착색층 및 표시 소자로 사용하는 전극층이 순차적으로 마련되어 있다; 그러나, 편광판은 기판의 내측면에 제공되어도 된다. 편광판과 착색층의 적층 구조는 본 실시의 형태에서 설명된 것에 한정되지 않고, 편광판 및 착색층의 재료 또는 제작 공정 조건에 따라 적절하게 설정될 수 있다. 또한, 블랙 매트릭스로서 기능하는 차광막을 제공해도 된다.
본 실시의 형태에서는, 박막 트랜지스터의 표면 요철을 감소하고 박막 트랜지스터의 신뢰성을 향상시키기 위해, 박막 트랜지스터를 보호층 또는 평탄화 절연층으로서 기능하는 절연층[절연층(4020) 및 절연층(4021)]으로 커버한다. 또한, 보호층은 대기 중에 부유하는 유기물, 금속물, 또는 수증기 등의 오염 불순물의 침입을 막기 위해 제공되고, 고밀도(dense) 막이 바람직하다. 보호층은 스퍼터링법에 의해, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 및 질화산화알루미늄막으로부터 선택되는 단층막, 또는 이들의 2개 이상의 층을 포함하는 적층막을 사용하여 형성하면 좋다. 본 실시의 형태에서는 보호층을 스퍼터링법으로 형성하는 예를 도시하지만, 본 발명은 상기 방법에 한정되지 않고, 다양한 방법이 채용될 수 좋다.
본 실시의 형태에서는, 보호층으로서 적층 구조를 갖는 절연층(4020)을 형성한다. 절연층(4020)의 제1 층으로서, 스퍼터링법에 의해 산화실리콘막을 형성한다. 보호층으로서 산화실리콘막을 사용하면, 소스 전극층 및 드레인 전극층으로서 사용되는 알루미늄막의 힐록(hillock) 방지에 효과가 있다.
절연층(4020)의 제2 층으로서, 절연층을 형성한다. 본 실시의 형태에서는, 절연층(4020)의 제2 층으로서, 스퍼터링법에 의해 질화실리콘막을 형성한다. 보호층으로서 질화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 내로 침입하는 것을 억제하여, TFT의 전기적 특성을 변화시키는 것을 억제할 수 있다.
보호층을 형성한 후에, 반도체층의 어닐링(300도 내지 400도)을 행할 수 있다.
평탄화 절연층으로서 절연층(4021)을 형성한다. 절연층(4021)으로서는, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 또는 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 이러한 유기 재료의 이외에, 저유전율 재료(낮은-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등을 사용할 수 있다. 또한, 이들 재료를 사용하여 형성되는 복수의 절연층을 적층시킴으로써 절연층(4021)을 형성해도 좋다.
또한, 실록산계 수지는 실록산계 재료를 출발 재료로서 사용하여 형성된 Si-O-Si 결합을 포함하는 수지이다. 실록산계 수지는 치환기로서 유기기(예를 들면, 알킬기 또는 아릴기) 또는 플루오로기를 포함할 수 있다. 유기기는 플루오로기를 포함할 수 있다.
절연층(4021)의 형성 방법은 특별하게 제한되지 않고, 절연층(4021)은 그 재료에 따라 스퍼터링법, SOG법, 스핀 코팅법, 디핑법, 스프레이 코팅법, 액적 토출법(예를 들어, 잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터(coater), 커튼 코터, 나이프 코터 등에 의해 형성될 수 있다. 절연층(4021)을 재료액을 사용하여 형성하는 경우, 베이킹(baking) 공정과 동시에 반도체층의 어닐링(300도 내지 400도)을 행해도 된다. 절연층(4021)의 베이킹 공정은 반도체층의 어닐링 공정을 겸하는 것으로 하여, 효율적으로 반도체 장치를 제작하는 것이 가능해진다.
화소 전극층(4030) 및 상대 전극층(4031)은 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라 함), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 포함하는 도전성 재료를 사용하여 형성될 수 있다.
화소 전극층(4030) 및 상대 전극층(4031)으로서 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용할 수 있다. 도전성 조성물을 사용하여 형성된 화소 전극은 파장 550nm에서의 투광율이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율이 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는, 소위 π-전자 공역계 도전성 고분자가 사용될 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 이들의 2종 이상의 공중합체 등을 사용할 수 있다.
또한, 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 각종 신호 및 전위를 FPC(4018)로부터 공급한다.
본 실시의 형태에서는, 접속 단자 전극(4015)이, 액정 소자(4013)에 포함되는 화소 전극층(4030)과 동일한 도전층으로 형성되고, 단자 전극(4016)은, 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 동일한 도전층으로 형성된다.
접속 단자 전극(4015)은, FPC(4018)에 포함되는 단자에 이방성 도전층(4019)을 통해 전기적으로 접속된다.
또한, 도 16aa 및 도 16ab 및 도 16b는 신호선 구동 회로(4003)를 별도 형성하여 제1 기판(4001)에 설치하고 있는 예를 도시하고 있다; 그러나, 본 실시의 형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성한 후 설치해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성한 후 설치해도 좋다.
도 17은 반도체 장치의 하나의 예에 상당하는 액정 표시 모듈을 TFT 기판(2600)을 사용하여 형성하는 구성의 일례를 도시하고 있다.
도 17은 액정 표시 모듈의 일례를 도시하며, TFT 기판(2600)과 상대 기판(2601)이 시일재(2602)에 의해 서로 고정되고, TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 및 착색층(2605)이 기판 사이에 마련되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행하기 위해 필요하다. RGB 시스템의 경우에는, 레드, 그린 및 블루의 색상에 대응하는 각 착색층이 각 화소에 마련되어 있다. TFT 기판(2600)과 상대 기판(2601)의 외측에는 편광판(2606, 2607) 및 확산판(2613)이 설치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)을 포함한다. 회로 기판(2612)은 플렉시블(flexible) 배선 기판(2609)을 통해 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로 또는 전원 회로 등의 외부 회로를 포함한다. 편광판 및 액정층은 위상차판을 개재하여 적층될 수 있다.
액정 표시 모듈에는, TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드 등을 이용할 수 있다.
이상의 공정에 의해, 반도체 장치로서 신뢰성의 높은 액정 표시 장치를 제작할 수 있다.
본 실시의 형태에 설명된 구조는 다른 실시의 형태 중 임의의 것에 기재된 구성과 적절하게 조합될 수 있다.
(실시의 형태 7)
본 실시의 형태에서는, 트랜지스터를 포함하는 반도체 장치의 일례로서 전자 페이퍼를 나타낸다.
도 18은 반도체 장치의 일례로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 반도체 장치로 사용되는 박막 트랜지스터(581)는 실시의 형태 1 내지 5에 나타내는 박막 트랜지스터와 같이 형성될 수 있다.
도 18의 전자 페이퍼는 트위스트 볼(twist ball) 표시 시스템을 채용한 표시 장치의 예이다. 트위스트 볼 표시 시스템은 블랙 또는 화이트로 각각 착색된 구형 입자를 표시 소자에 채용되는 전극층인 제1 전극층과 제2 전극층 사이에 배치하고, 제1 전극층과 제2 전극층 사이에 전위차를 발생시킴으로써 구형 입자의 배향을 제어하여, 표시를 행하는 방법이다.
기판(580) 위에 마련되어진 박막 트랜지스터(581)는 보텀 게이트 구조의 박막 트랜지스터이며, 소스 전극층 또는 드레인 전극층이 제1 전극층(587)에, 절연층(583, 584, 585)에 형성된 컨택트홀을 통해 전기적으로 접속되어 있다. 제1 전극층(587)과 제2 전극층(588) 사이에는, 흑색 영역(590a), 백색 영역(590b), 및 상기 영역들 주위에 액체로 채워진 캐비티(594)를 각각 구비하는 구형 입자(589)가 설치되어 있다. 구형 입자(589)의 주위의 공간에는 수지 등의 충전재(595)가 설치되어 있다(도 18 참조). 도 18에서는, 제1 전극층(587)이 화소 전극에 상당하고, 제2 전극층(588)이 공통 전극에 상당한다. 제2 전극층(588)은 박막 트랜지스터(581)와 동일한 기판 위에 마련되어지는 공통 전위선에 전기적으로 접속된다. 상기 실시의 형태에 나타내는 공통 접속부를 사용하면, 한 쌍의 기판 사이에 제공되는 도전성 입자를 통해, 기판(596)에 마련되어진 제2 전극층(588)이 공통 전위선에 전기적으로 접속될 수 있다.
트위스트 볼 대신에, 전기 영동 소자를 사용하는 것도 가능하다. 그 경우, 투명한 액체와, 양으로 대전된 백색 미립자와, 음으로 대전된 흑색 미립자를 봉입한 지름 10㎛ 내지 200㎛ 정도의 마이크로캡슐을 사용한다. 제1 전극층과 제2 전극층 사이에 마련되어지는 마이크로캡슐에서는, 제1 전극층과 제2 전극층 사이에 전장이 인가되면, 백색 미립자와, 흑색 미립자가 서로 반대의 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이며, 일반적으로 전자 페이퍼라 불린다. 전기 영동 표시 소자는 액정 표시 소자에 비해 반사율이 높기 때문에, 보조 라이트는 불필요하고, 소비 전력이 작아지고, 어둑어둑한(dim) 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 화상을 보유하는 것이 가능하다. 따라서, 전파 소스로부터 표시 기능 부착 반도체 장치(단순히 표시 장치 또는 표시 장치를 구비하는 반도체 장치라고도 함)를 멀리한 경우에도, 표시된 화상을 보존하는 것이 가능하다.
이러한 공정을 통해, 반도체 장치로서 신뢰성의 높은 전자 페이퍼를 제작할 수 있다.
본 실시의 형태에 설명된 구성은 다른 실시의 형태 중 임의의 것에 기재한 구성과 적절하게 조합될 수 있다.
(실시의 형태 8)
본 실시의 형태에서는, 트랜지스터를 포함하는 반도체 장치의 예로서 발광 표시 장치를 도시한다. 표시 장치에 포함되는 표시 소자로서는, 여기에서는 전기 루미네선스(electroluminescence)를 이용하는 발광 소자를 설명한다. 전기 루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지 또는 무기 화합물인지에 따라 구별된다. 일반적으로, 전자는 유기 EL 소자라 하고, 후자는 무기 EL 소자라 한다.
유기 EL 소자에서는, 발광 소자에 전압을 인가하는 것에 의해, 한 쌍의 전극으로부터 전자 및 정공이 별도로 발광성의 유기 화합물을 포함하는 층에 주입되어, 전류가 흐른다. 그리고, 캐리어(전자 및 정공)가 재결합하는 것에 의해, 발광성의 유기 화합물이 여기 상태로 된다. 발광 유기 화합물은 여기 상태에서 기저 상태로 복귀되어, 발광한다. 이러한 메커니즘에 의해, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자 및 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더(binder) 중에 분산되게 한 발광층을 구비하고, 발광 메커니즘은 도너(donor) 준위와 어셉터(acceptor) 준위를 이용하는 도너-어셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층 사이에 끼우고, 또한 전극 사이에 끼운 구조를 가지며, 발광 메커니즘은 금속 이온의 내각 전자 천이를 이용하는 국부형 발광이다. 또한, 여기에서는 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 19는 반도체 장치의 일례로서 디지털 시간 그레이스케일(grayscale) 방법에 의해 구동 가능한 화소 구성의 일례를 도시한다.
디지털 시간 그레이스케일 방법에 의해 구동 가능한 화소의 구성 및 동작에 대해 설명한다. 본 예에서는, 하나의 화소는 각각이 산화물 반도체층(예를 들면, In-Ga-Zn-O계 비-단결정막)을 채널 형성 영역으로 포함하는 2개의 n채널형의 트랜지스터를 포함한다.
화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 포함하고 있다. 스위칭용 트랜지스터(6401)의 게이트는 주사선(6406)에 접속되어, 스위칭용 트랜지스터(6401)의 제1 전극(소스 전극 및 드레인 전극 중 하나)이 신호선(6405)에 접속되고, 스위칭용 트랜지스터(6401)의 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)의 게이트는 용량 소자(6403)를 통해 전원선(6407)에 접속되어, 구동용 트랜지스터(6402)의 제1 전극이 전원선(6407)에 접속되고, 구동용 트랜지스터(6402)의 제2 전극이 발광 소자(6404)의 제1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제2 전극은 공통 전극(6408)에 상당한다.
또한, 발광 소자(6404)의 제2 전극(공통 전극(6408))은 저전원 전위로 설정되어 있다. 저전원 전위는 전원선(6407)에 공급되는 고전원 전위보다 낮다. 예를 들어, 저전원 전위로서는 GND 또는 0V가 설정될 수 있다. 고전원 전위와 저전원 전위 간의 전위차를 발광 소자(6404)에 인가하여, 발광 소자(6404)에 전류를 흘려보냄으로써, 발광 소자(6404)가 발광한다. 따라서, 고전원 전위와 저전원 전위 간의 전위차가 순방향 한계치 전압 이상이 되도록 각각의 전위를 설정한다.
구동용 트랜지스터(6402)의 게이트 용량을 용량 소자(6403)의 대용으로 사용한다면, 용량 소자(6403)를 생략하는 것도 가능하다. 구동용 트랜지스터(6402)의 게이트 용량이 채널 형성 영역과 게이트 전극 사이에 형성되어 있어도 된다.
여기에서, 전압 입력 전압 구동 방식을 사용하는 경우에는, 구동용 트랜지스터(6402)의 게이트에는, 구동용 트랜지스터(6402)가 완전하게 온 또는 오프되게 하도록 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작하므로, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 인가한다. 또한, 신호선(6405)에는, (전원선 전압 + 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가한다.
디지털 시간 그레이스케일 방법 대신에, 아날로그 그레이스케일 방법을 사용하는 경우에는, 신호의 입력을 다른 방식으로 함으로써 도 19와 동일한 화소 구성을 사용할 수 있다.
아날로그 그레이스케일 방법을 사용하는 경우, 구동용 트랜지스터(6402)의 게이트에 (발광 소자(6404)의 순방향 전압 + 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 인가한다. 발광 소자(6404)의 순방향 전압은 원하는 휘도를 얻기 위한 전압을 가리키고, 적어도 순방향 한계치 전압을 포함한다. 구동용 트랜지스터(6402)가 포화 영역에서 동작할 수 있도록 비디오 신호를 입력하는 것에 의해, 발광 소자(6404)에 전류를 공급할 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해서, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호가 아날로그 신호이므로, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘려보내고, 아날로그 그레이스케일 방법을 행할 수 있다.
또한, 화소 구성은 도 19에 도시된 것에 한정되지 않는다. 예를 들면, 도 19에 나타내는 화소는 스위치, 저항 소자, 용량 소자, 트랜지스터, 논리 회로 등을 더 포함할 수 있다.
다음, 발광 소자의 구성에 대해서 도 20a 내지 도 20c를 참조하여 설명한다. 여기에서는, n형의 구동용 TFT를 예로 들어 화소의 단면 구조에 관하여 설명한다. 도 20a 내지 도 20c에 도시된 반도체 장치에 채용할 수 있는 구동용 TFT(7001, 7011, 7021)는 상기 실시의 형태에서 제시하는 박막 트랜지스터와 마찬가지로 제작될 수 있다.
발광 소자로부터 발광된 광을 취출하기 위해, 양극 또는 음극 중 적어도 하나가 투광성일 것이 요구된다. 기판 위에 박막 트랜지스터 및 발광 소자를 형성한다. 발광 소자는 기판의 반대측의 면으로부터 광을 취출하는 윗면(top) 사출 구조, 기판 측의 면으로부터 광을 취출하는 밑면(bottom) 사출 구조, 또는 기판 측의 면 및 기판의 반대측의 면으로부터 광을 취출하는 양면(dual) 사출 구조를 가질 수 있다. 화소 구성은 이들 사출 구조 중 임의의 것을 구비하는 발광 소자에 적용될 수 있다.
윗면 사출 구조를 갖는 발광 소자에 대해 도 20a를 참조하여 설명한다.
도 20a는 구동용 TFT(7001)가 n 채널형 TFT이고, 발광 소자(7002)로부터 양극(7005)측으로 광이 발광되는 경우의 화소의 단면도이다. 도 20a에서는, 발광 소자(7002)의 음극(7003)이 구동용 TFT(7001)에 전기적으로 접속되고, 음극(7003) 위에 발광층(7004) 및 양극(7005)이 순차적으로 적층되어 있다. 음극(7003)은 일함수가 작고 빛을 반사하는 것이라면 다양한 도전 재료를 사용하여 형성될 수 있다. 예를 들면, Ca, Al, MgAg, AlLi 등이 사용되는 것이 바람직하다. 발광층(7004)은 단수의 층 또는 적층된 복수의 층과 같이 형성될 수도 있다. 발광층(7004)이 복수의 층으로 형성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 및 홀 주입층을 순차적으로 적층하여 발광층(7004)을 형성한다. 또한, 이들 층을 모두 마련할 필요는 없다. 양극(7005)은 예를 들면 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석화물, 인듐주석산화물(이하, ITO라고 함), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 포함하는 도전성 재료를 이용하여 형성될 수 있다.
음극(7003) 및 양극(7005) 사이에 발광층(7004)을 끼운 영역이 발광 소자(7002)에 상당한다. 도 20a에 도시된 화소의 경우, 광은 발광 소자(7002)로부터 화살표로 도시하는 바와 같이 양극(7005)으로 발광된다.
다음, 밑면 사출 구조를 갖는 발광 소자에 대해서 도 20b를 참조하여 설명한다. 도 20b는 구동용 TFT(7011)가 n 채널형 TFT이고, 발광 소자(7012)로부터 음극(7013)측으로 빛이 발광되는 경우의 화소의 단면도이다. 도 20b에서는, 구동용 TFT(7011)에 전기적으로 접속된 투광성을 포함하는 도전층(7017) 위에 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차적으로 적층되어 있다. 또한, 양극(7015)이 투광성을 갖는 경우, 양극(7015)을 커버하도록 빛을 반사 또는 차폐하기 위한 차폐층(7016)이 형성되어 있어도 된다. 음극(7013)에 대해서는, 도 20a의 경우와 마찬가지로, 일함수가 작은 도전성 재료이면 다양한 재료를 이용할 수 있다. 다만, 음극(7013)은 빛을 투과할 수 있는 두께를 갖도록 형성된다(바람직하게는, 대략 5nm 내지 30nm). 예를 들면, 20nm의 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 도 20a의 경우와 마찬가지로, 발광층(7014)은 단수의 층 또는 적층된 복수의 층을 사용하여 형성될 수 있다. 양극(7015)은 빛을 투과할 필요는 없지만, 도 20a의 경우와 마찬가지로 투광성을 포함하는 도전성 재료를 이용하여 형성될 수 있다. 차폐층(7016)으로서는, 예를 들면 빛을 반사하는 금속 등을 사용할 수 있다; 그러나, 이는 금속막에 한정되지 않는다. 예를 들면, 흑색 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(7013)과 양극(7015) 사이에 발광층(7014)을 끼운 영역이 발광 소자(7012)에 상당한다. 도 20b에 도시된 화소의 경우, 발광 소자(7012)로부터 화살표로 도시하는 바와 같이 음극(7013)측으로 빛이 발광된다.
다음, 양면 사출 구조를 갖는 발광 소자에 대해서 도 20c를 참조하여 설명한다. 도 20c에서는, 구동용 TFT(7021)에 전기적으로 접속된 투광성을 포함하는 도전층(7027) 위에 발광 소자(7022)의 음극(7023)이 형성되고, 음극(7023) 위에 발광층(7024) 및 양극(7025)이 순차적으로 적층되어 있다. 도 20a의 경우와 마찬가지로, 음극(7023)은 일함수가 작은 것이라면 다양한 도전성 재료를 이용하여 형성될 수 있다. 다만, 음극(7023)은 빛을 투과할 수 있는 두께를 갖도록 형성된다. 예를 들면, 20nm의 두께를 갖는 Al막을 음극(7023)으로서 사용할 수 있다. 도 20a와 마찬가지로, 발광층(7024)은 단수의 층 또는 적층된 복수의 층을 사용하여 형성될 수 있다. 양극(7025)은 도 20a의 경우와 마찬가지로 투광성을 포함하는 도전성 재료를 이용하여 형성될 수 있다.
음극(7023)과, 발광층(7024)과, 양극(7025)이 서로 중첩되는 부분이 발광 소자(7022)에 상당한다. 도 20c에 도시된 화소의 경우, 발광 소자(7022)로부터 화살표로 도시하는 바와 같이 양극(7025) 측과 음극(7023) 측의 양쪽으로 빛이 발광된다.
여기에서는, 발광 소자로서 유기 EL 소자가 설명되지만, 발광 소자로서 무기 EL 소자를 마련하는 것도 가능하다.
본 실시의 형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)가 발광 소자에 전기적으로 접속되는 예를 도시했다; 그러나, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되어 있는 구성도 채용될 수 있다.
또한, 본 실시의 형태에서 설명하는 반도체 장치의 구성은 도 20a 내지 도 20c에 도시된 구성에 한정되지 않고, 각종의 변형이 가능하다.
다음, 반도체 장치의 하나의 예인 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서 도 21a 및 도 21b를 참조하여 설명한다. 도 21a는 박막 트랜지스터(4509, 4510) 및 발광 소자(4511)를 제1 기판(4501)과 제2 기판(4506) 사이에 시일재(4505)에 의해 밀봉한 패널의 평면도이다. 도 21b는 도 21a의 선 H-I에서의 단면도이다.
제1 기판(4501) 위에 마련되어진 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 시일재(4505)가 마련되어 있다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b) 위에 제2 기판(4506)이 마련되어 있다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제1 기판(4501), 시일재(4505) 및 제2 기판(4506)에 의해 충전재(4507)와 함께 밀봉되어 있다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 표시 장치가 외기에 노출되지 않도록 기밀성이 높고 탈가스성이 적은 보호 필름(부착 필름 또는 자외선 경화 수지 필름 등) 또는 커버 재료로 패키징(밀봉)되는 것이 바람직하다.
제1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 각각 복수의 박막 트랜지스터를 포함하고, 도 21b에서 예로서 화소부(4502)에 포함되는 박막 트랜지스터(4510)와, 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시하고 있다.
박막 트랜지스터(4509, 4510)는 상기 실시의 형태에서 설명된 구조를 채용할 수 있다. 본 실시의 형태에서, 박막 트랜지스터(4509, 4510)는 n채널형 박막 트랜지스터이다.
또한, 도면 부호 4511은 발광 소자를 나타낸다. 발광 소자(4511)에 포함되는 화소 전극인 제1 전극층(4517)은 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층에 전기적으로 접속되어 있다. 또한, 발광 소자(4511)의 구성은 제1 전극층(4517), 전계 발광층(4512), 및 제2 전극층(4513)을 포함하는, 본 실시의 형태에 설명된 적층 구성에 한정되지 않는다. 발광 소자(4511)로부터 취출되는 빛의 방향 등에 따라 발광 소자(4511)의 구성은 적절하게 변경할 수 있다.
분리벽(4520)은 유기 수지막, 무기 절연층, 또는 유기 폴리실록산을 사용하여 형성된다. 특히 분리벽(4520)은 감광성 재료를 이용하여 형성되고, 제1 전극층(4517) 위에 개구부를 형성하여, 개구부의 측벽이 연속한 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다.
전계 발광층(4512)은 단수의 층 또는 적층된 복수의 층으로 형성될 수 있다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하는 것을 방지하도록, 제2 전극층(4513) 및 분리벽(4520) 위에 보호층을 형성해도 좋다. 보호층으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에는 FPC(4518a, 4518b)로부터 각종 신호 및 전위가 공급된다.
본 실시의 형태에서는, 접속 단자 전극(4515)이, 발광 소자(4511)에 포함되는 제1 전극층(4517)과 동일한 도전층으로 형성되고, 단자 전극(4516)은, 박막 트랜지스터(4509, 4510)에 포함되는 소스 전극층 및 드레인 전극층과 동일한 도전층으로 형성된다.
접속 단자 전극(4515)은 FPC(4518a)에 포함되는 단자에, 이방성 도전층(4519)을 통해 전기적으로 접속되어 있다.
발광 소자(4511)로부터 취출되는 빛의 방향에 위치하는 제2 기판은 투광성을 가질 필요가 있다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 포함하는 재료를 사용한다.
충전재(4507)로서는, 질소 또는 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다.
필요하다면, 발광 소자의 발광면에 편광판, 원 편광판(타원 편광판을 포함), 위상차판(1/4 파장판 또는 1/2 파장판), 또는 컬러 필터 등의 광학 필름을 적절하게 제공해도 된다. 또한, 편광판 또는 원 편광판에 반사 방지막을 제공해도 된다. 예를 들면, 표면의 요철에 의해 반사광을 확산하여 글레어(glare)를 저감할 수 있는 안티-글레어 처리를 행할 수 있다.
신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)는 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 구동 회로로서 설치될 수 있다. 대안적으로, 신호선 구동 회로 또는 그 일부만을, 또는 주사선 구동 회로 또는 그 일부만을 별도 형성하여 설치해도 된다. 본 실시의 형태는 도 21a 및 도 21b에 도시된 구성에 한정되지 않는다.
이상의 공정에 의해, 반도체 장치로서 신뢰성의 높은 발광 표시 장치(표시 패널)를 제작할 수 있다.
본 실시의 형태에 설명된 구성은 다른 실시의 형태 중 임의의 것에 기재한 구성과 적절하게 조합될 수 있다.
(실시의 형태 9)
상기 실시의 형태에서 설명된 트랜지스터를 각각 포함하는 반도체 장치는 전자 페이퍼에 적용될 수 있다. 전자 페이퍼는 데이터를 표시할 수 있는 것이면 다양한 분야의 전자 기기에 사용되는 것이 가능하다. 예를 들면, 전자 페이퍼는 전자 서적(전자 북 판독기), 포스터(poster), 전차 등의 탈것의 차내 광고, 또는 크레딧 카드 등의 각종 카드에서의 표시에 적용될 수 있다. 전자 기기의 일례를 도 22a 및 도 22b 및 도 23에 도시한다.
도 22a는 전자 페이퍼를 사용하여 형성된 포스터(2631)를 나타내고 있다. 광고 매체가 종이의 인쇄물인 경우에는, 광고의 교환은 손에 의해 행해진다; 그러나, 전자 페이퍼를 사용하여, 단시간에 광고의 표시를 변경할 수 있다. 또한, 표시의 결함 없이 안정된 화상을 얻을 수 있다. 또한, 포스터는 무선으로 데이터를 송수신할 수 있는 구성을 가질 수도 있다.
도 22b는 전차 등의 탈것의 차내 광고(2632)를 나타내고 있다. 광고 매체가 종이의 인쇄물인 경우에는, 광고의 교환은 손에 의해 행해진다; 그러나, 전자 페이퍼를 사용하여, 보다 적은 인력으로 단시간에 광고의 표시를 변경할 수 있다. 또한, 표시의 결함 없이 안정된 화상을 얻을 수 있다. 또한, 차내 광고(2632)는 무선으로 데이터를 송수신할 수 있는 구성을 가질 수도 있다.
도 23은 전자 서적(2700)의 일례를 도시하고 있다. 예를 들면, 전자 서적(2700)은 하우징(2701) 및 하우징(2703)의 2개의 하우징을 포함한다. 하우징(2701) 및 하우징(2703)은 힌지(2711)와 결합되어 있어, 전자 서적(2700)은 힌지(2711)를 축으로 하여 개폐될 수 있다. 이러한 구성에 의해, 전자 서적(2700)은 종이 서적과 같이 동작할 수 있다.
하우징(2701) 및 하우징(2703)에는 각각 표시부(2705) 및 표시부(2707)가 병합되어 있다. 표시부(2705) 및 표시부(2707)는 하나의 화상 또는 다른 화상을 표시할 수도 있다. 표시부(2705) 및 표시부(2707)가 다른 화상을 표시하는 경우에는, 예를 들어, 우측의 표시부(도 23에서는 표시부(2705))에 텍스트를 표시하고, 좌측의 표시부(도 23에서는 표시부(2707))에 그래픽을 표시할 수 있다.
도 23은 하우징(2701)에 조작부 등을 구비시킨 예를 도시하고 있다. 예를 들면, 하우징(2701)에는 전원 스위치(2721), 조작키(2723), 스피커(2725) 등이 구비되어 있다. 조작키(2723)에 의해, 페이지를 넘길 수 있다. 또한, 하우징의 표시부와 동일한 면에 키보드, 포인팅 디바이스 등을 구비시킬 수 있다. 또한, 하우징의 이면 또는 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, AC 어댑터 및 USB 케이블 등의 각종 케이블에 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비시킬 수 있다. 또한, 전자 서적(2700)은 전자 사전의 기능을 가질 수도 있다.
전자 서적(2700)은 무선으로 데이터를 송수신할 수 있는 구성을 가질 수도 있다. 무선 통신에 의해, 전자 서적 서버로부터 원하는 서적 데이터 등을 구입 및 다운로드할 수 있다.
(실시의 형태 10)
상기 실시의 형태에서 설명된 트랜지스터를 각각 포함하는 반도체 장치는 다양한 전자 기기(오락기도 포함)에 적용될 수 있다. 전자 기기의 예는 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터 등의 모니터, 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화 또는 휴대 전화 장치라고도 함), 휴대형 게임 콘솔, 휴대 정보 단말, 오디오 재생 장치, 파칭코기 등의 대형 게임기 등을 포함한다.
도 24a는 텔레비전 장치(9600)의 일례를 도시하고 있다. 텔레비전 장치(9600)에서는, 하우징(9601)에 표시부(9603)가 병합된다. 표시부(9603)에 화상을 표시할 수 있다. 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한다.
텔레비전 장치(9600)는 하우징(9601)의 조작 스위치 또는 별도의 리모트 컨트롤 조작기(9610)에 의해 동작될 수 있다. 리모트 컨트롤 조작기(9610)의 조작키(9609)에 의해 채널 및 음량이 제어될 수 있으므로, 표시부(9603)에 표시되는 화상을 제어할 수 있다. 또한, 리모트 컨트롤 조작기(9610)에는, 리모트 컨트롤 조작기(9610)로부터 출력되는 데이터를 표시하는 표시부(9607)가 구비될 수 있다.
또한, 텔레비전 장치(9600)에는 수신기, 모뎀 등이 구비된다. 수신기에 의해, 일반의 텔레비전 방송의 수신을 행할 수 있다. 또한, 텔레비전 장치(9600)가 모뎀을 통해 유선 또는 무선 접속에 의한 통신 네트워크에 접속되면, 일방향(송신자로부터 수신자로) 또는 쌍방향(송신자와 수신자 간, 수신자 간 등)의 데이터 통신을 행하는 것도 가능하다.
도 24b는 디지털 포토 프레임(9700)의 일례를 도시하고 있다. 예를 들면, 디지털 포토 프레임(9700)에서는, 하우징(9701)에 표시부(9703)가 병합되어 있다. 표시부(9703)에는 다양한 화상을 표시할 수 있다. 예를 들면, 표시부(9703)는 디지털 카메라 등에 의해 촬영한 화상의 데이터를 표시함으로서 일반적인 포토 프레임으로서 기능할 수 있다.
또한, 디지털 포토 프레임(9700)에는 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블에 접속 가능한 단자 등), 기록 매체 삽입부 등이 구비된다. 이들은 표시부와 동일한 면에 구비될 수 있지만, 디지털 포토 프레임(9700)의 디자인을 위해 이들을 측면 또는 이면에 구비하는 것이 바람직하다. 예를 들면, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라에 의해 촬영한 화상의 데이터를 기억하는 메모리를 삽입하여, 화상 데이터를 다운로드하여 표시부(9703)에 표시시킬 수 있다.
디지털 포토 프레임(9700)은 무선으로 정보를 송수신할 수 있는 구성을 가질 수도 있다. 무선 통신에 의해, 원하는 화상 데이터를 다운로드하여 표시시킬 수 있다.
도 25a는 휴대형 오락기로서, 하우징(9881) 및 하우징(9891)의 2개의 하우징을 포함한다. 하우징(9881) 및 하우징(9891)은 연결부(9893)와 개폐 가능하게 연결되어 있다. 하우징(9881) 및 하우징(9891)에는 각각 표시부(9882) 및 표시부(9883)가 병합되어 있다. 또한, 도 25a에 나타내는 휴대형 오락기는 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단[조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새 또는 적외선을 측정하는 기능을 갖는 센서), 또는 마이크로폰(9889)] 등을 포함하고 있다. 물론, 휴대형 오락기의 구성은 상기에 한정되지 않고, 적어도 반도체 장치를 구비한 다른 구성을 채용할 수 있다. 휴대형 오락기는 다른 부속 설비를 적절하게 포함할 수 있다. 도 25a에 나타내는 휴대형 오락기는 기록 매체에 기억되어 있는 프로그램 또는 데이터를 판독하여 이를 표시부에 표시하는 기능, 및 다른 휴대형 오락기와 무선 통신에 의해 정보를 공유하는 기능을 갖는다. 도 25a에 도시하는 휴대형 오락기는 상기에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 25b는 대형 오락기인 슬롯 머신(9900)의 일례를 도시하고 있다. 슬롯 머신(9900)에서는, 하우징(9901)에 표시부(9903)가 병합되어 있다. 또한, 슬롯 머신(9900)은 스타트 레버 또는 스톱 스위치 등의 조작 수단, 코인 슬롯, 스피커 등을 포함한다. 물론, 슬롯 머신(9900)의 구성은 상기 구성에 한정되지 않고, 적어도 반도체 장치를 구비한 다른 구성을 채용할 수도 있다. 슬롯 머신(9900)은 다른 부속 설비를 적절하게 포함할 수 있다.
도 26a는 휴대 전화기(1000)의 일례를 도시하고 있다. 휴대 전화기(1000)에는, 하우징(1001)에 병합된 표시부(1002), 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크로폰(1006) 등이 구비되어 있다.
도 26a에 도시된 휴대 전화기(1000)의 표시부(1002)를 손가락 등으로 접촉하면, 휴대 전화기(1000)에 데이터를 입력할 수 있다. 또한, 전화 걸기 및 메일 작성(composing) 등의 조작은 표시부(1002)를 손가락 등으로 접촉하는 것에 의해 행할 수 있다.
주로 표시부(1002)의 3개의 화면 모드가 있다. 제1 모드는 화상의 표시를 주로 하는 표시 모드이다. 제2 모드는 텍스트 등의 정보의 입력을 주로 하는 입력 모드이다. 제3 모드는 표시 모드 및 입력 모드의 2개의 모드가 조합된 표시-및-입력 모드이다.
예를 들면, 전화 걸기 또는 메일 작성의 경우에는, 표시부(1002)를 텍스트 입력을 주로 하는 텍스트 입력 모드로 선택하여, 화면에 표시된 텍스트를 입력할 수 있다. 이 경우, 표시부(1002)의 화면의 거의 모든 영역에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
휴대 전화기(1000) 내부에, 자이로스코프 또는 가속도 센서 등의 경사를 검출하는 센서를 포함하는 검출 장치를 설치하면, 휴대 전화기(1000)의 방향(휴대 전화기(1000)가 수평으로 또는 수직으로 배치되어 있는지)을 판단하여 표시부(1002)의 화면에의 표시를 자동적으로 전환할 수 있다.
화면 모드의 전환은 표시부(1002)를 접촉하는 것 또는 하우징(1001)의 조작 버튼(1003)의 조작에 의해 행해진다. 대안적으로, 표시부(1002)에 표시되는 화상의 종류에 따라 화면 모드를 전환할 수 있다. 예를 들면, 표시부에 표시하는 화상 신호가 동영상 데이터 중 하나이면, 화면 모드는 표시 모드로 전환된다. 신호가 텍스트 데이터 중 하나이면, 화면 모드는 입력 모드로 전환된다.
또한, 입력 모드에서, 표시부(1002)의 광센서에 의해 검출되는 신호를 검지하고, 표시부(1002)의 터치에 의한 입력이 일정 기간 동안 행해지지 않은 경우에는, 화면 모드를 입력 모드에서 표시 모드로 전환하도록 제어해도 좋다.
표시부(1002)는 이미지 센서로서 기능시킬 수도 있다. 예를 들면, 표시부(1002)에 손바닥 또는 손가락을 접촉하는 것에 의해 장문(palm print), 지문 등의 화상을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 센싱용 광원을 제공함으로써, 손가락 정맥, 손바닥 정맥 등의 화상을 촬상할 수도 있다.
도 26b는 휴대 전화기의 다른 예이다. 도 26b의 휴대 전화기는 하우징(9411)에, 표시부(9412) 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와, 하우징(9401)에, 조작 버튼(9402), 외부 입력 단자(9403), 마이크로폰(9404), 스피커(9405), 및 착신 시에 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 구비한다. 표시 기능을 갖는 표시 장치(9410)는 화살표로 표시된 2개의 방향으로 이동함으로써, 전화 기능을 갖는 통신 장치(9400)에 대해 탈착 가능하다. 따라서, 표시 장치(9410)와 통신 장치(9400)는 짧은 측면 또는 긴 측면을 따라 서로 부착될 수 있다. 또한, 표시 기능만을 필요로 하는 경우에는, 통신 장치(9400)로부터 표시 장치(9410)를 분리하여 단독으로 사용할 수도 있다. 각각이 충전 가능한 배터리를 구비하는 통신 장치(9400)와 표시 장치(9410) 간의 무선 또는 유선 통신에 의해 화상 또는 입력 정보를 송수신할 수 있다.
본 출원은 2008년 12월 19일자로 출원된 일본 특허 출원 제2008-323725호를 기초로 하며, 그 전체 내용은 본 명세서에 참조로서 원용된다.
100: 기판
102: 게이트 전극
104: 게이트 절연층
106: 도전층
108: 산화물 반도체층
110: 산화물 반도체층
112: 수소 배리어층
113: 수소 배리어층
115: 수소 흡착층
120: 트랜지스터
130: 트랜지스터
140: 트랜지스터
201: 기판
302: 게이트 배선
308: 용량 배선
310: 투명 도전층
313: 컨택트홀
320: 접속 전극
321: 단자
322: 단자
325: 컨택트홀
326: 컨택트홀
327: 컨택트홀
328: 투명 도전층
329: 투명 도전층
340: 보호 절연층
580: 기판
581: 박막 트랜지스터
583: 절연층
584: 절연층
585: 절연층
587: 전극층
588: 전극층
589: 구형 입자
594: 캐비티
595: 충전재
596: 기판
1000: 휴대 전화기
1001: 하우징
1002: 표시부
1003: 조작 버튼
1004: 외부 접속 포트
1005: 스피커
1006: 마이크로폰
106a: 소스 전극층
106b: 드레인 전극층
108a: 영역
108b: 영역
110a: 영역
110b: 영역
110c: 영역
2600: TFT 기판
2601: 상대 기판
2602: 시일재
2603: 화소부
2604: 표시 소자
2605: 착색층
2606: 편광판
2607: 편광판
2608: 배선 회로부
2609: 플렉시블 배선 기판
2610: 냉음극관
2611: 반사판
2612: 회로 기판
2613: 확산판
2631: 포스터
2632: 차내 광고
2700: 전자 서적
2701: 하우징
2703: 하우징
2705: 표시부
2707: 표시부
2711: 축부
2721: 전원
2723: 조작키
2725: 스피커
4001: 기판
4002: 화소부
4003: 신호선 구동 회로
4004: 주사선 구동 회로
4005: 시일재
4006: 기판
4008: 액정층
4010: 박막 트랜지스터
4011: 박막 트랜지스터
4013: 액정 소자
4015: 접속 단자 전극
4016: 단자 전극
4018: FPC
4019: 이방성 도전층
4020: 절연층
4021: 절연층
4030: 화소 전극층
4031: 상대 전극층
4032: 절연층
4033: 절연층
4501: 기판
4502: 화소부
4505: 시일재
4506: 기판
4507: 충전재
4509: 박막 트랜지스터
4510: 박막 트랜지스터
4511: 발광 소자
4512: 전계 발광층
4513: 전극층
4515: 접속 단자 전극
4516: 단자 전극
4517: 전극층
4519: 이방성 도전층
4520: 분리벽
590a: 흑색 영역
590b: 백색 영역
6400: 화소
6401: 스위칭용 트랜지스터
6402: 구동용 트랜지스터
6403: 용량 소자
6404: 발광 소자
6405: 신호선
6406: 주사선
6407: 전원선
6408: 공통 전극
7001: TFT
7002: 발광 소자
7003: 음극
7004: 발광층
7005: 양극
7011: 구동용 TFT
7012: 발광 소자
7013: 음극
7014: 발광층
7015: 양극
7016: 차폐층
7017: 도전층
7021: 구동용 TFT
7022: 발광 소자
7023: 음극
7024: 발광층
7025: 양극
7027: 도전층
9400: 통신 장치
9401: 하우징
9402: 조작 버튼
9403: 외부 입력 단자
9404: 마이크로폰
9405: 스피커
9406: 발광부
9410: 표시 장치
9411: 하우징
9412: 표시부
9413: 조작 버튼
9600: 텔레비전 장치
9601: 하우징
9603: 표시부
9605: 스탠드
9607: 표시부
9609: 조작키
9610: 리모트 컨트롤 조작기
9700: 디지털 포토 프레임
9701: 하우징
9703: 표시부
9881: 하우징
9882: 표시부
9883: 표시부
9884: 스피커부
9885: 조작키
9886: 기록 매체 삽입부
9887: 접속 단자
9888: 센서
9889: 마이크로폰
9890: LED 램프
9891: 하우징
9893: 연결부
9900: 슬롯 머신
9901: 하우징
9903: 표시부
4503a: 신호선 구동 회로
4503b: 신호선 구동 회로
4504a: 주사선 구동 회로
4504b: 주사선 구동 회로
4518a: FPC
4518b: FPC

Claims (13)

  1. 표시 장치의 제작 방법으로서,
    적어도 인듐, 아연, 갈륨 및 수소를 포함하는 산화물 반도체층을 형성하는 단계와,
    상기 산화물 반도체층의 적어도 일부가 노출되도록, 질화알루미늄(aluminum nitride), 질화티탄(titanium nitride), 및 질화탄탈(tantalum nitride) 중 어느 하나를 포함하는 층을 상기 산화물 반도체층 위에 선택적으로 형성하는 단계와,
    질소 또는 산소를 포함하는 분위기에서 상기 산화물 반도체층을 가열함으로써, 상기 산화물 반도체층에, 제1 영역과, 상기 제1 영역보다 적은 양의 수소를 포함하는 제2 영역을 형성하는 단계와,
    상기 선택적으로 형성된 질화알루미늄, 질화티탄, 및 질화탄탈 중 어느 하나를 포함하는 층 위에 보호 절연층을 형성하는 단계와,
    상기 보호 절연층에 컨택트홀을 형성하는 단계와,
    상기 컨택트홀을 통해 상기 제1 영역과 전기적으로 접속된 투명 도전층을 형성하는 단계를 포함하고,
    상기 제2 영역이 트랜지스터의 채널 형성 영역을 포함하는, 표시 장치의 제작 방법.
  2. 제1항에 있어서,
    상기 산화물 반도체층 위에 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 더 포함하고,
    상기 게이트 전극이 제2 영역과 중첩되는, 표시 장치의 제작 방법.
  3. 제1항에 있어서,
    상기 제1 영역과 접하는 소스 전극층과 드레인 전극층을 형성하는 단계를 더 포함하는, 표시 장치의 제작 방법.
  4. 제1항에 있어서,
    상기 질화알루미늄, 질화티탄, 및 질화탄탈 중 어느 하나를 포함하는 층이 수소 배리어층인, 표시 장치의 제작 방법.
  5. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역 사이에 수소의 농도 구배가 형성되는, 표시 장치의 제작 방법.
  6. 제1항에 있어서,
    상기 산화물 반도체층의 상기 제2 영역에 포함되는 수소의 농도는 1×1016 atoms/cm3 이상 1×1021 atoms/cm3 이하인, 표시 장치의 제작 방법.
  7. 제1항에 있어서,
    상기 산화물 반도체층은, 인듐, 갈륨 및 아연을 포함하는 타겟을 사용하여, 산소 가스와 아르곤 가스 중 어느 하나 또는 이들 모두가 도입된 분위기에 수소 가스를 도입하여 스퍼터링법에 의해 형성되는, 표시 장치의 제작 방법.
  8. 표시 장치의 제작 방법으로서,
    기판 위에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극 위에 게이트 절연층을 형성하는 단계와,
    상기 게이트 절연층 위에 적어도 인듐, 아연, 갈륨 및 수소를 포함하는 산화물 반도체층을 형성하는 단계와,
    상기 산화물 반도체층의 적어도 일부가 노출되도록 질화알루미늄, 질화티탄 및 질화탄탈 중 어느 하나를 포함하는 층을 상기 산화물 반도체층 위에 선택적으로 형성하는 단계와,
    질소 또는 산소를 포함하는 분위기에서 상기 산화물 반도체층을 가열함으로써, 상기 산화물 반도체층에, 제1 영역과, 상기 제1 영역보다 적은 양의 수소를 포함하는 제2 영역을 형성하는 단계와,
    상기 선택적으로 형성된 질화알루미늄, 질화티탄, 및 질화탄탈 중 어느 하나를 포함하는 층 위에 보호 절연층을 형성하는 단계와,
    상기 보호 절연층에 컨택트홀을 형성하는 단계와,
    상기 컨택트홀을 통해 상기 제1 영역과 전기적으로 접속된 투명 도전층을 형성하는 단계를 포함하고,
    상기 제2 영역이 트랜지스터의 채널 형성 영역을 포함하는, 표시 장치의 제작 방법.
  9. 제8항에 있어서,
    상기 제1 영역과 접하는 소스 전극층과 드레인 전극층을 형성하는 단계를 더 포함하는, 표시 장치의 제작 방법.
  10. 제8항에 있어서,
    상기 질화알루미늄, 질화티탄, 및 질화탄탈 중 어느 하나를 포함하는 층이 수소 배리어층인, 표시 장치의 제작 방법.
  11. 제8항에 있어서,
    상기 제1 영역과 상기 제2 영역 사이에 수소의 농도 구배가 형성되는, 표시 장치의 제작 방법.
  12. 제8항에 있어서,
    상기 산화물 반도체층의 상기 제2 영역에 포함되는 수소의 농도는 1×1016 atoms/cm3 이상 1×1021 atoms/cm3 이하인, 표시 장치의 제작 방법.
  13. 제8항에 있어서,
    상기 산화물 반도체층은, 인듐, 갈륨 및 아연을 포함하는 타겟을 사용하여, 산소 가스와 아르곤 가스 중 어느 하나 또는 이들 모두가 도입된 분위기에 수소 가스를 도입하여 스퍼터링법에 의해 형성되는, 표시 장치의 제작 방법.
KR1020167019519A 2008-12-19 2009-11-27 트랜지스터의 제작 방법 KR101751661B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-323725 2008-12-19
JP2008323725 2008-12-19
PCT/JP2009/070357 WO2010071034A1 (en) 2008-12-19 2009-11-27 Method for manufacturing transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016730A Division KR101642384B1 (ko) 2008-12-19 2009-11-27 트랜지스터의 제작 방법

Publications (2)

Publication Number Publication Date
KR20160088448A KR20160088448A (ko) 2016-07-25
KR101751661B1 true KR101751661B1 (ko) 2017-06-27

Family

ID=42266718

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167019519A KR101751661B1 (ko) 2008-12-19 2009-11-27 트랜지스터의 제작 방법
KR1020117016730A KR101642384B1 (ko) 2008-12-19 2009-11-27 트랜지스터의 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117016730A KR101642384B1 (ko) 2008-12-19 2009-11-27 트랜지스터의 제작 방법

Country Status (6)

Country Link
US (4) US8183099B2 (ko)
JP (3) JP5371715B2 (ko)
KR (2) KR101751661B1 (ko)
CN (2) CN103456794B (ko)
TW (2) TWI626693B (ko)
WO (1) WO2010071034A1 (ko)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101922849B1 (ko) 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101600879B1 (ko) * 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101391964B1 (ko) * 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101141232B1 (ko) * 2010-06-22 2012-05-04 엘지이노텍 주식회사 다수의 반사 방지 박막이 형성된 고 투과율의 전도성 필름, 이를 이용한 터치 패널 및 이들의 제조방법
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8748224B2 (en) * 2010-08-16 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5864163B2 (ja) 2010-08-27 2016-02-17 株式会社半導体エネルギー研究所 半導体装置の設計方法
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5775278B2 (ja) * 2010-09-03 2015-09-09 株式会社半導体エネルギー研究所 表示装置
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5770068B2 (ja) 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120178224A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102157564B (zh) * 2011-01-18 2013-05-01 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
TW202320146A (zh) 2011-01-26 2023-05-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772849B2 (en) 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP5933300B2 (ja) 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
KR20120106359A (ko) * 2011-03-18 2012-09-26 한국전자통신연구원 금속 산화막 형성방법
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8779488B2 (en) * 2011-04-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
CN102184866B (zh) * 2011-04-21 2013-04-03 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
JP2012242172A (ja) * 2011-05-17 2012-12-10 Canon Inc ゲート電極が駆動する電界効果型トランジスタおよびそれを有するセンサデバイス
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9130044B2 (en) * 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2013094547A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104081507B (zh) * 2012-01-31 2017-03-22 夏普株式会社 半导体装置及其制造方法
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102211215B1 (ko) 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
TWI484559B (zh) * 2013-01-07 2015-05-11 Univ Nat Chiao Tung 一種半導體元件製程
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
JP6083089B2 (ja) 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102107535B1 (ko) * 2013-04-18 2020-05-29 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR102210298B1 (ko) * 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102148957B1 (ko) 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
KR20150131522A (ko) * 2014-05-15 2015-11-25 엘지디스플레이 주식회사 유기 발광 표시 소자 디스플레이 패널
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
US9640544B2 (en) 2015-04-24 2017-05-02 Sandisk Technologies Llc Integrated circuit with hydrogen absorption structure
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN109314146B (zh) 2016-08-03 2022-12-27 株式会社尼康 半导体装置、pH传感器、生物传感器以及半导体装置的制造方法
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
CN110226219B (zh) 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
CN107507868A (zh) * 2017-08-30 2017-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109937484B (zh) 2017-08-31 2022-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
TWI659254B (zh) 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
JP2019102674A (ja) * 2017-12-05 2019-06-24 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
US10461199B2 (en) * 2017-12-28 2019-10-29 Shenzhen China Star Optoelectronics Semicondutor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
KR102604345B1 (ko) 2018-01-30 2023-11-20 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US11195975B2 (en) * 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN115565867A (zh) 2019-06-27 2023-01-03 朗姆研究公司 交替蚀刻与钝化工艺
JP6753986B2 (ja) * 2019-07-04 2020-09-09 株式会社半導体エネルギー研究所 半導体装置
KR20210028318A (ko) * 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 제조 방법
JP7390841B2 (ja) * 2019-09-30 2023-12-04 エイブリック株式会社 半導体装置及びその製造方法
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
KR20210086342A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
CN113376196B (zh) 2020-03-10 2022-03-22 长鑫存储技术有限公司 检测x射线光电子能谱仪稳定性的方法
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
JP7292466B2 (ja) * 2020-08-20 2023-06-16 株式会社半導体エネルギー研究所 半導体装置
JP7057400B2 (ja) * 2020-08-20 2022-04-19 株式会社半導体エネルギー研究所 半導体装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
EP4170718A3 (en) 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same
WO2023245658A1 (en) * 2022-06-24 2023-12-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027805A1 (en) 2004-08-07 2006-02-09 Jae-Bon Koo Thin film transistor and method of fabricating the same
US20070087487A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070262318A1 (en) 2004-08-30 2007-11-15 Hironobu Shoji Method for manufacturing display device

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
FR2794672B1 (fr) * 1999-06-10 2001-09-07 Asb Aerospatiale Batteries Procede de preparation de poudres metalliques, poudres metalliques ainsi preparees et compacts incluant ces poudres
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100470155B1 (ko) 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
WO2004105149A1 (en) * 2003-05-16 2004-12-02 E.I. Dupont De Nemours And Company Barrier films for plastic substrates fabricated by atomic layer deposition
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4316358B2 (ja) * 2003-11-27 2009-08-19 株式会社東芝 半導体記憶装置及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7194173B2 (en) * 2004-07-16 2007-03-20 The Trustees Of Princeton University Organic devices having a fiber structure
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US20060108336A1 (en) * 2004-11-23 2006-05-25 Northrop Grumman Corporation Fabrication process for large-scale panel devices
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4099181B2 (ja) * 2005-07-11 2008-06-11 Ｔｄｋ株式会社 イオンビームエッチング方法及びイオンビームエッチング装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2153468B1 (en) * 2007-05-31 2010-12-01 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101392208B1 (ko) * 2008-01-22 2014-05-08 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI597850B (zh) * 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027805A1 (en) 2004-08-07 2006-02-09 Jae-Bon Koo Thin film transistor and method of fabricating the same
US20070262318A1 (en) 2004-08-30 2007-11-15 Hironobu Shoji Method for manufacturing display device
US20070087487A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI490948B (zh) 2015-07-01
JP5632056B2 (ja) 2014-11-26
US8183099B2 (en) 2012-05-22
JP2010166030A (ja) 2010-07-29
CN103456794A (zh) 2013-12-18
US20170194465A1 (en) 2017-07-06
US8803149B2 (en) 2014-08-12
US9601601B2 (en) 2017-03-21
JP2015043444A (ja) 2015-03-05
US20100159639A1 (en) 2010-06-24
KR20160088448A (ko) 2016-07-25
US10439050B2 (en) 2019-10-08
TWI626693B (zh) 2018-06-11
TW201528387A (zh) 2015-07-16
WO2010071034A1 (en) 2010-06-24
US20150037912A1 (en) 2015-02-05
TW201041049A (en) 2010-11-16
CN102257621A (zh) 2011-11-23
KR101642384B1 (ko) 2016-07-25
JP5903144B2 (ja) 2016-04-13
CN102257621B (zh) 2013-08-21
CN103456794B (zh) 2016-08-10
US20120223307A1 (en) 2012-09-06
KR20110104057A (ko) 2011-09-21
JP2014033213A (ja) 2014-02-20
JP5371715B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
KR101751661B1 (ko) 트랜지스터의 제작 방법
KR102491759B1 (ko) 반도체 장치 및 그 제작 방법
KR101792997B1 (ko) 반도체 장치
KR102391280B1 (ko) 반도체 장치
KR101643204B1 (ko) 반도체 장치 및 그 제작 방법
KR101803720B1 (ko) 표시 장치
KR20120107107A (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant