TWI626693B - 電晶體的製造方法及半導體裝置 - Google Patents

電晶體的製造方法及半導體裝置 Download PDF

Info

Publication number
TWI626693B
TWI626693B TW104112387A TW104112387A TWI626693B TW I626693 B TWI626693 B TW I626693B TW 104112387 A TW104112387 A TW 104112387A TW 104112387 A TW104112387 A TW 104112387A TW I626693 B TWI626693 B TW I626693B
Authority
TW
Taiwan
Prior art keywords
layer
region
oxide semiconductor
semiconductor layer
hydrogen
Prior art date
Application number
TW104112387A
Other languages
English (en)
Other versions
TW201528387A (zh
Inventor
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201528387A publication Critical patent/TW201528387A/zh
Application granted granted Critical
Publication of TWI626693B publication Critical patent/TWI626693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

在含有氫的氧化物半導體層上選擇性地設置氫阻擋層，並且藉由進行氧化處理，從氧化物半導體層的預定區域選擇性地脫離氫，來在氧化物半導體層中形成導電率不同的區域。然後，藉由利用形成在氧化物半導體層中的導電率不同的區域，可以形成通道形成區、源區及汲區。

Description

電晶體的製造方法及半導體裝置
本發明涉及一種利用氧化物半導體層的電晶體的製造方法及具備該電晶體的半導體裝置的製造方法。
存在有多種金屬氧化物，並且它們應用於各種各樣的用途。氧化銦是公知材料，並且它應用於液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在有呈現半導體特性的金屬氧化物。呈現半導體特性的金屬氧化物是一種化合物半導體。化合物半導體是藉由兩種或更多種的原子耦合而成的半導體。一般地，金屬氧化物成為絕緣體。然而，已知，根據構成金屬氧化物的元素的組合，而金屬氧化物成為半導體。
例如，已知，在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅等呈現半導體特性。公開有將由這種金屬氧化物構成的透明半導體層用作通道形成區的薄膜電晶體(專利文獻1至4，非專利文獻1)。
另外，作為金屬氧化物，不僅已知一元氧化物，而且已知多元氧化物。例如，具有同種(homologous)相的InGaO3(ZnO)m(m：自然數)是公知材料(非專利文獻2至4)。
並且，確認如下事實：可以將如上所述的In-Ga-Zn類氧化物應用於薄膜電晶體(也稱為TFT)的通道層(專利文獻5，非專利文獻5及6)。
此外，提出了如下方法，即在利用氧化物半導體的電晶體的製造方法中，使氧化物半導體含有氫，以降低氧化物半導體的電阻。例如，在專利文獻6中，公開有如下方法，即對源電極及汲電極添加氫，並且將該源電極及汲電極中的氫擴散到氧化物半導體。
[專利文獻1]日本專利申請公開昭60-198861號公報
[專利文獻2]日本專利申請公開平8-264794號公報
[專利文獻3]日本PCT國際申請翻譯平11-505377號公報
[專利文獻4]日本專利申請公開2000-150900號公報
[專利文獻5]日本專利申請公開2004-103957號公報
[專利文獻6]日本專利申請公開2008-72025號公報
[非專利文獻1]
M.W.Prins,K.O.Grosse-Holz,G.Muller,J.F.M.Cillessen,J.B.Giesbers,R.P.Weening,and R.M.Wolf, “A ferroelectric transparent thin-film transistor”(鐵電透明薄膜電晶體)， Appl.Phys.Lett.,17 June 1996,Vol.68 p.3650-3652
[非專利文獻2]
M.Nakamura,N.Kimizuka,and T.Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”(在1350℃之In2O3-Ga2ZnO4-ZnO系統中的相關係)，J.Solid State Chem.,1991,Vol.93,p.298-315
[非專利文獻3]
N.Kimizuka,M.Isobe,and M.Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3，and Ga2O3(ZnO)m(m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System”(在In2O3-ZnGa2O4-ZnO系統中，In2O3(ZnO)m(m為3,4及5),InGaO3(ZnO)3，and Ga2O3(ZnO)m(m為7,8,9，及16)之同系物的合成及單晶資料)，J.Solid State Chem.,1995,Vol.116,p.170-178
[非專利文獻4]
M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO3(ZnO) m )(m：natural number)and related compounds"(新同系物的合成以及其結晶結構，銦鐵鋅氧化物(InFeO3(ZnO) m )(m為自然數)),KOTAI BUTSURI(SOLID STATE PHYSICS)(固體物理)，1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5]
K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano,and H. Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”(在單晶透明氧化物半導體中製造之薄膜電晶體)，SCIENCE,2003,Vol.300,p.1269-1272
[非專利文獻6]
K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano,and H. Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”(使用非晶氧化物半導體室溫製造透明軟性薄膜電晶體)，NATURE,2004,Vol.432,p.488-492
然而，在從源電極及汲電極將氫擴散到氧化物半導體的情況下，不容易將氫擴散在氧化物半導體的厚度方向上(直到與接觸於氧化物半導體的源電極及汲電極的面相反的面)來實現低電阻化。此外，還有如下問題：在氧化物半導體層的平面方向(平行於基板的方向)上的氫濃度分佈依賴於源電極及汲電極的形狀。
鑒於上述問題，本發明的目的之一在於提供一種方法，即在具有氧化物半導體層的電晶體中，在該氧化物半導體層的任意區域中形成導電率不同的區域。
本發明的一個實施例為如下：在含有氫的氧化物半導 體層上選擇性地設置氫阻擋層，並且藉由進行氧化處理，從氧化物半導體層的預定區域選擇性地脫離氫，來在氧化物半導體層中形成導電率不同的區域。藉由利用形成在氧化物半導體層中的導電率不同的區域，可以形成通道形成區、源區及汲區。在此情況下，藉由預先使氧化物半導體層含有氫，可以降低設置在氧化物半導體層中的源區及汲區的導電率的不均勻性。此外，藉由控制設置氫阻擋層的位置，可以在氧化物半導體層中任意形成導電率不同的區域。
此外，本發明的一個實施例為如下：形成含有氫的氧化物半導體層；在氧化物半導體層上選擇性地形成氫阻擋層，以使氧化物半導體層的至少一部分露出；藉由進行氧化處理，從氧化物半導體層選擇性地脫離氫，來在氧化物半導體層中形成第一區域和其氫含量少於第一區域的第二區域；利用第二區域來形成通道形成區，並且利用第一區域來形成源區及汲區。
此外，本發明的一個實施例為如下：在基板上形成閘電極；在閘電極上形成閘極絕緣層；在閘極絕緣層上形成源電極層及汲電極層；在源電極層及汲電極層上形成含有氫的氧化物半導體層；在氧化物半導體層上形成氫阻擋層；藉由對氫阻擋層進行蝕刻，至少在形成於源電極層及汲電極層上的氧化物半導體層上留下氫阻擋層，並且使形成在閘電極上且源電極層和汲電極層之間的區域的氧化物半導體層的表面露出；藉由進行氧化處理，從氧化物半導 體層選擇性地脫離氫，來在氧化物半導體層中，使其表面露出的區域所包括的氫含量少於位於氫阻擋層下的區域所包括的氫含量。
此外，本發明的一個實施例為如下：在基板上形成閘電極；在閘電極上形成閘極絕緣層；在閘極絕緣層上形成源電極層及汲電極層；在源電極層及汲電極層上形成含有氫的氧化物半導體層；在氧化物半導體層上形成氫阻擋層；藉由對氫阻擋層進行蝕刻，至少在形成於源電極層及汲電極層上的氧化物半導體層上以及形成在閘電極上且源電極層和汲電極層之間的區域的氧化物半導體層的一部分上留下氫阻擋層，並且使形成在閘電極上且源電極層和汲電極層之間的區域的氧化物半導體層的表面的一部分露出；藉由進行氧化處理，從氧化物半導體層選擇性地脫離氫，來在氧化物半導體層中，使其表面露出的區域所包括的氫含量少於位於氫阻擋層下的區域所包括的氫含量。
此外，本發明的一個實施例為如下：在基板上形成閘電極；在閘電極上形成閘極絕緣層；在閘極絕緣層上形成含有氫的氧化物半導體層；在氧化物半導體層上形成氫阻擋層；藉由對氫阻擋層進行蝕刻，至少使位於閘電極上的氧化物半導體層的表面的一部分露出；藉由進行氧化處理，從氧化物半導體層選擇性地脫離氫，來在氧化物半導體層中，使其表面露出的區域所包括的氫含量少於位於氫阻擋層下的區域所包括的氫含量。
此外，本發明的一個實施例為如下：在基板上形成源 電極層及汲電極層；在源電極層及汲電極層上形成含有氫的氧化物半導體層；在氧化物半導體層上形成氫阻擋層；藉由對氫阻擋層進行蝕刻，至少在形成於源電極層及汲電極層上的氧化物半導體層上留下氫阻擋層，並且使形成在源電極層和汲電極層之間的區域的氧化物半導體層的表面露出；藉由進行氧化處理，從氧化物半導體層選擇性地脫離氫，來在氧化物半導體層中，使其表面露出的區域所包括的氫含量少於位於氫阻擋層下的區域所包括的氫含量；在氧化物半導體層上形成閘極絕緣層；在閘極絕緣層上且源電極層和汲電極層之間的區域形成閘電極。
此外，本發明的一個實施例為如下：在基板上形成源電極層及汲電極層；在源電極層及汲電極層上形成含有氫的氧化物半導體層；在氧化物半導體層上形成氫阻擋層；藉由對氫阻擋層進行蝕刻，至少在形成於源電極層及汲電極層上的氧化物半導體層以及形成在源電極層和汲電極層之間的區域的氧化物半導體層的一部分上留下氫阻擋層，並且使形成在源電極層和汲電極層之間的區域的氧化物半導體層的表面的一部分露出；藉由進行氧化處理，從氧化物半導體層選擇性地脫離氫，來在氧化物半導體層中，使其表面露出的區域所包括的氫含量少於位於氫阻擋層下的區域所包括的氫含量；在氧化物半導體層上形成閘極絕緣層；在閘極絕緣層上且源電極層和汲電極層之間的區域形成閘電極。
注意，作為在本說明書中可以使用的氧化物半導體的 一例，有以InMO3(ZnO)m(m>0且m不局限於整數)表示的氧化物半導體。在此，M是指選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或者多種金屬元素。例如，選擇Ga作為M的情況除了包括只選擇Ga的情況以外，還包括選擇Ga和Ni、Ga和Fe等選擇Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，有如下氧化物半導體：除了包括作為M的金屬元素以外，還包括作為雜質元素的Fe、Ni等過渡金屬元素或者該過渡金屬的氧化物。在本說明書中，有時將上述氧化物半導體中的作為M而至少包括鎵的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將使用該材料的薄膜稱為In-Ga-Zn-O類非單晶膜。
注意，在本說明書中，氧氮化矽是指：在其組成上氧含量多於氮含量，並且當利用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forwardscattering Spectrometry)進行測定時，作為濃度範圍而包括50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。此外，氮氧化矽是指：在組成上氮含量多於氧含量，較佳的是，當利用RBS及HFS進行測定時，作為濃度範圍而包括5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。但是，當將構成氧氮化矽或者氮氧化矽的原子的總計設定為 100原子%時，氮、氧、矽及氫的含量比率包括在上述範圍內。
注意，在本說明書中，半導體裝置是指藉由利用半導體特性而能夠工作的所有的裝置，並且顯示裝置、半導體電路以及電子設備都包括在半導體裝置中。此外，在本說明書中，顯示裝置包括發光裝置、液晶顯示裝置。發光裝置包括發光元件，並且液晶顯示裝置包括液晶元件。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，具體地包括無機EL(Electro Luminescence)元件、有機EL元件等。
藉由在含有氫的氧化物半導體層上選擇性地設置氫阻擋層，並且進行氧化處理，從氧化物半導體層選擇性地脫離氫，可以在氧化物半導體層中的任意區域中形成導電率不同的區域。
100‧‧‧基板
102‧‧‧閘電極
104‧‧‧閘極絕緣層
106‧‧‧導電層
108‧‧‧氧化物半導體層
110‧‧‧氧化物半導體層
112‧‧‧氫阻擋層
113‧‧‧氫阻擋層
115‧‧‧氫吸附層
120‧‧‧電晶體
130‧‧‧電晶體
140‧‧‧電晶體
201‧‧‧基板
302‧‧‧閘極佈線
308‧‧‧電容器佈線
310‧‧‧透明導電層
313‧‧‧接觸孔
320‧‧‧連接電極
321‧‧‧端子
322‧‧‧端子
325‧‧‧接觸孔
326‧‧‧接觸孔
327‧‧‧接觸孔
328‧‧‧透明導電層
329‧‧‧透明導電層
340‧‧‧保護絕緣層
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
594‧‧‧空洞
595‧‧‧填料
596‧‧‧基板
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
106a‧‧‧源電極層
106b‧‧‧汲電極層
108a‧‧‧區域
108b‧‧‧區域
110a‧‧‧區域
110b‧‧‧區域
110c‧‧‧區域
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧軟性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2631‧‧‧招貼
2632‧‧‧車廂廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電層
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧場致發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4519‧‧‧各向異性導電層
4520‧‧‧分隔壁
590a‧‧‧黑色區
590b‧‧‧白色區
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩層
7017‧‧‧導電層
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電層
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧框體
9903‧‧‧顯示部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4518a‧‧‧FPC
4518b‧‧‧FPC
在附圖中：圖1A至1D是說明根據實施例1的電晶體的製造方法的一例的圖；圖2A和2B是說明根據實施例1的電晶體的製造方法的一例的圖；圖3A至3E是說明根據實施例2的電晶體的製造方法的一例的圖；圖4A和4B是說明根據實施例2的電晶體的製造方 法的一例的圖；圖5是說明根據實施例2的電晶體的製造方法的一例的圖；圖6A至6E是說明根據實施例3的電晶體的製造方法的一例的圖；圖7A至7E是說明根據實施例4的電晶體的製造方法的一例的圖；圖8A至8C是說明根據實施例4的電晶體的製造方法的一例的圖；圖9A至9D是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖10A至10D是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖11是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖12是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖13是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖14是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖15是說明根據實施例5的半導體裝置的製造方法的一例的圖；圖16A1、16A2及16B是說明根據實施例6的半導體 裝置的一例的圖；圖17是說明根據實施例6的半導體裝置的一例的圖；圖18是說明根據實施例7的半導體裝置的一例的圖；圖19是說明根據實施例8的半導體裝置的像素等效電路的一例的圖；圖20A至20C是說明根據實施例8的半導體裝置的一例的圖；圖21A和21B是說明根據實施例8的半導體裝置的一例的圖；圖22A和22B是說明電子紙的使用方式的一例的圖；圖23是示出電子書籍的一例的外觀圖；圖24A和24B是示出電視裝置及數位相框的實例的外觀圖；圖25A和25B是示出遊戲機的實例的外觀圖；圖26A和26B是示出行動電話機的一例的外觀圖。
參照附圖詳細地說明實施例。但是，本發明不局限於以下所示的實施例所記載的內容，而所屬技術領域的普通技術人員當然知道如下事實：其方式及詳細內容在不脫離發明的宗旨的情況下可以被變換為各種各樣的形式。此 外，根據不同的實施例的結構可以適當地組合來實施。注意，在以下說明的發明的結構中，使用相同的附圖標記來表示相同部分或者具有相同功能的部分，而省略其重複說明。
實施例1
在本實施例中，參照附圖而說明電晶體的製造方法的一例。
首先，在基板201上形成含有氫的氧化物半導體層108(參照圖1A)。
氧化物半導體層108可以藉由利用其電阻因氫或重氫的添加而降低的材料來設置。例如，氧化物半導體層108可以由至少包括銦、鋅、鎵及氫的氧化物半導體形成。在此情況下，可以藉由利用使用包括In、Ga及Zn的氧化物半導體靶(例如，In2O3：Ga2O3：ZnO=1：1：1)的濺射法引入氫氣體進行成膜，來形成含有氫的氧化物半導體層108。
藉由對成膜氣氛引入氫來形成氧化物半導體層108，即使在將氧化物半導體層108形成得厚的情況下，也可以對該氧化物半導體層108中均勻地添加氫。
濺射的條件例如可以為：基板201和靶之間的距離為30mm至500mm；壓力為0.01Pa至2.0Pa；直流(DC)電源為0.25kW至5.0kW；溫度為20℃至100℃；氣氛為氫和氬氣氛、氫和氧氣氛、或者氫、氬和氧的混合氣氛。
此外，也可以使用水蒸氣、氨、醇等的烴而代替氫氣體。
作為上述濺射法，可以使用將高頻電源用作濺射電源的RF濺射法、使用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法等。
注意，在本實施例中，氧化物半導體層108不局限於In-Ga-Zn-O類非單晶膜，而還可以藉由利用其電阻因氫或重氫的添加而降低的材料(例如，氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等)來設置氧化物半導體層108。即使在利用這些材料的情況下，也藉由在引入氫的同時進行成膜，可以形成含有氫的氧化物半導體層。
此外，作為含有氫的氧化物半導體的製造方法，除了可以採用如上所述的對氧化物半導體層108的成膜氣氛引入氫的方法以外，還可以採用在形成氧化物半導體層108後利用氫電漿處理、離子注入法或者離子摻雜法等對該氧化物半導體層108添加氫的方法。
此外，較佳的是，在氧化處理前，將氧化物半導體層108形成為其氫濃度成為1×1018atoms/cm3至1×1023atoms/cm3。
注意，可以藉由利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)來測定膜中的氫濃度。
接著，在氧化物半導體層108上形成氫阻擋層112(參照圖1B)。
氫阻擋層112只要是具有阻擋在後面進行熱處理等氧化處理時從氧化物半導體層108脫離的氫的功能的膜，即可。作為氫阻擋層112例如可以採用由氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、氧化鈦、氧化鉭、氮化鈦、氮化鉭中的任一種構成的單層膜或者由它們中的兩種或更多種構成的疊層膜。
藉由設置氫阻擋層112，可以抑制在後面進行氧化處理時從位於氫阻擋層112下的氧化物半導體層108脫離氫。
接著，對氫阻擋層112進行蝕刻來使其部分(氫阻擋層113)留下，並且使氧化物半導體層108的一部分露出(參照圖1C)。
注意，也可以藉由利用液滴噴射法、絲網印刷法等在基板201上選擇性地形成氫阻擋層113。在此情況下，可以省略對氫阻擋層112的蝕刻步驟。
接著，藉由進行氧化處理，從氧化物半導體層108脫離氫，來在氧化物半導體層108中形成第一區域108a和其氫含量少於該第一區域108a的第二區域108b(參照圖1D)。藉由進行氧化處理，使第二區域108b的導電率低於第一區域108a的導電率。
作為氧化處理，可以採用在氧氣氛(包括大氣氣氛)、氮氣氛下的熱處理、氧電漿處理等。或者，也可以組合這些處理。注意，可以在150℃至1000℃下，較佳在200℃至500℃下進行熱處理。
藉由進行氧化處理，包括在氧化物半導體層108中的大量的氫從氧化物半導體層108中的不形成氫阻擋層113的部分(露出的部分)選擇性地脫離於氣氛中，來形成第二區域108b。
注意，在圖1D中，為方便起見，示出在氫阻擋層113下設置氫含量多的第一區域108a並且在不設置氫阻擋層113的區域中設置氫含量少的第二區域108b的情況，但是本實施例還可以包括在第一區域108a和第二區域108b其中一者之間及第一區域108a和第二區域108b其中另一者之間形成氫的濃度梯度的情況。
此外，作為氧化處理，也可以在接觸於氧化物半導體層108地設置吸附該氧化物半導體層108中的氫的層(氫吸附層)之後進行熱處理。例如，可以在使氧化物半導體層108的一部分露出後(參照圖1C)，至少接觸於露出的氧化物半導體層108地形成氫吸附層115(參照圖2A)，然後進行熱處理。在此情況下，由於熱處理而接觸於氫吸附層115的氧化物半導體層108中的氫移動到氫吸附層115，並且在氧化物半導體層108中形成第二區域108b(參照圖2B)。
氫吸附層115只要是能夠在進行氧化處理時吸附氧化物半導體層108中的氫而有效地降低該氧化物半導體層108的區域的氫濃度的膜，即可。此外，在氧化物半導體層108上以與該氧化物半導體層108接觸的方式設置氫阻擋層113及氫吸附層115的情況下，選擇用於氫吸附層 115的材料，以便當進行氧化處理時，與氧化物半導體層108的接觸於氫阻擋層113的區域相比，從氧化物半導體層108的接觸於氫吸附層115的區域脫離更多的氫。
作為氫吸附層115，可以採用由非晶矽、多晶矽、氧化鎢中的任一種構成的單層膜或者由它們中的兩種或更多種構成的疊層膜。此外，作為氫吸附層115，還可以採用多孔矽等的具有多孔結構的膜。
在進行氧化處理後去除氫吸附層115，即可。注意，當在後面的步驟中從氫吸附層115到氧化物半導體層108的氫的擴散(反向擴散(reverse diffusion))不成為問題時，也可以使氫吸附層115留下。例如，當從氧化物半導體層108提取到氫吸附層115的氫由於熱處理而從氫吸附層115放出到外部時，可以使氫吸附層115留下。在此情況下，可以省略去除氫吸附層115的步驟。
然後，可以形成一種電晶體，其中在氧化物半導體層108中將氫含量相對少的第二區域108b用作通道形成區，並且將第一區域108a用作源區及汲區。
注意，在將氧化物半導體層108的第二區域108b用作電晶體的通道形成區的情況下，較佳藉由利用氧化處理將氧化物半導體層108的第二區域108b的氫濃度設定為高於或等於1×1016atoms/cm3且低於或等於1×1021atoms/cm3。
如此，藉由在含有氫的氧化物半導體層108上選擇性地形成氫阻擋層113，然後從氧化物半導體層108的預定 區域選擇性地脫離大量的氫，可以在氧化物半導體層108中形成導電率不同的區域。在此情況下，藉由控制設置氫阻擋層113的位置，可以在氧化物半導體層108中任意形成導電率不同的區域。此外，藉由形成預先在其中含有氫的氧化物半導體層108，然後從預定區域脫離氫，可以在氧化物半導體層108的厚度方向上也含有氫。特別地，藉由對氧化物半導體層108的膜中均勻地添加氫，可以降低設置在氧化物半導體層108中的源區及汲區的導電率的不均勻性。
注意，在本實施例中，電晶體的結構可以為頂閘型或底閘型。
在採用頂閘型的情況下，在圖1D的步驟後，在氧化物半導體層108的第二區域108b上隔著閘極絕緣層而形成閘電極，即可。此外，在採用底閘型的情況下，在圖1A的步驟之前，預先在氧化物半導體層108的第二區域108b下隔著閘極絕緣層而形成閘電極，即可。
注意，本實施例可以與其他實施例適當地組合而使用。
實施例2
在本實施例中，參照附圖而說明在上述實施例1所示的結構中將電晶體的結構設定為底閘型的情況下的製造方法的一例。
首先，在基板100上形成閘電極102，接著在該閘電 極102上形成閘極絕緣層104，然後在閘極絕緣層104上形成源電極層106a及汲電極層106b(參照圖3A)。
作為基板100，只要採用具有絕緣表面的基板即可，例如可以採用玻璃基板。另外，作為基板100，還可以採用：陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板；利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板；利用絕緣材料覆蓋由金屬、不銹鋼等導電體構成的導電基板的表面而成的基板。此外，只要能夠承受製造步驟的熱處理，就也可以採用塑膠基板。
閘電極102可以藉由在基板100的整個表面上形成導電層之後利用光刻法對導電層進行蝕刻來形成。閘電極102包括閘極佈線等由上述導電層形成的電極、佈線。
閘電極102較佳由鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。注意，在將鋁用於佈線及電極的情況下，因為鋁單質有耐熱性低並且容易腐蝕等的問題點，所以較佳組合鋁和耐熱導電材料。
耐熱導電材料可以由：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素；以上述元素為成分的合金；組合上述元素而成的合金；以上述元素為成分的氮化物形成。層疊由這些耐熱導電材料構成的膜和鋁(或銅)來形成佈線、電極，即可。
注意，也可以利用液滴噴射法、絲網印刷法等在基板100上選擇性地形成閘電極102。
閘極絕緣層104可以藉由利用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜或者氧化鉭膜等來形成。此外，也可以層疊這些膜。這些膜可以藉由利用濺射法等以大於或等於50nm且小於或等於250nm的厚度來形成。例如，作為閘極絕緣層104，可以藉由利用濺射法以100nm的厚度來形成氧化矽膜。
源電極層106a及汲電極層106b可以藉由在閘極絕緣層104上形成導電層之後利用光刻法對該導電層進行蝕刻來形成。在此，作為一例而示出源電極層106a和汲電極層106b的一部分隔著閘極絕緣層104與閘電極102重疊的情況。
源電極層106a及汲電極層106b可以藉由利用濺射法、真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬；以上述元素為成分的合金；或者，以上述元素為成分的氮化物等構成。
例如，源電極層106a及汲電極層106b可以由鉬膜、鈦膜的單層結構形成。此外，源電極層106a及汲電極層106b也可以由疊層結構形成，例如可以採用鋁膜和鈦膜的疊層結構。此外，源電極層106a及汲電極層106b也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外， 源電極層106a及汲電極層106b也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外，作為用於這些疊層結構的鋁膜，也可以採用包括釹的鋁(Al-Nd)膜。再者，源電極層106a及汲電極層106b也可以具有包括矽的鋁膜的單層結構。
注意，也可以藉由利用液滴噴射法、絲網印刷法等來在基板100上選擇性地形成源電極層106a及汲電極層106b。
在圖3A中形成的源電極層106a用作電晶體的源極，並且汲電極層106b用作電晶體的汲極。注意，根據電晶體的驅動方法，而有時源電極層106a用作汲極，並且汲電極層106b用作源極。
接著，覆蓋閘極絕緣層104、源電極層106a及汲電極層106b地形成氧化物半導體層108(參照圖3B)。
氧化物半導體層108由當添加氫或重氫時其電阻降低的材料設置，即可。例如，採用In-Ga-Zn-O類非單晶膜、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等氧化物半導體，即可。此外，藉由當形成這些氧化物半導體的膜時，對氣氛引入氫，可以形成含有氫的氧化物半導體層108。藉由對成膜氣氛引入氫，形成氧化物半導體層108，即使在將氧化物半導體層108形成得厚的情況下，也可以對該氧化物半導體層108中均勻地添加氫。
注意，也可以在形成氧化物半導體層108之後，利用 氫電漿處理、離子注入法或者離子摻雜法對該氧化物半導體層108添加氫。
接著，在對氧化物半導體層108進行蝕刻來形成島狀的氧化物半導體層110之後，在氧化物半導體層110上形成氫阻擋層112(參照圖3C)。
注意，也可以在對氧化物半導體層108進行蝕刻之前形成氫阻擋層112，然後對氧化物半導體層108及氫阻擋層112進行蝕刻。
接著，對氫阻擋層112進行蝕刻來使其部分(氫阻擋層113)留下，並且使形成在閘電極102上且源電極層106a和汲電極層106b之間的區域的氧化物半導體層110的表面露出(參照圖3D)。
如圖3D所示，藉由覆蓋氧化物半導體層110的端部地使氫阻擋層113留下，在氧化處理中，可以減少從氧化物半導體層110的端部脫離的氫。注意，在氧化處理中，從氧化物半導體層110的端部脫離的氫不成為問題的情況(氧化物半導體層110的厚度薄的情況等)下，也可以採用使氫阻擋層113留下在形成於源電極層106a及汲電極層106b上的氧化物半導體層110的一部分上的結構。
此外，當對氫阻擋層112進行蝕刻時，有時同時對露出的氧化物半導體層110的表面進行蝕刻，而發生氧化物半導體層110的厚度減少。在此情況下，在氧化物半導體層110中，其露出的區域的厚度薄於其位於氫阻擋層113下的區域的厚度。
注意，也可以利用液滴噴射法、絲網印刷法等在基板100上選擇性地形成氫阻擋層113。在此情況下，可以省略蝕刻步驟。
接著，藉由進行氧化處理，從氧化物半導體層110脫離氫，來使氧化物半導體層110中的其表面露出的區域110c所包括的氫含量少於其位於氫阻擋層113下的區域110a、110b所包括的氫含量(參照圖3E)。其結果，可以在氧化物半導體層110中，在閘電極102上且位於源電極層106a和汲電極層106b之間的區域形成通道形成區，並且在位於源電極層106a及汲電極層106b上的區域形成源區和汲區。
形成通道形成區的區域110c的氫含量少於形成源區的區域110a及形成汲區的區域110b的氫含量，並且該區域110c導電率比形成源區的區域110a及形成汲區的區域110b的導電率低。就是說，藉由進行氧化處理，從氧化物半導體層110中的不形成氫阻擋層113的部分(露出的部分)選擇性地脫離大量的含有在氧化物半導體層110中的氫，可以形成通道形成區。
注意，雖然在圖3E中，為方便起見，示出在氫阻擋層113下設置氫含量多的區域110a及區域110b，並且在不設置氫阻擋層113的區域設置氫含量少的區域110c的情況，但是本實施例也包括在區域110a和區域110c之間及在區域110b和區域110c之間形成氫的濃度梯度的情況。
此外，作為氧化處理，也可以接觸於氧化物半導體層110地設置吸附該氧化物半導體層110中的氫的層(氫吸附層)。例如，在使氧化物半導體層110的一部分露出後(參照圖3D)，至少接觸於露出的氧化物半導體層110地形成氫吸附層115(參照圖4A)，然後進行熱處理。由於熱處理而接觸於氫吸附層115的氧化物半導體層110中的氫移動到氫吸附層115，而可以在氧化物半導體層110中形成形成通道形成區的區域110c、形成源區的區域110a及形成汲區的區域110b(參照圖4B)。
在進行氧化處理後去除氫吸附層115，即可。注意，當在後面的步驟中從氫吸附層115到氧化物半導體層110的氫的擴散(反向擴散)不成為問題時，也可以使氫吸附層115留下。例如，當從氧化物半導體層110提取到氫吸附層115的氫由於熱處理而從氫吸附層115放出到外部時，可以使氫吸附層115留下。在此情況下，可以省略去除氫吸附層115的步驟。
如此，藉由在含有氫的氧化物半導體層110上選擇性地形成氫阻擋層113，然後從氧化物半導體層110的預定區域選擇性地脫離大量的氫，可以在氧化物半導體層110中形成導電率不同的區域。在此情況下，藉由控制設置氫阻擋層113的位置，可以在氧化物半導體層110中任意形成導電率不同的區域。此外，藉由形成預先在其中含有氫的氧化物半導體層110，然後從預定區域脫離氫，可以在氧化物半導體層110的厚度方向上也含有氫。特別地，藉 由對氧化物半導體層110均勻地添加氫，可以降低設置在氧化物半導體層110中的源區及汲區的導電率的不均勻性。
藉由上述步驟，可以形成將氧化物半導體層用於通道形成區的電晶體120。
此外，也可以覆蓋包括氧化物半導體層110、源電極層106a及汲電極層106b等的電晶體120地形成保護絕緣層。保護絕緣層由氫的含量少的絕緣層形成，即可。例如，保護絕緣層藉由利用CVD法、濺射法等以氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或者氮氧化鋁膜的單層或者疊層形成，即可。
然後，藉由形成各種電極、佈線，完成具備電晶體120的半導體裝置。
注意，雖然在圖3A至3E中示出當從連接源電極層106a和汲電極層106b的截面方向(與基板100的表面正交的面)觀察時，使形成在閘電極102上且源電極層106a和汲電極層106b之間的區域的氧化物半導體層110的整個表面都露出的情況，但是不局限於此。
例如，也可以在圖3D中，使氫阻擋層113留下在源電極層106a及汲電極層106b上，並且使其留下在位於源電極層106a和汲電極層106b之間的區域的氧化物半導體層110上的一部分上。在此情況下，可以在氧化物半導體層110中的位於源電極層106a和汲電極層106b之間的區 域也設置形成源區的區域110a和形成汲區的區域110b(參照圖5)。在採用這種結構的情況下，在源電極層106a、汲電極層106b和通道形成區之間設置其電阻高於源電極層106a及汲電極層106b且低於成為通道形成區的區域110c的區域，所以可以降低接觸電阻。
此外，較佳的是，在上述圖3A至3E、圖4A及4B以及圖5所示的結構中，作為源電極層106a及汲電極層106b的材料而較佳選擇具有氫阻擋性的材料，因為可以更有效地抑制在氧化處理中從區域110a及區域110b脫離氫。
此外，藉由利用導電體以接觸於源電極層106a、汲電極層106b的方式設置氫阻擋層113，也可以將氫阻擋層113用作源電極層或汲電極層。在此情況下，氧化物半導體層110和源電極層的接觸面積以及氧化物半導體層110和汲電極層的接觸面積增大，所以可以降低氧化物半導體層110和源電極層的接觸電阻以及氧化物半導體層110和汲電極層的接觸電阻，而可以提高元件特性。
注意，本實施例可以與其他實施例適當地組合而使用。
實施例3
在本實施例中，參照附圖而說明與上述實施例2不同的具有底閘結構的電晶體的製造方法。
首先，在基板100上形成閘電極102，接著在該閘電 極102上形成閘極絕緣層104，然後在閘極絕緣層104上形成氧化物半導體層108(參照圖6A)。
接著，在對氧化物半導體層108進行蝕刻來形成島狀的氧化物半導體層110之後(參照圖6B)，在氧化物半導體層110上形成氫阻擋層112(參照圖6C)。
接著，對氫阻擋層112進行蝕刻來使其部分(氫阻擋層113)留下，並且使形成在閘電極102上的氧化物半導體層110的表面露出(參照圖6D)。
接著，藉由進行氧化處理，從氧化物半導體層110脫離氫，來使氧化物半導體層110中的其表面露出的區域110c所包括的氫含量少於其位於氫阻擋層113下的區域110a、110b所包括的氫含量(參照圖6E)。其結果，可以在氧化物半導體層110中，在位於閘電極102上的區域形成通道形成區，並且與該通道形成區相鄰地形成源區及汲區。
形成通道形成區的區域110c的氫含量少於形成源區的區域110a及形成汲區的區域110b的氫含量，並且該區域110c的導電率比形成源區的區域110a及形成汲區的區域110b的導電率低。就是說，藉由進行氧化處理，從氧化物半導體層110中的不形成氫阻擋層113的部分(露出的部分)選擇性地脫離大量的含有在氧化物半導體層110中的氫，可以形成通道形成區。
注意，雖然在圖6E中，為方便起見，示出在氫阻擋層113下設置氫含量多的區域110a及區域110b，並且在 不設置氫阻擋層113的區域設置氫含量少的區域110c的情況，但是本實施例也包括在區域110a和區域110c之間及在區域110b和區域110c之間形成氫的濃度梯度的情況。
藉由上述步驟，可以形成將氧化物半導體層用於通道形成區的電晶體130。
注意，圖6A至6E所示的結構示出如下情況：與上述實施例2所示的結構相比，在氧化物半導體層110下不設置源電極層106a及汲電極層106b而在閘極絕緣層104上以與該閘極絕緣層104接觸的方式形成氧化物半導體層108。在想要以彼此接觸的方式設置閘極絕緣層104和氧化物半導體層110的情況(例如，連續形成閘極絕緣層104和氧化物半導體層108的情況)下，採用本實施例所示的製造方法，即可。
此外，當在氧化物半導體層108中區域110a和區域110b的電阻小時，可以將該區域110a及區域110b用作佈線、電極。當然，也可以採用在氧化物半導體層108上隔著層間絕緣層而設置源電極層及汲電極層的結構。
此外，在作為氫阻擋層113而使用導電層的情況下，可以將氫阻擋層113用作源電極層及汲電極層。
注意，本實施例可以與其他實施例適當地組合而使用。
實施例4
在本實施例中，參照附圖而說明上述實施例1所示的具有頂閘結構的電晶體的製造方法的一例。
首先，在基板100上形成源電極層106a及汲電極層106b，接著覆蓋源電極層106a及汲電極層106b地形成氧化物半導體層108(參照圖7A)。
接著，在對氧化物半導體層108進行蝕刻來形成島狀的氧化物半導體層110之後，在氧化物半導體層110上形成氫阻擋層112(參照圖7B)。
接著，對氫阻擋層112進行蝕刻來使其部分(氫阻擋層113)留下，並且使形成在源電極層106a和汲電極層106b之間的區域的氧化物半導體層110的表面露出(參照圖7C)。
接著，藉由進行氧化處理，從氧化物半導體層110脫離氫，來使氧化物半導體層110中的其表面露出的區域110c所包括的氫含量少於其位於氫阻擋層113下的區域110a、110b所包括的氫含量(參照圖7D)。其結果，在氧化物半導體層110中，可以在位於源電極層106a和汲電極層106b之間的區域形成通道形成區，並且可以在位於源電極層106a及汲電極層106b上的區域形成源區及汲區。
形成通道形成區的區域110c的氫含量少於形成源區的區域110a及形成汲區的區域110b的氫含量，並且該區域110c的導電率比形成源區的區域110a及形成汲區的區域110b的導電率低。就是說，藉由進行氧化處理，從氧 化物半導體層110中的不形成氫阻擋層113的部分(露出的部分)選擇性地脫離大量的含有在氧化物半導體層110中的氫，形成通道形成區。
注意，雖然在圖7D中，為方便起見，示出在氫阻擋層113下設置氫含量多的區域110a及區域110b，並且在不設置氫阻擋層113的區域設置氫含量少的區域110c的情況，但是本實施例也包括在區域110a和區域110c之間及在區域110b和區域110c之間形成氫的濃度梯度的情況。
接著，在氧化物半導體層110及氫阻擋層113上形成閘極絕緣層104，然後在閘極絕緣層104上形成閘電極102(參照圖7E)。
注意，至少與氧化物半導體層110的區域110c重疊地形成閘電極102。此外，也可以與區域110a及區域110b重疊地設置閘電極102。
如此，藉由在含有氫的氧化物半導體層110上選擇性地形成氫阻擋層113，然後從氧化物半導體層110的預定區域選擇性地脫離大量的氫，可以在氧化物半導體層110中形成導電率不同的區域。在此情況下，藉由控制設置氫阻擋層113的位置，可以在氧化物半導體層110中任意形成導電率不同的區域。此外，藉由形成預先在其中含有氫的氧化物半導體層110，然後從預定區域脫離氫，可以在氧化物半導體層110的厚度方向上也含有氫。特別地，藉由對氧化物半導體層110均勻地添加氫，可以降低設置在 氧化物半導體層110中的源區及汲區的導電率的不均勻性。
藉由上述步驟，可以形成將氧化物半導體層用於通道形成區的電晶體140。
此外，也可以覆蓋電晶體140地形成保護絕緣層。
然後，藉由形成各種電極、佈線，完成具備電晶體140的半導體裝置。
注意，雖然在圖7C中示出當從連接源電極層106a和汲電極層106b的截面方向(與基板100的表面正交的面)觀察時，使形成在源電極層106a和汲電極層106b之間的區域的氧化物半導體層110的整個表面都露出的情況，但是不局限於此。
例如，也可以在圖7C中，使氫阻擋層113留下在源電極層106a及汲電極層106b上，並且使其留下在位於源電極層106a和汲電極層106b之間的區域的氧化物半導體層110上的一部分上。在此情況下，可以在氧化物半導體層110中的位於源電極層106a和汲電極層106b之間的區域也設置形成源區的區域110a和形成汲區的區域110b(參照圖8A)。在採用這種結構的情況下，在源電極層106a、汲電極層106b和通道形成區之間設置電阻小的區域，所以可以降低接觸電阻。
此外，也可以如圖8B所示覆蓋氧化物半導體層110的端部地形成氫阻擋層113。藉由採用這種結構，可以抑制當進行氧化處理時從氧化物半導體層110的端部脫離 氫。
此外，藉由利用導電體以接觸於源電極層106a、汲電極層106b的方式設置氫阻擋層113(參照圖8C)，也可以將氫阻擋層113用作源電極層或汲電極層。在此情況下，氧化物半導體層110和源電極層的接觸面積以及氧化物半導體層110和汲電極層的接觸面積增大，所以可以降低氧化物半導體層110和源電極層的接觸電阻以及氧化物半導體層110和汲電極層的接觸電阻，而可以提高元件特性。
此外，也可以採用能夠將氫擴散到與氧化物半導體層110接觸的基板100側的結構。在此情況下，也可以在基板100和氧化物半導體層110之間形成容易從該氧化物半導體層110中擴散氫的氫吸附層。
注意，本實施例可以與其他實施例適當地組合而使用。
實施例5
在本實施例中，參照附圖而說明具備電晶體的半導體裝置的使用方式的一例的顯示裝置的製造程序。注意，本實施例所示的製造程序的很多部分與上述實施例2相同。從而，在下面中，省略對重複部分的說明，並且對不同的部分進行詳細說明。注意，在下面的說明中，圖9A至9D及圖10A至10D示出截面圖，並且圖11至圖14示出俯視圖。
首先，在具有絕緣表面的基板100上形成佈線及電極(包括閘電極102的閘極佈線、電容器佈線308、第一端子321)(參照圖9A、圖11)。
電容器佈線308、第一端子321可以使用與閘電極102相同的材料同時形成。
接著，在閘電極102上形成閘極絕緣層104，然後在閘極絕緣層104上形成導電層106(參照圖9B)。
導電層106可以藉由利用濺射法、真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬；以上述元素為成分的合金；或者以上述元素為成分的氮化物等構成。
例如，導電層106可以由鉬膜、鈦膜的單層結構形成。此外，導電層106也可以由疊層結構形成，而例如可以採用鋁膜和鈦膜的疊層結構。此外，也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外，也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外，作為用於這些疊層結構的鋁膜，也可以採用包括釹的鋁(Al-Nd)膜。再者，導電層106也可以具有包括矽的鋁膜的單層結構。
在圖9B中，藉由在形成閘極絕緣層104之後，在該閘極絕緣層104中形成接觸孔313，然後形成導電層106，來使第一端子321和導電層106電連接。
接著，藉由對導電層106進行蝕刻，來形成源電極層106a、汲電極層106b、連接電極320、第二端子322(參照圖9C、圖12)。
第二端子322可以與源極佈線(包括源電極層106a的源極佈線)電連接。此外，連接電極320可以藉由形成在閘極絕緣層104中的接觸孔313與第一端子321直接連接。
接著，覆蓋閘極絕緣層104、源電極層106a、汲電極層106b、連接電極320、第二端子322地形成氧化物半導體層108(參照圖9D)。
接著，對氧化物半導體層108進行蝕刻來形成島狀的氧化物半導體層110，然後在氧化物半導體層110上形成氫阻擋層112(參照圖10A)。
注意，也可以在對氧化物半導體層108進行蝕刻之前形成氫阻擋層112，然後對氧化物半導體層108及氫阻擋層112進行蝕刻。
接著，對氫阻擋層112進行蝕刻來使其部分(氫阻擋層113)留下，並且使形成在閘電極102上且源電極層106a和汲電極層106b之間的區域的氧化物半導體層110的表面露出，然後進行氧化處理，從氧化物半導體層110脫離氫。其結果，在氧化物半導體層110中形成形成通道形成區的區域110c、形成源區的區域110a及形成汲區的區域110b(參照圖10B、圖13)。
形成通道形成區的區域110c的氫含量少於形成源區 的區域110a及形成汲區的區域110b的氫含量，並且該區域110c的導電率比形成源區的區域110a及形成汲區的區域110b的導電率低。就是說，藉由進行氧化處理，從氧化物半導體層110中的不形成氫阻擋層113的部分(露出的部分)選擇性地脫離大量的含有在氧化物半導體層110中的氫，形成通道形成區。
此外，如圖10B、圖13所示，藉由覆蓋氧化物半導體層110的端部地使氫阻擋層113留下，當進行氧化處理時，可以有效地減少從氧化物半導體層110的端部脫離的氫。
此外，當對氫阻擋層112進行蝕刻時，有時對露出的氧化物半導體層110的表面同時進行蝕刻，而發生氧化物半導體層110之厚度減少。在此情況下，在氧化物半導體層110中，其露出的區域的厚度薄於其位於氫阻擋層113下的區域的厚度。
注意，也可以利用液滴噴射法、絲網印刷法等在基板100上選擇性地形成氫阻擋層113。在此情況下，可以省略蝕刻步驟。
接著，較佳的是，進行100℃至600℃、典型為200℃至400℃的熱處理。例如，在氮氣氛下以350℃進行一個小時的熱處理。由於該熱處理，進行構成島狀的氧化物半導體層110的非單晶膜的原子級的重新排列。由於該熱處理，而消除阻礙載子移動的歪曲，所以在此的熱處理(也包括光退火)很有效。注意，只要在形成氧化物半導 體層108之後，就對進行熱處理的時序沒有特別的限制，而例如也可以在形成像素電極之後進行熱處理。此外，也可以同時進行該熱處理和氧化處理的熱處理。
此外，也可以對露出的島狀的氧化物半導體層110進行氧自由基處理。藉由進行氧自由基處理，可以使將氧化物半導體層110用作通道形成區的薄膜電晶體成為常閉狀態(normally off)。此外，藉由進行自由基處理，可以恢復島狀的氧化物半導體層110由於蝕刻而受到的損傷。自由基處理較佳在O2、N2O、更較佳為包括氧的N2、包括氧的He、包括氧的Ar的氣氛下進行。此外，也可以在對上述氣氛添加有Cl2、CF4的氣氛下進行自由基處理。
接著，覆蓋所得到的電晶體地形成保護絕緣層340，並且對該保護絕緣層340選擇性地進行蝕刻，以形成到達汲電極層106b的接觸孔325、到達連接電極320的接觸孔326以及到達第二端子322的接觸孔327(參照圖10C)。
接著，形成電連接到汲電極層106b的透明導電層310、電連接到連接電極320的透明導電層328以及電連接到第二端子322的透明導電層329(參照圖10D、圖14)。
透明導電層310用作像素電極，並且透明導電層328和329用作用於與FPC的連接的電極或佈線。更具體地，可以將形成在連接電極320上的透明導電層328用於用作閘極佈線的輸入端子的連接用端子電極，並且將形成 在第二端子322上的透明導電層329用於用作源極佈線的輸入端子的連接用端子電極。
此外，可以藉由利用電容器佈線308、閘極絕緣層104、保護絕緣層340以及透明導電層310來形成儲存電容器。在此情況下，電容器佈線308和透明導電層310用作電極，並且閘極絕緣層104和保護絕緣層340用作電介質。
透明導電層310、328、329可以藉由利用濺射法、真空蒸鍍法等並且使用氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)等來形成。例如，可以在形成透明導電層之後，在該透明導電層上形成抗蝕劑掩模，利用蝕刻來去除不需要的部分，以形成透明導電層310、328、329。
藉由上述步驟，可以完成底閘型的n通道型薄膜電晶體、儲存電容器等元件。並且，藉由將這些元件相對於各像素而配置為矩陣狀，可以用作用來製造主動矩陣型的顯示裝置的一個基板。在本說明書中，為方便起見，將這種基板稱為主動矩陣基板。
在製造主動矩陣型的液晶顯示裝置的情況下，在主動矩陣型基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣型基板和對置基板，即可。
此外，本實施例所示的結構不局限於圖14的像素結構。將其他結構的一例示出於圖15。圖15示出如下結構：不設置電容器佈線308，以用作像素電極的透明導電 層310和相鄰的像素的閘極佈線302用作電極，並且以保護絕緣層340及閘極絕緣層104為電介質，以形成儲存電容器。
注意，本實施例可以與其他實施例適當地組合而使用。
實施例6
在本實施例中，說明製造薄膜電晶體，並且將該薄膜電晶體用於像素部以及驅動電路，以製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況。此外，可以藉由將由薄膜電晶體製造的驅動電路的一部分或全部一體形成在與像素部相同的基板上，來形成系統化面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence；電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板、在該面板上安裝有包括控制器的IC等的模組。再者，顯示裝置涉及一種元件基板，該元件基板相當於製造該顯示裝置的過程中的完成顯示元件之前的一個實施例，並且該元件基 板在多個像素中分別具備用來將電流供給到顯示元件的手段。具體而言，元件基板可以為只形成有顯示元件的像素電極的狀態、形成成為像素電極的導電層之後並且藉由蝕刻來形成像素電極之前的狀態、或者其他任何狀態。
注意，本說明書中的顯示裝置是指圖像顯示器件、顯示器件、光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit；軟性印刷電路)、TAB(Tape Automated Bonding；載帶自動鍵合)膠帶或者TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置於TAB膠帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件的模組。
在本實施例中，作為具備薄膜電晶體的半導體裝置而示出液晶顯示裝置的實例。首先，參照圖16A1及16A2以及圖16B而說明相當於半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖16A1和16A2是一種面板的俯視圖，其中利用密封材料4005將包括形成在第一基板4001上的氧化物半導體層的薄膜電晶體4010、4011以及液晶元件4013密封在第一基板4001和第二基板4006之間。圖16B相當於沿著圖16A1和16A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板 4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖16A1是利用COG方法安裝信號線驅動電路4003的實例，而圖16A2是利用TAB方法安裝信號線驅動電路4003的實例。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖16B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
作為薄膜電晶體4010、4011，可以應用上述實施例所示的結構。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設 置有用作取向膜的絕緣層4032、4033，並且隔著絕緣層4032、4033而夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或者丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF薄膜、聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣層選擇性地進行蝕刻來得到的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔物。此外，對置電極層4031與設置在與薄膜電晶體4010相同的基板上的公共電位線電連接。藉由利用公共連接部，可以使對置電極層4031藉由配置在一對基板之間的導電粒子與公共電位線電連接。注意，導電粒子包含在密封材料4005中。
另外，還可以採用不使用取向膜的顯示藍相(blue phase)的液晶。藍相是液晶相的一種，其是當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相(isotropic phase)之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有高於或等於5重量%的手性試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向 同性而不需要取向處理，從而視角依賴性小。
另外，本實施例所示的液晶顯示裝置是透過型液晶顯示裝置的實例，但是作為液晶顯示裝置，還可以應用反射型液晶顯示裝置、半透過型液晶顯示裝置。
此外，雖然在本實施例所示的液晶顯示裝置中示出在基板的外側(可見側)設置偏光板，在基板的內側按順序設置著色層、用於顯示元件的電極層的實例，但是也可以將偏光板設置在基板的內側。另外，偏光板和著色層的疊層結構也不局限於本實施例，而根據偏光板及著色層的材料或製造步驟條件適當地進行設定，即可。此外，還可以設置用作黑矩陣的遮光膜。
另外，在本實施例中，使用用作保護層、平坦化絕緣層的絕緣層(絕緣層4020、絕緣層4021)覆蓋薄膜電晶體，以減少薄膜電晶體的表面凹凸並且提高薄膜電晶體的可靠性。另外，因為保護層用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。藉由利用濺射法並且使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜的單層或疊層來形成保護層，即可。雖然在本實施例中示出藉由濺射法形成保護層的實例，但是並沒有特別的限制而採用各種方法，即可。
在此，作為保護層，形成具有疊層結構的絕緣層4020。在此，作為絕緣層4020的第一層，利用濺射法形成氧化矽膜。藉由使用氧化矽膜作為保護層，有防止在用 作源電極層及汲電極層的鋁膜中產生小丘的效果。
此外，作為絕緣層4020的第二層，形成絕緣層。在此，作為絕緣層4020的第二層，藉由利用濺射法來形成氮化矽膜。藉由作為保護層而採用氮化矽膜，可以抑制鈉等的可動離子侵入到半導體區中而改變TFT的電特性。
另外，也可以在形成保護層之後進行對半導體層的退火(300℃至400℃)。
另外，作為平坦化絕緣層，形成絕緣層4021。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包括Si-O-Si鍵的樹脂。矽氧烷類樹脂還可以採用有機基(例如為烷基、芳基)、氟基團作為取代基。此外，有機基也可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制，而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠印刷等)、刮刀、輥塗機、簾塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下，也可以在進行烘焙的步驟中同時進行對半導體層的退火(300℃至400℃)。藉由同時進行對絕 緣層4021的焙燒步驟和對半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包括導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極層4030、對置電極層4031。使用導電組成物來形成的像素電極的當其波長為550nm時的透光率較佳為大於或等於70%。另外，導電組成物所包括的導電高分子的電阻率較佳為低於或等於0.1Ω．cm。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種或更多種的共聚物等。
另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電層形成，並且端子電極4016由與薄膜電晶體4010、4011的源電極層及汲電極層相同的導電層形成。
連接端子電極4015藉由各向異性導電層4019與FPC4018所具有的端子電連接。
此外，雖然在圖16A1及16A2以及圖16B中示出另行形成信號線驅動電路4003並將其安裝到第一基板4001的實例，但是本實施例不局限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以僅另行形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖17示出將TFT基板2600用於相當於半導體裝置的一個實施例的液晶顯示模組而進行構成的一例。
圖17是液晶顯示模組的一例，其中，利用密封材料2602固定TFT基板2600和對置基板2601，並且在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604和著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素而設置有分別對應於紅色、綠色、藍色的各種顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用軟性線路板2609與TFT基板2600的佈線電路部2608連接，並且組裝有控制電路、電源電路等的外部電路。此外，還可以在偏光板和液晶層之間具有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模 式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal)模式等。
藉由上述步驟，作為半導體裝置，可以製造可靠性高的液晶顯示裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例7
在本實施例中，作為具備電晶體的半導體裝置的一例而示出電子紙。
圖18作為半導體裝置的一例而示出主動矩陣型電子紙。可以與上述實施例1至5所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581。
圖18的電子紙是採用旋轉球顯示方式的顯示裝置的實例。旋轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一個半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並且在第一電極層及第二電極層之間產生電位差來控制球形粒 子的方向，以進行顯示。
設置在基板580上的薄膜電晶體581是底閘結構的薄膜電晶體，並且其源電極層或汲電極層藉由形成在絕緣層583、584、585中的接觸孔與第一電極層587電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a及白色區590b，且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍設置有樹脂等的填料595(參照圖18)。在圖18中，第一電極層587相當於像素電極，並且第二電極層588相當於公共電極。第二電極層588與設置在與薄膜電晶體581相同的基板上的公共電位線電連接。藉由利用上述實施例所示的公共連接部，可以使設置在基板596上的第二電極層588藉由配置在一對基板之間的導電粒子與公共電位線電連接。
此外，還可以使用電泳元件而代替旋轉球。在此情況下，使用直徑為10μm至200μm左右的微囊，該微囊封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。至於設置在第一電極層和第二電極層之間的微囊，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也可以辨別顯示部。另外，即使不向顯示部供應電源，也可以保持顯 示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置或者具備顯示裝置的半導體裝置)遠離電波發射源，也可以儲存顯示過的圖像。
如上所述，作為半導體裝置，可以製造可靠性高的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例8
在本實施例中，作為具備電晶體的半導體裝置，示出發光顯示裝置的實例。在此，作為顯示裝置所具有的顯示元件，示出利用電致發光的發光元件。根據發光材料是有機化合物還是無機化合物而對利用電致發光的發光元件進行區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別注入到包括發光有機化合物的層，以產生電流。然後，由於這些載子(電子及電洞)重新結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，得到發光。根據這種機理，而該發光元件被稱為電流激發型發光元件。
根據其元件結構，而將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光 機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此，作為發光元件而使用有機EL元件來進行說明。
圖19示出作為半導體裝置的一例的可應用數位時間灰度驅動的像素結構的一例。
說明可應用數位時間灰度驅動的像素的結構及像素的工作。在此，示出在一個像素中使用兩個將氧化物半導體層(例如，In-Ga-Zn-O類非單晶膜)用於通道形成區的n通道型電晶體的實例。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。在開關電晶體6401中，閘極連接到掃描線6406，第一電極(源電極及汲電極中的一者)連接到信號線6405，第二電極(源電極及汲電極中的另一者)連接到驅動電晶體6402的閘極。在驅動電晶體6402中，閘極藉由電容器6403連接到電源線6407，第一電極連接到電源線6407，第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。注意，低電源電位是指以設定於電源線6407的高電源電位為標準滿足低電源電位<高電源電位的電位。例如也可以將低電源電位設定為GND、 0V等。將該高電源電位和低電源電位的電位差施加到發光元件6404，以使電流流過於發光元件6404中，而發光元件6404發光，而將高電源電位和低電源電位分別設定為其間的電位差成為發光元件6404的正向閾值電壓或更高。
此外，也可以代替電容器6403而使用驅動電晶體6402的閘極電容以省略電容器6403。至於驅動電晶體6402的閘極電容，也可以在通道形成區和閘電極之間形成有電容。
在此，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入使驅動電晶體6402成為充分導通或截止的狀態的視頻信號。就是說，使驅動電晶體6402工作在線性區中。使驅動電晶體6402工作在線性區中，所以對驅動電晶體6402的閘極施加比電源線6407的電壓高的電壓。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)或更高的電壓。
此外，在進行類比灰度驅動而代替數位時間灰度驅動的情況下，藉由使信號的輸入不同，可以使用與圖19相同的像素結構。
在進行類比灰度驅動的情況下，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的Vth)或更高的電壓。發光元件6404的正向電壓是指在設定為所希望的亮度時的電壓，至少包括正向閾值電壓。注意，藉由輸入使驅動電晶體6402工作在飽和區中的視 頻信號，可以使電流流過在發光元件6404中。為了使驅動電晶體6402工作在飽和區中，而將電源線6407的電位設定得高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為類比方式，可以使根據視頻信號的電流流過在發光元件6404中來進行模擬灰度驅動。
注意，圖19所示的像素結構不局限於此。例如，還可以對圖19所示的像素追加開關、電阻器、電容器、電晶體或邏輯電路等。
接著，參照圖20A至20C說明發光元件的結構。在此，以驅動TFT是n型的情況為實例而說明像素的截面結構。可以與上述實施例所示的薄膜電晶體同樣製造用於圖20A、20B和20C的半導體裝置的驅動TFT的TFT7001、7011、7021。
為了取出發光，而發光元件的陽極和陰極中的至少一者為透明，即可。而且，薄膜電晶體及發光元件形成在基板上，並且發光元件具有如下結構：從與基板相反的面取出發光的頂部發射；從基板側的面取出發光的底部發射；從基板側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖20A說明頂部發射結構的發光元件。
圖20A示出當驅動TFT的TFT7001是n型並且從發光元件7002發射的光穿過陽極7005側時的像素的截面圖。在圖20A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，並且在陰極7003上按順序層疊有發 光層7004、陽極7005。至於陰極7003，只要是功函數低並且反射光的導電層，就可以使用各種材料。例如，較佳採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在發光層7004由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要都設置所有這些層。使用透光導電材料來形成陽極7005，例如也可以使用具有透光性的導電層例如包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖20A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005側。
接著，參照圖20B說明底部發射結構的發光元件。圖20B是示出在驅動TFT7011是n型並且從發光元件7012發射的光發射到陰極7013側的情況下的像素的截面圖。在圖20B中，在與驅動TFT7011電連接的具有透光性的導電層7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩層7016。與圖20A的情況同樣，至於陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光 的程度(較佳為5nm至30nm左右)。例如，可以將厚度為20nm的鋁膜用作陰極7013。而且，與圖20A同樣，發光層7014可以由單層或多層的疊層構成。陽極7015不需要透過光，但是可以藉由與圖20A同樣使用具有透光性的導電材料來形成。並且，雖然遮罩層7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖20B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013側。
接著，參照圖20C說明雙面發射結構的發光元件。在圖20C中，在與驅動TFT7021電連接的具有透光性的導電層7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖20A的情況同樣，至於陰極7023，只要是功函數低的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將厚度為20nm的Al膜用作陰極7023。而且，與圖20A同樣，發光層7024可以由單層或多層的疊層構成。陽極7025可以與圖20A同樣使用透過光的透光導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖20C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025側和陰極7023側的兩者。
注意，雖然在此作為發光元件而說明有機EL元件，但是也可以作為發光元件而設置無機EL元件。
另外，雖然在本實施例中示出控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的實例，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外，本實施例所示的半導體裝置不局限於圖20A至20C所示的結構而可以進行各種變形。
接著，參照圖21A和21B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖21A是一種面板的俯視圖，其中利用密封材料4505將薄膜電晶體4509、4510及發光元件4511密封在第一基板4501和第二基板4506之間。圖21B相當於沿著圖21A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b由第一基板4501、密封材料4505和第二基板4506與填料4507密封在一起。像這樣，較佳使用氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)像素部4502、 信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖21B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以應用上述實施例所示的結構。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲電極層電連接。另外，發光元件4511的結構是由第一電極層4517、場致發光層4512、第二電極層4513構成的疊層結構，但是不局限於本實施例所示的結構。可以根據從發光元件4511取出光的方向等而適當地改變發光元件4511的結構。
藉由使用有機樹脂膜、無機絕緣層或有機聚矽氧烷來形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
場致發光層4512既可以由單層構成，又可以由多層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護 層，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護層，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或者像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電層形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源電極層及汲電極層相同的導電層形成。
連接端子電極4515藉由各向異性導電層4519電連接到FPC4518a所具有的端子。
位於從發光元件4511取出光的方向上的第二基板需要具有透光性。在此情況下，使用像玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜那樣的具有透光性的材料。
此外，作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固性樹脂或熱固性樹脂，並且可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)。
另外，若有需要，則還可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例 如，可以進行抗眩光處理，該處理可以藉由利用表面的凹凸來擴散反射光，以降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不局限於圖21A和21B的結構。
藉由上述步驟，作為半導體裝置，可以製造可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例9
上述實施例所示的具備電晶體的半導體裝置可以應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、招貼、電車等交通工具的車廂廣告、信用卡等的各種卡片的顯示等。圖22A和22B以及圖23示出電子設備的一例。
圖22A示出利用電子紙而製造的招貼2631。在廣告媒體是紙的印刷物的情況下，用人手進行廣告的交換，但是如果使用電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的圖像。另外， 招貼也可以採用以無線的方式收發資訊的結構。
此外，圖22B示出電車等交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下，用人手進行廣告的交換，但是如果使用電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的圖像。另外，車廂廣告2632也可以採用以無線的方式收發資訊的結構。
另外，圖23示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，電子書籍2700可以進行像紙的書籍那樣的動作。
框體2701組裝有顯示部2705，並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707既可以顯示連續畫面，又可以顯示不同的畫面。在顯示部2705及顯示部2707顯示不同的畫面之情況下，例如可以在右邊的顯示部(圖23中的顯示部2705)上顯示文章，並且在左邊的顯示部(圖23中的顯示部2707)上顯示圖像。
此外，圖23示出框體2701具備操作部等的實例。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。藉由利用操作鍵2723，可以翻頁。另外，也可以採用在與框體的顯示部相同的面上具備鍵盤、指向裝置等的結構。另外，也可以採用在框體的背面、側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器 及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有作為電子詞典的功能。
此外，電子書籍2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
實施例10
上述實施例所示的具備電晶體的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視、電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖24A示出電視裝置9600的一例。在電視裝置9600中，框體9601組裝有顯示部9603。藉由利用顯示部9603，可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道、音量的操作，並且可以對顯示在顯示部9603上的映射進行操作。此外，也可以採用在遙控操作機9610設置 顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖24B示出數位相框9700的一例。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部相同的面，但是當將它們設置在側面、背面時，設計性提高，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖25A示出一種可攜式遊戲機，其由框體9881和框體9891的兩個框體構成，並且它們由連接部9893連接為 能夠開閉。框體9881組裝有顯示部9882，並且框體9891組裝有顯示部9883。另外，圖25A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不局限於上述結構，只要是至少具備半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖25A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信來實現資訊共用。另外，圖25A所示的可攜式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖25B示出作為大型遊戲機的一種自動賭博機9900的一例。在自動賭博機9900中，框體9901組裝有顯示部9903。另外，自動賭博機9900還具備如起動杆、停止開關等的操作手段、投幣孔、揚聲器等。當然，自動賭博機9900的結構不局限於此，只要是至少具備半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。
圖26A示出行動電話機1000的一例。行動電話機 1000除了安裝到框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖26A所示的行動電話機1000可以藉由利用人手指等觸摸顯示部1002來輸入資訊。此外，可以藉由利用人手指等觸摸顯示部1002來進行打電話或製作電子郵件等的操作。
顯示部1002的畫面主要有三種模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是混合顯示模式和輸入模式的兩種模式而成的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行顯示在畫面上的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分上顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
此外，藉由觸摸顯示部1002或利用框體1001的操作按鈕1003進行操作，切換畫面模式。此外，還可以根據顯示在顯示部1002上的圖像種類而切換畫面模式。例如，當顯示在顯示部上的圖像信號為動態圖像的資料時， 將畫面模式切換成顯示模式，並且當顯示在顯示部上的圖像信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有利用顯示部1002的觸摸操作的輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
顯示部1002也可以用作圖像感測器。例如，藉由利用人手掌、人手指觸摸顯示部1002，來拍攝掌紋、指紋等，從而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
圖26B也是行動電話機的一例。圖26B的行動電話機具有在框體9411中包括顯示部9412以及操作按鈕9413的顯示裝置9410和在框體9401中包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及當接收電話時發光的發光部9406的通信裝置9400，並且具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上與具有電話功能的通信裝置9400之間進行裝卸。因此，可以將顯示裝置9410和通信裝置9400的短軸安裝在一起，並且還可以將顯示裝置9410和通信裝置9400的長軸安裝在一起。此外，在只需要顯示功能的情況下，也可以從通信裝置9400分開顯示裝置9410，以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由利用無線通信或者有線通信傳送或接收圖像或者輸入資 訊，並且它們分別具有能夠進行充電的電池。
本說明書根據2008年12月19日在日本專利局申請的日本專利申請編號2008-323725而製作，所述申請內容包括在本說明書中。

Claims (25)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成氧化物半導體層；在該氧化物半導體層上形成一層；選擇性地蝕刻該層，以留下該層的一部分與該氧化物半導體層的源區及汲區重疊，且使該氧化物半導體層的通道形成區露出；以及對具有露出的該通道形成區及與該層的該部分重疊的該源區及該汲區的該氧化物半導體層進行氧化處理，以便使氫從該氧化物半導體層的該通道形成區脫離，形成分別電接觸該源區及該汲區的源極電極及汲極電極，其中進行該氧化處理之後的該通道形成區包含的氫濃度低於該源區及該汲區包含的氫濃度，並且其中該層設置在該源極電極及該汲極電極的至少一者上。
  2. 根據申請專利範圍第1項之半導體裝置的製造方法，進一步包括如下步驟：在該氧化物半導體層上形成閘極絕緣層；以及在該閘極絕緣層上形成閘極電極，其中該閘極電極與該通道形成區重疊。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該層包括選自由下列所組成的群組的材料：氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁、氧 氮化鋁、氧化鈦、氧化鉭、氮化鈦、及氮化鉭。
  4. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該氧化物半導體層包括銦。
  5. 根據申請專利範圍第1項之半導體裝置的製造方法，其中氫的濃度梯度形成於該通道形成區與該源區及該汲區之間。
  6. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該層是氫阻擋層。
  7. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成電極；在該電極上形成絕緣層；在該絕緣層上形成氧化物半導體層；選擇性地形成一層，以留下該層的一部分與該氧化物半導體層的第二區域重疊，且使該氧化物半導體層的第一區域露出；以及對該氧化物半導體層進行氧化處理，其中該第一區域包含的氫濃度低於該第二區域包含的氫濃度，以及其中該電極與該氧化物半導體層的該第一區域重疊。
  8. 根據申請專利範圍第7項之半導體裝置的製造方法，其中該層包括選自由下列所組成的群組的材料：氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、氧化鈦、氧化鉭、氮化鈦、及氮化鉭。
  9. 根據申請專利範圍第7項之半導體裝置的製造方 法，其中該氧化物半導體層包括銦。
  10. 根據申請專利範圍第7項之半導體裝置的製造方法，其中氫的濃度梯度形成於該第一區域與該第二區域之間。
  11. 根據申請專利範圍第7項之半導體裝置的製造方法，其中該層是氫阻擋層。
  12. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成氧化物半導體層；在該氧化物半導體層上形成第一層；選擇性地蝕刻該第一層，以留下該第一層的一部分與該氧化物半導體層的源區及汲區重疊，且使該氧化物半導體層的通道形成區露出；形成第二層，以使該第二層接觸該氧化物半導體層的該通道形成區；以及對具有露出的該通道形成區及與該第一層的該部分重疊的該源區及該汲區的該氧化物半導體層進行氧化處理，以便使氫從該氧化物半導體層的該通道形成區脫離，其中進行該氧化處理之後的該通道形成區包含的氫濃度低於該源區及該汲區包含的氫濃度，並且其中該第一層設置在該氧化物半導體層與該第二層之間。
  13. 根據申請專利範圍第12項之半導體裝置的製造方法，進一步包括如下步驟：在該氧化物半導體層上形成閘極絕緣層；以及 在該閘極絕緣層上形成閘極電極，其中該閘極電極與該通道形成區重疊。
  14. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第一層包括選自由下列所組成的群組的材料：氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、氧化鈦、氧化鉭、氮化鈦、及氮化鉭。
  15. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該氧化物半導體層包括銦。
  16. 根據申請專利範圍第12項之半導體裝置的製造方法，其中氫的濃度梯度形成於該通道形成區與該源區及該汲區之間。
  17. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第一層是氫阻擋層。
  18. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第二層包括選自由下列所組成的群組的材料：非晶矽、多晶矽及氧化鎢。
  19. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第二層是氫吸附層，該氫吸附層吸附於該氧化處理中包含於該氧化物半導體層中的氫。
  20. 根據申請專利範圍第1項之半導體裝置的製造方法，其中包含於該氧化物半導體層的該通道形成區中的氫的濃度以及包含於該氧化物半導體層的該源區及該汲區中的氫的濃度是使用二次離子質譜分析法來測量的。
  21. 根據申請專利範圍第7項之半導體裝置的製造方 法，其中包含於該氧化物半導體層的該第一區域中的氫的濃度以及包含於該氧化物半導體層的該第二區域中的氫的濃度是使用二次離子質譜分析法來測量的。
  22. 根據申請專利範圍第12項之半導體裝置的製造方法，其中包含於該氧化物半導體層的該通道形成區中的氫的濃度以及包含於該氧化物半導體層的該源區及該汲區中的氫的濃度是使用二次離子質譜分析法來測量的。
  23. 根據申請專利範圍第1項之半導體裝置的製造方法，其中包含於該氧化物半導體層的該通道形成區中的氫的濃度高於或等於1×1016atoms/cm3且低於或等於1×1021atoms/cm3。
  24. 根據申請專利範圍第7項之半導體裝置的製造方法，其中包含於該氧化物半導體層的該第一區域中的氫的濃度高於或等於1×1016atoms/cm3且低於或等於1×1021atoms/cm3。
  25. 根據申請專利範圍第12項之半導體裝置的製造方法，其中包含於該氧化物半導體層的該通道形成區中的氫的濃度高於或等於1×1016atoms/cm3且低於或等於1×1021atoms/cm3。
TW104112387A 2008-12-19 2009-12-16 電晶體的製造方法及半導體裝置 TWI626693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008323725 2008-12-19
JP2008-323725 2008-12-19

Publications (2)

Publication Number Publication Date
TW201528387A TW201528387A (zh) 2015-07-16
TWI626693B true TWI626693B (zh) 2018-06-11

Family

ID=42266718

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098143140A TWI490948B (zh) 2008-12-19 2009-12-16 電晶體的製造方法及半導體裝置
TW104112387A TWI626693B (zh) 2008-12-19 2009-12-16 電晶體的製造方法及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW098143140A TWI490948B (zh) 2008-12-19 2009-12-16 電晶體的製造方法及半導體裝置

Country Status (6)

Country Link
US (4) US8183099B2 (zh)
JP (3) JP5371715B2 (zh)
KR (2) KR101751661B1 (zh)
CN (2) CN103456794B (zh)
TW (2) TWI490948B (zh)
WO (1) WO2010071034A1 (zh)

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106409684B (zh) 2009-06-30 2020-01-21 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011062042A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011077926A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101600879B1 (ko) 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101391964B1 (ko) * 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101141232B1 (ko) * 2010-06-22 2012-05-04 엘지이노텍 주식회사 다수의 반사 방지 박막이 형성된 고 투과율의 전도성 필름, 이를 이용한 터치 패널 및 이들의 제조방법
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
TWI559409B (zh) 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR20120020073A (ko) 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP5775278B2 (ja) * 2010-09-03 2015-09-09 株式会社半導体エネルギー研究所 表示装置
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012029612A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI541981B (zh) 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120178224A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102157564B (zh) * 2011-01-18 2013-05-01 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
TWI552345B (zh) 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012102182A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772849B2 (en) 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5933300B2 (ja) 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置
KR20120106359A (ko) * 2011-03-18 2012-09-26 한국전자통신연구원 금속 산화막 형성방법
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8779488B2 (en) * 2011-04-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
CN102184865B (zh) * 2011-04-15 2013-06-05 福州华映视讯有限公司 薄膜晶体管及其制造方法
CN102184866B (zh) * 2011-04-21 2013-04-03 福建华映显示科技有限公司 薄膜晶体管及其制造方法
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
JP5959296B2 (ja) 2011-05-13 2016-08-02 株式会社半導体エネルギー研究所 半導体装置およびその製造方法
JP2012242172A (ja) * 2011-05-17 2012-12-10 Canon Inc ゲート電極が駆動する電界効果型トランジスタおよびそれを有するセンサデバイス
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9130044B2 (en) * 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
WO2013094547A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9520476B2 (en) * 2012-01-31 2016-12-13 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI611511B (zh) * 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102211215B1 (ko) 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI484559B (zh) * 2013-01-07 2015-05-11 Univ Nat Chiao Tung 一種半導體元件製程
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
JP6083089B2 (ja) 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102107535B1 (ko) * 2013-04-18 2020-05-29 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
CN105190902B (zh) * 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102148957B1 (ko) 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
KR20150131522A (ko) * 2014-05-15 2015-11-25 엘지디스플레이 주식회사 유기 발광 표시 소자 디스플레이 패널
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
US9640544B2 (en) 2015-04-24 2017-05-02 Sandisk Technologies Llc Integrated circuit with hydrogen absorption structure
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
WO2018025647A1 (ja) * 2016-08-03 2018-02-08 株式会社ニコン 半導体装置、ｐＨセンサ、バイオセンサ、及び半導体装置の製造方法
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
CN107507868A (zh) * 2017-08-30 2017-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2019041248A1 (en) 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. THIN FILM TRANSISTOR, NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
TWI659254B (zh) 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
JP2019102674A (ja) * 2017-12-05 2019-06-24 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
US10461199B2 (en) * 2017-12-28 2019-10-29 Shenzhen China Star Optoelectronics Semicondutor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
JP7334166B2 (ja) 2018-01-30 2023-08-28 ラム リサーチ コーポレーション パターニングにおける酸化スズマンドレル
US10615123B2 (en) 2018-03-14 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US11195975B2 (en) * 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
JP7374918B2 (ja) 2018-10-12 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
CN114270479B (zh) 2019-06-27 2022-10-11 朗姆研究公司 交替蚀刻与钝化工艺
JP6753986B2 (ja) * 2019-07-04 2020-09-09 株式会社半導体エネルギー研究所 半導体装置
KR20210028318A (ko) * 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 제조 방법
JP7390841B2 (ja) * 2019-09-30 2023-12-04 エイブリック株式会社 半導体装置及びその製造方法
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
KR20210086342A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
CN113376196B (zh) 2020-03-10 2022-03-22 长鑫存储技术有限公司 检测x射线光电子能谱仪稳定性的方法
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
JP7292466B2 (ja) * 2020-08-20 2023-06-16 株式会社半導体エネルギー研究所 半導体装置
JP7057400B2 (ja) * 2020-08-20 2022-04-19 株式会社半導体エネルギー研究所 半導体装置
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
EP4170718A3 (en) 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same
WO2023245658A1 (en) * 2022-06-24 2023-12-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
FR2794672B1 (fr) * 1999-06-10 2001-09-07 Asb Aerospatiale Batteries Procede de preparation de poudres metalliques, poudres metalliques ainsi preparees et compacts incluant ces poudres
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002016249A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
KR100470155B1 (ko) 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN103215569A (zh) 2003-05-16 2013-07-24 纳幕尔杜邦公司 通过原子层沉积形成的塑料基材阻挡层膜
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4316358B2 (ja) * 2003-11-27 2009-08-19 株式会社東芝 半導体記憶装置及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7194173B2 (en) * 2004-07-16 2007-03-20 The Trustees Of Princeton University Organic devices having a fiber structure
KR100615237B1 (ko) 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US20060108336A1 (en) * 2004-11-23 2006-05-25 Northrop Grumman Corporation Fabrication process for large-scale panel devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4099181B2 (ja) * 2005-07-11 2008-06-11 Ｔｄｋ株式会社 イオンビームエッチング方法及びイオンビームエッチング装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007096178A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体装置およびその製造方法
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101392208B1 (ko) * 2008-01-22 2014-05-08 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor

Also Published As

Publication number Publication date
US20100159639A1 (en) 2010-06-24
TWI490948B (zh) 2015-07-01
JP2014033213A (ja) 2014-02-20
KR20110104057A (ko) 2011-09-21
JP2010166030A (ja) 2010-07-29
US20150037912A1 (en) 2015-02-05
KR20160088448A (ko) 2016-07-25
KR101642384B1 (ko) 2016-07-25
CN102257621A (zh) 2011-11-23
US20170194465A1 (en) 2017-07-06
JP2015043444A (ja) 2015-03-05
CN102257621B (zh) 2013-08-21
KR101751661B1 (ko) 2017-06-27
JP5632056B2 (ja) 2014-11-26
TW201528387A (zh) 2015-07-16
US10439050B2 (en) 2019-10-08
US8183099B2 (en) 2012-05-22
US20120223307A1 (en) 2012-09-06
WO2010071034A1 (en) 2010-06-24
US9601601B2 (en) 2017-03-21
CN103456794B (zh) 2016-08-10
JP5371715B2 (ja) 2013-12-18
TW201041049A (en) 2010-11-16
US8803149B2 (en) 2014-08-12
JP5903144B2 (ja) 2016-04-13
CN103456794A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
TWI626693B (zh) 電晶體的製造方法及半導體裝置
TWI669822B (zh) 半導體裝置
TWI476915B (zh) 半導體裝置及其製造方法
TWI487114B (zh) 半導體裝置及其製造方法
TWI467663B (zh) 半導體裝置和該半導體裝置的製造方法
TWI489628B (zh) 半導體裝置和其製造方法
US8927981B2 (en) Semiconductor device and method for manufacturing the same
TW201104869A (en) Semiconductor device, method for manufacturing the same, and electronic device having the same
JP2010157702A (ja) 半導体装置、およびその作製方法