TWI669822B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI669822B
TWI669822B TW105110301A TW105110301A TWI669822B TW I669822 B TWI669822 B TW I669822B TW 105110301 A TW105110301 A TW 105110301A TW 105110301 A TW105110301 A TW 105110301A TW I669822 B TWI669822 B TW I669822B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
insulating layer
source electrode
gate
Prior art date
Application number
TW105110301A
Other languages
English (en)
Other versions
TW201628198A (zh
Inventor
秋元健吾
津吹將志
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201628198A publication Critical patent/TW201628198A/zh
Application granted granted Critical
Publication of TWI669822B publication Critical patent/TWI669822B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

本發明為包括設置在閘極絕緣層、源電極層及汲電極層上的氧化物半導體層的半導體裝置,其中,位於源電極層和汲電極層之間的區域的閘極絕緣層的厚度小於設置在閘電極層和源電極層及汲電極層的至少其中之一之間的閘極絕緣層厚度。

Description

半導體裝置
本發明關於一種半導體裝置及該半導體裝置的製造方法。
近年來,使用氧化物半導體來製造薄膜電晶體(也稱為TFT)並且將其應用於電子設備等的技術引人注目。例如,參考文件1和參考文件2公開有如下技術:將氧化鋅、In-Ga-Zn-O類氧化物半導體等用於氧化物半導體層,以製造圖像顯示裝置的開關元件等。
此外,作為使用氧化物半導體層的電晶體的結構,提案了各種各樣的結構,例如,上述的參考文件2和參考文件3示出有底閘.底接觸型結構,其中在設置於閘極絕緣層上的源電極層及汲電極層上形成氧化物半導體層。
[參考文件1]日本專利申請公開2007-123861號公報
[參考文件2]日本專利申請公開2007-96055號公報
[參考文件3]日本專利申請公開2007-305658號公報
一般地,為了降低電晶體的驅動電壓並進行高速工作,將閘極絕緣層的厚度形成得薄很有效。然而,當在底閘.底接觸型結構中隔著閘極絕緣層而閘電極層和源電極層及汲電極層的一部分重疊時,隨著閘極絕緣層的厚度變薄,而在閘電極層和源電極層及汲電極層之間產生寄生電容,因此對元件特性產生影響。其結果,有如下憂慮:在元件特性上產生不均勻性,而元件的可靠性降低。
此外,在隔著閘極絕緣層而覆蓋閘電極層的端部地設置主動電極層、汲電極層的情況下,若覆蓋閘電極層的端部的閘極絕緣層的厚度變薄,則發生如下問題:容易在閘電極層和源電極層、汲電極層之間產生漏電。
鑒於上述問題,本發明的目的之一在於即使在閘電極層、源電極層及汲電極層上設置半導體層的情況下,也提高元件特性和元件的可靠性。
在包括閘電極層、設置在閘電極層上的閘極絕緣層、隔著該閘極絕緣層而重疊於閘電極層的一部分地設置的源電極層及汲電極層、設置在閘極絕緣層、源電極層及汲電極層上的半導體層的結構中,將位於源電極層和汲電極層之間的區域的閘極絕緣層的厚度設定小於設置在閘電極層和源電極層之間的閘極絕緣層或者設置在閘電極層和汲電極層之間的閘極絕緣層的厚度。在此情況下,可以降低產生在源電極層及汲電極層和閘電極層之間的寄生電容,並 且可以提高元件特性。
依據這裡所揭露之本發明的一個模式,一種半導體裝置包括:設置在基板上的閘電極層;設置在閘電極層上的閘極絕緣層;隔著閘極絕緣層而重疊於閘電極層的一部分地設置的源電極層及汲電極層;在閘電極層的上方並與位於源電極層和汲電極層之間的區域的閘極絕緣層接觸地設置並且設置在源電極層及汲電極層上的氧化物半導體層,其中,在閘電極層的上方並位於源電極層和汲電極層之間的區域的閘極絕緣層的厚度小於設置在閘電極層和源電極層之間的閘極絕緣層或者設置在閘電極層和汲電極層之間的閘極絕緣層的厚度。
依據這裡所揭露之本發明的一個模式,一種半導體裝置包括:設置在基板上的閘電極層;設置在閘電極層上的第一絕緣層;第一絕緣層上的與閘電極層的一部分重疊地設置的第二絕緣層;隔著第一絕緣層及第二絕緣層而重疊於閘電極層的一部分地設置的源電極層及汲電極層;在閘電極層的上方並與位於源電極層和汲電極層之間的區域的第一絕緣層接觸地設置並且設置在源電極層及汲電極層上的氧化物半導體層。注意,也可以將在閘電極層的上方並位於源電極層和汲電極層之間的區域的第一絕緣層的厚度也可以小於設置在閘電極層和源電極層之間的第一絕緣層或者設置在閘電極層和汲電極層之間的第一絕緣層的厚度。
依據這裡所揭露之本發明的一個模式,一種半導體裝 置包括:設置在基板上的閘電極層;在閘電極層上依次層疊地設置的第一絕緣層和第二絕緣層;隔著第一絕緣層及第二絕緣層而重疊於閘電極層的一部分地設置的源電極層及汲電極層;在閘電極層的上方並與源電極層和汲電極層之間的區域的第二絕緣層接觸地設置並且設置在源電極層及汲電極層上的氧化物半導體層,其中,在閘電極層的上方並位於源電極層和汲電極層之間的區域的第二絕緣層的厚度小於設置在閘電極層和源電極層之間的第二絕緣層及設置在閘電極層和汲電極層之間的第二絕緣層的厚度。
依據這裡所揭露之本發明的一個模式,一種半導體裝置的製造方法包括如下步驟:在基板上形成閘電極層;在閘電極層上形成閘極絕緣層;在閘極絕緣層上形成源電極層及汲電極層;藉由對設置在源電極層和汲電極層之間的區域中的閘極絕緣層的上層部進行蝕刻,將位於源電極層和汲電極層之間的區域的閘極絕緣層的厚度設定小於設置在閘電極層和源電極層之間的閘極絕緣層或者設置在閘電極層和汲電極層之間的閘極絕緣層的厚度;在閘極絕緣層、源電極層及汲電極層上形成氧化物半導體層。
依據這裡所揭露之本發明的一個模式,一種半導體裝置的製造方法包括如下步驟:在基板上形成閘電極層;在閘電極層上形成第一絕緣層;在第一絕緣層上形成第二絕緣層;在第二絕緣層上形成源電極層及汲電極層;藉由對設置在源電極層和汲電極層之間的區域中的第二絕緣層進行蝕刻,使第一絕緣層露出;在第一絕緣層、源電極層及 汲電極層上形成氧化物半導體層。
注意,作為可以在本說明書中使用的氧化物半導體的一例,有以InMo3(ZnO)m(m>0,m不是整數)表示的氧化物半導體。在此,M是指選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或者多種金屬元素。例如,選擇Ga作為M的情況除了包括只選擇Ga的情況以外,還包括選擇Ga和Ni、Ga和Fe的情況等選擇Ga以外的上述金屬元素的情況。此外,在上述氧化物半導體中,有如下氧化物半導體:除了包含作為M的金屬元素以外,還包含作為雜質元素的Fe、Ni等過渡金屬元素、或者該過渡金屬的氧化物。在本說明書中,將上述氧化物半導體中的作為M而至少包含鎵的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體,並且將使用該材料的薄膜稱為In-Ga-Zn-O類非單晶膜。
注意,在本說明書中,半導體裝置是指藉由利用半導體特性而能夠工作的所有的裝置,並且電光裝置、半導體電路以及電子設備都包括在半導體裝置中。此外,在本說明書中,顯示裝置包括發光裝置、液晶顯示裝置。發光裝置包括發光元件,並且液晶顯示裝置包括液晶元件。發光元件將由電流或電壓控制亮度的元件包括在其範疇內,具體地包括無機EL(Electro Luminescence;電致發光)元件、有機EL元件等。
在包括閘電極層、設置在閘電極層上的閘極絕緣層、隔著該閘極絕緣層而重疊於閘電極層的一部分地設置的源 電極層及汲電極層、設置在閘極絕緣層、源電極層及汲電極層上的半導體層的結構中,藉由將位於源電極層和汲電極層之間的區域的閘極絕緣層的厚度設定小於設置在閘電極層和源電極層之間的閘極絕緣層或者設置在閘電極層和汲電極層之間的閘極絕緣層的厚度,可以降低產生在源電極層及汲電極層和閘電極層之間的寄生電容,並且可以提高元件特性。
190‧‧‧反應室
191‧‧‧電極
192‧‧‧電極
193‧‧‧匹配盒
194‧‧‧匹配盒
195‧‧‧物體
196‧‧‧引入口
197‧‧‧RF電源
198‧‧‧RF電源
199‧‧‧DC電源
200‧‧‧基板
202‧‧‧閘電極層
204‧‧‧閘極絕緣層
206‧‧‧導電層
207‧‧‧凹部
208‧‧‧電漿
209‧‧‧氧化物半導體層
210‧‧‧氧化物半導體層
213‧‧‧接觸孔
217‧‧‧氧化物半導體層
250‧‧‧薄膜電晶體
251‧‧‧絕緣層
252‧‧‧絕緣層
260‧‧‧薄膜電晶體
270‧‧‧薄膜電晶體
271‧‧‧薄膜電晶體
272‧‧‧薄膜電晶體
280‧‧‧薄膜電晶體
290‧‧‧薄膜電晶體
302‧‧‧閘極佈線
308‧‧‧電容佈線
310‧‧‧透明導電層
320‧‧‧連接電極
321‧‧‧端子
322‧‧‧端子
325‧‧‧接觸孔
326‧‧‧接觸孔
327‧‧‧接觸孔
328‧‧‧透明導電層
329‧‧‧透明導電層
340‧‧‧保護絕緣層
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
594‧‧‧空洞
595‧‧‧填料
596‧‧‧基板
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
206a‧‧‧源電極層
206b‧‧‧汲電極層
217a‧‧‧緩衝層
217b‧‧‧緩衝層
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧場致發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
590a‧‧‧黑色區
590b‧‧‧白色區
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電層
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電層
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄介質插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧框體
9903‧‧‧顯示部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4518a‧‧‧FPC
4518b‧‧‧FPC
在附圖中:圖1A和1B是說明根據實施例1或實施例2的半導體裝置的一例的圖形;圖2A至2E是說明根據實施例1的半導體裝置的製造方法的一例的圖形;圖3A至3D是說明根據實施例2的半導體裝置的製造方法的一例的圖形;圖4是說明用於根據實施例2的電漿處理的裝置的一例的圖形;圖5A至5C是說明根據實施例3的半導體裝置的一例的圖形;圖6A至6E是說明根據實施例3的半導體裝置的製造方法的一例的圖形;圖7A和7B是說明根據實施例4的半導體裝置的一例的圖形; 圖8A至8E是說明根據實施例4的半導體裝置的製造方法的一例的圖形;圖9A至9D是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖10A至10D是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖11是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖12是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖13是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖14是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖15是說明根據實施例5的半導體裝置的製造方法的一例的圖形;圖16A1、16A2及16B是說明根據實施例6的半導體裝置的一例的圖形;圖17是說明根據實施例6的半導體裝置的一例的圖形;圖18是說明根據實施例7的半導體裝置的一例的圖形;圖19是說明根據實施例8的半導體裝置的像素等效電路的一例的圖形; 圖20A至20C是說明根據實施例8的半導體裝置的一例的圖形;圖21A和21B是說明根據實施例8的半導體裝置的一例的圖形;圖22A和22B是說明電子紙的使用方式的一例的圖形;圖23是示出電子書籍的一例的外觀圖;圖24A和24B是示出電視裝置及數位相框的實例的外觀圖;圖25A和25B是示出遊戲機的實例的外觀圖;圖26A和26B是示出行動電話機的一例的外觀圖。
參照附圖詳細地說明實施例。但是,本發明不局限於以下所示的實施例所記載的內容,而所屬技術領域的普通技術人員當然知道如下事實:其方式及詳細內容在不脫離本發明的宗旨的情況下可以被變換為各種各樣的形式。此外,根據不同的實施例的結構可以適當地組合來實施。注意,在以下說明的發明的結構中,使用相同的元件符號來表示相同部分或者具有相同功能的部分,而省略其重複說明。
實施例1
首先,參照圖1A而說明本實施例所示的薄膜電晶體 的結構。
本實施例所示的薄膜電晶體250包括設置在基板200上的閘電極層202、設置在閘電極層202及基板200上的閘極絕緣層204、設置在閘極絕緣層204上的源電極層206a及汲電極層206b、設置在源電極層206a及汲電極層206b上並與位於源電極層206a及汲電極層206b之間的閘極絕緣層204接觸地設置的氧化物半導體層210。再者,以隔著閘極絕緣層204而重疊於閘電極層202的一部分的方式設置源電極層206a及汲電極層206b,並且位於源電極層206a和汲電極層206b之間的區域的閘極絕緣層204的厚度t2小於設置在閘電極層202和源電極層206a之間的閘極絕緣層204及設置在閘電極層202和汲電極層206b之間的閘極絕緣層204的厚度t1(參照圖1A)。
也就是說,在閘極絕緣層204重疊於閘電極層202的區域中該閘極絕緣層204具有凹部(凹部分(以下,稱為“凹部207”)),並且在閘極絕緣層204的凹部207中設置有氧化物半導體層210。注意,在此所述的閘極絕緣層204的凹部207是指當從連接源電極層和汲電極層的截面方向觀察時形成在閘極絕緣層204中的凹部分。
如此,藉由採用如圖1A所示的結構,即使在閘電極層202上隔著閘極絕緣層204而使其一部分重疊於該閘電極層202地設置源電極層206a及汲電極層206b,並且在源電極層206a及汲電極層206b上設置氧化物半導體層210的情況下,也可以降低產生在源電極層206a及汲電 極層206b和閘電極層202之間的寄生電容,並可以降低電晶體的驅動電壓,並且提高元件特性。
注意,雖然在圖1A中示出源電極層206a和汲電極層206b的雙方隔著閘極絕緣層204而與閘電極層202的一部分重疊的情況,但是本實施例不局限於此。當源電極層206a和汲電極層206b中的任一方隔著閘極絕緣層204而重疊於閘電極層202時,將設置在該重疊的電極層和閘極電極層202之間的閘極絕緣層204的厚度t1設定得厚於位於源電極層206a和汲電極層206b之間的區域的閘極絕緣層204的厚度t2
接著,參照圖2A至2E而說明圖1A所示的薄膜電晶體250的製造方法的一個方式。
首先,在基板200上形成閘電極層202,接著在該閘電極層202上形成閘極絕緣層204(參照圖2A)。
作為基板200,只要採用具有絕緣表面的基板即可,例如可以採用玻璃基板。玻璃基板最好為無鹼玻璃基板。作為無鹼玻璃基板,例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外,作為基板200,還可以採用:陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板;利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板;利用絕緣材料覆蓋由金屬或不鏽鋼等導電體構成的導電基板的表面而成的基板。此外,只要能夠承受製造處理的熱處理,就也可以採用塑膠基板。
閘電極層202可以藉由在基板200的整個表面上形成導電層之後利用光石印法對導電層進行蝕刻來形成。閘電極層202包括閘極佈線等由上述導電膜形成的電極和佈線。
閘電極層202最好由鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。注意,在將鋁用於佈線及電極的情況下,因為鋁單質有耐熱性低並且容易腐蝕等的問題點,所以最好組合鋁和耐熱導電材料而使用。
耐熱導電材料可以由選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素;以上述元素為成分的合金;組合上述元素而成的合金;以上述元素為成分的氮化物形成。層疊由這些耐熱導電材料構成的膜和鋁(或銅)來形成佈線和電極,即可。
注意,也可以利用液滴噴射法或絲網印刷法等在基板200上選擇性地形成閘電極層202。
閘極絕緣層204可以藉由利用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜或者氧化鉭膜等來形成。此外,也可以層疊這些膜。這些膜可以藉由利用濺射法等以50nm或以上且250nm或以下的厚度來形成。例如,可以藉由利用濺射法以200nm的厚度來形成氧化矽膜作為閘極絕緣層204。
注意,在本說明書中,氧氮化矽是指:在組成方面氧 含量多於氮含量,並且當利用盧瑟福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)及氫前方散射法(HFS:Hydrogen Forwardscattering Spectrometry)進行測定時,作為濃度範圍其包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。此外,氮氧化矽是指:在組成方面氮含量多於氧含量,並且當利用RBS及HFS進行測定時,作為濃度範圍其包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。但是,當將構成氧氮化矽或者氮氧化矽的原子的總計設定為100原子%時,氮、氧、矽及氫的含量比率包括在上述範圍內。
接著,在閘極絕緣層204上形成源電極層206a及汲電極層206b(參照圖2B)。
源電極層206a及汲電極層206b可以藉由在閘極絕緣層204上形成導電層之後利用光石印法對該導電層進行蝕刻來形成。在此,作為一例,示出源電極層206a和汲電極層206b的一部分隔著閘極絕緣層204而與閘電極層202重疊的情況。
源電極層206a及汲電極層206b可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元 素為成分的氮化物等構成。
例如,源電極層206a及汲電極層206b可以由鉬膜或鈦膜的單層結構形成。此外,源電極層206a及汲電極層206b也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外,也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外,作為用於這些疊層結構的鋁膜,也可以採用包含釹的鋁(Al-Nd)膜。再者,源電極層206a及汲電極層206b也可以具有包含矽的鋁膜的單層結構。
注意,也可以藉由利用液滴噴射法或絲網印刷法等來在基板200上選擇性地形成源電極層206a及汲電極層206b。
在圖2B中形成的源電極層206a用作電晶體的源極,並且汲電極層206b用作電晶體的汲極。注意,根據電晶體的驅動方法,而有可能源電極層206a用作汲極,並且汲電極層206b用作源極。
接著,藉由對設置在源電極層206a和汲電極層206b之間的區域的閘極絕緣層204(露出的閘極絕緣層204)的上層部進行蝕刻處理,在閘極絕緣層204中形成凹部207(參照圖2C)。
藉由進行蝕刻處理,可以使位於源電極層206a及汲電極層206b之間的區域的閘極絕緣層204的厚度t2小於設置在閘電極層202和源電極層206a之間的閘極絕緣層 204及設置在閘電極層202和汲電極層206b之間的閘極絕緣層204的厚度t1。最好的是,將閘極絕緣層204的厚度t2設定為t1的厚度的1/5至4/5(t2=t1/5至4t1/5)。
作為蝕刻處理,可以採用使用惰性氣體及/或反應氣體的電漿處理、濕蝕刻處理等。
此外,在蝕刻處理中,可以將源電極層206a及汲電極層206b用作掩模。此外,還可以藉由利用當形成源電極層206a及汲電極層206b時(圖2B)使用的光掩模對閘極絕緣層204進行蝕刻。在此情況下,不與源電極層206a及汲電極層206b重疊的閘極絕緣層204受到蝕刻。
藉由進行蝕刻處理,可以將閘極絕緣層204的厚度的值根據每個區域而設定為不同,並且也可以去除附著到露出的閘極絕緣層204的表面的雜質、引入有雜質元素的表層部(參照圖2C)。
接著,覆蓋閘極絕緣層204、源電極層206a及汲電極層206b地形成氧化物半導體層209(參照圖2D)。
氧化物半導體層209可以由In-Ga-Zn-O類非單晶膜形成。例如,可以藉由使用包含In、Ga及Zn的氧化物半導體靶(In2O3:Ga2O3:ZnO=1:1:1)的濺射法,來形成氧化物半導體層209。濺射的條件例如為:基板200和靶之間的距離為30mm至500mm;壓力為0.1Pa至2.0Pa;直流(DC)電源為0.25kW至5.0kW;溫度為20℃至100℃;氣氛為氬氣氛、氧氣氛或者氬和氧的混合氣氛。
注意,最好使用脈衝直流(DC)電源,因為此時可以減少塵屑,並且厚度的分佈成為均勻。此外,藉由在進行上述電漿處理後,不暴露於大氣地形成氧化物半導體層209,可以抑制塵屑或水分附著到閘極絕緣層204和氧化物半導體層209的介面。此外,可將氧化物半導體層209的厚度設定為5nm至200nm左右。
作為上述濺射法,可以採用將高頻電源用於濺射用電源的RF濺射法、使用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法等。
此外,當使用電漿處理作為蝕刻處理時,最好在同一個反應室內連續進行電漿處理和氧化物半導體層209的形成。藉由不使受到電漿處理後的閘極絕緣層204、源電極層206a及汲電極層206b的表面暴露於大氣地形成氧化物半導體層209,可以抑制雜質附著到閘極絕緣層204、源電極層206a及汲電極層206b的表面以及在閘極絕緣層204、源電極層206a及汲電極層206b的表面上形成氧化膜等。
注意,雖然在本實施例中示出使用氧化物半導體層作為成為薄膜電晶體250的通道形成區域的半導體層的情況,但是可以應用的半導體層不局限於此。此外,還可以使用利用有機半導體材料而成的半導體層等作為半導體層。此外,作為半導體層,除了使用In-Ga-Zn-O類非單晶膜以外,還可以使用包括銦、鎵、鋅中的至少一種的氧化物半島體例如ZnO、IZO、ITO;SnO等氧化物半導 體;SiGe、GaAs等化合物半導體。
接著,藉由對氧化物半導體層209進行蝕刻,來形成島狀氧化物半導體層210(參照圖2E)。
藉由上述處理,可以形成將氧化物半導體層210用於通道形成區域的薄膜電晶體250。
此外,在形成氧化物半導體層210之後進行100℃至600℃、典型為200℃至400℃的熱處理,即可。例如,可以在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理,進行構成島狀氧化物半導體層210的In-Ga-Zn-O類氧化物半導體的原子級的重新排列。從可以消除阻礙島狀氧化物半導體層210中的載流子移動的歪曲的觀點來說,該熱處理(包括光退火等)很重要。注意,只要在形成氧化物半導體層209之後,就對進行上述熱處理的時序沒有特別的限制。
此外,也可以對島狀氧化物半導體層210進行氧自由基處理。藉由進行氧自由基處理,可以使將氧化物半導體層210用作通道形成區域的薄膜電晶體成為常閉狀態(normally off)。此外,藉由進行自由基處理,可以恢復島狀氧化物半導體層210的由於蝕刻而受到的損傷。自由基處理可以在O2、N2O、包含氧的N2、包含氧的He、包含氧的Ar等的氣氛下進行。此外,也可以在對上述氣氛添加有Cl2及/或CF4的氣氛下進行自由基處理。注意,自由基處理最好不對基板200一側施加偏壓地進行。
此外,也可以覆蓋包括氧化物半導體層210、源電極層 206a及汲電極層206b等的薄膜電晶體250地形成保護絕緣層。保護絕緣層可藉由利用CVD法、濺射法等以氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或者氮氧化鋁膜的單層或者疊層形成。
此後,藉由形成各種電極和佈線,來完成包括薄膜電晶體250的半導體裝置。
如上所述,藉由在形成源電極層206a及汲電極層206b後,對露出的閘極絕緣層204進行蝕刻處理,可以將位於源電極層206a及汲電極層206b之間的閘極絕緣層204的厚度t2設定小於設置在閘電極層202和源電極層206a之間的閘極絕緣層204及設置在閘電極層202和汲電極層206b之間的閘極絕緣層204的厚度t1。其結果,可以降低產生在源電極層及汲電極層和閘電極層之間的寄生電容,並且可以提高元件特性。
實施例2
在本實施例中,參照圖1B而說明與上述實施例不同的電晶體的結構。
圖1B所示的薄膜電晶體260示出如下情況:在圖1A所示的薄膜電晶體250中,源電極層206a及汲電極層206b具有錐形形狀,並且源電極層206a及汲電極層206b的上端部具有曲面。注意,可以與圖1A同樣地設置其他結構(閘電極層202、閘極絕緣層204、源電極層206a、 汲電極層206b、氧化物半導體層210的位置關係等)。
藉由使源電極層206a及汲電極層206b具有錐形形狀,並且使源電極層206a及汲電極層206b的上端部具有曲面,可以提高對於閘極絕緣層204、源電極層206a及汲電極層206b的氧化物半導體層210的覆蓋性,並且可以抑制斷開。特別地,即使在使位於源電極層206a及汲電極層206b之間的區域的閘極絕緣層204的厚度t2充分小於設置在源電極層206a和汲電極層206b的下方的閘極絕緣層的厚度t1的情況下,也可以有效地抑制氧化物半導體層210的斷開。
下面,參照圖3A至3D而說明圖1B所示的薄膜電晶體260的製造方法的一例。注意,圖3A至3D中的製造處理的很多部分與圖1B相同。所以,在下面的說明中,省略對重複的部分的說明,並且對不同的部分進行詳細說明。此外,圖3A至3D示出作為對閘極絕緣層204的蝕刻處理而使用電漿處理的情況。
首先,在具有絕緣表面的基板200上形成閘電極層202,接著在該閘電極層202上形成閘極絕緣層204(參照圖3A)。此外,最好的是,當形成閘電極層202時,為了提高後面形成的閘極絕緣層204的覆蓋性,並且防止斷開,而將閘電極層202的端部蝕刻為錐形形狀。例如,錐形角θ1最好為20°或以上且小於90°,更最好為30°或以上且80°或以下的形狀。注意,“錐形角θ1”是指當從截面方向(與基板200的表面正交的面)觀察到具有錐形形 狀的層(在此,閘電極層202)時該層的側面和底面所形成的該層內部一側的傾斜角。就是說,“錐形角θ1”相當於當從截面方向觀察時與基板200接觸的閘電極層202的下端部的角度。
注意,至於閘電極層202、閘極絕緣層204的材料、製造方法,可以參照實施例1。
接著,在閘極絕緣層204上形成源電極層206a及汲電極層206b(參照圖3B)。注意,至於源電極層206a及汲電極層206b的材料、製造方法,可以參照實施例1。
接著,對閘極絕緣層204進行蝕刻處理。在此,示出如下情況:藉由在設置有基板200的反應室內產生電漿,並且使電漿208作用到露出的閘極絕緣層204、源電極層206a及汲電極層206b的表面,來在閘極絕緣層204中形成凹部207(參照圖3C)。
電漿處理例如可以藉由如下處理來進行:對處於真空狀態的反應室引入氬(Ar)氣體等惰性氣體,並且對物體(在此,基板200)施加偏壓,以產生電漿狀態。在對反應室引入Ar氣體的情況下,電子和Ar的陽離子存在於電漿中,並且Ar的陽離子被加速在陰極方向(基板200一側)上。藉由被加速的Ar的陽離子碰撞到形成於基板200上的閘極絕緣層204、源電極層206a及汲電極層206b的表面,該表面受到濺射蝕刻,而可以對閘極絕緣層204、源電極層206a及汲電極層206b的表面進行蝕刻。注意,有時將這種電漿處理也稱為“反濺射”。
藉由對基板200一側施加偏壓進行電漿處理,可以有效地進行對閘極絕緣層204、源電極層206a及汲電極層206b的表面的濺射蝕刻。
此外,當在閘極絕緣層204的表面形成有凹凸時,藉由進行電漿處理,從閘極絕緣層204的凸部優先性地進行濺射蝕刻,而可以提高該閘極絕緣層204的表面的平坦性。
此外,作為在上述電漿處理中使用的氣體,也可以使用氦氣體而代替氬氣體。此外,也可以採用對氬氣氛添加有氧、氫、氮等的氣氛。此外,也可以採用對氬氣氛添加有Cl2、CF4等的氣氛。
例如,在本實施例中,可以利用如圖4所示的濺射裝置來進行電漿處理。
圖4所示的濺射裝置在反應室190內設置有保持物體195(在此,基板200)的第一電極191、與此相對的第二電極192。此外,第一電極191與RF電源(高頻電源)197連接,並且第二電極192與RF電源198、DC電源199連接。在第一電極191和RF電源197之間以及在第二電極192和RF電源198之間分別設置有用來進行阻抗匹配的匹配盒(matching box)193和匹配盒194。
當利用圖4所示的濺射裝置對物體195進行電漿處理(也稱為反濺射)時,藉由從引入口196引入氬氣體等惰性氣體,對第一電極191施加高頻電壓來在第一電極191和第二電極192之間產生惰性氣體的電漿,並且在設置於 第一電極191上的物體195一側產生負自偏壓(產生施加有偏壓的狀態),而將電漿中的陽離子加速,以使其碰撞到物體195。此時,當在閘極絕緣層204的表面形成有凹凸時,凸部優先性地受到濺射蝕刻,而可以使閘極絕緣層204的表面平坦化。
注意,在利用圖4所示的濺射裝置在物體195上形成膜(濺射成膜)的情況下,在第二電極192一側設置由要進行成膜的材料構成的靶,對第二電極192施加直流電壓或高頻電壓,在第一電極191和第二電極192之間產生電漿,可使電漿中的陽離子加速來使其碰撞到靶。
所以,當在進行電漿處理後在物體195上形成膜時,可以在不使物體195暴露於大氣地進行電漿處理,然後接著利用濺射法來在物體195上形成膜。
注意,雖然在本實施例中,說明當進行電漿處理時對基板200一側施加偏壓的情況,但是只要可以在閘極絕緣層204中形成凹部207,就也可以不施加偏壓而進行電漿處理。
此外,有如下優點:藉由進行電漿處理,可以去除附著到閘極絕緣層204的表面、源電極層206a及汲電極層206b的表面的雜質。
此外,在圖3A至3D中示出如下情況:藉由對閘極絕緣層204、以及源電極層206a及汲電極層206b進行電漿處理,將源電極層206a及汲電極層206b的端部形成為錐形形狀。例如,錐形角θ2最好為20°或以上且小於90°, 更最好為30°或以上且80°或以下的形狀。注意,“錐形角θ2”是指當從截面方向(與基板200的表面正交的面)觀察到具有錐形形狀的層(在此,源電極層206a及汲電極層206b)時該層的側面和底面所形成的該層內部一側的先端部分的傾斜角。就是說,“錐形角θ2”相當於當從截面方向觀察時與閘極絕緣層204接觸的源電極層206a或汲電極層206b的下端部的角度。藉由將源電極層206a及汲電極層206b的端部形成為錐形形狀,可以提高後面形成的氧化物半導體層的覆蓋性,並且可以抑制斷開。
此外,在圖3A至3D中,示出如下情況:藉由對閘極絕緣層204、以及源電極層206a及汲電極層206b進行電漿處理,將源電極層206a及汲電極層206b的上端部形成為具有曲面(成為曲面形狀)。例如,將源電極層206a及汲電極層206b的上端部的曲率半徑R設定為受到電漿處理後的源電極層206a及汲電極層206b的厚度的1/100或以上且1/2或以下,最好設定為源電極層206a及汲電極層206b的厚度的3/100或以上且1/5或以下。
例如,當受到電漿處理後的源電極層206a及汲電極層206b的厚度為100nm時,將源電極層206a及汲電極層206b的上端部的曲率半徑R設定為1nm或以上且50nm或以下,最好設定為3nm或以上且20nm或以下。此外,也可以使源電極層206a及汲電極層206b具有其上端部的曲率半徑R在該範圍內連續變化的形狀。藉由將源電極層206a及汲電極層206b的上端部設置為具有曲面,可以提 高後面形成的氧化物半導體層的覆蓋性,並且可以抑制斷開。特別地,當氧化物半導體層的厚度小於源電極層206a或汲電極層206b的厚度加凹部分的深度的長度(水準差)時,抑制斷開的效果很顯著。
此外,最好的是,將源電極層206a及汲電極層206b的端部形成為錐形形狀,並且將閘極絕緣層204的凹部207形成為錐形形狀。在此情況下,可以提高形成在閘極絕緣層204與源電極層206a或汲電極層206b接觸的部分的氧化物半導體層的覆蓋性,並且有效地防止斷開。注意,將閘極絕緣層204的凹部207形成為錐形形狀是指將閘極絕緣層204的凹部分的側面和底面所形成的凹部分一側的傾斜角θ3(或者凹部分的側面和基板200的表面所形成的凹部分一側的傾斜角)成為90°以上。
如此,藉由對閘極絕緣層204、以及源電極層206a及汲電極層206b進行電漿處理,可以在閘極絕緣層204中形成凹部207,將源電極層206a及汲電極層206b形成為錐形形狀,並且將源電極層206a及汲電極層206b的上端部設置為具有曲面。
接著,藉由在覆蓋閘極絕緣層204、源電極層206a及汲電極層206b地形成氧化物半導體層後,對該氧化物半導體層選擇性地進行蝕刻,來形成氧化物半導體層210(參照圖3D)。注意,至於氧化物半導體層210的材料、製造方法,可以參照實施例1。
根據本實施例,可以提供由具有高特性的電晶體構成 的半導體裝置。注意,本實施例可以與其他實施例適當地組合來使用。
實施例3
在本實施例中,參照圖5A至5C而說明與上述實施例不同的電晶體的結構。
圖5A所示的薄膜電晶體270包括設置在基板200上的第一絕緣層251、設置在第一絕緣層251上的第二絕緣層252、隔著第一絕緣層251及第二絕緣層252而與閘電極層202的一部分重疊地設置的源電極層206a及汲電極層206b、設置在源電極層206a及汲電極層206b上並與位於源電極層206a及汲電極層206b之間的區域的第一絕緣層251接觸地設置的氧化物半導體層210。
也就是說,第二絕緣層252具有如下結構:在第二絕緣層252重疊於閘電極層202的區域並不重疊於源電極層206a及汲電極層206b的區域中去除該第二絕緣層252。在此情況下,位於源電極層206a及汲電極層206b之間的絕緣層由第一絕緣層251構成,並且設置在閘電極層202和源電極層206a之間的絕緣層及設置在閘電極層202和汲電極層206b之間的絕緣層由第一絕緣層251和第二絕緣層252的疊層結構構成。
此外,位於源電極層206a及汲電極層206b之間的絕緣層的厚度t2小於設置在閘電極層202和源電極層206a之間的絕緣層及設置在閘電極層202和汲電極層206b之 間的絕緣層的厚度t1。在圖5A中,厚度t1相當於第一絕緣層251加第二絕緣層252的厚度的值,並且厚度t2相當於第一絕緣層251的厚度的值。
如此,藉由採用如圖5A所示的結構,即使在閘電極層202上隔著第一絕緣層251及第二絕緣層252而設置源電極層206a及汲電極層206b並且在該源電極層206a及汲電極層206b上設置氧化物半導體層210的情況下,也可以降低產生在源電極層206a及汲電極層206b和閘電極層202之間的寄生電容,並可以降低電晶體的驅動電壓,並且可以提高元件特性。
此外,在圖5A所示的結構中,用於第一絕緣層251的材料和用於第二絕緣層252的材料最好不同。用於第一絕緣層251的材料的介電常數最好高於用於第二絕緣層252的材料的介電常數。因為藉由使第一絕緣層251的介電常數高於第二絕緣層252的介電常數,可以降低電晶體的驅動電壓,所以可以有效地降低產生在源電極層206a及汲電極層206b和閘電極層202之間的寄生電容的影響。
藉由使用於第一絕緣層251的材料和用於第二絕緣層252的材料彼此不同,當對第二絕緣層252進行蝕刻時,可以容易得到蝕刻選擇比。注意,得到蝕刻選擇比例如是指當對A層和B層進行蝕刻時A層的蝕刻速度和B層的蝕刻速度具有足夠的差異的情況。此外,“蝕刻速度”是指在各單位時間內受到蝕刻的量(被蝕刻量)。所以, “蝕刻速度高”是指更容易受到蝕刻的情況,並且“蝕刻速度低”是指更不容易受到蝕刻的情況。
此外,可以根據使用的材料而適當地設定第一絕緣層251的厚度和第二絕緣層252的厚度。例如,作為第一絕緣層251,可以以5nm至200nm的厚度形成氮化矽膜、氧化鋁膜、氧化鉿膜或者組合這些膜而成的絕緣層,並且作為第二絕緣層252,可以以5nm至200nm的厚度形成氧化鋁膜、聚醯亞胺膜或者組合這些膜而成的絕緣層等。此外,在進一步降低驅動電壓並且降低產生在源電極層206a及汲電極層206b和閘電極層202之間的寄生電容的情況下,最好使第一絕緣層251的厚度小於第二絕緣層252的厚度。
注意,本實施例所示的電晶體不局限於圖5A的結構。此外,還可以採用圖5B、圖5C所示的結構。
圖5B所示的薄膜電晶體271包括設置在基板200上的第一絕緣層251、設置在第一絕緣層251上的第二絕緣層252、隔著第一絕緣層251及第二絕緣層252而與閘電極層202的一部分重疊地設置的源電極層206a及汲電極層206b、設置在源電極層206a及汲電極層206b上並與位於源電極層206a和汲電極層206b之間的區域的第二絕緣層252接觸地設置的氧化物半導體層210,其中,去除位於源電極層206a和汲電極層206b之間的區域的第二絕緣層252的上層部。
就是說,第二絕緣層252在重疊於閘電極層202的區 域中具有凹部207,並且在第二絕緣層252的凹部207中設置有氧化物半導體層210。
圖5C所示的薄膜電晶體272示出如下結構:在圖5A所示的結構中,在第二絕緣層252與閘電極層202重疊的區域並且位於源電極層206a和汲電極層206b之間的區域中,第一絕緣層251具有凹部207,並且在第一絕緣層251的凹部207中設置有氧化物半導體層210。
即使在採用圖5B或圖5C所示的結構的情況下,也可以使位於源電極層206a及汲電極層206b之間的絕緣層的厚度t2小於設置在閘電極層202和源電極層206a之間的絕緣層及設置在閘電極層202和汲電極層206b之間的絕緣層的厚度t1
此外,雖然在圖5A至5C中示出設置由第一絕緣層251和第二絕緣層252構成的兩層結構作為設置在閘電極層202和源電極層206a及汲電極層206b之間的絕緣層的情況,但是本實施例不局限於兩層結構而也可以採用三層結構。
接著,參照圖6A至6E而說明圖5A所示的薄膜電晶體270的製造方法的一例。注意,圖6A至6E中的製造處理的很多部分與圖1A和1B相同。所以,在下面的說明中,省略對重複的部分的說明,並且對不同的部分進行詳細說明。
首先,在具有絕緣表面的基板200上形成閘電極層202,接著在該閘電極層202上依次層疊而形成第一絕緣 層251和第二絕緣層252(參照圖6A)。
第一絕緣層251、第二絕緣層252可以藉由使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜、氧化鉿膜等來形成。
此外,第一絕緣層251、第二絕緣層252最好藉由使用不同的材料來形成。特別地,最好決定材料及厚度,以使第一絕緣層251的介電常數高於第二絕緣層252的介電常數。例如,作為第一絕緣層251,可以以5nm至200nm的厚度形成依次層疊氧化矽膜和氮化矽膜而成的膜,並且作為第二絕緣層252,可以以5nm至200nm的厚度形成氧化矽膜。
此外,如上所述,作為第一絕緣層251,可以以5nm至200nm的厚度形成氮化矽膜、氧化鋁膜、氧化鉿膜或者組合這些膜而成的絕緣層,並且作為第二絕緣層252,可以以5nm至200nm的厚度形成氧化鋁膜、聚醯亞胺膜或者組合這些膜而成的絕緣層等。
注意,至於閘電極層202的材料、製造方法,可以參照實施例1。
接著,在第二絕緣層252上形成源電極層206a及汲電極層206b(參照圖6B)。注意,至於源電極層206a及汲電極層206b的材料、製造方法,可以參照實施例1。
接著,藉由對形成在源電極層206a和汲電極層206b之間的第二絕緣層252(露出的第二絕緣層252)進行蝕刻處理,去除第二絕緣層252,並且使第一絕緣層251露 出(參照圖6C)。
藉由進行蝕刻處理,來使位於源電極層206a和汲電極層206b之間的區域的絕緣層(在此,第一絕緣層251)的厚度t2小於設置在閘電極層202和源電極層206a之間的絕緣層及設置在閘電極層202和汲電極層206b之間的絕緣層(在此,由第一絕緣層251和第二絕緣層252構成的疊層膜)的厚度t1
作為蝕刻處理,可以採用乾蝕刻或濕蝕刻。例如,藉由作為蝕刻處理而進行使用C4F8和Ar的混合氣體的乾蝕刻,可以得到氧化矽膜和氮化矽膜的蝕刻選擇比,並且可以有效地去除第二絕緣層252。
注意,藉由控制蝕刻處理的條件,既可以使形成在源電極層206a和汲電極層206b之間的第二絕緣層252的一部分殘留(相當於圖5B),又可以去除形成在源電極層206a和汲電極層206b之間的第二絕緣層252,並且對第一絕緣層251的上層部進行蝕刻,以在第一絕緣層251中形成凹部(相當於圖5C)。
此外,在蝕刻處理中,也可以將源電極層206a和汲電極層206b用作掩模。此外,也可以利用當形成源電極層206a及汲電極層206b時(圖6B)使用的光掩模,對第二絕緣層252進行蝕刻。
接著,藉由在覆蓋第一絕緣層251、第二絕緣層252、源電極層206a及汲電極層206b地形成氧化物半導體層209後(參照圖6D),對該氧化物半導體層209選 擇性地進行蝕刻,來形成氧化物半導體層210(參照圖6E)。注意,至於氧化物半導體層209(氧化物半導體層210)的材料、製造方法,可以參照實施例1。
根據本實施例,可以提供由具有高特性的電晶體構成的半導體裝置。注意,本實施例可以與其他實施例適當地組合來使用。
實施例4
在本實施例中,參照圖7A和7B而說明與上述實施例不同的電晶體的結構。
圖7A所示的薄膜電晶體280包括設置在基板200上的閘極絕緣層204、隔著閘極絕緣層204而與閘電極層202的一部分重疊地設置的源電極層206a及汲電極層206b、隔著緩衝層217a和217b而設置在源電極層206a及汲電極層206b上並與位於源電極層206a及汲電極層206b之間的閘極絕緣層204接觸地設置的氧化物半導體層210。再者,位於源電極層206a和汲電極層206b之間的區域的閘極絕緣層204的厚度t2小於設置在閘電極層202和源電極層206a之間的閘極絕緣層204及設置在閘電極層202和汲電極層206b之間的閘極絕緣層204的厚度t1(參照圖7A)。
就是說,圖7A所示的電晶體具有對圖1A所示的電晶體追加緩衝層217a和217b而成的結構。
緩衝層217a和217b用作如下層:抑制在製造處理中 源電極層206a及汲電極層206b的表面氧化,並且順利地實現用作通道形成區域的氧化物半導體層210與源電極層206a及汲電極層206b之間的電連接。
緩衝層217a和217b可以藉由利用其導電率等於或高於氧化物半導體層210的導電率的氧化物半導體層來形成。例如,緩衝層217a和217b可以由In-Ga-Zn-O類非單晶膜形成,並且氧化物半導體層210可以由其導電率低於緩衝層217a和217b的In-Ga-Zn-O類非單晶膜形成。
如此,藉由在源電極層206a及汲電極層206b和氧化物半島體層210之間設置緩衝層217a和217b,可以降低接觸電阻,並且可以提高電晶體的元件特性。
接著,參照圖8A至8E而說明圖7A所示的薄膜電晶體280的製造方法的一例。注意,圖8A至8E中的製造處理的很多部分與圖1A和1B相同。所以,在下面的說明中,省略對重複的部分的說明,並且對不同的部分進行詳細說明。
首先,在具有絕緣表面的基板200上形成閘電極層202,接著在該閘電極層202上形成閘極絕緣層204(參照圖8A)。注意,至於閘電極層202、閘極絕緣層204的材料、製造方法,可以參照實施例1。
接著,在閘極絕緣層204上形成導電層206後,在導電層206上形成氧化物半導體層217(參照圖8B)。
導電層206可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅 (Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元素為成分的氮化物等形成。
例如,導電層206可以由鉬膜或鈦膜的單層結構形成。此外,導電層206也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外,也可以採用依次層疊有鉬膜、鋁膜和鉬膜的三層結構。此外,作為用於這些疊層結構的鋁膜,也可以採用包含釹的鋁(Al-Nd)膜。再者,導電層206也可以具有包含矽的鋁膜的單層結構。
氧化物半導體層217可以由In-Ga-Zn-O類非單晶膜形成。例如,可以藉由使用包含In、Ga及Zn的氧化物半導體靶(In2O3:Ga2O3:ZnO=1:1:1)的濺射法,在導電層206上形成氧化物半導體層217。濺射的條件例如為:基板200和靶之間的距離為30mm至500mm;壓力為0.1Pa至2.0Pa;直流(DC)電源為0.25kW至5.0kW;溫度為20℃至100℃;氣氛為氬氣氛、氧氣氛或者氬和氧的混合氣氛。
氧化物半導體層217抑制後面形成的源電極層及汲電極層的表面氧化,並且用作順利地實現後面形成的用作通道形成區域的氧化物半導體層和源電極層及汲電極層之間的電連接的緩衝層。
此外,最好的是,在圖8B所示的處理中,在形成導電層206之後,不使該導電層206暴露於大氣地連續形成氧化物半導體層217。這是因為如下緣故:藉由不使導電層206暴露於大氣地形成氧化物半導體層217,可以抑制雜質附著到導電層206的表面或者在導電層206的表面上形成氧化膜,而降低導電層206和氧化物半導體層217的接觸電阻。
此外,作為當形成氧化物半導體層217時使用的氣體,最好使用導電層206的表面不容易被氧化的氣體。例如,在氧化物半導體層217的成膜條件下,增高相對於氧氣體流量的氬氣體流量的比率(最好的是,不引入氧氣體)。具體地說,可以在氬或氦等稀有氣體氣氛下或者在氧氣體為10%或以下且稀有氣體為90%或以上的氣氛下形成氧化物半導體層217。藉由降低相對於氬氣體流量的氧氣體流量的比率,可以抑制在導電層206的表面上形成氧化膜。結果,可以降低導電層206和氧化物半導體層217的接觸電阻。
此外,藉由降低相對於氬氣體流量的氧氣體流量的比率,可以提高所得到的氧化物半導體層的導電率。在此情況下,可以順利地實現後面形成的用作通道形成區域的氧化物半導體層與源電極層及汲電極層之間的電連接。
接著,藉由利用光石印法對導電層206和氧化物半導體層217進行蝕刻,來形成源電極層206a及汲電極層206b、緩衝層217a及緩衝層217b。
接著,藉由對設置在源電極層206a和汲電極層206b之間的閘極絕緣層204(露出的閘極絕緣層204)進行蝕刻處理,在閘極絕緣層204中形成凹部207(參照圖8C)。
接著,在覆蓋閘極絕緣層204、源電極層206a及汲電極層206b、緩衝層217a及緩衝層217b地形成氧化物半導體層209後(參照圖8D),對該氧化物半導體層209選擇性地進行蝕刻,來形成氧化物半導體層210(參照圖8E)。此時,緩衝層217a及緩衝層217b的一部分也受到蝕刻。注意,至於氧化物半導體層209(氧化物半導體層210)的材料、製造方法,可以參照實施例1。
注意,雖然在圖7A中示出圖1A所示的電晶體設置有緩衝層217a和217b的結構,但是不局限於此。例如,如圖7B所示,也可以在圖5A所示的電晶體中設置緩衝層217a和217b。此外,也可以在圖1B、圖5B、圖5C所示的結構中設置緩衝層217a和217b。
根據本實施例,可以提供由具有高特性的電晶體構成的半導體裝置。注意,本實施例可以與其他實施例適當地組合來使用。
實施例5
在本實施例中,參照附圖而說明作為具有電晶體的半導體裝置的使用方式的一例的顯示裝置的製造處理。注意,本實施例所示的製造處理的很多部分與實施例1相 同。所以,在下面的說明中,省略對重複的部分的說明,並且對不同的部分進行詳細說明。注意,在下面的說明中,圖9A至9D、圖10A至10D示出截面圖,而圖11至圖14示出俯視圖。
首先,在具有絕緣表面的基板200上形成佈線及電極(包括閘電極層202的閘極佈線、電容佈線308、第一端子321)(參照圖9A、圖11)。
電容佈線308、第一端子321可以使用與閘電極層202相同的材料同時形成。注意,至於閘電極層202的材料和製造方法,可以參照實施例1。
接著,在閘電極層202上形成閘極絕緣層204,然後在閘極絕緣層204上形成導電層206(參照圖9B)。
導電層206可以藉由利用濺射法或真空蒸鍍法等並且使用如下材料來形成。該材料由包含選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬;以上述元素為成分的合金;或者以上述元素為成分的氮化物等構成。
例如,導電層206可以由鈦膜的單層結構形成。此外,導電層206也可以由疊層結構形成,而例如可以採用鋁膜和鈦膜的疊層結構。此外,也可以採用鈦膜、包含釹的鋁(Al-Nd)膜和鈦膜的三層結構。此外,作為導電層206,也可以採用包含矽的鋁膜的單層結構。
在圖9B中,藉由在形成閘極絕緣層204之後,在該 閘極絕緣層204中形成接觸孔213,然後形成導電層206,來使第一端子321和導電層206電連接。
接著,藉由對導電層206進行蝕刻,來形成源電極層206a、汲電極層206b、連接電極320、第二端子322(參照圖9C、圖12)。
第二端子322可以與源極佈線(包括源電極層206a的源極佈線)電連接。此外,連接電極320可以藉由形成在閘極絕緣層204中的接觸孔213與第一端子321直接連接。
接著,藉由對設置在源電極層206a和汲電極層206b之間的閘極絕緣層204(露出的閘極絕緣層204)進行蝕刻處理,在閘極絕緣層204中形成凹部207(參照圖9D)。
藉由進行蝕刻處理,來使位於源電極層206a和汲電極層206b之間的區域的閘極絕緣層204的厚度t2小於設置在閘電極層202和源電極層206a之間的閘極絕緣層204及設置在閘電極層202和汲電極層206b之間的閘極絕緣層204的厚度t1
作為蝕刻處理,可以採用使用惰性氣體及/或反應氣體的電漿處理、濕蝕刻處理等。
在此,示出如下情況:作為蝕刻處理而對閘極絕緣層204、源電極層206a、汲電極層206b、連接電極320、第二端子322的表面進行電漿處理。在此情況下,可以將源電極層206a、汲電極層206b、連接電極320、第二端子 322的端部形成為錐形形狀,以使其上端部具有曲面。注意,至於電漿處理的方法,可以參照上述實施例2。
此外,藉由將形成在電容佈線308上的閘極絕緣層204的厚度減薄,可以增加後面形成的電容元件的電容。
接著,覆蓋閘極絕緣層204、源電極層206a、汲電極層206b、連接電極320、第二端子322地形成氧化物半導體層209(參照圖10A)。
最好在同一個反應室內連續進行電漿處理和氧化物半導體層209的形成。藉由連續進行電漿處理和氧化物半導體層209的形成,可以抑制雜質附著到閘極絕緣層204、源電極層206a及汲電極層206b的表面以及在源電極層206a及汲電極層206b的表面上形成氧化膜等。注意,至於氧化物半導體層209的材料、製造方法,可以參照實施例1。
接著,對氧化物半導體層209選擇性地進行蝕刻,來形成島狀氧化物半導體層210,以形成薄膜電晶體290(參照圖10B、圖13)。
接著,最好進行100℃至600℃、典型為200℃至400℃的熱處理。例如,在氮氣氛下以250℃進行一個小時的熱處理。藉由該熱處理,進行構成島狀氧化物半導體層210的In-Ga-Zn-O類非單晶膜的原子級的重新排列。因為由於該熱處理而消除阻礙載流子的移動的歪曲,所以在此的熱處理(也包括光退火)是很有效的。注意,只要在形成氧化物半導體層209之後就對進行熱處理的時序沒有特 別的限制,而例如也可以在形成像素電極之後進行。
此外,也可以對露出的島狀氧化物半導體層210進行氧自由基處理。藉由進行氧自由基處理,可以使將島狀氧化物半導體層210用作通道形成區域的薄膜電晶體成為常閉狀態(normally off)。此外,藉由進行自由基處理,可以恢復島狀氧化物半導體層210的由於蝕刻而受到的損傷。自由基處理最好在O2、N2O的氣氛下,更最好在包含氧的N2、包含氧的He、包含氧的Ar的氣氛下進行。此外,也可以在對上述氣氛添加有Cl2及/或CF4的氣氛下進行自由基處理。
接著,形成覆蓋薄膜電晶體290的保護絕緣層340,並且對該保護絕緣層340選擇性地進行蝕刻,以形成到達汲電極層206b的接觸孔325、到達連接電極320的接觸孔326以及到達第二端子322的接觸孔327(參照圖10C)。
接著,形成電連接到汲電極層206b的透明導電層310、電連接到連接電極320的透明導電層328以及電連接到第二端子322的透明導電層329(參照圖10D、圖14)。
透明導電層310用作像素電極,並且透明導電層328和329用作用於與FPC的連接的電極或者佈線。更具體地,可以將形成在連接電極320上的透明導電層328用於用作閘極佈線的輸入端子的連接用端子電極,並且將形成在第二端子322上的透明導電層329用於用作源極佈線的 輸入端子的連接用端子電極。
此外,可以藉由利用電容佈線308、閘極絕緣層204、保護絕緣層340以及透明導電層310,來形成儲存電容器。在此情況下,電容佈線308和透明導電層310用作電極,並且閘極絕緣層204和保護絕緣層340用作電介質。
透明導電層310、328、329可以藉由利用濺射法或真空蒸鍍法等並且使用氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2,簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)等來形成。例如,可以在形成透明導電層之後,在該透明導電層上形成抗蝕劑掩模,利用蝕刻來去除不需要的部分,以形成透明導電層310、328、329。
藉由上述處理,可以完成底閘型的n通道型薄膜電晶體、儲存電容器等元件。並且,藉由將這些元件相對於各個像素而配置為矩陣狀,可以將其用作用來製造主動矩陣型的顯示裝置的一個基板。在本說明書中,為方便起見,將這種基板稱為主動矩陣基板。
在製造主動矩陣型的液晶顯示裝置的情況下,在主動矩陣型基板和設置有對置電極的對置基板之間設置液晶層,可以固定主動矩陣基板和對置基板。
此外,本實施例所示的結構不局限於圖14的像素結構。將其他結構的一例示出於圖15。圖15示出如下結構:不設置電容佈線308,並且利用用作像素電極的透明導電層310、用作電極的相鄰的像素的閘極佈線302、以 及用作電介質的保護絕緣層340及閘極絕緣層204,來形成儲存電容器。
注意,本實施例可以與其他實施例適當地組合來使用。
實施例6
在本實施例中,說明製造將薄膜電晶體用於像素部、驅動電路的具有顯示功能的半導體裝置(也稱為顯示裝置)的情況。此外,可以將使用薄膜電晶體而製造的驅動電路的一部分或全部一體形成在與像素部同一個的基板上,所以形成系統化面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內含有由電流或電壓控制亮度的元件,具體而言,含有無機EL(Electro Luminescence;電致發光)、有機EL等。此外,也可以應用電子墨水等的對比度因電作用而變化的顯示介質。
此外,顯示裝置包括密封有顯示元件的面板和在該面板上安裝有包括控制器的IC等的模組。再者,顯示裝置關於一種元件基板,該元件基板相當於在製造該顯示裝置的過程中的完成顯示元件之前的一個方式,並且該元件基板在多個像素中分別具備用來將電流供給到顯示元件的機構。具體而言,元件基板既可以是只形成有顯示元件的像素電極的狀態,又可以是形成成為像素電極的導電層之後 並且藉由蝕刻形成像素電極之前的狀態,而都可以採用任何方式。
注意,本說明書中的顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。另外,顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit;撓性印刷電路)、TAB(Tape Automated Bonding;載帶自動接合)膠帶或TCP(Tape Carrier Package;載帶封裝)的模組;將印刷線路板設置於TAB膠帶或TCP端部的模組;藉由COG(Chip On Glass;玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件的模組。
在本實施例中,作為本發明的一個方式的半導體裝置而示出液晶顯示裝置的實例。首先,參照圖16A1,16A2及16B而說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖16A1和16A2是一種面板的俯視圖,其中利用密封材料4505將形成在第一基板4001上的包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體4010、4011以及液晶元件4013密封在第一基板4001與第二基板4006之間。圖16B相當於沿著圖16A1和16A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基 板4006密封。此外,在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003,該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
另外,對另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG方法、引線接合方法或TAB方法等。圖16A1是藉由COG方法安裝信號線驅動電路4003的實例,而圖16A2是藉由TAB方法安裝信號線驅動電路4003的實例。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖16B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
此外,作為薄膜電晶體4010、4011,可以應用包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。在本實施例中,薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外,液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且,液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外,像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033,並且隔著絕緣層 4032、4033夾有液晶層4008。
另外,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型為不鏽鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(Fiberglass-Reinforced Plastics;纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或者丙烯酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外,元件符號4035表示藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物,並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外,還可以使用球狀間隔物。此外,對置電極層4031與設置在與薄膜電晶體4010同一個基板上的公共電位線電連接。藉由利用公共連接部,可以使對置電極層4031和公共電位線藉由設置在一對基板之間的導電粒子彼此電連接。注意,導電粒子包含在密封材料4005中。
另外,還可以採用不使用對準膜的顯示藍相(blue phase)的液晶。藍相是液晶相的一種,其是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相(isotropic phase)之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5重量%或以上的手性試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短,即為10μs至100μs,並且由於其具有光學各向同性而不需要對準處理,所以視角依賴性小。
另外,本實施例所示的液晶顯示裝置是透過型液晶顯示裝置的實例,但是液晶顯示裝置也可以應用於反射型液晶顯示裝置或半透型液晶顯示裝置。
此外,雖然在本實施例所示的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板,並且在基板的內側按順序設置著色層、用於顯示元件的電極層的實例,但是也可以將偏光板設置在基板的內側。另外,偏光板和著色層的疊層結構也不局限於本實施例,而根據偏光板及著色層的材料、製造處理條件適當地進行設定,即可。此外,還可以設置用作黑矩陣的遮光膜。
另外,在本實施例中,使用用作保護層或平坦化絕緣層的絕緣層(絕緣層4020、絕緣層4021)覆蓋薄膜電晶體,以減少薄膜電晶體的表面凹凸並且提高薄膜電晶體的可靠性。另外,保護層用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入,而最好採用緻密的膜。藉由利用濺射法並且使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層來形成保護層,即可。雖然在本實施例中示出藉由濺射法形成保護層的實例,但是並沒有特別的限制而採用各種方法進行形成,即可。
在此,形成具有疊層結構的絕緣層4020作為保護層。在此,作為絕緣層4020的第一層,藉由利用濺射法來形成氧化矽膜。當使用氧化矽膜作為保護層時,有防止在用作源電極層及汲電極層的鋁膜中產生小丘的效果。
此外,形成絕緣層作為保護層的第二層。在此,作為絕緣層4020的第二層,藉由利用濺射法來形成氮化矽膜。當作為保護層而使用氮化矽膜時,可以抑制鈉等的可動離子侵入到半導體區中而改變TFT的電特性。
另外,也可以在形成保護層之後對半導體層進行退火(300℃至400℃)。
另外,形成絕緣層4021作為平坦化絕緣層。作為絕緣層4021,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外,除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外,也可以藉由層疊多個由這些材料形成的絕緣層,來形成絕緣層4021。
另外,矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基類樹脂還可以採用有機基(例如為烷基、芳基)、氟基團作為取代基。此外,有機基也可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制,而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠印刷等)、刮刀、輥塗機、簾塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下,也可以在進行烘焙的處理中同時進行對於半導體層的退火(300℃至400℃)。藉由同時進行對於絕緣層4021的焙燒處理和對於半導體層的退火,可以 高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031,可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外,可以使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極層4030、對置電極層4031。使用導電組成物來形成的像素電極的當其波長為550nm時的透光率最好為70%或以上。另外,導電組成物所包含的導電高分子的電阻率最好為0.1Ω.cm或以下。
作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外,供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中,連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電層形成,並且端子電極4016由與薄膜電晶體4010、4011的源電極層及汲電極層相同的導電層形成。
連接端子電極4015藉由各向異性導電膜4019與FPC4018所具有的端子電連接。
此外,雖然在圖16A1,16A2及16B中示出另行形成信號線驅動電路4003並將其安裝到第一基板4001的實例,但是本實施例不局限於該結構。既可以另行形成掃描線驅動電路而進行安裝,又可以僅另行形成信號線驅動電路的一部分或掃描線驅動電路的一部分而進行安裝。
圖17示出將TFT基板2600用於相當於半導體裝置的一個方式的液晶顯示模組而進行構成的一例。
圖17是液晶顯示模組的一例,其中,利用密封材料2602固定TFT基板2600和對置基板2601,並且在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604和著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605,並且當採用RGB方式時,對應於各像素而設置有分別對應於紅色、綠色、藍色的各種顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成,電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接,並且組裝有控制電路、電源電路等的外部電路。此外,還可以在偏光板和液晶層之間具有相位差板的狀態下進行層疊。
作為液晶顯示模組,可以採用TN(扭曲向列;Twisted Nematic)模式、IPS(平面內轉換;In-Plane-Switching)模式、FFS(邊緣電場轉換;Fringe Field Switching)模式、MVA(多疇垂直對準;Multi-domain Vertical Alignment)模式、PVA(圖型化垂直對準; Patterned Vertical Alignment)模式、ASM(軸對稱對準微胞;Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲;Optical Compensated Birefringence)模式、FLC(鐵電性液晶;Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶;Anti Ferroelectric Liquid Crystal)模式等。
藉由上述處理,可以製造可靠性高的作為半導體裝置的液晶顯示裝置。
本實施例可以與其他實施例所記載的結構適當地組合來實施。
實施例7
在本實施例中,作為本發明的一個方式的半導體裝置的一例而示出電子紙。
圖18示出主動矩陣型電子紙作為半導體裝置的一例。可以與上述實施例1至3所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581。
圖18所示的電子紙是採用旋轉球顯示方式的顯示裝置的實例。旋轉球顯示方式是指一種方法,其中將一個半球表面為黑色而另一個半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並且在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
設置在基板580上的薄膜電晶體581是底閘結構的薄 膜電晶體,並且源電極層或汲電極層藉由形成在絕緣層583、584、585中的接觸孔與第一電極層587電連接。在第一電極層587和第二電極層588之間設置有球形粒子589,該球形粒子589具有黑色區590a和白色區590b,且其周圍包括充滿了液體的空洞594,並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖18)。在圖18中,第一電極層587相當於像素電極,並且第二電極層588相當於公共電極。第二電極層588與設置在與薄膜電晶體581同一個基板上的公共電位線電連接。藉由利用上述實施例所示的公共連接部,可以使設置在基板596上的第二電極層588藉由配置在一對基板之間的導電粒子與公共電位線電連接。
此外,還可以使用電泳元件而代替旋轉球。在此情況下,使用直徑為10μm至20μm左右的微囊,該微囊封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。至於設置在第一電極層和第二電極層之間的微囊,當由第一電極層和第二電極層施加電場時,白色微粒和黑色微粒移動到相反方向,所以可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件,一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率,因而不需要輔助燈。此外,其耗電量低,並且在昏暗的地方也可以辨別顯示部。另外,即使不向顯示部供應電源,也可以保持顯示過一次的圖像,因此,即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置,或也稱為具備顯示裝置的半導 體裝置)遠離電波發射源,也可以儲存顯示過的圖像。
藉由上述處理,可以製造可靠性高的電子紙作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合來實施。
實施例8
在本實施例中,示出發光顯示裝置的實例作為本發明的一個方式的半導體裝置。在此,示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別,一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子及電洞從一對電極分別注入到包含發光有機化合物的層,以產生電流。然後,藉由使這些載流子(電子及電洞)重新結合,發光有機化合物形成激發態,並且當該激發態恢復到基態時,得到發光。根據這種機理,這種發光元件被稱為電流激發型發光元件。
根據其元件結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層,且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還 利用電極夾住該發光層的結構,且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外,在此使用有機EL元件作為發光元件而進行說明。
圖19示出可應用數字時間灰度驅動的像素結構的一例作為本發明的一個方式的半導體裝置的一例。
說明可應用數位時間灰度驅動的像素的結構及像素的工作。在此,示出在一個像素中使用兩個將氧化物半導體層(In-Ga-Zn-O類非單晶膜)用於通道形成區域的n通道型電晶體的實例。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容元件6403。在開關電晶體6401中,閘極連接到掃描線6406,第一電極(源電極及汲電極中的一方)連接到信號線6405,第二電極(源電極及汲電極中的另一方)連接到驅動電晶體6402的閘極。在驅動電晶體6402中,閘極藉由電容元件6403連接到電源線6407,第一電極連接到電源線6407,第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。
另外,將發光元件6404的第二電極(共同電極6408)設定為低電源電位。注意,低電源電位是指以設定於電源線6407的高電源電位為標準滿足低電源電位<高電源電位的電位。低電源電位例如也可以被設定為GND、0V等。該高電源電位和低電源電位的電位差施加到發光元件6404,並且電流供應到發光元件6404。為了使發光 元件6404發光,而將高電源電位和低電源電位分別設定為其間的電位差成為發光元件6404的正向臨界值電壓以上。
此外,也可以代替電容元件6403使用驅動電晶體6402的閘極電容而省略電容元件6403。也可以在通道區域和閘電極之間形成驅動電晶體6402的閘極電容。
在此,在採用電壓輸入電壓驅動方式的情況下,對驅動電晶體6402的閘極輸入使驅動電晶體6402成為充分導通或截止的狀態的視頻信號。就是說,使驅動電晶體6402在線性區中工作。因為使驅動電晶體6402在線性區中工作,所以對驅動電晶體6402的閘極施加比電源線6407的電壓高的電壓。另外,對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)或以上的電壓。
此外,在進行類比灰度驅動而代替數位時間灰度驅動的情況下,藉由使信號的輸入不同,可以使用與圖19相同的像素結構。
在進行類比灰度驅動的情況下,對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth或以上的電壓。發光元件6404的正向電壓是指在設定為所希望的亮度時的電壓,至少包括正向臨界值電壓。注意,藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號,可以在發光元件中6404使電流流過。為了使驅動電晶體6402在飽和區中工作,而將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視 頻信號設定為類比方式,可以在發光元件6404中使根據視頻信號的電流流過來進行模擬灰度驅動。
注意,圖19所示的像素結構不局限於此。例如,還可以對圖19所示的像素還追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著,參照圖20A至20C而說明發光元件的結構。在此,以驅動TFT是n型的情況為實例來說明像素的截面結構。可以與上述實施例所示的薄膜電晶體同樣地製造用於圖20A、20B和20C的半導體裝置的作為驅動TFT的TFT7001、7011、7021,並且這些TFT是包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。
為了取出發光,而發光元件的陽極和陰極中的至少其中之一可為透明。而且,薄膜電晶體及發光元件形成在基板上。並且,發光元件有如下結構,:從與基板相反的面取出發光的頂部發射;從基板一側的面取出發光的底部發射;從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖20A而說明頂部發射結構的發光元件。
在圖20A中示出當驅動TFT的TFT7001為n型並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖20A中,發光元件7002的陰極7003和驅動TFT的TFT7001電連接,並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003,只要是功函數低且反射光的導電膜,就可以使用各種材料。例如,最 好採用Ca、Al、MgAg、AlLi等。而且,發光層7004可以由單層或多層的疊層構成。在發光層7004由多層構成時,在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外,不需要都設置這些層。使用具有透光性的導電材料形成陽極7005,例如也可以使用具有透光性的導電層例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面,表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖20A所示的像素中,從發光元件7002發射的光如箭頭所示發射到陽極7005一側。
接著,參照圖20B而說明底部發射結構的發光元件。示出在驅動TFT7011是n型並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖20B中,在與驅動TFT7011電連接的具有透光性的導電層7017上形成有發光元件7012的陰極7013,並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外,在陽極7015具有透光性的情況下,也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖20A的情況同樣,作為陰極7013,只要是功函數低的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度(最好為5nm至30nm左右)。例如,可以將厚度為20nm的鋁膜用作陰極7013。而且,與圖20A同樣,發光 層7014可以由單層或多層的疊層構成。陽極7015不需要透過光,但是可以與圖20A同樣地使用具有透光性的導電材料形成。並且,雖然遮罩膜7016例如可以使用反射光的金屬等,但是不局限於金屬膜。例如,也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖20B所示的像素中,從發光元件7012發射的光如箭頭所示發射到陰極7013一側。
接著,參照圖20C而說明雙面發射結構的發光元件。在圖20C中,在與驅動TFT7021電連接的具有透光性的導電層7027上形成有發光元件7022的陰極7023,並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖20A的情況同樣,作為陰極7023,只要是功函數低的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度。例如,可以將厚度為20nm的Al用作陰極7023。而且,與圖20A同樣,發光層7024可以由單層或多層的疊層構成。陽極7025可以與圖20A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖20C所示的像素中,從發光元件7022發射的光如箭頭所示發射到陽極7025一側和陰極7023一側的雙方。
另外,雖然在此說明了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
另外,雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的實例,但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外,本實施例所示的半導體裝置不局限於圖20A至20C所示的結構而可以進行各種變形。
接著,參照圖21A和21B而說明相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖21A是一種面板的俯視圖,其中利用密封材料4505將包括形成在第一基板4501上的In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體4509、4510及發光元件4511密封在第一基板4501和第二基板4506之間。圖21B相當於沿著圖21A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣,最好使用氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線固性樹脂薄膜等)或覆蓋材料進行封裝(密封)。
此外,設置在第一基板4501上的像素部4502、信號 線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖21B中,例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510,可以應用包括In-Ga-Zn-O類非單晶膜作為半導體層的可靠性高的薄膜電晶體。在本實施例中,薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外,元件符號4511相當於發光元件,發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲電極層電連接。另外,發光元件4511的結構是由第一電極層4517、場致發光層4512、第二電極層4513構成的疊層結構,但是不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變發光元件4511的結構。
藉由使用有機樹脂層、無機絕緣層或有機聚矽氧烷來形成分隔壁4520。特別最好的是,使用感光材料,在第一電極層4517上形成開口部,並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
場致發光層4512既可以由單層構成,又可以由多層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護層,以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護層,可以形成氮化矽膜、氮氧化矽 膜、DLC膜等。
另外,供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或者像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中,連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電層形成,並且端子電極4516由與薄膜電晶體4509、4510所具有的源電極層及汲電極層相同的導電層形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511取出光的方向上的第二基板4506需要具有透光性。在此情況下,使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外,作為填料4507,除了氮、氬等的惰性氣體之外,還可以使用紫外線固性樹脂或熱固性樹脂,並且可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例中,作為填料4507使用氮。
另外,若有需要,則還可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏光板或圓偏光板上設置抗反射膜。例 如,可以進行抗眩光處理,該處理可以藉由利用表面的凹凸來擴散反射光,而降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外,也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而進行安裝。本實施例不局限於圖21A和21B的結構。
藉由上述處理,可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例9
本發明的一個方式的半導體裝置可以應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子設備。例如,可以將電子紙應用於電子書籍(電子書)、海報、電車等交通工具的車廂廣告、信用卡等的各種卡片的顯示等。圖22A和22B以及圖23示出電子設備的一例。
圖22A示出利用電子紙來製造的海報2631。在廣告介質是紙的印刷物的情況下,用人手進行廣告的交換,但是如果使用電子紙,則可以在短時間內改變廣告的顯示內容。此外,顯示不會打亂而可以得到穩定的圖像。另外,海報也可以採用以無線的方式收發資訊的結構。
此外,圖22B示出電車等交通工具的車廂廣告2632。在廣告介質是紙的印刷物的情況下,用人手進行廣告的交換,但是如果使用電子紙,則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外,顯示不會打亂而可以得到穩定的圖像。另外,海報車廂廣告也可以採用以無線的方式收發資訊的結構。
另外,圖23示出電子書籍2700的一例。例如,電子書籍2700由兩個框體,即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體,並且可以以該軸部2711為軸進行開閉電子書籍2700。藉由採用這種結構,可以進行像紙的電子書籍2700那樣的動作。
框體2701組裝有顯示部2705,並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續畫面的結構,又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構,例如可以在右邊的顯示部(圖23中的顯示部2705)上顯示文章,並且在左邊的顯示部(圖23中的顯示部2707)上顯示圖像。
此外,在圖23中示出框體2701具備操作部等的實例。例如,在框體2701中,具備電源2721、操作鍵2723、揚聲器2725等。藉由利用操作鍵2723,可以翻頁。另外,也可以採用在與框體的顯示部同一個面上具備鍵盤、定位裝置等的結構。另外,也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB電纜等的各種電纜連接的端子等)、 記錄介質插入部等的結構。再者,電子書籍2700也可以具有作為電子詞典的功能。
此外,電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等,然後下載的結構。
實施例10
本發明的一個方式的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備,例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖24A示出電視裝置9600的一例。在電視裝置9600中,框體9601組裝有顯示部9603。藉由利用顯示部9603,可以顯示映射。此外,在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行對電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609,可以進行頻道、音量的操作,並且可以對顯示在顯示部9603上的映射進行操作。此外,也可以在遙控操作機9610設置顯示從該遙控操作機9610輸出的資訊的顯示部9607。
另外,電視裝置9600採用具備接收機、數據機等的 結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接電視裝置9600到有線或無線方式的通信網路,也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖24B示出數位相框9700的一例。例如,在數位相框9700中,框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像,例如藉由顯示使用數位相機等拍攝的圖像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄介質插入部等的結構。這些結構也可以組裝到與顯示部同一個面,但是當將它們設置在側面或背面時,設計性提高,所以是最好的。例如,可以對數位相框的記錄介質插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料,然後將所提取的圖像資料顯示於顯示部9703。
此外,數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖25A示出一種可擕式遊戲機,其由框體9881和框體9891的兩個框體構成,並且它們由連接部9893連接為能夠開閉。框體9881組裝有顯示部9882,並且框體9891組裝有顯示部9883。另外,圖25A所示的可擕式遊戲機還具備揚聲器部9884、記錄介質插入部9886、LED燈 9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然,可擕式遊戲機的結構不局限於上述結構,只要是至少具備半導體裝置的結構即可,並且可以採用適當地設置其他附屬設備的結構。圖25A所示的可擕式遊戲機具有如下功能:讀出儲存在記錄介質中的程式或資料並將其顯示在顯示部上;以及藉由與其他可擕式遊戲機進行無線通信來實現資訊共用。另外,圖25A所示的可擕式遊戲機所具有的功能不局限於此,而可以具有各種各樣的功能。
圖25B示出作為大型遊戲機的一種自動賭博機9900的一例。在自動賭博機9900中,框體9901組裝有顯示部9903。另外,自動賭博機9900還具備如起動杆或停止開關等的操作機構、投幣孔、揚聲器等。當然,自動賭博機9900的結構不局限於此,只要是至少具備根據本發明的一個方式的半導體裝置的結構即可,並且可以採用適當地設置有其他附屬設備的結構。
圖26A示出行動電話機1000的一例。行動電話機1000除了具備安裝到框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖26A所示的行動電話機1000可以藉由利用人手指等觸摸顯示部1002來輸入資訊。此外,可以藉由利用人手指等觸摸顯示部1002來打電話或製作電子郵件等的操作。
顯示部1002的畫面主要有三種模式。第一是以圖像的顯示為主的顯示模式,第二是以文字等的資訊的輸入為主的輸入模式,第三是混合顯示模式和輸入模式的兩種模式而成的顯示+輸入模式。
例如,在打電話或製作電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,並進行顯示在畫面上的文字的輸入操作,即可。在此情況下,最好的是,在顯示部1002的畫面的大部分上顯示鍵盤或號碼按鈕。
此外,藉由在行動電話機1000的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置,來判斷行動電話機1000的方向(豎向還是橫向),所以可以對顯示部1002的畫面顯示進行自動切換。
此外,藉由觸摸顯示部1002或利用框體1001的操作按鈕1003進行操作,切換畫面模式。此外,還可以根據顯示在顯示部1002上的圖像種類而切換畫面模式。例如,當顯示在顯示部上的圖像信號為動態圖像的資料時,將畫面模式切換成顯示模式,並且當顯示在顯示部上的圖像信號為文字資料時,將畫面模式切換成輸入模式。
另外,當在輸入模式中藉由檢測出顯示部1002的光 感測器所檢測的信號得知在一定期間中沒有利用對顯示部1002的觸摸操作的輸入時,也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
顯示部1002也可以用作圖像感測器。例如,藉由利用人手掌或人手指觸摸顯示部1002,來拍攝掌紋、指紋等,所以可以進行個人識別。此外,當在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源時,也可以拍攝手指靜脈、手掌靜脈等。
圖26B也是行動電話機的一例。圖26B的行動電話機具有在框體9411中包括顯示部9412以及操作按鈕9413的顯示裝置9410和在框體9401中包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及當接收電話時發光的發光部9406的通信裝置9400,並且具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上與具有電話功能的通信裝置9400之間進行裝卸。因此,可以將顯示裝置9410和通信裝置9400的短軸安裝在一起,並且還可以將顯示裝置9410和通信裝置9400的長軸安裝在一起。此外,在只需要顯示功能的情況下,也可以從通信裝置9400分開顯示裝置9410,以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由利用無線通信或者有線通信授受圖像或者輸入資訊,並且它們分別具有能夠進行充電的電池。
本說明書係根據2008年11月7日在日本專利局受理的日本專利申請編號2008-286577而製作,其整個內容亦 併入作為參考。

Claims (7)

  1. 一種半導體裝置,包括:基板上的第一絕緣層;在該第一絕緣層上並與該第一絕緣層接觸的氧化物半導體層;與該氧化物半導體層重疊的閘極電極;電性連接至該氧化物半導體層的源極電極及汲極電極;在該源極電極及該汲極電極上的第二絕緣層;通過設置在該第二絕緣層中的第一孔而電性連接至該源極電極及該汲極電極之一者的第一透明導電層;在該第一絕緣層上的導電層;通過設置在該第二絕緣層中的第二孔而電性連接至該導電層的第二透明導電層;以及包括該導電層及該第二透明導電層的端部,其中該導電層包括與該源極電極及該汲極電極相同的材料,其中該第一透明導電層包括與該第二透明導電層相同的材料,其中該第二絕緣層設置在該第一絕緣層上,其中該源極電極與該第一絕緣層的第一部分及該第二絕緣層的第一部分重疊,其中該汲極電極與該第一絕緣層的第二部分及該第二絕緣層的第二部分重疊, 其中該第一絕緣層包括凹部,以及其中該氧化物半導體層設置在該凹部上且接觸該凹部。
  2. 一種半導體裝置,包括:基板上的第一絕緣層;該第一絕緣層上並與該第一絕緣層接觸的氧化物半導體層;與該氧化物半導體層重疊的閘極電極;電性連接至該氧化物半導體層的源極電極及汲極電極;在該源極電極及該汲極電極上的第二絕緣層;通過設置在該第二絕緣層中的第一孔而電性連接至該源極電極及該汲極電極之一者的第一透明導電層;在該第一絕緣層上的導電層;通過設置在該第二絕緣層中的第二孔而電性連接至該導電層的第二透明導電層;以及包括該導電層及該第二透明導電層的端部,其中該導電層包括與該源極電極及該汲極電極相同的材料,其中該第一透明導電層包括與該第二透明導電層相同的材料,其中該第二絕緣層設置在該第一絕緣層上,其中該源極電極與該第一絕緣層的第一部分及該第二絕緣層的第一部分重疊, 其中該汲極電極與該第一絕緣層的第二部分及該第二絕緣層的第二部分重疊,其中該第二絕緣層包括氧化矽,其中該第一絕緣層包括凹部,以及其中該氧化物半導體層設置在該凹部上且接觸該凹部。
  3. 如申請專利範圍第1或2項之半導體裝置,其中該導電層設置在與該源極電極及該汲極電極相同的層中。
  4. 如申請專利範圍第1或2項之半導體裝置,其中該源極電極及該汲極電極的每一者包括銅。
  5. 如申請專利範圍第1或2項之半導體裝置,其中該源極電極及該汲極電極的端部具有錐形形狀。
  6. 如申請專利範圍第1或2項之半導體裝置,其中該源極電極及該汲極電極的每一端部的錐形角為大於或等於20°且小於90°。
  7. 如申請專利範圍第1或2項之半導體裝置,其中該氧化物半導體層包括選自銦、鎵及鋅中的至少一者。
TW105110301A 2008-11-07 2009-11-03 半導體裝置 TWI669822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-286577 2008-11-07
JP2008286577 2008-11-07

Publications (2)

Publication Number Publication Date
TW201628198A TW201628198A (zh) 2016-08-01
TWI669822B true TWI669822B (zh) 2019-08-21

Family

ID=42164362

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105110301A TWI669822B (zh) 2008-11-07 2009-11-03 半導體裝置
TW098137300A TWI539595B (zh) 2008-11-07 2009-11-03 半導體裝置及半導體裝置的製造方法
TW106146054A TWI655778B (zh) 2008-11-07 2009-11-03 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW098137300A TWI539595B (zh) 2008-11-07 2009-11-03 半導體裝置及半導體裝置的製造方法
TW106146054A TWI655778B (zh) 2008-11-07 2009-11-03 半導體裝置

Country Status (5)

Country Link
US (1) US8319216B2 (zh)
JP (7) JP5500947B2 (zh)
KR (3) KR101630620B1 (zh)
CN (1) CN101740631B (zh)
TW (3) TWI669822B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101876470B1 (ko) * 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2587472B1 (en) * 2010-06-24 2020-11-11 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103119699B (zh) 2010-09-22 2016-08-17 凸版印刷株式会社 薄膜晶体管及其制造方法和图像显示装置
TWI423492B (zh) * 2010-12-03 2014-01-11 Univ Nat Taiwan Science Tech 有機薄膜電晶體及其製造方法
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR101909704B1 (ko) * 2011-02-17 2018-10-19 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR20120124126A (ko) * 2011-05-03 2012-11-13 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체소자를 포함하는 표시 장치
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6215053B2 (ja) * 2011-06-24 2017-10-18 シャープ株式会社 表示装置及びその製造方法
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6338813B2 (ja) * 2012-04-03 2018-06-06 セイコーエプソン株式会社 ジャイロセンサー及びそれを用いた電子機器
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103295906B (zh) * 2012-06-29 2016-05-18 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
US8835236B2 (en) * 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
TWI508190B (zh) * 2013-02-08 2015-11-11 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US20140313443A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel, transistor, and the manufacturing method thereof
CN103236401B (zh) * 2013-04-22 2016-02-03 深圳市华星光电技术有限公司 一种显示面板、开关管及其制作方法
JP2015038925A (ja) 2013-08-19 2015-02-26 株式会社東芝 半導体装置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103744235B (zh) * 2013-12-27 2016-02-03 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
KR20150086022A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
WO2015137022A1 (ja) * 2014-03-14 2015-09-17 ソニー株式会社 電子デバイス及びその製造方法
JP6492523B2 (ja) * 2014-10-21 2019-04-03 凸版印刷株式会社 有機半導体薄膜トランジスタ素子
TW201624678A (zh) * 2014-12-27 2016-07-01 中華映管股份有限公司 主動元件及其製作方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104934444B (zh) * 2015-05-11 2018-01-02 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板结构及其制作方法
KR102505578B1 (ko) * 2015-12-24 2023-03-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
EP3231768A1 (en) * 2016-04-13 2017-10-18 Nokia Technologies Oy An apparatus and method comprising a two dimensional channel material and an electrode comprising a conductive material with a coating of a two-dimensional material
JP2017208378A (ja) * 2016-05-16 2017-11-24 凸版印刷株式会社 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
CN107451518A (zh) * 2016-05-30 2017-12-08 深圳印象认知技术有限公司 一种显示屏
US9837682B1 (en) * 2016-08-29 2017-12-05 Microsoft Technology Licensing, Llc Variable layer thickness in curved battery cell
US9997606B2 (en) 2016-09-30 2018-06-12 International Business Machines Corporation Fully depleted SOI device for reducing parasitic back gate capacitance
US10290666B2 (en) 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
US10804406B2 (en) * 2018-10-30 2020-10-13 Sharp Kabushiki Kaisha Thin-film transistor substrate, liquid crystal display device including the same, and method for producing thin-film transistor substrate
US11488990B2 (en) * 2019-04-29 2022-11-01 Sharp Kabushiki Kaisha Active matrix substrate and production method thereof
CN110085604B (zh) * 2019-04-30 2021-04-23 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056246A1 (en) * 2002-09-23 2004-03-25 Donghang Yan Organic thin film transistor (OTFT) and manufacturing process thereof
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
TW200926404A (en) * 2007-11-29 2009-06-16 Sony Corp Photosensor and display device

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212168A (ja) * 1985-07-09 1987-01-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JP2730129B2 (ja) * 1989-02-06 1998-03-25 カシオ計算機株式会社 薄膜トランジスタ
JPH03138980A (ja) * 1989-10-25 1991-06-13 Hitachi Ltd 薄膜トランジスタ
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH0613608A (ja) * 1992-06-25 1994-01-21 Sharp Corp 薄膜アクテイブ素子
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10200125A (ja) * 1997-01-10 1998-07-31 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10335671A (ja) * 1997-06-02 1998-12-18 Sharp Corp ドライバーモノリシック駆動素子
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
DE50100773D1 (de) * 2000-04-04 2003-11-20 Esquire Lederwaren Rupp & Rick Taschenförmiger Behälter, insbesondere Geldscheintasche und dergleichen
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4984369B2 (ja) * 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
GB0409439D0 (en) * 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JPWO2006006369A1 (ja) * 2004-07-12 2008-04-24 パイオニア株式会社 半導体装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100670255B1 (ko) * 2004-12-23 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP2006245544A (ja) * 2005-01-28 2006-09-14 Semiconductor Energy Lab Co Ltd パターン付基板及びその形成方法、並びに半導体装置及びその作製方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7989361B2 (en) * 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080047085A (ko) * 2006-11-24 2008-05-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056246A1 (en) * 2002-09-23 2004-03-25 Donghang Yan Organic thin film transistor (OTFT) and manufacturing process thereof
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
TW200926404A (en) * 2007-11-29 2009-06-16 Sony Corp Photosensor and display device

Also Published As

Publication number Publication date
TW201813107A (zh) 2018-04-01
TWI655778B (zh) 2019-04-01
US8319216B2 (en) 2012-11-27
JP2014158030A (ja) 2014-08-28
KR20100051562A (ko) 2010-05-17
CN101740631B (zh) 2014-07-16
JP5500947B2 (ja) 2014-05-21
KR20140144672A (ko) 2014-12-19
KR101630620B1 (ko) 2016-06-15
TW201034191A (en) 2010-09-16
TWI539595B (zh) 2016-06-21
JP5913404B2 (ja) 2016-04-27
KR101792997B1 (ko) 2017-11-02
TW201628198A (zh) 2016-08-01
JP2021036620A (ja) 2021-03-04
KR20160075436A (ko) 2016-06-29
US20100117076A1 (en) 2010-05-13
JP6805285B2 (ja) 2020-12-23
CN101740631A (zh) 2010-06-16
JP2019114805A (ja) 2019-07-11
JP2018019100A (ja) 2018-02-01
JP6229000B2 (ja) 2017-11-08
JP2016157955A (ja) 2016-09-01
JP7166319B2 (ja) 2022-11-07
JP6502453B2 (ja) 2019-04-17
JP2022186889A (ja) 2022-12-15
JP2010135772A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
TWI669822B (zh) 半導體裝置
TWI467663B (zh) 半導體裝置和該半導體裝置的製造方法
TWI626693B (zh) 電晶體的製造方法及半導體裝置
KR101472771B1 (ko) 반도체 장치 및 그 제작 방법
TWI536577B (zh) 半導體裝置及其製造方法
TWI538146B (zh) 顯示裝置及其製造方法
TW201017887A (en) Semiconductor device and manufacturing method thereof
TW201316519A (zh) 半導體裝置和其製造方法