JP6492523B2 - 有機半導体薄膜トランジスタ素子 - Google Patents

有機半導体薄膜トランジスタ素子 Download PDF

Info

Publication number
JP6492523B2
JP6492523B2 JP2014214412A JP2014214412A JP6492523B2 JP 6492523 B2 JP6492523 B2 JP 6492523B2 JP 2014214412 A JP2014214412 A JP 2014214412A JP 2014214412 A JP2014214412 A JP 2014214412A JP 6492523 B2 JP6492523 B2 JP 6492523B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
thin film
film transistor
transistor element
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014214412A
Other languages
English (en)
Other versions
JP2016082154A (ja
Inventor
田中 幸一
幸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2014214412A priority Critical patent/JP6492523B2/ja
Publication of JP2016082154A publication Critical patent/JP2016082154A/ja
Application granted granted Critical
Publication of JP6492523B2 publication Critical patent/JP6492523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機半導体をチャンネル層とした薄膜トランジスタとその製造方法に関する。
現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタのアクティブマトリックスにより駆動されている。一方、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに、樹脂基板を用いる試みが近年なされている。
しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタの開発が活発に行われている。
また、有機半導体は印刷法によってパターニングが可能であるという長所を有する。さらに、有機半導体を用いた薄膜トランジスタは半導体層だけでなく、電極やゲート絶縁層も印刷法によって形成可能な材料を選択することにより、薄膜トランジスタを構成する層を全て印刷により形成することも可能である。
また印刷法を用いることにより、真空成膜・フォトリソグラフィーにより製造されるシリコン系薄膜トランジスタと比較して製造コストの大幅な削減が期待される。有機半導体薄膜トランジスタの電極材料としては銀が用いられることが最も一般的である(非特許文献1、2)。しかし、有機半導体材料を銀電極上へ塗布した際に、有機半導体材料と銀電極のパターン端部における接触界面での膜切れ16(図4)による、有機半導体材料と銀電極との接続抵抗の増加が問題となっている。有機半導体材料と銀電極との接続抵抗が増加すると、薄膜トランジスタのオン電流が減少し、薄膜トランジスタを動作させる上で所望の特性が得られないこととなる。
そこで問題解決の為に、銀電極、特にソース電極とドレイン電極にテーパ部を設けることは有効な方法である。例えば、インクジェット法によるソース電極とドレイン電極のチャネル側にテーパ部を有した構造が開示されている(特許文献1)。しかしながら、インクジェット法を用いて、ソース電極とドレイン電極のテーパ部を製造する場合、液滴だれ(インキの液滴が着弾後、周囲に濡れ拡がる現象)等の問題があり、所望のテーパ形状を製造することが難しいという欠点がある。
特開2008−66510号公報
Proceedings of the National Academy of Sciences of the United States of America Vol.15 No.13、4976(2008) Applied Physics Letters 95、253302(2009)
上記の問題点を解決するため、本発明は、印刷法により製造する有機半導体を用いた薄膜トランジスタ素子とその製造方法において、チャネル側にテーパ形状を持ったソース電極とドレイン電極を容易に形成することができる有機半導体薄膜トランジスタ素子の製造方法および有機半導体薄膜トランジスタ素子を提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、絶縁基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極、および有機半導体層をこの順に備えた有機半導体薄膜トランジスタ素子において、ソース電極とドレイン電極の少なくともチャネル側の端部にコーヒーステイン形状のテーパ部を持ち、前記有機半導体層が、前記ソース電極及び前記ドレイン電極の前記チャネル側コーヒーステイン形状のテーパ部の少なくとも一部を覆うことを特徴とする有機半導体薄膜トランジスタ素子である。
また、請求項2に記載の発明は、前記ソース電極及びドレイン電極は、銀、銅、金から選ばれる一種以上の低抵抗金属から構成されることを特徴とする請求項1に記載の有機半導体薄膜トランジスタ素子である。
また、請求項3に記載の発明は、前記コーヒーステイン形状の中央部と端部の膜厚比が9:10であることを特徴とする請求項1または2に記載の有機半導体薄膜トランジスタ素子で
ある。
本発明により、絶縁基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極、有機半導体層をこの順に備えた有機半導体薄膜トランジスタ素子において、ソース電極とドレイン電極の少なくともチャネル側にコーヒーステイン形状を持たせることにより、それらの電極のチャネル側に膜切れが生じなくなるため、有機半導体層とソース電極およびドレイン電極との接続抵抗が増加せず、そのことにより有機半導体薄膜トランジスタ素子のオン電流が減少する問題を回避することができる。また、本発明の有機半導体薄膜トランジスタ素子の製造方法により、容易にオン電流が減少する問題を回避することができる有機半導体薄膜トランジスタ素子を製造する事が可能となる。
本発明の有機半導体薄膜トランジスタ素子の一例の断面構造を示す概略断面図である。 本発明のインキング手段としてインクジェット装置を用いた凹版印刷装置の一例を示す概略図である。 本発明の有機半導体薄膜トランジスタ素子のIds−Vgs特性の一例を示すグラフ 従来の有機半導体薄膜トランジスタ素子の断面構造の一例を示す概略断面図 従来の有機半導体薄膜トランジスタ素子のIds−Vgs特性の一例を示すグラフ
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
図1に本発明の有機薄膜トランジスタ素子の一例を示す。絶縁基板10上にゲート電極11、ゲート絶縁層12、ソース電極13およびドレイン電極14、有機半導体層15をこの順に備えたボトムゲート−ボトムコンタクト構造の薄膜トランジスタ素子である。
本発明の絶縁基板10としてガラス基板または樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
本発明のゲート電極11には、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものを、インキング手段としてインクジェット装置を用いた凹版印刷装置で絶縁基板10上に印刷し、焼成することにより形成したものを使用することができる。PEDOT(ポリエチレンジオキシチフェン)等の導電性有機材料を用いることもできる。
ここで、インキング手段としてインクジェット装置を用いた凹版印刷装置とは、凹版印刷装置における凹版へのインキング手段としてインクジェット装置を使用した凹版印刷装置を指す。インキング手段にインクジェット装置を使用したことにより、微小領域である凹版の凹部に定量性良くインキングできるだけでなく、インクジェット装置で直接印刷した場合に発生する液滴だれ(インキの液滴が基板に着弾することにより、その周囲にインキの液滴が濡れ拡がる現象)を無くす事が可能となる。このことによって、液滴だれの無いコーヒーステイン形状のテーパ部をパターン端部に形成することが可能となる。ここで、コーヒーステイン形状とは、コーヒーの液滴が乾燥する際に、その液滴の周縁部が厚くなり、それ以外は薄くなる現象であり、インキパターンにおいても、インキの組成によって、乾燥によりインキパターンの周縁部の膜厚が厚くなり、それ以外は薄くなる形状を意味する。
本発明のゲート絶縁層12としては、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を使用することができる。これらの溶液をスピンコート法やスリットダイコート法等を用いてゲート電極11が形成された絶縁基板10上に塗布し、焼成することにより、絶縁基板10上にゲート電極11が形成され、更にその上にゲート絶縁層12が形成された構造を形成することができる。また、ゲート絶縁層12の形成方法としては、各種の印刷方法を採用することができる。
本発明のソース電極13及びドレイン電極14としては、Ag、Cu、Auなどの低抵抗金属から一種以上を含む材料をインキ状、ペースト状にしたものを、インキング手段と
してインクジェット装置を用いた凹版印刷装置でゲート絶縁層12上に印刷し、焼成することにより形成することができるが、特にAgをインキ状またはペースト状にしたものが、低抵抗および低コストという観点から好ましい。液滴だれの無いコーヒーステイン形状のテーパ部は、インキング手段としてインクジェット装置を用いた凹版印刷装置により形成する。テーパ部の所望の形状は、インキング手段としてインクジェット装置を用いた凹版印刷装置で用いる凹版の深さと幅で調整することができる。
また、ソース電極13及びドレイン電極14の膜厚としては、0.01μm以上1μm以下が好ましい。また、コーヒーステイン形状の中央部(凹部)と端部(凸部)の膜厚の比としては、9:10程度が好ましい。
本発明の有機半導体層15の材料としては、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども有機半導体層15の材料として用いることができるが、これらに限定されるものではない。これらの有機半導体材料は、トルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
本発明の有機半導体層15は、金属イオンと結合する化合物を含有する。例えばベンゾトリアール系またはトリアジン系の化合物が挙げられる。ベンゾトリアゾール系は、化学式(1)に示されるベンゾトリアールが基本形であり、他にメタノールの付加物である1H−ベンゾトリアゾール−1−メタノール(化学式(2))や、トリアゾール側にアルキル基を付加したもの(化学式(3))や、ベンゼン側にアルキル基を付加したものが挙げられる(化学式(4))。
トリアジンの基本骨格は化学式(5)に示されるものであり、例えば化学式(6)に示される2、4−ジアミノ−6−ビニル−S−トリアジン等が挙げられる。
ただし、化学式(3)〜(5)に於けるRはアルキル基である。
有機半導体層15の形成方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の印刷方法や各種の塗布方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、転写印刷、インクジェット法、ディスペンサを用いることが望ましい。
以下、本発明に係る有機半導体薄膜トランジスタ素子の具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。
次に、本発明の実施例について説明する。
<実施例>
実施例では図1に示すような有機半導体薄膜トランジスタ素子17を作製する。
絶縁基板10としてポリエチレンナフタレート(PEN)フィルムを使用し、その上に
、ゲート電極11としてナノ銀インキを使用し、転写印刷法を用いて幅200μm、長さ30μmゲート電極11のパターンを形成し、180℃で1時間ベーク後、膜厚200nmのゲート電極11を作製する。次に、ゲート絶縁層12となるポリビニルフェノールを含む溶液を、ゲート電極11を含む絶縁基板10上にスピンコート法により塗布し、180℃で1時間ベーク後、膜厚1μmのゲート絶縁層12を得る。続いて、ゲート絶縁層12上に、図2に概略図示したインキング手段としてインクジェット装置を用いた凹版印刷装置により、ナノ銀インキを用いて液滴だれの無いコーヒーステイン形状のテーパ部を設けたソース電極13及びドレイン電極14を形成する。テーパ部の所望の形状は、インキング手段としてインクジェット装置を用いた凹版印刷装置で用いる凹版の深さと幅で調整することができる。本実施例の場合は、ソース電極13及びドレイン電極14のパターンエッジから3μm内側で最大の厚さになり、5μm内側で最大の厚さの90%の厚さになるように調整する。次いで、180℃で1時間ベーク後、膜厚200nmのソース電極13及びドレイン電極14を得る。さらにソース電極13及びドレイン電極14上にペンタフルオロチオフェノールをイソプロピルアルコールで1重量%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成する。最後に有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセンをテトラリンで2重量%になるように溶解させた溶液に、ベンゾトリアゾール系化合物を半導体材料(固形分)と重量比1.5:1として添加したインキを、凸版印刷法を用いて、ソース電極13及びドレイン電極14上の一部を覆うようにしてソース電極とドレイン電極間に印刷し、100℃で60分乾燥させて、膜厚50nmの有機半導体層15を形成する。
作製したトランジスタのチャネル長は20μm、チャネル幅は180μmである。
このようにして作製した有機半導体薄膜トランジスタ素子の電流(Ids)−電圧特性(Vgs)特性を測定した結果を図3に示した。ここで、Idsは、ソース電極−ドレイン電極間電流であり、Vgsは、ソース電極を基準としてゲート電極に印加した電圧である。このグラフから、ON電流は、Vgsが−20Vで10−6A(アンペア)程度であることが分る。
<比較例>
比較例として、図4に示したような有機半導体薄膜トランジスタ素子を作製する。
作製方法としては、実施例に示した作製方法のうち、ゲート絶縁層12´の上に形成するソース電極13´とドレイン電極´の形成を、銀ナノインキを全面に塗布・乾燥した後、フォトリソ方式でパターニングする以外は、同じ作製方法と同じ条件になるように作製する。この場合のソース電極13´とドレイン電極´のパターン端部の絶縁基板10´に近い部位の断面形状は、表面にほぼ直交する切り立った断面形状となり、またパターン端部の電極の表面に近い部位の断面も、電極の表面にほぼ直交する断面形状となる。そのため、図4に模式的に示したように、ソース電極13´とドレイン電極´の有機半導体薄膜トランジスタ素子17´のチャネル側の端部には、有機半導体薄膜15´が薄くなった部位に膜切れ16が発生する。この有機半導体薄膜トランジスタ素子17´の電流(Ids)−電圧特性(Vgs)特性を測定した結果を図5に示した。このグラフから、オン電流は、Vgsが−20Vで10−7A(アンペア)程度であることが分る。
以上の結果から、本発明の有機半導体薄膜トランジスタ素子のオン電流は、従来の方法で作製する有機半導体薄膜トランジスタ素子より1桁近く大きい値が得られることが分る。これは、本発明の有機半導体薄膜トランジスタ素子においては、有機半導体薄膜がソース電極およびドレイン電極の端部において膜切れを起こさないため、有機半導体薄膜と電極との接続抵抗が小さくなるためであると考えられる。
1 インクジェットヘッド
2 インク
3 インキング
4 凹版
5 版胴
6 転写
7 基材
8 溝
9 コーヒーステイン形状パターン
10、10´ 絶縁基板
11、11´ ゲート電極
12、12´ ゲート絶縁層
13、13´ ソース電極
14、14´ ドレイン電極
15、15´ 有機半導体層
16 膜切れ
17、17´ 有機半導体薄膜トランジスタ素子

Claims (3)

  1. 絶縁基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極、および有機半導体層をこの順に備えた有機半導体薄膜トランジスタ素子において、前記ソース電極と前記ドレイン電極の少なくともチャネル側の端部にコーヒーステイン形状のテーパ部を持ち、前記有機半導体層が、前記ソース電極及び前記ドレイン電極の前記チャネル側コーヒーステイン形状のテーパ部の少なくとも一部を覆うことを特徴とする有機半導体薄膜トランジスタ素子。
  2. 前記ソース電極及び前記ドレイン電極は、銀、銅、金から選ばれる一種以上の低抵抗金属から構成されることを特徴とする請求項1に記載の有機半導体薄膜トランジスタ素子。
  3. 前記コーヒーステイン形状の中央部と端部の膜厚比が9:10であることを特徴とする請求項1または2に記載の有機半導体薄膜トランジスタ素子。
JP2014214412A 2014-10-21 2014-10-21 有機半導体薄膜トランジスタ素子 Active JP6492523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014214412A JP6492523B2 (ja) 2014-10-21 2014-10-21 有機半導体薄膜トランジスタ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014214412A JP6492523B2 (ja) 2014-10-21 2014-10-21 有機半導体薄膜トランジスタ素子

Publications (2)

Publication Number Publication Date
JP2016082154A JP2016082154A (ja) 2016-05-16
JP6492523B2 true JP6492523B2 (ja) 2019-04-03

Family

ID=55959035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014214412A Active JP6492523B2 (ja) 2014-10-21 2014-10-21 有機半導体薄膜トランジスタ素子

Country Status (1)

Country Link
JP (1) JP6492523B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP2010062391A (ja) * 2008-09-04 2010-03-18 Fuji Xerox Co Ltd 半導体トランジスタ素子の製造方法、及び半導体トランジスタ素子
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
WO2010117021A1 (ja) * 2009-04-10 2010-10-14 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
JP2010283190A (ja) * 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2012169404A (ja) * 2011-02-14 2012-09-06 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP5838692B2 (ja) * 2011-09-27 2016-01-06 凸版印刷株式会社 Cmos半導体装置の製造方法
JP6233738B2 (ja) * 2013-03-08 2017-11-22 国立大学法人山形大学 薄膜の形成方法

Also Published As

Publication number Publication date
JP2016082154A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US9978877B2 (en) Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
TW201624730A (zh) 薄膜電晶體及其製造方法
KR20110026488A (ko) 유기 전계효과형 트랜지스터
JP2016058443A (ja) 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
JPWO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
US10193068B2 (en) Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array
JP6492523B2 (ja) 有機半導体薄膜トランジスタ素子
JP6303358B2 (ja) 薄膜トランジスタ
JP6369098B2 (ja) 薄膜トランジスタの製造方法
JP5098159B2 (ja) 薄膜トランジスタの製造方法
JP2012169404A (ja) 薄膜トランジスタの製造方法
JP2016197621A (ja) 薄膜トランジスタおよびその製造方法
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2017034024A (ja) 薄膜トランジスタシート
JP2017195315A (ja) 薄膜トランジスタ
JP2020088026A (ja) 有機半導体薄膜トランジスタ素子
JP6330408B2 (ja) 薄膜トランジスタ及びその製造方法
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2015045317A1 (ja) 薄膜トランジスタアレイ、及び画像表示装置
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
JP6620556B2 (ja) 機能材料の積層方法及び機能材料積層体
JP2016004908A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6492523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250