JP2016058443A - 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 - Google Patents
薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 Download PDFInfo
- Publication number
- JP2016058443A JP2016058443A JP2014181412A JP2014181412A JP2016058443A JP 2016058443 A JP2016058443 A JP 2016058443A JP 2014181412 A JP2014181412 A JP 2014181412A JP 2014181412 A JP2014181412 A JP 2014181412A JP 2016058443 A JP2016058443 A JP 2016058443A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- semiconductor layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/649—Aromatic compounds comprising a hetero atom
- H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
- H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
Abstract
Description
しかしながら、ソース電極或いはドレイン電極が、トランジスタ中の断面構造や界面状態として、どの様な条件を満足するべきかについては、充分な検討が行われていないのが実状である。
また本発明は、ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離形性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、ソース電極及びドレイン電極を形成する工程を含み、かつ、前記で得られたソース電極及びドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とをこの順に積層する薄膜トランジスタの製造方法において、得られた薄膜トランジスタの積層断面において、焼成後に、導電体からなるソース電極及び同ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面における電極幅との差が±1μmの範囲内となり、かつ、前記電極における、支持体と接する面と対向し、かつ半導体層と接する面における電極幅中の算術表面粗さをRaとした時、Ra≦10nmとなる様に前記インキ画線部を設けることを特徴とする薄膜トランジスタの製造方法を提供する。
また本発明の薄膜トランジスタによれば、印刷を用いてソース電極等を形成するので、信頼性に優れた薄膜トランジスタを生産性高く製造できるという格別顕著な技術的効果を奏する。
以下、「導電体からなるソース電極及びドレイン電極に対応するインキ画線部が設けられた、離形性を有する被転写部材」を「インキ画線部形設被転写部材」と言い、「ソース電極及びドレイン電極に対応するインキ画線部」を、「電極形成用インキ画線部」と言うことがある。
導電性高分子としては、例えば、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸(PEDOT/PSS)、ポリアニリン等も用いることができる。さらにカーボンナノチューブ等の炭素系の導電材料を用いることができる。
すなわち、本方法では、凸版は、所望のインキ画線部の反転パターンの凸部を有する。これにより、ソース電極及びドレイン電極の反転パターンに対応するインキ部分を凸版上に転移することで、凸版で押圧されなかった、ソース電極及びドレイン電極に対応する画線部が被転写部材上に残留する。被転写部材は離形性を有していることから、ソース電極及びドレイン電極に対応する画線が設けられた、離形性を有している被転写部材を、基板等の支持体と接触させることで、支持体に当該画線部が転写される。
平均粒子径がナノメートルオーダーの銀粒子が均一に液媒体に分散させられた導電性インク(DIC株式会社製RAGT−25、以下、「ナノ粒子銀インク」という)を、フィルム上にシリコーンゴム層を形成した透明ブランケットのシリコーンゴム面にスリットコーターにより均一に塗布し、タックが残る程度に乾燥させた後、ソース電極及びドレイン電極やゲート電極等の所望するパターンのネガパターンを形成した、凸状の鋭角部分(エッジ)の精度に優れた、ガラスのウエットエッチングにより得たガラス凸版を、該ナノ粒子銀インク均一塗布面に押し当てて不要な部分を除去した。ブランケット上に残存したパターンを、所定の大きさにカットした基材上に軽く押し付け、所望するパターンを基材上に転写した。尚、透明ブランケットのシリコーンゴム面全面を対象に、5×5μm角の範囲を任意に10箇所設けて、それらの算術平均粗さを測定したところ、その平均値は0.8nmであった。
(半導体パラメータ特性評価)
以下に示す薄膜トランジスタのテスト素子を作成し、その特性評価を行った。Id−Vg、Id−Vd特性を半導体パラメータ測定装置(ケースレー社製4200)を用いて測定し、電界効果移動度、ON/OFF値を周知の方法より算出した。
図2に示すTGBC構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
(1)ソース電極及びドレイン電極の形成:厚さ0.7mmの無アルカリガラス上に上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、チャネル長5μm、チャネル幅1000μmとなる様にソース電極及びドレイン電極パターンを形成し、クリーンオーブン中で180℃30分焼成し、厚さ70nmの銀電極を形成した。
(2)電極の表面処理:ペンタフルオロベンゼンチオールのイソプロピルアルコール30mmol/L溶液中に上記ソース電極及びドレイン電極基板を5分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
(3)半導体層の形成:有機半導体2,8−ジフルオロ−5,11−ビス(トリエチルシリルエチニル)アントラジチオフェンのメシチレン2重量%溶液に、ポリスチレンを
0.5wt%添加し、インクジェット法により先に形成したソース電極及びドレイン電極のチャネル上に半導体層を形成した。
(4)絶縁層の形成:ポリパラキシリレン樹脂(日本パリレン社製、商品名パリレン−C)をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ1000nmの絶縁層を形成した。
(5)ゲート電極の形成:インクジェット用の導電性銀インクを用い、先に形成した絶縁層上にインクジェット印刷法によりゲート電極パターンを形成し、ホットプレート上で120℃30分焼成し、厚さ150nmの銀電極を形成した。
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成:厚さ0.7mmの無アルカリガラス上にスクリーン印刷用の導電性銀インクを用い、電極幅50μm、チャネル長5μm、チャネル幅1000μmとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部をスクリーン印刷しようとしたが、ソース電極とドレイン電極間で短絡が発生し、電極に断線が観察されたため、支持体に接する面における電極幅70μm、チャネル長50μm、チャネル幅1000μmとなる様に変更し、ソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で180℃30分焼成し、厚さ5μmの銀電極を形成した。
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成:厚さ0.7mmの無アルカリガラス上にインクジェット用の導電性銀インクを用い、電極幅50μm、チャネル長5μm、チャネル幅1000μmとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部をインクジェット印刷しようとしたが、ソース電極とドレイン電極間で短絡が発生し、電極に断線が観察されたため、支持体に接する面における電極幅100μm、チャネル長100μm、チャネル幅1000μmとなる様に変更し、ソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で120℃30分焼成し、厚さ150nmの銀電極を形成した。
図1に示すBGBC構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
(1)ゲート電極の形成:厚さ0.7mmの無アルカリガラス上に上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、ゲート電極パターンを形成し、クリーンオーブン中で180℃30分焼成し、厚さ150nmの銀電極を形成した。
(2)絶縁層の形成:ポリパラキシリレン樹脂(日本パリレン社製、商品名パリレン−C)をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ500nmの絶縁層を形成した。
(3)ソース電極及びドレイン電極の形成:上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、チャネル長5μm、チャネル幅1000μmとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で180℃30分焼成し、厚さ70nmの銀電極を形成した。
(4)電極の表面処理:ペンタフルオロベンゼンチオールのイソプロピルアルコール30mmol/L溶液中に上記ソース電極及びドレイン電極基板を5分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
(5)半導体層の形成:有機半導体2,8−ジフルオロ−5,11−ビス(トリエチルシリルエチニル)アントラジチオフェンのメシチレン2重量%溶液に、ポリスチレンを
0.5wt%添加し、インクジェット印刷法により、先に形成したソース電極及びドレイン電極のチャネル上に半導体層を形成した。
絶縁層の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
絶縁層の形成:フッ素樹脂溶液(旭硝子社製、商品名CYTOP)をスピンコート法により成膜し、ホットプレート上で50℃1時間焼成し、厚さ800nmの絶縁層を形成した。
電極幅A1とA2は、図2の断面図において手前方向から奥行方向の任意の5断面を対象に測定し、算術平均粗さRaは、当該5断面の各断面を跨ぐ様に設定された5×5μm角の5範囲を対象に測定し、それらの測定値のうちの最大値を、それぞれA1、A2及びRaとした。
Claims (7)
- 少なくとも、支持体、導電体からなるソース電極及び同ドレイン電極、半導体層、絶縁体層、並びに導電体からなるゲート電極がこの順で積層された薄膜トランジスタであって、
前記薄膜トランジスタの積層断面において、前記ソース電極及び前記ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面における電極幅との差が、±1μmの範囲内にあり、
前記電極における、支持体と接する面と対向し、かつ半導体層と接する電極幅中の算術平均粗さをRaとした時、Ra≦10nmであることを特徴とする薄膜トランジスタ。 - 薄膜トランジスタの積層断面における、前記ソース電極及び前記ドレイン電極の電極厚みが同一であり、かつ前記ソース電極及び前記ドレイン電極の電極厚みが、いずれも100nm以下である、請求項1記載の薄膜トランジスタ。
- ソース電極とドレイン電極の間のチャネル長をLとした時、L≦7μmである、請求項1記載の薄膜トランジスタ。
- 半導体層が有機半導体からなる、請求項1記載の薄膜トランジスタ。
- 請求項1〜4のいずれか一項記載の薄膜トランジスタを複数個集積化させたトランジスタアレイ。
- ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離型を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、
前記で得られたソース電極及びドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とをこの順に積層する請求項1〜4のいずれか一項記載の薄膜トランジスタの製造方法。 - 請求項6記載の薄膜トランジスタを製造する工程と、そこで得られた複数個の薄膜トランジスタを集積化する工程を含むトランジスタアレイの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181412A JP6393936B2 (ja) | 2014-09-05 | 2014-09-05 | 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 |
US14/844,365 US20160072086A1 (en) | 2014-09-05 | 2015-09-03 | Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181412A JP6393936B2 (ja) | 2014-09-05 | 2014-09-05 | 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016058443A true JP2016058443A (ja) | 2016-04-21 |
JP6393936B2 JP6393936B2 (ja) | 2018-09-26 |
Family
ID=55438335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014181412A Active JP6393936B2 (ja) | 2014-09-05 | 2014-09-05 | 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160072086A1 (ja) |
JP (1) | JP6393936B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019062167A (ja) * | 2017-09-28 | 2019-04-18 | 凸版印刷株式会社 | 薄膜トランジスタ |
WO2020189322A1 (ja) * | 2019-03-15 | 2020-09-24 | 株式会社Screenホールディングス | 有機半導体素子の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI628719B (zh) | 2013-11-21 | 2018-07-01 | 尼康股份有限公司 | 電晶體之製造方法及電晶體 |
JP6368865B2 (ja) * | 2015-10-14 | 2018-08-01 | 富士フイルム株式会社 | 有機半導体デバイス用電極材料、電極パターンの形成方法および有機薄膜トランジスタ |
CN109698277A (zh) * | 2018-12-27 | 2019-04-30 | 宁波石墨烯创新中心有限公司 | 一种有机薄膜晶体管及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005126608A (ja) * | 2003-10-24 | 2005-05-19 | Mitsumura Printing Co Ltd | 精密パターニング用インキ組成物 |
US20080237583A1 (en) * | 2007-03-28 | 2008-10-02 | Seiko Epson Corporation | Method for manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus |
JP2008263038A (ja) * | 2007-04-11 | 2008-10-30 | Canon Inc | パターン形成方法および電子デバイスの製造方法 |
WO2010113931A1 (ja) * | 2009-03-31 | 2010-10-07 | Dic株式会社 | 有機半導体インキ組成物及びこれを用いた有機半導体パターン形成方法 |
US20110250724A1 (en) * | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US20120032172A1 (en) * | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201119110A (en) * | 2009-11-18 | 2011-06-01 | Metal Ind Res & Dev Ct | Fabrication method of organic thin-film transistors |
KR102067122B1 (ko) * | 2012-01-10 | 2020-01-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
-
2014
- 2014-09-05 JP JP2014181412A patent/JP6393936B2/ja active Active
-
2015
- 2015-09-03 US US14/844,365 patent/US20160072086A1/en not_active Abandoned
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005126608A (ja) * | 2003-10-24 | 2005-05-19 | Mitsumura Printing Co Ltd | 精密パターニング用インキ組成物 |
US20080237583A1 (en) * | 2007-03-28 | 2008-10-02 | Seiko Epson Corporation | Method for manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus |
JP2008244362A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器 |
JP2008263038A (ja) * | 2007-04-11 | 2008-10-30 | Canon Inc | パターン形成方法および電子デバイスの製造方法 |
WO2010113931A1 (ja) * | 2009-03-31 | 2010-10-07 | Dic株式会社 | 有機半導体インキ組成物及びこれを用いた有機半導体パターン形成方法 |
US20120100667A1 (en) * | 2009-03-31 | 2012-04-26 | Dic Corporation | Organic semiconductor ink composition and method for forming organic semiconductor pattern using the same |
US20110250724A1 (en) * | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP2011233877A (ja) * | 2010-04-09 | 2011-11-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US20120032172A1 (en) * | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012054544A (ja) * | 2010-08-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019062167A (ja) * | 2017-09-28 | 2019-04-18 | 凸版印刷株式会社 | 薄膜トランジスタ |
JP7172026B2 (ja) | 2017-09-28 | 2022-11-16 | 凸版印刷株式会社 | 薄膜トランジスタ |
WO2020189322A1 (ja) * | 2019-03-15 | 2020-09-24 | 株式会社Screenホールディングス | 有機半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6393936B2 (ja) | 2018-09-26 |
US20160072086A1 (en) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Coffee-ring defined short channels for inkjet-printed metal oxide thin-film transistors | |
JP6393936B2 (ja) | 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 | |
WO2010113931A1 (ja) | 有機半導体インキ組成物及びこれを用いた有機半導体パターン形成方法 | |
CN101595568B (zh) | 薄膜半导体装置的制作方法及薄膜半导体装置 | |
TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
WO2010010791A1 (ja) | 有機トランジスタ及びその製造方法 | |
JP6887806B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US20180175297A1 (en) | Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes | |
JP5066846B2 (ja) | 有機トランジスタおよびその製造方法 | |
JP6393937B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ | |
JP2009246342A (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
Chai et al. | Solution-processed organic field-effect transistors using directed assembled carbon nanotubes and 2, 7-dioctyl [1] benzothieno [3, 2-b][1] benzothiophene (C8-BTBT) | |
CN102870202A (zh) | 有机半导体膜及其制造方法和接触印刷用印模 | |
JP6050400B2 (ja) | 有機電子デバイスを製造する方法および有機電子デバイス | |
JP2018037486A (ja) | 薄膜トランジスタの製造方法 | |
WO2014136436A1 (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP2009239033A (ja) | 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ | |
Lee et al. | Optimized ink-jet printing condition for stable and reproducible performance of organic thin film transistor | |
JP2010219447A (ja) | 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ | |
KR20100021975A (ko) | 핀홀 언더컷 구역을 포함하는 소자 및 공정 | |
JP2012169404A (ja) | 薄膜トランジスタの製造方法 | |
JP5071643B2 (ja) | 電子装置の製造方法 | |
KR101588287B1 (ko) | 나노 물질 패턴의 제조방법 | |
Kim et al. | Design and fabrication of printed electrowetting-on-dielectric device | |
JP6369098B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6393936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |