KR20120020073A - 반도체 장치의 설계 방법 - Google Patents

반도체 장치의 설계 방법 Download PDF

Info

Publication number
KR20120020073A
KR20120020073A KR1020110085093A KR20110085093A KR20120020073A KR 20120020073 A KR20120020073 A KR 20120020073A KR 1020110085093 A KR1020110085093 A KR 1020110085093A KR 20110085093 A KR20110085093 A KR 20110085093A KR 20120020073 A KR20120020073 A KR 20120020073A
Authority
KR
South Korea
Prior art keywords
electrode
film
layer
light emitting
oxide semiconductor
Prior art date
Application number
KR1020110085093A
Other languages
English (en)
Inventor
카오루 하타노
사토시 세오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120020073A publication Critical patent/KR20120020073A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/157—Hole transporting layers between the light-emitting layer and the cathode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3

Abstract

신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공하는 것을 하나의 과제로 한다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공하는 것을 하나의 과제로 한다. 또는, 산화물 반도체를 이용한 반도체 장치의 평가 방법을 제공하는 것을 하나의 과제로 한다.
기판에 산화규소막과 유기막을 적층하여 마련하고, 해당 유기막에 중수를 포함시킨 후, 유기막에 접하여 도전막을 성막한다. 이어서, 산화규소막 내의 중수소의 존재량을 측정함으로써, 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 선정하여 반도체 장치를 설계하면 된다.

Description

반도체 장치의 설계 방법{A method for designing a semiconductor}
본 발명은 산화물 반도체를 이용한 반도체 장치의 설계 방법에 관한 것이다.
또한, 본 명세서 내에서 반도체 장치란 반도체 특성을 이용함으로써 기능하는 반도체소자를 포함하는 장치 전반을 나타내며, 반도체 회로, 전기 광학 장치, 표시 장치 및 전자기기는 모두 반도체 장치이다.
절연 표면을 구비하는 기판 위에 아몰퍼스 실리콘, 다결정 실리콘, 또는 전재한 단결정 실리콘 등의 반도체 재료를 이용하여 트랜지스터를 형성하는 기술이 알려져 있다. 아몰퍼스 실리콘을 이용한 트랜지스터는 전계효과 이동도가 낮기는 하지만, 면적이 큰 유리기판에 형성하는 것이 용이하다. 다결정 실리콘을 이용한 트랜지스터는 비교적 전계효과 이동도가 높기는 하지만, 레이저 어닐 등의 결정화 공정이 필요하고, 면적이 큰 유리기판에 형성하는 것은 반드시 용이하다고는 할 수 없다. 또한, 단결정 실리콘을 이용한 트랜지스터도 면적이 큰 기판에 형성하는 것은 반드시 용이하다고는 할 수 없다.
이에 반해, 반도체 재료로서 산화물 반도체를 이용한 트랜지스터가 주목을 받고 있다. 예를 들어, 반도체 재료로서 산화 아연이나, In-Ga-Zn-O계 산화물 반도체를 이용하여 트랜지스터를 제작하고, 화상 표시 장치의 스위칭 소자 등에 이용하는 기술이 특허 문헌 1 및 특허 문헌 2에 개시되어 있다.
산화물 반도체를 채널 형성 영역(채널 영역이라고도 함)에 이용하는 트랜지스터는 아몰퍼스 실리콘을 이용한 트랜지스터보다 높은 전계효과 이동도가 얻어진다. 또한, 산화물 반도체막은 스퍼터링법 등에 의해 면적이 큰 유리기판에 형성하는 것이 용이하며, 또한, 300℃ 이하의 온도에서 막 형성이 가능하므로, 다결정 실리콘을 이용한 트랜지스터보다 제조 공정이 간단하다.
상기 산화물 반도체를 이용한 트랜지스터는, 예를 들어, 표시 장치의 화소부에 마련하는 스위칭 소자나 구동회로부를 구성하는 트랜지스터에 적용할 수 있다. 또한, 표시 장치의 구동회로는, 예를 들어, 시프트 레지스터 회로, 버퍼회로 등에 의해 구성되며, 또한, 시프트 레지스터 회로 및 버퍼회로는 논리회로에 의해 구성된다. 따라서, 구동회로를 구성하는 논리회로에 산화물 반도체를 이용한 트랜지스터를 적용함으로써, 아몰퍼스 실리콘을 이용한 트랜지스터를 적용하는 경우에 비해, 구동회로를 고속으로 구동할 수 있다.
또한, 상기 논리회로는 모두 동일한 도전형인 트랜지스터에 의해 구성할 수 있다. 모두 동일한 도전형의 트랜지스터를 이용하여 논리회로를 제작함으로써 공정을 간략화할 수 있다.
이와 같은 산화물 반도체를 이용한 트랜지스터가 형성된 유리기판이나 플라스틱 기판을 이용하여, 액정 디스플레이, 일렉트로루미네센스 디스플레이(EL 디스플레이라고도 함) 또는 전자 페이퍼 등의 표시 장치를 제공하는 검토가 이루어지고 있다.
일본국 특개 2007-123861호 공보 일본국 특개 2007-96055호 공보
그런데, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형(노멀리 오프형이라고도 함) 트랜지스터가 사용에 따라 디프레션형(노멀리 온형이라고도 함)으로 변화한다는 문제가 있다. 특히, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 중첩하는 제 2 전극 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치에 있어서, 해당 산화물 반도체를 이용한 트랜지스터가 경시적으로 디프레션형으로 변화하고, 해당 반도체 장치의 신뢰성이 저하되는 문제가 있다.
본 발명은 이러한 기술적 배경하에서 이루어진 것이다. 따라서, 그 목적은 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공하는 것을 하나의 과제로 한다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공하는 것을 하나의 과제로 한다. 또는, 산화물 반도체를 이용한 반도체 장치에 이용하는 도전막의 평가 방법을 제공하는 것을 하나의 과제로 한다.
상기 목적을 달성하기 위해서, 산화물 반도체를 이용한 반도체 장치에 포함되는 수소원자를 포함하는 불순물과, 해당 불순물을 환원하여 수소이온 또는 수소분자를 발생하는 활성인 물질에 주목했다.
구체적으로는, 산화물 반도체 위에 형성되는 도전막에 주목했다.
산화물 반도체를 이용한 반도체 장치에 수소원자를 포함하는 불순물은 잔존 및/또는 계외로부터 침입한다. 특히, 반도체 장치로부터 수분을 완전히 제거하는 것 및/또는 대기로부터의 수분의 침입을 완전하게 막는 것은 곤란하다. 따라서, 반도체소자 또는 반도체 장치 내에 수분을 환원하는 활성인 금속이 존재하고 있으면, 잔존 및/또는 계외로부터 침입하는 수분과 반응하여 수소이온 또는 수소분자가 발생하고, 발생한 수소이온 또는 수소분자가 반도체소자 또는 반도체 장치 내에 확산하게 된다. 확산에 의해 산화물 반도체에 도달한 수소이온 또는 수소분자가 산화물 반도체의 캐리어 농도를 높이기 때문에, 산화물 반도체를 이용한 트랜지스터의 특성이 변동하게 한다고 생각했다.
상술의 과제를 해결하기 위해서는, 수소를 포함하는 불순물, 구체적으로는 물 등과 반응하여 수소이온 또는 수소분자를 발생하기 어려운 불활성인 도전재료를 이용하여, 산화물 반도체를 갖는 반도체 장치를 설계하면 된다. 구체적으로는, 기판에 산화규소막과 유기막을 적층하여 마련하고, 해당 유기막에 중수를 포함시킨 후, 유기막에 접하여 도전막을 성막한다. 이어서, 산화규소막 내의 중수소의 존재량을 측정함으로써, 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 선정하여 반도체 장치를 설계하면 된다.
즉, 본 발명의 일 양태는, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 상기 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치의 설계 방법에 있어서, 기판의 한쪽 면에 산화규소막을 형성하고, 상기 산화규소막을 덮어 유기막을 형성하고, 상기 유기막에 중수를 도포하고, 상기 유기막에 접하여 도전막을 성막하고, 상기 산화규소막 내의 중수소 원자의 농도를 측정하고, 상기 중수소 원자가 1×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정하고, 선정한 상기 도전재료를 상기 제 2 전극에 적용하는 반도체 장치의 설계 방법이다.
상기 본 발명의 일 양태에 따르면, 천연으로 분포하는 농도보다 높은 농도의 중수소 원자를 포함하는 중수를 이용하므로, 물의 환원에 대한 도전막의 활성을 평가할 수 있다. 이로써, 물과 반응하여 수소이온 또는 수소분자를 발생하기 어려운 불활성인 도전재료를 선정할 수 있고, 산화물 반도체의 캐리어 농도를 높이는 수소이온 또는 수소분자의 발생이 억제된 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공할 수 있다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공할 수 있다. 또는, 산화물 반도체를 이용한 반도체 장치에 이용하는 도전막의 평가 방법을 제공할 수 있다.
또한, 본 발명의 일 양태는, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 상기 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치의 설계 방법에 있어서, 기판의 절연 표면에, 채널 형성 영역에 설계용 산화물 반도체를 이용한 인핸스먼트형의 설계용 트랜지스터를 형성하고, 상기 설계용 트랜지스터를 덮는 설계용 산화물 절연층을 형성하고, 상기 설계용 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속하는 설계용 제 1 전극을 형성하고, 상기 설계용 제 1 전극에 중수를 도포하고, 상기 설계용 제 1 전극에 접하여 도전막을 성막하고, 상기 설계용 산화물 반도체 내의 중수소 원자의 농도를 측정하고, 상기 중수소 원자가 5×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정하고, 선정한 상기 도전재료를 상기 제 2 전극에 적용하는 반도체 장치의 설계 방법이다.
상기 본 발명의 일 양태에 따르면, 천연으로 분포하는 농도보다 높은 농도의 중수소 원자를 포함하는 중수를 이용하므로, 물의 환원에 대한 도전막의 활성을 평가할 수 있다. 이로써, 물과 반응하여 수소이온 또는 수소분자를 실질적으로 발생하기 어려운 불활성인 도전재료를 선정할 수 있고, 산화물 반도체의 캐리어 농도를 높이는 수소이온 또는 수소분자의 발생이 억제된 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공할 수 있다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공할 수 있다. 또는, 산화물 반도체를 이용한 반도체 장치에 이용하는 도전막의 평가 방법을 제공할 수 있다.
또한, 본 명세서 내에서, 게이트 전극에 인가되는 게이트 전압이 0V 및 소스 드레인 간에 인가되는 전압이 적어도 1V인 경우에, 드레인 전류가 흐르지 않는다고 간주할 수 있는 트랜지스터를 노멀리 오프 트랜지스터라고 정의한다. 또한, 게이트 전극에 인가되는 게이트 전압이 0V 및 소스 드레인 간에 인가되는 전압이 적어도 1V인 경우에, 드레인 전류가 흐르고 있다고 간주할 수 있는 트랜지스터를 노멀리 온이라고 정의한다.
또는, 본 명세서 내에서, n채널형 트랜지스터에 있어서, 문턱값 전압의 값이 양인 트랜지스터를 노멀리 오프 트랜지스터라고 정의하고, 문턱값 전압의 값이 음인 트랜지스터를 노멀리 온 트랜지스터라고 정의한다. 또한, p채널형 트랜지스터에 있어서, 문턱값 전압의 값이 음인 트랜지스터를 노멀리 오프 트랜지스터라고 정의하고, 문턱값 전압의 값이 양인 트랜지스터를 노멀리 온 트랜지스터라고 정의한다.
보다 구체적으로는, 본 명세서 내에서, n채널형 트랜지스터에 있어서 드레인 전류-게이트 전압 특성을 측정하고, 드레인 전류가 1×10－12A인 때의 게이트 전압이 양인 트랜지스터를 노멀리 오프 트랜지스터라고 정의한다. 또한, n채널형 트랜지스터에 있어서, 드레인 전류-게이트 전압 특성을 측정하고, 드레인 전류가 1×10－12A인 때의 게이트 전압이 음인 트랜지스터를 노멀리 온 트랜지스터라고 정의한다.
또한, 본 명세서에서, EL층이란 발광소자의 한 쌍의 전극 사이에 마련된 층을 나타내는 것으로 한다. 따라서, 한 쌍의 전극 사이에 개재된 발광물질을 포함하는 발광층은 EL층의 일 양태이다.
또한, 본 명세서에서, 물질 A를 다른 물질 B로 이루어지는 매트릭스 내에 분산하는 경우, 매트릭스를 구성하는 물질 B를 호스트 재료라고 칭하며, 매트릭스 내에 분산되는 물질 A를 게스트 재료라고 칭하기로 한다. 또한, 물질 A 및 물질 B는 각각 단일의 물질일 수도 있고, 2종류 이상의 물질의 혼합물일 수도 있는 것으로 한다.
또한, 본 명세서 내에서, 발광 장치란 화상 표시 디바이스, 발광 디바이스, 또는 광원(조명장치를 포함함)을 나타낸다. 또한, 발광 장치에 커넥터, 예를 들어, FPC(Flexible printed circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 설치된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 마련된 모듈, 또는 발광소자가 형성된 기판에 COG(Chip On Glass) 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 발광 장치에 포함하는 것으로 한다.
본 발명에 따르면, 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공할 수 있다. 또한, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공할 수 있다. 또는, 산화물 반도체를 이용한 반도체 장치에 이용하는 도전막의 평가 방법을 제공할 수 있다.
도 1(A) 내지 도 1(E)는 실시형태에 따른 반도체 장치의 설계 방법을 설명하는 도이다.
도 2(A) 내지 도 2(E)는 실시형태에 따른 트랜지스터의 제작 공정을 설명하는 도이다.
도 3(A) 내지 도 3(D)는 실시형태에 따른 반도체 장치의 설계 방법을 설명하는 도이다.
도 4는 실시형태에 따른 반도체 장치에 적용하는 발광소자의 구성을 설명하는 도이다.
도 5는 실시형태에 따른 화소의 구성을 설명하는 등가회로도이다.
도 6(A) 내지 도 6(C)는 실시형태에 따른 화소의 구성을 설명하는 단면도이다.
도 7(A) 내지 도 7(B)는 실시형태에 따른 표시 장치의 구성을 설명하는 도이다.
도 8(A) 내지 도 8(D)는 실시예에 따른 반도체 장치의 설계 방법을 설명하는 도이다.
도 9는 실시예에 따른 산화규소막 내의 수소 농도의 2차 이온 질량 분석의 결과를 설명하는 도이다.
도 10은 실시예에 따른 발광소자의 구성을 설명하는 도이다.
도 11(A) 내지 도 11(B)는 실시예에 따른 반도체 장치의 표시 상태를 설명하는 도이다.
실시형태에 대해서 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위를 벗어나지 않는 범위에서 그 형태 및 세부 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해될 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 서로 다른 도면 간에 공통적으로 이용하고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 실시형태에서는 기판에 산화규소막과 유기막을 적층하여 마련하고, 해당 유기막에 중수를 도포한 후, 유기막에 접하여 도전막을 성막하고, 이어서, 산화규소막 내의 중수소의 존재량을 측정함으로써, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 선정한다. 이어서, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치의 제 2 전극에, 상술의 방법으로 선정한 도전재료로 이루어지는 도전막을 적용하는 반도체 장치의 설계 방법에 대해서, 도 1(A) 내지 도 1(E)를 참조하여 설명한다.
본 실시형태에서 예시하는 반도체 장치의 설계 방법에 대해서, 도 1(A) 내지 도 1(E)에 나타낸다. 본 발명의 일 양태의 반도체 장치의 설계 방법은, 기판(405)의 한쪽 면에 산화규소막(416)을 형성하는 제 1 스텝, 상기 산화규소막(416)을 덮는 유기막(417)을 형성하는 제 2 스텝, 상기 유기막(417)에 중수를 도포하는 제 3 스텝, 상기 유기막(417)에 접하여 도전막(402)을 성막하는 제 4 스텝, 상기 산화규소막(416) 내의 중수소 원자의 농도를 측정하는 제 5 스텝, 상기 중수소 원자가 1×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정하는 제 6 스텝을 갖는다. 또한, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터(1410)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극(1401)과, 상기 제 1 전극(1401)에 중첩하는 제 2 전극(1402)의 사이에 발광물질을 포함하는 유기층(1403)을 구비하는 반도체 장치의 상기 제 2 전극(1402)에, 제 6 스텝에서 선정한 도전재료로 이루어지는 도전막을 적용하는 제 7 스텝을 구비하는 반도체 장치의 설계 방법이다. 각각의 스텝에 대해서, 이하에 설명한다.
<제 1 스텝: 산화규소막의 형성>
산화규소막(416)을 기판(405) 위에 성막한다. 기판(405)은 수증기 및 수소 가스에 대한 가스 배리어성을 구비하면 되고, 후공정에서 가열 처리를 수행하는 경우는, 적어도 그 온도에 견딜수 있는 내열성을 가지고 있을 필요가 있다. 예를 들어, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리기판, 석영 기판, 사파이어 기판, 세라믹 기판 등을 이용할 수 있다. 또한, 스테인리스를 포함하는 금속 기판 또는 반도체 기판의 표면에 절연막을 형성한 것을 이용해도 좋다. 플라스틱 등의 가요성을 갖는 합성수지로 이루어지는 기판은 일반적으로 상기 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 제작 공정에 있어서의 처리 온도에 견딜 수 있는 것이라면 이용이 가능하다. 또한, 기판(405)의 표면을 CMP법 등의 연마에 의해 평탄화해 두어도 좋다. 또한, 기판(405) 위에 반도체소자, 또는 반도체 회로가 형성되어 있어도 좋고, 해당 반도체소자 또는 반도체 회로 위에 산화규소막을 성막해도 좋다.
또한, 기판(405)에 가스 배리어성을 부여하는 방법으로서, 기판(405)과 산화규소막(416) 사이에 배리어층을 마련해도 좋다. 해당 배리어층은 불순물 원소가 기판(405)으로부터 산화규소막(416)으로 확산하는 현상을 방지할 수 있다. 배리어층으로서는, 예를 들어, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 질화 실리콘막 등에서 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
본 실시형태에서는 절연 표면을 갖는 기판(405)으로서 유리기판을 이용한다.
본 실시형태에서는 산화규소막(416)으로서 막 두께 200nm의 산화규소막을 스퍼터링법을 이용하여 성막한다. 성막 시의 기판 온도는 실온 이상 300℃ 이하로 하면 되고, 본 실시형태에서는 100℃로 한다. 산화규소막의 스퍼터법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 수행할 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수 있다. 예를 들어, 실리콘 타겟을 이용하여, 산소를 포함하는 분위기하에서 스퍼터법에 의해 산화규소막을 형성할 수 있다.
<제 2 스텝: 유기막의 형성>
이어서, 유기막(417)을 산화규소막(416) 위에 형성한다(도 1(A) 참조). 유기막(417)으로서는 아크릴, 폴리이미드, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료를 이용할 수 있다. 또한, 상기 유기 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인유리), BPSG(붕소인유리) 등을 이용할 수 있다. 실록산계 수지는 치환기로서는 유기기(예를 들어, 알킬기나 아릴기)나 플루오로기를 이용해도 좋다. 또한, 유기기는 플루오로기를 가지고 있어도 좋다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 유기막(417)을 형성해도 좋다.
또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다.
유기막(417)의 형성법은 특별히 한정되지 않으며, 그 재료에 따라, 스퍼터법, SOG법, 스핀코트, 딥, 스프레이법, 액적 토출법(잉크젯법), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 이용할 수 있다.
<제 3 스텝: 중수의 도포>
이어서, 중수를 유기막(417) 위에 도포한다. 일정 시간(예를 들어, 10분) 실온하에서 유지한 후, 중수를 제거한다. 중수를 제거하는 방법으로는, 예를 들어, 건조 공기를 내뿜어도 좋다. 또한, 도포한 중수의 일부는 유기막(417)의 표면에 흡착한다. 도 1(B)에는 유기막(417)의 표면에 중수의 분자가 흡착한 상태를 모식적으로 나타내고 있다.
중수를 도포하는 범위는 적어도 후 스텝에서 도전막을 성막하는 범위로 한다. 중수의 도포법은 특별히 한정되지 않으며, 스핀 코트, 딥, 스프레이법, 액적 토출법(잉크젯법), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 어플리케이터 등을 이용할 수 있다.
또한, 유기막(417)을 형성한 기판(405)에 흡착한 수분을 제거하는 스텝을 중수를 도포하기 전에 마련하는 방법이 바람직하다. 유기막(417)을 구비하는 기판(405)에 중수 이외의 수분이 다량으로 흡착해 있으면, 중수로부터 중수소 이온 또는 중수소 분자가 생성되는 반응을 보다 높은 감도로 검지하는 것이 곤란해지기 때문이다. 기판(405)에 흡착한 수분을 제거하는 방법으로는, 예를 들어, 10－4 Pa 이하의 진공중에서, 30분간 150℃로 가열하면 된다.
<제 4 스텝: 도전막의 성막>
이어서, 도전막(402)을 중수가 흡착된 유기막(417)의 표면에 성막한다(도 1(C) 참조). 또한, 도 1(C)에는 활성인 금속을 포함하는 도전막(402)이 유기막(417)의 표면에 흡착한 중수를 환원하고, 발생한 중수소 이온 또는 중수소 분자가 산화규소막(416) 내에 확산하는 상태를 모식적으로 나타내고 있다.
도전막(402)은 금속막이나 도전성 산화물막 등에서 선택하여 이용한다. 예를 들어, 이온화 경향이 수소보다 작은 금속이나, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄.), 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물 등의 도전성 재료를 그 예로 들 수 있다.
도전막(402)의 형성법은 특별히 한정되지 않으며, 그 재료에 따라, 저항 가열 증착법, 스퍼터법, 전자빔 증착법, 이온 플레이팅 등을 이용할 수 있다.
또한, 도전막(402)을 성막하지 않고 제 3 스텝까지의 공정을 실시한 시료를 비교 시료로서 준비해도 좋다. 도전막(402)을 성막한 시료의 산화규소막(416)에 포함되는 중수소 원자의 농도와, 도전막(402)을 성막하지 않은 비교 시료의 산화규소막(416)에 포함되는 중수소 원자의 농도를 비교하여, 수소이온 또는 수소분자를 발생하기 어려운 불활성인 도전재료를 선정할 수도 있다.
<제 5 스텝: 중수소 원자의 농도 측정>
이어서, 2차 이온 질량 분석(Secondary Ion Mass Spectrometry: SIMS)에 의해 중수소 원자를 검출하여, 산화규소막(416)에 포함되는 농도를 측정한다. 또한, SIMS 측정의 방향에 대해서는 특별히 한정되지 않으며, 도전막(402)으로부터 기판(405)을 향하는 방향으로 측정해도 좋고, 기판(405)의 도전막(402)을 형성하고 있지 않은 측에서부터 2차 이온 질량 분석을 하는 방법(Substrate Side Depth Profile Secondary Ion Mass Spectrometry: SSDP-SIMS)이어도 좋다.
또한, 도 1(D)의 기판(405)의 한쪽 면이 오목한 상태로 변형되어 있는 것은, SSDP-SIMS에 의해 절삭된 상태를 나타내고 있다.
＜제 6 스텝: 도전재료의 선정＞
이어서, 상술의 2차 이온 질량 분석의 결과, 산화규소막(416)의 막 두께 방향의 중앙에 포함되는 중수소 원자가 1×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정한다. 또는, 도전막(402)을 성막한 시료의 산화규소막(416)에 포함되는 중수소 원자의 농도가, 도전막(402)을 성막하지 않은 비교 시료의 산화규소막(416)에 포함되는 중수소 원자와 실질적으로 동일해지는 도전재료를 선정하면 된다.
<제 7 스텝: 선정한 도전막의 제 2 전극에의 적용>
이어서, 기판(1405)의 절연 표면위에, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터(1410)를 구비하고, 해당 트랜지스터(1410)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극(1401) 위에, 발광물질을 포함하는 유기층(1403)을 형성하고, 발광물질을 포함하는 유기층(1403)에 접하여 제 2 전극(1402)을 성막한다. 여기서, 제 2 전극으로서는, 상술의 중수와 반응하여 수소이온 또는 수소분자를 발생하기 어려운 불활성인 도전재료를 적용한다(도 1(E) 참조).
또한, 제 1 전극(1401)을 형성한 기판(1405)에 흡착한 수분을 제거하는 스텝을 제 1 전극(1401) 위에 발광물질을 포함하는 유기층(1403)을 형성하기 전에 마련하는 방법이 바람직하다. 제 1 전극(1401)을 구비하는 기판(1405)에 수분이 다량으로 흡착해 있으면, 제 1 전극과 제 2 전극 사이에 발광물질을 포함하는 유기층을 구비한 발광소자의 신뢰성이 저하되며, 반도체 장치 전체의 신뢰성이 저하되기 때문이다. 또한, 불활성인 도전막을 제 2 전극에 이용하는 경우라 하더라도, 장기간의 사용으로 인해 미량의 수소이온 또는 수소분자가 발생할 가능성을 최대한 줄이기 위해서, 기판에 흡착한 수분을 제거하는 스텝을 마련하는 방법이 바람직하다. 기판에 흡착한 수분을 제거하는 방법으로는 예를 들어, 10－4 Pa 이하의 진공중에서, 30분간 150℃로 가열하면 된다.
중수는 산화규소막(416)에 실질적으로 침투하지 않으므로, 제 3 스텝에서 도포한 중수는 유기막(417)의 표면에 흡착 및 유기막(417)의 내부에 확산해 머문다. 이어서, 활성인 금속을 포함하는 도전막(402)이 유기막(417) 위에 성막되면, 유기막(417)의 표면에 흡착한 중수 및 유기막(417)의 내부로부터 확산하는 중수가 도전막(402)에 의해 환원되고, 중수소 이온 또는 중수소 분자가 발생한다. 중수소 이온 또는 중수소 분자는 유기막(417) 내로 확산되고, 산화규소막(416)의 내부에 도달할 수 있다.
따라서, 천연으로 분포하는 농도보다 높은 농도의 중수소 원자를 포함하는 중수를 이용하는 본 실시형태에 따르면, 산화규소막(416)에 있어서 1×1017atoms/㎤를 넘는 농도의 중수소가 관측되는 경우, 도전막(402)이 유기막(417)에 흡착한 중수를 분해하는 것, 즉 물의 환원 반응에 있어서 활성인 것을 평가할 수 있다. 이 방법에 의해, 물과 반응하여 수소이온 또는 수소분자를 실질적으로 발생하기 어려운 불활성인 도전재료를 선정할 수 있고, 산화물 반도체의 캐리어 농도를 높이는 수소이온 또는 수소분자의 발생이 억제된 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공할 수 있다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시 형태 2)
본 실시형태에서는, 산화물 반도체를 이용한 역 스태거형 트랜지스터의 구성, 그 제작 방법 및 반도체 장치의 설계 방법의 일 예에 대해서, 도 2(A) 내지 도 2(E) 및 도 3(A) 내지 도 3(D)를 이용하여 설명한다. 구체적으로는, 기판의 절연 표면에 채널 형성 영역에 설계용 산화물 반도체를 이용한 인핸스먼트형의 설계용 트랜지스터를 형성하고, 해당 트랜지스터를 덮는 설계용 산화물 절연층을 형성하고, 설계용 산화물 절연층을 덮는 설계용 유기막을 형성하고, 설계용 유기막 위에 해당 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 설계용 제 1 전극을 형성하고, 설계용 제 1 전극에 중수를 도포하고, 설계용 제 1 전극에 접하여 도전막을 성막하고, 설계용 산화물 반도체 내의 중수소 원자의 농도를 측정하고, 중수소 원자가 5×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정한다. 이어서, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치의 제 2 전극에, 상술의 방법으로 선정한 도전재료로 이루어지는 도전막을 적용하는 반도체 장치의 설계 방법에 대해서 설명한다.
또한, 실시 형태 1에서 설명한 반도체 장치의 설계 방법에 본 실시형태에서 설명하는 트랜지스터를 적용할 수 있다.
<제 1 스텝: 트랜지스터의 형성>
도 2(A) 내지 도 2(E)에 산화물 반도체를 채널 형성 영역에 이용한 트랜지스터의 단면 구조의 일 예를 나타낸다. 도 2(A) 내지 도 2(E)에 나타내는 트랜지스터는 바텀 게이트 구조의 역 스태거형 트랜지스터이다. 또한, 본 실시형태에서 설명하는 반도체 장치의 설계 방법에 있어서, 해당 트랜지스터는 설계용 트랜지스터로서 이용할 수 있다. 또한, 해당 트랜지스터는 그 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치에 이용할 수도 있다. 또한, 본 명세서에서는 편의상 설계용 트랜지스터, 설계용 산화물 반도체, 설계용 산화물 절연층, 설계용 유기막 내지 설계용 제 1 전극을 이용하고 있으나, 설계용인지 아닌지는 그 구성의 특성을 전혀 규정하지 않는다.
본 실시형태의 반도체층에 이용하는 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하고, 산화물 반도체의 주성분 이외의 불순물이 가능한 한 포함되지 않도록 고순도화함으로써 I형(진성)의 산화물 반도체 또는 I형(진성)에 최대한 가까운 산화물 반도체로 한 것이다.
또한, 고순도화된 산화물 반도체 내에서는 캐리어가 매우 적고, 캐리어 농도는 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직게는 1×1011/㎤ 미만이 된다. 또한, 이와 같이 캐리어가 적기 때문에, 오프 상태에 있어서의 전류(오프 전류)는 충분히 작아진다.
구체적으로는, 상술의 산화물 반도체층을 구비하는 트랜지스터에서는, 오프 상태에서의 소스와 드레인 간의 채널폭 1㎛ 당 누설 전류 밀도(오프 전류 밀도)는 소스와 드레인 간의 전압이 3.5V, 사용 시의 온도 조건하(예를 들어, 25℃)에서, 100zA/㎛(1×10－19A/㎛) 이하, 또는 10zA/㎛(1×10－20A/㎛) 이하, 나아가 1zA/㎛(1×10－21A/㎛) 이하로 할 수 있다.
또한, 고순도화된 산화물 반도체층을 구비하는 트랜지스터는 온 전류의 온도 의존성을 거의 볼 수 없고, 고온 상태에서도 오프 전류는 매우 작은 채 그대로이다.
이하, 도 2(A) 내지 도 2(E)를 이용하여, 기판(505) 위에 산화물 반도체를 채널 형성 영역에 이용한 트랜지스터를 제작하는 공정을 설명한다.
<1-1. 절연 표면을 갖는 기판>
우선, 절연 표면을 갖는 기판(505) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극층(511)을 형성한다. 또한, 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조 비용을 저감할 수 있다.
기판(505)은 절연 표면과 수증기 및 수소 가스에 대한 가스 배리어성을 가지면 되고, 큰 제한은 없으나, 후공정에서 가열 처리를 수행하는 경우는, 적어도 그 온도에 견딜수 있는 내열성을 가지고 있을 필요가 있다. 예를 들어, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리기판, 석영 기판, 사파이어 기판, 세라믹 기판 등을 이용할 수 있다. 또한, 스테인리스를 포함하는 금속 기판 또는 반도체 기판의 표면에 절연막을 형성한 것을 이용해도 좋다. 플라스틱 등의 가요성을 갖는 합성수지로 이루어지는 기판은 일반적으로 상기 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 제작 공정에 있어서의 처리 온도에 견딜수 있는 것이라면 이용이 가능하다. 또한, 기판(505)의 표면을 CMP법 등의 연마에 의해 평탄화해 두어도 좋다.
본 실시형태에서는 절연 표면을 갖는 기판(505)으로서 유리기판을 이용한다.
또한, 베이스가 되는 절연층을 기판(505)과 게이트 전극층(511)과의 사이에 마련해도 좋다. 해당 절연층에는 기판(505)으로부터의 불순물 원소의 확산을 방지하는 기능이 있으며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 질화 실리콘막 등에서 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
<1-2. 게이트 전극층>
또한, 게이트 전극층(511)의 재료는 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여, 단층으로 또는 적층하여 형성할 수 있다. 또한, 후공정에서 수행되는 가열 처리의 온도에 견딜 수 있다면, 상기 금속재료로서 알루미늄, 구리를 이용할 수도 있다. 알루미늄 또는 구리는 내열성이나 부식성의 문제를 회피하기 위해 고융점 금속재료와 조합하여 이용하는 것이 좋다. 고융점 금속재료로서는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 이용할 수 있다.
<1-3. 게이트 절연층>
이어서, 게이트 전극층(511) 위에 게이트 절연층(507)을 형성한다. 게이트 절연층(507)은 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 형성할 수 있다. 또한, 게이트 절연층(507)은 산화 실리콘막, 질화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막, 산화 질화 알루미늄막, 질화 산화 알루미늄막, 산화 하프늄막, 산화 탄탈막 또는 산화 갈륨막 등에서 선택된 하나 또는 복수의 막에 의해 단층으로 또는 적층하여 형성할 수 있다.
본 실시형태의 산화물 반도체는 불순물이 제거되고, I형화 또는 실질적으로 I형화된 산화물 반도체(고순도화된 산화물 반도체)를 이용한다. 이들 고순도화된 산화물 반도체는 계면준위, 계면전하에 대해 매우 민감하기 때문에, 산화물 반도체층과 게이트 절연층과의 계면은 중요하다. 그렇기 때문에 고순도화된 산화물 반도체에 접하는 게이트 절연층은 고품질화가 요구된다.
예를 들어, 마이크로파(예를 들어, 주파수 2.45㎓)를 이용한 고밀도 플라즈마 CVD는 치밀하며 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 밀접함으로써, 계면준위를 저감하여 계면특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있는 것이라면, 스퍼터링법이나 플라즈마 CVD법 등 그 외의 성막 방법을 적용할 수 있다. 또한, 성막 후의 열처리에 의해 게이트 절연층의 막질, 산화물 반도체와의 계면특성이 개질되는 절연층이어도 좋다. 어떤 경우든, 게이트 절연층으로서의 막질이 양호함은 물론, 산화물 반도체와의 계면준위 밀도를 저감하고, 양호한 계면을 형성할 수 있는 것이면 된다.
또한, 게이트 절연층(507)은 후에 형성되는 산화물 반도체층과 접한다. 산화물 반도체는 수소가 함유되면 특성에 악영향을 미치기 때문에, 게이트 절연층(507)은 수소, 수산기 및 수분이 포함되지 않는 것이 바람직하다. 게이트 절연층(507), 산화물 반도체막(530)에 수소, 수산기 및 수분이 가능한 한 포함되지 않도록 하기 위해서, 산화물 반도체막(530)의 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(511)이 형성된 기판(505), 또는 게이트 절연층(507)까지 형성된 기판(505)을 예비 가열하고, 기판(505)에 흡착한 수소, 수분 등의 불순물을 제거하고 배기하는 것이 바람직하다. 또한, 예비 가열의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한, 예비 가열실에 마련하는 배기 수단은 크라이오 펌프가 바람직하다. 또한, 이 예비 가열 처리는 생략할 수도 있다. 또한, 이 예비 가열은 절연층(516)의 성막 전에, 소스 전극층(515a) 및 드레인 전극층(515b)까지 형성한 기판(505)에도 동일하게 수행해도 좋다.
<1-4. 산화물 반도체층>
이어서, 게이트 절연층(507) 위에 막 두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 산화물 반도체막(530)을 형성한다(도 2(A) 참조.).
산화물 반도체막은 산화물 반도체를 타겟으로 이용하고, 스퍼터법에 의해 성막한다. 또한, 산화물 반도체막은 희가스(예를 들어, 아르곤) 분위기하, 산소 분위기하, 또는 희가스(예를 들어, 아르곤) 및 산소 혼합 분위기하에서 스퍼터법에 의해 형성할 수 있다.
또한, 산화물 반도체막(530)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역 스퍼터를 수행하고, 게이트 절연층(507)의 표면에 부착해 있는 분상 물질(파티클, 더스트라고도 함)을 제거하는 것이 바람직하다. 역 스퍼터란, 아르곤 분위기하에서 기판에 RF 전원을 이용해 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기에 대신하여 질소, 헬륨, 산소 등을 이용해도 좋다.
산화물 반도체막(530)에 이용하는 산화물 반도체로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-Ga-O계 산화물 반도체나, In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 이용할 수 있다. 또한, 상기 산화물 반도체층에 산화규소를 포함시켜도 좋다. 산화물 반도체층에 결정화를 저해하는 산화규소(SiOX(X>0))를 포함시킴으로써, 제조 프로세스 중에서 산화물 반도체층의 형성 후에 가열 처리한 경우에, 결정화되어 버리는 것을 억제할 수 있다. 또한, 산화물 반도체층은 비정질인 상태인 것이 바람직하며, 일부 결정화되어 있어도 좋다. 여기서, 예를 들어, In-Ga-Zn-O계 산화물 반도체란 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물막이라는 의미이며, 그 조성비는 특별히 한정되지 않는다. 또한, In, Ga, Zn 이외의 원소를 포함해도 좋다.
또한, 산화물 반도체막(530)에는 화학식 InMO3(ZnO)m(m>0)으로 표기되는 박막을 이용할 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
산화물 반도체는, 바람직하게는 In을 함유하는 산화물 반도체, 더 바람직하게는 In 및 Ga을 함유하는 산화물 반도체이다. 산화물 반도체층을 I형(진성)으로 하기 때문에, 탈수화 또는 탈수소화는 유효하다. 본 실시형태에서는 산화물 반도체막(530)으로서 In-Ga-Zn-O계 산화물 타겟을 이용하여 스퍼터링법에 의해 성막한다. 이 단계에서의 단면도가 도 2(A)에 상당한다.
산화물 반도체막(530)을 스퍼터링법으로 제작하기 위한 타겟으로는, 예를 들어, 조성비로서 In2O3:Ga2O3:ZnO=1:1:1[mol수 비]의 산화물 타겟을 이용하여, In-Ga-Zn-O막을 성막한다. 또한, 이 타겟의 재료 및 조성에 한정되지 않으며, 예를 들어, In2O3:Ga2O3:ZnO=1:1:2[mol수 비], 또는 In2O3:Ga2O3:ZnO=1:1:4[mol수 비]의 조성비를 갖는 산화물 타겟을 이용해도 좋다.
또한, 산화물 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타겟을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막이 될 수 있다.
산화물 반도체막(530)을 성막할 때에 이용하는 스퍼터 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 성막실 내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 성막함으로써, 성막한 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 성막실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터 가스를 도입하고, 상기 타겟을 이용하여 기판(505) 위에 산화물 반도체막(530)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프, 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드트랩을 부가한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은 예를 들어, 수소원자, 물(H2O) 등 수소원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물) 등이 배기되므로, 해당 성막실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
스퍼터링법을 수행하는 분위기는 희가스(대표적으로는 아르곤), 산소, 또는 희가스와 산소의 혼합 분위기로 하면 된다.
성막 조건의 일 예로서는, 기판과 타겟 사이의 거리를 100㎜, 압력 0.6 Pa, 직류(DC) 전원 0.5㎾, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한, 펄스 직류 전원을 이용하면, 성막 시에 발생하는 분상 물질(파티클, 더스트라고도 함)을 경감할 수 있고, 막 두께 분포도 균일하게 되므로 바람직하다.
또한, 산화물 반도체층 내에 포함되는 Li, Na 등의 알칼리금속, 및 Ca 등의 알칼리토류금속 등의 불순물은 저감되어 있는 것이 바람직하다. 구체적으로는, SIMS에 의해 검출되는 Li가 5×1015㎝－3 이하, 바람직하게는 1×1015㎝－3 이하, K는 5×1015㎝－3 이하, 바람직하게는 1×1015cm－3 이하인 것이 바람직하다.
알칼리금속 및 알칼리토류금속은 산화물 반도체에 있어서는 악성 불순물이며, 적은 편이 좋다. 특히 알칼리금속 중, Na는 산화물 반도체에 접하는 절연막이 산화물이었을 경우, 그 내부로 확산되어 Na＋가 된다. 또한, 산화물 반도체 내에 있어서, 금속과 산소의 결합을 분단시키거나, 또는 결합 속으로 진입한다. 그 결과, 트랜지스터 특성의 열화(예를 들어, 노멀리 온화(문턱값의 음으로의 시프트), 이동도의 저하 등)를 초래한다. 또한, 특성의 편차의 원인이 되기도 한다. 이러한 문제는, 특히 산화물 반도체 내의 수소의 농도가 충분히 낮은 경우에 두드러진다. 따라서, 산화물 반도체 내의 수소의 농도가 5×1019㎝－3 이하, 특히 5×1018㎝－3 이하인 경우에는, 알칼리금속의 농도를 상기의 값으로 하는 것이 강하게 요구된다.
이어서, 산화물 반도체막(530)을 제 2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체층으로 가공한다. 또한, 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
또한, 게이트 절연층(507)에 콘택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(530)의 가공 시에 동시에 수행할 수 있다.
또한, 여기서의 산화물 반도체막(530)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다. 예를 들어, 산화물 반도체막(530)의 웨트 에칭에 이용하는 에칭액으로는 인산, 초산, 질산을 혼합한 용액 등을 이용할 수 있다. 또한, ITO07N(KANTO CHEMICAL사 제품)을 이용해도 좋다.
또한, 드라이 에칭에 이용하는 에칭 가스로는, 염소를 포함하는 가스(염소계 가스, 예를 들어, 염소(Cl2), 삼염화붕소(BCl3), 사염화규소(SiCl4), 사염화탄소(CCl4) 등)가 바람직하다. 또한, 불소를 포함하는 가스(불소계 가스, 예를 들어, 사불화탄소(CF4), 육불화황(SF6), 삼불화질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 이용할 수 있다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactiｖe Ion Etching)법이나 ICP(Inductiｖely Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 이용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절한다.
이어서, 산화물 반도체층에 제 1 가열 처리를 수행한다. 이 제 1 가열 처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화를 행할 수 있다. 제 1 가열 처리의 온도는 250℃ 이상 750℃ 이하, 또는 400℃ 이상 기판의 왜곡점 미만으로 한다. 예를 들어, 500℃, 3분 이상 6분 이하 정도로 행해도 좋다. 가열 처리에 RTA법을 이용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있으므로, 유리기판의 왜곡점을 넘는 온도에서도 처리할 수 있다.
여기서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대하여 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후, 대기에 접촉하지 않고, 산화물 반도체층에의 물이나 수소의 재혼입을 방지하고, 산화물 반도체층(531)을 얻는다(도 2(B) 참조.).
또한, 가열 처리 장치는 전기로에 한정되지 않으며, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 이용해도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발생하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 수행하는 장치이다. 고온의 가스에는 아르곤 등의 희가스 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들어, 제 1 가열 처리로서, 650℃~700℃의 고온으로 가열한 불활성 가스 내에 기판을 이동시켜 넣고, 몇 분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 내에서 꺼내는 GRTA를 수행해도 좋다.
또한, 제 1 가열 처리에 있어서는, 질소 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 제 1 가열 처리로 산화물 반도체층을 가열한 후, 동일한 로에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초 건조 에어(CRDS(캐비티 링다운 레이저 분광법) 방식의 이슬점 측정기를 이용하여 측정한 경우의 수분량이 20ppm(이슬점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기)를 도입해도 좋다. 산소 가스 또는 N2O 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를 6N 이상 바람직하게는 7N 이상(즉, 산소 가스 또는 N2O 가스중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다. 산소 가스 또는 N2O 가스의 작용에 의해, 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정에 의해 동시에 감소되어 버린 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체층을 고순도화 및 전기적으로 I형(진성)화 한다.
또한, 산화물 반도체층의 제 1 가열 처리는 섬 형상의 산화물 반도체층에 가공하기 전의 산화물 반도체막(530)에 수행할 수도 있다. 그 경우에는, 제 1 가열 처리 후에, 가열 처리 장치로부터 기판을 꺼내어 포토리소그래피 공정을 수행한다.
또한, 제 1 가열 처리는 상기 이외에도, 산화물 반도체층 성막 이후라면, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 적층시킨 후 또는 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후 중 어떠한 경우로 수행해도 좋다.
또한, 게이트 절연층(507)에 콘택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(530)에 제 1 가열 처리를 수행하기 전에 또는 수행한 후에 실시해도 좋다.
이상의 공정에 의해, 섬 형상의 산화물 반도체층 내의 수소의 농도를 저감하고, 고순도화 할 수 있다. 그로 인해 산화물 반도체층의 안정화를 도모할 수 있다. 또한, 유리 전이 온도 이하의 가열 처리로, 캐리어 밀도가 극도로 적고, 밴드 갭이 넓은 산화물 반도체막을 형성할 수 있다. 이 때문에, 대면적 기판을 이용하여 트랜지스터를 제작할 수 있어, 양산성을 높일 수 있다. 또한, 해당 수소 농도가 저감되고 고순도화된 산화물 반도체막을 이용함으로써, 내압성이 높고, 오프 전류가 현저히 낮은 트랜지스터를 제작할 수 있다. 상기 가열 처리는 산화물 반도체층의 성막 이후라면, 언제라도 수행할 수 있다.
또한, 산화물 반도체층을 2회로 나누어 성막하고, 2회로 나누어 가열 처리를 수행함으로써, 베이스 부재의 재료가 산화물, 질화물, 금속 등 재료를 불문하고, 막 두께가 두꺼운 결정 영역(단결정 영역), 즉 막 표면에 수직으로 c축 배향한 결정 영역을 가지는 산화물 반도체층을 형성해도 좋다. 예를 들어, 3nm 이상 15nm 이하의 제 1 산화물 반도체막을 성막하고, 질소, 산소, 희가스 또는 건조 공기의 분위기하에서 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 제 1 가열 처리를 수행하고, 표면을 포함하는 영역에 결정 영역(판상 결정을 포함함)을 가지는 제 1 산화물 반도체막을 형성한다. 그리고, 제 1 산화물 반도체막보다 두꺼운 제 2 산화물 반도체막을 형성하고, 450℃ 이상 850℃ 이하, 바람직하게는 600℃이상 700℃ 이하의 제 2 가열 처리를 수행하고, 제 1 산화물 반도체막을 결정 성장의 종자로서, 윗쪽으로 결정 성장시키고, 제 2 산화물 반도체막 전체를 결정화시켜, 결과적으로 막 두께가 두꺼운 결정 영역을 가지는 산화물 반도체층을 형성해도 좋다.
<1-5. 소스 전극층 및 드레인 전극층>
이어서, 게이트 절연층(507) 및 산화물 반도체층(531) 위에 소스 전극층 및 드레인 전극층(이것과 동일한 층을 사용하여 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 소스 전극층 및 드레인 전극층에 이용하는 도전막으로서는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 합금, 또는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 이용할 수 있다. 또한, Al, Cu 등의 금속막은 내열성이나 부식성의 문제를 회피하기 위해서, 하측 또는 상측 중 한쪽 또는 양쪽 모두에 Ti, Mo, W, Cr, Ta, Nd, Sc, Y 등의 고융점 금속막 또는 그들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층시킨 구성으로 해도 좋다.
또한, 도전막은 단층 구조 또는 2층 이상의 적층 구조로 해도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 티타늄막과 그 티타늄막 위에 겹쳐 알루미늄막을 적층하고, 그 위에 티타늄막을 더 성막하는 3층 구조 등을 들 수 있다.
또한, 도전막은 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로는 산화 인듐, 산화 주석, 산화 아연, 산화 인듐 산화 주석 합금, 산화 인듐 산화 아연 합금 또는 상기 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 이용할 수 있다.
또한, 도전막 형성 후에 가열 처리를 수행하는 경우에는, 도전막이 이 가열 처리에 견딜 수 있는 내열성을 갖도록 하는 것이 바람직하다.
계속해서, 제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 수행하여 소스 전극층(515a), 드레인 전극층(515b)을 형성한 후, 레지스트 마스크를 제거한다(도 2(C) 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광에는 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 된다. 산화물 반도체층(531) 위에서 서로 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부와의 간격 폭에 의해 후에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 또한, 채널 길이 L=25nm 미만의 노광을 수행하는 경우에는, 수 nm~수 10nm로 매우 파장이 짧은 초자외선(Extreme Ultraｖiolet)을 이용하여 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광을 수행하면 된다. 초자외선에 의한 노광은 해상도가 높고 초점 심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이 L을 10nm 이상 1000nm 이하로 하는 것도 가능하며, 회로의 동작 속도를 고속화할 수 있다.
또한, 도전막의 에칭 시에, 산화물 반도체층(531)이 에칭되고, 분단되지 않도록 에칭 조건을 최적화하는 것이 바람직하다. 그러나, 도전막만을 에칭하고, 산화물 반도체층(531)을 전혀 에칭하지 않는다고 하는 조건을 얻기는 어려우며, 도전막의 에칭 시에 산화물 반도체층(531)은 일부만이 에칭되고, 홈부(오목부)를 가지는 산화물 반도체층이 될 수도 있다.
본 실시형태에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체층(531)에는 In-Ga-Zn-O계 산화물 반도체를 이용하였으므로, 에천트로서 암모니아과수(암모니아, 물, 과산화수소수의 혼합액)를 이용한다. 에천트로서 암모니아과수를 이용함으로써 선택적으로 도전막을 에칭할 수 있다.
<1-6. 제 1 절연층>
이어서, N2O, N2 또는 Ar 등의 가스를 이용한 플라즈마 처리를 수행하고, 노출해 있는 산화물 반도체층의 표면에 부착한 흡착수 등을 제거해도 좋다. 또한, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 수행해도 좋다. 플라즈마 처리를 수행한 경우, 대기에 접촉하지 않고, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 절연층(516)을 형성한다.
절연층(516)은 수분이나 수소, 산소 등의 불순물을 최대한 포함하지 않는 것이 바람직하며, 단층의 절연막이어도 좋고, 적층된 복수의 절연막으로 구성되어 있어도 좋다. 또한, 절연층(516)은 적어도 1nm 이상의 막 두께로 하고, 스퍼터법 등, 절연층(516)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 이용하여 형성할 수 있다. 절연층(516)에 수소가 포함되면, 그 수소의 산화물 반도체층으로의 침입 또는 수소에 의한 산화물 반도체층 내의 산소의 추출이 발생하고 산화물 반도체층의 백채널이 저저항화(N형화)되어 버려, 기생 채널이 형성될 우려가 있다. 따라서, 절연층(516)은 가능한 한 수소를 포함하지 않는 막이 되도록, 성막 방법에 수소를 이용하지 않는 것이 중요하다.
또한, 절연층(516)에는 배리어성이 높은 재료를 이용하는 것이 바람직하다. 예를 들어, 배리어성이 높은 절연막으로서 질화 규소막, 질화 산화 규소막, 질화 알루미늄막, 질화 산화 알루미늄막, 산화 알루미늄막, 또는 산화 갈륨막 등을 이용할 수 있다. 배리어성이 높은 절연막을 이용함으로써, 섬 형상의 산화물 반도체층 내, 게이트 절연층 내, 또는 섬 형상의 산화물 반도체층과 다른 절연층의 계면과 그 근방에, 수분 또는 수소 등의 불순물이 들어가는 것을 방지할 수 있다.
예를 들어, 스퍼터법으로 형성된 막 두께 200nm의 산화 갈륨막 위에, 스퍼터법으로 형성된 막 두께 100nm의 산화 알루미늄막을 적층시킨 구조를 갖는 절연막을 형성해도 좋다. 성막 시의 기판 온도는 실온 이상 300℃ 이하로 하면 된다. 또한, 절연막은 산소를 많이 함유하고 있는 것이 바람직하며, 화학양론비를 넘는 정도, 바람직하게는 화학양론비의 1배를 넘어 2배까지(1배보다 크고 2배 미만) 산소를 함유하고 있는 것이 바람직하다. 이와 같이 절연막이 과잉의 산소를 가짐으로써, 섬 형상의 산화물 반도체막의 계면에 산소를 공급하고, 산소의 결손을 저감할 수 있다.
본 실시형태에서는, 절연층(516)으로서 막 두께 200nm의 산화 실리콘막을 스퍼터링법을 이용하여 성막한다. 성막 시의 기판 온도는 실온 이상 300℃ 이하로 하면 되고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 수행할 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수 있다. 예를 들어, 실리콘 타겟을 이용하여, 산소를 포함하는 분위기하에서 스퍼터법에 의해 산화 실리콘막을 형성할 수 있다. 산화물 반도체층에 접하여 형성하는 절연층(516)은 수분이나 수소이온 또는 OH－ 등의 불순물을 포함하지 않으며, 이들이 외부로부터 침입하는 것을 차단하는 무기 절연막을 이용하고, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막 또는 산화 질화 알루미늄막 등을 이용한다.
산화물 반도체막(530)의 성막 시와 마찬가지로, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프(크라이오 펌프 등)를 이용하는 것이 바람직하다. 크라이오 펌프를 이용하여 배기한 성막실에서 성막한 절연층(516)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는 터보 펌프에 콜드트랩을 부가한 것이어도 좋다.
절연층(516)을 성막 할 때에 이용하는 스퍼터 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
또한, 절연층(516)을 형성한 후에, 제 2 가열 처리를 실시해도 좋다. 가열 처리는 질소, 초건조 공기, 또는 희가스(아르곤, 헬륨 등)의 분위기하에서, 바람직하게는 200℃ 이상 400℃ 이하, 예를 들어, 250℃ 이상 350℃ 이하로 수행한다. 상기 가스는 물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하인 것이 바람직하다. 예를 들어, 질소 분위기하에서 250℃로, 1시간 동안 가열 처리를 수행한다. 또는, 제 1 가열 처리와 마찬가지로, 고온 단시간의 RTA 처리를 수행해도 좋다. 산소를 포함하는 절연층(516)이 마련된 후에 가열 처리가 실시됨으로써, 제 1 가열 처리에 의해, 섬 형상의 산화물 반도체층에 산소 결손이 발생하였다고 해도, 절연층(516)으로부터 섬 형상의 산화물 반도체층에 산소가 공여된다. 그리고, 섬 형상의 산화물 반도체층에 산소가 공여됨으로써, 섬 형상의 산화물 반도체층에 있어서, 도너가 되는 산소 결손을 저감하고, 섬 형상의 산화물 반도체층에는 화학양론비를 넘는 양의 산소가 포함되어 있는 것이 바람직하다. 그 결과, 섬 형상의 산화물 반도체층을 i형에 가깝게 할 수 있고, 산소 결손에 의한 트랜지스터의 전기 특성의 편차를 경감하고, 전기 특성의 향상을 실현할 수 있다. 이 제 2 가열 처리를 수행하는 타이밍은 절연층(516)의 형성 후라면 특별히 한정되지 않으며, 다른 공정, 예를 들어, 수지막 형성 시의 가열 처리나, 투광성을 갖는 도전막을 저저항화시키기 위한 가열 처리와 함께 함으로써, 공정수를 증가시키지 않고, 섬 형상의 산화물 반도체층을 i형에 가깝게 할 수 있다.
또한, 산소 분위기하에서 섬 형상의 산화물 반도체층에 가열 처리를 실시함으로써, 산화물 반도체에 산소를 첨가하고, 섬 형상의 산화물 도체층 내에서 도너가 되는 산소 결손을 저감시켜도 좋다. 가열 처리의 온도는, 예를 들어, 100℃ 이상 350℃ 미만, 바람직하게는 150℃ 이상 250℃ 미만으로 수행한다. 상기 산소 분위기하의 가열 처리에 이용되는 산소 가스에는 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
본 실시형태에서는, 불활성 가스 분위기하 또는 산소 가스 분위기하에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어, 250℃ 이상 350℃ 이하)를 수행한다. 예를 들어, 질소 분위기하에서 250℃로, 1시간 동안 제 2 가열 처리를 수행한다. 제 2 가열 처리를 수행하면, 산화물 반도체층의 일부(채널 형성 영역)가 절연층(516)과 접한 상태로 가열된다.
이상의 공정을 거침으로써, 산화물 반도체막에 대하여 제 1 가열 처리를 수행하여 수소, 수분, 수산기 또는 수소화물(수소화합물이라고도 함) 등의 불순물을 산화물 반도체층에서 의도적으로 배제하고, 또한, 불순물의 배제 공정에 의해 동시에 감소되어 버리는 산화물 반도체를 구성하는 주성분 재료의 하나인 산소를 공급할 수 있다. 따라서, 산화물 반도체층은 고순도화 및 전기적으로 I형(진성)화 한다.
이상의 공정으로 트랜지스터가 형성된다(도 2(D) 참조). 트랜지스터는 게이트 전극층(511), 게이트 전극층(511) 상의 게이트 절연층(507), 게이트 절연층(507) 위에 있어서 게이트 전극층(511)과 겹쳐지는 섬 형상의 산화물 반도체층(531), 섬 형상의 산화물 반도체층(531) 위에 형성된 한 쌍의 소스 전극층(515a) 및 드레인 전극층(515b)을 갖는 채널 에치 구조이다.
또한, 절연층(516)에 결함을 많이 포함하는 산화 실리콘층을 이용하면, 산화 실리콘층 형성 후의 가열 처리에 의해 산화물 반도체층 내에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화물 절연층에 확산시키고, 산화물 반도체층 내에 포함되는 그 불순물을 보다 저감시키는 효과를 나타낸다.
또한, 절연층(516)에 산소를 과잉으로 포함하는 산화 실리콘층을 이용하면, 절연층(516) 형성 후의 가열 처리에 의해 절연층(516) 내의 산소가 산화물 반도체층(531)으로 이동하고, 산화물 반도체층(531)의 산소 농도를 향상시키고, 고순도화 하는 효과를 나타낸다.
절연층(516) 위에 보호 절연층(506)을 더 적층해도 좋다. 보호 절연층(506)은 예를 들어, RF 스퍼터법을 이용하여 질화 실리콘막을 형성한다. RF 스퍼터법은 양산성이 좋기 때문에, 보호 절연층의 성막 방법으로서 바람직하다. 보호 절연층은 수분 등의 불순물을 포함하지 않으며, 이들이 외부로부터 침입하는 것을 차단하는 무기 절연막을 이용하고, 질화 실리콘막, 질화 알루미늄막 등을 이용한다. 본 실시형태에서는 질화 실리콘막을 이용하여 보호 절연층(506)을 형성한다(도 2(E) 참조.).
본 실시형태에서는, 보호 절연층(506)으로서, 절연층(516)까지 형성된 기판(505)을 100℃~400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 질화 실리콘막을 성막한다. 이 경우에도, 절연층(516)과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 보호 절연층(506)을 성막하는 것이 바람직하다.
보호 절연층의 형성 후, 대기중에서 100℃ 이상 200℃ 이하로, 1시간 이상 30시간 이하 가열 처리를 더 수행해도 좋다. 이 가열 처리는 일정한 가열 온도를 유지하여 가열해도 좋고, 실온에서 100℃ 이상 200℃ 이하의 가열 온도로의 온도 상승과, 가열 온도에서 실온까지의 온도 하강을 여러 차례 반복해 수행해도 좋다.
또한, 산소 도프 처리를 산화물 반도체막(530)에 실시해도 좋고 및/또는 게이트 절연층(507)에 산소 플라즈마 도프 처리를 실시해도 좋다. “산소 도프”란 산소(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함함)를 벌크에 첨가하는 것을 말한다. 또한, 상기 “벌크”라는 용어는 산소를 박막 표면뿐만 아니라 박막 내부에 첨가하는 것을 명확하게 하는 취지로 이용하고 있다. 또한, “산소 도프”에는 플라즈마화 한 산소를 벌크에 첨가하는 “산소 플라즈마 도프”가 포함된다.
산소 플라즈마 도프 처리는 유도 결합 플라즈마(ICP: Inductiｖely Coupled Plasma) 방식을 이용하여 플라즈마화 한 산소를 첨가하는 방법이어도 좋고, 주파수가 1㎓ 이상의 마이크로파(예를 들어, 주파수 2.45㎓)를 이용하여 플라즈마화 한 산소를 첨가하는 방법이어도 좋다.
<1-7. 제 2 절연층>
절연층(516)(보호 절연층(506)을 적층한 경우는 보호 절연층(506)) 위에 평탄화를 위한 제 2 절연층(517)을 마련할 수 있다. 제 2 절연층(517)으로는 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 수지 재료를 이용할 수 있다. 또한, 상기 수지 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인유리), BPSG(붕소인유리) 등을 이용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 제 2 절연층(517)을 형성해도 좋다. 제 2 절연층(517)의 형성법은 특별히 한정되지 않으며, 그 재료에 따라, 스퍼터법, SOG법, 스핀 코트, 딥, 스프레이법, 액적 토출법(잉크젯법), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 이용할 수 있다.
<제 2 스텝: 제 1 전극의 형성>
이어서, 소스 전극층(515a) 또는 드레인 전극층(515b)에 이르는 개구부(518)를 절연층(516)(보호 절연층(506)을 형성한 경우는 보호 절연층(506)) 및 제 2 절연층(517)에 형성한다. 절연층(516) 위에 도전막을 형성하고, 패터닝하여 제 1 전극(601)을 형성한다. 제 1 전극은 개구부(518)를 통해 소스 전극층(515a) 또는 드레인 전극층(515b)과 접속한다(도 3(A) 참조). 제 1 전극(601)으로서는, 게이트 전극층(511)에 이용할 수 있는 도전막, 소스 전극층 및 드레인 전극층에 이용할 수 있는 도전막, 및 가시광을 투과하는 도전막 등을 이용할 수 있다. 가시광을 투과하는 도전막으로서는, 예를 들어, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄.), 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물, 그래핀 등의 도전성 재료를 그 예로 들 수 있다.
또한, 그 도전막을 패터닝하여 섬 형상의 산화물 반도체층과 겹쳐지는 위치에 백게이트 전극을 형성해도 좋다. 백게이트 전극을 형성한 경우는, 백게이트 전극을 덮도록 절연층을 형성하는 것이 바람직하다. 백게이트 전극은 게이트 전극층, 또는 소스 전극층 및 드레인 전극층과 동일한 재료, 구조를 이용하여 형성하는 것이 가능하다.
백게이트 전극의 막 두께는 10nm~400nm, 바람직하게는 100nm~200nm로 한다. 예를 들어, 티타늄막, 알루미늄막, 티타늄막이 적층된 구조를 갖는 도전막을 형성한 후, 포토리소그래피법 등에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요한 부분을 제거하여, 그 도전막을 원하는 형상으로 가공(패터닝)함으로써, 백게이트 전극을 형성하면 된다. 백게이트 전극은 차광막으로서 기능시킴으로써 트랜지스터의 광 열화, 예를 들어, 광 음 바이어스 열화(negative-bias stress photodegradation)를 저감할 수 있고, 신뢰성을 향상할 수 있다.
이상의 스텝을 실시하여, 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극을 구비하고, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터를 제작할 수 있다.
<제 3 스텝: 중수의 도포>
상술의 방법에 의해 제작한 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터를 설계용 트랜지스터(510)로서 이용한다. 본 실시형태에서는 설계용 트랜지스터(510)의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극을 설계용 제 1 전극(601)으로서 이용한다.
이어서, 중수를 설계용 제 1 전극(601) 위에 도포한다. 일정 시간(예를 들어, 10분) 실온하에서 유지한 후 중수를 제거한다. 중수를 제거하는 방법으로는, 예를 들어, 건조 공기를 내뿜어도 좋다. 또한, 도포한 중수의 일부는 설계용 제 1 전극(601)의 표면에 흡착한다.
도 3(A)에는 설계용 제 1 전극(601)의 표면에 중수의 분자가 흡착한 상태를 모식적으로 나타내고 있다.
중수를 도포하는 범위는 적어도 후 스텝에서 도전막을 성막하는 범위로 한다. 중수의 도포법은 특별히 한정되지 않으며, 스핀 코트, 딥, 스프레이법, 액적 토출법(잉크젯법), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 어플리케이터 등을 이용할 수 있다.
<제 4 스텝: 도전막의 성막>
이어서, 중수가 흡착한 설계용 제 1 전극(601)의 표면에 도전막(502)을 성막한다. 또한, 도 3(B)에는 활성인 금속을 포함하는 도전막(502)이 설계용 제 1 전극(601)의 표면에 흡착한 중수를 환원하고, 발생한 중수소 이온 또는 중수소 분자가 설계용 트랜지스터(510) 내로 확산되고, 산화물 반도체층(531) 내에 도달하는 상태를 모식적으로 나타내고 있다.
도전막(502)으로서는, 예를 들어, 금속막이나 도전성의 산화물막 등을 이용할 수 있다. 구체적으로는, 이온화 경향이 수소보다 작은 금속이나, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄.), 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물, 그래핀 등의 도전성 재료를 그 예로 들 수 있다.
도전막(502)의 형성법은 특별히 한정되지 않으며, 그 재료에 따라 저항 가열 증착법, 스퍼터법, 전자빔 증착법, 이온 플레이팅 등을 이용할 수 있다.
또한, 도전막(502)을 성막하지 않고 제 3 스텝까지의 공정을 실시한 시료를 비교 시료로서 준비해도 좋다. 도전막(502)을 성막한 시료와 도전막(502)을 성막하지 않은 비교 시료에 포함되는 중수소 원자의 농도를 비교하여, 수소이온 또는 수소분자를 발생하기 어려운 불활성인 도전재료를 선정할 수도 있다.
<제 5 스텝: 중수소 원자의 농도 측정>
이어서, 2차 이온 질량 분석(Secondary Ion Mass Spectrometry: SIMS)에 의해 중수소 원자를 검출하여, 산화물 반도체층(531)의 막 두께 방향의 중앙에 포함되는 농도를 측정한다. 또한, SIMS 측정의 방향에 대해서는 특별히 한정되지 않으며, 도전막(502)으로부터 기판(505)을 향하는 방향으로 측정해도 좋고, 기판(505)의 도전막(502)을 형성하고 있지 않은 측에서부터 2차 이온 질량 분석을 하는 방법(Substrate Side Depth Profile Secondary Ion Mass Spectrometry: SSDP-SIMS)이어도 좋다.
또한, 도 3(C)의 기판(505)의 한쪽 면이 오목한 상태로 변형되어 있는 것은, SSDP-SIMS에 의해 절삭된 상태를 나타내고 있다.
＜제 6 스텝：도전재료의 선정＞
이어서, 상술의 2차 이온 질량 분석의 결과, 산화물 반도체층(531)에 포함되는 중수소 원자가 5×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 도전재료를 선정한다. 또는, 도전막(502)을 성막한 시료의 산화물 반도체층(531)에 포함되는 중수소 원자의 농도가, 도전막(502)을 성막하지 않은 비교 시료의 산화물 반도체층(531)에 포함되는 중수소 원자와 실질적으로 동일해지는 도전재료를 선정하면 된다.
＜제 7 스텝: 선정한 도전재료로 이루어지는 도전막을 제 2 전극에 적용>
본 실시형태의 제 1 스텝을 실시하여, 기판(1505)의 절연 표면 위에 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터(1510)를 형성하고, 이어서 제 2 스텝을 실시하여 트랜지스터(1510)의 소스 전극층 또는 드레인 전극층의 한쪽에 접속하는 제 1 전극(1601)을 형성한다. 그 후, 제 1 전극(1601) 위에 발광물질을 포함하는 유기층(1603)을 형성하고, 해당 유기층(1603)에 접하여 제 2 전극(1602)을 성막한다. 여기서 제 2 전극으로서는, 제 6 스텝에서 선정된 불활성인 도전재료를 적용한다(도 3(D) 참조).
본 실시형태에서 설명한 반도체 장치의 설계 방법에 따르면, 설계용 트랜지스터(510)가 구비하는 절연층(516)(보호 절연층(506)을 형성한 경우는 보호 절연층(506)) 및 제 2 절연층(517)은 중수의 침투를 저지하기 때문에, 제 3 스텝에서 도포한 중수는 산화물 반도체층(531)에 도달하지 않는다. 그러나, 활성인 금속을 포함하는 도전막(502)이 설계용 제 1 전극(601)에 성막되면, 설계용 제 1 전극(601)의 표면에 흡착한 중수가 환원되고, 중수소 이온 또는 중수소 분자가 발생한다. 발생한 중수소 이온 또는 중수소 분자는 절연층(516)(보호 절연층(506)을 형성한 경우는 보호 절연층(506)) 및 제 2 절연층(517) 내로 확산되고, 산화물 반도체층(531)에 도달한다.
따라서, 천연으로 분포하는 농도보다 높은 농도의 중수소 원자를 포함하는 중수를 이용하는 본 실시형태에 따르면, 산화물 반도체층(513)에 있어서 1×1017atoms/㎤를 넘는 농도의 중수소가 관측되는 경우, 도전막(502)이 설계용 제 1 전극(601)에 흡착한 중수를 분해하는 것, 즉 물의 환원 반응에 있어서 활성인 것을 평가할 수 있다. 따라서, 본 실시형태에 예시하는 방법에 의해, 물과 반응하여 수소이온 또는 수소분자를 실질적으로 발생하기 어려운 불활성인 도전재료를 선정할 수 있고, 산화물 반도체의 캐리어 농도를 높이는 수소이온 또는 수소분자의 발생이 억제된 신뢰성이 우수한 산화물 반도체를 이용한 반도체 장치의 설계 방법을 제공할 수 있다. 또는, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치의 설계 방법을 제공할 수 있다.
또한, 본 실시형태에서 예시한 트랜지스터는 높은 전계효과 이동도를 얻을 수 있으므로, 고속 구동이 가능하다. 따라서, 표시 장치의 화소부에 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또한, 산화물 반도체층을 포함하는 트랜지스터에 의해, 동일 기판 위에 구동회로부 또는 화소부를 나누어 만들어 제작할 수 있으므로, 표시 장치의 부품 점수를 삭감할 수 있다.
본 실시형태는 본 명세서에서 나타내는 다른 실시의 형태와 적절히 조합하여 실시할 수 있다.
(실시 형태 3)
본 실시형태에서는, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 그 일함수의 대소에 상관없이 제 2 전극에 적용할 수 있는 발광소자의 구성에 대해서 설명한다. 구체적으로는, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속 가능한 제 1 전극과 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비한 발광소자의 구성 및 그 제작 방법의 일 예에 대해서, 도 4를 이용하여 설명한다.
또한, 본 실시형태에서 예시하는 발광소자의 구성은 제 1 전극을 양극으로 하고, 제 2 전극을 음극으로 할 수 있다. 또한, 제 1 전극을 음극으로 하고 제 2 전극을 양극으로 할 수도 있다. 또한, 제 1 전극과 제 2 전극 사이에 마련하는 EL층은 제 1 전극과 제 2 전극의 극성 및 재질에 맞추어 적절히 구성을 선택하면 된다.
도 4에 본 실시형태에서 예시하는 발광 장치에 이용할 수 있는 발광소자의 구성의 일 예를 나타낸다. 도 4에 나타내는 발광소자는 양극(1101)과 음극(1102)의 전극 사이에 발광물질을 포함하는 유기층(1103)이 개재되어 마련되어 있다. 음극(1102)과 발광물질을 포함하는 유기층(1103)과의 사이에는, 제 1 전하 발생 영역(1106), 전자 릴레이층(1105) 및 전자 주입 버퍼(1104)가 음극(1102)측으로부터 차례로 적층된 구조를 갖는다.
제 1 전하 발생 영역(1106)에 있어서, 정공(홀)과 전자가 발생하고, 정공은 음극(1102)으로 이동하고, 전자는 전자 릴레이층(1105)으로 이동한다. 전자 릴레이층(1105)은 전자 수송성이 높고, 제 1 전하 발생 영역(1106)에서 발생한 전자를 전자 주입 버퍼(1104)로 신속하게 이동시킨다. 전자 주입 버퍼(1104)는 발광물질을 포함하는 유기층(1103)에 전자를 주입하는 장벽을 완화하고, 발광물질을 포함하는 유기층(1103)에의 전자 주입 효율을 높인다. 따라서, 제 1 전하 발생 영역(1106)에서 발생한 전자는 전자 릴레이층(1105)과 전자 주입 버퍼(1104)를 거쳐, 발광물질을 포함하는 유기층(1103)의 LUMO 준위로 주입된다.
또한, 전자 릴레이층(1105)에 이용하는 물질의 LUMO 준위는 제 1 전하 발생 영역(1106)에 있어서의 억셉터성 물질의 억셉터 준위와, 발광물질을 포함하는 유기층(1103)의 LUMO 준위와의 사이에 위치한다. 구체적으로는, 대략 -5.0eV 이상 -3.0eV 이하로 하는 것이 바람직하다. 또한, 전자 릴레이층(1105)은 제 1 전하 발생 영역(1106)을 구성하는 물질과 전자 주입 버퍼(1104)를 구성하는 물질이 계면에서 반응하고, 서로의 기능이 손상되어 버리는 등의 상호작용을 방지할 수 있다.
이어서, 상술한 발광소자에 이용할 수 있는 재료에 대해서 구체적으로 설명한다.
<양극의 구성>
양극(1101)은 일함수가 큰(구체적으로는 4.0eV 이상이 바람직하다) 금속, 합금, 전기 전도성 화합물 및 이들의 혼합물 등을 이용하는 것이 바람직하다. 구체적으로는, 예를 들어, 산화 인듐-산화 주석(ITO: Indium Tin Oxide), 규소 또는 산화규소를 함유한 산화 인듐-산화 주석, 산화 인듐-산화 아연(IZO: Indium Zinc Oxide), 산화 텅스텐 및 산화 아연을 함유한 산화 인듐 등을 들 수 있다.
이러한 도전성 금속 산화물막은 통상 스퍼터에 의해 성막되지만, 졸-겔법 등을 응용하여 제작해도 상관없다. 예를 들어, 산화 인듐-산화 아연(IZO)막은 산화 인듐에 대하여 1~20wt%의 산화 아연을 부가한 타겟을 이용하여 스퍼터링법에 의해 형성할 수 있다. 또한, 산화 텅스텐 및 산화 아연을 함유한 산화 인듐막은 산화 인듐에 대하여 산화 텅스텐을 0.5~5wt%, 산화 아연을 0.1~1wt% 함유한 타겟을 이용하여 스퍼터링법에 의해 형성할 수 있다.
이 외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd), 티타늄(Ti) 또는 금속재료의 질화물(예를 들어, 질화 티타늄 등), 몰리브덴 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물, 티타늄 산화물 등을 들 수 있다. 또한, 폴리(3, 4-에틸렌디옥시티오펜)/폴리(스티렌술폰산)(PEDOT/PSS), 폴리아닐린/폴리(스티렌술폰산)(PAni/PSS) 등의 도전성 폴리머를 이용해도 좋다.
단, 양극(1101)과 접하여 제 2 전하 발생 영역을 마련하는 경우에는, 일함수를 고려하지 않고 다양한 도전성 재료를 양극(1101)에 이용할 수 있다. 구체적으로는, 일함수가 큰 재료뿐만 아니라, 일함수가 작은 재료를 이용할 수도 있다. 제 2 전하 발생 영역을 구성하는 재료에 대해서는, 제 1 전하 발생 영역과 함께 후술한다.
<음극의 구성>
음극(1102)에 접하여 제 1 전하 발생 영역(1106)을 발광물질을 포함하는 유기층(1103)과의 사이에 마련하는 경우, 음극(1102)은 일함수의 대소에 관계없이 다양한 도전성 재료를 이용할 수 있다.
또한, 음극(1102) 및 양극(1101) 중 적어도 하나는 가시광을 투과하는 도전막을 이용하여 형성한다. 가시광을 투과하는 도전막으로서는, 예를 들어, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄.), 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물 등을 들 수 있다. 또한, 광을 투과하는 정도(바람직하게는 5nm~30nm 정도)의 금속 박막을 이용할 수도 있다.
<발광물질을 포함하는 유기층의 구성>
발광물질을 포함하는 유기층(1103)은 적어도 발광층을 포함하여 형성되어 있으면 되고, 발광층 이외의 층이 형성된 적층 구조여도 좋다. 발광층 이외에는, 예를 들어, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질 또는 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴라성(전자 및 정공의 수송성이 높음) 물질 등을 포함하는 층을 들 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 발광층, 정공 저지층(홀 블로킹층), 전자 수송층, 전자 주입층 등을 들 수 있고, 이들을 양극측으로부터 적절히 적층하여 이용할 수 있다.
상술한 발광물질을 포함하는 유기층(1103)에 포함되는 각 층을 구성하는 재료에 대해서, 이하에 구체적인 예를 나타낸다.
정공 주입층은 정공 주입성이 높은 물질을 포함하는 층이다. 정공 주입성이 높은 물질로서는, 예를 들어, 몰리브덴 산화물이나 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물 등을 이용할 수 있다. 이 외에, 프탈로시아닌(약칭: H2Pc)이나 구리 프탈로시아닌(약칭: CuPc) 등의 프탈로시아닌계의 화합물, 또는 폴리(3, 4-에틸렌디옥시티오펜)/폴리(스티렌술폰산)(PEDOT/PSS) 등의 고분자 등에 의해서도 정공 주입층을 형성할 수 있다.
또한, 제 2 전하 발생 영역을 이용하여 정공 주입층을 형성해도 좋다. 정공 주입층에 제 2 전하 발생 영역을 이용하면, 일함수를 고려하지 않고 다양한 도전성 재료를 양극(1101)에 이용할 수 있는 것은 상술한 바와 같다. 제 2 전하 발생 영역을 구성하는 재료에 대해서는 제 1 전하 발생 영역과 함께 후술한다.
정공 수송층은 정공 수송성이 높은 물질을 포함하는 층이다. 정공 수송성이 높은 물질로서는, 예를 들어, 4, 4’-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB 또는 α-NPD)이나 N, N’-비스(3-메틸페닐)-N, N’-페닐-[1, 1’-비페닐]-4, 4’-디아민(약칭: TPD), 4-페닐-4’-(9-페닐플루오렌-9-일)트리페닐아민(약칭: BPAFLP), 4, 4’, 4’’-트리스(카르바졸-9-일)트리페닐아민(약칭: TCTA), 4, 4’, 4’’-트리스(N, N-디페닐아미노)트리페닐아민(약칭: TDATA), 4, 4’, 4’’-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTDATA), 4, 4’-비스[N-(스피로-9, 9’-비플루오렌-2-일)-N-페닐아미노]비페닐(약칭: BSPB) 등의 방향족 아민 화합물, 3-[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCA1), 3, 6-비스[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCA2), 3-[N-(1-나프틸)-N-(9-페닐카르바졸-3-일)아미노]-9-페닐카르바졸(약칭: PCzPCN1) 등을 들 수 있다. 그 외, 4, 4’-디(N-카르바졸릴)비페닐(약칭: CBP), 1, 3, 5-트리스[4-(N-카르바졸릴)페닐]벤젠(약칭: TCPB), 9-[4-(10-페닐-9-안트라세닐)페닐]-9H-카르바졸(약칭: CzPA) 등의 카르바졸 유도체 등을 이용할 수 있다. 여기에 서술한 물질은 주로 10－6㎠/Vs 이상의 정공 이동도를 갖는 물질이다. 단, 전자보다 정공의 수송성이 높은 물질이라면, 이들 이외의 것을 이용해도 좋다. 또한, 정공 수송성이 높은 물질을 포함하는 층은 단층인 것뿐만 아니라, 상기 물질로 이루어지는 층이 2층 이상 적층된 것으로 해도 좋다.
이외에도, 폴리(N-비닐카르바졸)(약칭: PVK), 폴리(4-비닐트리페닐아민)(약칭: PVTPA), 폴리[N-(4-{N’-[4-(4-디페닐아미노)페닐]페닐-N’-페닐아미노}페닐)메타크릴아미드](약칭: PTPDMA), 폴리[N, N’-비스(4-부틸페닐)-N, N’-비스(페닐)벤지딘](약칭: Poly-TPD) 등의 고분자 화합물을 정공 수송층에 이용할 수 있다.
발광층은 발광물질을 포함하는 층이다. 발광물질로서는, 이하에 나타내는 형광성 화합물을 이용할 수 있다. 예를 들어, N, N’-비스[4-(9H-카르바졸-9-일)페닐]-N, N’-디페닐스틸벤-4, 4’-디아민(약칭: YGA2S), 4-(9H-카르바졸-9-일)-4’-(10-페닐-9-안트릴)트리페닐아민(약칭: YGAPA), 4-(9H-카르바졸-9-일)-4’-(9, 10-디페닐-2-안트릴)트리페닐아민(약칭: 2YGAPPA), N, 9-디페닐-N-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸-3-아민(약칭: PCAPA), 페릴렌, 2, 5, 8, 11-테트라-tert-부틸페릴렌(약칭: TBP), 4-(10-페닐-9-안트릴)-4’-(9-페닐-9H-카르바졸-3-일)트리페닐아민(약칭: PCBAPA), N, N’’-(2-tert-부틸안트라센-9, 10-디일디-4, 1-페닐렌)비스[N, N’, N’-트리페닐-1, 4-페닐렌디아민](약칭: DPABPA), N, 9-디페닐-N-[4-(9, 10-디페닐-2-안트릴)페닐]-9H-카르바졸-3-아민(약칭: 2PCAPPA), N-[4-(9, 10-디페닐-2-안트릴)페닐]-N, N’, N’-트리페닐-1, 4-페닐렌디아민(약칭: 2DPAPPA), N, N, N’, N’, N’’, N’’, N’’’, N’’’-옥타페닐디벤조[g, p]크리센-2, 7, 10, 15-테트라아민(약칭: DBC1), 쿠마린 30, N-(9, 10-디페닐-2-안트릴)-N, 9-디페닐-9H-카르바졸-3-아민(약칭: 2PCAPA), N-[9, 10-비스(1, 1’-비페닐-2-일)-2-안트릴]-N, 9-디페닐-9H-카르바졸-3-아민(약칭: 2PCABPhA), N-(9, 10-디페닐-2-안트릴)-N, N’, N’-트리페닐-1, 4-페닐렌디아민(약칭: 2DPAPA), N-[9, 10-비스(1, 1’-비페닐-2-일)-2-안트릴]-N, N’, N’-트리페닐-1, 4-페닐렌디아민(약칭: 2DPABPhA), 9, 10-비스(1, 1’-비페닐-2-일)-N-[4-(9H-카르바졸-9-일)페닐]-N-페닐안트라센-2-아민(약칭: 2YGABPhA), N, N, 9-트리페닐안트라센-9-아민(약칭: DPhAPhA), 쿠마린 545T, N, N’-디페닐퀴나크리돈(약칭: DPQd), 루브렌, 5, 12-비스(1, 1’-비페닐-4-일)-6, 11-디페닐테트라센(약칭: BPT), 2-(2-{2-[4-(디메틸아미노)페닐]에테닐}-6-메틸-4H-피란-4-일리덴)프로판디니트릴(약칭: DCM1), 2-{2-메틸-6-[2-(2, 3, 6, 7-테트라히드로-1H, 5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: DCM2), N, N, N’, N’-테트라키스(4-메틸페닐)테트라센-5, 11-디아민(약칭: p-mPhTD), 7, 14-디페닐-N, N, N’, N’-테트라키스(4-메틸페닐)아세나프토[1, 2-a]플루오란텐-3, 10-디아민(약칭: p-mPhAFD), 2-{2-이소프로필-6-[2-(1, 1, 7, 7-테트라메틸-2, 3, 6, 7-테트라히드로-1H, 5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: DCJTI), 2-{2-tert-부틸-6-[2-(1, 1, 7, 7-테트라메틸-2, 3, 6, 7-테트라히드로-1H, 5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: DCJTB), 2-(2, 6-비스{2-[4-(디메틸아미노)페닐]에테닐}-4H-피란-4-일리덴)프로판디니트릴(약칭: BisDCM), 2-{2, 6-비스[2-(8-메톡시-1, 1, 7, 7-테트라메틸-2, 3, 6, 7-테트라히드로-1H, 5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: BisDCJTM), SD1(상품명; SFC Co., Ltd제) 등을 들 수 있다.
또한, 발광물질로서는, 이하에 나타내는 인광성 화합물을 이용할 수도 있다. 예를 들어, 비스[2-(4’, 6’-디플루오로페닐)피리디나토-N, C2 ’]이리듐(III)테트라키스(1-피라졸릴)보레이트(약칭: FIr6), 비스[2-(4’, 6’-디플루오로페닐)피리디나토-N, C2 ’]이리듐(III)피콜리네이트(약칭: FIrpic), 비스[2-(3’, 5’-비스트리플루오로메틸페닐)피리디나토-N, C2 ’]이리듐(III)피콜리네이트(약칭: Ir(CF3ppy) 2(pic)), 비스[2-(4’, 6’-디플루오로페닐)피리디나토-N, C2 ’]이리듐(III)아세틸아세토네이트(약칭: FIracac), 트리스(2-페닐피리디나토)이리듐(III)(약칭: Ir(ppy)3), 비스(2-페닐피리디나토)이리듐(III)아세틸아세토네이트(약칭: Ir(ppy)2(acac)), 비스(벤조[h]퀴놀리나토)이리듐(III)아세틸아세토네이트(약칭: Ir(bzq)2(acac)), 비스(2, 4-디페닐-1, 3-옥사졸라토-N, C2 ’)이리듐(III)아세틸아세토네이트(약칭: Ir(dpo)2(acac)), 비스[2-(4’-퍼플루오로페닐페닐)피리디나토]이리듐(III)아세틸아세토네이트(약칭: Ir(p-PF-ph)2(acac)), 비스(2-페닐벤조티아졸라토-N, C2 ’) 이리듐(III)아세틸아세토네이트(약칭: Ir(bt)2(acac)), 비스[2-(2’-벤조[4, 5-α]티에닐)피리디나토-N, C3 ’]이리듐(III)아세틸아세토네이트(약칭: Ir(btp)2(acac)), 비스(1-페닐이소퀴놀리나토-N, C2 ’)이리듐(III)아세틸아세토네이트(약칭: Ir(piq)2(acac)), (아세틸아세토나토)비스[2, 3-비스(4-플루오로페닐)퀴녹살리나토]이리듐(III)(약칭: Ir(Fdpq)2(acac)), (아세틸아세토나토)비스(2, 3, 5-트리페닐피라지나토)이리듐(III)(약칭: Ir(tppr)2(acac)), 2, 3, 7, 8, 12, 13, 17, 18-옥타에틸-21H, 23H-포르피린 백금(II)(약칭: PtOEP), 트리스(아세틸아세토나토)(모노페난트로닌) 테르븀(III)(약칭：Tb(acac)3(Phen)), 트리스(1, 3-디페닐-1, 3-프로판디오나토)(모노페난트로닌)유로퓸(III)(약칭: Eu(DBM)3(Phen)), 트리스[1-(2-테노일)-3, 3, 3-트리플루오로아세토나토](모노페난트로닌)유로퓸(III)(약칭: Eu(TTA)3(Phen)), )), (디피발로일메타나토)비스(2, 3, 5-트리페닐피라지나토)이리듐(III)(약칭: Ir(tppr)2(dpm)) 등을 들 수 있다.
또한, 이들 발광물질은 호스트 재료에 분산시켜 이용하는 것이 바람직하다. 호스트 재료로서는, 예를 들어, NPB(약칭), TPD(약칭), TCTA(약칭), TDATA(약칭), MTDATA(약칭), BSPB(약칭) 등의 방향족 아민 화합물, PCzPCA1(약칭), PCzPCA2(약칭), PCzPCN1(약칭), CBP(약칭), TCPB(약칭), CzPA(약칭), 9-페닐-3-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: PCzPA), 4-페닐-4’-(9-페닐-9H-카르바졸-3-일)트리페닐아민(약칭：PCBA1BP) 등의 카르바졸 유도체, PVK(약칭), PVTPA(약칭), PTPDMA(약칭), Poly-TPD(약칭) 등의 고분자 화합물을 포함하는 정공 수송성이 높은 물질이나, 트리스(8-퀴놀리노라토)알루미늄(약칭: Alq), 트리스(4-메틸-8-퀴놀리노라토)알루미늄(약칭: Almq3), 비스(10-히드록시벤조[h]퀴놀리나토)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리노라토)(4-페닐페놀라토)알루미늄(약칭: BAlq) 등, 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체, 비스[2-(2-히드록시페닐)벤즈옥사졸라토]아연(약칭: Zn(BOX)2), 비스[2-(2-히드록시페닐)벤조티아졸라토]아연(약칭: Zn(BTZ)2) 등의 옥사졸계, 티아졸계 배위자를 갖는 금속 착체, 또한, 2-(4-비페닐릴)-5-(4-tert-부틸페닐)-1, 3, 4-옥사디아졸(약칭: PBD)이나, 1, 3-비스[5-(p-tert-부틸페닐)-1, 3, 4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 9-[4-(5-페닐-1, 3, 4-옥사디아졸-2-일)페닐]카르바졸(약칭: CO11), 3-(4-비페닐릴)-4-페닐-5-(4-tert-부틸페닐)-1, 2, 4-트리아졸(약칭: TAZ), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP) 등의 전자 수송성이 높은 물질을 이용할 수 있다.
전자 수송층은 전자 수송성이 높은 물질을 포함하는 층이다. 전자 수송성이 높은 물질로서는, 예를 들어, Alq(약칭), Almq3(약칭), BeBq2(약칭), BAlq(약칭) 등, 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체 등을 이용할 수 있다. 또한, 이 외에 Zn(BOX)2(약칭), Zn(BTZ)2(약칭) 등의 옥사졸계, 티아졸계 배위자를 갖는 금속 착체 등도 이용할 수 있다. 또한, 금속 착체 이외에도, PBD(약칭)나, OXD-7(약칭), CO11(약칭), TAZ(약칭), BPhen(약칭), BCP(약칭), 2-[4-(디벤조티오펜-4-일)페닐]-1-페닐-1H-벤조이미다졸(약칭: DBTBIm-II) 등도 이용할 수 있다. 여기에 서술한 물질은 주로 10－6㎠/Vs 이상의 전자 이동도를 갖는 물질이다. 또한, 정공보다 전자의 수송성이 높은 물질이라면, 이들 이외의 것을 이용해도 좋다. 또한, 전자 수송층은 단층인 것뿐만 아니라, 상기 물질로 이루어지는 층을 2층 이상 적층한 것을 이용해도 좋다.
또한, 고분자 화합물을 이용할 수도 있다. 예를 들어, 폴리[(9, 9-디헥실플루오렌-2, 7-디일)-co-(피리딘-3, 5-디일)](약칭: PF-Py), 폴리[(9, 9-디옥틸플루오렌-2, 7-디일)-co-(2, 2’-비피리딘-6, 6’-디일)](약칭: PF-BPy)
전자 주입층은 전자 주입성이 높은 물질을 포함하는 층이다. 전자 주입성이 높은 물질로서는, 리튬(Li), 세슘(Cs), 칼슘(Ca), 플루오르화 리튬(LiF), 플루오르화 세슘(CsF), 플루오르화 칼슘(CaF2) 등의 알칼리금속, 알칼리토류금속, 또는 이들의 화합물을 들 수 있다. 또한, 전자 수송성을 갖는 물질 중에 알칼리금속 또는 알칼리토류금속 또는 그들의 화합물을 함유시킨 것, 예를 들어, Alq 중에 마그네슘(Mg)을 함유시킨 것 등을 이용할 수도 있다. 이와 같은 구조로 함으로써, 음극(1102)으로부터의 전자 주입 효율을 보다 높일 수 있다.
또한, 이들 층을 적절히 조합하여 적층함으로써, 발광물질을 포함하는 유기층(1103)을 형성할 수 있다. 또한, 발광물질을 포함하는 유기층(1103)의 형성 방법으로는, 이용하는 재료에 따라 여러 가지 방법(예를 들어, 건식법이나 습식법 등)을 적절히 선택할 수 있다. 예를 들어, 진공 증착법, 잉크젯법 또는 스핀 코트법 등을 이용할 수 있다. 또한, 각 층에서 다른 방법을 이용하여 형성해도 좋다.
또한, 음극(1102)과 발광물질을 포함하는 유기층(1103)과의 사이에는, 전자 주입 버퍼(1104), 전자 릴레이층(1105) 및 제 1 전하 발생 영역(1106)이 마련되어 있다. 음극(1102)과 접하여 형성되는 것은 제 1 전하 발생 영역(1106)이며, 제 1 전하 발생 영역(1106)과 접하여 형성되는 것은 전자 릴레이층(1105)이며, 전자 릴레이층(1105)과 발광물질을 포함하는 유기층(1103)의 사이에 접하여 형성되는 것은 전자 주입 버퍼(1104)이다.
<전하 발생 영역의 구성>
제 1 전하 발생 영역(1106) 및 제 2 전하 발생 영역은 정공 수송성이 높은 물질과 억셉터성 물질을 포함하는 영역이다. 또한, 전하 발생 영역은 동일 막 내에 정공 수송성이 높은 물질과 억셉터성 물질을 함유하는 경우뿐만 아니라, 정공 수송성이 높은 물질을 포함하는 층과 억셉터성 물질을 포함하는 층이 적층되어 있어도 좋다. 단, 음극측에 마련하는 적층 구조의 제 1 전하 발생 영역의 경우에는, 정공 수송성이 높은 물질을 포함하는 층이 음극(1102)과 접하는 구조가 되고, 양극측에 마련하는 적층 구조의 제 2 전하 발생 영역의 경우에는, 억셉터성 물질을 포함하는 층이 양극(1101)과 접하는 구조가 된다.
또한, 전하 발생 영역에 있어서, 정공 수송성이 높은 물질에 대하여 질량비로, 0.1 이상 4.0 이하의 비율로 억셉터성 물질을 첨가하는 것이 바람직하다.
전하 발생 영역에 이용하는 억셉터성 물질로서는, 천이금속 산화물이나 원소 주기표에 있어서의 제4족 내지 제8족에 속하는 금속 산화물을 들 수 있다. 구체적으로는, 산화 몰리브덴이 특히 바람직하다. 또한, 산화 몰리브덴은 흡습성이 낮은 특징을 갖고 있다.
또한, 전하 발생 영역에 이용하는 정공 수송성이 높은 물질로서는, 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등, 여러 가지 유기 화합물을 이용할 수 있다. 구체적으로는, 10－6㎠/Vs 이상의 정공 이동도를 갖는 물질인 것이 바람직하다. 단, 전자보다 정공의 수송성이 높은 물질이라면, 이들 이외의 것을 이용해도 좋다.
<전자 릴레이층의 구성>
전자 릴레이층(1105)은 제 1 전하 발생 영역(1106)에 있어서 억셉터성 물질이 추출한 전자를 신속하게 수취할 수 있는 층이다. 따라서, 전자 릴레이층(1105)은 전자 수송성이 높은 물질을 포함하는 층이며, 또한, 그 LUMO 준위는 제 1 전하 발생 영역(1106)에 있어서의 억셉터의 억셉터 준위와, 발광물질을 포함하는 유기층(1103)의 LUMO 준위 사이의 준위를 차지하도록 형성한다. 구체적으로는, 대략 -5.0eV 이상 -3.0eV 이하의 LUMO 준위로 하는 것이 바람직하다. 전자 릴레이층(1105)에 이용하는 물질로서는, 예를 들어, 페릴렌 유도체나, 함질소 축합 방향족 화합물을 들 수 있다. 또한, 함질소 축합 방향족 화합물은 안정적인 화합물이므로 전자 릴레이층(1105)에 이용하는 물질로서 바람직하다. 또한, 함질소 축합 방향족 화합물 중, 시안기나 플루오로기 등의 전자 흡인기를 갖는 화합물을 이용함으로써, 전자 릴레이층(1105)에 있어서의 전자의 수취가 더욱 용이해지기 때문에 바람직하다.
페릴렌 유도체의 구체적인 예로서는, 3, 4, 9, 10-페릴렌테트라카르본산 이무수물(약칭: PTCDA), 3, 4, 9, 10－페릴렌테트라카르복실릭비스벤조이미다졸(약칭: PTCBI), N, N’-디옥틸-3, 4, 9, 10-페릴렌테트라카르본산디이미드(약칭: PTCDI-C8H), N, N’-디헥실-3, 4, 9, 10－페릴렌테트라카르본산디이미드(약칭: Hex PTC) 등을 들 수 있다.
또한, 함질소 축합 방향족 화합물의 구체적인 예로서는, 피라지노[2, 3-f][1, 10]페난트롤린-2, 3-디카르보니트릴(약칭: PPDN), 2, 3, 6, 7, 10, 11-헥사시아노-1, 4, 5, 8, 9, 12-헥사아자트리페닐렌(약칭: HAT(CN)6), 2, 3-디페닐피리도[2, 3-b]피라진(약칭: 2PYPR), 2, 3-비스(4-플루오로페닐)피리도[2, 3-b]피라진(약칭: F2PYPR) 등을 들 수 있다.
그 외에도, 7, 7, 8, 8,-테트라시아노퀴노디메탄(약칭: TCNQ), 1, 4, 5, 8,-나프탈렌테트라카르본산 이무수물(약칭: NTCDA), 퍼플루오로펜타센, 구리 헥사데카플루오로프탈로시아닌(약칭: F16CuPc), N, N’-비스(2, 2, 3, 3, 4, 4, 5, 5, 6, 6, 7, 7, 8, 8, 8, 펜타데카플루오로옥틸-1, 4, 5, 8-나프탈렌테트라카르본산디이미드(약칭: NTCDI-C8F), 3’, 4’-디부틸-5, 5’’-비스(디시아노메틸렌)-5, 5’’-디히드로 2, 2’：5’, 2’’-테르티오펜(약칭: DCMT), 메타노플러렌(예를 들어,[6, 6]-페닐C61 부티르산 메틸 에스테르) 등을 전자 릴레이층(1105)에 이용할 수 있다.
<전자 주입 버퍼의 구성>
전자 주입 버퍼(1104)는 제 1 전하 발생 영역(1106)으로부터 발광물질을 포함하는 유기층(1103)에의 전자의 주입을 용이하게 하는 층이다. 전자 주입 버퍼(1104)를 제 1 전하 발생 영역(1106)과 발광물질을 포함하는 유기층(1103) 사이에 마련함으로써, 양자의 주입 장벽을 완화할 수 있다.
전자 주입 버퍼(1104)에는 알칼리금속, 알칼리토류금속, 희토류금속 및 이들의 화합물(알칼리금속 화합물(산화 리튬 등의 산화물, 할로겐화물, 탄산 리튬이나 탄산 세슘 등의 탄산염을 포함함), 알칼리토류금속 화합물(산화물, 할로겐화물, 탄산염을 포함함), 또는 희토류금속의 화합물(산화물, 할로겐화물, 탄산염을 포함함)) 등의 전자 주입성이 높은 물질을 이용하는 것이 가능하다.
또한, 전자 주입 버퍼(1104)가 전자 수송성이 높은 물질과 도너성 물질을 포함하여 형성되는 경우에는, 전자 수송성이 높은 물질에 대하여 질량비로, 0.001 이상 0.1 이하의 비율로 도너성 물질을 첨가하는 것이 바람직하다. 또한, 도너성 물질로서는, 알칼리금속, 알칼리토류금속, 희토류금속 및 이들의 화합물(알칼리금속 화합물(산화 리튬 등의 산화물, 할로겐화물, 탄산 리튬이나 탄산 세슘 등의 탄산염을 포함함), 알칼리토류금속 화합물(산화물, 할로겐화물, 탄산염을 포함함), 또는 희토류금속의 화합물(산화물, 할로겐화물, 탄산염을 포함함)) 외에, 테트라티아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 이용할 수도 있다. 또한, 전자 수송성이 높은 물질로서는, 앞서 설명한 발광물질을 포함하는 유기층(1103)의 일부에 형성할 수 있는 전자 수송층의 재료와 동일한 재료를 이용하여 형성할 수 있다.
이상과 같은 재료를 조합함으로써, 본 실시형태에 나타내는 발광소자를 제작할 수 있다. 이 발광소자로부터는, 상술한 발광물질로부터의 발광을 얻을 수 있고, 그 발광색은 발광물질의 종류를 변경함으로써 선택할 수 있다. 또한, 발광색이 다른 복수의 발광물질을 이용함으로써, 발광 스펙트럼의 폭을 넓혀, 예를 들어, 백색 발광을 얻을 수도 있다. 또한, 백색 발광을 얻는 경우에는, 서로 보색이 되는 발광색을 나타내는 발광물질을 이용하면 되고, 예를 들어, 보색이 되는 발광색을 나타내는 다른 층을 구비하는 구성 등을 이용할 수 있다. 구체적인 보색의 관계로는, 예를 들어, 청색과 황색 또는 청록색과 적색 등을 들 수 있다.
기판의 절연 표면 위에, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터를 구비하고, 해당 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 실시 형태 1 또는 실시 형태 2에 예시하는 방법에 의해 선택된 물과 반응하여 수소이온 또는 수소분자를 실질적으로 발생하기 어려운 불활성인 도전재료로 이루어지는 제 2 전극을 이용하여, 본 실시형태에 예시하는 발광소자를 형성할 수 있다.
또한, 본 실시형태에 나타내는 발광소자의 제작 방법으로서는, 드라이 프로세스(예를 들어, 진공 증착법 등), 웨트 프로세스(예를 들어, 잉크젯법, 스핀 코트법 등)를 불문하고, 여러 가지 방법을 이용하여 형성할 수 있다.
본 실시형태에 예시하는 발광소자의 구성을 적용하면, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 그 일함수의 대소에 관계없이 제 2 전극에 적용할 수 있다. 그리고, 본 실시형태에서 예시한 발광소자의 제 1 전극을 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속하면, 신뢰성이 우수한 산화물 반도체를 이용한 발광 장치를 설계할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시 형태와 적절히 조합할 수 있다.
(실시 형태 4)
본 실시형태에서는, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 제 2 전극에 적용한 발광소자를 구비하는 발광 표시 장치의 구성을 설명한다. 구체적으로는, 산화물 반도체를 채널 형성 영역에 이용한 인핸스먼트형의 역 스태거형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료가 적용된 제 2 전극의 사이에 발광물질을 포함하는 층을 구비한 일렉트로 루미네센스를 이용하는 발광소자를 구비하는 발광 표시 장치를 나타낸다. 또한, 일렉트로 루미네센스를 이용하는 발광소자는 발광재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로 전자는 유기 EL 소자, 후자는 무기 EL 소자라 불린다.
유기 EL 소자는 한 쌍의 전극 사이에 발광물질을 포함하는 유기층을 구비한다. 한 쌍의 전극간에 전압을 인가하면, 한쪽의 전극으로부터 전자가, 다른 한쪽의 전극으로부터 정공이 발광물질을 포함하는 유기층에 주입되고, 전류가 흐른다. 그리고, 그들 캐리어(전자 및 정공)가 재결합함으로써, 발광물질이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아올 때에 발광한다. 이러한 메커니즘으로부터, 이와 같은 발광소자는 전류 여기형 발광소자라 불린다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광재료의 입자를 바인더 내에 분산시킨 발광층을 갖는 것이고, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층 사이에 개재시키고, 또한, 그것을 전극 사이에 개재시킨 구조이며, 발광 메커니즘은 금속 이온의 내각(inner shell) 전자 천이를 이용하는 국부형 발광이다. 또한, 본 실시형태에서는, 발광소자로서 유기 EL 소자를 이용하는 경우에 대해서 설명했으나, 발광소자로서 무기 EL 소자를 적용하는 것도 가능하다.
<화소의 구성>
도 5는 본 실시형태에서 예시하는 발광 표시 장치가 구비하는 화소의 구성을 나타내는 등가회로도이다. 또한, 해당 화소는 디지털 시간 계조 구동 또는 아날로그 계조 구동 중 어떠한 구동 방법도 적용할 수 있다.
본 실시형태에서 예시하는 화소는 산화물 반도체층을 채널 형성 영역에 이용하는 n채널형 트랜지스터를 하나의 화소에 두 개 구비한다. 화소(6400)는 스위칭용 트랜지스터(6401), 발광소자 구동용 트랜지스터(6402), 발광소자(6404) 및 용량 소자(6403)를 가지고 있다. 스위칭용 트랜지스터(6401)는 게이트가 주사선(6406)에 접속되고, 제 1 전극(소스 전극층 및 드레인 전극층의 한쪽)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극층 및 드레인 전극층의 다른 한쪽)이 발광소자 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 발광소자 구동용 트랜지스터(6402)는 게이트가 용량 소자(6403)를 통해 전원선(6407)에 접속되고, 제 1 전극이 전원선(6407)에 접속되고, 제 2 전극이 발광소자(6404)의 제 1 전극(화소 전극)에 접속되어 있다. 발광소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다. 공통 전극(6408)은 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
또한, 발광소자(6404)의 제 2 전극(공통 전극(6408))에는 저전원 전위가 설정되어 있다. 또한, 저전원 전위란 전원선(6407)에 설정되는 고전원 전위에 비해 낮은 전위이며, 저전원 전위로서는 예를 들어, GND, 0V 등이 설정되어 있어도 좋다. 발광소자(6404)의 발광 개시 전압 이상이 되도록 고전원 전위와 저전원 전위를 설정하고, 그 전위차를 발광소자(6404)에 인가하여 전류를 흐르게 하고, 그리고 발광시킨다. 또한, 공통 전극(6408)에 고전원 전위, 전원선(6407)에 저전원 전위가 설정되어 있어도 좋다. 그 경우, 발광소자(6404)에 흐르는 전류가 반대가 되므로, 발광소자(6404)의 구성을 적절히 변경해도 좋다.
또한, 용량 소자(6403)는 발광소자 구동용 트랜지스터(6402)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 발광소자 구동용 트랜지스터(6402)의 게이트 용량은 채널 영역과 게이트 전극 사이에 형성되어 있어도 좋다. 또한, 스위칭용 트랜지스터(6401)에 오프 전류가 저감된 트랜지스터가 적용되어 있는 경우도, 용량 소자(6403)는 생략 가능하다. 오프 전류가 저감된 트랜지스터로서는, 산화물 반도체층을 채널 형성 영역에 이용한 트랜지스터를 그 예로 들 수 있다.
도 5의 등가회로로 표시되는 화소에 디지털 시간 계조 구동을 적용하는 경우의 동작에 대해서 설명한다. 전압 입력 전압 구동 방식의 경우에는, 발광소자 구동용 트랜지스터(6402)의 게이트에는 발광소자 구동용 트랜지스터(6402)가 충분히 온 하거나, 오프하거나 하는 두 상태가 되는 비디오 신호를 입력한다. 즉, 발광소자 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 발광소자 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 때문에, 전원선(6407)의 전압보다 높은 전압을 발광소자 구동용 트랜지스터(6402)의 게이트에 가한다. 또한, 신호선(6405)에는 (전원선전압 + 발광소자 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 가한다.
또한, 도 5의 등가회로로 표시되는 화소는 신호의 입력을 다르게 함으로써 디지털 시간 계조 구동에 대신하여 아날로그 계조 구동을 적용할 수 있다.
도 5의 등가회로로 표시되는 화소에 아날로그 계조 구동을 적용하는 경우, 발광소자 구동용 트랜지스터(6402)의 게이트에 발광소자(6404)의 순방향 전압에 발광소자 구동용 트랜지스터(6402)의 문턱값 전압 Vth를 부가한 값 이상의 전압을 가한다. 발광소자(6404)의 순방향 전압이란 원하는 휘도로 하는 경우의 전압을 나타내고 있으며, 적어도 발광 개시 전압을 넘는다. 또한, 발광소자 구동용 트랜지스터(6402)가 포화 영역에서 동작하도록 하는 비디오 신호를 입력함으로써, 발광소자(6404)에 전류를 흐르게 할 수 있다. 발광소자 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 때문에, 전원선(6407)의 전위는 발광소자 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광소자(6404)에 비디오 신호에 따른 전류를 흐르게 하고, 아날로그 계조 구동을 수행할 수 있다.
또한, 도 5에 나타내는 화소 구성은 이에 한정되지 않는다. 예를 들어, 도 5에 나타내는 화소에 새로이 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리회로 등을 추가해도 좋다. 또한, 발광소자 구동용 트랜지스터와 발광소자 사이에 전류 제어용 TFT를 접속하는 구성이어도 좋다.
<발광소자의 구성>
발광소자의 구성에 대해서, 도 6(A) 내지 도 6(C)에 나타내는 화소의 단면 구조를 이용하여 설명한다.
발광소자의 제 1 전극 또는 제 2 전극 중 적어도 하나는 가시광을 투과하는 도전막을 이용하여 형성하고, 발광소자로부터 발광을 추출한다. 발광을 추출하는 구조로서는, 발광소자가 형성된 기판을 통하지 않고, 해당 발광소자가 형성된 측으로 발광하는 상면 사출 구조, 발광소자가 형성된 기판을 통하여, 해당 발광소자가 형성되어 있지 않은 측으로 발광하는 하면 사출 구조, 및 기판의 발광소자가 형성된 측 및 기판을 통하여 기판의 다른 한쪽 측으로 발광을 추출하는 양면 사출 구조가 있다. 어떠한 사출 구조의 발광소자도 상술의 화소 구성에 조합시켜 이용할 수 있다.
상면 사출 구조의 발광소자에 대해서 도 6(A)를 이용하여 설명한다. 상면 사출 구조의 발광소자는 도 6(A)에 화살표로 나타내는 방향으로 광을 발한다.
도 6(A)에 단면도를 예시하는 발광 장치는 발광소자 구동용 트랜지스터(7401a)와 발광소자(7000a)를 갖는다. 발광소자(7000a)는 제 1 전극(7001a), 가시광을 투과하는 제 2 전극(7002a), 제 1 전극(7001a)와 제 2 전극(7002a) 사이의 발광물질을 포함하는 유기층(7003a)을 구비하고, 제 1 전극(7001a)은 트랜지스터(7401a)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다.
제 1 전극(7001a)은 발광물질을 포함하는 유기층(7003a)이 발하는 광을 효율적으로 반사하는 재료가 바람직하다. 그 이유는 광의 추출 효율을 향상할 수 있기 때문이다. 또한, 제 1 전극(7001a)을 적층 구조로 해도 좋다. 예를 들어, 발광물질을 포함하는 유기층(7003a)에 접하는 측에 가시광을 투과하는 도전막을 이용하고, 다른 한쪽에 광을 차광하는 막을 적층하여 이용할 수도 있다. 광을 차광하는 막으로서는, 발광물질을 포함하는 유기층이 발하는 광을 효율적으로 반사하는 금속막 등이 바람직하지만, 예를 들어, 흑색 안료를 첨가한 수지 등을 이용할 수도 있다.
제 2 전극(7002a)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 예를 들어, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 나타냄.), 인듐 아연 산화물, 산화규소를 첨가한 인듐 주석 산화물 등을 들 수 있다. 또한, 광을 투과하는 정도(바람직하게는 5nm~30nm 정도)의 금속 박막을 이용할 수도 있다. 예를 들어, 20nm의 막 두께를 갖는 알루미늄막을 제 2 전극(7002a)으로서 이용할 수 있다.
또한, 제 1 전극(7001a) 또는 제 2 전극(7002a) 중 어느 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
발광물질을 포함하는 유기층(7003a)은 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되어 있어도 좋다. 복수의 층으로 구성되어 있는 구성으로는, 양극 측으로부터 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층이 적층된 구성을 예로 들 수 있다. 또한, 발광층을 제외한 이들 층은 발광물질을 포함하는 유기층(7003a) 내에 반드시 모두 마련할 필요는 없다. 또한, 이들 층은 중복하여 마련할 수도 있다. 구체적으로는, 발광물질을 포함하는 유기층(7003a) 내에 복수의 발광층을 겹쳐 마련해도 좋고, 전자 주입층에 겹쳐 정공 주입층을 마련해도 좋다. 또한, 중간층으로서 전하 발생층 외에, 전자 릴레이층 등 다른 구성을 적절히 부가할 수 있다.
또한, 발광소자(7000a)는 제 1 전극(7001a)과, 인접하는 화소의 제 1 전극(7021a)의 단부를 덮는 격벽(7009a)을 구비한다. 격벽(7009a)은 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막 외에, 무기 절연막 또는 유기 폴리실록산막을 적용할 수 있다. 특히, 격벽(7009a)의 측면이 연속된 곡률을 가지고 형성되는 경사면이 되도록, 감광성 수지 재료를 이용하여 형성하는 것이 바람직하다. 격벽(7009a)에 감광성 수지 재료를 이용하는 경우, 레지스트 마스크를 형성하는 공정을 생략할 수 있다. 또한, 격벽을 무기 절연막으로 형성할 수도 있다. 무기 절연막을 격벽에 이용함으로써, 격벽에 포함되는 수분량을 저감할 수 있다. 불활성인 도전막을 제 2 전극에 이용하는 경우라 하더라도, 장기간의 사용에 따라 미량의 수소이온 또는 수소분자가 발생하는 가능성을 최대한 줄이기 위해서, 격벽 내의 수분량을 저감하는 구성이 바람직하다.
이어서, 하면 사출 구조의 발광소자에 대해서, 도 6(B)를 이용하여 설명한다. 하면 사출 구조의 발광소자는 도 6(B)에 화살표로 나타내는 방향으로 광을 발한다.
도 6(B)에 단면도를 예시하는 발광 장치는 발광소자 구동용 트랜지스터(7401b)와 발광소자(7000b)를 갖는다. 발광소자(7000b)는 가시광을 투과하는 제 1 전극(7001b), 제 2 전극(7002b), 제 1 전극(7001b)과 제 2 전극(7002b) 사이에 발광물질을 포함하는 유기층(7003b)을 구비하고, 제 1 전극(7001b)은 트랜지스터(7401b)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다.
제 1 전극(7001b)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 도 6(A)의 제 2 전극(7002a)에 이용할 수 있는 재료를 적용할 수 있다.
제 2 전극(7002b)은 발광물질을 포함하는 유기층(7003b)이 발하는 광을 효율적으로 반사하는 재료가 바람직하고, 도 6(A)의 제 1 전극(7001a)에 이용할 수 있는 재료를 적용할 수 있다.
또한, 제 1 전극(7001b) 또는 제 2 전극(7002b) 중 어느 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
발광물질을 포함하는 유기층(7003b)은 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되어 있어도 좋다. 발광물질을 포함하는 유기층(7003b)으로서는, 도 6(A)의 발광물질을 포함하는 유기층(7003a)에 이용할 수 있는 구성 및 재료를 적용할 수 있다.
또한, 발광소자(7000b)는 제 1 전극(7001b)과, 인접하는 화소의 제 1 전극(7021b)의 단부를 덮는 격벽(7009b)을 구비한다. 격벽(7009b)은 도 6(A)의 격벽(7009a)에 이용할 수 있는 구성 및 재료를 적용할 수 있다.
이어서, 양면 사출 구조의 발광소자에 대해서, 도 6(C)를 이용하여 설명한다. 양면 사출 구조의 발광소자는 도 6(C)에 화살표로 나타내는 방향으로 광을 발한다.
도 6(C)에 단면도를 예시하는 발광 장치는 발광소자 구동용 트랜지스터(7401c)와 발광소자(7000c)를 갖는다. 발광소자(7000c)는 가시광을 투과하는 제 1 전극(7001c), 가시광을 투과하는 제 2 전극(7002c), 제 1 전극(7001c)과 제 2 전극(7002c) 사이의 발광물질을 포함하는 유기층(7003c)을 구비하고, 제 1 전극(7001c)은 트랜지스터(7401c)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다.
제 1 전극(7001c) 및 제 2 전극(7002c)은 가시광을 투과하는 도전막을 이용한다. 가시광을 투과하는 도전막으로서는, 도 6(A)의 제 2 전극(7002a)에 이용할 수 있는 재료를 적용할 수 있다.
또한, 제 1 전극(7001c) 또는 제 2 전극(7002c) 중 어느 한쪽은 양극으로서 기능하고, 다른 한쪽은 음극으로서 기능한다. 양극으로서 기능하는 전극에는 일함수가 큰 물질이 바람직하고, 음극으로서 기능하는 전극에는 일함수가 작은 물질이 바람직하다.
발광물질을 포함하는 유기층(7003c)은 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되어 있어도 좋다. 발광물질을 포함하는 유기층(7003c)으로서는, 도 6(A)의 발광물질을 포함하는 유기층(7003a)에 이용할 수 있는 구성 및 재료를 적용할 수 있다.
또한, 발광소자(7000c)는 제 1 전극(7001c)과, 인접하는 화소의 제 1 전극(7021c)의 단부를 덮는 격벽(7009c)을 구비한다. 격벽(7009c)은 도 6(A)의 격벽(7009a)에 이용할 수 있는 구성 및 재료를 적용할 수 있다.
또한, 반도체 장치는 도 6(A) 내지 도 6(C)에 나타낸 구성에 한정되는 것은 아니며, 본 명세서에 개시하는 기술적 사위에 기초하는 각종 변형이 가능하다.
<발광 패널의 구성>
이어서, 반도체 장치의 일 예로서 일렉트로 루미네센스를 이용하는 발광소자를 구비하는 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서, 도 7(A) 및 7B를 이용하여 설명한다. 도 7(A)는 제 1 기판 위에 형성된 박막 트랜지스터 및 발광소자를 시일재를 이용하여 접합시킨 제 1 기판과 제 2 기판 사이에 밀봉한 발광 표시 패널의 평면도이다. 또한, 도 7(B)는 도 7(A)의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 마련된 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)를 둘러싸도록 하여, 시일재(4505)가 마련되어 있다. 또한, 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b) 위에 제 2 기판(4506)이 마련되어 있다.
화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)는 충전재(4507)와 함께, 제 1 기판(4501)과 시일재(4505)와 제 2 기판(4506)에 의해 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성인 기체 외에, 자외선 경화 수지 또는 열경화 수지를 이용할 수 있다. 충전재에 이용할 수 있는 수지의 예로서 PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 들 수 있다.
또한, 제 1 기판(4501) 위에 마련된 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)는 트랜지스터를 복수개 가지고 있고, 도 7(B)에서는 화소부(4502)에 포함되는 트랜지스터(4510)와 신호선 구동회로(4503a)에 포함되는 트랜지스터(4509)를 예시하고 있다.
구동회로용 트랜지스터(4509)의 산화물 반도체층의 채널 형성 영역과 겹쳐지는 위치의 절연층(4544) 위에 백게이트 전극(4540)이 마련되어 있다. 백게이트 전극(4540)을 산화물 반도체층의 채널 형성 영역과 겹쳐지는 위치에 마련함으로써, 바이어스-열스트레스 시험(BT 시험) 전후에 있어서의 트랜지스터(4509)의 문턱값 전압의 변화를 저감할 수 있다. 또한, 백게이트 전극(4540)은 전위가 트랜지스터(4509)의 게이트 전극층과 서로 동일해도 좋고, 달라도 좋으며, 제 2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 백게이트 전극(4540)의 전위가 GND, 0V 또는 플로팅 상태여도 좋다.
트랜지스터의 표면 요철을 저감하기 위해 평탄화 절연막으로서 기능하는 절연층(4544)으로 덮는 구성으로 되어 있다.
또한, 4511은 발광소자에 상당하고, 발광소자(4511)가 갖는 화소 전극인 제 1 전극(4517)은 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 또한, 발광소자(4511)의 구성은 제 1 전극(4517), 발광물질을 포함하는 유기층(4512), 제 2 전극(4513)을 구비한다.
격벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용하여 형성한다. 특히 감광성 재료를 이용하고, 제 1 전극(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
발광물질을 포함하는 유기층(4512)은 단수의 층으로 구성되어 있어도 좋고, 복수의 층이 적층되도록 구성되어 있어도 좋다.
발광소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극(4513) 및 격벽(4520) 위에 보호막을 형성해도 좋다. 보호막으로서는, 질화 규소막, 질화 산화 규소막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동회로(4503a, 4503b), 주사선 구동회로(4504a, 4504b) 및 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a, 4518b)로부터 공급되고 있다.
접속 단자 전극(4515)은 발광소자(4511)가 갖는 제 1 전극(4517)과 동일한 도전막으로 형성되고, 단자 전극(4516)은 트랜지스터(4509)가 갖는 소스 전극층 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와 이방성 도전막(4519)을 통해 전기적으로 접속되어 있다.
발광소자(4511)가 상면 사출 구조 또는 양면 사출 구조의 발광소자인 경우는, 광의 추출 방향에 위치하는 제 2 기판(4506)으로서 가시광을 투과하는 기판을 이용한다. 예를 들어, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름을 이용할 수 있다.
또한, 발광소자(4511)의 사출면에 편광판 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 마련해도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 마련해도 좋다. 예를 들어, 표면의 요철에 의해 반사광을 확산하고, 눈부심을 저감할 수 있는 안티글레어 처리를 실시할 수 있다.
또한, 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)를 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의해 형성된 구동회로를 이용하여 실장해도 좋다. 또한, 신호선 구동회로만 또는 일부만, 또는 주사선 구동회로만 또는 일부만을 별도로 형성하여 실장해도 좋으며, 도 7(A)와 도 7(B)의 구성에 한정되지 않는다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 발광 표시 장치(표시 패널)를 제작할 수 있다.
본 실시형태는 본 명세서에서 나타내는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
본 실시예에서는, 기판 위에 산화규소막과 유기막을 적층하여 마련하고, 해당 유기막에 중수를 도포한 후, 유기막에 접하여 도전막을 성막하고, 이어서, 산화규소막 내의 중수소의 존재량을 측정함으로써, 중수와 반응하여 중수소 이온 또는 중수소 분자를 발생하기 어려운 불활성인 도전재료를 선정했다. 특히, 본 실시예에서는 도전막으로서 은(Ag)을 이용한 시료와 알루미늄(Al)을 이용한 시료, 합 2종류의 시료를 제작, 평가하여 불활성인 도전재료를 선정했다.
또한, 채널 형성 영역에 산화물 반도체를 이용한 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층과 전기적으로 접속된 제 1 전극과, 상기 제 1 전극에 중첩하는 제 2 전극의 사이에 발광물질을 포함하는 유기층을 구비하는 반도체 장치의 제 2 전극에, 상술의 방법으로 선정한 재료로 이루어지는 도전막을 적용하여 반도체 장치를 제작했다.
상술의 반도체 장치의 설계 방법의 세부 사항에 대하여, 도 8(A) 내지 도 8(D) 및 도 9를 참조하여 설명한다. 또한, 본 실시예에서는 제 2 전극용 재료를 선정하기 위해서 반도체소자가 미리 형성된 기판을 2장 사용했다. 2장의 기판은 제 4 스텝을 제외하고, 제 1 스텝부터 제 6 스텝까지 동일한 처리를 실시했다. 또한, 제 7 스텝에서는 제 2 전극에 적합한 도전막을 적용한 발광 표시 장치를 제작했다. 또한, 비교를 위해서 제 2 전극에 적합하지 않은 도전막을 적용한 비교 표시 장치도 제작했다.
<제 1 스텝: 산화규소막의 형성>
채널 형성 영역에 In-Ga-Zn-O계 산화물 반도체를 이용한 트랜지스터(710)가 형성된 기판(705) 위에 산화규소막(716)을 형성했다. 본 실시예에서는 스퍼터링법을 이용하여 두께가 300nm인 산화규소막(716)을 형성했다. 또한, 트랜지스터(710)는 실시 형태 2에서 설명한 방법을 이용하여 형성했다.
<제 2 스텝: 유기막의 형성>
산화규소막(716) 위에 유기막(717)을 형성했다. 본 실시예에서는 두께 1.5㎛인 아크릴계의 유기막(717)을 형성했다.
<제 3 스텝: 중수의 도포>
기판(705)에 마련한 유기막(717)의 100mm×100mm의 범위에 5mL의 중수를 도포했다. 기판(705)은 중수를 도포하고 나서 10분간 유지한 후, 건조 공기를 내뿜어 건조했다(도 8(A) 참조).
<제 4 스텝: 도전막의 성막>
이어서, 기판(705)을 증착 장치에 반입하고, 유기막(717)에 접하여 도전막(702)을 형성했다. 도전막(702)이 활성인 도전재료, 구체적으로는 물 등과 반응하여 수소이온 또는 수소분자를 발생하는 재료이면, 유기막(717)에 흡착 또는 확산한 중수와 반응하고, 중수소 이온 또는 중수소 분자를 발생하게 된다(도 8(B) 참조).
본 실시예에서는, 2장의 기판(705) 중 한쪽에 도전막(702)으로서 은(Ag)을 100nm 성막하여 시료 1을 제작하고, 다른 한쪽에 알루미늄(Al)을 200nm 성막한 시료 2를 제작했다. 또한, 두 도전막(702) 모두 5×10－5 Pa의 진공중에서 저항 가열법을 이용하여 성막했다.
<제 5 스텝: 중수소 원자의 농도 측정>
이어서, 제 2 전극이 성막된 2장의 기판(705)(시료 1 및 시료 2)을 증착 장치로부터 꺼내어, 각각의 도전막(702)측으로부터 기판(705)을 향해 2차 이온 질량 분석(SIMS)을 수행했다(도 8(C) 참조). 2차 이온 질량 분석의 결과를 도 9에 나타낸다.
도 9의 가로축은 깊이를 나타내고, 세로축은 수소이온의 농도를 나타낸다. 가로축은 유기막(717)과 산화규소막(716)의 계면을 깊이 0으로 하고, 산화규소막 측을 양의 깊이로 했다. 세로축은 관측된 수소이온 강도를 산화규소막을 매트릭스로 하는 경우의 수소이온 농도로 환산하여 표시했다.
도 9로부터 도전막으로서 은(Ag)을 성막한 시료 1에서는 산화규소막(716)에 있어서 중수소 원자가 1×1017atoms/㎤ 관측되었다. 또한, 도전막으로서 알루미늄(Al)을 성막한 시료 2에서는 산화규소막(716)에 있어서 중수소 원자가 1×1018atoms/㎤ 관측되었다.
<제 6 스텝: 도전막의 선정>
상술의 2차 이온 질량 분석의 결과, 시료 1의 산화규소막(716)의 막 두께 방향의 중앙, 즉 계면으로부터 150nm의 부분에 포함되는 중수소 원자가 1×1015atoms/㎤ 이상 1×1017atoms/㎤ 이하의 농도가 되는 것으로부터, 시료 1에 이용한 은(Ag)은 유기막(717)에 흡착 또는 확산한 중수와 반응하기 어려운 불활성인 도전재료라고 판단할 수 있었다. 따라서, 본 실시예에서는 발광 표시 장치의 제 2 전극으로서 은 박막을 선정했다. 또한, 알루미늄(Al)은 비교 표시 장치의 제 2 전극의 제작에 선정했다.
<제 7 스텝: 선정한 도전막의 제 2 전극에의 적용>
기판(1705)은 In-Ga-Zn-O계 산화물 반도체를 채널 형성 영역에 이용한 트랜지스터(1720)와, 해당 트랜지스터(1720)의 소스 전극층 또는 드레인 전극층에 개구부(1718)를 통해 접속된 제 1 전극(1701)을 구비한다. 본 실시예에서는 산화규소를 포함하는 인듐 주석 산화물을 이용하여 제 1 전극(1701)을 형성하고, 하면 사출 구조의 발광소자로 했다.
본 실시예로 제작한 발광 표시 장치 및 비교 표시 장치의 발광소자의 구조를 도 10 및 표 1에 나타낸다. 발광소자는 기판(1705)에 마련한 제 1 전극(1701)과 제 2 전극(1702)의 사이에 발광물질을 포함하는 유기층(1703)을 개재하는 구성을 구비한다. 또한, 제 2 전극(1702)은 제 6 스텝에서 선정한 은 전극을 이용하고, 발광물질을 포함하는 유기층(1703)은 정공 주입층(1711), 정공 수송층(1712), 제 1 발광층(1713a), 제 2 발광층(1713b), 전자 수송층(1714) 및 전자 주입층(1715)이 차례로 적층된 구조를 갖는다.
제 1
전극		 정공
주입층		 정공
수송층		 제 1
발광층		 제 2
발광층		 전자
수송층		 제 1
전자
주입층		 제 2
전자
주입층		 제 2
전극


발광
표시장치		 ITOS NPB:MoOx
(=2:0.222)		 NPB PCCPA:Rubrene
(=1:0.01)		 CzPA:PCBAPA
(=1:0.1)
 Alq3
LiF
 Ag:Mg
(=0.5:0.05)
 Ag
110nm 200nm 10nm 20nm 30nm 30nm 1nm 5nm 100nm

비교
표시장치		 ITOS NPB:MoOx
(=2:0.222)		 NPB PCCPA:Rubrene
(=1:0.01)		 CzPA:PCBAPA
(=1:0.1)
 Alq3
LiF
 - Al
110nm 200nm 10nm 20nm 30nm 30nm 1nm - 200nm
또한, 발광소자의 재료로서는, 산화규소를 포함하는 인듐 주석 산화물(약칭: ITSO), 4, 4’-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 산화 몰리브덴, 9-페닐-9’-[4-(10-페닐-9-안트릴)페닐]-3, 3’-비(9H-카르바졸)(약칭: PCCPA), 9-[4-(N-카르바졸릴)]페닐-10-페닐안트라센(약칭: CzPA), 4-(10-페닐-9-안트릴)-4’-(9-페닐-9H-카르바졸-3-일)트리페닐아민(약칭: PCBAPA), 트리스(8-퀴놀리노라토)알루미늄(약칭: Alq3)을 이용했다.
이위에 의해 얻어진 발광 표시 장치 및 비교 표시 장치를 대기에 노출되지 않도록 질소 분위기의 글러브 박스 내에 있어서 밀봉했다.
(평가 결과)
제 2 전극에 은(Ag)을 이용한 발광 표시 장치와 제 2 전극에 알루미늄(Al)을 이용한 비교 표시 장치를 80℃의 환경하에서 20분간 보존했다. 20분의 보존 종료 후, 각각의 표시 장치에 체크 무늬(체커라고도 함) 상태의 표시를 수행하는 신호를 입력하여 표시를 시도한 결과를 도 11(A)와 도 11(B)에 나타낸다. 제 2 전극에 은(Ag)을 이용한 발광 표시 장치는 정상적으로 동작했다(도 11(A) 참조). 그러나, 제 2 전극에 알루미늄(Al)을 이용한 비교 표시 장치는 정상적으로 동작하지 않았다(도 11(B) 참조).
101 : 전극 102 : 전극
103 : 유기층 402 : 도전막
405 : 기판 410 : 트랜지스터
416 : 산화규소막 417 : 유기막
450 : 질소 분위기하 502 : 도전막
505 : 기판 506 : 보호 절연층
507 : 게이트 절연층 510 : 설계용 트랜지스터
511 : 게이트 전극층 515a : 소스 전극층
515b : 드레인 전극층 516 : 절연층
517 : 절연층 518 : 개구부
530 : 산화물 반도체막 531 : 산화물 반도체층
601 : 전극 702 : 도전막
705 : 기판 710 : 트랜지스터
716 : 산화규소막 717 : 유기막
1101 : 양극 1102 : 음극
1103 : 유기층 1104 : 전자 주입 버퍼
1105 : 전자 릴레이층 1106 : 전하 발생 영역
1401 : 전극 1402 : 전극
1403 : 유기층 1405 : 기판
1410 : 트랜지스터 1505 : 기판
1510 : 트랜지스터 1601 : 전극
1602 : 전극 1603 : 유기층
1701 : 전극 1702 : 전극
1703 : 유기층 1705 : 기판
1711 : 정공 주입층 1712 : 정공 수송층
1713a : 발광층 1713b : 발광층
1714 : 전자 수송층 1715 : 전자 주입층
1718 : 개구부 1720 : 트랜지스터
4501 : 기판 4502 : 화소부
4503a, 4503b : 신호선 구동회로 4504a, 4504b : 주사선 구동회로
4505 : 시일재 4506 : 기판
4507 : 충전재 4509 : 트랜지스터
4510 : 트랜지스터 4511 : 발광소자
4512 : 유기층 4513 : 전극
4515 : 접속 단자 전극 4516 : 단자 전극
4517 : 전극 4518a : FPC
4519 : 이방성 도전막 4520 : 격벽
4540 : 백게이트 전극 4544 : 절연층
6400 : 화소 6401 : 스위칭용 트랜지스터
6402 : 발광소자 구동용 트랜지스터 6403 : 용량 소자
6404 : 발광소자 6405 : 신호선
6406 : 주사선 6407 : 전원선
6408 : 공통 전극 7000a : 발광소자
7000b : 발광소자 7000c : 발광소자
7001a : 전극 7001b : 전극
7001c : 전극 7002a : 전극
7002b : 전극 7002c : 전극
7003a : 유기층 7003b : 유기층
7003c : 유기층 7009a : 격벽
7009b : 격벽 7009c : 격벽
7021a : 전극 7021b : 전극
7021c : 전극 7401a : 트랜지스터
7401b : 트랜지스터 7401c : 트랜지스터

Claims (16)

  1. 채널 형성 영역에 산화물 반도체를 포함하는 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극과,
    상기 제 1 전극과 상기 제 1 전극에 중첩되어 있는 제 2 전극 사이에 제공되어 있는 발광 물질을 포함하는 유기층을 포함하는 반도체 장치를 설계하는 방법에 있어서,
    기판의 한 면 위에 산화 실리콘막을 형성하고,
    상기 산화 실리콘막을 덮도록 유기막을 형성하고,
    상기 유기막을 중수로 도포하고,
    상기 유기막과 접하여 도전막을 형성하고,
    상기 산화 실리콘막 중의 중수소 원자의 농도를 측정하고,
    상기 중수소 원자가 1 X 1015 atoms/cm3 이상 1 X 1017 atoms/cm3 이하의 농도가 되는 도전 재료를 선정하고,
    상기 선정된 도전재료를 상기 제 2 전극에 적용한, 반도체 장치 설계 방법.
  2. 제 1 항에 있어서,
    상기 산화 실리콘막 내의 상기 중수소 원자의 농도는 2차 이온 질량 분석에 의해 측정되는, 반도체 장치 설계 방법.
  3. 제 1 항에 있어서,
    상기 도전막이 형성되기 전에 상기 중수를 부분적으로 제거하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  4. 제 1 항에 있어서,
    상기 산화 실리콘막이 형성되기 전에 배리어층을 형성하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  5. 채널 형성 영역에 산화물 반도체를 포함하는 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극과,
    상기 제 1 전극과 상기 제 1 전극에 중첩되어 있는 제 2 전극 사이에 제공되어 있는 발광 물질을 포함하는 유기층을 포함하는 반도체 장치를 설계하는 방법에 있어서,
    기판의 한 면 위에 산화 실리콘막을 형성하고,
    상기 산화 실리콘막을 덮도록 유기막을 형성하고,
    상기 기판에 습기를 제거하고,
    상기 유기막을 중수로 도포하고,
    상기 유기막과 접하여 도전막을 형성하고,
    상기 산화 실리콘막 중의 중수소 원자의 농도를 측정하고,
    상기 중수소 원자가 1 X 1015 atoms/cm3 이상 1 X 1017 atoms/cm3 이하의 농도가 되는 도전 재료를 선정하고,
    상기 선정된 도전재료를 상기 제 2 전극에 적용한, 반도체 장치 설계 방법.
  6. 제 5 항에 있어서,
    상기 산화 실리콘막 내의 상기 중수소 원자의 농도는 2차 이온 질량 분석에 의해 측정되는, 반도체 장치 설계 방법.
  7. 제 5 항에 있어서,
    상기 도전막이 형성되기 전에 상기 중수를 부분적으로 제거하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  8. 제 5 항에 있어서,
    상기 산화 실리콘막이 형성되기 전에 배리어층을 형성하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  9. 채널 형성 영역에 산화물 반도체를 포함하는 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극과,
    상기 제 1 전극과 상기 제 1 전극에 중첩되어 있는 제 2 전극 사이에 제공되어 있는 발광 물질을 포함하는 유기층을 포함하는 반도체 장치를 설계하는 방법에 있어서,
    기판의 절연면 위에 채널 형성 영역에 설계용 산화물 반도체를 포함하는 설계용 인핸스먼트형 트랜지스터를 형성하고,
    설계용 상기 트랜지스터를 덮도록 설계용 산화물 절연층을 형성하고,
    설계용 상기 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극을 형성하고,
    상기 설계용 제 1 전극을 중수로 도포하고,
    상기 설계용 제 1 전극에 접하여 도전막을 형성하고,
    상기 설계용 산화물 반도체의 중수소 원자 농도를 측정하고,
    상기 중수소 원자가 1 X 1015 atoms/cm3 이상 1 X 1017 atoms/cm3 이하의 농도가 되는 도전 재료를 선정하고,
    상기 선정된 도전재료를 상기 제 2 전극에 적용한, 반도체 장치 설계 방법.
  10. 제 9 항에 있어서,
    상기 산화 실리콘막 내의 중수소 원자의 농도는 2차 이온 질량 분석에 의해 측정되는, 반도체 장치 설계 방법.
  11. 제 9 항에 있어서,
    상기 도전막이 형성되기 전에 상기 중수를 부분적으로 제거하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  12. 제 9 항에 있어서,
    상기 산화 절연층 위에 평탄화된 절연층을 형성하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  13. 채널 형성 영역에 산화물 반도체를 포함하는 인핸스먼트형 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속된 제 1 전극과,
    상기 제 1 전극과 상기 제 1 전극에 중첩되어 있는 제 2 전극 사이에 제공되어 있는 발광 물질을 포함하는 유기층을 포함하는 반도체 장치를 설계하는 방법에 있어서,
    기판의 절연면 위에 채널 형성 영역에 설계용 산화물 반도체를 포함하는 설계용 인핸스먼트형 트랜지스터를 형성하고,
    설계용 상기 트랜지스터를 덮도록 설계용 산화물 절연층을 형성하고,
    상기 산화물 절연층 위에 보호 절연층을 형성하고,
    상기 트랜지스터의 소스 전극층 또는 드레인 전극층에 전기적으로 접속하는 제 1 전극을 형성하고,
    상기 설계용 제 1 전극을 중수로 도포하고,
    상기 설계용 제 1 전극에 접하여 도전막을 형성하고,
    상기 설계용 산화물 반도체의 중수소 원자 농도를 측정하고,
    상기 중수소 원자가 1 X 1015 atoms/cm3 이상 1 X 1017 atoms/cm3 이하의 농도가 되는 도전 재료를 선정하고,
    상기 선정된 도전재료를 상기 제 2 전극에 적용한, 반도체 장치 설계 방법.
  14. 제 13 항에 있어서,
    상기 산화 실리콘막 내의 중수소 원자의 농도는 2차 이온 질량 분석에 의해 측정되는, 반도체 장치 설계 방법.
  15. 제 13 항에 있어서,
    상기 도전막이 형성되기 전에 상기 중수를 부분적으로 제거하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
  16. 제 15 항에 있어서,
    상기 산화 절연층 위에 평탄화된 절연층을 형성하는 스텝을 더 포함하는, 반도체 장치 설계 방법.
KR1020110085093A 2010-08-27 2011-08-25 반도체 장치의 설계 방법 KR20120020073A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-191420 2010-08-27
JP2010191420 2010-08-27

Publications (1)

Publication Number Publication Date
KR20120020073A true KR20120020073A (ko) 2012-03-07

Family

ID=45697785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085093A KR20120020073A (ko) 2010-08-27 2011-08-25 반도체 장치의 설계 방법

Country Status (3)

Country Link
US (1) US8592261B2 (ko)
JP (1) JP5864163B2 (ko)
KR (1) KR20120020073A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9627515B2 (en) * 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
RU2601044C2 (ru) * 2015-02-04 2016-10-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тамбовский государственный технический университет" ФГБОУ ВПО ТГТУ Способ формирования углеродных нанообъектов на ситалловых подложках
TW202204662A (zh) * 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4704006B2 (ja) * 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法、並びに電子機器
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR101523358B1 (ko) * 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011102217A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012069519A (ja) 2012-04-05
US20120052602A1 (en) 2012-03-01
JP5864163B2 (ja) 2016-02-17
US8592261B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
JP6240268B2 (ja) 半導体装置の作製方法
JP7032509B2 (ja) 表示装置
JP6259870B2 (ja) 半導体装置の作製方法
US8592261B2 (en) Method for designing semiconductor device
KR101955182B1 (ko) 발광 소자, 발광 장치, 전자기기, 및 조명 장치
US10283532B2 (en) Semiconductor device and display device including the semiconductor device
US9502676B2 (en) Light-emitting panel, light-emitting device using the light-emitting panel, and method for manufacturing the light-emitting panel
US8158991B2 (en) Light-emitting element, light-emitting device, electronic device, and lighting device
KR20160124285A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20140013513A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR102477631B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2011077028A (ja) 有機ｅｌ表示装置
KR20190002777A (ko) 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JPWO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
CN111276628A (zh) 电致发光显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application