CN107507868A - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents
一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN107507868A CN107507868A CN201710769888.9A CN201710769888A CN107507868A CN 107507868 A CN107507868 A CN 107507868A CN 201710769888 A CN201710769888 A CN 201710769888A CN 107507868 A CN107507868 A CN 107507868A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- conductive layer
- tft
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 299
- 239000011241 protective layer Substances 0.000 claims abstract description 139
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 99
- 239000002184 metal Substances 0.000 claims description 99
- 239000010408 film Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 32
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000004411 aluminium Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910017083 AlN Inorganic materials 0.000 claims description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 abstract description 8
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 8
- 230000005012 migration Effects 0.000 abstract description 8
- 238000013508 migration Methods 0.000 abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- -1 gate electrode Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置，其中，该薄膜晶体管包括：栅电极和源漏电极，栅电极和/或源漏电极为包括保护层和导电层的电极，保护层包括：设置在导电层表面的第一保护层和设置在导电层侧面的第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
Description
技术领域
本发明实施例涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
随着薄膜晶体管(Thin Film Transistor，简称TFT)液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数字电子设备中。薄膜晶体管TFT可以包括：有源层、栅绝缘层、栅电极、层间绝缘层、源漏电极和钝化层。
然而，薄膜晶体管在高温高湿的环境下，电极结构的表面易产生气泡甚至破裂进而影响其导电性，降低了薄膜晶体管的良品率。
发明内容
为了解决上述技术问题，本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，改善了电极的导电性，提高了薄膜晶体管的良品率。
为了达到本发明目的，本发明实施例提供了一种薄膜晶体管，包括：栅电极和源漏电极；
栅电极和/或源漏电极为包括保护层和导电层的电极；所述保护层包括：设置在所述导电层表面的第一保护层和设置在导电层侧面的第二保护层，所述第二保护层用于阻隔氧化硅。
进一步地，所述第一保护层包括：第一金属层和第二金属层，所述第一金属层设置在导电层靠近基底的下表面，所述第二金属层设置在导电层远离基底的上表面。
进一步地，所述第二保护层的高度等于所述导电层的厚度。
进一步地，所述第二保护层设置在所述第一金属层、所述导电层和所述第二金属层的侧面，所述第二保护层的高度等于第一金属层、导电层和第二金属层的厚度之和。
进一步地，所述第二保护层的材料包括：氮化铝。
进一步地，所述第二保护层的厚度为5-50纳米。
进一步地，第一金属层和第二金属层的材料包括：钼。
进一步地，导电层的材料包括：铝。
另外，本发明实施例还提供一种阵列基板，包括薄膜晶体管。
另外，本发明实施例还提供一种显示装置，包括阵列基板。
另外，本发明实施例还提供一种薄膜晶体管制作方法，包括：
在基底上形成导电层和设置在导电层表面的第一保护层；
在所述导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极，其中，保护层包括：第一保护层和第二保护层，所述第二保护层用于阻隔氧化硅。
进一步地，所述在基底上形成导电层和设置在导电层表面的第一保护层包括：
在基底上依次沉积第一金属薄膜、导电薄膜和第二金属薄膜；
通过构图工艺形成第一金属层、导电层和第二金属层，其中，第一保护层包括：第一金属层和第二金属层。
进一步地，所述在所述导电层的侧面形成第二保护层包括：
采用氮气等离子工艺对所述导电层进行处理，形成设置在导电层的侧面的第二保护层。
进一步地，所述在所述导电层的侧面形成第二保护层包括：
在形成有第一金属层、导电层和第二金属层的基底上沉积保护层薄膜；
通过构图工艺在第一金属层、导电层和第二金属层的侧面形成第二保护层。
进一步地，所述电极为栅电极和/或源漏电极。
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，其中，该薄膜晶体管包括：栅电极和源漏电极，栅电极和/或源漏电极为包括保护层和导电层的电极，保护层包括：设置在导电层表面的第一保护层和设置在导电层侧面的第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为传统薄膜晶体管的简化结构示意图；
图2为本发明实施例一提供的电极的结构示意图；
图3为本发明实施例一提供的薄膜晶体管的结构示意图；
图4为本发明实施例二提供的电极的结构示意图；
图5为本发明实施例二提供的薄膜晶体管的结构示意图；
图6为本发明实施例三提供的薄膜晶体管制作方法的流程图；
图6A为本发明实施例三提供的薄膜晶体管制作方法的示意图一；
图6B为本发明实施例三提供的薄膜晶体管制作方法的示意图二；
图6C为本发明实施例三提供的薄膜晶体管制作方法的示意图三；
图6D为本发明实施例三提供的薄膜晶体管制作方法的示意图四；
图7A为本发明实施例四提供的薄膜晶体管制作方法的示意图一；
图7B为本发明实施例四提供的薄膜晶体管制作方法的示意图二。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
图1为传统薄膜晶体管的简化结构示意图，如图1所述，在基底1上形成电极，电极之上设置材料为氧化硅的绝缘层5，电极包括：材料为钼的第一层2、材料为铝的第二层3和材料为钼的第三层4，其中，电极为栅电极或源漏电极，当电极为栅电极时，在顶栅结构中该绝缘层可以为层间绝缘层，在底栅结构中该绝缘层可以为栅绝缘层，当电极为源漏电极时，绝缘层为钝化层。在实际制作过程中，在形成绝缘层5之前，第二层3的边缘部分会被氧化形成氧化铝，因此，形成绝缘层5之后，第二层3边缘的氧化铝会与氧化硅接触。
发明人发现，薄膜晶体管在制成之后，需要将其放置在高温高湿的环境下进行信赖性评价，氧化硅中始终存在氢原子，由于氧化铝的原子间隙比较大，在高温高湿的环境下，氢原子会随性“游走”，打破金属铝和氧化铝之间的联系，使得一部分铝原子可自由运动，从而在金属铝的一侧形成很多坑，随着坑的不断长大，“游走”的氢原子具有足够的空间形成氢分子并对金属铝的表面产生压力，当坑的直径大到某一临界尺寸时，金属铝的表面就会被撑得发生塑性变形，并向外鼓出形成气泡，而气泡密度足够大时，形成气泡的金属铝的表面会破裂，导致第二层的接触电阻不均匀甚至第二层的金属断裂，严重影响了电极的导电性，降低了薄膜晶体管的良品率。
实施例一
图2为本发明实施例一提供的电极的结构示意图；图3为本发明实施例一提供的薄膜晶体管的结构示意图，如图2和3所示，薄膜晶体管包括：栅电极23和源漏电极25，栅电极23和/或源漏电极25为包括保护层和导电层10的电极，保护层包括：设置在导电层10表面的第一保护层和设置在导电层10侧面的第二保护层13，第二保护层13用于阻隔氧化硅。
在本实施例中，薄膜晶体管还包括：设置在基底20上的有源层21、栅绝缘层22、层间绝缘层24和钝化层26，需要说明的是，薄膜晶体管的结构可以为顶栅结构，也可以为底栅结构，图3是以顶栅结构为例进行说明的，另外，图3还是以栅电极和源漏电极均为本发明实施例提供的电极为例进行说明的。
具体的，第一保护层包括：第一金属层11和第二金属层12，第一金属层11设置在导电层10靠近基底20的下表面，第二金属层12设置在导电层10远离基底20的上表面，需要了解的是，第一金属层11在基底20上的正投影大于或者等于导电层10在基底20上的正投影，导电层10在基底20上的正投影大于或者等于第二金属层12在基底20上的正投影，导电层10的形状可以为棱台或棱柱结构，或者还可以为圆台或圆柱结构，第一金属层11和第二金属层12的形状与导电层10的形状相同，本发明实施例对此不作任何限定。
其中，第二保护层13设置在导电层10的侧面，且第二保护层13的高度h等于导电层10的厚度。需要了解的是，第二保护层13靠近基底20的下表面的长度l1的两倍与导电层10靠近基底10的下表面的长度l2之和小于或等于第一金属层11远离基底20的上表面的长度。
可选地，第一金属层11和第二金属层12的材料包括钼。需要说明的是，第一金属层11和第二金属层12不仅可以导电，还可以用于保护导电层10，避免导电层被氧化。
可选地，导电层10的材料包括：铝。
可选地，第二保护层13的材料包括：氮化铝，需要说明的是，第二保护层13还可以为其他的氢的渗透能力较弱的材料，本发明对此不作任何限定。
具体的，第二保护层13的形状与导电层10的形状有关，若导电层10的形状为棱台或棱柱，则第二保护层13的横截面的形状为平行四边形，若导电层10的形状为圆台或圆柱，则第二保护层13的横截面的形状为矩形，本发明对此不作任何限定。
可选地，第二保护层13的厚度为5-50纳米。
本发明实施例提供的薄膜晶体管，包括：栅电极和源漏电极，栅电极和/或源漏电极为包括保护层和导电层的电极，保护层包括：设置在导电层表面的第一保护层和设置在导电层侧面的第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
实施例二
图4为本发明实施例二提供的电极的结构示意图；图5为本发明实施例二提供的薄膜晶体管的结构示意图，如图4和5所示，薄膜晶体管包括：栅电极23和源漏电极25，栅电极23和/或源漏电极25为包括保护层和导电层10的电极，包括：设置在导电层10表面的第一保护层和设置在导电层10侧面的第二保护层13，第二保护层13用于阻隔氧化硅。
在本实施例中，薄膜晶体管还包括：设置在基底20上的有源层21、栅绝缘层22、层间绝缘层24和钝化层26，需要说明的是，薄膜晶体管的结构可以为顶栅结构，也可以为底栅结构，图5是以顶栅结构为例进行说明的，另外，图5还是以栅电极和源漏电极均为本发明实施例提供的电极为例进行说明的。
具体的，第一保护层包括：第一金属层11和第二金属层12，第一金属层11设置在导电层10靠近基底20的下表面，第二金属层12设置在导电层10远离基底20的上表面，需要了解的是，第一金属层11在基底20上的正投影大于或者等于导电层10在基底20上的正投影，导电层10在基底20上的正投影大于或者等于第二金属层12在基底20上的正投影，导电层10的形状可以为棱台或棱柱结构，或者还可以为圆台或圆柱结构，第一金属层11和第二金属层12的形状为导电层10的形状相同，本发明实施例对此不作任何限定。
其中，第二保护层13设置在第一金属层11、导电层10和第二金属层12的侧面，且第二保护层13的高度h等于第一金属层11、导电层10和第二金属层12的厚度之和。
可选地，第一金属层11和第二金属层12的材料包括钼。需要说明的是，第一金属层11和第二金属层12不仅可以导电，还可以用于保护导电层10，避免导电层被氧化。
可选地，导电层10的材料包括：铝。
可选地，第二保护层13的材料包括：氮化铝，需要说明的是，第二保护层13还可以为其他的氢的渗透能力较弱的材料，本发明对此不作任何限定。
具体的，第二保护层13的形状与导电层的形状有关，若导电层的形状为棱台或棱柱，则第二保护层13的横截面的形状为平行四边形，若导电层的形状为圆台或圆柱，则第二保护层13的横截面的形状为矩形，本发明对此不作任何限定。
可选地，第二保护层13的厚度为5-50纳米。
本发明实施例提供的薄膜晶体管，包括：栅电极和源漏电极，栅电极和/或源漏电极为包括保护层和导电层的电极，保护层包括：设置在导电层表面的第一保护层和设置在导电层侧面的第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
实施例三
基于实施例一的发明构思，本发明实施例三提供了一种薄膜晶体管制作方法，图6为本发明实施例三提供的薄膜晶体管制作方法的流程图，如图6所示，该制作方法具体包括以下步骤：
步骤S1、在基底上形成导电层和设置在导电层表面的第一保护层。
具体的，步骤S1具体包括：
步骤S11、在基底上依次沉积第一金属薄膜、导电薄膜和第二金属薄膜。
具体的，采用化学气相沉积(chemical vapor deposition，简称CVD)工艺、蒸镀工艺或溅射工艺等方法沉积第一金属薄膜、导电薄膜和第二金属薄膜。
可选地，第一金属薄膜和第二金属薄膜的材料均为钼，导电薄膜的材料为铝。
步骤S12、通过构图工艺形成第一金属层、导电层和第二金属层。
其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。第一保护层包括：第一金属层和第二金属层。
需要了解的是，第一金属层在基底上的正投影大于或者等于导电层在基底上的正投影，导电层在基底上的正投影大于或者等于第二金属层在基底上的正投影，导电层的形状可以为棱台或棱柱结构，或者还可以为圆台或圆柱结构，第一金属层和第二金属层的形状为导电层的形状相同，本发明实施例对此不作任何限定。
步骤S2、在导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极。
其中，保护层包括：第一保护层和第二保护层，第二保护层用于阻隔氧化硅。
具体的，步骤S2具体包括：采用氮气等离子工艺对导电层进行处理，形成设置在导电层的侧面的第二保护层。
其中，第二保护层的材料为氮化铝，第二保护层的厚度为5-50纳米，需要说明的是，第二保护层的厚度根据氮气的含量所确定，本发明对此不作任何限定。
在本实施例中，通过采用氮气等离子工艺简化了工艺，避免使用掩膜板，降低了制作工艺的复杂度，简化了薄膜晶体管的制作工艺。
在本实施例中，电极为栅电极和/或源漏电极。
本发明实施例提供的薄膜晶体管制作方法，包括：在基底上形成导电层和设置在导电层表面的第一保护层，在导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极，其中，保护层包括：第一保护层和第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
下面结合图6A-6D，以顶栅结构的薄膜晶体管，且栅电极和源漏电极同时包括导电层和保护层为例，进一步地具体描述本发明实施例三提供的薄膜晶体管制作方法。其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤101、在基底20上形成有源层21和栅绝缘层22，具体如图6A所示。
具体的，基底20的材料可以为玻璃或塑料，本发明实施例不作任何限定；进一步地，在形成有源层21之前，可对基底20进行预清洗操作。
具体的，有源层21的材料为多晶硅。
可选地，栅绝缘层22的材料可以为氧化硅和/或氮化硅。
步骤102、在形成有源层21和栅绝缘层22的基底20上沉积第一金属薄膜110、导电薄膜120和第二金属薄膜130，具体如图6B所示。
具体的，采用CVD工艺、蒸镀工艺或溅射工艺等方法沉积第一金属薄膜110、导电薄膜120和第二金属薄膜130。
其中，第一金属薄膜110和第二金属薄膜130的材料为钼，导电薄膜120的材料为铝。
步骤103、通过构图工艺处理第一金属薄膜110、导电薄膜120和第二金属薄膜130，形成第一金属层11、导电层10和第二金属层12，具体如图6C所示。
其中，第一保护层包括：第一金属层11和第二金属层12。
步骤104、采用氮气等离子工艺对导电层10进行处理，形成设置在导电层10的侧面的第二保护层13，形成包括保护层和导电层的栅电极23，具体如图6D所示。
其中，保护层包括：第一金属层11、第二金属层12和第二保护层13。
步骤105、在基底20上形成层间绝缘层24、源漏电极25和钝化层26，具体如图3所示。
其中，层间绝缘层24和钝化层26的材料均为氧化硅。
具体的，源漏电极25采用步骤102-104的工艺制成，在此不再赘述。
实施例四
基于实施例二的发明构思，本发明实施例四提供了一种薄膜晶体管制作方法，该制作方法具体包括以下步骤：
步骤S1、在基底上形成导电层和设置在导电层表面的第一保护层。
具体的，步骤S1具体包括：
步骤S11、在基底上依次沉积第一金属薄膜、导电薄膜和第二金属薄膜。
具体的，采用化学气相沉积(chemical vapor deposition，简称CVD)工艺、蒸镀工艺或溅射工艺等方法沉积第一金属薄膜、导电薄膜和第二金属薄膜。
可选地，第一金属薄膜和第二金属薄膜的材料均为钼，导电薄膜的材料为铝。
步骤S12、通过构图工艺形成第一金属层、导电层和第二金属层。
其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。第一保护层包括：第一金属层和第二金属层。
需要了解的是，第一金属层在基底上的正投影大于或者等于导电层在基底上的正投影，导电层在基底上的正投影大于或者等于第二金属层在基底上的正投影，导电层的形状可以为棱台或棱柱结构，或者还可以为圆台或圆柱结构，第一金属层和第二金属层的形状为导电层的形状相同，本发明实施例对此不作任何限定。
步骤S2、在导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极。
其中，保护层包括：第一保护层和第二保护层，第二保护层用于阻隔氧化硅。
具体的，步骤S2具体包括：
步骤S21、在形成有第一金属层、导电层和第二金属层的基底上沉积保护层薄膜。
具体的，采用化学气相沉积(chemical vapor deposition，简称CVD)工艺、蒸镀工艺或溅射工艺等方法沉积保护层薄膜。
其中，保护层薄膜的材料为氮化铝，保护层薄膜的厚度为5-50纳米。
步骤S22、通过构图工艺在第一金属层、导电层和第二金属层的侧面形成第二保护层。
在本实施例中，电极为栅电极和/或源漏电极。
本发明实施例提供的薄膜晶体管制作方法，包括：在基底上形成导电层和设置在导电层表面的第一保护层，在导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极，其中，保护层包括：第一保护层和第二保护层，第二保护层用于阻隔氧化硅，通过在电极的导电层的侧面设置阻隔氧化硅的第二保护层，避免了氧化硅中的氢从导电层的侧面“游走”并进入导电层而导致的电极的接触电阻不均匀甚至断裂，进而改善了薄膜晶体管中电极的导电性，提高了薄膜晶体管的良品率。
下面结合图7A-7B，以顶栅结构的薄膜晶体管，且栅电极和源漏电极同时包括导电层和保护层为例，进一步地具体描述本发明实施例四提供的薄膜晶体管制作方法。其中，构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤201、在基底20上形成有源层21和栅绝缘层22，在形成有源层21和栅绝缘层22的基底20上沉积第一金属薄膜、导电薄膜和第二金属薄膜，通过构图工艺处理第一金属薄膜、导电薄膜和第二金属薄膜，形成第一金属层11、导电层10和第二金属层12。
具体的，本实施例中的步骤201具体参考本发明实施例三中的步骤101-103，在此不再赘述。
步骤202、在形成有第一金属层11、导电层10和第二金属层12的基底20上沉积保护层薄膜100，具体如图7A所示。
其中，保护层薄膜100的材料为氮化铝，保护层薄膜100的厚度为5-50纳米。
步骤203、通过构图工艺处理保护层薄膜100，形成设置在第一金属层11、导电层10和第二金属层12侧面的第二保护层13，以形成包括导电层和保护层的栅电极23，具体如图7B所示。
其中，保护层包括：第一金属层11、第二金属层12和第二保护层13。
步骤204、在基底20上形成层间绝缘层24、源漏电极25和钝化层26，具体如图5所示。
其中，层间绝缘层24和钝化层26的材料均为氧化硅。
具体的，源漏电极25采用步骤201-203的工艺制成，在此不再赘述。
实施例五
基于实施例一和实施例二的发明构思，本发明实施例五提供一种阵列基板，包括薄膜晶体管。
其中，本实施例中的薄膜晶体管采用实施例一和实施例二提供的薄膜晶体管，其实现原理和实现效果类似，在此不再赘述。
实施例六
基于实施例五的发明构思，本发明实施例六提供一种显示装置，包括阵列基板。
其中，显示装置包括显示面板，显示面板中包括阵列基板，阵列基板为采用实施例五提供的阵列基板，其实现原理和实现效果类似，在此不再赘述。
具体的，显示装置可以为液晶显示面板、有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例对比并不做任何限定。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (15)
1.一种薄膜晶体管，其特征在于，包括：栅电极和源漏电极；
栅电极和/或源漏电极为包括保护层和导电层的电极；所述保护层包括：设置在所述导电层表面的第一保护层和设置在导电层侧面的第二保护层，所述第二保护层用于阻隔氧化硅。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一保护层包括：第一金属层和第二金属层，所述第一金属层设置在导电层靠近基底的下表面，所述第二金属层设置在导电层远离基底的上表面。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二保护层的高度等于所述导电层的厚度。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二保护层设置在所述第一金属层、所述导电层和所述第二金属层的侧面，所述第二保护层的高度等于第一金属层、导电层和第二金属层的厚度之和。
5.根据权利要求1-4任一所述的薄膜晶体管，其特征在于，所述第二保护层的材料包括：氮化铝。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述第二保护层的厚度为5-50纳米。
7.根据权利要求2所述的薄膜晶体管，其特征在于，第一金属层和第二金属层的材料包括：钼。
8.根据权利要求2所述的薄膜晶体管，其特征在于，导电层的材料包括：铝。
9.一种阵列基板，其特征在于，包括如权利要求1-8任一所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
11.一种薄膜晶体管制作方法，其特征在于，包括：
在基底上形成导电层和设置在导电层表面的第一保护层；
在所述导电层的侧面形成第二保护层，以形成包括保护层和导电层的电极，其中，保护层包括：第一保护层和第二保护层，所述第二保护层用于阻隔氧化硅。
12.根据权利要求11所述的方法，其特征在于，所述在基底上形成导电层和设置在导电层表面的第一保护层包括：
在基底上依次沉积第一金属薄膜、导电薄膜和第二金属薄膜；
通过构图工艺形成第一金属层、导电层和第二金属层，其中，第一保护层包括：第一金属层和第二金属层。
13.根据权利要求12所述的方法，其特征在于，所述在所述导电层的侧面形成第二保护层包括：
采用氮气等离子工艺对所述导电层进行处理，形成设置在导电层的侧面的第二保护层。
14.根据权利要求12所述的方法，其特征在于，所述在所述导电层的侧面形成第二保护层包括：
在形成有第一金属层、导电层和第二金属层的基底上沉积保护层薄膜；
通过构图工艺在第一金属层、导电层和第二金属层的侧面形成第二保护层。
15.根据权利要求11所述的方法，其特征在于，所述电极为栅电极和/或源漏电极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710769888.9A CN107507868A (zh) | 2017-08-30 | 2017-08-30 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| PCT/CN2018/089632 WO2019041934A1 (zh) | 2017-08-30 | 2018-06-01 | 电极结构及其制作方法、薄膜晶体管和阵列基板 |
| US16/326,256 US20200403102A1 (en) | 2017-08-30 | 2018-06-01 | Electrode structure and manufacturing method thereof, thin film transistor, and array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710769888.9A CN107507868A (zh) | 2017-08-30 | 2017-08-30 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107507868A true CN107507868A (zh) | 2017-12-22 |
Family
ID=60693354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710769888.9A Pending CN107507868A (zh) | 2017-08-30 | 2017-08-30 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507868A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878448A (zh) * | 2018-06-26 | 2018-11-23 | 武汉华星光电技术有限公司 | 显示装置及其制备方法 |
| WO2019041934A1 (zh) * | 2017-08-30 | 2019-03-07 | 京东方科技集团股份有限公司 | 电极结构及其制作方法、薄膜晶体管和阵列基板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645807A (zh) * | 2012-04-10 | 2012-08-22 | 深超光电（深圳）有限公司 | 液晶显示面板阵列基板及其制造方法 |
| CN102668097A (zh) * | 2009-11-13 | 2012-09-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN103456747A (zh) * | 2013-09-11 | 2013-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103456794A (zh) * | 2008-12-19 | 2013-12-18 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| WO2017141933A1 (ja) * | 2016-02-18 | 2017-08-24 | 住友化学株式会社 | 高分子化合物、組成物及び有機薄膜トランジスタ |
| CN207068871U (zh) * | 2017-08-30 | 2018-03-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板和显示装置 |
-
2017
- 2017-08-30 CN CN201710769888.9A patent/CN107507868A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456794A (zh) * | 2008-12-19 | 2013-12-18 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN102668097A (zh) * | 2009-11-13 | 2012-09-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN102645807A (zh) * | 2012-04-10 | 2012-08-22 | 深超光电（深圳）有限公司 | 液晶显示面板阵列基板及其制造方法 |
| CN103456747A (zh) * | 2013-09-11 | 2013-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2017141933A1 (ja) * | 2016-02-18 | 2017-08-24 | 住友化学株式会社 | 高分子化合物、組成物及び有機薄膜トランジスタ |
| CN207068871U (zh) * | 2017-08-30 | 2018-03-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019041934A1 (zh) * | 2017-08-30 | 2019-03-07 | 京东方科技集团股份有限公司 | 电极结构及其制作方法、薄膜晶体管和阵列基板 |
| CN108878448A (zh) * | 2018-06-26 | 2018-11-23 | 武汉华星光电技术有限公司 | 显示装置及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| US9450101B2 (en) | Thin film transistor, array substrate and display apparatus | |
| CN104637438A (zh) | 柔性显示器及其制造方法 | |
| CN104679356B (zh) | 光学传感单元、触摸面板及其制作方法、显示装置 | |
| WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| CN106206620B (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN107452808A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| EP3482428A1 (en) | Flexible display panel, flexible display apparatus having the same, and fabricating method thereof | |
| CN104752344A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| TW201225279A (en) | Organic light-emitting display device and method of manufacturing the same | |
| CN109616587A (zh) | 显示基板及其制造方法和显示装置 | |
| CN106898617A (zh) | 基板及其制备方法、显示面板和显示装置 | |
| WO2016169355A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| CN105070726B (zh) | 薄膜晶体管以及像素结构 | |
| WO2016045238A1 (zh) | 阵列基板及其制作方法、液晶显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN108550711A (zh) | Oled器件及其制造方法、oled显示器 | |
| CN103137492B (zh) | 制造氧化物薄膜晶体管的方法和显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2014117512A1 (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| WO2015062265A1 (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN207068871U (zh) | 一种薄膜晶体管、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171222 |