TWI514569B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI514569B
TWI514569B TW098135781A TW98135781A TWI514569B TW I514569 B TWI514569 B TW I514569B TW 098135781 A TW098135781 A TW 098135781A TW 98135781 A TW98135781 A TW 98135781A TW I514569 B TWI514569 B TW I514569B
Authority
TW
Taiwan
Prior art keywords
electrode
transistor
gate electrode
layer
oxide semiconductor
Prior art date
Application number
TW098135781A
Other languages
English (en)
Other versions
TW201034189A (en
Inventor
Hidekazu Miyairi
Takeshi Osada
Kengo Akimoto
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201034189A publication Critical patent/TW201034189A/zh
Application granted granted Critical
Publication of TWI514569B publication Critical patent/TWI514569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置及其製造方法
本發明關於使用氧化物半導體的半導體裝置及製造該半導體裝置的方法。
正如通常在液晶顯示裝置中看到的那樣，在像玻璃基板那樣的平板上形成的薄膜電晶體是使用非晶矽或多晶矽製造的。使用非晶矽製造的薄膜電晶體具有低的場效應遷移率，但這樣的電晶體可以在面積較大的玻璃基板上形成。另一方面，使用多晶矽製造的薄膜電晶體具有高的場效應遷移率，但需要像雷射退火那樣的晶化步驟，並且這樣的電晶體未必適用於較大的玻璃基板。
鑒於上述情況，人們的注意力已經被吸收到使用氧化物半導體製造薄膜電晶體的技術上，並且這樣的電晶體可應用於電子裝置或光學裝置。例如，專利文獻1和專利文獻2公開了將氧化鋅或基於In-Ga-Zn-O的氧化物半導體用作氧化物半導體膜製造薄膜電晶體的技術，並且這樣的電晶體用作圖像顯示裝置的開關元件等。
[參考文獻]
[專利文獻1]日本已公佈專利申請第2007-123861號
[專利文獻2]日本已公佈專利申請第2007-096055號
在氧化物半導體中提供通道形成區的薄膜電晶體的場效應遷移率高於使用非晶矽的薄膜電晶體的場效應遷移率。氧化物半導體膜可以在300℃或更低的溫度下通過濺射法等形成。它的製造處理比使用多晶矽的薄膜電晶體的製造處理更簡單。
這樣的氧化物半導體預期被用於在玻璃基板、塑膠基板等上形成薄膜電晶體，並被應用於像液晶顯示裝置、場致發光顯示裝置、或電子紙那樣的顯示裝置。
當顯示裝置的顯示區的尺寸增大時，像素的數量就增加，因此，閘極線和信號線的數量增加。另外，隨著顯示裝置具有較高的清晰度，像素的數量增加，因此，閘極線和信號線的數量增加。當閘極線和信號線的數量增加時，難以通過接合(bond)等安裝包括用於驅動閘極線和信號線的驅動電路的IC(積體電路)晶片，從而使製造成本增大。
因此，本發明的一個目的是通過將使用氧化物半導體的薄膜電晶體應用在驅動像素部分的驅動電路的至少一部分中來降低製造成本。
在將使用氧化物半導體的薄膜電晶體應用在驅動像素部分的驅動電路的至少一部分中的情況下，薄膜電晶體需要高動態特性(接通特性或頻率特性(稱為f特性))。本發明的另一個目的是提供具有高動態特性(接通特性)的薄膜電晶體和提供致能(enable)高速操作的驅動電路。
另外，本發明的一個實施例的目的是提供設置有將氧化物半導體層用於通道的高度可靠薄膜電晶體的半導體裝置。
將閘電極設置在氧化物半導體層上方和下方，以實現薄膜電晶體的接通特性和可靠性的改進。
並且，通過控制施加在上下閘電極上的閘極電壓，可以控制臨界電壓(threshold voltage)。上下閘電極可以相互電連接以具有相同的電位，或者，上下閘電極可以與不同佈線連接以具有不同的電位。例如，當臨界電壓被設置成0或接近0以降低驅動電壓時，可以實現功耗的降低。或者，當臨界電壓被設置成正的時，薄膜電晶體可以起增強型電晶體的作用。又或，當臨界電壓被設置成負的時，薄膜電晶體可以起耗盡型電晶體的作用。
例如，包括增強型電晶體和耗盡型電晶體的組合的反相器電路(下文稱為EDMOS電路)可以用於驅動電路。驅動電路至少包括邏輯電路部分、和開關部分或緩衝器部分。邏輯電路部分具有包括上述EDMOS電路的電路結構。並且，最好將大接通電流可以流過的薄膜電晶體用於開關部分或緩衝器部分。使用包括在氧化物半導體層上方和下方的閘電極的耗盡型電晶體或薄膜電晶體。
可以無需極大增加步驟數地在相同基板上製造具有不同結構的薄膜電晶體。例如，可以在用於高速驅動的驅動電路中形成使用包括在氧化物半導體層上方和下方的閘電極的薄膜電晶體的EDMOS電路，而可以將包括只在氧化物半導體層下方的閘電極的薄膜電晶體用於像素部分。
注意，在整個說明書中，將臨界電壓為正的n通道TFT(場效應電晶體)稱為增強型電晶體，而將臨界電壓為負的n通道TFT稱為耗盡型電晶體。
用於設置在氧化物半導體層上方的閘電極的材料的例子包括從鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選擇的元素、和包含上述元素中的任何元素作為其成分的合金，並且可以沒有特別限制地使用任何導電膜。並且，閘電極不局限於包含上述元素中的任何元素的單層結構，而可以具有兩層或更多層的疊層結構。
作為用於設置在氧化物半導體層上方的閘電極的材料，可以使用與像素電極的材料相同的材料(譬如，在透射型顯示裝置的情況下，透明導電膜)。例如，可以在與形成與像素部分中的薄膜電晶體電連接的像素電極的步驟相同的步驟中形成設置在氧化物半導體層上方的閘電極。因此，可以無需極大增加步驟數地形成設置在氧化物半導體層上方和下方的薄膜電晶體。另外，將閘電極設置在氧化物半導體層的上方，從而在檢查薄膜電晶體的可靠性的偏溫應力測試(bias-temperature stess test)(下文稱為BT測試)中，可以減小BT測試前後薄膜電晶體臨界電壓的變化量。也就是說，將閘電極設置在氧化物半導體層的上方，從而可以提高可靠性。
公開在本說明書中的發明的一個實施例是一種半導體裝置，其包括：在絕緣表面上的第一閘電極；在第一閘電極上的第一絕緣層；在第一絕緣層上的源電極和汲電極；在源電極和汲電極上的氧化物半導體層；覆蓋氧化物半導體層的第二絕緣層；和在第二絕緣層上的第二閘電極，其中，氧化物半導體層形成於第一絕緣層上，並與第一閘電極重疊，氧化物半導體層的至少一部分設置在源電極和汲電極之間，並且第二閘電極與氧化物半導體層和第一閘電極重疊。
利用上述結構，實現了至少一個上述目的。
在上述結構中，使第二閘電極的寬度大於第一閘電極的寬度，從而可以將電壓從第二閘電極施加在整個氧化物半導體層上。
或者，在上述結構中，當第一閘電極的寬度小於第二閘電極的寬度時，與源電極和汲電極重疊的第一閘電極的面積縮小，從而可以減小寄生電容。又或，可以採用使第二閘電極的寬度小於源電極和汲電極之間的距離的結構，以便第二閘電極與源電極和汲電極不重疊，從而進一步減小寄生電容。
並且，上述結構的製造方法有特徵。該製造方法是製造半導體裝置的方法，包含如下步驟：在絕緣表面上形成第一閘電極；在第一閘電極上形成第一絕緣層；在第一絕緣層上形成源電極和汲電極；對第一絕緣層、源電極和汲電極進行等離子體處理；在源電極和汲電極上形成氧化物半導體層；形成覆蓋氧化物半導體層的第二絕緣層；和在第二絕緣層上形成第二閘電極。在這種製造方法中，第二閘電極由與像素電極相同的材料和相同的掩模形成，從而可以無需極大增加步驟數地製造半導體裝置。
本發明的另一個實施例是包含像素部分和驅動電路的半導體裝置，其中，像素部分至少包括含有第一氧化物半導體層的第一薄膜電晶體；驅動電路至少包括EDMOS電路，EDMOS電路中包括含有第二氧化物半導體層的第二薄膜電晶體和含有第三氧化物半導體層的第三薄膜電晶體；第三薄膜電晶體包括在第三氧化物半導體層下方的第一閘電極、和在第三氧化物半導體層上方的第二閘電極；第三氧化物半導體層的至少一部分設置在源電極和汲電極之間，並且第二閘電極與第三氧化物半導體層和第一閘電極重疊。
在上述結構中，當像素部分中的第一薄膜電晶體與像素電極電連接且像素電極由與驅動電路中的第二閘電極相同的材料形成時，可以無需增加步驟數地製造半導體裝置。
在上述結構中，當像素部分中的第一薄膜電晶體與像素電極電連接且像素電極由與驅動電路中的第二閘電極不同的材料形成時，例如，當像素電極是透明導電膜而第二閘電極是鋁膜時，可以減小驅動電路中的第二閘電極的電阻。
並且，提供了所謂的雙閘極結構，其中，驅動電路中的第三氧化物半導體層其間插著第一絕緣層地與第一閘電極重疊，並且還其間插著第二絕緣層地與第二閘電極重疊。
作為含有驅動電路的半導體裝置，除了液晶顯示裝置之外，還可以給出使用發光元件的發光顯示裝置、和也稱為電子紙的使用電泳顯示元件的顯示裝置。
注意，本說明書中的“顯示裝置”指的是圖像顯示裝置、發光裝置或光源(包括照明裝置)。並且，顯示裝置按其類別包括如下模組的任何一種：包括像撓性印刷電路(FPC)、帶式自動接合(TAB)帶或帶載封裝體(TCP)那樣的連接器的模組；含有在其端部設置有印刷佈線板的TAB帶或TCP的模組；和含有通過玻璃上晶片(COG)方法直接安裝在顯示元件上的積體電路(IC)的模組。
在使用發光元件的發光顯示裝置中，在像素部分中包括多個薄膜電晶體，且在像素部分中包括薄膜電晶體的閘電極與另一個電晶體的源極佈線或汲極佈線電連接的部分。
由於薄膜電晶體因靜電等而容易損壞，最好在閘極線或源電極線的相同基板上設置保護驅動電路的保護電路。保護電路最好使用包括氧化物半導體的非線性元件形成。
用在本說明書中的氧化物半導體是由InMO3 (ZnO)m (m>0)所表達的薄膜，並且製造將該薄膜用作半導體層的薄膜電晶體。注意，M表示從Ga、Fe、Ni、Mn和Co中選擇的一種金屬元素或多種金屬元素。例如，在一些情況下，M是Ga；同時，在其他情況下，除了Ga之外，M還包含像Ni或Fe那樣的上述金屬元素(Ga和Ni或Ga和Fe)。並且，除了作為M包含的金屬元素之外，上述氧化物半導體還可以包含作為雜質元素的Fe或Ni、另一種過渡金屬元素、過渡金屬的氧化物。在本說明書中，這種薄膜也被稱為基於In-Ga-Zn-O的非單晶膜。
在通過濺射法形成基於In-Ga-Zn-O的非單晶膜之後，在200℃到500℃(通常，300℃到400℃)下加熱10到100分鐘。注意，在通過XRD分析法分析的基於In-Ga-Zn-O的非單晶膜中會觀察到非晶結構。
以基於In-Ga-Zn-O的非單晶膜為代表的氧化物半導體是含有寬能隙(Eg)的材料；因此，即使將兩個閘電極設置在氧化物半導體層上方和下方，也可以抑制斷開電流(off current)的增大。
注意，本說明書中像“第一”和“第二”那樣的序數是為了方便起見而使用的，並不表示步驟的次序和各層的堆疊次序。另外，本說明書中的序數並不表示規定本發明的特定名稱。
通過在像閘極線驅動電路或源電極線驅動電路那樣的週邊電路、或像素部分中使用插在設置在氧化物半導體上方和下方的兩個閘電極之間的氧化物半導體形成薄膜電晶體，降低了製造成本。
對於使用插在設置在氧化物半導體上方和下方的兩個閘電極之間的氧化物半導體的薄膜電晶體，在BT測試中，可以減小BT測試前後薄膜電晶體臨界電壓的變化量。也就是說，薄膜電晶體包括插在設置在氧化物半導體上方和下方的兩個閘電極之間的氧化物半導體，從而可以提高薄膜電晶體的可靠性。
下方將參照附圖描述實施例。注意，公開在本說明書中的發明不局限於下方給出的這些實施例的描述，對於本領域的普通技術人員來說，顯而易見，可以不偏離本發明精神地以各種方式修改這些模式和細節。因此，本發明不應該被解釋成局限於下方實施例中的描述。
(第1實施例)
圖1A指出了在相同基板上設置了用於驅動電路的第一薄膜電晶體430和用於像素部分的第二薄膜電晶體170的例子。注意，圖1A指出了顯示裝置的截面圖的例子。
像素部分和驅動電路是在相同基板上形成的。在像素部分中，以矩陣形式排列的作為增強型電晶體的第二薄膜電晶體170中的每一個都用於接通/斷開施加在像素電極110上的電壓。排列在像素部分中的第二薄膜電晶體170是使用氧化物半導體層103形成的。至於第二薄膜電晶體的電特性，在±20V的閘極電壓下，接通/斷開比是109 或更大；因此，可以提高顯示對比度，並且，漏電流小，從而可以實現低功耗驅動。接通/斷開比是接通電流與斷開電流之比(Ion /Ioff )，Ion /Ioff 的值越大，開關特性就越好。因此，高接通/斷開比有助於顯示對比度的提高。注意，接通電流是電晶體處在接通狀態時在源電極和汲電極之間流動的電流。同時，斷開電流是電晶體處在斷開狀態時在源電極和汲電極之間流動的電流。例如，在n通道電晶體中，斷開電流是閘極電壓低於電晶體的臨界電壓時在源電極和汲電極之間流動的電流。因此，增強型電晶體最好用於像素部分，以達到高對比度和低功耗驅動。
在驅動電路中，使用包括在氧化物半導體層405下方的第一閘電極401和在氧化物半導體層405上方的第二閘電極470的至少一個薄膜電晶體430。第二閘電極470也可以叫做背閘電極(back-gate electrode)。通過形成背閘電極，在檢查薄膜電晶體可靠性的偏溫應力測試(下文稱為BT測試)中，可以減小BT測試前後薄膜電晶體的臨界電壓的變化量。
薄膜電晶體430的結構將參照圖1A加以描述。用第一閘極絕緣層403覆蓋設置在含有絕緣表面的基板400上的第一閘電極401。在與第一閘電極401重疊的第一閘極絕緣層403上設置第一佈線409和第二佈線410。在起源電極和汲電極作用的第一佈線409和第二佈線410上設置氧化物半導體層405。設置第二閘極絕緣層412，以便覆蓋氧化物半導體層405。並且，在第二閘極絕緣層412上設置第二閘電極470。
並且，第一閘電極401和第二閘電極470可以相互電連接，以便具有相同電位。當第一閘電極401和第二閘電極470具有相同電位時，可以從氧化物半導體層的上下側施加閘極電壓，以便可以增大在接通狀態下流過的電流的量。
並且，當使臨界電壓漂移到負值的控制信號線與第一閘電極401或第二閘電極470電連接時，可以形成耗盡型TFT。
或者，當使臨界電壓漂移到正值的控制信號線與第一閘電極401或第二閘電極470電連接時，可以形成增強型TFT。
並且，對用於驅動電路的兩個薄膜電晶體沒有特別限制，可以採用作為耗盡型TFT的包括一個閘電極的薄膜電晶體和作為增強型TFT的包括兩個閘電極的薄膜電晶體的組合。在那種情況下，像素部分中的薄膜電晶體具有閘電極設置在氧化物半導體層上方和下方的結構。
或者，像素部分中的薄膜電晶體可以具有閘電極設置在氧化物半導體層上方和下方的結構，驅動電路中的增強型TFT和耗盡型TFT每一個都可以具有閘電極設置在氧化物半導體層上方和下方的結構。在那種情況下，採用控制臨界電壓的控制信號線與上下閘電極之一電連接且所連接的閘電極控制臨界電壓的結構。
注意，在圖1A中，第二閘電極470由與像素部分中的像素電極110相同的材料形成，例如，在透射型液晶顯示裝置的情況下，用透明導電膜形成，以便減少步驟數。但是，對第二閘電極470沒有特別限制。另外，還指出了第二閘電極470的寬度大於第一閘電極401的寬度，並且大於氧化物半導體層的寬度的例子；但是，對第二閘電極470的寬度沒有特別限制。
圖1B指出了在第二閘電極的材料和寬度方面不同於圖1A的例子。並且，圖1B指出了在像素部分中包括與有機發光元件或無機發光元件連接的薄膜電晶體170的顯示裝置。
在圖1B中，作為用於起薄膜電晶體432的第二閘電極作用的電極471的材料，使用金屬材料(從鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選擇的元素、或包含上述元素中的任何元素作為其成分的合金)。截面中電極471的寬度小於圖1A中的第二閘電極470的寬度。並且，電極471的寬度小於氧化物半導體層的寬度。通過減小電極471的寬度，可以縮小其間插著第二閘極絕緣層412的電極471與第一佈線409和第二佈線410的重疊面積，以便可以減小寄生電容。
發光元件至少包括第一電極472、發光層475和第二電極474。在圖1B中，電極471由與像素部分中的第一電極472相同的材料形成，例如，用鋁等形成，以便減少步驟數；但是，對電極471沒有特別限制。並且，在圖1B中，絕緣層473起使相鄰像素的第一電極相互絕緣的隔牆的作用。
並且，圖1C指出了在第二閘電極的材料和寬度方面不同於圖1A的例子。在圖1C中，作為用於起薄膜電晶體433的第二閘電極作用的電極476的材料，使用金屬材料(從鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選擇的元素、或包含上述元素中的任何元素作為其成分的合金)。截面中第二閘電極的寬度小於圖1B中的第二閘電極的寬度。當寬度仍然小於圖1B中的寬度時，可以形成第二閘電極，以使其間插著第二閘極絕緣層412地與第一佈線409和第二佈線410不重疊，因此，可以進一步減小寄生電容。指出在圖1C中的電極476的寬度小於第一佈線409和第二佈線410之間的距離。在形成具有這樣小寬度的電極476的情況下，最好進行使用濕蝕刻等的處理，以便電極476的兩端的位置比抗蝕劑掩模的端部更靠裏。但是，在圖1C中，由於使用了與像素電極110的材料不同的金屬材料，所以還要加上形成電極476的一個另外的光刻步驟，並且還需要一個另外的掩模。
當包括插在設置在氧化物半導體上方和下方的兩個閘電極之間的氧化物半導體的薄膜電晶體用於像閘極線驅動電路或源電極線驅動電路那樣的週邊電路，或用於液晶顯示裝置、發光顯示裝置或電子紙的像素部分時，可以實現高速驅動或低功耗。並且，可以無需極大增加步驟數地將像素部分和驅動電路兩者設置在相同基板上。通過在相同基板上設置除了像素部分之外的其他各種電路，可以降低顯示裝置的製造成本。
(第2實施例)
在第1實施例中已經描述了一個薄膜電晶體作為驅動電路中的薄膜電晶體；但是，在第2實施例中，下方將描述利用兩個n通道薄膜電晶體形成驅動電路的反相器電路的例子。指出在圖2A中的薄膜電晶體與第1實施例的指出在圖1A中的薄膜電晶體430的相同；因此，相同部分用相同元件符號表示。
驅動像素部分的驅動電路是使用反相器電路、電容器、電阻器等形成的。在組合使用兩個n通道TFT形成反相器電路的情況下，存在含有增強型電晶體和耗盡型電晶體的組合的反相器電路(下文稱為EDMOS電路)和含有兩個增強型TFT的組合的反相器電路(下文稱為EEMOS電路)。
驅動電路的反相器電路的截面結構指出在圖2A中。注意，指出在圖2A到2C中的薄膜電晶體430和第二薄膜電晶體431是底閘薄膜電晶體，並且是將佈線設置在半導體層下方的薄膜電晶體的例子。
在圖2A中，在基板400上設置第一閘電極401和閘電極402。可以使用像鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧那樣的金屬材料或包含這些金屬材料的一些金屬材料作為其主要成分的合金材料形成具有單層結構或疊層結構的第一閘電極401和閘電極402。
作為第一閘電極401和閘電極402的雙層疊層結構，例如，將鉬層疊在鋁層上方的雙層疊層結構、將鉬層疊在銅層上方的雙層結構、將氮化鈦層或氮化鉭層疊在銅層上方的雙層結構、或將氮化鈦層和鉬層疊在一起的雙層結構是最好的。作為三層疊層結構，鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、和氮化鈦層或鈦層的疊層結構是最好的。
並且，在覆蓋第一閘電極401和閘電極402的第一閘極絕緣層403上設置第一佈線409和第二佈線410。第二佈線410通過在第一閘極絕緣層403中形成的接觸孔404直接與閘電極402連接。
在第一佈線409和第二佈線410上設置氧化物半導體層405。並且，在第三佈線411上設置第二氧化物半導體層407。
薄膜電晶體430包括第一閘電極401和其間插著第一閘極絕緣層403地與第一閘電極401重疊的氧化物半導體層405。第一佈線409是施加負電壓VDL的電源線(負電源線)。這條電源線可以是具有地電位的電源線(地電位電源線)。
並且，第二薄膜電晶體431包括閘電極402和其間插著第一閘極絕緣層403地與閘電極402重疊的第二氧化物半導體層407。第三佈線411是施加正電壓VDH的電源線(正電源線)。
並且，在圖2C中指出了驅動電路的反相器電路的頂視圖。在圖2C中，沿著點劃線Z1-Z2所取的截面對應於圖2A。
並且，在圖2B中指出了EDMOS電路的等效電路。指出在圖2A中的電路連接對應於圖2B中的電路連接，並且是薄膜電晶體430是增強型n通道電晶體，而第二薄膜電晶體431是耗盡型n通道電晶體的例子。
在本實施例中，為了使薄膜電晶體430成為增強型n通道電晶體，在氧化物半導體層405上設置了第二閘極絕緣層412，並且在第二閘極絕緣層412上設置了第二閘電極470，以便通過施加在第二閘電極470上的電壓控制薄膜電晶體430的臨界值。
並且，第二閘極絕緣層412還起覆蓋第二氧化物半導體層407的保護層的作用。
注意，在圖2A和2C中指出了第二佈線410通過在第一閘極絕緣層403中形成的接觸孔404直接與閘電極402連接的例子；但是，可以分離地設置連接電極，從而無需特別局限於上方例子地電連接第二佈線410和閘電極402。
並且，本實施例可以自由地與第1實施例結合。
(第3實施例)
在本實施例中，將參照方塊圖來描述顯示裝置。
圖3A指出了有源矩陣液晶顯示裝置的方塊圖的例子。指出在圖3A中的液晶顯示裝置在基板300上包括含有每一個都設置有顯示元件的多個像素的像素部分301；控制與每個像素的閘電極連接的掃描線的掃描線驅動電路302；和控制輸入到所選像素中的視頻信號的信號線驅動電路303。
圖3B指出了有源矩陣發光顯示裝置的方塊圖的例子。指出在圖3B中的發光顯示裝置在基板310上包括含有每一個都設置有顯示元件的多個像素的像素部分311；每一個都控制與像素的閘電極連接的掃描線的第一掃描線驅動電路312和第二掃描線驅動電路313；和控制輸入到所選像素中的視頻信號的信號線驅動電路314。在在一個像素中排列了開關TFT和電流控制TFT的兩個TFT(薄膜電晶體)的情況下，在指出在圖3B中的發光顯示裝置中，在第一掃描線驅動電路312中生成輸入到與開關TFT的閘電極連接的第一掃描線的信號，而在第二掃描線驅動電路313中生成輸入到與電流控制TFT的閘電極連接的第二掃描線的信號。注意，也可以採用在一個掃描線驅動電路中生成輸入到第一掃描線的信號和輸入到第二掃描線的信號的結構。或者，例如，取決於包括在開關元件中的TFT的數量，可以在每個像素中設置用於控制開關元件的操作的多條第一掃描線。在這種情況下，可以在一個掃描線驅動電路中生成輸入到多條第一掃描線的所有信號，或者可以通過多個掃描線驅動電路分離地生成信號。
注意，這裏描述了在顯示裝置中製造掃描線驅動電路302、第一掃描線驅動電路312、第二掃描線驅動電路313、和信號線驅動電路303和314的模式；但是，可以使用像IC那樣的半導體裝置安裝掃描線驅動電路302、第一掃描線驅動電路312、或第二掃描線驅動電路313的一部分。或者，可以使用像IC那樣的半導體裝置安裝信號線驅動電路303或314的一部分。
圖4是指出構成顯示裝置的包括信號輸入端子321、掃描線、信號線、和非線性元件的像素部分和保護電路之間的位置關係的圖形。像素部分327包括排列在含有絕緣表面的基板320上以便彼此相交的掃描線323和信號線324。注意，像素部分327對應於指出在圖3A和3B中的像素部分301和像素部分311。
像素部分301通過列向排列並從信號線驅動電路303延伸的多條信號線S1~Sm(未示出)與信號線驅動電路303連接，通過行向排列並從掃描線驅動電路302延伸的多條掃描線G1~Gn(未示出)與掃描線驅動電路302連接。像素部分301包括通過信號線S1~Sm和掃描線G1~Gn排列成矩陣形式的多個像素(未示出)。然後，將每個像素與信號線Sj(信號線S1~Sm的任何一條)和掃描線Gi(掃描線G1~Gn的任何一條)連接。
像素部分327包括排列成矩陣形式的多個像素328。像素328包括與掃描線323和信號線324連接的像素TFT 329、儲存電容器330、和像素電極331。
這裏的像素結構指出了儲存電容器330的一個電極與像素TFT 329連接且它的另一個電極與電容器線332連接的情況。並且，像素電極331用作驅動顯示元件(液晶元件、發光元件、顯影劑(電子墨水)等)的一個電極。這樣顯示元件的另一個電極與公共端333連接。
將一些保護電路設置在像素部分327和信號線輸入端子322之間。另外，將其他保護電路設置在掃描線驅動電路和像素部分327之間。在本實施例中，設置了多個保護電路，以便當由靜電等引起的浪湧電壓施加在掃描線323、信號線324、和電容器匯流排337等上時，像素TFT 329等不會損壞。因此，形成保護電路，以便當施加了浪湧電壓時讓電荷釋放到公共佈線中。
在本實施例中，指出了將保護電路334、保護電路335、和保護電路336分別排列在掃描線323的旁邊、信號線324的旁邊、和電容器匯流排337的旁邊的例子。注意，保護電路的排列位置不局限此。另外，在未使用像IC那樣的半導體裝置安裝掃描線驅動電路的情況下，保護電路334未必設置在掃描線323的旁邊。
通過將在第1實施例或第2實施例中所述的TFT用於這些電路的每一個，可以獲得如下優點。
驅動電路大致劃分成邏輯電路部分和開關部分或緩衝器部分。設置在邏輯電路部分中的TFT最好具有可以控制臨界電壓的結構。另一方面，設置在開關部分或緩衝器部分中的TFT最好具有大接通電流。通過設置包括在第1實施例或第2實施例中所述的TFT的驅動電路，可以控制設置在邏輯電路部分中的TFT的臨界電壓，並可以增大設置在開關部分或緩衝器部分中的TFT的接通電流。而且，在第1實施例或第2實施例中所述的TFT有助於縮小驅動電路佔據的面積和使框架變窄。
下方描述包括在掃描線驅動電路中的移位暫存器電路。
指出在圖5中的移位暫存器電路包括多個正反器電路351、控制信號線352、控制信號線353、控制信號線354、控制信號線355、控制信號線356、和重定線357。
正如圖5的移位暫存器電路所指出的那樣，在正反器電路351中，通過控制信號線352將啟動脈衝SSP輸入第一級的輸入端子IN，前一級的正反器電路351的輸出信號端子Sout 與下一級的輸入端子IN連接。並且，第N級(N是自然數)的重定端子(reset terminal)RES通過重定線357與第(N+3)級的正反器電路的輸出信號端子Sout 連接。當假設通過控制信號線353將第1時鐘信號CLK1輸入第N級的正反器電路351的時鐘脈衝端CLK時，通過控制信號線354將第2時鐘信號CLK2輸入第(N+1)級的正反器電路351的時鐘脈衝端CLK。通過控制信號線355將第3時鐘信號CLK3輸入第(N+2)級的正反器電路351的時鐘脈衝端CLK。通過控制信號線356將第4時鐘信號CLK4輸入第(N+3)級的正反器電路351的時鐘脈衝端CLK。然後，通過控制信號線353將第1時鐘信號CLK1輸入第(N+4)級的正反器電路351的時鐘脈衝端CLK。另外，第N級的正反器電路351從門輸出端子(gate output terminal)Gout 輸出第N級的正反器電路的輸出SRout N。
注意，正反器電路351與電源和電源線之間的連接未表示出來；但是，通過電源線將電源電位Vdd和電源電位GND供應給每個正反器電路351。
注意，在基準電位是0V的情況下，在本說明書中所述的電源電位對應於電位差。因此，電源電位也稱為電源電壓，或在一些情況下，將電源電壓稱為電源電位。
注意，在本說明書中，“A和B相互連接”的描述包括A和B相互電連接的情況，以及A和B相互直接連接的情況。這裏，“A和B相互電連接”的描述表達如下狀況：當在A和B之間存在具有導電功能的物體時，A和B通過該物體基本上具有相同電位。具體地說，“A和B相互電連接”的描述表達了考慮到電路操作，可以認為A和B具有相同電位的情況，譬如，A和B通過像TFT那樣的開關元件連接且A和B通過開關元件的導電基本上具有相同電位的情況，或A和B通過電阻器連接但在電阻器的兩端之間形成的電位差不影響包括A和B的電路的操作的情況。
接著，圖6指出了包括在指出圖5中的移位暫存器電路中的正反器電路351的一種模式。指出在圖6中的正反器電路351包括邏輯電路部分361和開關部分362。邏輯電路部分361包括TFT 363~368。並且，開關部分362包括TFT 369~372。注意，邏輯電路部分是回應從外部部分輸入的信號，對輸出到作為下一級中的電路的開關部分的信號的電路進行開關。另外，開關部分是回應從外部部分輸入的信號，接通/斷開起開關作用的TFT，並視TFT的尺寸和結構而定地輸出電流的電路。
在正反器電路351中，輸入端子in與TFT 364的閘極端子和TFT 367的閘極端子連接。重定端子RES與TFT 363的閘極端子連接。時鐘脈衝端CLK與TFT 369的第一端子和TFT 371的第一端子連接。供應電源電位Vdd的電源線與TFT 364的第一端子、和TFT 366的閘極端子和第二端子連接。供應電源電位GND的電源線與TFT 363的第二端子、TFT 365的第二端子、TFT 367的第二端子、TFT 368的第二端子、TFT 370的第二端子、和TFT 372的第二端子連接。並且，TFT 363的第一端子、TFT 364的第二端子、TFT 365的第一端子、TFT 368的閘極端子、TFT 369的閘極端子、和TFT 371的閘極端子相互連接。TFT 366的第一端子與TFT 365的閘極端子、TFT 367的第一端子、TFT 368的第一端子、TFT 370的閘極端子、和TFT 372的閘極端子連接。另外，門輸出端子Gout 與TFT 369的第二端子和TFT 370的第一端子連接。輸出信號端子Sout 與TFT 371的第二端子和TFT 372的第一端子連接。
注意，這裏描述了TFT 363~372都是n通道TFT的情況。
注意，TFT是至少含有閘極、汲極和源極三個端子的元件，並且含有在汲極區和源極區之間的通道形成區。電流可以流過汲極區、通道形成區、和源極區。這裏，視TFT的結構、操作條件等而定，在一些情況下，源極和汲極可以相互交換；因此，難以確定哪個是源極哪個是汲極。因此，在一些情況下，起源極和汲極作用的區域不稱為源極和汲極，而是分別稱為，例如，第一端子和第二端子。在這種情況下，起閘極作用的端子被稱為閘極端子。
接著，圖7指出了在圖6中的正反器電路351的佈局圖的例子。
圖7的正反器電路包括供應電源電位Vdd的電源線381、重定線382、控制信號線353、控制信號線354、控制信號線355、控制信號線356、控制信號線383、供應電源電位GND的電源線384、邏輯電路部分361、和開關部分362。邏輯電路部分361包括TFT 363~368。開關部分362包括TFT 369~372。在圖7中，還指出了與輸出端Gout 連接的佈線和與輸出信號端子Sout 連接的佈線。
圖7指出了半導體層385、第一佈線層386、第二佈線層387、第三佈線層388、和接觸孔389。注意，第一佈線層386可以由一層閘電極形成，第二佈線層387可以由一層TFT的源電極和汲電極形成，和第三佈線層388可以一層像素部分中的像素電極形成。但是，對這些層的形成沒有特別限制，例如，可以使第三佈線層388形成為與像素電極層不同的層。
注意，圖7中的電路元件之間的連接關係像指出在圖6中的那樣。注意，圖7指出了輸入第一時鐘信號的正反器電路；因此，未指出與控制信號線354~356的連接。
在圖7的正反器電路的佈局圖中，通過控制包括在邏輯電路部分361中的TFT 366或TFT 367的臨界電壓，可以形成EDMOS電路373。通常，形成TFT 366是耗盡型而TFT 367是增強型的EDMOS電路373，而包括在開關部分362中的TFT 369~372是雙閘極TFT或耗盡型TFT。注意，在圖6中，EDMOS電路373中的TFT 366和TFT 367在耗盡型TFT的閘電極的連接位置方面不同於指出在圖2中的EDMOS電路中的TFT。
使TFT 366或TFT 367形成為雙閘極TFT，並且控制背閘電極的電位，以便可以形成耗盡型TFT或增強型TFT。
在圖7中，分離地設置具有與控制TFT 366的臨界電壓的背閘電極相同的電位的控制信號線390，以形成耗盡型。TFT 366是雙閘極TFT，並且，背閘電極的電位不同於供應施加在閘電極上的電源電位Vdd的電源線381的電位。
圖7指出了TFT 369~372是雙閘極TFT且背閘電極和閘電極具有相同電位的例子，每個背閘電極的電位是與供應施加在閘電極上的電源電位Vdd的電源線的電位相同的電位。
以這種方式，排列在顯示裝置的像素部分和驅動電路中的TFT可以只使用其中使用氧化物半導體層的n通道TFT形成。
並且，邏輯電路部分361中的TFT 366是回應電源電位Vdd供應電流的TFT。使TFT 366形成雙閘極TFT或耗盡型TFT，以增大流過電流，從而可以不會使性能降低地實現TFT的最小化。
並且，在包括在開關部分362中的TFT中，可以增大在TFT中流動的電流的量，並且可以高速進行接通/斷開的切換；因此，可以不會使性能降低地縮小TFT佔據的面積。於是，也可以縮小包括TFT的電路佔據的面積。注意，可以使開關部分362中的TFT 369~372形成雙閘極TFT，以便如圖所示，將半導體層385插在第一佈線層386和第三佈線層388之間。
在圖7中指出了雙閘極TFT具有將半導體層385插在因通過接觸孔389相互連接而具有相同電位的第一佈線層386和第三佈線層388之間的結構的例子；但是，本發明不局限於這種結構。例如，可以採用為第三佈線層388分離地設置控制信號線，以便與第一佈線層386獨立地控制第三佈線層388的電位的結構。
注意，在指出圖7中的正反器電路的佈局圖中，TFT 363~372的通道形成區的形狀可以是U形(反C形或馬蹄形)。另外，儘管在圖7中所有TFT都具有相同尺寸，但可以依照隨後級的負載量適當改變與輸出信號端子Sout 或閘輸出端子Gout 連接的每個TFT的尺寸。
接著，參照指出在圖8中的時序圖描述指出在圖5中的移位暫存器電路的操作。圖8指出了分別供應給指出在圖5中的控制信號線352~356的啟動脈衝SSP和第一到第四時鐘信號CLK1~CLK4、和從第一到第五級的正反器電路的輸出信號端子Sout 輸出的Sout 1~Sout 5。注意，在圖8的描述中，使用表示圖6和圖7中的各自元件的元件符號。
注意，圖8是在包括在正反器電路中的每個TFT是n通道TFT情況下的時序圖。並且，如圖所示，第一時鐘信號CLK1相對於第四時鐘信號CLK4漂移了1/4波長(虛線劃分的部分)。
首先，在時段T1中，以H電平將啟動脈衝SSP輸入第一級的正反器電路，邏輯電路部分361接通開關部分中的TFT 369和371，並且斷開開關部分中的TFT 370和372。此時，由於第一時鐘信號CLK1處在L(低)電平上，所以Sout 1處在L電平上。
注意，在時段T1中，不將信號輸入第二級和隨後級的正反器電路的IN端子中，以便正反器電路沒有操作地輸出L電平。注意，該描述是在移位暫存器電路的每個正反器電路在初始狀態下輸出L電平的假設下作出的。
接著，在時段T2中，邏輯電路部分361以與時段T1類似的方式控制第一級的正反器電路中的開關部分362。在時段T2中，第一時鐘信號CLK1處在H(高)電平上，因此，Sout 1處在H電平上。並且，在時段T2中，以H電平將Sout 1輸入第二級的正反器電路的IN端子中，邏輯電路部分361接通開關部分中的TFT 369和371，並且斷開開關部分中的TFT 370和372。此時，由於第二時鐘信號CLK2處在L電平上，所以Sout 2處在L電平上。
注意，在時段T2中，不將信號輸入第三級和隨後級的正反器電路的IN端子中，以便正反器電路沒有操作地輸出L電平。
接著，在時段T3中，邏輯電路部分361控制開關部分362，以便在第一級的正反器電路中保持時段T2的狀態。因此，在時段T3中，第一時鐘信號CLK1處在H電平上且Sout 1處在H電平上。並且，在時段T3中，邏輯電路部分361以與時段T2類似的方式控制第二級的正反器電路中的開關部分362。在時段T3中，由於第二時鐘信號CLK2處在H電平上，所以Sout 2處在H電平上。另外，在時段T3中，以H電平將Sout 2輸入第三級的正反器電路的IN端子中，邏輯電路部分361接通開關部分中的TFT 369和371，並且斷開開關部分中的TFT 370和372。此時，第三時鐘信號CLK3處在L電平上，因此，Sout 3處在L電平上。
注意，在時段T3中，不將信號輸入第四級和隨後級的正反器電路的IN端子中，以便正反器電路沒有操作地輸出L電平。
接著，在時段T4中，邏輯電路部分361控制開關部分362，以便在第一級的正反器電路中保持時段T3的狀態。因此，在時段T4中，第一時鐘信號CLK1處在L電平上且Sout 1處在L電平上。並且，在時段T4中，邏輯電路部分361控制開關部分362，以便在第二級的正反器電路中保持時段T3的狀態。因此，在時段T4中，第二時鐘信號CLK2處在H電平上且Sout 2處在H電平上。另外，在時段T4中，邏輯電路部分361以與時段T3類似的方式控制第三級的正反器電路中的開關部分362。在時段T4中，由於第三時鐘信號CLK3處在H電平上，所以Sout 3處在H電平上。在時段T4中，以H電平將Sout 3輸入第四級的正反器電路的IN端子中，邏輯電路部分361接通開關部分362中的TFT 369和371，並且斷開開關部分362中的TFT 370和372。此時，由於第四時鐘信號CLK4處在L電平上，所以Sout 4處在L電平上。
注意，在時段T4中，不將信號輸入第五級和隨後級的正反器電路的IN端子中，以便正反器電路沒有操作地輸出L電平。
接著，在時段T5中，邏輯電路部分361控制開關部分362，以便在第二級的正反器電路中保持時段T3的狀態。因此，在時段T5中，第二時鐘信號CLK2處在L電平上且Sout 2處在L電平上。並且，在時段T5中，邏輯電路部分361控制開關部分362，以便在第三級的正反器電路中保持時段T4的狀態。因此，在時段T5中，第三時鐘信號CLK3處在H電平上且Sout 3處在H電平上。另外，在時段T5中，邏輯電路部分361以與時段T4類似的方式控制第四級的正反器電路中的開關部分362。在時段T5中，由於第四時鐘信號CLK4處在H電平上，所以Sout 4處在H電平上。第五級和隨後級的正反器電路具有與第一到第四級的正反器電路的那些類似的佈線連接和要輸入的信號的定時；因此，省略對它們的描述。
正如圖5的移位暫存器電路所示的那樣，Sout 4也起第一級的正反器電路的重定信號的作用。在時段T5中，Sout 4處在H電平上，並且將這個信號輸入第一級的正反器電路的重定端子RES中。當輸入重定信號時，在開關部分362中，TFT 369和371被斷開，而TFT 370和732被接通。然後，第一級的正反器電路的Sout 1輸出L電平，直到下一個啟動脈衝SSP的輸入。
通過上述操作，在第二級和隨後級的正反器電路中，根據從隨後級的正反器電路輸出的重定信號也重定邏輯電路部分。如Sout 1~Sout 5所示，可以形成輸出具有時鐘信號的漂移了1/4波長的波形的信號的移位暫存器電路。
當正反器電路具有在邏輯電路部分中設置作為增強型TFT和耗盡型TFT的組合的EDMOS電路和在開關部分中設置雙閘極TFT的結構時，可以增大在包括在邏輯電路部分361中的TFT中流動的電流的量，並且可以不會使性能降低地縮小TFT佔據的面積以及包括TFT的電路佔據的面積。並且，在包括在開關部分362中的TFT中，可以增大在TFT中流動的電流的量並可以高速進行接通/斷開的切換；因此，可以不會使性能降低地縮小TFT佔據的面積，以及包括TFT的電路佔據的面積。於是，可以實現窄框架的、尺寸縮小的、和高性能的顯示裝置。
並且，可以在指出圖3A和3B中的信號線驅動電路中設置鎖存電路、電平位移器電路等。將緩衝器部分設置在將信號從信號線驅動電路發送到像素部分的最後一級中，並且將放大信號從信號線驅動電路發送到像素部分。因此，當在緩衝器部分中設置具有大接通電流的TFT，通常，雙閘極TFT或耗盡型TFT時，可以縮小TFT的面積，並且可以縮小信號線驅動電路佔據的面積。於是，可以實現窄框架的、尺寸縮小的、和高性能的顯示裝置。注意，由於作為信號線驅動電路的一部分的移位暫存器需要高速操作，所以最好使用IC等將移位暫存器安裝在顯示裝置上。
另外，本實施例可以自由地與第1實施例或第2實施例結合。
(第4實施例)。
在第4實施例中，將參照圖9A~9C、圖10A~10C、圖11、圖12、圖13、圖14、圖15A1、15A2、15B1和15B2、和圖16描述製造包括在第1實施例中所述的第二薄膜電晶體170的顯示裝置的方法。
在圖9A中，鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板可以用作具有透光性的基板100。
接著，在基板100的整個表面上形成導電層之後，通過第一光刻步驟形成抗蝕劑掩模。然後，通過蝕刻除去不必要部分，從而形成佈線和電極(包括閘電極101的閘極佈線、電容器佈線108、和第一端子121)。此時，進行蝕刻，以便至少使閘電極101的端部形成斜度(taper)。這個階段的截面圖指出在圖9A中。注意，圖11是這個階段的頂視圖。
包括閘電極101的閘極佈線、電容器佈線108、和端子部分中的第一端子121希望由像鋁(Al)和銅(Cu)那樣的低電阻導電材料形成。但是，鋁本身具有低耐熱性、容易腐蝕等的缺點；因此，與具有耐熱性的導電材料結合在一起使用。作為具有耐熱性的導電材料，可以使用從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選擇的元素、包含這些元素中的任何元素作為其成分的合金、包含這些元素中的任何元素的組合的合金膜、或包含這些元素中的任何元素作為其成分的氮化物。
然後，在閘電極101上整個地形成閘極絕緣層102。通過濺射法等使閘極絕緣層102形成50nm(納米)到400nm的厚度。當優先考慮薄膜電晶體的產率時，閘極絕緣層102的厚度最好較大。
例如，作為閘極絕緣層102，通過濺射法使氧化矽膜形成100nm的厚度。不必說，閘極絕緣層102不局限於這樣的氧化矽膜，像氧氮化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜、氧氫化鋁膜、或氧化鉭膜那樣的其他絕緣膜都可以用於形成單層結構或疊層結構。當氧氮化矽膜、氮化矽膜等用作閘極絕緣層102時，可以阻止來自玻璃基板的雜質(例如，鈉)擴散到和進入稍後形成的氧化物半導體中。
接著，通過第二光刻步驟形成抗蝕劑掩模。然後，通過蝕刻除去不必要部分，從而形成到達由與閘電極相同的材料形成的佈線或電極的接觸孔。所述接觸孔是為了直接與稍後形成的導電膜連接而設置的。例如，在驅動電路部分中，在形成閘電極直接與源電極或汲電極接觸的薄膜電晶體的情況下，或在形成端子部分中與閘極佈線電連接的端子的情況下形成接觸孔。注意，這裏描述了執行第二光刻步驟以便形成與稍後形成的導電膜直接連接的接觸孔的例子。但是，到達閘電極層的接觸孔可以稍後在與形成用於連接到像素電極的接觸孔的步驟相同的步驟中形成，並且可以無需任何特別限制地使用與像素電極相同的材料進行電連接。當使用與像素電極相同的材料進行電連接時，可以使掩模的數量減少一個。
接著，通過濺射法或真空蒸發法在閘極絕緣層102上形成金屬材料的導電膜。這裏，導電膜具有Ti膜、含Nd的鋁膜、和Ti膜的三層結構。作為用於導電膜的材料，可以給出從Al、Cr、Ta、Ti、Mo和W中選擇的元素；包含上述元素中的任何元素作為其成分的合金；和包含上述元素中的任何元素的組合的合金膜等。並且，導電膜可以具有雙層結構，並可以將鈦膜疊在鋁膜上。或者，導電膜可以具有包含矽的鋁膜的單層結構或鈦膜的單層結構。
接著，通過第三光刻步驟形成抗蝕劑掩模。然後，通過蝕刻除去不必要部分，從而形成源電極層105a、汲電極層105b和連接電極120。此時可以將濕蝕刻或乾蝕刻用作蝕刻方法。這裏，將過氧化氫銨混合物(過氧化氫：銨：水=5：2：2)作為蝕刻劑用於Ti膜，將磷酸、醋酸、和硝酸混合的溶液用於蝕刻含Nd的鋁膜。通過這種濕蝕刻，可以蝕刻Ti膜、Al-Nd膜和Ti膜依次堆疊的導電膜，從而形成源電極層105a和汲電極層105b。這個階段的截面圖指出在圖9B中。注意，圖12是這個階段的頂視圖。
在端子部分中，連接電極120通過在閘極絕緣層中形成的接觸孔直接與端子部分中的第一端子121連接。注意，儘管這裏未表示出來，但驅動電路中的薄膜電晶體的源極佈線或汲極佈線和閘電極通過與上述步驟相同的步驟直接連接。
接著，在除去了抗蝕劑掩模之後，最好進行等離子體處理，以除去附著在源電極層105a和汲電極層105b表面上的灰塵等。這個階段的截面圖指出在圖9C中。這裏，進行引入氬氣和利用RF(射頻)功率生成等離子體的反向濺射(reverse sputter)，以便對暴露的閘極絕緣層進行等離子體處理。
接著，在等離子體處理之後，形成氧化物半導體膜。在等離子體處理之後無需暴露在氣體中地形成氧化物半導體膜，其優點在於灰塵等不會附著在閘極絕緣層和氧化物半導體膜之間的介面上。這裏，通過使用直徑為8英寸、含In(銦)、Ga(鎵)、和Zn(鋅)(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)的氧化物半導體靶，可以在基板與靶之間的距離為170mm(毫米)、壓強為0.4Pa(帕)、和直流(DC)電源為0.5kW(千瓦)的條件下在氬氣氛或氧氣氛中進行沈積。注意，最好使用脈衝直流(DC)電源，以減少灰塵並獲得均勻分佈的膜厚。氧化物半導體膜的厚度是5nm到200nm，在本實施例中，氧化物半導體膜的厚度是100nm。
接著，通過第四光刻步驟形成抗蝕劑掩模。然後，通過蝕刻除去不必要部分，從而形成氧化物半導體層103。這裏，通過使用ITO07N(由KANTO CHEMICAL CO.,INC.製造)的濕蝕刻除去不必要部分，從而形成氧化物半導體層103。注意，這裏的蝕刻不局限於濕蝕刻，也可以進行乾蝕刻。此後，除去抗蝕劑掩模。
在第四光刻步驟中，在端子部分中保留由與源電極層和汲電極層105a和105b相同的材料製成的第二端子122。注意，第二端子122與源極佈線(包括源電極層和汲電極層105a和105b的源極佈線)電連接。
接著，最好在200℃到600℃(通常，300℃到500℃)下進行熱處理。例如，在氮氣氛或空氣氣氛中，在350℃下，在爐中進行熱處理1個小時。通過上述步驟，可以製造出氧化物半導體層103用作通道形成區的薄膜電晶體170。這個階段的截面圖指出在圖10A中。注意，這個階段的頂視圖指出在圖13中。注意，對熱處理的定時沒有特別限制，只要在形成氧化物半導體之後進行就行，例如，可以在形成保護絕緣膜之後進行熱處理。
而且，可以對氧化物半導體層103的暴露表面進行氧自由基處理。通過氧自由基處理，可以正常地斷開薄膜電晶體。並且，通過自由基處理，可以修復由蝕刻引起的對氧化物半導體層103的損害。自由基處理最好在O2 和/或N2 O氣氛中進行，更最好，在每一種都含氧的N2 、He、和/或Ar的氣氛中進行。或者，自由基處理可以在將Cl2 和/或CF4 加入上述氣體的任何一種中的氣氛中進行。注意，自由基處理可以不加偏置(bias)地進行。
接著，形成覆蓋第二薄膜電晶體170的保護絕緣層107。保護絕緣層107可以由通過濺射法等獲得的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氧化鉭膜等的單層、或這些膜的疊層形成。在驅動電路的一部分中的薄膜電晶體中，保護絕緣層107起第二閘極絕緣層的作用，並且在上方形成第二閘電極。保護絕緣層107具有50nm到400nm的厚度。當優先考慮薄膜電晶體的產率時，保護絕緣層107的厚度最好較大。並且，當氧氮化矽膜、氮化矽膜等用作保護絕緣層107，可以阻止形成保護絕緣層107之後由於某種原因附著的雜質，例如，鈉擴散到和進入氧化物半導體中。
然後，執行第五光刻步驟以形成抗蝕劑掩模，並且蝕刻保護絕緣層107以形成到達汲電極層105b的接觸孔125。另外，也可以通過這裏的蝕刻形成到達連接電極120的接觸孔126和到達第二端子122的接觸孔127。這個階段的截面圖指出在圖10B中。
接著，除去抗蝕劑掩模，然後，形成透明導電膜。透明導電膜通過濺射法、真空蒸發法等，由氧化銦(In2 O3 )、氧化銦-氧化錫合金(In2 O3 -SnO2 ，縮寫成ITO)等形成。用基於鹽酸的溶液蝕刻這樣的材料。但是，由於尤其在蝕刻ITO時容易生成殘留物，所以可以使用氧化銦-氧化鋅合金(In2 O3 -ZnO2 )，以提高蝕刻處理能力。
接著，通過第六光刻步驟形成抗蝕劑掩模。然後，通過蝕刻除去不必要部分，從而在像素部分中形成像素電極110。在第六光刻步驟中，在驅動電路中，將與像素電極110相同的材料用於在氧化物半導體層上形成控制臨界值的電極層(背閘電極)的電路的部分。注意，含有背閘電極的薄膜電晶體已經在第1實施例中參照圖1A作了描述；因此，這裏省略對它的詳細描述。
在第六光刻步驟中，通過將電容器部分中的閘極絕緣層102和保護絕緣層107用作電介質，使儲存電容器由電容器佈線108和像素電極110形成。注意，這裏描述了通過將閘極絕緣層102和保護絕緣層107用作電介質，使儲存電容器由電容器佈線108和像素電極110形成的例子。但是，沒有特別限制，也可以採用在電容器佈線上設置包括與源電極或汲電極相同的材料的電極，並通過將其間的閘極絕緣層102用作電介質，使儲存電容器由電極和電容器佈線形成，從而電連接電極和像素電極的結構。
而且，在第六光刻步驟中，用抗蝕劑掩模覆蓋第一端子和第二端子，以便在端子部分中保留透明導電膜128和129。透明導電膜128和129起與FPC連接的電極或佈線的作用。在直接與第一端子121連接的連接電極120上形成的透明導電膜128是起閘極佈線的輸入端子作用的連接端子電極。在第二端子122上形成的透明導電膜129起源極佈線的輸入端子作用的連接端子電極。
然後，除去抗蝕劑掩模。這個階段的截面圖指出在圖10C中。注意，圖14是這個階段的頂視圖。
圖15A1和15A2分別指出這個階段的閘極佈線端子部分的截面圖和頂視圖。圖15A1是沿著圖15A2的直線C1-C2獲取的截面圖。在圖15A1中，在保護絕緣膜154上形成的透明導電膜155是起輸入端子作用的連接端子電極。並且，在圖15A1的端子部分中，由與閘極佈線相同的材料製成的第一端子151和由與源極佈線相同的材料製成的連接電極153其間插著閘極絕緣層152地相互重疊，並且相互直接接觸，以便電連接。另外，連接電極153和透明導電膜155通過設置在保護絕緣膜154中的接觸孔相互直接接觸，以便電連接。
圖15B1和15B2分別指出源極佈線端子部分的截面圖和頂視圖。圖15B1是沿著圖15B2的直線D1-D2獲取的截面圖。在圖15B1中，在保護絕緣膜154上形成的透明導電膜155是起輸入端子作用的連接端子電極。並且，在圖15B1的端子部分中，由與閘極佈線相同的材料製成的電極156在與源極佈線電連接的第二端子150下方形成，並且其間插著閘極絕緣層152地與第二端子150重疊。電極156不與第二端子150電連接，如果電極156的電位被設置成像浮置、GND、或0V那樣的與第二端子150的電位不同的電位，可以形成防止雜訊和靜電的電容器。第二端子150其間插著保護絕緣膜154地與透明導電膜155電連接。
視像素密度而定，設置了多條閘極佈線、源極佈線、和電容器佈線。此外，在端子部分中，處在與閘極佈線相同的電位上的第一端子、處在與源極佈線相同的電位上的第二端子、和處在與電容器佈線相同的電位上的第三端子等每一種都排列了多個。對每種端子的數量沒有特別限制，端子的數量可以由實踐者適當確定。
通過這六個光刻步驟，可以使用六個光掩模完成作為底閘n通道薄膜電晶體的第二薄膜電晶體170和儲存電容器。通過將薄膜電晶體和儲存電容器佈置在以矩陣形式排列像素的像素部分中的每個像素中，可以獲得製造有源矩陣顯示裝置的基板之一。在本說明書中，為了方便起見，將這樣的基板稱為有源矩陣基板。
在使用與像素電極相同的材料與閘極佈線電連接的情況下，可以省略第三光刻步驟。因此，通過五個光刻步驟，可以使用五個光掩模完成作為底閘n通道薄膜電晶體的第二薄膜電晶體和儲存電容器。
並且，在第二閘電極的材料不同於如圖1C所示的像素電極的材料的情況下，增加一個光刻步驟，從而增加一個光掩模。
在製造有源矩陣液晶顯示裝置的情況下，有源矩陣基板和設置有對電極(counter electrode)的對基板其間插著液晶層地相互接合。注意，在有源矩陣基板上設置了與對基板上的對電極電連接的公共電極，並且在端子部分中設置了與公共電極電連接的第四端子。設置第四端子是為了使公共電極固定在像GND或0V那樣的預定電位上。
並且，像素結構不局限於圖14的那種，在圖16中指出了與圖14不同的頂視圖的例子。圖16指出的例子中未設置電容器佈線，且像素電極其間插著保護絕緣膜和閘極絕緣層地與相鄰像素的閘極佈線重疊，以便形成儲存電容器。在那種情況下，可以省略電容器佈線和與電容器佈線連接的第三端子。注意，在圖16中，與圖14中的那些相同的部分用相同元件符號表示。
在有源矩陣液晶顯示裝置中，驅動以矩陣形式排列的像素電極，以便在螢幕上形成顯示圖案。具體地說，將電壓施加在所選像素電極和與該像素電極相對應的對電極之間，以便對設置在像素電極和對電極之間的液晶層進行光調變，並由觀衆將這種光調變識別成顯示圖案。
在顯示運動圖像時，液晶顯示裝置存在液晶分子本身的長回應時間引起運動圖像的餘像或模糊的問題。為了提高液晶顯示裝置的運動圖像特性，採用每隔一個幀周期就在整個螢幕上顯示黑色的叫做黑色插入(black insert)的驅動方法。
或者，可以採用垂直迴圈(vertical cycle)是通常的1.5倍或2倍以提高運動圖像特性的叫做雙倍幀速率驅動的驅動方法。
又或，為了提高液晶顯示裝置的運動圖像特性，可以採用使用多個LED(發光二極體)或多個EL光源形成作為背光源的面光源，並在一個幀周期內以脈衝方式獨立地驅動面光源的每個光源的驅動方法。作為面光源，可以使用三種或更多種LED，並可以使用發白光的LED。由於可以獨立地控制多個LED，可以使LED的發光定時與對液晶層進行光調變的定時同步。按照這種驅動方法，可以部分斷開LED，因此，尤其在顯示大部分顯示黑色的圖像的情況下，可以達到降低功耗的效果。
通過組合這些驅動方法，與傳統液晶顯示裝置相比，可以提高像運動圖像特性那樣的液晶顯示裝置的顯示特性。
在本實施例中獲得的n通道電晶體將基於In-Ga-Zn-O的非單晶膜用於通道形成區，具有有利的動態特性。於是，可以與本實施例的n通道電晶體結合地採用這些驅動方法。
在製造發光顯示裝置時，將有機發光元件的一個電極(也稱為陰極)設置成像GND或0V那樣的低電源電位；因此，端子部分設置有將陰極設置成像GND或0V那樣的低電源電位的第四端子。此外，在製造發光顯示裝置的情況下，除了源極佈線和閘極佈線之外，還設置了電源線。於是，端子部分設置有與電源線電連接的第五端子。
通過在閘極線驅動電路或源電極線驅動電路中使用使用氧化物半導體的薄膜電晶體，降低了製造成本。然後，通過將用在驅動電路中的薄膜電晶體的閘電極直接與源極佈線或汲極佈線連接，可以減少接觸孔的數量，以便可以提供驅動電路佔據的面積縮小了的顯示裝置。
於是，通過採用本實施例，可以以較低成本提供電特性優異的顯示裝置。
本實施例可以自由地與第1實施例、第2實施例、和第3實施例的任何一個結合。
(第5實施例)
在本實施例中，將描述作為半導體裝置的電子紙的例子。
圖17指出了作為不同於液晶顯示裝置的半導體裝置的例子的有源矩陣電子紙。用於半導體裝置的像素部分的薄膜電晶體581可以按與在第4實施例中描述的像素部分中的薄膜電晶體相同的方式製造，並且是包括基於In-Ga-Zn-O的非單晶膜作為半導體層的薄膜電晶體。並且，正如在第1實施例中所述的那樣，可以在相同基板上製造像素部分和驅動電路，因此，可以以較低製造成本實現電子紙。
圖17中的電子紙是使用扭轉球顯示系統的顯示裝置的例子。扭轉球顯示系統指的是在作為用於顯示元件的電極層的第一電極層和第二電極層之間排列每一個具有黑色和白色的球形粒子，且在第一電極層和第二電極層之間產生電位差以控制球形粒子的取向，以便進行顯示的方法。
薄膜電晶體581是底閘薄膜電晶體，源電極層或汲電極層通過在絕緣層583、584和585中形成的開口與第一電極層587接觸，從而使薄膜電晶體581與第一電極層587電連接。在一對電極580和596之間，在第一電極層587和第二電極層588之間設置了每一個含有黑色區590a、白色區590b、和圍繞填充著液體的區域的空腔594的球形粒子589。圍繞球形粒子589的空間填充著像樹脂那樣的填充劑595(參見圖17)。
取代扭轉球，也可以使用電泳元件。可以使用封裝著透明液體、帶正電白色微粒、和帶負電黑色微粒、直徑大約10μm(微米)到200μm的微型膠囊。當在第一電極層和第二電極層之間施加電場時，在設置在第一電極層和第二電極層之間的微型膠囊中，白色微粒和黑色微粒向相反側運動，以便可以顯示白色或黑色。使用這種原理的顯示元件是電泳顯示元件，並且叫做電子紙。電泳顯示元件具有比液晶顯示元件高的反射比(reflectance)，因此，輔助光是不必要的，功耗是低的，即使在昏暗的地方也可以識別顯示部分。另外，即使不對顯示部分供電，也可以保持過去已經顯示的圖像。於是，即使具有顯示功能的半導體裝置(可以簡稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源，也可以儲存顯示的圖像。
通過上述步驟，可以以較低製造成本製造出作為半導體裝置的電子紙。
本實施例可以適當與在第1實施例或第2實施例中所述的結構結合在一起實現。
(第6實施例)
在本實施例中，將描述作為半導體裝置的發光顯示裝置的例子。作為包括在顯示裝置中的顯示元件，這裏將描述利用場致發光的發光元件。利用場致發光的發光元件按照發光材料是有機化合物還是無機化合物來分類。一般說來，前者被稱為有機EL元件，後者被稱為無機EL元件。
在有機EL元件中，通過將電壓施加在發光元件上，電子和電洞從一對電極分離地注入包含發光有機化合物的層中，使電流流過。然後，使載流子(電子和電洞)重新組合在一起，以便激發發光有機化合物。發光有機化合物從激發態回到基態，從而發光。由於這樣的機制，將這樣的發光元件稱為電流激發發光元件。
無機EL元件按照它們的元件結構分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件含有發光材料的粒子分散在粘合劑中的發光層，它的發光機制是利用施主能級和受主能級的施主-受主重新組合型發光。薄膜無機EL元件具有發光層夾在介電層之間、介電層進一步夾在電極之間的結構，它的發光機制是利用金屬離子的內殼電子躍遷的定域型(localized type)發光。注意，這裏將描述將有機EL元件用作發光元件的例子。
圖18指出了可以通過數位時間灰度級方法驅動的、作為半導體裝置的例子的像素結構的例子。
將描述可以通過數位時間灰度級方法驅動的像素的結構和操作。這裏示出了一個像素包括將氧化物半導體層(基於In-Ga-Zn-O的非單晶膜)用於通道形成區的兩個n通道電晶體的例子。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404、和電容器6403。開關電晶體6401的閘電極與掃描線6406連接，開關電晶體6401的第一電極(源電極和汲電極之一)與信號線6405連接，而開關電晶體6401的第二電極(源電極和汲電極的另一個)與驅動電晶體6402的閘極連接。驅動電晶體6402的閘極通過電容器6403與電源線6407連接，驅動電晶體6402的第一電極與電源線6407連接，驅動電晶體6402的第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極對應於公共電極6408。
注意，發光元件6404的第二電極(公共電極6408)被設置成低電源電位。注意，低電源電位是當對電源線6407設置的高電源電位是基準時，滿足低電源電位<高電源電位的電位。例如，可以將GND或0V設置成低電源電位。將高電源電位與低電源電位之間的差值施加在發光元件6404上，使電流在發光元件6404中流動，從而使發光元件6404發光。因此，每個電位被設置成使高電源電位與低電源電位之間的差值等於或高於正向臨界電壓。
注意，當驅動電晶體6402的閘電極電容器用作電容器6403的替代物時，可以省略電容器6403。驅動電晶體6402的閘電極電容器可以在通道區與閘電極之間形成。
在使用電壓輸入電壓驅動方法的情況下，將視頻信號輸入驅動電晶體6402的閘極中，以便完全接通或斷開驅動電晶體6402。也就是說，使驅動電晶體6402工作在線性區中，因此，將比電源線6407的電壓高的電壓施加在驅動電晶體6402的閘極上。注意，將高於或等於(電源線電壓+驅動電晶體6402的Vth )的電壓施加在信號線6405上。
在取代數位時間灰度級方法，使用類比灰度級方法的情況下，通過以不同方式輸入信號可以採用與圖18中相同的像素結構。
在使用類比灰度級方法的情況下，將高於或等於(發光元件6404的正向電壓+驅動電晶體6402的Vth )的電壓施加在驅動電晶體6402的閘極上。發光元件6404的正向電壓指的是獲得所希望亮度的電壓，至少包括正向臨界電壓。通過輸入使驅動電晶體6402工作在飽和區中的視頻信號，電流可以在發光元件6404中流動。為了使驅動電晶體6402工作在飽和區中，電源線6407的電位高於驅動電晶體6402的閘電極電位。由於視頻信號是類比信號，電流回應於視頻信號在發光元件6404中流動，並且可以執行類比灰度級方法。
注意，像素結構不局限於在圖18中所示的那種。例如，圖18中的像素可以進一步包括開關、電阻器、電容器、電晶體、邏輯電路等。
接著，參照圖19A、19B和19C描述發光元件的結構。這裏，將指出在圖1B中的薄膜電晶體170的驅動TFT取作一個例子來描述像素的截面結構。作為分別用於圖19A、19B和19C中的半導體裝置的驅動TFT的TFT 7001、7011、和7021可以按與在第1實施例中所述的薄膜電晶體170類似的方式製造，並且是每一個都包括基於In-Ga-Zn-O的非單晶膜作為半導體層、電特性優異的薄膜電晶體。
為了提取從發光元件發射的光，要求陽極和陰極的至少一個是透明的。薄膜電晶體和發光元件都是在基板上形成的。發光元件可以具有通過與基板相對的表面提取光的頂部發射結構；通過基板側的表面提取光的底部發射結構；或通過與基板相對的表面和基板側的表面提取光的雙側發射結構。指出在圖18中的像素結構可以應用於具有這些發射結構的任何一種結構的發光元件。
下方參照圖19A描述具有頂部發射結構的發光元件。
圖19A是在驅動TFT 7001是指出在圖1B中的薄膜電晶體170和通過陽極7005發射來自發光元件7002的光的情況下像素的截面圖。在圖19A中，發光元件7002的陰極7003與驅動TFT 7001電連接，發光層7004和陽極7005按這個次序堆疊在陰極7003上。陰極7003可以由多種導電材料製成，只要它們具有低功函數和反射光就行。例如，希望使用Ca、Al、MgAg、AlLi等。發光層7004可以使用單層或堆疊的多層形成。當使用多層形成發光層7004時，通過將電子注入層、電子傳輸層、發光層、電洞傳輸層、和電洞注入層按這個次序堆疊在陰極7003形成發光層7004。無需設置所有這些層。陽極7005由像含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下文稱為ITO)、氧化銦鋅、或加入氧化矽的氧化銦錫那樣的透光導電材料製成。
發光元件7002對應於陰極7003和陽極7005夾住發光層7004的區域。在指出在圖19A中的像素的情況下，如箭頭所指，通過陽極7005發射來自發光元件7002的光。
注意，驅動電路中設置在氧化物半導體層上的第二閘電極最好由與陰極7003相同的材料形成，從而可以簡化步驟。
接著，參照圖19B描述具有底部發射結構的發光元件。圖19B是在驅動TFT 7011是指出在圖1A中的薄膜電晶體和通過陰極7013發射來自發光元件7012的光的情況下像素的截面圖。在圖19B中，在與驅動TFT 7011電連接的透光導電膜7017上形成發光元件7012的陰極7013，發光層7014和陽極7015以這個次序堆疊在陰極7013上。當陽極7015具有透光性時，可以形成反射或阻擋光的阻光膜7016覆蓋陽極7015。對於陰極7013，與圖19A的情況一樣，可以使用各種材料，只要它們是具有低功函數的導電材料就行。注意，使陰極7013形成為具有可以透光的厚度(最好，大約5nm到30nm)。例如，可以將厚度為20nm的鋁膜用作陰極7013。與圖19A的情況類似，發光層7014可以使用單層或堆疊的多層形成。陽極7015不需要透光，但也可以與圖19A的情況一樣，由透光導電材料製成。作為阻光膜7016，例如，可以使用反射光等的金屬；但是，不局限於金屬。例如，也可以使用加入黑色顏料的樹脂。
發光元件7012對應於陰極7013和陽極7015夾住發光層7014的區域。在指出圖19B中的像素的情況下，如箭頭所指，通過陰極7013發射來自發光元件7012的光。
注意，驅動電路中設置在氧化物半導體層上的第二閘電極最好由與陰極7013相同的材料形成，從而可以簡化步驟。
接著，參照圖19C描述具有雙側發射結構的發光元件。在圖19C中，在與驅動TFT 7021電連接的透光導電膜7027上形成發光元件7022的陰極7023，發光層7024和陽極7025以這個次序堆疊在陰極7023上。與圖19A的情況一樣，陰極7023可以由多種材料製成，只要它們具有低功函數就行。注意，使陰極7023形成為具有可以透光的厚度。例如，可以將厚度為20nm的Al膜用作陰極7023。與圖19A一樣，發光層7024可以使用單層或堆疊的多層形成。陽極7025可以與圖19A的情況一樣，由透光導電材料製成。
發光元件7022對應於陰極7023、發光層7024和陽極7025相互重疊的區域。在指出圖19C中的像素的情況下，如箭頭所指，通過陽極7025和陰極7023兩者發射來自發光元件7022的光。
注意，驅動電路中設置在氧化物半導體層上的第二閘電極最好由與導電膜7027相同的材料形成，從而可以簡化步驟。或者，驅動電路中設置在氧化物半導體層上的第二閘電極最好由與導電膜7027和陰極7023相同的材料形成，從而可以簡化步驟，並且還可以減小佈線電阻。
注意，儘管這裏將有機EL元件描述成發光元件，但也可以將無機EL元件設置成發光元件。
注意，在本實施例中，描述了控制發光元件的驅動的薄膜電晶體(驅動TFT)與發光元件電連接的例子，但也可以採用在驅動TFT和發光元件之間連接電流控制TFT的結構。
注意，在本實施例中所述的半導體裝置的結構不局限於指出在圖19A、19B和19C中的那些，可以根據所公開技術的精神以各種方式修改。
接著，參照圖20A和20B描述與半導體裝置的一個實施例對應的發光顯示面板(也稱為發光面板)的頂視圖和截面圖。圖20A是用密封劑在第一基板和第二基板之間密封的薄膜電晶體和發光元件的面板的頂視圖。圖20B是沿著圖20A的直線H-I所取的截面圖。
設置密封劑4505以圍繞設置在第一基板4501上的像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b。另外，在像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b上設置第二基板4506。於是，通過第一基板4501、密封劑4505、和第二基板4506，與填充劑4507一起密封像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b。如此用保護膜(譬如，接合膜或紫外可固化樹脂膜)或氣密性好和排氣少的覆蓋材料包裝(密封)顯示裝置，以便使顯示裝置不暴露在外部空氣中是最好的。
在第一基板4501上形成的像素部分4502、信號線驅動電路4503a和4503b、和掃描線驅動電路4504a和4504b每一個都包括多個薄膜電晶體，包括在像素部分4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509作為例子表示在圖20B中。
作為薄膜電晶體4509和4510，可以使用包括基於In-Ga-Zn-O的非單晶膜作為半導體層的在第1實施例中所述的高度可靠薄膜電晶體。並且，如在第1實施例中參照圖1B所述，薄膜電晶體4509包括在半導體層上方和下方的閘電極。
此外，元件符號4511表示發光元件。作為包括在發光元件4511中的像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲電極層電連接。注意，發光元件4511的結構不局限於在本實施例中所示的包括第一電極層4517、場致發光層4512、和第二電極層4513的堆疊結構。可以視從發光元件4511提取光的方向等而定，可以適當改變發光元件4511的結構。
隔牆4520由有機樹脂膜、無機絕緣膜、或有機聚矽氧烷製成。尤其最好的是，隔牆4520由在第一電極層4517上方含有開口的光敏材料製成，以便使開口的側壁形成為具有連續彎曲的傾斜面。
場致發光層4512可以使用單層或堆疊的多層形成。
可以在第二電極層4513和隔牆4520上形成保護膜，以便防止氧、氫、水分、二氧化碳等進入發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC(類金剛石碳)膜等。
另外，將多種信號和電位從FPC 4518a和4518b供應給信號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部分4502。
在本實施例中，連接端子電極4515使用與發光元件4511的第一電極層4517相同的導電膜形成，端子電極4516使用與包括在薄膜電晶體4509和4510中的源電極層和汲電極層相同的導電膜形成。
連接端子電極4515通過各向異性導電膜4519與FPC 4518a的端子電連接。
處在從發光元件4511提取光的方向上的第二基板4506需要具有透光性。在那種情況下，使用像玻璃板、塑膠板、聚酯膜、或丙烯酸膜那樣的透光材料。
作為填充劑4507，除了像氮氣或氬氣那樣的惰性氣體之外，還可以使用紫外可固化樹脂或熱固性樹脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯醋酸乙烯酯)。
如果需要，可以在發光元件的發光表面上適當設置像偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)、或彩色濾光片那樣的光學膜。而且，偏光板或圓偏光板可以設置有防反射膜。例如，可以進行可以通過表面上的凸部和凹部使反射光漫射以便減少眩光的抗眩光處理。
信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b可以作為在分離地準備的單晶半導體基板或絕緣基板上使用單晶半導體膜或多晶半導體膜形成的驅動電路來安裝。或者，可以只分離地形成和安裝信號線驅動電路或它的一部分，或掃描線驅動電路或它的一部分。本實施例不局限於指出在圖20A和20B中的結構。
通過上述步驟，可以以較低製造成本製造發光顯示裝置(顯示面板)。
本實施例可以適當與在第1實施例或第2實施例中所述的結構結合在一起實現。
(第7實施例)
在本實施例中，將參照圖21A1、21A2和21B描述與半導體裝置的一個實施例相對應的液晶顯示面板的頂視圖和截面圖。圖21A1和21A2是用密封劑4005在第一基板4001和第二基板4006之間密封在第1實施例中所述、每一個包括在第一基板4001上形成的基於In-Ga-Zn-O的非單晶膜作為半導體層的薄膜電晶體4010和4011、以及液晶元件4013的面板的頂視圖。圖21B是沿著圖21A1和21A2的直線M-N所取的截面圖。
設置密封劑4005以圍繞設置在第一基板4001上的像素部分4002和掃描線驅動電路4004。在像素部分4002和掃描線驅動電路4004上設置第二基板4006。因此，通過第一基板4001、密封劑4005、和第二基板4006，與液晶層4008一起密封像素部分4002和掃描線驅動電路4004。將在分離地準備的基板上使用單晶半導體膜或多晶半導體膜形成的信號線驅動電路4003安裝在與第一基板4001上由密封劑4005圍繞的區域不同的區域中。
注意，對分離地形成的驅動電路的連接方法沒有特別限制，可以使用COG、引線鍵合、TAB等。圖21A1指出了通過COG安裝信號線驅動電路4003的例子，而圖21A2指出了通過TAB安裝信號線驅動電路4003的例子。
設置在第一基板4001上的像素部分4002和掃描線驅動電路4004每一個都包括多個薄膜電晶體。圖21B指出了包括在像素部分4002中的薄膜電晶體4010和包括在掃描線驅動電路4004中的薄膜電晶體4011。在薄膜電晶體4010和4011上設置了絕緣層4020和4021。
作為薄膜電晶體4010和4011，可以使用包括基於In-Ga-Zn-O的非單晶膜作為半導體層的在第1實施例中所述的薄膜電晶體。薄膜電晶體4011對應於第2實施例的指出在圖2A中的包括背閘電極的薄膜電晶體。
包括在液晶元件4013中的像素電極層4030與薄膜電晶體4010電連接。在第二基板4006上形成液晶元件4013的對電極層4031。像素電極層4030、對電極層4031、和液晶層4008相互重疊的部分對應於液晶元件4013。注意，像素電極層4030和對電極層4031分別設置有每一個起對準膜作用的絕緣層4032和絕緣層4033。液晶層4008其間插著絕緣層4032和4033地夾在像素電極層4030和對電極層4031之間。
注意，第一基板4001和第二基板4006可以由玻璃、金屬(通常，不銹鋼)、陶瓷、或塑膠製成。作為塑膠，可以使用玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。或者，可以使用具有鋁箔夾在PVF膜或聚酯膜之間的結構的板。
元件符號4035表示通過有選擇地蝕刻絕緣膜獲得的柱狀間隔件，設置成控制像素電極層4030和對電極層4031之間的距離(晶元間隙)。或者，可以使用球狀間隔件。對電極層4031與設置在與薄膜電晶體4010相同的基板上的公共電位線電連接。通過使用公共連接部分，對電極層4031通過設置在該對基板之間的導電粒子與公共電位線電連接。注意，導電粒子包含在密封劑4005中。
或者，可以使用顯示使對準膜不必要的藍相的液晶。藍相是在膽固膽液晶的溫度升高的同時，正好在膽固膽相轉變成各向同性相之前產生的液晶相之一。由於只在窄的溫度範圍內才產生藍相，將包含5wt%或更多重量的手性劑(chiral agent)的液晶複合物用於液晶層4008，以便擴大溫度範圍。包括顯示藍相的液晶和手性劑的液晶複合物具有10μs到100μs的短回應時間，具有使對準過程不需要的光學各向同性，且具有小的視角依賴性。
注意，儘管在本實施例中描述了透射型液晶顯示裝置的例子，但本實施例也可應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
在本實施例中，顯示了將偏光板設置在基板的外表面(觀衆側)而將著色層和用於顯示元件的電極層以這個次序設置在基板的內表面的液晶顯示裝置例子；但是，也可以將偏光板設置在基板的內表面。偏光板和著色層的堆疊結構不局限於在本實施例中所示的那種，可以視偏光板和著色層的材料或製造步驟的條件而定地適當設置。而且，可以設置起黑底(black matrix)作用的阻光膜。
在本實施例中，為了減小薄膜電晶體的表面粗糙度和提高薄膜電晶體的可靠度，用起保護膜作用的絕緣層(絕緣層4020和絕緣層4021)或偏振絕緣膜覆蓋通過第1實施例獲得的薄膜電晶體。注意，設置保護膜是為了防止像有機物質、金屬物質、或水分那樣的懸浮在空氣中的雜質的進入，保護膜最好是緻密膜。保護膜可以通過濺射形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜和/或氮氧化鋁膜的單層膜或多層膜。儘管本實施指出了通過濺射形成保護膜的例子，但對這種方法沒有特別限制，可以採用像PCVD(等離子體化學氣相沈積)方法那樣的多種多樣方法。在驅動電路的一部分中，這種保護膜起第二閘極絕緣層的作用，並且包括在第二閘極絕緣層上設置了背閘極的薄膜電晶體。
在本實施例中，具有堆疊結構的絕緣層4020形成保護膜。作為絕緣層4020的第一層，通過濺射形成氧化矽層。將氧化矽層用作保護膜具有防止用於源電極層和汲電極層的鋁膜出現小丘(hillock)的效果。
絕緣層還形成保護膜的第二層。在本實施例中，作為絕緣層4020的第二層，通過濺射形成氮化矽層。將氮化矽層用作保護膜可以防止像鈉離子那樣的離子進入半導體區中，從而抑制TFT的電特性的變化。
在形成保護膜之後，可以使半導體層退火(在300℃到400℃下)。並且，在形成保護膜之後，形成背閘極。
絕緣層4021形成平坦化絕緣膜。對於絕緣層4021，可以使用像聚酰亞胺、丙烯酸、苯環丁烯、聚酰胺、或環氧樹脂那樣的具有耐熱性的有機材料。除了這樣的有機材料之外，也可以使用低介電常數材料(低k材料)、基於矽氧烷的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等。注意，絕緣層4021可以通過堆疊多個由這些材料形成的絕緣膜形成。
注意，基於矽氧烷的樹脂是從作為原材料和具有Si-O-Si鍵的矽氧烷材料形成的樹脂。關於基於矽氧烷的樹脂，有機族(例如，烷基族或芳基族)或氟基族可以用作替代物。另外，有機族可以包括氟基族。
對形成絕緣層4021的方法沒有特別限制，視材料而定，可以通過濺射、SOG、旋塗、浸漬、噴塗、液滴排放(例如，噴墨、絲網印刷、或膠版印刷)、刮刀、輥式塗料器、簾式塗料器、刀式塗料器等形成絕緣層4021。在絕緣層4021由材料溶液形成的情況下，可以在燒制步驟的同時使半導體層退火(在300℃到400℃)。絕緣層4021的燒制步驟也起半導體層的退火步驟的作用，從而可以高效地製造半導體裝置。
像素電極層4030和對電極層4031可以由像含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下文稱為ITO)、氧化銦鋅、或加入氧化矽的氧化銦錫那樣的透光導電材料製成。
包含導電高分子的導電複合物(也稱為導電聚合物)可以用於像素電極層4030和對電極層4031。由導電複合物製成的像素電極最好具有每平方10000Ω或更小的薄層電阻或在550nm的波長下70%或更大的透光率。而且，包含在導電複合物中的導電高分子的電阻率最好是0.1Ω‧cm或更小。
作為導電高分子，可以使用所謂的π-電子共軛導電分子。例如，可以使用聚苯胺或它的衍生物、聚吡咯或它的衍生物、聚噻吩或它的衍生物、或它們的兩種或更多種的共聚物。
另外，將多種信號和電位從FPC 4018供應給分離地形成的信號線驅動電路4003、和掃描線驅動電路4004或像素部分4002。
在本實施例中，連接端子電極4015使用與包括在液晶元件4013中的像素電極層4030相同的導電膜形成，端子電極4016使用與薄膜電晶體4010和4011的源電極和汲電極相同的導電膜形成。
連接端子電極4015通過各向異性導電膜4019與包括在FPC 4018中的端子電連接。
注意，圖21A1和21A2指出了信號線驅動電路4003分離地形成和安裝在第一基板4001上的例子；但是，本實施例不局限於這種結構。可以分離地形成然後安裝掃描線驅動電路，或可以只分離地形成然後安裝信號線驅動電路的一部分或掃描線驅動電路的一部分。
圖22指出了通過使用TFT基板2600形成半導體裝置的液晶顯示模組的例子。
圖22指出了利用密封劑2602使TFT基板2600和對基板2601相互接合，並在基板之間設置包括TFT等的像素部分2603、包括液晶層的顯示元件2604、著色層2605、和偏光板2606以形成顯示區的液晶顯示模組的例子。著色層2605是進行彩色顯示所必需的。在RGB系統的情況下，為各自像素設置了與紅色、綠色和藍色相對應的各自著色層。偏光板2606、偏光板2607、和漫射板2613設置在TFT基板2600和對基板2601的外部。光源包括冷陰極射線管2610和反射板2611。電路板2612通過撓性佈線板2609與TFT基板2600的佈線電路部分2608連接，並包括像控制電路或電源電路那樣的外部電路。偏光板和液晶層可以其間插著延遲板地堆疊在一起。
對於液晶顯示模組，可以使用TN(扭曲向列)模式、IPS(共面切換)模式、FFS(邊緣場切換)模式、MVA(多象限垂直對準)模式、PVA(圖像垂直對準)模式、ASM(軸對稱對準微元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)、AFLC(反鐵電液晶)等。
通過上述步驟，可以以較低製造成本製造出作為半導體裝置的液晶顯示裝置。
本實施例可以適當與在第1實施例、第2實施例或第3實施例中所述的結構結合在一起。
(第8實施例)
按照本發明一個實施例的半導體裝置可以應用於多種電器(包括遊戲機)。作為電器，例如，存在電視裝置(也稱為TV或電視接收器)、用於電腦等的監視器、數位照相機、數位攝像機、數位相框、行動電話(也稱為行動電話或攜帶型電話裝置)、攜帶型遊戲機、攜帶型資訊終端、音頻再現裝置、和像彈球盤那樣的大型遊戲機。
圖23A指出了攜帶型資訊終端裝置9200的例子。攜帶型資訊終端裝置9200內含電腦，因此，可以處理各種類型的資料。攜帶型資訊終端裝置9200的例子是個人數位助理(PDA)。
攜帶型資訊終端裝置9200含有兩個外殼，即，外殼9201和外殼9203。利用接合部分9207將外殼9201和外殼9203接合在一起，以便攜帶型資訊終端裝置9200是可折疊的。顯示部分9202內含在外殼9201中，外殼9203包括鍵盤9205。不必說，攜帶型資訊終端裝置9200的結構不局限於上方的結構，該結構至少可以包括含有背閘電極的薄膜電晶體，並且可以適當設置附件。通過在相同基板上形成驅動電路和像素部分，可以以較低製造成本提供包括具有優異電特性的薄膜電晶體的攜帶型資訊終端裝置。
圖23B指出了數位攝像機9500的例子。數位攝像機9500包括內含在外殼9501中的顯示部分9503和各種操作部分。注意，對數位攝像機9500的結構沒有特別限制，該結構至少可以包括含有背閘電極的薄膜電晶體，並且可以適當設置附件。通過在相同基板上形成驅動電路和像素部分，可以以較低製造成本提供包括具有優異電特性的薄膜電晶體的數位攝像機。
圖23C指出了行動電話9100的例子。行動電話9100含有兩個外殼，即，外殼9102和外殼9101。利用接合部分9103將外殼9102和外殼9101接合在一起，以便行動電話是可折疊的。顯示部分9104內含在外殼9102中，外殼9101包括操作鍵9106。注意，對行動電話9100的結構沒有特別限制，該結構至少可以包括含有背閘電極的薄膜電晶體，並且可以適當設置附件。通過在相同基板上形成驅動電路和像素部分，可以以較低製造成本提供包括具有優異電特性的薄膜電晶體的行動電話。
圖23D指出了攜帶型電腦9400的例子。攜帶型電腦9400含有兩個外殼，即，外殼9401和外殼9404。將外殼9401和外殼9404接合在一起，以便可以打開和合上電腦。顯示部分9402內含在外殼9401中，外殼9404包括鍵盤9403。注意，對電腦9400的結構沒有特別限制，該結構至少可以包括含有背閘電極的薄膜電晶體，並且可以適當設置附件。通過在相同基板上形成驅動電路和像素部分，可以以較低製造成本提供包括具有優異電特性的薄膜電晶體的電腦。
圖24A指出了電視裝置9600的例子。顯示部分9603內含在電視裝置9600的外殼9601中。顯示部分9603可以顯示圖像。這裏，外殼9601支承在支架(stand) 9605上。
電視裝置9600可以通過外殼9601的操作開關或分立遙控器9610操作。頻道和音量可以利用遙控器9610的操作鍵9609控制，並且可以控制顯示在顯示部分9603上的圖像。此外，遙控器9610可以含有顯示從遙控器9610輸出的資訊的顯示部分9607。
注意，電視裝置9600設置有接收器、數據機等。通過使用接收器，可以接收一般電視廣播。此外，當顯示裝置通過數據機有線或無線地與通信網路連接時，可以進行單向(從發送器到接收器)或雙向(在發送器和接收器之間或在接收器之間)資訊通信。
圖24B指出了數位相框9700的例子。例如，顯示部分9703內含在數位相框9700的外殼9701中。顯示部分9703可以顯示多種圖像，例如，顯示利用資料照相機等拍攝的圖像資料，以便數位相框可以以與一般相框類似的方式起作用。
注意，數位相框9700設置有操作部分、外部連接端子(譬如，USB(通用串列匯流排)端子或可以與包括USB電纜在內的多種多樣電纜連接的端子)、儲存介質插入部分等。這些結構可以內含在與顯示部分相同的平面上；但是，隨著設計的改進，最好將它們設置在顯示部分的側面或後面。例如，將包括數位照相機拍攝的圖像資料的記憶體插入數位相框的儲存媒體插入部分中，並且輸入圖像資料。然後，可以在顯示部分9703中顯示所輸入的圖像資料。
數位相框9700可以無線地發送和接收資訊。在這種情況下，所希望的圖像資料可以無線地輸入數位相框9700中，並且可以在其中顯示出來。
圖25A指出了與圖23C的行動電話不同的行動電話1000的例子。行動電話1000包括內含顯示部分1002的外殼1001，此外，還包括操作按鈕1003、外部連接埠1004、揚聲器1005、傳聲器1006等。
可以通過用手指等觸摸顯示部分1002將資訊輸入指出在圖25A中行動電話1000中。此外，可以通過用手指等觸摸顯示部分1002進行像打電話或發文本消息那樣的操作。
顯示部分1002主要存在三種螢幕模式。第一模式是主要用於顯示圖像的顯示模式。第二模式是主要用於輸入像文本那樣的資訊的輸入模式。第三模式是顯示模式和輸入模式兩種模式混合的顯示和輸入模式。
例如，在打電話或發文本消息的情況下，將顯示部分1002設置成主要進行文本輸入的文本輸入模式，並且可以在螢幕上進行文本輸入。在這種情況下，最好在顯示部分1002的幾乎整個螢幕上顯示鍵盤或數位按鈕。
當在行動電話100的內部設置了像陀螺儀或加速度感測器那樣的檢測傾斜的感測器時，可以通過判斷行動電話1000的方向(對於風景模式或肖像模式，行動電話1000是否被水平或垂直放置)自動切換顯示部分1002的螢幕中的顯示。
並且，可以通過觸摸顯示部分1002或操作外殼1001的操作按鈕1003切換螢幕模式。或者，可以視顯示在顯示部分1002中的圖像的類型而定地切換螢幕模式。例如，當顯示在顯示部分中的圖像的信號是運動圖像的資料時，將螢幕模式切換到顯示模式。當信號是文本資料時，將螢幕模式切換到輸入模式。
此外，在輸入模式下，當在檢測顯示部分1002中的光感測器檢測的信號的同時，在指定時段內未進行觸摸顯示部分1002的輸入時，可以控制螢幕模式，以便從輸入模式切換到顯示模式。
顯示部分1002也可以起圖像感測器的作用。例如，通過用手掌或手指觸摸顯示部分1002拍攝掌紋、指紋等的圖像，從而可以進行身份驗證。此外，當在顯示部分中設置了發出近紅外光的背光源或發出近紅外光的傳感光源時，可以拍攝手指靜脈、手掌靜脈等。
圖25B也指出了行動電話的例子。圖25B中的行動電話包括顯示裝置9410和通信裝置9420，在顯示裝置9410中，顯示部分9412和操作部分9413包括在外殼9411中；在通信裝置9420中，操作按鈕9422、外部輸入端子9423、傳聲器9424、揚聲器9405、和當接收電視呼叫時發光的發光部分9406包括在外殼9421中。具有顯示功能的顯示裝置9410可以沿著箭頭所指的兩個方向從具有電話功能的通信裝置9420上拆下或附在其上。因此，顯示裝置9410的短軸可以附在通信裝置9420的短軸上，顯示裝置9410的長軸可以附在通信裝置9420的長軸上。另外，當只需顯示功能時，可以將從通信裝置9420上拆下顯示裝置9410，以便可以分離地使用顯示裝置9410。可以通過有線通信或無線通信在通信裝置9420和顯示裝置9410之間發送或接收圖像或輸入資訊。通信裝置9420和顯示裝置9410每一個都含有可充電電池。
(第9實施例)
在本實施例中，在圖26中指出了包括具有在源極佈線(或汲極佈線)與半導體層之間包括第二氧化物半導體層(n+ 層)的結構的薄膜電晶體的顯示裝置的例子。注意，在圖26中，與圖1A中的那些相同的部分用相同元件符號表示。
指出在圖26中的第一薄膜電晶體480是用於驅動電路的薄膜電晶體，它是在氧化物半導體層405與第一佈線409之間設置了n+ 層406a並在氧化物半導體層405與第二佈線410之間設置了n+ 層406b的例子。第一薄膜電晶體480包括在氧化物半導體層405下方的第一閘電極401和在氧化物半導體層405上方的第二閘電極470。
並且，第二薄膜電晶體481是用於像素部分的薄膜電晶體，它是在氧化物半導體層103與源電極層和汲電極層105a和105b之間分別設置了n+ 層104a和104b的例子。
n+ 層是電阻比氧化物半導體層405和氧化物半導體層103小的氧化物半導體層，起源極區和汲極區的作用。
n+ 層是在壓強是0.4Pa、功率是500W、成膜溫度是室溫、和以40sccm的流速引入氬氣的條件下，將In2 O3 、Ga2 O3 和ZnO用作以In2 O3 ：Ga2 O3 ：ZnO=1：1：1的比例包括的靶，通過濺射形成的。即使有意使用In2 O3 、Ga2 O3 和ZnO(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)的靶，在一些情況下，也形成在剛成膜之後包含尺寸為1nm到10nm的晶粒的基於In-Ga-Zn-O的非單晶膜。注意，當適當調整靶成分的比例、成膜壓強(0.1Pa到2.0Pa)、功率(250W到3000W：8英寸φ)、溫度(室溫到100℃)、反應濺射的成膜條件等時，可以控制晶粒的存在和晶粒的密度，也可以將晶粒的直徑控制在1nm到10nm的範圍內。第二基於In-Ga-Zn-O的非單晶膜的厚度是5nm到20nm。不必說，在在薄膜中包含晶粒的情況下，所含晶粒的尺寸不超過膜厚。在本實施例中，第二基於In-Ga-Zn-O的非單晶膜的厚度是5nm。
本實施例的半導體裝置具有n+ 層包括在佈線與半導體層之間的結構，因此，與第1實施例的包括肖特基(Schottky)接面的半導體裝置相比，可以熱穩定地工作。
並且，不暴露在氣體中地通過濺射方法堆疊要作為源電極層和汲電極層105a和105b的導電膜和要作為n+ 層的氧化物半導體膜，以便使源電極層和汲電極層不暴露出來，因此，可以防止灰塵在製造過程中附在上方。
本實施例可以適當與在其他實施例中所述的任何結構結合在一起實現。
本申請基於2008年10月24日向日本專利局提交的日本專利申請第2008-274650號，在此通過引用並入其全部內容。
100．．．基板
101．．．閘電極
102．．．閘極絕緣層
103．．．氧化物半導體層
104a．．．n+ 層
104b．．．n+ 層
105a．．．源電極層
105b．．．汲電極層
107．．．保護絕緣層
108．．．電容器佈線
110．．．像素電極
120．．．連接電極
121．．．第一端子
122．．．第二端子
125．．．接觸孔
126．．．接觸孔
127．．．接觸孔
128．．．透明導電膜
129．．．透明導電膜
150．．．第二端子
151．．．第一端子
152．．．閘極絕緣層
153．．．連接電極
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極
170．．．第二薄膜電晶體
300．．．基板
301．．．像素部分
302．．．掃描線驅動電路
303．．．信號線驅動電路
310．．．基板
311．．．像素部分
312．．．第一掃描線驅動電路
313．．．第二掃描線驅動電路
314．．．信號線驅動電路
320．．．基板
321．．．信號輸入端子
322．．．信號線輸入端子
323．．．掃描線
324．．．信號線
327．．．像素部分
328．．．像素
329．．．像素TFT
330．．．儲存電容器
331．．．像素電極
332．．．電容器線
333．．．公共端
334．．．保護電路
335．．．保護電路
336．．．保護電路
337．．．電容器匯流排
351．．．正反器電路
352．．．控制信號線
353．．．控制信號線
354．．．控制信號線
355．．．控制信號線
356．．．控制信號線
357．．．重定線
361．．．邏輯電路部分
362．．．開關部分
363．．．TFT
364．．．TFT
365．．．TFT
366．．．TFT
367．．．TFT
368．．．TFT
369．．．TFT
370．．．TFT
371．．．TFT
372．．．TFT
373．．．EDMOS電路
381．．．電源線
382．．．重定線
383．．．控制信號線
384．．．電源線
385．．．半導體層
386．．．第一佈線層
387．．．第二佈線層
388．．．第三佈線層
389．．．接觸孔
390．．．控制信號線
400．．．基板
401．．．第一閘電極
402．．．閘電極
403．．．第一閘極絕緣層
404．．．接觸孔
405．．．氧化物半導體層
406a．．．n+ 層
406b．．．n+ 層
407．．．第二氧化物半導體層
409．．．第一佈線
410．．．第二佈線
411．．．第三佈線
412．．．第二閘極絕緣層
430．．．第一薄膜電晶體
431．．．第二薄膜電晶體
433．．．薄膜電晶體
470．．．第二閘電極
471．．．電極
472．．．第一電極
473．．．絕緣層
474．．．第二電極
475．．．發光層
476．．．電極
480．．．第一薄膜電晶體
481．．．第二薄膜電晶體
580．．．電極
581．．．薄膜電晶體
583．．．絕緣層
584．．．絕緣層
585．．．絕緣層
587．．．第一電極層
588．．．第二電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空腔
595．．．填充劑
596．．．電極
1000．．．行動電話
1001．．．外殼
1002．．．顯示部分
1003．．．按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．傳聲器
2600．．．TFT基板
2601．．．對基板
2602．．．密封劑
2603．．．像素部分
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部分
2609．．．撓性佈線板
2610．．．冷陰極射線管
2611．．．反射板
2612．．．電路板
2613．．．漫射板
4001．．．第一基板
4002．．．像素部分
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．第二基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．撓性印刷電路
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對電極層
4032．．．絕緣層
4033．．．絕緣層
4501．．．第一基板
4502．．．像素部分
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封劑
4506．．．第二基板
4507．．．填充劑
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．場致發光層
4513．．．第二電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．第一電極層
4518a．．．撓性印刷電路
4518b．．．撓性印刷電路
4519．．．各向異性導電膜
4520．．．隔牆
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．公共電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．阻光膜
7017．．．透光導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．透光導電膜
9100．．．行動電話
9101．．．外殼
9102．．．外殼
9103．．．接合部分
9104．．．顯示部分
9106．．．操作鍵
9200．．．攜帶型資訊終端裝置
9201．．．外殼
9202．．．顯示部分
9203．．．外殼
9205．．．鍵盤
9207．．．接合部分
9400．．．攜帶型電腦
9401．．．外殼
9402．．．顯示部分
9403．．．鍵盤
9404．．．外殼
9405．．．揚聲器
9406．．．發光部分
9410．．．顯示裝置
9411．．．外殼
9412．．．顯示部分
9413．．．操作部分
9420．．．通信裝置
9421．．．外殼
9422．．．操作按鈕
9423．．．外部輸入端子
9424．．．傳聲器
9500．．．數位攝像機
9501．．．外殼
9503．．．顯示部分
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部分
9605．．．支架
9607．．．顯示部分
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．外殼
9703．．．顯示部分
在附圖中：
圖1A、1B和1C是分別指出第1實施例的顯示裝置的一個例子、第1實施例的顯示裝置的另一個例子、和第1實施例的顯示裝置的又另一個例子的截面圖；
圖2A、2B和2C分別是第2實施例的截面圖、等效電路圖、和頂視圖；
圖3A和3B是指出第3實施例的整個顯示裝置的方塊圖；
圖4是指出第3實施例的顯示裝置中佈線、輸入端子等的排列的圖形；
圖5是指出移位暫存器電路的結構的方塊圖；
圖6是指出正反器電路的例子的圖形；
圖7是指出正反器電路的佈局圖(頂視圖)的視圖；
圖8是指出移位暫存器電路的操作的時序圖的圖形；
圖9A到9C是指出製造第4實施例的半導體裝置的方法的視圖；
圖10A到10C是指出製造第4實施例的半導體裝置的方法的視圖；
圖11是指出製造第4實施例的半導體裝置的方法的視圖；
圖12是指出製造第4實施例的半導體裝置的方法的視圖；
圖13是指出製造第4實施例的半導體裝置的方法的視圖；
圖14是指出第4實施例的半導體裝置的視圖；
圖15A1、15A2、15B1和15B2是指出第4實施例的半導體裝置的視圖；
圖16是指出第4實施例的半導體裝置的視圖；
圖17是指出第5實施例的半導體裝置的截面圖；
圖18是指出第6實施例的半導體裝置的像素等效電路的圖形；
圖19A到19C是指出第6實施例的半導體裝置的截面圖；
圖20A和20B分別是指出第6實施例的半導體裝置的頂視圖和截面圖；
圖21A1和21A2是指出第7實施例的半導體裝置的頂視圖，圖21B是指出第7實施例的半導體裝置的截面圖；
圖22是指出第7實施例的半導體裝置的截面圖；
圖23A到23D是指出電子裝置的例子的外視圖；
圖24A和24B是分別指出電視裝置和數位相框的例子的外視圖；
圖25A和25B是指出行動電話的例子的外視圖；
圖26是指出第9實施例的半導體裝置的截面圖。
101．．．閘電極
103．．．氧化物半導體層
105a．．．源電極層
105b．．．汲電極層
107．．．保護絕緣層
110．．．像素電極
170．．．第二薄膜電晶體
400．．．基板
401．．．第一閘電極
403．．．第一閘極絕緣層
405．．．氧化物半導體層
409．．．第一佈線
410．．．第二佈線
412．．．第二閘極絕緣層
430．．．第一薄膜電晶體
470．．．第二閘電極

Claims (14)

  1. 一種半導體裝置，包含：像素部分和驅動電路，其中，該像素部分至少包括含有第一氧化物半導體層的第一電晶體，其中，該驅動電路至少包括含有第二氧化物半導體層的第二電晶體和含有第三氧化物半導體層的第三電晶體，其中，該第三電晶體包括在該第三氧化物半導體層下方的第一閘電極和在該第三氧化物半導體層上方的第二閘電極，其中，該第三氧化物半導體層的至少一部分設置在源電極和汲電極之間，且該第二閘電極與該第三氧化物半導體層和該第一閘電極重疊，其中，該第二電晶體是增強型電晶體和耗盡型電晶體中的一種，且該第三電晶體是增強型電晶體和耗盡型電晶體中的另一種，且其中，該第三電晶體的臨界值係由施加至該第二閘電極的電壓控制。
  2. 如申請專利範圍第1項之半導體裝置，其中，該第一電晶體與像素電極電連接，且該像素電極由與該第二閘電極相同的材料形成。
  3. 如申請專利範圍第1項之半導體裝置，其中，該第一電晶體與像素電極電連接，且該像素電極由與該第二閘電極不同的材料形成。
  4. 如申請專利範圍第1項之半導體裝置，其中，該第一氧化物半導體層、該第二氧化物半導體層、和該第三氧化物半導體層包含從由銦、鎵、和鋅組成的族群中選擇的材料。
  5. 如申請專利範圍第1項之半導體裝置，其中，該第一閘電極和該第二閘電極具有相同的電位。
  6. 如申請專利範圍第1項之半導體裝置，其中，該第一閘電極和該第二閘電極具有不同的電位。
  7. 一種半導體裝置，包含：第一電晶體；和第二電晶體，其中，該第一電晶體和該第二電晶體中的每一個均包括源電極、汲電極、氧化物半導體層、第一閘電極，該氧化物半導體層與該第一閘電極彼此重疊，其中，該第二電晶體還包括第二閘電極，該第一閘電極與該第二閘電極彼此重疊，該氧化物半導體層置於該第一閘電極和該第二閘電極之間，其中，該氧化物半導體層電連接至該第二電晶體的該源電極和該汲電極，其中，該第一電晶體的該源電極和該汲電極中的一個電連接至該第二電晶體的該源電極和該汲電極中的一個，其中，該第一閘電極和該第二閘電極中的一個電連接至該第一電晶體的該源電極和汲電極中的該一個，其中，該第一電晶體是增強型電晶體和耗盡型電晶體 中的一種，且該第二電晶體是增強型電晶體和耗盡型電晶體中的另一種，且其中，該第二電晶體的臨界值係由施加至該第二閘電極的電壓控制。
  8. 如申請專利範圍第7項之半導體裝置，其中，該氧化物半導體層包含從由銦、鎵、和鋅組成的族群中選擇的材料。
  9. 如申請專利範圍第7項之半導體裝置，其中，該第一閘電極和該第二閘電極具有相同的電位。
  10. 如申請專利範圍第7項之半導體裝置，其中，該第一閘電極和該第二閘電極具有不同的電位。
  11. 一種半導體裝置，包含：第一電晶體；和第二電晶體，其中，該第一電晶體和該第二電晶體中的每一個均包括源電極、汲電極、電連接至該源電極和該汲電極的氧化物半導體層、和第一閘電極，該氧化物半導體層與該第一閘電極彼此重疊，其中，該第一電晶體和該第二電晶體中的僅一個還包括第二閘電極，其中，該第一電晶體和該第二電晶體中的該僅一個的該氧化物半導體層置於該第一電晶體和該第二電晶體中的該僅一個的該第一閘電極與該第二閘電極之間，其中，該第一電晶體的該源電極和該汲電極中的一個 電連接至該第二電晶體的該源電極和該汲電極中的一個，其中，該第一電晶體的該第一閘電極電連接至該第一電晶體的該源電極和汲電極中的該一個，其中，該第一電晶體是增強型電晶體和耗盡型電晶體中的一種，且該第二電晶體是增強型電晶體和耗盡型電晶體中的另一種，且其中，該第一電晶體及該第二電晶體中的該僅一個的臨界值係由施加至該第二閘電極的電壓控制。
  12. 如申請專利範圍第11項之半導體裝置，其中，該氧化物半導體層包含從由銦、鎵、和鋅組成的族群中選擇的材料。
  13. 如申請專利範圍第11項之半導體裝置，其中，該第一閘電極和該第二閘電極具有相同的電位。
  14. 如申請專利範圍第11項之半導體裝置，其中，該第一閘電極和該第二閘電極具有不同的電位。
TW098135781A 2008-10-24 2009-10-22 半導體裝置及其製造方法 TWI514569B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274650 2008-10-24

Publications (2)

Publication Number Publication Date
TW201034189A TW201034189A (en) 2010-09-16
TWI514569B true TWI514569B (zh) 2015-12-21

Family

ID=42116612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135781A TWI514569B (zh) 2008-10-24 2009-10-22 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8106400B2 (zh)
JP (8) JP5524567B2 (zh)
KR (3) KR101477597B1 (zh)
CN (2) CN101728434B (zh)
TW (1) TWI514569B (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101291384B1 (ko) 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR101713356B1 (ko) 2009-09-24 2017-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101582636B1 (ko) 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR20120099657A (ko) 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101740684B1 (ko) 2009-10-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101800852B1 (ko) * 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102648526B (zh) 2009-12-04 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US8588000B2 (en) 2010-05-20 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device having a reading transistor with a back-gate electrode
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
TWI688047B (zh) * 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
KR101979758B1 (ko) 2010-08-27 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
WO2012029671A1 (ja) * 2010-09-02 2012-03-08 シャープ株式会社 半導体装置、半導体装置ユニット、アクティブマトリクス基板、液晶パネル、および液晶表示装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
JP6014362B2 (ja) 2011-05-19 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8610482B2 (en) * 2011-05-27 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Trimming circuit and method for driving trimming circuit
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
TWI463670B (zh) * 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
US20130265010A1 (en) * 2012-04-06 2013-10-10 Semiconductor Energy Laboratory Co., Ltd. Protective circuit module and battery pack
SG10201610711UA (en) 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5674707B2 (ja) * 2012-05-22 2015-02-25 株式会社東芝 表示装置
CN104321967B (zh) * 2012-05-25 2018-01-09 株式会社半导体能源研究所 可编程逻辑装置及半导体装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
TWI494673B (zh) * 2012-09-21 2015-08-01 Innocom Tech Shenzhen Co Ltd 顯示裝置
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
TWI699897B (zh) 2014-11-21 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US10509008B2 (en) 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN104900676B (zh) * 2015-04-29 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10032921B2 (en) 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
KR20170018718A (ko) * 2015-08-10 2017-02-20 삼성전자주식회사 비정질 합금을 이용한 투명 전극 및 그 제조 방법
KR102472867B1 (ko) 2015-09-22 2022-12-02 삼성디스플레이 주식회사 표시장치
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
US10031332B1 (en) * 2015-12-28 2018-07-24 Amazon Technologies, Inc. Thin film transistor for electrowetting display element
WO2017150443A1 (ja) * 2016-03-02 2017-09-08 シャープ株式会社 アクティブマトリクス基板、およびアクティブマトリクス基板を備えた液晶表示装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
CN107275408B (zh) * 2016-04-06 2020-03-10 上海和辉光电有限公司 薄膜晶体管及其制造方法、驱动电路和显示装置
WO2017179504A1 (ja) * 2016-04-15 2017-10-19 シャープ株式会社 薄膜トランジスタ
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
KR101820703B1 (ko) * 2016-07-29 2018-03-08 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 그를 포함한 표시장치
KR102453948B1 (ko) * 2016-07-29 2022-10-17 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그를 구비한 표시장치
CN106449518A (zh) * 2016-10-14 2017-02-22 武汉华星光电技术有限公司 Ltps阵列基板的制造方法及阵列基板
WO2018150962A1 (ja) * 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
US10211825B2 (en) * 2017-06-07 2019-02-19 Globalfoundries Inc. Circuits having a switch with back-gate bias
CN107248393B (zh) * 2017-07-24 2019-04-26 上海交通大学 像素驱动单元及其形成方法、显示背板、像素驱动电路
TWI745420B (zh) * 2017-08-25 2021-11-11 聯華電子股份有限公司 半導體結構
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
TWI703370B (zh) * 2019-02-22 2020-09-01 友達光電股份有限公司 畫素陣列基板
US11623470B2 (en) 2020-03-06 2023-04-11 II John Cardosa Detachably attachable implement scraper
KR20210148548A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
US20060061526A1 (en) * 2004-09-21 2006-03-23 Casio Computer Co., Ltd. Drive circuit and display apparatus

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4615102A (en) 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPS6419775A (en) * 1987-07-14 1989-01-23 Sumitomo Electric Industries Semiconductor device
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JPH02238670A (ja) * 1989-03-10 1990-09-20 Seiko Epson Corp 半導体装置及び光情報処理装置
KR0133536B1 (en) * 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
JPH0360171A (ja) * 1989-07-28 1991-03-15 Casio Comput Co Ltd 薄膜トランジスタメモリ
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH07282584A (ja) 1991-07-25 1995-10-27 Mitsubishi Electric Corp 半導体記憶装置
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH05299654A (ja) * 1992-04-17 1993-11-12 Sharp Corp 薄膜半導体装置
JP2862739B2 (ja) * 1992-10-13 1999-03-03 シャープ株式会社 液晶表示装置
JPH06202156A (ja) 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JPH07110494A (ja) * 1993-10-14 1995-04-25 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶ディスプレイ
JPH07312426A (ja) * 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
GB9520888D0 (en) 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JP2861989B2 (ja) * 1997-08-11 1999-02-24 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法
JP3527731B2 (ja) * 1998-03-05 2004-05-17 シャープ株式会社 液晶表示パネル
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6372558B1 (en) 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000068514A (ja) * 1998-08-18 2000-03-03 Sony Corp 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6566685B2 (en) 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP3587131B2 (ja) * 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4079655B2 (ja) * 2001-02-28 2008-04-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4207406B2 (ja) * 2001-07-24 2009-01-14 カシオ計算機株式会社 薄膜トランジスタの製造方法、フォトセンサ及び読取装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2006338042A (ja) * 2001-09-21 2006-12-14 Semiconductor Energy Lab Co Ltd 発光装置、発光装置の駆動方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003243658A (ja) * 2002-02-12 2003-08-29 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP2003243657A (ja) * 2002-02-12 2003-08-29 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4364481B2 (ja) * 2002-04-22 2009-11-18 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071623A (ja) * 2002-08-01 2004-03-04 Casio Comput Co Ltd フォトセンサ
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6995053B2 (en) 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7407843B2 (en) 2004-04-23 2008-08-05 Sharp Laboratories Of America, Inc. Four-transistor Schmitt trigger inverter
JP4286738B2 (ja) 2004-07-14 2009-07-01 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101424794B1 (ko) * 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
JP5164383B2 (ja) * 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007227595A (ja) * 2006-02-23 2007-09-06 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5201841B2 (ja) * 2007-01-25 2013-06-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101291384B1 (ko) 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060061526A1 (en) * 2004-09-21 2006-03-23 Casio Computer Co., Ltd. Drive circuit and display apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CMOS devices and Technology for VLSI,^&rn^edited by C.Y. Chen, 1990出版 *

Also Published As

Publication number Publication date
KR101477597B1 (ko) 2015-01-02
US20100102314A1 (en) 2010-04-29
US9219158B2 (en) 2015-12-22
KR20140057231A (ko) 2014-05-12
JP2018190992A (ja) 2018-11-29
US20150221778A1 (en) 2015-08-06
KR101732866B1 (ko) 2017-05-08
JP7529867B2 (ja) 2024-08-06
KR101639180B1 (ko) 2016-07-14
US8106400B2 (en) 2012-01-31
JP2014170950A (ja) 2014-09-18
JP2020127031A (ja) 2020-08-20
JP2022084602A (ja) 2022-06-07
CN101728434A (zh) 2010-06-09
JP2016028435A (ja) 2016-02-25
JP6694015B2 (ja) 2020-05-13
JP2010123939A (ja) 2010-06-03
JP5524567B2 (ja) 2014-06-18
TW201034189A (en) 2010-09-16
US9000431B2 (en) 2015-04-07
JP2017147452A (ja) 2017-08-24
KR20160086785A (ko) 2016-07-20
JP2023169158A (ja) 2023-11-29
JP6118861B2 (ja) 2017-04-19
KR20100045922A (ko) 2010-05-04
US20120104386A1 (en) 2012-05-03
CN101728434B (zh) 2014-08-06
CN104078512B (zh) 2018-07-17
CN104078512A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
JP7390503B2 (ja) 半導体装置
TWI514569B (zh) 半導體裝置及其製造方法
JP6528000B2 (ja) 半導体装置
TWI707186B (zh) 半導體裝置和其製造方法