KR102472867B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102472867B1
KR102472867B1 KR1020150134053A KR20150134053A KR102472867B1 KR 102472867 B1 KR102472867 B1 KR 102472867B1 KR 1020150134053 A KR1020150134053 A KR 1020150134053A KR 20150134053 A KR20150134053 A KR 20150134053A KR 102472867 B1 KR102472867 B1 KR 102472867B1
Authority
KR
South Korea
Prior art keywords
voltage
clock
signal
gate
period
Prior art date
Application number
KR1020150134053A
Other languages
English (en)
Other versions
KR20170035404A (ko
Inventor
황정환
심찬욱
조용철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150134053A priority Critical patent/KR102472867B1/ko
Priority to US15/162,499 priority patent/US10460691B2/en
Publication of KR20170035404A publication Critical patent/KR20170035404A/ko
Priority to US16/666,054 priority patent/US11037517B2/en
Application granted granted Critical
Publication of KR102472867B1 publication Critical patent/KR102472867B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

표시장치는 복수 개의 스테이지들을 포함하는 게이트 구동회로를 포함한다. 스테이지들 중 i번째 스테이지의 클럭 단자에는 클럭 신호가 인가된다. 클럭 신호는 노멀 구간 및 안정화 구간을 포함한다. 노멀 구간에서, 클럭 신호는 제1 클럭 전압 및 제1 클럭 전압보다 작은 제2 클럭 전압 사이를 스윙한다. 안정화 구간에서, 클럭 신호는 제2 클럭 전압보다 더 낮은 전압을 갖는 로우 구간을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 상세하게는 게이트 구동회로를 구성하는 트랜지스터들의 열화를 보상할 수 있는 표시장치에 관한 것이다.
표시장치는 복수 개의 게이트 라인들, 복수 개의 데이터 라인들, 복수 개의 게이트 라인들과 복수 개의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수 개의 게이트 라인들에 게이트 신호들을 순차적으로 제공하는 게이트 구동회로 및 복수 개의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수 개의 스테이지들이 종속적으로 연결되어 이루어진 하나의 쉬프트 레지스터를 포함한다. 복수 개의 스테이지들 각각은 대응하는 게이트 라인에 게이트 전압을 출력하기 위해 유기적으로 연결된 복수 개의 트랜지스터들을 포함한다.
복수 개의 스테이지들 각각에 포함되는 복수 개의 트랜지스터들은 지속적으로 인가받는 전압에 의해 열화되는 문제점들이 발생한다.
본 발명은 게이트 구동회로에 인가되는 전압에 의해 트랜지스터들이 열화되는 것을 보상할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 프레임 구간들 동안 유효 이미지를 표시하고, 프레임 구간들 사이에 정의된 블랭크 구간 동안 블랭크 이미지를 표시한다. 상기 표시장치는 복수 개의 스테이지들을 포함하는 게이트 구동회로를 포함한다. 상기 복수 개의 스테이지들 중 i번째 스테이지의(여기서, i는 2 이상의 정수) 클럭 단자에는 클럭 신호가 인가된다. 상기 클럭 신호는 노멀 구간 및 안정화 구간을 포함한다. 상기 노멀 구간은 각각의 상기 프레임 구간들에 대응하며, 제1 클럭 전압 및 상기 제1 클럭 전압보다 작은 제2 클럭 전압 사이를 스윙한다. 상기 안정화 구간은 상기 블랭크 구간에 대응하며, 상기 제2 클럭 전압보다 더 낮은 전압을 갖는 로우 구간을 포함한다.
상기 i번째 스테이지는 제1 출력부, 제어부, 및 제1 풀다운부를 포함한다. 상기 제1 출력부는 Q-노드의 전압에 따라 온/오프 되며, 상기 클럭 신호로부터 게이트-온 신호와 게이트-오프 신호를 포함하는 게이트 신호를 상기 i번째 스테이지의 게이트 출력단자로 출력한다. 상기 제어부는 상기 Q-노드의 전압을 제어한다. 상기 제1 풀다운부는 상기 제1 출력부에서 게이트-온 신호가 출력된 이후에, 상기 게이트 출력단자에 제1 로우 신호를 제공한다.
상기 i번째 스테이지는 제2 출력부를 더 포함할 수 있다. 상기 제2 출력부는 상기 Q-노드의 전위에 따라 온/오프되며, 상기 클럭 신호로부터 캐리-온 신호와 캐리-오프 신호를 포함하는 캐리 신호를 상기 i번째 스테이지의 캐리 출력단자로 출력한다.
상기 i번째 스테이지는 제2 풀다운부를 더 포함할 수 있다. 상기 제2 풀다운부는 상기 제2 출력부에서 캐리-온 신호가 출력된 이후에, 상기 캐리 출력단자에 제2 로우 신호를 제공한다.
상기 제2 로우 신호의 전압은 상기 제1 로우 신호의 전압보다 작을 수 있다. 상기 제2 클럭 전압은 상기 제2 로우 신호의 전압과 실질적으로 동일할 수 있다. 상기 제1 클럭 전압은 약 15V 내지 35V이고, 상기 제2 클럭 전압은 약 -12V 내지 -10V이며, 상기 제1 로우 신호의 전압은 약 -8V 내지 -6V이고, 상기 제2 로우 신호의 전압은 약 -12V 내지 -10V일 수 있다.
상기 클럭 신호는 상기 안정화 구간에서 일정한 DC 전압을 유지할 수 있다. 상기 DC 전압은 약 -50V 내지 -15V 일 수 있다.
본 발명의 일 실시예에 따르면, 상기 안정화 구간에서 상기 제2 클럭 전압 및 상기 제2 클럭 전압보다 작은 제3 클럭 전압 사이를 스윙할 수 있다. 상기 제3 클럭 전압은 약 -50V 내지 -15V 일 수 있다.
본 발명의 일 실시예에 따르면, 상기 클럭 신호는 상기 안정화 구간에서 전압값이 점점 커질 수 있다.
본 발명의 일 실시예에 따르면, 상기 클럭 신호는 상기 안정화 구간에서 전압값이 점점 작아질 수 있다.
본 발명의 일 실시예에 따르면, 상기 i번째 스테이지에서 상기 게이트-온 신호가 출력된 이후에, 상기 제어부는 상기 Q-노드에 상기 제2 로우 신호를 제공할 수 있다. 상기 제2 로우 신호의 전압은 상기 제1 로우 신호의 전압보다 작다.
상기 블랭크 구간에서의 상기 제2 로우 신호의 전압은 상기 프레임 구간들에서의 제2 로우 신호의 전압보다 더 작을 수 있다. 상기 프레임 구간들에서 상기 제2 로우 신호의 전압은 약 -12V 내지 -10V이고, 상기 블랭크 구간에서 상기 제2 로우 신호의 전압은 약 -50V 내지 -15V일 수 있다.
상기 블랭크 구간이 시작한 후, 상기 안정화 구간이 시작되기 전까지 상기 클럭 신호는 적어도 한번 스윙하며, 상기 안정화 구간이 끝난 후, 상기 블랭크 구간이 끝나기 전까지 상기 클럭 신호는 적어도 한번 스윙할 수 있다.
상술한 바에 따르면, 게이트 구동회로에 인가되는 전압에 의해 트랜지스터들의 문턱전압들이 높아져서 열화되는 것을 완화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 3는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 5b, 도 5c, 도 5d, 및 도 5e는 도 5a의 게이트 구동회로에 포함되는 위상 게이트 구동회로들의 블럭도이다.
도 6는 도 5b에 도시된 복수 개의 스테이지들 중 i번째 구동 스테이지의 회로도이다.
도 7은 도 6에 도시된 i번째 구동 스테이지의 입출력신호 파형도이다.
도 8, 도 9, 도 10, 및 도 11은 본 발명의 일 실시예에 따른 클럭 신호 및 클럭바 신호의 파형도이다.
도 12는 본 발명의 일 실시예에 따른 클럭 신호, 클럭바 신호, 및 제2 로우 신호의 파형도이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 구동 트랜지스터들의 문턱전압의 변화를 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태도 에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 블럭도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치(DD)의 신호들의 타이밍도이다.
도 1에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시장치는 표시패널(DP), 게이트 구동회로(100), 데이터 구동회로(200), 및 메인 회로기판(MCB)을 포함한다.
표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시패널을 포함할 수 있다. 본 실시예에서 표시패널(DP)은 액정 표시패널로 설명된다. 한편, 액정 표시패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시패널(DP)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(미도시)을 포함한다. 평면 상에서, 표시패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시패널(DP)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(100)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(200)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다. 또한, 표시패널(DP)은 제1 기판(DS1)의 비표시영역(NDA)에 배치된 더미 게이트 라인(GLd)을 더 포함할 수 있다. 더미 게이트 라인(GLd)은 복수 개 형성될 수 있다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다. 다만, 더미 게이트 라인(GLd)은 복수 개의 화소들(PX11~PXnm)에 연결되지 않는다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
게이트 구동회로(100) 및 데이터 구동회로(200)는 신호 제어부(미도시, 예컨대 타이밍 컨트롤러)로부터 제어 신호를 수신한다. 신호 제어부는 메인 회로기판(MCB)에 실장될 수 있다. 신호 제어부는 외부의 그래픽 제어부(미도시)로부터 영상 데이터 및 제어 신호를 수신한다.
게이트 구동회로(100)는 프레임 구간들(FR-O, FR-E) 동안에 신호 제어부로부터 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들(GS1~GSn)을 생성하고, 게이트 신호들(GS1~GSn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(GS1~GSn)은 순차적으로 출력될 수 있다.
게이트 구동회로(100)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(100)는 비표시영역(NDA)에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Semiconductor TFT Gate driver circuit) 형태로 실장 될 수 있다. 게이트 구동회로(100)는 복수개의 구동 트랜지스터들(TRG)을 포함한다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(100)를 예시적으로 도시하였다. 도시하지는 않았으나, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다. 또한, 게이트 구동회로(100)는 복수개의 위상 게이트 구동회로들(도 5b 내지 도 5e 참조)가 중첩된 구조일 수 있다.
데이터 구동회로(200)는 신호 제어부로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 신호 제어부로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(200)는 계조 전압들을 데이터 신호(DTS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력된다.
데이터 신호(DTS)는 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 신호(DTS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(FR-O, FR-E)에 따라 반전될 수 있다. 데이터 구동회로(200)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(200)는 구동칩(210) 및 구동칩(210)을 실장하는 연성회로기판(220)을 포함할 수 있다. 데이터 구동회로(200)는 복수 개의 구동칩(210)과 연성회로기판(220)를 포함할 수 있다. 연성회로기판(220)은 메인 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동칩들(210)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(200)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 데이터 구동회로(200)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시영역(NDA) 상에 배치될 수 있다.
도 2를 참조하면, 프레임 구간들(FR-O, FR-E)은 유효 이미지를 표시하는 구간으로 정의된다. 프레임 구간들(FR-O, FR-E)은 홀수 번째 프레임 구간(FR-O) 및 짝수 번째 프레임 구간(FR-E)으로 구분될 수 있다.
프레임 구간들(FR-O, FR-E)에는 데이터 신호(DTS)가 데이터 라인들(DL1~DLm)에 출력된다. 데이터 신호(DTS)는 대응하는 프레임 구간에 따라 제1 데이터 신호(DTS1)과 제2 데이터 신호(DTS2)로 구분될 수 있다.
홀수 번째 프레임 구간(FR-O)에는 제1 데이터 신호(DTS1)가 데이터 라인들(DL1~DLm)에 출력되고, 짝수 번째 프레임 구간(FR-E)에는 제2 데이터 신호(DTS2)가 데이터 라인들(DL1~DLm)에 출력된다.
블랭크 구간(BLK)은 블랭크 이미지를 표시하는 구간으로 정의된다. 블랭크 구간(BLK)은 프레임 구간들(FR-O, FR-E) 사이, 즉, 홀수 번째 프레임 구간(FR-O)과 짝수 번째 프레임 구간(FR-E) 사이에 정의될 수 있다.
또한, 블랭크 구간(BLK)은 표시장치(DD)가 턴-온 된 후, 유효 이미지가 표시되기 전까지의 구간을 더 포함할 수 있다. 그리고, 블랭크 구간(BLK)은 유효 이미지 표시가 끝나고 표시장치(DD)가 턴-오프 되기 전까지의 구간을 더 포함할 수 있다.
게이트 신호들(GS1~GSn)은 45도 위상차를 갖고 순차적으로 출력될 수 있다. 단, 게이트 신호들(GS1~GSn)의 출력 형상이 이에 제한되지는 않으며, 위상차가 없을 수도 있고, 45도와 다른 위상차를 갖고 순차적으로 출력될 수도 있다.
게이트 신호들(GS1~GSn) 각각이 모두 한번씩 출력되는 구간은 프레임 구간들(FR-O, FR-E) 중 어느 하나에 대응한다.
도 3는 본 발명의 일 실시예에 따른 화소(PXij)의 등가회로도이다. 도 4는 본 발명의 일 실시예에 따른 화소(PXij)의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 3에 도시된 등가회로를 가질 수 있다.
도 3에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TRP, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TRP)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TRP)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TRP)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 3 참조)에 포함된 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 4에 도시된 것과 같이, 화소 트랜지스터(TRP)는 i번째 게이트 라인(GLi, 도 2 참조)에 연결된 제어전극(CEP, 이하 화소 제어전극), 화소 제어전극(CEP)에 중첩하는 활성화층(ALP, 이하 화소 활성화층), j번째 데이터 라인(DLj, 도 2 참조)에 연결된 입력전극(IEP, 이하 화소 입력전극), 및 화소 입력전극(IEP)과 이격되어 배치된 출력전극(OEP, 이하 화소 출력전극)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 화소 제어전극(CEP)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 화소 제어전극(CEP) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 화소 제어전극(CEP)과 중첩하는 화소 활성화층(ALP)이 배치된다. 화소 활성화층(ALP)은 반도체층(미도시)과 오믹 컨택층(미도시)을 포함할 수 있다.
화소 활성화층(ALP)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 화소 활성화층(ALP)은 금속 산화물 반도체를 포함할 수 있다.
화소 활성화층(ALP) 상에 화소 출력전극(OEP)과 화소 입력전극(IEP)이 배치된다. 화소 출력전극(OEP)과 화소 입력전극(IEP)은 서로 이격되어 배치된다. 화소 출력전극(OEP)과 화소 입력전극(IEP) 각각은 화소 제어전극(CEP)에 부분적으로 중첩할 수 있다.
도 4에는 스태거 구조를 갖는 화소 트랜지스터(TRP)를 예시적으로 도시하였으나, 화소 트랜지스터(TRP)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TRP)는 플래너 구조를 가질 수도 있다.
제1 절연층(10) 상에 화소 활성화층(ALP), 화소 출력전극(OEP), 및 화소 입력전극(IEP)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 평탄면을 제공한다. 제2 절연층(20)은 유기물을 포함할 수 있다.
제2 절연층(20) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제2 절연층(20)을 관통하는 컨택홀(CH)을 통해 화소 출력전극(OEP)에 연결된다. 제2 절연층(20) 상에 화소전극(PE)을 커버하는 배향막(30)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10) 및 제2 절연층(20)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 4에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 게이트 구동회로(100)의 블럭도이다. 도 5b, 5c, 5d, 및 5e는 도 5a의 게이트 구동회로(100)를 구성하는 위상 게이트 구동회로들(100A, 100B, 100C, 100D)의 블럭도이다.
도 5a는 4페이즈 게이트 구동회로(100)를 예시적으로 도시하였다. 4페이즈 게이트 구동회로(100)는 4개의 위상 게이트 구동회로들(100A, 100B, 100C, 100D)을 포함할 수 있으며, 4페이즈 게이트 구동회로(100)는 4개의 위상 게이트 구동회로들(100A, 100B, 100C, 100D)이 중첩되어 형성된다.
도 1 및 도 5a를 참조하면, 4페이즈 게이트 구동회로(100)는 4k개의 게이트 신호들(GS1_1~GSk_4)을 n개의 게이트 라인들(GL1~GLn)에 출력한다. 따라서, n=4k 의 관계식이 형성된다.
도 5b에는 제1 위상 게이트 구동회로(100A)의 블럭도가 도시되었다. 도 5b에 도시된 것과 같이, 제1 위상 게이트 구동회로(100A)는 복수 개의 구동 스테이지들(SRC1_1~SRCk_1)을 포함한다. 구동 스테이지들(SRC1_1~SRCk_1)은 서로 종속적으로 연결된다.
본 실시예에서 구동 스테이지들(SRC1_1~SRCk_1)은 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 각각 연결된다. 구동 스테이지들(SRC1_1~SRCk_1)은 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인들에 게이트 신호들(GS1_1~GSk_1)을 각각 제공한다.
제1 위상 게이트 구동회로(100A)는 구동 스테이지들(SRC1_1~SRCk_1) 중 말단에 배치된 구동 스테이지(SRCk_1)에 연결된 더미 스테이지들(SRCd1_1, SRCd2_1)을 더 포함할 수 있다. 더미 스테이지들(SRCd1_1, SRCd2_1)은 더미 게이트 라인들(GLd) 중 대응하는 더미 게이트 라인에 연결된다.
구동 스테이지들(SRC1_1~SRCk_1) 각각은 출력단자(OUT), 캐리단자(CR), 입력단자(IN), 제1 제어단자(CT1), 제2 제어단자(CT2), 클럭단자(CK), 클럭바 단자(CKB), 제1 전압 입력단자(V1), 및 제2 전압 입력단자(V2)를 포함한다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 출력단자(OUT)는 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 연결된다. 구동 스테이지들(SRC1_1~SRCk_1)로부터 생성된 게이트 신호들(GS1_1~GSk_1)은 출력단자(OUT)를 통해 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 제공된다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 캐리단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 입력단자(IN)에 전기적으로 연결된다. 캐리단자들(CR)은 캐리 신호들(CRS1_1~CRSk_1)을 출력한다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 입력단자(IN)는 해당 구동 스테이지 이전의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, 3번째 구동 스테이지(SRC3_1)의 입력단자(IN)는 2번째 구동 스테이지(SRC2_1)의 캐리 신호(CRS2_1)를 수신한다. 구동 스테이지들(SRC1_1~SRCk_1) 중 첫번째 구동 스테이지(SRC1_1)의 입력단자(IN)는 이전 구동 스테이지의 캐리 신호 대신에 제1 위상 게이트 구동회로(100A)의 구동을 개시하는 개시신호(STV)를 수신한다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 제1 제어단자(CT1)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리단자(CR)에 전기적으로 연결된다. 구동 스테이지들(SRC1_1~SRCk_1) 각각의 제1 제어단자(CT1)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, 2번째 구동 스테이지(SRC2_1)의 제1 제어단자(CT1)는 3번째 구동 스테이지(SRC3_1)의 캐리단자(CR)로부터 출력된 캐리 신호(CRS3_1)를 수신한다. 본 발명의 다른 실시예에서 구동 스테이지들(SRC1_1~SRCk_1) 각각의 제1 제어단자(CT1)는 해당 구동 스테이지 다음의 구동 스테이지의 출력단자(OUT)에 전기적으로 연결될 수도 있다.
말단에 배치된 구동 스테이지(SRCk_1)의 제1 제어단자(CT1)는 제1 더미 스테이지(SRCd1_1)의 캐리단자(CR)로부터 출력된 캐리 신호(CRSd1_1)를 수신한다. 제1 더미 스테이지(SRCd1_1)의 제어단자(CT)는 제2 더미 스테이지(SRCd2_1)의 캐리단자(CR)로부터 출력된 캐리 신호(CRSd2_1)를 수신한다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 제2 제어단자(CT2)는 해당 구동 스테이지 다다음의(after next) 구동 스테이지의 캐리단자(CR)에 전기적으로 연결된다. 구동 스테이지들(SRC1_1~SRCk_1) 각각의 제2 제어단자(CT2)는 해당 구동 스테이지 다다음의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, 첫번째 구동 스테이지(SRC1_1)의 제2 제어단자(CT2)는 3번째 구동 스테이지(SRC3_1)의 캐리단자(CR)로부터 출력된 캐리 신호(CRS3_1)를 수신한다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 클럭단자(CK)는 제1 클럭 신호(CK1)를 수신한다. 구동 스테이지들(SRC1_1~SRCk_1) 각각의 클럭바 단자(CKB)는 제1 클럭바 신호(CKB1)를 수신한다. 제1 클럭 신호(CK1)와 제1 클럭바 신호(CKB1)는 위상차가 180도 이다.
구동 스테이지들(SRC1_1~SRCk_1) 각각의 제1 전압 입력단자(V1)는 제1 로우 신호(VSS1)를 수신한다. 구동 스테이지들(SRC1_1~SRCk_1) 각각의 제2 전압 입력단자(V2)는 제2 로우 신호(VSS2)를 수신한다. 제2 로우 신호(VSS2)의 전압은 제1 로우 신호(VSS1)의 전압보다 낮다. 제1 로우 신호(VSS1)의 전압은 -9V 내지 -5V 일 수 있다. 제2 로우 신호(VSS2)의 전압은 프레임 구간들(FR-O, FR-E)에서 -14V 내지 -10V 일 수 있다.
본 발명의 일 실시예에서 구동 스테이지들(SRC1_1~SRCk_1) 각각은 그 회로구성에 따라 출력단자(OUT), 캐리단자(CR), 입력단자(IN), 제1 제어단자(CT1), 제2 제어단자(CT2), 클럭단자(CK), 클럭바 단자(CKB), 제1 전압 입력단자(V1), 또는 제2 전압 입력단자(V2) 중 어느 하나가 생략되거나, 다른 단자들이 더 포함될 수 있다. 예컨대, 제1 전압 입력단자(V1) 또는 제2 전압 입력단자(V2) 중 어느 하나는 생략될 수 있다. 또한, 구동 스테이지들(SRC1_1~SRCk_1)의 연결관계도 변경될 수 있다.
도 5c에는 제2 위상 게이트 구동회로(100B)의 블럭도가 도시되었다. 도 5c에 도시된 것과 같이, 제2 위상 게이트 구동회로(100B)는 복수 개의 구동 스테이지들(SRC1_2~SRCk_2)을 포함한다. 구동 스테이지들(SRC1_2~SRCk_2)은 서로 종속적으로 연결된다.
구동 스테이지들(SRC1_2~SRCk_2) 각각의 클럭단자(CK)는 제2 클럭 신호(CK2)를 수신한다. 구동 스테이지들(SRC1_2~SRCk_2) 각각의 클럭바 단자(CKB)는 제2 클럭바 신호(CKB2)를 수신한다. 제2 클럭 신호(CK2)와 제2 클럭바 신호(CKB2)는 위상차가 180도 이다. 제2 클럭 신호(CK2)의 위상은 제1 클럭 신호(CK1)의 위상보다 45도 느리다.
제2 클럭 신호(CK2)와 제2 클럭바 신호(CKB2)에 대한 내용을 제외하고, 제2 위상 게이트 구동회로(100B)에 대한 설명은 제1 위상 게이트 구동회로(100A)에 대한 설명과 동일한바 생략한다.
도 5d에는 제3 위상 게이트 구동회로(100C)의 블럭도가 도시되었다. 도 5d에 도시된 것과 같이, 제3 위상 게이트 구동회로(100C)는 복수 개의 구동 스테이지들(SRC1_3~SRCk_3)을 포함한다. 구동 스테이지들(SRC1_3~SRCk_3)은 서로 종속적으로 연결된다.
구동 스테이지들(SRC1_3~SRCk_3) 각각의 클럭단자(CK)는 제3 클럭 신호(CK3)를 수신한다. 구동 스테이지들(SRC1_3~SRCk_3) 각각의 클럭바 단자(CKB)는 제3 클럭바 신호(CKB3)를 수신한다. 제3 클럭 신호(CK3)와 제3 클럭바 신호(CKB3)는 위상차가 180도 이다. 제3 클럭 신호(CK3)의 위상은 제1 클럭 신호(CK1)의 위상보다 90도 느리다.
제3 클럭 신호(CK3)와 제3 클럭바 신호(CKB3)에 대한 내용을 제외하고, 제3 위상 게이트 구동회로(100C)에 대한 설명은 제1 위상 게이트 구동회로(100A)에 대한 설명과 동일한바 생략한다.
도 5e에는 제4 위상 게이트 구동회로(100D)의 블럭도가 도시되었다. 도 5e에 도시된 것과 같이, 제4 위상 게이트 구동회로(100D)는 복수 개의 구동 스테이지들(SRC1_4~SRCk_4)을 포함한다. 구동 스테이지들(SRC1_4~SRCk_4)은 서로 종속적으로 연결된다.
구동 스테이지들(SRC1_4~SRCk_4) 각각의 클럭단자(CK)는 제4 클럭 신호(CK4)를 수신한다. 구동 스테이지들(SRC1_4~SRCk_4) 각각의 클럭바 단자(CKB)는 제4 클럭바 신호(CKB4)를 수신한다. 제4 클럭 신호(CK4)와 제4 클럭바 신호(CKB4)는 위상차가 180도 이다. 제4 클럭 신호(CK4)의 위상은 제1 클럭 신호(CK1)의 위상보다 135도 느리다.
제4 클럭 신호(CK4)와 제4 클럭바 신호(CKB4)에 대한 내용을 제외하고, 제4 위상 게이트 구동회로(100D)에 대한 설명은 제1 위상 게이트 구동회로(100A)에 대한 설명과 동일한바 생략한다.
도 6은 도 5b에 도시된 복수 개의 구동 스테이지들(SRC1_1~SRCk_1) 중 i번째 구동 스테이지(SRCi)를 예시적으로 도시하였다. 도 7은 도 6에 도시된 i번째 구동 스테이지(SRCi)의 입출력신호 파형도이다. 도 5b 도시된 복수 개의 구동 스테이지들(SRC1_1~SRCk_1) 각각은 i번째 구동 스테이지(SRCi)와 동일한 회로를 가질 수 있다.
도 6을 참조하면, i번째 구동 스테이지(SRCi)는 출력부(111, 112), 제어부(120), 및 풀다운부(131, 132)를 포함한다. 출력부(111, 112)는 i번째 게이트 신호(GSi)를 출력하는 제1 출력부(111) 및 i번째 캐리 신호(CRSi)를 출력하는 제2 출력부(112)를 포함한다. 풀다운부(131, 132)는 출력단자(OUT)를 다운시키는 제1 풀다운부(131) 및 캐리단자(CR)를 다운시키는 제2 풀다운부(132)를 포함한다.
i번째 구동 스테이지(SRCi)는 복수개의 구동 트랜지스터들(TRG1 내지 TRG8, 이하 TRG)를 포함한다. 구동 트랜지스터들(TRG)은 역할에 따라, 출력 트랜지스터들(TRG1, TRG2), 제어 트랜지스터들(TRG3, TRG4, TRG5, TRG6), 및 풀다운 트랜지스터들(TRG7, TRG8)로 구분된다.
i번째 구동 스테이지(SRCi)의 회로는 예시적인 것에 불과하며, 이는 변경될 수 있다.
제1 출력부(111)는 제1 출력 트랜지스터(TRG1)를 포함한다. 제1 출력 트랜지스터(TRG1)는 제1 클럭 신호(CK1)를 수신하는 입력전극, Q-노드(NQ)에 접속된 제어전극, 및 i번째 게이트 신호(GSi)를 출력하는 출력전극을 포함한다.
제2 출력부(112)는 제2 출력 트랜지스터(TRG2)를 포함한다. 제2 출력 트랜지스터(TRG2)는 제1 클럭 신호(CK1)를 수신하는 입력전극, Q-노드(NQ)에 연결된 제어전극, 및 i번째 캐리 신호(CRSi)를 출력하는 출력전극을 포함한다.
도 7에 도시된 것과 같이, 제1 클럭 신호(CK1)와 제1 클럭바 신호(CKB1) 각각은 제1 클럭 전압(VCK1)과 제2 클럭 전압(VCK2) 사이를 스윙한다. 제1 클럭 전압(VCK1)은 약 15V 내지 35V 일 수 있다. 제2 클럭 전압(VCK2)은 약 -15V 내지 -9V일 수 있다. 제2 클럭 전압(VCK2)은 제2 로우 신호(VSS2)의 전압과 동일한 레벨을 가질 수 있다.
i번째 게이트 신호(GSi)는 전압이 낮은 게이트-오프 신호와 전압이 상대적으로 높은 게이트-온 신호를 포함한다. i번째 게이트 신호(GSi)의 로우 전압(VL-G)은 제1 로우 신호(VSS1)의 전압과 동일할 수 있다. 로우 전압(VL-G)은 약 -8V 내지 -5V 일 수 있다.
i번째 게이트 신호(GSi)는 일부 구간 동안에 제1 클럭 신호(CK1)의 제2 클럭 전압(VCK2)과 동일한 레벨을 가질 수 있다. i번째 게이트 신호(GSi)가 하이 전압(VH-G)이 되기 전에 프리챠징 된 Q-노드(NQ)에 의해 제1 클럭 신호(CK1)의 제2 클럭 전압(VCK2)이 출력되는 것이다.
i번째 게이트 신호(GSi)의 하이 전압(VH-G)은 제1 클럭 신호(CK1)의 제1 클럭 전압(VCK1)과 동일한 레벨을 가질 수 있다.
i번째 캐리 신호(CRSi)는 전압이 낮은 캐리-오프 신호와 전압이 상대적으로 높은 캐리-온 신호를 포함한다. i번째 캐리 신호(CRSi)는 제1 클럭 신호(CK1)에 근거하여 생성되었기 때문에 제1 클럭 신호(CK1)와 동일/유사한 전압 레벨을 갖는다.
제어부(120)는 제1 출력부(111) 및 제2 출력부(112)의 동작을 제어한다. 제어부(120)는 i-1번째 구동 스테이지(SRCi-1)로부터 출력된 i-1번째 캐리 신호(CRSi - 1)에 응답하여 제1 출력부(111) 및 제2 출력부(112)를 턴-온 시킨다. 제어부(120)는 i+1번째 캐리 신호(CRSi +1) 및 i+2번째 캐리 신호(CRSi + 2)에 응답하여 제1 출력부(111) 및 제2 출력부(112)를 턴-오프 시킨다.
제어부(120)는 제1 제어 트랜지스터(TRG3), 제2 제어 트랜지스터들(TRG4), 제3 제어 트랜지스터들(TRG5), 제4 제어 트랜지스터(TRG6), 및 커패시터(CAP)를 포함한다.
제1 제어 트랜지스터(TRG3)는 Q-노드(NQ)의 전위를 제어하는 제어 신호를 Q-노드(NQ)에 출력한다. 도 7은 복수 개의 수평 구간들 중 i번째 게이트 신호(GSi)가 출력되는 수평 구간(HPi, 이하 i번째 수평 구간), 바로 이전 수평 구간(HPi -1, 이하 i-1번째 수평 구간), 및 바로 이후 수평 구간(HPi +1, 이하 i+1번째 수평 구간)을 표시하였다.
제1 제어 트랜지스터(TRG3)는 입력단자(IN)로부터 Q-노드(NQ) 방향으로만 전류가 흐르도록 입력단자(IN)와 Q-노드(NQ) 사이에 다이오드 형태로 접속된다. 제1 제어 트랜지스터(TRG3)는 입력단자(IN)에 공통으로 접속된 제어전극과 입력전극, 및 Q-노드(NQ)에 연결된 출력전극을 포함한다.
커패시터(CAP)는 제1 출력 트랜지스터(TRG1)의 출력전극과 제1 출력 트랜지스터(TRG1)의 제어전극(또는 Q-노드(NQ)) 사이에 접속된다.
제2 제어 트랜지스터(TRG4)는 Q-노드(NQ)에 캐리단자(CR)의 신호를 제공한다. 제2 제어 트랜지스터(TRG4)는 클럭단자(CK)와 접속된 제어전극, 캐리단자(CR)와 접속된 입력전극, 및 Q-노드(NQ)에 접속된 출력전극을 포함한다.
제3 제어 트랜지스터(TRG5)는 제2 전압 입력단자(V2)와 Q-노드(NQ) 사이에 연결된다. 제3 제어 트랜지스터(TRG5)의 제어전극들은 제1 제어단자(CT1)에 접속된다. 제3 제어 트랜지스터들(TRG5)은 i+1번째 캐리 신호(CRSi + 1)에 응답하여 Q-노드(NQ)에 제2 로우 신호(VSS2)를 제공한다. 본 발명의 다른 실시예에서 제3 제어 트랜지스터(TRG5)는 i+1번째 게이트 신호(GSi+1)에 의해 턴-온 될 수도 있다.
제4 제어 트랜지스터(TRG6)는 제2 전압 입력단자(V2)와 Q-노드(NQ) 사이에 연결된다. 제4 제어 트랜지스터(TRG6)의 제어전극들은 제2 제어단자(CT2)에 접속된다. 제4 제어 트랜지스터들(TRG6)은 i+2번째 캐리 신호(CRSi + 2)에 응답하여 Q-노드(NQ)에 제2 로우 신호(VSS2)를 제공한다. 본 발명의 다른 실시예에서 제4 제어 트랜지스터(TRG6)는 i+2번째 게이트 신호(GSi+2)에 의해 턴-온 될 수도 있다.
도 6에 도시된 i번째 구동 스테이지(SRCi)의 구조는 일 실시예이며, 이에 한정되지는 않는다. 예를들어, i번째 구동 스테이지(SRCi)는 클럭바 단자(CKB)가 없고, 인버터부를 더 포함할 수도 있다. 또한, 제3 제어 트랜지스터(TRG5)와 제4 제어 트랜지스터(TRG6) 중 어느 하나는 제2 전압 입력단자(V2)가 아닌 제1 전압 입력단자(V1)에 접속될 수 있다.
도 7에 도시된 것과 같이, i-1번째 수평 구간(HPi -1) 동안에 Q-노드(NQ)의 전위는 i-1번째 캐리 신호(CRSi - 1)에 의해 제1 하이 전압(VQ1)으로 상승한다. i-1번째 캐리 신호(CRSi - 1)가 Q-노드(NQ)에 인가되면 커패시터(CAP)는 그에 대응하는 전압을 충전한다. i번째 수평 구간(HPi) 동안에, i번째 게이트 신호(GSi)가 출력된다. 이때, Q-노드(NQ)는 제1 하이 전압(VQ1)으로부터 제2 하이 전압(VQ2)으로 부스팅된다.
i+1번째 수평 구간(HPi +1) 동안에 Q-노드(NQ)의 전압은 Q-노드 기초 전압(VQ0)으로 다운된다. 그에 따라 제1 출력 트랜지스터(TRG1) 및 제2 출력 트랜지스터(TRG2)는 턴-오프된다
제1 풀다운부(131)는 제1 풀다운 트랜지스터(TRG7)를 포함한다. 제1 풀다운 트랜지스터(TRG7)는 제1 전압 입력단자(V1)에 접속된 입력전극, 클럭바 단자(CKB)에 접속된 제어전극, 및 제1 출력 트랜지스터(TRG1)의 출력전극에 접속된 출력전극을 포함한다. 본 발명의 다른 실시예에서 제1 풀다운 트랜지스터(TRG7)의 입력전극은 제2 전압 입력단자(V2)에 연결될 수도 있다.
도 7에 도시된 것과 같이, i+1번째 수평 구간(HPi +1) 이후의 i번째 게이트 신호(GSi)의 전압은 제1 풀다운 트랜지스터(TRG7)의 출력전극의 전압에 대응한다. i+1번째 수평 구간(HPi +1) 동안에 제1 풀다운 트랜지스터(TRG7)는 제1 클럭바 신호(CKB1)에 응답하여 제1 출력 트랜지스터(TRG1)의 출력전극에 제1 로우 신호(VSS1)를 제공한다.
제2 풀다운부(132)는 제2 풀다운 트랜지스터(TRG8)를 포함한다. 제2 풀다운 트랜지스터(TRG8)는 제2 전압 입력단자(V2)에 접속된 입력전극, 클럭바 단자(CKB)에 접속된 제어전극, 및 제2 출력 트랜지스터(TRG2)의 출력전극에 접속된 출력전극을 포함한다. 본 발명의 다른 실시예에서 제2 풀다운 트랜지스터(TRG8)의 입력전극은 제1 전압 입력단자(V1)에 연결될 수도 있다.
도 7에 도시된 것과 같이, i+1번째 수평 구간(HPi +1) 이후의 i번째 캐리 신호(CRSi)의 전압은 제2 풀다운 트랜지스터(TRG8)의 출력전극의 전압에 대응한다. i+1번째 수평 구간(HPi +1) 동안에 제2 풀다운 트랜지스터(TRG8)는 i+1번째 캐리 신호에 응답하여 제2 출력 트랜지스터(TRG2)의 출력전극에 제2 로우 신호(VSS2)를 제공한다.
도 8, 도 9, 도 10, 및 도 11은 본 발명의 일 실시예에 따른 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)의 파형도이다.
도 8을 참조하면, 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4) 각각은 안정화 구간(STS) 및 노멀 구간(NM)을 포함할 수 있다.
안정화 구간(STS)은 블랭크 구간(BLK)에 대응하며, 안정화 전압(VST)을 갖는 로우 구간을 포함한다. 안정화 전압(VST)은 제2 클럭 전압(VCK2)보다 낮다. 안정화 전압(VST)은 약 -50V 내지 -15V 일 수 있다.
노멀 구간(NM)은 프레임 구간들(FRM-O, FRM-E)에 대응한다. 노멀 구간(NM)에서, 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)은 제1 클럭 전압(VCK1) 및 제2 클럭 전압(VCK2) 사이를 스윙한다. 노멀 구간(NM)에서 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)은 모두 다른 위상을 가질 수 있다.
클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4) 각각은 토글 구간(TG1, TG2)을 더 포함할 수 있다. 토글 구간(TG1, TG2)은 제1 토글 구간(TG1)과 제2 토글 구간(TG2)로 구분된다.
제1 토글 구간(TG1)은 노멀 구간(NM) 이후, 안정화 구간(STS) 이전의 구간으로 정의될 수 있다. 제1 토글 구간(TG1)에서 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4) 각각은 적어도 한번씩 스윙한다. 제1 토글 구간(TG1)에서, 제어전극에 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)을 인가받는 트랜지스터들을 턴-온 시켜 안정화 구간(STS)의 시작을 위한 준비과정을 수행할 수 있다.
제2 토글 구간(TG2)은 안정화 구간(STS) 이후, 노멀 구간(NM) 이전의 구간으로 정의될 수 있다. 제2 토글 구간(TG2)에서 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4) 각각은 적어도 한번씩 스윙한다. 제2 토글 구간(TG2)에서, 제어전극에 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)을 인가받는 트랜지스터들을 턴-온 시켜 노멀 구간(NM)의 시작을 위한 준비과정을 수행할 수 있다.
도 9을 참조하면, 클럭 신호들(CK1-1, CK2-1, CK3-1, CK4-1) 및 클럭바 신호들(CKB1-1, CKB2-1, CKB3-1, CKB4-1) 각각은 안정화 구간(STS) 및 노멀 구간(NM)을 포함할 수 있다.
안정화 구간(STS)은 블랭크 구간(BLK)에 대응하며, 제3 클럭 전압(VCK3)을 갖는 로우 구간을 포함한다. 제3 클럭 전압(VCK3)은 제2 클럭 전압(VCK2)보다 낮다. 제3 클럭 전압(VCK3)은 약 -50V 내지 -15V 일 수 있다. 안정화 구간(STS)에서, 클럭 신호들(CK1-1, CK2-1, CK3-1, CK4-1) 및 클럭바 신호들(CKB1-1, CKB2-1, CKB3-1, CKB4-1)은 제2 클럭 전압(VCK2)와 제3 클럭 전압(VCK3) 사이를 스윙한다.
노멀 구간(NM) 및 토글구간(TG1, TG2)에 대한 설명은, 도 8에서 설명한 것과 동일한바 생략한다.
도 10을 참조하면, 클럭 신호들(CK1-2, CK2-2, CK3-2, CK4-2) 및 클럭바 신호들(CKB1-2, CKB2-2, CKB3-2, CKB4-2) 각각은 안정화 구간(STS) 및 노멀 구간(NM)을 포함할 수 있다.
안정화 구간(STS)은 블랭크 구간(BLK)에 대응한다. 안정화 구간(STS)에서, 클럭 신호들(CK1-2, CK2-2, CK3-2, CK4-2) 및 클럭바 신호들(CKB1-2, CKB2-2, CKB3-2, CKB4-2)의 전압은 제2 클럭 전압(VCK2)에서 제2 클럭 전압(VCK2)보다 낮은 안정화 전압(VST-1)으로 점점 작아진다. 안정화 전압(VST-1)은 약 -50V 내지 -15V 일 수 있다.
도 10에서는, 안정화 구간(STS)에서 클럭 신호들(CK1-2, CK2-2, CK3-2, CK4-2) 및 클럭바 신호들(CKB1-2, CKB2-2, CKB3-2, CKB4-2)의 전압이 선형적으로 작아지는 것을 예시적으로 도시하였으나, 이에 한정되는 것은 아니다.
노멀 구간(NM) 및 토글구간(TG1, TG2)에 대한 설명은, 도 8에서 설명한 것과 동일한바 생략한다.
도 11을 참조하면, 클럭 신호들(CK1-3, CK2-3, CK3-3, CK4-3) 및 클럭바 신호들(CKB1-3, CKB2-3, CKB3-3, CKB4-3) 각각은 안정화 구간(STS) 및 노멀 구간(NM)을 포함할 수 있다.
안정화 구간(STS)은 블랭크 구간(BLK)에 대응한다. 안정화 구간(STS)에서, 클럭 신호들(CK1-3, CK2-3, CK3-3, CK4-3) 및 클럭바 신호들(CKB1-3, CKB2-3, CKB3-3, CKB4-3)의 전압은 안정화 전압(VST-2)에서 안정화 전압(VST-2)에서보다 큰 제2 클럭 전압(VCK2)으로 점점 커진다. 안정화 전압(VST-2)은 약 -50V 내지 -15V 일 수 있다.
도 11에서는, 안정화 구간(STS)에서 클럭 신호들(CK1-3, CK2-3, CK3-3, CK4-3) 및 클럭바 신호들(CKB1-3, CKB2-3, CKB3-3, CKB4-3)의 전압이 선형적으로 증가하는 것을 예시적으로 도시하였으나, 이에 한정되는 것은 아니다.
노멀 구간(NM) 및 토글구간(TG1, TG2)에 대한 설명은, 도 8에서 설명한 것과 동일한바 생략한다.
도 12는 본 발명의 일 실시예에 따른 클럭 신호들(CK1, CK2, CK3, CK4), 클럭바 신호들(CKB1, CKB2, CKB3, CKB4), 및 제2 로우 신호(VSS2)의 파형도이다.
클럭 신호들(CK1, CK2, CK3, CK4)과 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)에 대한 설명은, 도 8에서 설명한 것과 동일한바 생략한다.
제2 로우 신호(VSS2)는, 프레임 구간들(FR-O, FR-E)에서, 노멀 저전압(VSSn)을 갖는다. 노멀 저전압(VSSn)은 약 -12V 내지 -10V 일 수 있다.
제2 로우 신호(VSS2)는, 블랭크 구간(BLK)에서, 안정화 저전압(VSSt)을 갖는다. 안정화 저전압(Vsst)은 노멀 저전압(VSSn) 보다 작다. 안정화 저전압(VSSt)은 약 -50V 내지 -15V 일 수 있다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 구동 트랜지스터들(TRG)의 문턱전압(Vth)의 변화를 도시한 전류 그래프(GP)이다.
상기에서 설명한바와 같이, 제1 클럭 전압(VCK1)은 약 15V 내지 35V이며, 제2 클럭 전압(VCK2)은 약 -15V 내지 -9V일 수 있다. 양의 전압인 제1 클럭 전압(VCK1)의 절대값이 음의 전압인 제2 클럭 전압(VCK2)의 절대값보다 크기 때문에, 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)의 평균 전압은 양의 값이된다.
도 6 및 도 13a를 참조하면, 제1 전류 그래프(GP1)는 구동 트랜지스터들(TRG)이 열화되기 전의 제1 문턱전압(Vth1)을 도시한 것이다. 제2 전류 그래프(GP2)는 구동 트랜지스터들(TRG)이 열화된 후의 제2 문턱전압(Vth2)을 도시한 것이다.
평균 전압이 양의 값인 클럭 신호들(CK1, CK2, CK3, CK4) 및 클럭바 신호들(CKB1, CKB2, CKB3, CKB4)을 지속적으로 인가받는 구동 트랜지스터들(TRG)의 문턱전압(Vth)은 열화에 의해 제1 문턱전압(Vth1)에서 제2 문턱전압(Vth2)으로 커진다.
문턱전압(Vth)이 증가하는 경우, 구동 트랜지스터들(TRG)의 턴-온 또는 턴-오프가 원활하지 않아서, 대응하는 화소(PXij, 도 3 참조)의 충전 및 방전이 어려워지는 문제점이 발생한다.
도 8 내지 도 12에서 설명한 것과 같이, 블랭크 구간(BLK)에서의 클럭 신호들(CK1, CK2, CK3, CK4), 클럭바 신호들(CKB1, CKB2, CKB3, CKB4), 또는 제2 로우 신호(VSS2)의 전압을 프레임 구간들(FR-O, FR-E)에서 보다 낮게 하는 경우, 구동 트랜지스터들(TRG)의 열화되는 것을 보상할 수 있다.
도 13b를 참조하면, 블랭크 구간(BLK)에서 인가되는 음의 전압에 의해, 구동 트랜지스터들(TRG)의 문턱전압(Vth)이 제2 문턱전압(Vth2)에서 제1 문턱전압(Vth1)으로 회복되는 것을 알 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DP: 표시패널
DS1: 제1 기판 DS2: 제2 기판
100: 게이트 구동회로 200: 데이터 구동회로
FR-O, FR-E: 프레임 구간들 BLK: 블랭크 구간
STS: 안정화 구간 TG1, TG2: 토글 구간
MCB: 회로기판 SRC1~SRCn: 구동 스테이지
111: 제1 출력부 112: 제2 출력부
120: 제어부 131: 제1 풀다운부
132: 제2 풀다운부 CK1~CK4: 클럭 신호
CKB1~CKB4: 클럭바 신호 VSS1: 제1 로우 신호
VSS2: 제2 로우 신호

Claims (18)

  1. 프레임 구간들 동안 유효 이미지를 표시하고, 프레임 구간들 사이에 정의된 블랭크 구간 동안 블랭크 이미지를 표시하는 표시장치에 있어서,
    복수 개의 스테이지들을 포함하는 게이트 구동회로를 포함하며,
    상기 복수 개의 스테이지들 중 i번째 스테이지의(여기서, i는 2 이상의 정수) 클럭 단자에는 클럭 신호가 인가되고,
    상기 클럭 신호는,
    각각의 상기 프레임 구간들에 대응하며, 제1 클럭 전압 및 상기 제1 클럭 전압보다 작은 제2 클럭 전압 사이를 스윙하는 노멀 구간; 및
    상기 블랭크 구간에 대응하며, 상기 제2 클럭 전압보다 더 낮은 전압을 갖는 로우 구간을 포함하는 안정화 구간을 포함하고,
    상기 제1 클럭 전압은 상기 노멀 구간에서 상기 클럭 신호의 최대 전압이고, 상기 제2 클럭 전압은 상기 노멀 구간에서 상기 클럭 신호의 최소 전압인 표시장치.
  2. 제1 항에 있어서,
    상기 i번째 스테이지는,
    Q-노드의 전압에 따라 온/오프 되며, 상기 클럭 신호로부터 게이트-온 신호와 게이트-오프 신호를 포함하는 게이트 신호를 상기 i번째 스테이지의 게이트 출력단자로 출력하는 제1 출력부;
    상기 Q-노드의 전압을 제어하는 제어부; 및
    상기 제1 출력부에서 게이트-온 신호가 출력된 이후에, 상기 게이트 출력단자에 제1 로우 신호를 제공하는 제1 풀다운부를 포함하는 표시장치.
  3. 제2 항에 있어서,
    상기 i번째 스테이지는,
    상기 Q-노드의 전위에 따라 온/오프되며, 상기 클럭 신호로부터 캐리-온 신호와 캐리-오프 신호를 포함하는 캐리 신호를 상기 i번째 스테이지의 캐리 출력단자로 출력하는 제2 출력부를 더 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 i번째 스테이지는,
    상기 제2 출력부에서 캐리-온 신호가 출력된 이후에, 상기 캐리 출력단자에 제2 로우 신호를 제공하는 제2 풀다운부를 더 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 제2 로우 신호의 전압은 상기 제1 로우 신호의 전압보다 작은 표시장치.
  6. 제5 항에 있어서,
    상기 제2 클럭 전압은 상기 제2 로우 신호의 전압과 실질적으로 동일한 표시장치.
  7. 제5 항에 있어서,
    상기 제1 클럭 전압은 15V 이상 및 35V 이하이고,
    상기 제2 클럭 전압은 -12V 이상 및 -10V 이하이며,
    상기 제1 로우 신호의 전압은 -8V 이상 및 -6V 이하이고,
    상기 제2 로우 신호의 전압은 -12V 이상 및 -10V 이하인 표시장치.
  8. 제1 항에 있어서,
    상기 클럭 신호는 상기 안정화 구간에서 일정한 DC 전압을 유지하는 표시장치.
  9. 제8 항에 있어서,
    상기 DC 전압은 -50V 이상 및 -15V 이하인 표시장치.
  10. 제1 항에 있어서,
    상기 클럭 신호는 상기 안정화 구간에서 상기 제2 클럭 전압 및 상기 제2 클럭 전압보다 작은 제3 클럭 전압 사이를 스윙하는 표시장치.
  11. 제10 항에 있어서,
    상기 제3 클럭 전압은 -50V 이상 및 -15V 이하인 표시장치.
  12. 제1 항에 있어서
    상기 클럭 신호는 상기 안정화 구간에서 전압이 점점 커지는 표시장치.
  13. 제1 항에 있어서
    상기 클럭 신호는 상기 안정화 구간에서 전압값이 점점 작아지는 표시장치.
  14. 제2 항에 있어서,
    상기 i번째 스테이지에서 상기 게이트-온 신호가 출력된 이후에, 상기 제어부는 상기 Q-노드에 제2 로우 신호를 제공하며,
    상기 제2 로우 신호의 전압은 상기 제1 로우 신호의 전압보다 작은 표시장치.
  15. 제14 항에 있어서,
    상기 블랭크 구간에서의 상기 제2 로우 신호의 전압은 상기 프레임 구간들에서의 제2 로우 신호의 전압보다 더 작은 표시장치.
  16. 제15 항에 있어서,
    상기 프레임 구간들에서 상기 제2 로우 신호의 전압은 -12V 이상 및 -10V 이하이고,
    상기 블랭크 구간에서 상기 제2 로우 신호의 전압은 -50V 이상 및 -15V 이하인 표시장치.
  17. 제15 항에 있어서,
    상기 블랭크 구간이 시작한 후, 상기 안정화 구간이 시작되기 전까지 상기 클럭 신호는 적어도 한번 스윙하며,
    상기 안정화 구간이 끝난 후, 상기 블랭크 구간이 끝나기 전까지 상기 클럭 신호는 적어도 한번 스윙하는 표시장치.
  18. 유효 이미지를 표시하는 프레임 구간과 블랭크 이미지를 표시하는 블랭크 구간을 포함하는 표시장치에 있어서,
    게이트 라인들에 게이트 신호들을 각각 출력하며 종속적으로 연결된 복수 개의 스테이지들을 포함하는 게이트 구동회로를 포함하며,
    상기 복수 개의 스테이지들 중 i번째 스테이지(여기서, i는 2 이상의 정수)에는,
    상기 프레임 구간들에서, 제1 클럭 전압 및 상기 제1 클럭 전압보다 작은 제2 클럭 전압 사이를 스윙하는 노멀 클럭 신호가 인가되고,
    상기 블랭크 구간에 대응하는 안정화 구간에서, 상기 제2 클럭 전압보다 전압이 더 낮은 안정화 신호가 인가되고,
    상기 제1 클럭 전압은 상기 프레임 구간들에서 상기 노멀 클럭 신호의 최대 전압이고, 상기 제2 클럭 전압은 상기 프레임 구간들에서 상기 노멀 클럭 신호의 최소 전압인 표시장치.
KR1020150134053A 2015-09-22 2015-09-22 표시장치 KR102472867B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150134053A KR102472867B1 (ko) 2015-09-22 2015-09-22 표시장치
US15/162,499 US10460691B2 (en) 2015-09-22 2016-05-23 Display device with stabilization
US16/666,054 US11037517B2 (en) 2015-09-22 2019-10-28 Gate driving circuit having stabilization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134053A KR102472867B1 (ko) 2015-09-22 2015-09-22 표시장치

Publications (2)

Publication Number Publication Date
KR20170035404A KR20170035404A (ko) 2017-03-31
KR102472867B1 true KR102472867B1 (ko) 2022-12-02

Family

ID=58282949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134053A KR102472867B1 (ko) 2015-09-22 2015-09-22 표시장치

Country Status (2)

Country Link
US (2) US10460691B2 (ko)
KR (1) KR102472867B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587318B1 (ko) 2016-12-05 2023-10-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 구동회로 및 이를 포함하는 표시장치
KR102471321B1 (ko) 2018-01-04 2022-11-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102525226B1 (ko) * 2018-07-25 2023-04-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR20210092868A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
KR20210126179A (ko) 2020-04-09 2021-10-20 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
WO2021243638A1 (zh) * 2020-06-04 2021-12-09 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
KR20220008951A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 발광 구동 회로, 스캔 구동 회로 및 그것을 포함하는 표시 장치
KR20220104412A (ko) 2021-01-18 2022-07-26 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
CN114937441B (zh) * 2022-05-16 2023-07-25 Tcl华星光电技术有限公司 驱动电路及其控制方法
KR20240031555A (ko) 2022-08-31 2024-03-08 삼성디스플레이 주식회사 주사 구동부

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821701B2 (ja) 2001-12-12 2006-09-13 シャープ株式会社 液晶表示装置
KR101127813B1 (ko) 2004-12-29 2012-03-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정 표시장치
KR20100006063A (ko) 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101543281B1 (ko) 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101860732B1 (ko) * 2011-07-25 2018-05-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101893189B1 (ko) * 2011-09-09 2018-08-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
KR102013158B1 (ko) * 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR20140036729A (ko) * 2012-09-18 2014-03-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR101679923B1 (ko) * 2014-12-02 2016-11-28 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
KR102268671B1 (ko) 2015-04-30 2021-06-24 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20200066224A1 (en) 2020-02-27
US11037517B2 (en) 2021-06-15
KR20170035404A (ko) 2017-03-31
US10460691B2 (en) 2019-10-29
US20170084245A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
KR102472867B1 (ko) 표시장치
US10109252B2 (en) Gate driving circuit and a display device including the gate driving circuit
US9830845B2 (en) Gate driving circuit and display apparatus having the same
KR102253623B1 (ko) 게이트 구동 회로
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US10593282B2 (en) Display device
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102486313B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102465003B1 (ko) 표시장치
KR102430433B1 (ko) 표시장치
US9842557B2 (en) Gate driving circuit and display device having the same
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US10360865B2 (en) Gate driving circuit having high reliability and display device including the same
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US9767752B2 (en) Gate driving circuit and display device including the same
KR102587318B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
US20160180787A1 (en) Gate driving circuit and display device having the same
KR102447536B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102349619B1 (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant