KR20220104412A - 발광 소자 및 이를 포함하는 표시 장치 - Google Patents

발광 소자 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220104412A
KR20220104412A KR1020210006642A KR20210006642A KR20220104412A KR 20220104412 A KR20220104412 A KR 20220104412A KR 1020210006642 A KR1020210006642 A KR 1020210006642A KR 20210006642 A KR20210006642 A KR 20210006642A KR 20220104412 A KR20220104412 A KR 20220104412A
Authority
KR
South Korea
Prior art keywords
light emitting
transistor
light
electrode
quantum dot
Prior art date
Application number
KR1020210006642A
Other languages
English (en)
Inventor
조얼
김태형
이일영
장은주
윤원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210006642A priority Critical patent/KR20220104412A/ko
Priority to EP21196939.9A priority patent/EP4030497A1/en
Priority to CN202111366948.5A priority patent/CN114824107A/zh
Priority to US17/578,173 priority patent/US11710448B2/en
Publication of KR20220104412A publication Critical patent/KR20220104412A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Luminescent Compositions (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 발광 소자는, 제1 전극, 제2 전극, 및 제1 전극 및 제2 전극 사이에 개재된 발광층을 포함하고, 제1 전극 및 제2 전극 중 적어도 하나에 인가되는 전압에 따라 발광층의 발광 효율이 상이하다.

Description

발광 소자 및 이를 포함하는 표시 장치{LIGHT EMISSION ELEMENT AND DISPLAY DEVICE INCLUDING THE SAME}
본 개시는 발광 소자 및 이를 포함하는 표시 장치에 관한 것이다.
양자점은 대략 10 nm 이하의 직경을 갖는 반도체 물질의 나노 결정으로서 양자제한(quantum confinement) 효과를 나타내는 물질이다. 양자점은 통상의 형광체보다 강한 빛을 좁은 파장대에서 발생시킨다. 양자점의 발광은 전도대에서 가전자대로 들뜬 상태의 전자가 전이하면서 발생되는데 같은 물질의 경우에도 입자 크기에 따라 파장이 달라지는 특성을 나타낸다. 양자점의 크기가 작아질수록 짧은 파장의 빛을 발광하기 때문에 크기를 조절하여 원하는 파장 영역의 빛을 얻을 수 있다.
즉, 양자점을 포함하는 발광층과, 이를 적용한 각종 발광 소자는 일반적으로 인광 및/또는 형광 물질을 포함하는 발광층을 사용하는 유기 발광 소자 대비 제조 비용이 낮고, 다른 색의 빛을 방출시키기 위해 발광층에 다른 유기 물질을 사용할 필요 없이 양자점의 크기를 달리함으로써 원하는 색을 방출시킬 수 있다.
양자점을 포함하는 발광층의 발광 효율은 양자점의 양자 효율, 전하 캐리어 밸런스, 광 추출 효율, 누설 전류 등에 의해 결정된다. 즉, 발광층의 발광 효율 향상을 위해서는, 여기자(exciton)들을 발광층에 구속(confinement)시키도록 조절하거나, 양자점에 정공과 전자들이 원활하게 수송되도록 조절하거나, 누설 전류를 방지하는 등의 방법을 들 수 있다.
본 개시는 전하 캐리어의 charging 현상에 의한 소자 효율 및 열화(수명 감소)를 해결할 수 있는 발광 소자 및 이를 포함하는 표시 장치를 제공한다.
일 실시예에 따른 발광 소자는, 제1 전극, 제2 전극, 및 제1 전극 및 제2 전극 사이에 개재된 발광층을 포함하고, 제1 전극 및 제2 전극 중 적어도 하나에 인가되는 전압에 따라 발광층의 발광 효율이 상이하다.
발광 다이오드가 발광하는 발광 기간 동안 제1 전극에 인가되는 전압이 발광 기간에 상기 제2 전극에 인가되는 전압보다 더 크다.
발광 다이오드가 발광하지 않는 비발광 기간 동안 제2 전극에 인가되는 전압이 상기 비발광 기간에 상기 제1 전극에 인가되는 전압보다 더 높다.
한 프레임 내에서 발광 다이오드가 발광하는 발광 기간은 발광 다이오드가 발광하지 않는 비발광 기간보다 더 길다.
발광 다이오드가 발광하지 않는 비발광 기간 동안 발광층의 발광 효율이 증가할 수 있다.
발광층은 양자점(Quantum Dot: QD)층을 포함할 수 있다.
양자점층은, 양자점 형광 물질 또는 인광 물질을 포함할 수 있다.
양자점층이 복수개일 수 있다.
일 실시예에 따른 표시 장치는 복수의 화소를 포함하고, 복수의 화소 각각은, 발광 다이오드, 발광 다이오드의 애노드와 제1 전원 전압선 사이에 연결되어 있는 제1 트랜지스터, 제1 스캔 신호에 따라 데이터 신호를 전달하는 제2 트랜지스터, 제1 트랜지스터의 게이트에 연결되어 데이터 신호에 따른 전압을 저장하는 커패시터, 제1 트랜지스터의 일단과 발광 다이오드의 캐소드 사이에 연결되어 있는 제3 트랜지스터, 발광 다이오드의 애노드와 제2 전원 전압선 사이에 연결되어 있는 제4 트랜지스터, 그리고 제4 트랜지스터와 상보적으로 동작하고, 발광 다이오드의 캐소드와 제2 전원 전압선 사이에 연결되어 있는 제5 트랜지스터를 포함하고, 애노드 및 캐소드 중 적어도 하나에 인가되는 전압에 따라 발광 다이오드의 발광 효율이 상이하다.
제5 트랜지스터는 발광 다이오드가 발광하는 발광 기간 내에서 턴 온되고, 제3 트랜지스터 및 제4 트랜지스터는 발광 기간 내에서 턴 오프될 수 있다.
제5 트랜지스터는 비발광 기간 내에서 턴 오프되고, 제3 트랜지스터 및 제4 트랜지스터는 비발광 기간 내에서 턴 온될 수 있다.
발광 기간에 애노드에 인가되는 전압이 상기 발광 기간에 상기 캐소드에 인가되는 전압보다 더 높다.
비발광 기간에 캐소드에 인가되는 전압이 상기 비발광 기간에 상기 애노드에 인가되는 전압보다 더 높다.
한 프레임 내에서 발광 기간은 비발광 기간보다 더 길다.
비발광 기간에 애노드와 캐소드 사이에 개재된 발광층의 발광 효율이 증가할 수 있다.
발광층은, 양자점(Quantum Dot: QD)층을 포함할 수 있다.
양자점층은, 양자점 형광 물질 또는 인광 물질을 포함할 수 있다.
커패시터는 제1 트랜지스터의 게이트에 연결된 일전극 및 제1 전원전압선에 연결된 타전극을 포함할 수 있다.
복수의 화소 각각은, 발광 다이오드가 발광하는 발광 기간 동안 턴 온되고, 제1 트랜지스터의 일단과 제1 전원전압선 사이에 연결되어 있는 제6 트랜지스터, 및 제1 스캔 신호에 의해 턴 온되고, 제1 트랜지스터의 일단 및 게이트와 사이에 연결되는 제7 트랜지스터를 더 포함할 수 있다.
발광 다이오드가 발광하지 않는 비발광 기간 동안, 데이터 신호의 레벨이 적어도 1회로 변경될 수 있다.
일 실시예에 따른 발광 소자는 제1 전극, 제2 전극, 및 제1 전극 및 제2 전극 사이에 개재된 발광층을 포함하고, 발광 다이오드가 발광하는 발광 기간 동안, 발광 다이오드에 순전압이 인가되고, 발광 다이오드가 발광하지 않는 비발광 기간 동안, 발광 다이오드에 역전압이 인가된다.
실시예들에 따르면, 양자점을 포함하는 발광층과 전자 수송층의 계면 charging이 해소되어 발광 소자의 열화가 감소되고, 수명이 증가하는 효과가 있다.
실시예들에 따르면, 표시 장치의 표시 품질이 향상될 수 있는 장점이 있다.
도 1은 일 실시예에 따른 표시 장치의 발광 소자를 개략적으로 나타낸 단면도이다.
도 2는 일 실시예에 따른 표시 장치의 발광 기간과 방전 기간을 나타낸 도면이다.
도 3은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 4는 도 3의 표시 장치의 화소를 나타낸 회로도이다.
도 5는 도 3의 표시 장치의 구동 타이밍을 나타낸 타이밍도이다.
도 6은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 7은 도 6의 표시 장치의 화소를 나타낸 회로도이다.
도 8는 도 6의 표시 장치의 구동 타이밍을 나타낸 타이밍도이다.
도 9는 실시예와 비교예에 따른 표시 장치의 시간에 따른 휘도 변화율을 측정한 결과를 나타내는 그래프이다.
도 10은 실시예와 비교예에 따른 표시 장치의 양자점 다이오드의 PL 감소를 측정한 결과를 나타내는 그래프이다.
도 11은 전기 어닐링(electrical annealing) 후의 실시예와 비교예에 따른 표시 장치의 휘도에 따른 외부 양자 효율을 측정한 결과를 나타내는 그래프이다.
이후 설명하는 기술의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 구현되는 형태는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 할 수 있다. 다른 정의가 없다면 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 해당 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
본 명세서에서, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 도면을 참고하여 일 실시예에 따른 발광 소자를 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하 도면을 참고하여 일 실시예에 따른 표시 장치를 설명한다.
도 1은 일 실시예에 따른 표시 장치의 발광 소자를 개략적으로 나타낸 단면도이다.
일 구현예에 따른 표시 장치는 제1 기판(10), 액티브 어레이 층(20), 양자점 다이오드(30), 및 제2 기판(50)을 포함한다.
표시 장치는 풀 컬러(full color)를 표현하기 위한 복수의 단위 화소 군을 포함하며, 복수의 단위 화소 군은 행 및/또는 열을 따라 교대로 배치될 수 있다. 각 단위 화소 군은 복수의 화소를 포함하며, 예컨대 2x2 매트릭스, 3x3 매트릭스 등 다양한 배열을 가질 수 있다. 각 단위 화소 군은 예컨대 적색 화소, 녹색 화소 및 청색 화소를 포함할 수 있으며, 예컨대 백색 화소를 더 포함할 수 있다. 단위 화소 군의 구성 및 배치는 다양하게 변형될 수 있다.
제1 기판(10)은 절연 재료를 포함하는 기판일 수 있다. 제1 기판(10)은 유리 기판, 고분자 기판, 또는 반도체 기판일 수 있다. 고분자 기판은 예컨대 폴리에스테르(예컨대, 폴리에티렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN)), 폴리카보네이트, 폴리아크릴레이트, 폴리이미드, 폴리아미드이미드 등과 같은 다양한 폴리머, 폴리실록산(예컨대, PDMS), Al2O3, ZnO 등의 무기 재료, 이들의 공중합체, 이들의 유도체 또는 이들의 조합일 수 있으나 이에 한정되지 않는다. 제1 기판(10)으로서 고분자 기판을 사용한 경우, 플렉시블 표시 장치를 효과적으로 구현할 수 있다. 제1 기판(10)의 두께는, 기판 재료 등을 고려하여 적절히 선택할 수 있으며 특별히 제한되지 않는다.
액티브 어레이 층(20)은 복수의 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이(thin film transistor array)를 포함할 수 있다. 복수의 화소 각각은 박막 트랜지스터를 적어도 하나 포함할 수 있다.
액티브 어레이 층(20) 위에는 절연층(25)이 형성되어 있다. 복수의 박막 트랜지스터의 일 부분을 드러내는 복수의 접촉구(contact hole)를 가진다.
절연층(25) 위에는 양자점 다이오드(30)가 위치한다. 양자점 다이오드(30)는 제1 색을 표시하는 제1 양자점 다이오드, 제2 색을 표시하는 제2 양자점 다이오드, 및 제3 색을 표시하는 제3 양자점 다이오드를 포함할 수 있다. 여기서 제1 색, 제2 색, 및 제3 색은 각각 삼원색 중 하나일 수 있으나, 이에 한정되는 것은 않으며, 표시 장치에 포함된 모든 양자점 다이오드(30)는 단일의 색을 표시할 수도 있다.
양자점 다이오드(30)는 서로 마주하는 하부 전극(31)과 상부 전극(32), 하부 전극(31)과 상부 전극(32) 사이에 위치하는 발광층(33)을 포함한다. 상부 전극(32)은 양자점 다이오드에 공통되는 공통 전극일 수 있다.
하부 전극(31)과 상부 전극(32) 중 어느 하나는 애노드(anode)이고 다른 하나는 캐소드(cathode)이다. 일례로, 하부 전극(31)은 애노드일 수 있고 상부 전극(32)은 캐소드일 수 있다.
애노드는 높은 일 함수를 가지는 도전체로 만들어질 수 있으며, 예컨대 금속, 도전성 금속 산화물 또는 이들의 조합으로 만들어질 수 있다. 애노드는 예컨대 니켈, 백금, 바나듐, 크롬, 구리, 아연, 금과 같은 금속 또는 이들의 합금, 아연산화물, 인듐산화물, 주석산화물, 인듐주석산화물(ITO), 인듐아연산화물(IZO) 또는 불소 도핑된 주석 산화물과 같은 도전성 금속 산화물, 또는 ZnO와 Al 또는 SnO2와 Sb와 같은 금속과 산화물의 조합 등으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
캐소드는 애노드보다 낮은 일 함수를 가진 도전체로 만들어질 수 있으며, 예컨대 금속, 도전성 금속 산화물 및/또는 도전성 고분자로 만들어질 수 있다. 캐소드는 예컨대 알루미늄, 마그네슘, 칼슘, 나트륨, 칼륨, 타이타늄, 인듐, 이트륨, 리튬, 가돌리늄, 은, 주석, 납, 세슘, 바륨 등과 같은 금속 또는 이들의 합금, LiF/Al, LiO2/Al, Liq/Al, LiF/Ca 및 BaF2/Ca과 같은 다층 구조 물질을 들 수 있으나, 이에 한정되는 것은 아니다.
하부 전극(31)과 상부 전극(32) 중 적어도 하나는 투광 전극일 수 있으며, 투광 전극은 예컨대 아연산화물, 인듐산화물, 주석산화물, 인듐주석산화물(ITO), 인듐아연산화물(IZO) 또는 불소 도핑된 주석 산화물과 같은 도전성 금속 산화물, 또는 얇은 두께의 단일층 또는 복수층의 금속 박막으로 만들어질 수 있다. 하부 전극(31)과 상부 전극(32) 중 어느 하나가 불투광 전극인 경우 예컨대 알루미늄(Al), 은(Ag) 또는 금(Au)과 같은 불투명 도전체로 만들어질 수 있다.
하부 전극(31)과 상부 전극(32)의 두께는 특별히 한정되지 않으며, 소자 효율을 고려하여 적절히 선택할 수 있다. 예를 들어, 전극의 두께는, 5 nm 이상, 예컨대, 50 nm 이상일 수 있다. 예를 들어, 전극의 두께는 100 ㎛ 이하, 예컨대, 10 ㎛ 이하, 또는 1 ㎛ 이하, 900 nm 이하, 500 nm 이하, 또는 100 nm 이하일 수 있다.
발광층(33)은 적어도 하나의 양자점을 포함한다. 양자점은 넓은 의미의 반도체 나노결정을 의미하며, 예컨대 등방성 반도체 나노결정, 퀀텀 로드 및 퀀텀 플레이트 등 다양한 모양을 가질 수 있다. 여기서 퀀텀 로드는 종횡비가 1보다 큰, 예컨대 종횡비가 약 2 이상, 약 3 이상 또는 약 5 이상인 양자점을 의미할 수 있다. 일례로, 퀀텀 로드의 종횡비는 약 50 이하, 약 30 이하 또는 약 20 이하일 수 있다.
양자점은 예컨대 약 1nm 내지 약 100nm의 입경(구형이 아닌 경우 가장 긴 부분의 크기)을 가질 수 있고, 예컨대 약 1nm 내지 80nm의 입경을 가질 수 있고, 예컨대 약 1nm 내지 50nm의 입경을 가질 수 있고, 예컨대 약 1nm 내지 20nm의 입경을 가질 수 있다.
양자점은 크기 및/또는 조성에 따라 에너지 밴드갭을 조절할 수 있으며, 이에 따라 발광 파장 또한 조절할 수 있다. 예컨대 양자점의 크기가 클수록 좁은 에너지 밴드갭을 가질 수 있으며 이에 따라 비교적 장파장 영역의 빛을 낼 수 있고, 양자점의 크기가 작을수록 넓은 에너지 밴드갭을 가지며 이에 따라 비교적 단파장 영역의 빛을 낼 수 있다.
일례로, 양자점은 크기 및/또는 조성에 따라 예컨대 가시광선 영역 중 소정 파장 영역의 빛을 낼 수 있다. 예컨대 양자점은 청색 광, 적색 광 또는 녹색 광을 낼 수 있으며, 청색 광은 예컨대 약 430nm 내지 470nm에서 피크 발광 파장을 가질 수 있고 적색 광은 약 600nm 내지 650nm에서 피크 발광 파장을 가질 수 있고 녹색 광은 예컨대 약 520nm 내지 550nm에서 피크 발광 파장을 가질 수 있다.
제1 양자점 다이오드는 제1 색의 빛을 낼 수 있는 양자점을 포함하고, 제2 양자점 다이오드는 제2 색의 빛을 낼 수 있는 양자점을 포함하며, 제3 양자점 다이오드는 제3 색의 빛을 낼 수 있는 양자점을 포함할 수 있다. 일례로, 제1 양자점은 청색 양자점을 포함할 수 있고 제2 양자점은 녹색 광을 내는 녹색 양자점을 포함할 수 있고 제3 양자점은 적색 광을 내는 적색 양자점을 포함할 수 있다.
청색 양자점의 평균 크기는 예컨대 약 4.5nm 이하일 수 있으며, 예컨대 약 4.3nm 이하, 약 4.2nm 이하, 약 4.1nm 이하 또는 약 4.0nm 이하일 수 있다. 청색 양자점의 평균 크기는 상기 범위 내에서 예컨대 약 2.0nm 내지 4.5nm일 수 있으며, 예컨대 약 2.0nm 내지 4.3nm, 약 2.0nm 내지 4.2nm, 약 2.0nm 내지 4.1nm, 약 2.0nm 내지 4.0nm 일 수 있다.
양자점은 예컨대 약 10% 이상의 양자 수율(quantum yield)을 가질 수 있으며, 상기 범위 내에서 예컨대 약 30% 이상, 약 50% 이상, 약 60% 이상, 약 70% 이상 또는 약 90% 이상의 양자 수율을 가질 수 있다.
양자점은 비교적 좁은 반치폭(full width at half maximum, FWHM)을 가질 수 있다. 여기서 반치폭은 피크 발광 지점의 반(half)에 대응하는 파장의 폭(width)으로, 반치폭이 작으면 좁은 파장 영역의 빛을 내어 높은 색 순도를 나타낼 수 있는 것을 의미한다. 양자점은 예컨대 약 50nm 이하의 반치폭을 가질 수 있으며, 상기 범위 내에서 예컨대 약 49nm 이하, 약 48nm 이하, 약 47nm 이하, 약 46nm 이하, 약 45nm 이하, 약 44nm 이하, 약 43nm 이하, 약 42nm 이하, 약 41nm 이하, 약 40nm 이하, 약 39nm 이하, 약 38nm 이하, 약 37nm 이하, 약 36nm 이하, 약 35nm 이하, 약 34nm 이하, 약 33nm 이하, 약 32nm 이하, 약 31nm 이하, 약 30nm 이하, 약 29nm 이하 또는 약 28nm 이하의 반치폭을 가질 수 있다.
일례로, 양자점은 II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족-VI족 반도체 화합물, IV족 반도체 화합물, I-III-VI족 반도체 화합물, I-II-IV-VI족 반도체 화합물, II-III-V족 반도체 화합물 또는 이들의 조합을 포함할 수 있다. II-VI족 반도체 화합물은 예컨대 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물, 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. III-V족 반도체 화합물은 예컨대 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물, 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. IV-VI족 반도체 화합물은 예컨대 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물에서 선택되는 삼원소 반도체 화합물, 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물에서 선택되는 사원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. IV족 반도체 화합물은 예컨대 Si, Ge 및 이들의 혼합물에서 선택되는 단원소 반도체 화합물, 및 SiC, SiGe 및 이들의 혼합물에서 선택되는 이원소 반도체 화합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. I-III-VI족 반도체 화합물은 예컨대 CuInSe2, CuInS2, CuInGaSe, CuInGaS 및 이들의 혼합물에서 선택될 수 있으나, 이에 한정되는 것은 아니다. I-II-IV-VI족 반도체 화합물은 예컨대 CuZnSnSe 및 CuZnSnS에서 선택될 수 있으나 이에 한정되는 것은 아니다. II-III-V족 반도체 화합물은 예컨대 InZnP를 들 수 있으나 이에 한정되는 것은 아니다.
양자점은 상기 이원소 반도체 화합물, 삼원소 반도체 화합물 또는 사원소 반도체 화합물을 실질적으로 균일한 농도로 포함하거나, 농도 분포가 부분적으로 다른 상태로 나누어 포함할 수 있다.
일례로, 양자점은 비카드뮴계 양자점을 포함할 수 있다. 카드뮴(Cd)은 심각한 환경/보건 문제를 야기할 수 있으며 다수의 국가들에서 유해물질 제한 지침(RoHS) 상 규제 대상 원소이므로, 비카드뮴계 양자점이 효과적으로 사용될 수 있다.
일례로, 양자점은 예컨대 아연(Zn)과 텔루리움(Te) 및 셀레늄(Se) 중 어느 하나를 포함하는 반도체 화합물일 수 있다. 예컨대 양자점은 Zn-Te 반도체 화합물, Zn-Se 반도체 화합물 및/또는 Zn-Te-Se 반도체 화합물일 수 있으며, 청색 양자점일 수 있다. 예컨대 Zn-Te-Se 반도체 화합물에서 텔루리움(Te)의 함량은 셀레늄(Se)의 함량보다 작을 수 있다. 반도체 화합물은 약 470nm 이하의 파장 영역, 예컨대 약 430nm 내지 470nm 파장 영역에서 피크 발광 파장(peak emission wavelength)을 가지는 청색 광을 낼 수 있다.
일례로, 양자점은 예컨대 인듐(In)과 아연(Zn) 및 인(P) 중 적어도 하나를 포함하는 반도체 화합물일 수 있다. 예컨대 양자점은 In-Zn 반도체 화합물, In-P 반도체 화합물 및/또는 In-Zn-P 반도체 화합물일 수 있으며, 청색 양자점일 수 있다. 예컨대 In-Zn 반도체 화합물 또는 In-Zn-P 반도체 화합물에서 인듐(In)에 대한 아연(Zn)의 몰 비(mole ratio)는 약 25 이상일 수 있다. 상기 반도체 화합물은 약 470nm 이하의 파장 영역, 예컨대 약 430nm 내지 470nm의 파장 영역에서 피크 발광 파장을 가지는 청색 광을 낼 수 있다.
양자점은 하나의 양자점을 다른 양자점이 둘러싸는 코어-쉘(core-shell) 구조를 가질 수도 있다. 예컨대 양자점의 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 예컨대 양자점의 쉘을 구성하는 물질 조성이 양자점의 코어를 이루는 물질 조성보다 높은 에너지 밴드갭을 가질 수 있으며, 이에 따라 양자 구속 효과(quantum confinement effect)를 가질 수 있다.
양자점은 하나의 양자점 코어와 이를 둘러싸는 다층의 양자점 쉘을 포함할 수 있다. 이때 다층의 쉘은 2층 이상의 쉘을 가지는 것으로 각각의 층은 독립적으로 단일 조성, 합금 및/또는 농도 구배를 가질 수 있다. 예컨대 다층의 쉘 중, 코어에서 먼 쪽에 위치하는 쉘이 코어에서 가깝게 위치하는 쉘보다 높은 에너지 밴드갭을 가질 수 있으며, 이에 따라 양자 구속 효과를 가질 수 있다.
일례로, 코어-쉘 구조를 가지는 양자점은 예컨대 아연(Zn)과 텔루리움(Te) 및 셀레늄(Se) 중 적어도 하나를 포함하는 제1 반도체 화합물을 포함하는 코어와 상기 코어의 적어도 일부 위에 위치하고 상기 코어와 다른 조성을 가지는 제2 반도체 화합물을 포함하는 쉘(shell)을 포함할 수 있다.
Zn-Te-Se계의 제1 반도체 화합물은 예컨대 소량의 텔루리움(Te)을 포함하는 Zn-Se 기반의 반도체 화합물일 수 있으며, 예컨대 ZnTexSe1-x (여기서, x는 0 보다 크고 0.05 이하임)로 표현되는 반도체 화합물일 수 있다.
예컨대 Zn-Te-Se계의 제1 반도체 화합물에서, 아연(Zn)의 몰 함량은 셀레늄(Se)의 몰 함량보다 많을 수 있고, 셀레늄(Se)의 몰 함량은 텔루리움(Te)의 몰 함량보다 많을 수 있다. 예컨대 제1 반도체 화합물에서, 셀레늄(Se)에 대한 텔루리움(Te)의 몰비는 약 0.05 이하, 약 0.049 이하, 약 0.048 이하, 약 0.047 이하, 약 0.045 이하, 약 0.044 이하, 약 0.043 이하, 약 0.042 이하, 약 0.041 이하, 약 0.04 이하, 약 0.039 이하, 약 0.035 이하, 약 0.03 이하, 약 0.029 이하, 약 0.025 이하, 약 0.024 이하, 약 0.023 이하, 약 0.022 이하, 약 0.021 이하, 약 0.02 이하, 약 0.019 이하, 약 0.018 이하, 약 0.017 이하, 약 0.016 이하, 약 0.015 이하, 약 0.014 이하, 약 0.013 이하, 약 0.012 이하, 약 0.011 이하 또는 약 0.01 이하일 수 있다. 예컨대 제1 반도체 화합물에서, 아연(Zn)에 대한 텔루리움(Te)의 몰비는 약 0.02 이하, 약 0.019 이하, 약 0.018 이하, 약 0.017 이하, 약 0.016 이하, 약 0.015 이하, 약 0.014 이하, 약 0.013 이하, 약 0.012 이하, 약 0.011 이하 또는 약 0.011 이하일 수 있다.
제2 반도체 화합물은 예컨대 II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족- VI족 반도체 화합물, IV족 반도체 화합물, I족-III-VI족 반도체 화합물, I-II-IV-VI 족 반도체 화합물, II-III-V족 반도체 화합물 또는 이들의 조합을 포함할 수 있다. II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족- VI족 반도체 화합물, IV족 반도체 화합물, I족-III-VI족 반도체 화합물, I-II-IV-VI족 반도체 화합물 및 II-III-V족 반도체 화합물의 예는 전술한 바와 같다.
예컨대, 제2 반도체 화합물은 아연(Zn), 셀레늄(Se) 및/또는 황(S)을 포함할 수 있다. 예컨대 쉘은 코어에 가깝게 위치하는 하나 이상의 내부 쉘과 양자점의 최외각에 위치하는 최외각 쉘을 포함할 수 있으며, 내부 쉘은 ZnSeS를 포함할 수 있고 최외각 쉘은 SnS를 포함할 수 있다. 예컨대 쉘은 일 성분에 대하여 농도 구배를 가질 수 있으며 예컨대 코어에서 멀어질수록 황(S)의 함량이 많아지는 농도 구배를 가질 수 있다.
일례로, 코어-쉘 구조를 가지는 양자점은 예컨대 인듐(In)과 아연(Zn) 및 인(P) 중 적어도 하나를 포함하는 제3 반도체 화합물을 포함하는 코어와 상기 코어의 적어도 일부 위에 위치하고 상기 코어와 다른 조성을 가지는 제4 반도체 화합물을 포함하는 쉘을 포함할 수 있다.
In-Zn-P계의 제3 반도체 화합물에서 인듐(In)에 대한 아연(Zn)의 몰 비는 약 25 이상일 수 있다. 예컨대 In-Zn-P계의 제1 반도체 화합물에서 인듐(In)에 대한 아연(Zn)의 몰 비는 약 28 이상, 29 이상 또는 30 이상일 수 있다. 예컨대 In-Zn-P계의 제1 반도체 화합물에서 인듐(In)에 대한 아연(Zn)의 몰 비는 약 55:1 이하일 수 있으며, 예컨대 50:1 이하, 45:1 이하, 40:1 이하, 35:1 이하, 34:1 이하, 33:1 이하 또는 32:1 이하일 수 있다.
제4 반도체 화합물은 예컨대 II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족- VI족 반도체 화합물, IV족 반도체 화합물, I족-III-VI족 반도체 화합물, I-II-IV-VI 족 반도체 화합물, II-III-V족 반도체 화합물 또는 이들의 조합을 포함할 수 있다. II족-VI족 반도체 화합물, III족-V족 반도체 화합물, IV족- VI족 반도체 화합물, IV족 반도체 화합물, I족-III-VI족 반도체 화합물, I-II-IV-VI족 반도체 화합물 및 II-III-V족 반도체 화합물의 예는 전술한 바와 같다.
예컨대 제4 반도체 화합물은 아연(Zn) 및 황(S)과 선택적으로 셀레늄(Se)을 포함할 수 있다. 예컨대 쉘은 코어에 가깝게 위치하는 하나 이상의 내부 쉘과 양자점의 최외각에 위치하는 최외각 쉘을 포함할 수 있으며, 내부 쉘 및 최외각 쉘 중 적어도 하나는 ZnS 또는 ZnSeS의 제4 반도체 화합물을 포함할 수 있다.
발광층(33)은 예컨대 약 5nm 내지 200nm의 두께를 가질 수 있으며, 상기 범위 내에서 예컨대 약 10nm 내지 150nm, 예컨대 약 10nm 내지 100nm, 예컨대 약 10nm 내지 50nm의 두께를 가질 수 있다.
양자점 다이오드(30)는 하부 전극(31)과 발광층(33) 사이 및/또는 상부 전극(32)과 발광층(33) 사이에는 전하 보조층(도시하지 않음)을 더 포함할 수 있다. 전하 보조층은 1층 또는 2층 이상일 수 있으며, 하부 전극(31)에서부터 발광층(33)으로 및/또는 상부 전극(32)에서부터 발광층(33)으로 정공 또는 전자가 용이하게 주입 및/또는 이동할 수 있도록 할 수 있고, 예컨대 정공 주입층, 정공 수송층, 전자 차단층, 전자 주입층, 전하 수송층 및/또는 정공 차단층을 포함할 수 있다.
일례로, 전하 보조층은 정공 수송층을 포함할 수 있으며, 정공 수송층은 예컨대 폴리(9,9-디옥틸-플루오렌-코-N-(4-부틸페닐)-디페닐아민) (Poly(9,9-dioctyl-fluorene-co-N-(4-butylphenyl)-diphenylamine), TFB), 폴리아릴아민, 폴리(N-비닐카바졸)(poly(N-vinylcarbazole), 폴리(3,4-에틸렌디옥시티오펜(poly(3,4-ethylenedioxythiophene), PEDOT), 폴리(3,4-에틸렌디옥시티오펜)폴리스티렌 설포네이트(poly(3,4-ethylenedioxythiophene) polystyrene sulfonate, PEDOT:PSS), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), N,N,N',N'-테트라키스(4-메톡시페닐)-벤지딘(N,N,N',N'-tetrakis(4-methoxyphenyl)-benzidine, TPD), 4-비스[N-(1-나프틸)-N-페닐-아미노]비페닐(4-bis[N-(1-naphthyl)-N-phenyl-amino]biphenyl, α-NPD), m-MTDATA (4,4',4"-Tris[phenyl(m-tolyl)amino]triphenylamine), 4,4',4"-트리스(N-카바졸릴)-트리페닐아민(4,4',4"-tris(N-carbazolyl)-triphenylamine, TCTA), 1,1-비스[(디-4-토일아미노)페닐시클로헥산 (TAPC), p형 금속 산화물 (예를 들어, NiO, WO3, MoO3 등), 그래핀옥사이드 등 탄소 기반의 재료 및 이들의 조합에서 선택되는 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광층(33)은 각 화소마다 분리되어 있을 수 있다. 또한, 발광층(33)은 양자점 다이오드(30)에 공통층으로 형성된 구조일 수 있다. 발광층(33)은 제1 색의 광을 내는 제1 발광층, 제2 색의 광을 내는 제2 발광층, 및 제3 색의 광을 내는 제3 발광층이 적층된 구조를 가질 수도 있다
제2 기판(50)은 제1 기판(10)과 대향하고 있으며 예컨대 유리 기판, 고분자 기판 또는 반도체 기판일 수 있다. 고분자 기판은 예컨대 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리아미드, 폴리에테르술폰, 이들의 공중합체, 이들의 유도체 또는 이들의 조합일 수 있으나 이에 한정되지 않으며, 고분자 기판을 사용한 경우 플렉시블 표시 장치를 효과적으로 구현할 수 있다. 제1 기판(10)과 제2 기판(50)은 실링재(미도시)에 의해 결합되어 있을 수 있다.
도 2는 일 실시예에 따른 표시 장치의 발광 기간과 방전 기간을 나타낸 도면이다.
도시된 바와 같이, 표시 장치는 1 프레임 기간(1 FRAME) 내에서 방전 기간과 발광 기간을 가질 수 있다. 1 프레임 기간(1 FRAME)의 시간 길이는 표시 장치의 구동 주파수(예컨대, 12Hz, 60Hz, 120Hz 등)에 따라 변경될 수 있다.
발광 기간(EMISSION)은 양자점 다이오드(30)가 발광하는 기간이다. 표시 장치는 발광 기간(EMISSION) 동안 각 화소에 계조에 따른 데이터 신호를 전달하여 영상을 표시할 수 있다.
방전 기간(DISCHARGING)은 발광 기간(EMISSION) 동안 누적된 비결합 캐리어의 charging을 해소하기 위한 기간이다. 양자점 다이오드(30)에 잉여의 전하 캐리어가 주입되는 경우 또은 특정 전하 캐리어의 charging이 심하게 발생하는 경우, 양자점 다이오드(30)에 추가적으로 전하 캐리어가 주입이 되어도 발광하지 않게 되며, 이는 양자점 다이오드(30)의 효율과 수명에 큰 영향을 미친다.
방전 기간(DISCHARGING)은 발광 기간(EMISSION)에 비해 시간 길이가 더 짧다. 방전 기간(DISCHARGING)의 길이는 1 FRAME 내에서의 발광 기간(EMISSION) 외의 기간 전체일 수 있으나, 일부의 기간일 수도 있으며 이에 제한되지 않는다.
구체적으로, 박막 트랜지스터에 의해 구동하는 표시 장치는 정확한 계조와 화면을 출력하기 위하여 on/off 신호가 정확하고 빠른 시간 내에 입력이 되어야 한다. 그러나 charging이 심하게 발생하는 소자의 경우 on이 되는 시점인 signal rising time에 지연 입력이 되거나 혹은 기존 charging되어 있던 signal까지 한꺼번에 입력이 되면서 의도하지 않은 높은 전류가 흐르기도 한다. 마찬가지로 off가 되는 시점에 signal falling time이 지연이 되는 경우에도 charging에 의해 일부 남아있는 신호(전압)에 의해 지연 발광을 하는 경우가 발생하여 빠른 응답속도를 요구하는 화면에 잔상을 남길 수 있다. 또한, 양자점 다이오드(30)의 경우, charging이 발생하게 되면, Auger-recombination에 의한 trion 혹은 bi-excition이 발생하여 소자의 효율과 수명에 영향을 미칠 수 있다.
따라서, 본 개시에 따른 표시 장치는 발광 기간(EMISSION) 사이의 기간(예컨대, 비발광 기간) 동안, 비결합 캐리어의 charging 누적을 해소하는 작동을 수행할 수 있다. 이로써 발광 소자, 즉 양자점 다이오드(30)의 발광 효율 및 수명이 개선된다.
다음으로 도 3 내지 도 5를 참조하여 일 실시예에 따른 표시 장치와 그 구동 방법에 대해 설명한다.
도 3은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
표시 장치(10)는 표시부(100), 스캔 구동부(SCAN DRIVER)(110), 데이터 구동부(DATA DRIVER)(120), 및 신호 제어부(SIGNAL CONTROLLER)(140)를 포함한다. 도 3에 도시된 구성요소들은 표시 장치를 구현하는 데 있어서 필수적인 것은 아니어서, 본 명세서 상에서 설명되는 표시 장치는 위에서 열거된 구성요소들 보다 많거나, 또는 적은 구성요소들을 포함할 수 있다.
표시부(100)는 복수의 제1 스캔선(SL1~SLn) 중 대응하는 제1 스캔선, 복수의 제2 스캔선(PL1~PLn) 중 대응하는 제2 스캔선, 및 복수의 데이터선(DL1~DLm) 중 대응하는 데이터선에 연결된 화소(PX)를 복수 개 포함한다. 복수의 화소(PX) 각각이 해당 화소(PX)에 대응하는 데이터선에 의해 전달되는 데이터 신호에 따라 발광함으로써, 표시부(100)는 영상을 표시할 수 있다. 복수의 화소(PX) 각각은 전원 전압들(VDD, VSS)을 공급받는다.
복수의 제1 스캔선(SL1~SLn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 제2 스캔선(PL1~PLn)도 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(DL1~DLm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
여기서, 제1 스캔선들(SL1~SLn) 및 제2 스캔선(PL1~PLn)은 동일한 층의 배선일 수 있다. 제1 스캔선들(SL1~SLn), 제2 스캔선(PL1~PLn), 데이터선들(DL1~DLm)은 서로 동일하거나 또는 서로 다른 재료를 포함할 수 있으며, 기판 상에서 서로 동일하거나 또는 서로 다른 층에 위치할 수 있다.
스캔 구동부(110)는 복수의 제1 스캔선(SL1~SLn)을 통해 표시부(100)에 연결된다. 또한, 스캔 구동부(110)는 복수의 제2 스캔선(PL1~PLn)을 통해 표시부(100)에 연결된다. 스캔 구동부(110)는 제어 신호(CONT2)에 따라 복수의 제1 스캔 신호를 생성하여 복수의 제1 스캔선(SL1~SLn) 중 대응하는 제1 스캔선에 전달하고, 복수의 제2 스캔 신호를 생성하여 복수의 제2 스캔선(PL1~PLn) 중 대응하는 제2 스캔선에 전달한다. 제어 신호(CONT2)는 신호 제어부(140)에서 생성하여 전달되는 스캔 구동부(110)의 동작 제어 신호이다.
데이터 구동부(120)는 복수의 데이터선(DL1~DLm)을 통해 표시부(100)의 각 화소(PX)와 연결된다. 데이터 구동부(120)는 영상 데이터 신호(DATA)를 전달받아 제어 신호(CONT1)에 따라서 복수의 데이터선(DL1~DLm) 중 대응하는 데이터선에 대응하는 데이터 신호를 전달한다. 제어 신호(CONT1)는 신호 제어부(140)에서 생성하여 전달되는 데이터 구동부(120)의 동작 제어 신호이다.
데이터 구동부(120)는 영상 데이터 신호(DATA)에 따라, 계조 전압을 선택하여 데이터 신호로서 복수의 데이터선에 전달한다. 예를 들어, 데이터 구동부(120)는 제어 신호(CONT1)에 따라 입력된 영상 데이터 신호(DATA)를 샘플링 및 홀딩하고, 복수의 데이터선(DL1~DLm)에 복수의 데이터 신호를 전달한다. 데이터 구동부(120)는 이네이블 레벨의 제1 스캔 신호가 화소(PX)들에 인가되는 동안, 소정의 전압 범위를 갖는 데이터 신호를 복수의 데이터선(DL1~DLm)에 인가할 수 있다.
신호 제어부(140)는 외부로부터 입력되는 영상 신호(IS) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(IS)는 표시부(100)의 화소(PX) 각각의 계조(gray)로 구분되는 휘도(luminance) 정보를 포함할 수 있다.
한편, 신호 제어부(140)에 전달되는 입력 제어 신호는 데이터 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK), 데이터 이네이블 신호(DE) 등을 포함할 수 있다.
신호 제어부(140)는 영상 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클록 신호(MCLK), 데이터 이네이블 신호(DE) 등에 따라, 제어 신호들(CONT1, CONT2) 및 영상 데이터 신호(DATA)를 생성한다.
신호 제어부(140)는 데이터 구동부(120)의 동작을 제어하는 제어 신호(CONT1)를 생성하고, 상기 영상 처리 과정을 거친 영상 데이터 신호(DATA)와 함께 데이터 구동부(120)에 전달한다. 그리고, 신호 제어부(140)는 스캔 구동부(110)의 동작을 제어하는 제어 신호(CONT2)를 스캔 구동부(110)에 전달한다.
신호 제어부(140)는 입력되는 영상 신호(IS)와 상기의 입력 제어 신호를 기초로 영상 신호(IS)를 표시부(100) 및 데이터 구동부(120)의 동작 조건에 맞게 적절히 영상 처리한다. 신호 제어부(140)는 영상 신호(IS)에 대하여 감마 보정, 휘도 보상 등의 영상 처리 과정을 거쳐 영상 데이터 신호(DATA)를 생성할 수 있다.
상기에서, 제1 스캔선들(SL1~SLn) 및 제2 스캔선들(PL1~PLn)이 스캔 구동부(110)에 연결되는 것으로 설명하였으나, 제2 스캔선들(PL1~PLn)은 스캔 구동부(110) 와 다른 유닛, 회로, 모듈 등에 연결될 수도 있다.
이하에서 도 4를 참조하여, 일 실시예에 따른 표시 장치에 포함된 화소에 대해 설명한다.
도 4는 도 3의 표시 장치의 화소를 나타낸 회로도이다.
화소(PX)는 제1 스캔 신호(S[i])가 공급되는 스캔선(SLi), 제2 스캔 신호(P[i])가 공급되는 스캔선(PLi), 데이터 신호(D[j])가 공급되는 데이터선(DLj), 및 전원 전압(VDD, VSS) 공급 배선 각각에 선택적으로 연결되는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 양자점 다이오드(LED)를 포함한다.
양자점 다이오드(LED)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결될 수 있다. 양자점 다이오드(LED)는 제1 트랜지스터(T1)를 통해 전달되는 구동 전류에 기초하여 발광할 수 있다.
제1 트랜지스터(T1)는 제1 전원전압(VDD)과 제2 노드(N2) 사이에 연결되어 있고, 제1 노드(N1)에 연결되어 있는 게이트를 포함한다. 제2 노드(N2)는 양자점 다이오드(LED)의 애노드에 대응할 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 응답하여 구동 전류를 양자점 다이오드(LED)에 전달할 수 있다.
제2 트랜지스터(T2)는 데이터선(DLj)과 제1 노드(N1) 사이에 연결되어 있고, 대응하는 제1 스캔선(SLi)에 연결되어 있는 게이트를 포함한다. 제2 트랜지스터(T2)는 제1 스캔선(SLi)으로 전달된 스캔 신호(S[i])에 응답하여 데이터선(DLj)에 인가된 데이터 전압(D[j])을 제1 노드(N1)에 제공할 수 있다.
스토리지 커패시터(Cst)는 제1 전원전압(VDD)과 제1 노드(N1) 사이에 연결되어 있다. 스토리지 커패시터(Cst)는 제2 트랜지스터(T2)를 통해 제공되는 전압을 저장할 수 있다.
제3 트랜지스터(T3)는 제1 전원전압(VDD)과 제3 노드(N3) 사이에 연결되어 있고, 대응하는 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제3 트랜지스터(T3)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제1 전원전압(VDD)을 제3 노드(N3)에 인가할 수 있다. 제3 노드(N3)는 양자점 다이오드(LED)의 캐소드에 대응할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결되어 있고, 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제4 트랜지스터(T4)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제2 전원전압(VSS)을 제2 노드(N2)에 인가할 수 있다.
제5 트랜지스터(T5)는 제3 노드(N3)와 제2 전원전압(VSS) 사이에 연결되어 있고, 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제5 트랜지스터(T5)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제3 노드(N3)를 제2 전원전압(VSS)에 연결할 수 있다. 여기서 제5 트랜지스터(T5)는 제4 트랜지스터(T4)와 상보적으로 동작할 수 있다. 예를 들어, 제4 트랜지스터(T4)와 제5 트랜지스터(T5)는 동일한 제2 스캔선(PLi)에 게이트가 연결되어 있고, 제5 트랜지스터(T5)는 N형 박막 트랜지스터이고, 제4 트랜지스터(T4)는 P형 박막 트랜지스터일 수 있다.
다음으로 도 5를 참조하여, 발광 기간(EMISSION)과 방전 기간(DISCHARGING) 내에서의 표시 장치의 구동 방법에 대해 설명한다.
도 5는 도 3의 표시 장치의 구동 타이밍을 나타낸 타이밍도이다.
하기에서는 화소(PX[i,j])에 연결된 제1 스캔선(SLi), 제2 스캔선(PLi), 및 데이터선(DLj)에 인가되는 신호들에 대해 설명한다.
도시된 바와 같이, 한 프레임 기간 내에서 영상을 표시하는 기간 외의 기간(DISCHARGING)(예컨대, 수직 블랭크 기간) 동안 화소의 방전 작동이 수행될 수 있다.
t1 시점에서, 제2 스캔 신호(P[i])가 이네이블 레벨(L)로 변경될 수 있다. 이때, 제1 스캔 신호(S[i])는 디세이블 레벨(H)을 가진다.
그러면, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 턴 온되고, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)는 턴 오프된다.
제2 노드(N2)에는 제2 전원전압(VSS)이 인가되고, 제3 노드(N3)에는 제1 전원전압(VDD)이 인가된다. 즉, 양자점 다이오드(30)의 애노드에는 제2 전원전압(VSS)이 인가되고, 캐소드에는 제1 전원전압(VDD)이 인가된다. 이로써, 비결합 전하 캐리어를 discharging시킬 수 있다.
다음으로, 발광 기간(EMISSION) 동안 제1 스캔 신호(S[i])가 이네이블 레벨(L)로 변경될 수 있다. 이때, 제2 스캔 신호(P[i])는 디세이블 레벨(H)을 가진다. 또한, 데이터선(D[j])에는 대응하는 데이터 신호(data)가 인가된다.
그러면, 제1 트랜지스터(T1)를 통해 구동 전류가 흘러 양자점 다이오드(30)가 발광한다.
상기에서 설명한 바와 같이, 비발광 기간 동안, 양자점 다이오드(30)의 애노드와 캐소드에 각각 상반된 전압을 인가함으로써, 비결합 전하 캐리어를 discharging시킬 수 있다. 따라서 양자점을 포함하는 발광층과 전자 수송층의 계면 charging이 해소되어 열화가 감소되고, 수명이 증가할 수 있다.
다음으로 도 6 내지 도 8을 참조하여 다른 실시예에 따른 표시 장치와 그 구동 방법에 대해 설명한다.
도 6은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 3의 표시 장치와 비교하여 동일한 구성요소에 대한 설명은 생략된다. 도 3의 표시 장치와 비교하여 도 6의 표시 장치는 발광 구동부(EMISSION DRIVER)(130)를 더 포함한다.
표시부(100)는 복수의 제1 스캔선(SL1~SLn) 중 대응하는 제1 스캔선, 복수의 제2 스캔선(PL1~PLn) 중 대응하는 제2 스캔선, 복수의 발광 제어선(EM1~EMn) 중 대응하는 발광 제어선, 및 복수의 데이터선(DL1~DLm) 중 대응하는 데이터선에 연결된 화소(PX)를 복수 개 포함한다. 복수의 화소(PX) 각각이 해당 화소(PX)에 대응하는 데이터선에 의해 전달되는 데이터 신호에 따라 발광함으로써, 표시부(100)는 영상을 표시할 수 있다.
복수의 발광 제어선(EM1~EMn)은 제1 및 제2 스캔선(SL1~SLn, PL1~PLn)과 마찬가지로, 대략 행 방향으로 연장되어 서로가 거의 평행하다.
여기서, 제1 스캔선들(SL1~SLn), 제2 스캔선(PL1~PLn), 및 발광 제어선(EM1~EMn)은 동일한 층의 배선일 수 있다. 제1 스캔선들(SL1~SLn), 제2 스캔선(PL1~PLn), 발광 제어선들(EM1~EMn), 및 데이터선들(DL1~DLm)은 서로 동일하거나 또는 서로 다른 재료를 포함할 수 있으며, 기판 상에서 서로 동일하거나 또는 서로 다른 층에 위치할 수 있다.
발광 구동부(130)는 제어 신호(CONT3)에 따라 복수의 발광 제어 신호를 생성한다. 제어 신호(CONT3)는 발광 시작 신호, 서로 상이한 타이밍에 로우 레벨로 스위칭하는 발광 클록 신호들, 홀딩 제어 신호 등을 포함할 수 있다. 발광 시작 신호는 한 프레임의 영상을 표시하기 위한 첫 번째 발광 제어 신호를 발생시키기 위한 신호이다. 제어 신호(CONT3)에 포함된 발광 클록 신호들은 복수의 발광 제어선(EM1~EMn)에 발광 제어 신호를 인가하기 위한 동기 신호이다. 홀딩 제어 신호는 저주파 구동 시에 발광 구동부(130)가 발광 신호를 계속 출력하도록 발광 구동부(130)를 제어하는 신호이다.
데이터 구동부(120)는 제어 신호(CONT1)에 따라 이네이블 레벨의 제1 스캔 신호와 제2 스캔 신호가 화소(PX)들에 인가되는 동안, 전압 레벨이 적어도 1회로 변경되도록 데이터 신호를 복수의 데이터선(DL1~DLm)에 인가할 수 있다.
이하에서 도 7을 참조하여, 다른 실시예에 따른 표시 장치에 포함된 화소에 대해 설명한다.
도 7은 도 6의 표시 장치의 화소를 나타낸 회로도이다.
화소(PX)는 제1 스캔 신호(S[i])가 공급되는 스캔선(SLi), 제2 스캔 신호(P[i])가 공급되는 스캔선(PLi), 발광 제어 신호(EM[i])가 공급되는 발광 제어선(EMi), 초기화 전압(Vint) 공급 배선, 데이터 신호(D[j])가 공급되는 데이터선(DLj), 및 전원 전압(VDD, VSS) 공급 배선 각각에 선택적으로 연결되는 복수의 트랜지스터(T11, T12, T13, T14, T15, T16, T17), 커패시터(Cst), 그리고 양자점 다이오드(LED)를 포함한다.
양자점 다이오드(LED)는 제2 노드(N12)와 제3 노드(N13) 사이에 연결될 수 있다. 양자점 다이오드(LED)는 제1 트랜지스터(T11)를 통해 전달되는 구동 전류에 기초하여 발광할 수 있다.
제1 트랜지스터(T11)는 제1 전원전압(VDD)과 제2 노드(N12) 사이에 연결되어 있고, 제1 노드(N11)에 연결되어 있는 게이트를 포함한다. 제2 노드(N12)는 양자점 다이오드(LED)의 애노드에 대응할 수 있다. 제1 트랜지스터(T11)는 제1 노드(N11)의 전압에 응답하여 구동 전류를 양자점 다이오드(LED)에 전달할 수 있다.
제2 트랜지스터(T12)는 데이터선(DLj)과 제1 노드(N11) 사이에 연결되어 있고, 대응하는 제1 스캔선(SLi)에 연결되어 있는 게이트를 포함한다. 제2 트랜지스터(T2)는 제1 스캔선(SLi)으로 전달된 스캔 신호(S[i])에 응답하여 데이터선(DLj)에 인가된 데이터 전압(D[j])을 커패시터(Cst)를 통해 제1 노드(N1)에 제공할 수 있다.
스토리지 커패시터(Cst)는 제2 트랜지스터(T12)와 제1 노드(N1) 사이에 연결되어 있다. 스토리지 커패시터(Cst)는 제2 트랜지스터(T12)를 통해 제공되는 전압을 저장할 수 있다.
제3 트랜지스터(T13)는 제1 트랜지스터(T11)의 일단과 게이트 사이에 연결되어 있고, 대응하는 제1 스캔선(SLi)에 연결되어 있는 게이트를 포함한다.
제4 트랜지스터(T14)는 제1 전원전압(VDD)과 제1 트랜지스터(T11)의 일단 사이에 연결되어 있고, 발광 제어선(EMi)에 연결되어 있는 게이트를 포함한다.
제5 트랜지스터(T15)는 제1 트랜지스터(T11)의 일단과 제3 노드(N13) 사이에 연결되어 있고, 대응하는 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제5 트랜지스터(T15)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제1 전원전압(VDD)을 제3 노드(N3)에 인가할 수 있다. 제3 노드(N3)는 양자점 다이오드(LED)의 캐소드에 대응할 수 있다.
제6 트랜지스터(T16)는 제2 노드(N12)와 제3 노드(N13) 사이에 연결되어 있고, 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제6 트랜지스터(T16)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제2 전원전압(VSS)을 제2 노드(N2)에 인가할 수 있다.
제7 트랜지스터(T17)는 제3 노드(N3)와 제2 전원전압(VSS) 사이에 연결되어 있고, 제2 스캔선(PLi)에 연결되어 있는 게이트를 포함할 수 있다. 제7 트랜지스터(T17)는 제2 스캔선(PLi)으로 전달된 제2 스캔 신호(P[i])에 응답하여 제3 노드(N13)를 제2 전원전압(VSS)에 연결할 수 있다. 여기서 제7 트랜지스터(T17)는 제6 트랜지스터(T16)와 상보적으로 동작할 수 있다. 예를 들어, 제6 트랜지스터(T16)와 제7 트랜지스터(T17)는 동일한 제2 스캔선(PLi)에 게이트가 연결되어 있고, 제7 트랜지스터(T17)는 N형 박막 트랜지스터이고, 제6 트랜지스터(T16)는 P형 박막 트랜지스터일 수 있다.
다음으로 도 8을 참조하여, 발광 기간(EMISSION)과 방전 기간(DISCHARGING) 내에서의 표시 장치의 구동 방법에 대해 설명한다.
도 8는 도 6의 표시 장치의 구동 타이밍을 나타낸 타이밍도이다.
하기에서는 화소(PX[i,j])에 연결된 제1 스캔선(SLi), 제2 스캔선(PLi), 발광 제어선(EMi), 및 데이터선(DLj)에 인가되는 신호들에 대해 설명한다.
도시된 바와 같이, 한 프레임 기간 내에서 영상을 표시하는 기간 외의 기간(DISCHARGING)(예컨대, 수직 블랭크 기간) 동안 화소의 방전 작동이 수행될 수 있다.
t1 시점에서, 발광 제어 신호(EM[i])가 디세이블 레벨(H)로 변경될 수 있다. 이때, 제1 스캔 신호(S[i]) 및 제2 스캔 신호(P[i])는 디세이블 레벨(H)을 가진다.
t2 시점에서, 제1 스캔 신호(S[i])와 제2 스캔 신호(P[i])가 이네이블 레벨(L)로 변경될 수 있다. 데이터선(DL[j])에는 하이 레벨의 전압(H)이 인가된다.
그러면, 제2 트랜지스터(T12), 제3 트랜지스터(T13), 제5 트랜지스터(T15), 및 제6 트랜지스터(T16)가 턴 온되고, 제7 트랜지스터(T17)는 턴 오프된다.
제2 노드(N12)에는 제2 전원전압(VSS)이 인가되고, 제3 노드(N13)에는 하이 레벨의 전압(H)이 커패시터(Cst)의 커플링에 의해 전달된다. 즉, 양자점 다이오드(30)의 애노드에는 제2 전원전압(VSS)이 인가되고, 캐소드에는 하이 레벨 전압이 인가된다. 양자점 다이오드(30)에 역전압을 인가함으로써, 비결합 전하 캐리어를 discharging시킬 수 있다.
t3 시점에서, 데이터선(DL[j])에는 로 레벨의 전압(L)이 인가된다. 그러면, 제3 노드(N13)에는 로 레벨의 전압(L)이 커패시터(Cst)의 커플링에 의해 전달된다.
발광 기간(EMISSION) 동안, t5 시점에서, 발광 제어 신호(EM[i])가 이네이블 레벨(L)로 변경되고, t6 시점에서, 제1 스캔 신호(S[i])가 이네이블 레벨(L)로 변경될 수 있다. 이때, 제2 스캔 신호(P[i])는 디세이블 레벨(H)을 가진다. 또한, 데이터선(D[j])에는 대응하는 데이터 신호(data)가 인가된다.
그러면, 제1 트랜지스터(T1)를 통해 구동 전류가 흘러 양자점 다이오드(30)가 발광한다.
상기에서 설명한 바와 같이, 비발광 기간 동안, 양자점 다이오드(30)의 애노드와 캐소드에 역전압을 인가함으로써, 비결합 전하 캐리어를 discharging시킬 수 있다. 따라서 양자점을 포함하는 발광층과 전자 수송층의 계면 charging이 해소되어 열화가 감소되고, 수명이 증가할 수 있다.
다음으로 도 9 내지 도 11을 참조하여, 본 개시에 따른 발광 소자 및 이를 포함하는 표시 장치로 구동하는 경우의 측정 결과에 대해 설명한다.
도 9는 실시예와 비교예에 따른 표시 장치의 시간에 따른 휘도 변화율을 측정한 결과를 나타내는 그래프이다.
비교예는 1 프레임 주파수가 60Hz이고, 일정 밝기(650nit)로 청색 양자점 다이오드(30)를 구동하는 경우이다.
실시예는 1 프레임 주파수가 60Hz이고, 일정 밝기(650nit)로 청색 양자점 다이오드(30)를 구동할 때, 방전 기간(DISCHARGING) 동안 양자점 다이오드(30)의 애노드에 -5V를 인가하고, 캐소드에 2.7V를 인가하는 경우이다.
시간이 경과함에 따른 휘도 변화율(ΔLuminance)(%)을 살펴보면, 실시예의 표시 장치가 비교예의 표시 장치에 비해 더 긴 시간 동안 휘도 변화가 발생하지 않음을 알 수 있다.
도 10은 실시예와 비교예에 따른 표시 장치의 양자점 다이오드의 PL 감소를 측정한 결과를 나타내는 그래프이다.
도 10에서 기준 값은 초기에 측정된 EL 휘도 값과 PL 휘도 값이다. 표 1은 실시예와 비교예의 EL 휘도 값과 PL 휘도 값이 기준 값에 비해 얼마나 감소되었는지 나타낸 표이다.
실시예 비교예
EL 85% (↓15%) 83%(↓17%)
PL 92% (↓8%) 85%(↓15%)
표 1 및 도 10에서 나타난 바와 같이, 실시예의 표시 장치의 PL 휘도 값의 감소가 더 적은 것을 알 수 있다. 즉, 방전 기간(DISCHARGING) 동안 양자점 다이오드(30)의 두 전극에 인가되는 전압에 의해 실시예의 양자점 다이오드(30)의 발광 효율은 비교예의 양자점 다이오드(30)의 발광 효율과 상이하다.
실시예에 따라 양자점 다이오드(30)의 두 전극에 역전압을 인가한 후 화소를 오프시켜(비발광 상태) PL 휘도 값을 측정하고, 비교예에 따라 양자점 다이오드(30)의 두 전극에 정전압을 인가한 후 화소를 오프시켜(비발광 상태) PL 휘도 값을 측정하게 되면, 비교예에서의 화소의 PL 휘도 값보다 실시예에서의 화소의 PL 휘도 값이 더 높다.
도 11은 전기 어닐링(electrical annealing) 후의 실시예와 비교예에 따른 표시 장치의 휘도에 따른 외부 양자 효율을 측정한 결과를 나타내는 그래프이다.
실시예 비교예
EQE max (%)1) 9.4 6.8
EQE (@5000nt) 8.9 5.6
EQE (@10000nt) 7.7 4.7
1) EQE max(%): 최대 외부 양자 효율표 2 및 도 11을 참조하면, 실시예에 따른 표시 장치는 비교예의 표시 장치에 비하여 제조된 발광 소자에 비하여, 효율이 약 6.8 %에서 약 9.4 %로 향상됨을 알 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

Claims (21)

  1. 제1 전극, 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 개재된 발광층을 포함하고,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나에 인가되는 전압에 따라 상기 발광층의 발광 효율이 상이한,
    발광 소자.
  2. 제1항에 있어서,
    상기 발광 다이오드가 발광하는 발광 기간 동안 상기 제1 전극에 인가되는 전압이 상기 발광 기간에 상기 제2 전극에 인가되는 전압보다 더 높은, 발광 소자.
  3. 제2항에 있어서,
    상기 발광 다이오드가 발광하지 않는 비발광 기간 동안 상기 제2 전극에 인가되는 전압이 상기 비발광 기간에 상기 제1 전극에 인가되는 전압보다 더 높은, 발광 소자.
  4. 제1항에 있어서,
    한 프레임 내에서 상기 발광 다이오드가 발광하는 발광 기간은 상기 발광 다이오드가 발광하지 않는 비발광 기간보다 더 긴,
    발광 소자.
  5. 제1항에 있어서,
    상기 발광 다이오드가 발광하지 않는 비발광 기간 동안 상기 발광층의 발광 효율이 증가하는,
    발광 소자.
  6. 제1항에 있어서,
    상기 발광층은 양자점(Quantum Dot: QD)층을 포함하는, 발광 소자.
  7. 제6항에 있어서,
    상기 양자점층은, 양자점 형광 물질 또는 인광 물질을 포함하는, 발광 소자.
  8. 제1항에 있어서,
    상기 양자점층이 복수개인, 발광 소자.
  9. 복수의 화소를 포함하고, 상기 복수의 화소 각각은,
    발광 다이오드,
    상기 발광 다이오드의 애노드와 제1 전원 전압선 사이에 연결되어 있는 제1 트랜지스터,
    제1 스캔 신호에 따라 데이터 신호를 전달하는 제2 트랜지스터,
    상기 제1 트랜지스터의 게이트에 연결되어 상기 데이터 신호에 따른 전압을 저장하는 커패시터,
    상기 제1 트랜지스터의 일단과 상기 발광 다이오드의 캐소드 사이에 연결되어 있는 제3 트랜지스터,
    상기 발광 다이오드의 애노드와 제2 전원 전압선 사이에 연결되어 있는 제4 트랜지스터, 그리고
    상기 제4 트랜지스터와 상보적으로 동작하고, 상기 발광 다이오드의 캐소드와 제2 전원 전압선 사이에 연결되어 있는 제5 트랜지스터를 포함하고,
    상기 애노드 및 상기 캐소드 중 적어도 하나에 인가되는 전압에 따라 상기 발광 다이오드의 발광 효율이 상이한,
    표시 장치.
  10. 제9항에 있어서,
    상기 제5 트랜지스터는 상기 발광 다이오드가 발광하는 발광 기간 내에서 턴 온되고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 상기 발광 기간 내에서 턴 오프되는,
    표시 장치.
  11. 제10항에 있어서,
    상기 제5 트랜지스터는 상기 발광 다이오드가 발광하지 않는 비발광 기간 내에서 턴 오프되고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 상기 비발광 기간 내에서 턴 온되는,
    표시 장치.
  12. 제11항에 있어서,
    상기 발광 기간에 상기 애노드에 인가되는 전압이 상기 발광 기간에 상기 캐소드에 인가되는 전압보다 더 높은,
    표시 장치.
  13. 제12항에 있어서,
    상기 비발광 기간에 상기 캐소드에 인가되는 전압이 상기 비발광 기간에 상기 애노드에 인가되는 전압보다 더 높은,
    표시 장치.
  14. 제11항에 있어서,
    한 프레임 내에서 상기 발광 기간은 상기 비발광 기간보다 더 긴,
    표시 장치.
  15. 제11항에 있어서,
    상기 비발광 기간에 상기 애노드와 상기 캐소드 사이에 개재된 발광층의 발광 효율이 증가하는,
    표시 장치.
  16. 제15항에 있어서,
    상기 발광층은, 양자점(Quantum Dot: QD)층을 포함하는,
    표시 장치.
  17. 제16항에 있어서,
    상기 양자점층은, 양자점 형광 물질 또는 인광 물질을 포함하는, 표시 장치.
  18. 제9항에 있어서,
    상기 커패시터는 상기 제1 트랜지스터의 게이트에 연결된 일전극 및 상기 제1 전원전압선에 연결된 타전극을 포함하는,
    표시 장치.
  19. 제9항에 있어서,
    상기 복수의 화소 각각은,
    상기 발광 다이오드가 발광하는 발광 기간 동안 턴 온되고, 상기 제1 트랜지스터의 일단과 상기 제1 전원전압선 사이에 연결되어 있는 제6 트랜지스터, 및
    상기 제1 스캔 신호에 의해 턴 온되고, 상기 제1 트랜지스터의 일단 및 게이트와 사이에 연결되는 제7 트랜지스터를 더 포함하는,
    표시 장치.
  20. 제19항에 있어서,
    상기 발광 다이오드가 발광하지 않는 비발광 기간 동안, 상기 데이터 신호의 레벨이 적어도 1회로 변경되는,
    표시 장치.
  21. 제1 전극, 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 개재된 발광층을 포함하고,
    상기 발광 다이오드가 발광하는 발광 기간 동안, 상기 발광 다이오드에 순전압이 인가되고, 상기 발광 다이오드가 발광하지 않는 비발광 기간 동안, 상기 발광 다이오드에 역전압이 인가되는,
    발광 소자.
KR1020210006642A 2021-01-18 2021-01-18 발광 소자 및 이를 포함하는 표시 장치 KR20220104412A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210006642A KR20220104412A (ko) 2021-01-18 2021-01-18 발광 소자 및 이를 포함하는 표시 장치
EP21196939.9A EP4030497A1 (en) 2021-01-18 2021-09-15 Light emitting element and display device including the same
CN202111366948.5A CN114824107A (zh) 2021-01-18 2021-11-18 发光元件和包括该发光元件的显示装置
US17/578,173 US11710448B2 (en) 2021-01-18 2022-01-18 Light emitting element and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210006642A KR20220104412A (ko) 2021-01-18 2021-01-18 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220104412A true KR20220104412A (ko) 2022-07-26

Family

ID=77774841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210006642A KR20220104412A (ko) 2021-01-18 2021-01-18 발광 소자 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US11710448B2 (ko)
EP (1) EP4030497A1 (ko)
KR (1) KR20220104412A (ko)
CN (1) CN114824107A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240249687A1 (en) * 2022-02-28 2024-07-25 Boe Technology Group Co., Ltd. Display Substrate and Display Apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535454B (en) * 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
US7595775B2 (en) 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
KR100647000B1 (ko) 2004-06-26 2006-11-23 삼성에스디아이 주식회사 유기 발광 표시장치의 역바이어스 인가 방법
WO2006070833A1 (ja) 2004-12-27 2006-07-06 Kyocera Corporation 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US7453755B2 (en) 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
WO2009025387A1 (en) 2007-08-21 2009-02-26 Canon Kabushiki Kaisha Display apparatus and drive method thereof
JP5522932B2 (ja) 2008-12-25 2014-06-18 キヤノン株式会社 光電変換装置及び光電変換装置の駆動方法
JP6237636B2 (ja) * 2012-10-10 2017-11-29 コニカミノルタ株式会社 エレクトロルミネッセンス素子
CN103310729B (zh) 2013-05-29 2015-05-27 京东方科技集团股份有限公司 发光二极管像素单元电路和显示面板
CN104575387B (zh) 2015-01-26 2017-02-22 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR102472867B1 (ko) 2015-09-22 2022-12-02 삼성디스플레이 주식회사 표시장치
US10145736B2 (en) 2016-04-19 2018-12-04 Texas Instruments Incorporated Bias currents to reverse-bias photodiode in light detection system
CN105895020B (zh) 2016-06-02 2019-07-02 深圳市华星光电技术有限公司 Oled显示装置驱动系统及oled显示装置驱动方法
CN108932928A (zh) * 2017-05-23 2018-12-04 Tcl集团股份有限公司 一种被动式驱动量子点显示面板的驱动方法
CN109064968A (zh) * 2017-05-23 2018-12-21 Tcl集团股份有限公司 一种主动式驱动量子点显示面板的驱动方法
CN107103879B (zh) 2017-06-07 2019-08-06 京东方科技集团股份有限公司 一种有机发光显示面板的补偿方法及装置
US10198995B1 (en) 2017-07-11 2019-02-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit and driving method
CN108492777B (zh) 2018-02-27 2020-04-03 上海天马有机发光显示技术有限公司 像素驱动电路的驱动方法、显示面板和显示装置
KR102587744B1 (ko) * 2018-09-17 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111554819B (zh) * 2020-04-27 2023-06-23 南方科技大学 发光器件及其发光颜色调节方法、显示装置

Also Published As

Publication number Publication date
US20220230581A1 (en) 2022-07-21
EP4030497A1 (en) 2022-07-20
US11710448B2 (en) 2023-07-25
CN114824107A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US11018311B2 (en) Device with quantum dot emissive layer and display device comprising the same
US9761822B2 (en) Light emitting diode and display device including the same
CN110970473B (zh) 自发光显示装置
US11011673B2 (en) Quantum dot device and display device
US11177338B2 (en) Display device having peripheral common voltage line
US11138940B2 (en) Scan driver and display device including the same
US12114555B2 (en) Display apparatus and method of manufacturing the same
US11710448B2 (en) Light emitting element and display device including the same
CN110970472A (zh) 自发光显示装置
KR20200139291A (ko) 표시 장치
US11784282B2 (en) Quantum dot display device
KR102718275B1 (ko) 양자점 표시 장치
US20230232649A1 (en) Display device
US20230215991A1 (en) Display Device
US11678536B2 (en) Organic light emitting display device maintaining constant capacitance of a capacitor despite mask misalignment
CN219761827U (zh) 包括发光元件的衬底和显示装置
US20230165102A1 (en) Display device
CN113130788B (zh) 复合材料、薄膜、量子点发光二极管
US20230064765A1 (en) Multilayer electrode, light-emitting diode includ-ing the same, and display apparatus
US20220302231A1 (en) Display device
CN116133451A (zh) 量子点发光二极管及其制备方法、光电装置
CN116367650A (zh) 发光显示装置
KR20200047333A (ko) 양자점 표시 장치
KR20240141891A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN113130785A (zh) 量子点薄膜、量子点发光二极管

Legal Events

Date Code Title Description
A201 Request for examination