WO2021243638A1 - 显示基板、制作方法和显示装置 - Google Patents

显示基板、制作方法和显示装置 Download PDF

Info

Publication number
WO2021243638A1
WO2021243638A1 PCT/CN2020/094316 CN2020094316W WO2021243638A1 WO 2021243638 A1 WO2021243638 A1 WO 2021243638A1 CN 2020094316 W CN2020094316 W CN 2020094316W WO 2021243638 A1 WO2021243638 A1 WO 2021243638A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
output
signal line
electrode
gate
Prior art date
Application number
PCT/CN2020/094316
Other languages
English (en)
French (fr)
Inventor
白露
张鑫
于鹏飞
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to JP2022539718A priority Critical patent/JP2023535853A/ja
Priority to PCT/CN2020/094316 priority patent/WO2021243638A1/zh
Priority to CN202080000890.XA priority patent/CN114072921A/zh
Priority to US17/282,373 priority patent/US11436981B2/en
Priority to EP20938683.8A priority patent/EP4050661A4/en
Publication of WO2021243638A1 publication Critical patent/WO2021243638A1/zh
Priority to US17/811,279 priority patent/US11763752B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本公开提供一种显示基板、制作方法和显示装置。显示基板包括设置于扫描驱动电路；扫描驱动电路包括多个移位寄存器单元，至少一个移位寄存器单元包括信号输出线和输出电路，输出电路包括输出晶体管和输出复位晶体管；所述信号输出线包括沿第一方向延伸的第一输出线部分；第一输出线部分通过设置于信号线重叠区域的多个第一信号线过孔与输出晶体管的第二电极耦接，第一输出线部分通过设置于信号线重叠区域的多个第二信号线过孔与输出复位晶体管的第二电极耦接；多个第一信号线过孔沿第一方向依次排列，多个第二信号线过孔沿第一方向依次排列。

Description

显示基板、制作方法和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、制作方法和显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-Matrix Organic Light-Emitting Diode，以下简称：AMOLED)显示面板以其低功耗、低制作成本、广色域等优点被广泛的应用在各个领域。
AMOLED显示面板包括位于显示区域的像素电路和位于边缘区域的扫描驱动电路，所述像素电路包括阵列分布的多个子像素电路，所述扫描驱动电路包括多个移位寄存器单元，每个移位寄存器单元用于为对应的子像素电路提供发光控制信号。由于所述扫描驱动电路设置在AMOLED显示面板的边缘区域，因此，扫描驱动电路的排布方式决定了AMOLED显示面板的边框宽度。
发明内容
在一个方面中，本公开实施例提供了一种显示基板，包括设置于基底上的扫描驱动电路和显示区域；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括信号输出线和输出电路，所述输出电路包括输出晶体管和输出复位晶体管；
所述信号输出线包括沿第一方向延伸的第一输出线部分；
所述第一输出线部分通过设置于信号线重叠区域的多个第一信号线过孔与所述输出晶体管的第二电极耦接，所述第一输出线部分通过设置于所述信号线重叠区域的多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
所述信号线重叠区域包括第一信号线重叠区域和第二信号线重叠区域，所述第一信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出晶体管的第二电极包含于的第一源漏金属图形在所述基底上的正投影的重叠区域，所述第二信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出复位晶体管的第二电极包含于的第二源漏金属图形在所述基底上的正投影的重叠区域；
沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；所述第三长度为所述第一信号线重叠区域在第一方向上的长度；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
所述第一预定比值大于或等于0.05而小于或等于0.9；
所述第一预定距离大于或等于1.5um而小于或等于45um；
所述第二预定比值大于或等于0.05而小于或等于0.9；
所述第二预定距离大于或等于1.5um而小于或等于65um。
可选的，所述输出晶体管的有源层和所述输出复位晶体管的有源层沿第一方向排列，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
可选的，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；
所述预定比值范围大于或等于3而小于或等于11。
可选的，所述输出有源宽度在预定宽度范围内；
所述预定宽度范围为大于或等于12um而小于或等于45um。
可选的，所述输出晶体管的有源层和所述输出复位晶体管的有源层由一个连续的第一半导体层形成；所述第一半导体层沿第一方向延伸；
所述第一半导体层在第一方向上的长度为输出有源长度；
所述第一半导体层在第二方向上的最小长度为所述输出有源长度。
可选的，所述至少一个移位寄存器单元还包括第一晶体管；
所述第一晶体管包括第一有源图形，所述第一有源图形沿第二方向延伸；
所述第一晶体管位于所述输出电路远离显示区域的一侧。
可选的，所述至少一个移位寄存器单元还包括第二晶体管和第三晶体管；所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
所述第二晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间在第二方向上的最大距离为第三预定距离；
所述第二晶体管和所述第三晶体管位于所述输出电路远离显示区域的一侧。
可选的，所述第三预定距离大于或等于14um而小于或等于50um。
可选的，所述至少一个移位寄存器单元还包括第一晶体管、第二晶体管和第一电容，其中，
所述第一晶体管的第二电极和所述第二晶体管的第一电极分别与所述第一电容的第二极板耦接，所述第一晶体管的栅极与所述第一电容的第一极板耦接；
所述第一晶体管、所述第一电容和所述第二晶体管沿着第一方向依次排列；
所述第一晶体管、所述第一电容和所述第二晶体管位于所述输出电路远离显示区域的一侧。
可选的，所述扫描驱动电路还包括第一电压信号线，所述至少一个移位寄存器单元还包括输出复位电容；所述输出复位电容的第一极板与所述输出复位晶体管的栅极耦接，所述输出复位电容的第二极板与所述第一电压信号 线耦接；
所述输出复位电容的第二极板在第二方向上的最大宽度为第一预定宽度，所述输出复位电容的第二极板在第一方向上的最大长度为第二预定长度；
所述输出复位电容位于所述输出电路远离显示区域的一侧；
所述输出复位电容的第二极板在所述基底上的正投影在所述输出复位电容的第一极板在所述基底上的正投影之内。
可选的，所述第一预定宽度大于或等于3um而小于或等于60um，所述第二预定长度大于或等于3um而小于等于20um。
可选的，所述第一电压信号线沿第一方向延伸，所述第一电压信号线位于所述输出复位电容远离显示区域的一侧。
可选的，所述输出晶体管和所述输出复位晶体管沿着第一方向排列；所述扫描驱动电路还包括第二电压信号线；所述至少一个移位寄存器单元还包括输出复位电容；
所述输出复位电容的第二极板与所述第一电压信号线耦接；
所述输出晶体管的第一电极与第二电压信号线耦接，所述输出复位晶体管的第一电极与所述输出复位电容的第二极板耦接；
所述输出晶体管和所述输出复位晶体管位于所述第二电压信号线远离显示区域的一侧。
可选的，所述输出晶体管的栅极包括至少一个输出栅极图形，所述输出晶体管的第一电极包括至少一个第一电极图形，所述输出晶体管的第二电极包括至少一个第二电极图形；
所述输出栅极图形位于相邻的所述第一电极图形和所述第二电极图形之间；
所述第一电极图形、所述输出栅极图形和所述第二电极图形都沿着第二方向延伸。
可选的，所述输出复位晶体管的栅极包括至少一个输出复位栅极图形，所述输出复位晶体管的第一电极包括至少一个第三电极图形，所述输出复位晶体管的第二电极包括至少一个第四电极图形；
所述输出复位栅极图形位于相邻的所述第三电极图形和所述第四电极图形之间；
所述第三电极图形、所述输出复位栅极图形和所述第四电极图形都沿着第二方向延伸；
所述输出复位晶体管中最靠近所述输出晶体管的栅极的所述第四电极图形复用为所述输出晶体管的第二电极图形。
可选的，所述输出晶体管的有源层包括沿第一方向相对设置的至少两个第一导电部分，以及至少一个第一沟道部分；每一所述第一沟道部分设置于两相邻的所述第一导电部分之间；
所述第一沟道部分与所述输出栅极图形一一对应，每个所述第一沟道部分在所述基底上的正投影，均位于对应的所述输出栅极图形在所述基底上的正投影的内部；
所述输出晶体管中的一部分所述第一导电部分与所述第一电极图形一一对应，所述第一电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第一重叠区域，所述第一电极图形通过设置在所述第一重叠区域的至少一个第一过孔与对应的所述第一导电部分耦接；
所述输出晶体管中的另一部分所述第一导电部分与所述第二电极图形一一对应，所述第二电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第二重叠区域，所述第二电极图形通过设置在所述第二重叠区域的至少一个第二过孔与对应的所述第一导电部分耦接。
可选的，所述输出复位晶体管的有源层包括沿第一方向相对设置的至少两个第二导电部分，以及至少一个第二沟道部分；每一所述第二沟道部分设置于两相邻的所述第二导电部分之间；
所述第二沟道部分与所述输出复位栅极图形一一对应，每个所述第二沟道部分在所述基底上的正投影，均位于对应的所述输出复位栅极图形在所述基底上的正投影的内部；
所述输出复位晶体管中的一部分所述第二导电部分与所述第三电极图形一一对应，所述第三电极图形在所述基底上的正投影，与对应的所述第二导 电部分在所述基底上的正投影存在第三重叠区域，所述第三电极图形通过设置在所述第三重叠区域的至少一个第三过孔与对应的所述第二导电部分耦接；
所述输出复位晶体管中的另一部分所述第二导电部分与所述第四电极图形一一对应，所述第四电极图形在所述基底上的正投影，与对应的所述第二导电部分在所述基底上的正投影存在第四重叠区域，所述第四电极图形通过设置在所述第四重叠区域的至少一个第四过孔与对应的所述第二导电部分耦接。
可选的，所述扫描驱动电路还包括第二电压信号线；所述至少一个移位寄存器单元还包括第四晶体管；
所述第二电压信号线与电极导电连接部耦接，所述电极导电连接部沿第二方向延伸；所述至少一个第一电极图形沿第一方向依次排列；
所述电极导电连接部与所述输出晶体管的第一电极包括的第一个第一电极图形耦接；
所述第四晶体管的第一电极与所述电极导电连接部耦接；
所述第四晶体管的栅极在所述基底上的正投影与所述电极导电连接部在所述基底上的正投影之间在第一方向上的最小距离为第四预定距离。
可选的，所述第四预定距离大于等于1um而小于等于5um。
可选的，所述至少一个移位寄存器单元还包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述第五晶体管的栅极耦接；
所述第四晶体管的栅极与所述第五晶体管的栅极包含于第一栅金属图形，所述第一栅金属图形沿第二方向延伸。
可选的，所述扫描驱动电路还包括第一时钟信号线，所述第五晶体管的栅极与所述第一时钟信号线耦接；
所述第一时钟信号线沿第一方向延伸，所述第一时钟信号线位于所述五晶体管远离显示区域的一侧。
可选的，所述至少一个移位寄存器单元还包括第一晶体管、第四晶体管、第五晶体管、第六晶体管和输出电容；
所述第五晶体管的第一电极与输入信号端耦接；所述第五晶体管的第二 电极与所述第六晶体管的栅极耦接；
所述第六晶体管的栅极包括相互耦接的第一栅极图形和第二栅极图形；
所述第一栅极图形和所述第二栅极图形分别与所述输出电容的第一极板耦接，所述输出电容的第一极板与所述输出晶体管的栅极耦接；
所述第六晶体管的第一电极与第四晶体管的栅极耦接，所述第六晶体管的第二电极与所述第四晶体管的第二电极耦接，所述输出电容的第二极板与所述第一晶体管的第一电极耦接；
所述第四晶体管、所述第六晶体管和所述第一晶体管沿着所述第一方向依次排列；
所述第五晶体管、所述第六晶体管和所述第一晶体管沿着所述第一方向依次排列；
所述输出电容位于所述第六晶体管与所述输出电路之间。
可选的，所述至少一个移位寄存器单元还包括第二晶体管、第一晶体管、第六晶体管、第七晶体管和第八晶体管，其中，
所述第七晶体管的有源层与所述第八晶体管的有源层由一个连续的第二半导体层形成，所述第二半导体层沿第一方向延伸；
所述第七晶体管的有源层包括沿第一方向依次设置的第一个第九导电部分、第九沟道部分和第二个第九导电部分；
所述第二个第九导电部分复用为第一个第十导电部分；
所述第八晶体管的有源层包括沿第一方向依次设置的第一个第十导电部分、第十沟道部分和第二个第十导电部分；
所述第一个第九导电部分用作所述第七晶体管的第二电极，所述第二个第九导电部分用作所述第七晶体管的第一电极，所述第二个第十导电部分用作所述第八晶体管的第一电极，所述第七晶体管的第一电极复用为所述第八晶体管的第二电极；
所述第七晶体管的栅极与输出电容的第二极板耦接，所述第七晶体管的第二电极与所述第六晶体管的栅极耦接；
所述第八晶体管的栅极与所述第一晶体管的栅极耦接，所述第八晶体管 的第一电极与第一电压信号线耦接；
所述第一电压信号线沿第一方向延伸；
所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第二晶体管沿第一方向依次排列。
可选的，所述扫描驱动电路还包括第二时钟信号线，所述第二晶体管的栅极和第七晶体管的栅极分别与所述第二时钟信号线耦接；
所述第二时钟信号线沿第一方向延伸，所述第二时钟信号线位于所述第二晶体管远离显示区域的一侧。
可选的，所述扫描驱动电路还包括第二电压信号线和信号输出线；
所述信号输出线包括第一输出线部分和至少一个第二输出线部分；
所述第二电压信号线和所述第一输出线部分都沿第一方向延伸，所述第一输出线部分位于所述第二电压信号线与所述输出电路之间；
所述第二输出线部分沿第二方向延伸；
所述第二输出线部分用于为显示区域中的像素电路提供发光控制信号；
所述第一输出线部分和所述输出电路位于所述第二电压信号线远离所述显示区域的一侧。
可选的，所述扫描驱动电路还包括第一电压信号线、第二电压信号线、第一时钟信号线和第二时钟信号线；
所述第一电压信号线、所述第二电压信号线、所述第一时钟信号线和所述第二时钟信号线都沿第一方向延伸；
所述第一电压信号线在所述基底上的正投影、所述第一时钟信号线在所述基底上的正投影和所述第二时钟信号线在所述基底上的正投影，都位于所述移位寄存器单元在所述基底上的正投影远离所述显示区域的一侧；
所述第二电压信号线在所述基底上的正投影位于所述移位寄存器单元靠近所述显示区域的一侧。
可选的，所述信号输出线还包括至少一个第二输出线部分，所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
可选的，所述扫描驱动电路还包括第一电压信号线、第二电压信号线、第一时钟信号线、第二时钟信号线和信号输出线；所述至少一个移位寄存器单元还包括第一电容、输出电容、输出复位电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述信号输出线还包括至少一个第二输出线部分；
所述输出晶体管的栅极与所述输出电容的第一极板耦接，所述输出晶体管的第一电极与第二电压信号线耦接，所述输出晶体管的第二电极与所述信号输出线耦接；
所述输出复位晶体管的栅极与所述输出复位电容的第一极板耦接，所述输出复位晶体管的第一电极与所述输出复位电容的第二极板耦接，所述输出复位晶体管的第二电极与所述信号输出线耦接；
所述输出复位电容的第二极板与所述第一电压信号线耦接；所述输出电容的第二极板与所述第七晶体管的栅极耦接；
所述第一晶体管的第一电极与所述输出电容的第二极板耦接，所述第一晶体管的第二电极和所述第二晶体管的第一电极分别与所述第一电容的第二极板耦接，所述第一晶体管的栅极与所述第一电容的第一极板耦接；
所述第二晶体管的栅极和第七晶体管的栅极分别与所述第二时钟信号线耦接，所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
所述第三晶体管的栅极与所述输出晶体管的栅极耦接，所述第三晶体管的第一电极与所述输出复位电容的第一极板耦接；
所述第四晶体管的栅极与所述第五晶体管的栅极耦接，所述第四晶体管的第一电极与所述输出晶体管的第一电极耦接，所述第四晶体管的第二电极与所述第六晶体管的第二电极耦接；
所述第五晶体管的栅极与所述第一时钟信号线耦接，所述第五晶体管的第一电极与输入信号端耦接，第五晶体管的第二电极与所述第六晶体管的栅极耦接；
所述第六晶体管的第一电极与第四晶体管的栅极耦接，所述第六晶体管的第二电极与所述第四晶体管的第二电极耦接；
所述第七晶体管的栅极与输出电容的第二极板耦接，所述第七晶体管的第一电极复用为所述第八晶体管的第二电极，所述第七晶体管的第二电极与所述第六晶体管的栅极耦接；
所述第八晶体管的栅极与所述第一晶体管的栅极耦接，所述第八晶体管的第一电极与第一电压信号线耦接；
所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
可选的，第二电压信号线设置于所述移位寄存器单元靠近显示区域的一侧；
所述第一电压信号线、所述第一时钟信号线和所述第二时钟信号线设置于所述移位寄存器单元远离显示区域的一侧；
沿靠近所述显示区域的方向，所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；或者，沿靠近所述显示区域的方向，所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
可选的，所述扫描驱动电路还包括第一起始信号线和第二起始信号线；
沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
可选的，所述输出晶体管和所述输出复位晶体管位于所述输出电容与所述第一输出线部分之间；沿着所述第一方向，所述输出晶体管与所述输出复位晶体管依次排列；
第一电容、输出电容、输出复位电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；
沿着第一方向，所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第一晶体管、所述第一电容、所述第二晶体管和所述输出复位晶体管依次排列；
所述第五晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管位于所述输出电容与所述第一电压信号线之间；
所述第五晶体管的栅极和所述第四晶体管的栅极包含于第一栅金属图形，所述第一栅金属图形沿所述第二方向延伸。
可选的，所述显示基板还包括设置于所述基底上的多行像素电路；所述像素电路包括发光控制端；
所述移位寄存器单元与至少一行所述像素电路对应；
所述移位寄存器单元的信号输出线与所述至少一行像素电路的发光控制端耦接，用于为所述至少一行像素电路的发光控制端提供发光控制信号。
在第二个方面中，本公开实施例还提供了一种显示基板的制作方法，所述显示基板的制作方法包括在基底上制作扫描驱动电路；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括输出电路；所述输出电路包括输出晶体管和输出复位晶体管；
所述显示基板的制作方法还包括：
在所述基底上制作半导体层，对所述半导体层进行构图工艺，以形成输出晶体管的有源层和输出复位晶体管的有源层；
在所述半导体层背向所述基底的一面制作第一栅金属层，对所述第一栅金属层进行构图工艺，以形成所述输出晶体管的栅极和所述输出复位晶体管的栅极；
以所述输出晶体管的栅极和所述输出复位晶体管的栅极为掩膜，对半导 体层中未被所述栅极覆盖的部分进行掺杂，使得所述半导体层中未被所述栅极覆盖的部分形成为导电部分，所述半导体层中被所述栅极覆盖的部分形成为沟道部分；
在所述第一栅金属层背向所述半导体层的一面设置第二栅金属层，对所述第二栅金属层进行构图工艺，以形成信号输出线；所述信号输出线包括沿第一方向延伸的第一输出线部分；
在所述第二栅金属层背向所述第一栅金属层的一面设置第一绝缘层；
在所述第一绝缘层与所述第一输出线部分重叠的区域制作多个第一信号线过孔和多个第二信号线过孔；所述第一信号线过孔和所述第二信号线过孔贯穿所述第一绝缘层；
在所述第一绝缘层背向所述第二栅金属层的一面制作源漏金属层，对所述源漏金属层进行构图工艺，以形成第一源漏金属图形和第二源漏金属图形，所述第一源漏金属图形包括所述输出晶体管的第二电极，所述第二源漏金属图形包括所述输出复位晶体管的第二电极，以使得所述第一输出线部分通过所述多个第一信号线过孔与所述输出晶体管的第二电极耦接，并使得所述第一输出线部分通过所述多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；
所述信号输出线包括沿第一方向延伸的第一输出线部分；
所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；
所述第三长度为所述第一信号线重叠区域在第一方向上的长度，所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
所述第一预定比值大于或等于0.05而小于或等于0.9；
所述第一预定距离大于或等于1.5um而小于或等于45um；
所述第二预定比值大于或等于0.05而小于或等于0.9；
所述第二预定距离大于或等于1.5um而小于或等于65um。
可选的，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
可选的，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；
所述预定比值范围为大于或等于3而小于或等于11。
可选的，所述输出有源宽度在预定宽度范围内；
所述预定宽度范围为大于或等于12um而小于或等于45um。
在第三个方面中，本公开实施例还提供一种显示装置，包括上述的显示基板。
附图说明
图1是本公开实施例所述的显示基板包括的至少一移位寄存器单元的至少一实施例的电路图；
图2A是图1所示的移位寄存器单元的至少一实施例的工作时序图；
图2B是本公开至少一实施例所述的显示基板的区域划分示意图；
图2C是本公开至少一实施例所述的显示基板包括的扫描驱动电路与像素电路之间的连接关系示意图；
图2D是本公开至少一实施例提供的移位寄存器单元的一种布局示意图；
图3A为本公开至少一实施例提供的移位寄存器单元的另一种布局示意图；
图3B是本公开至少一实施例提供的移位寄存器单元的又一种布局示意图；
图4是在图3A的基础上示出沿第一方向依次排列的第一个第一信号线过孔与最后一个第一信号线过孔在第一方向上的最大距离K1，以及沿第一方向依次排列的第一个第二信号线过孔与最后一个第二信号线过孔在第一方向上的最大距离K2的示意图；
图5是本公开至少一实施例提供的移位寄存器单元中的有源层的示意图；
图6是本公开至少一实施例提供的移位寄存器单元中的第一栅金属层的示意图；
图7是本公开至少一实施例提供的移位寄存器单元中的第二栅金属层的示意图；
图8是本公开至少一实施例提供的移位寄存器单元中采用的过孔的示意图；
图9本公开至少一实施例提供的移位寄存器单元中的源漏金属层的示意图；
图10是图3A中的源漏金属层的示意图；
图11是本公开至少一实施例提供的移位寄存器单元的又一种布局示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
如图1所示，本公开至少一实施例提供一种显示基板，所述显示基板包括位于显示基板的边缘区域的扫描驱动电路，所述扫描驱动电路包括第一电压信号线VGH、第二电压信号线VGL、第一时钟信号线CK、第二时钟信号线CB和信号输出线E0；所述扫描驱动电路还包括多个移位寄存器单元；
如图1所示，所述多个移位寄存器单元中的至少一个移位寄存器单元的至少一实施例包括第一电容C1、输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；
所述输出晶体管T10的栅极G10与所述输出电容C2的第一极板C2a耦接，所述输出晶体管T10的第一电极S10与第二电压信号线VGL耦接，所述输出晶体管T10的第二电极D10与所述信号输出线E0耦接；
所述输出复位晶体管T9的栅极G9与所述输出复位电容C3的第一极板C3a耦接，所述输出复位晶体管T9的第一电极S9与所述输出复位电容C3的第二极板C3b耦接，所述输出复位晶体管T9的第二电极D9与所述信号输出线E0耦接；
所述输出复位电容C3的第二极板C3b与所述第一电压信号线VGH耦接；所述输出电容C2的第二极板C2b与第二时钟信号线CB耦接；
所述第一晶体管T1的第一电极S1与所述第二时钟信号线CB耦接，所述第一晶体管T1的第二电极D1和所述第二晶体管T2的第一电极S2分别与所述第一电容C1的第二极板C1b耦接，所述第一晶体管T1的栅极G1与所述第一电容C1的第一极板C1a耦接；
所述第二晶体管T2的栅极G2和第七晶体管T7的栅极G7分别与所述第一时钟信号线CB耦接，所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D3耦接；所述第二晶体管T2的第一电极S2所述第一电容的第二极板C1b耦接；
所述第三晶体管T3的栅极G3与所述输出晶体管T10的栅极G10耦接，所述第三晶体管T3的第一电极S3与所述第一电压信号线VGH耦接；
所述第四晶体管T4的栅极G4与所述第五晶体管T5的栅极G5都与第一时钟信号线CK耦接，所述第四晶体管T4的第一电极S4与所述输出晶体管T10的第一电极S10都与第二电压信号线VGL耦接，所述第四晶体管T4的第二电极D4与所述第六晶体管T6的第二电极D6耦接；
所述第五晶体管T5的栅极G5与所述第一时钟信号线CK耦接，第五晶体管T5的第二电极D5与所述第六晶体管T6的栅极G6耦接；所述第五晶体管T5的第一电极S5与输入信号端E1耦接；
所述第六晶体管T6的第一电极S1与第四晶体管T4的栅极G4都与第一时钟信号线CK耦接，所述第六晶体管T6的第二电极D6与所述第四晶体管T4的第二电极D4耦接；所述第六晶体管T6的栅极G6与第五晶体管的第二电极D1耦接；
所述第七晶体管T7的栅极G7与输出电容C2的第二极板C2b都与第二时钟信号线CB耦接，所述第七晶体管T7的第一电极S7与所述第八晶体管T8的第二电极D8耦接，所述第七晶体管T7的第二电极D7与所述第六晶体管T6的栅极G6耦接；
所述第八晶体管T8的栅极G8与所述第一晶体管T1的栅极G1耦接，所述第八晶体管T8的第一电极S8与第一电压信号线VGH耦接。
在图1所示的移位寄存器单元的至少一实施例中，所有的晶体管都为p型晶体管，但不以此为限。
在本公开至少一实施例中，图1所示的移位寄存器单元的至少一实施例可以为发光控制扫描驱动电路，但不以此为限。
在本公开至少一实施例中，晶体管的第一电极可以为源极，晶体管的第二电极可以为漏极；或者，晶体管的第一电极可以为漏极，晶体管的第二电极可以为源极。
在图1中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点，标号为N4的为第四节点。
在图1所示的至少一实施例中，第一电压信号线VGH可以提供高电压Vgh，第二电压信号线VGL可以提供低电压Vgl，但不以此为限。
如图2A所示，本公开如图1所示的移位寄存器单元的至少一实施例在工作时，
在第一时间段P1，E1提供高电平，CK提供低电平，CB提供高电平，T5和T4打开，N1的电位为高电平，T6截止，N2的电位为低电平，因此T7、 T3和T10截止，T8和T1打开；此时N3的电位为高电平，CB提供高电平，因此，T2截止；由于电容两端电压不会突变，所以N4的电位维持为上一帧的高电平，T9截止，E0输出的发光控制信号的电位维持为上一帧的低电平；
在第二时间段P2，E1和CK都提供高电平，CB提供低电平，T5、T6和T4都截止，N1的电位保持为高电平，N2的电位保持为低电平，T7、T8和T1都打开，N3的电位由高电平变为低电平，T2打开，N4的电位为低电平，T9打开，E0输出高电平；T3和T10都截止；
在第三时间段P3，E1和CB都提供高电平，CK提供低电平，T5和T4都打开，N1的电位为高电平，N2的电位为低电平，T6和T7都截止，T8和T1都打开，N3的电位由上一时间段的低电平转变为高电平，T2截止，N4的电位维持为低电平，T9打开，E0输出高电平；T3和T10都截止；
在第四时间段P4，E1和CB都提供低电平，CK提供高电平，T5和T4都截止，N1的电位为高电平，T6截止，N2的电位维持为低电平，T7，T8和T1都打开，N3的电压跳变为低电平，T2打开，N4的电位为低电平，T9打开，E0输出高电平；T3和T10都截止；
在第五时间段P5，E1和CK都提供低电平，CB提供高电平，T5、T6和T4都打开，N1的电位和N2的电位都为低电平，T7截止，T7和T1都打开，N3的电压变为高电平，T2截止，T3打开，N4的电压变为高电平，T9截止，T10打开，E0输出低电平；
在第六时间段P6，E1和CB信号为低电平，CK为高电平，T1、T3截止，节点N1维持低电平，T2打开，N2节点电压为高电平，T4、T5打开，T6截止，N3节点为高电平，T7、T8打开，N4节点为高电平，T9截止、T10打开，Eout输出为低电平。
在第七时间段P7，E1和CK都提供低电平，CB提供高电平，T5、T6和T4都打开，N1的电位和N2的电位都为低电平，T7截止，T8和T1都打开，N3的电位为高电平，T2截止，T3打开，N4的电位为高电平，T9截止，T10打开，E0输出低电平；
在第八时间段P8，E1和CB都提供低电平，CK提供高电平，T5和T4 都截止，N1的电位维持为低电平，T6打开，N2的电位为高电平，T7打开，T8和T1都截止，N3的电位为高电平，T2和T3都打开，N4的电压为高电平，T9截止，T10打开，E0输出低电平；
在所述第六时间段之后，T3持续开启，T9持续截止，T5周期性的为C2充电，N1的电位保持为低电平，T10持续开启，E0输出低电平，直到下一帧E1接收到输入信号。
如图2B所示，标号为J1的为显示基板，标号为A0的为显示区域，标号为B1的为第一边缘区域，标号为B2的为第二边缘区域。
在所述显示基板J1的显示区域A0可以设置有多条发光控制线、多条栅线和多条数据线，以及由所述多条栅线和所述多条数据线交叉限定的多个子像素；
在第一边缘区域B1和/或第二边缘区域B2可以设置有扫描驱动电路，所述扫描驱动电路包括多个移位寄存器单元；
所述扫描驱动电路包括的多个移位寄存器单元中的每个所述移位寄存器单元的信号输出线可以分别与A条发光控制线耦接，用于为对应的发光控制线提供发光控制信号。
其中，A可以为正整数。在实际操作时，A可以等于1、2、3、4或其他正整数，A的取值可以根据实际情况选定。
在具体实施时，所述发光控制线与相应行像素电路的发光控制端耦接。
可选的，所述显示基板还包括设置于所述基底上的多行像素电路；所述像素电路包括发光控制端；
所述扫描驱动电路包括的所述移位寄存器单元与至少一行所述像素电路对应；
所述移位寄存器单元的信号输出线与所述至少一行像素电路的发光控制端耦接，用于为所述至少一行像素电路的发光控制端提供发光控制信号。
在本公开至少一实施例中，所述像素电路可以设置于显示基板的有效显示区，所述扫描驱动电路可以设置于显示基板的边缘区域。
如图2C所示，标号为Y1的为扫描驱动电路，标号为S11的为所述扫描 驱动电路S1包括的第一级移位寄存器单元，标号为S12的为所述扫描驱动电路S1包括的第二级移位寄存器单元，标号为S1N-1的为所述扫描驱动电路S1包括的第N-1级移位寄存器单元，标号为S1N的为所述扫描驱动电路S1包括的第N级移位寄存器单元，N为大于3的整数；
在图2C中，标号为R1的为第一行像素电路，标号为R2的为第二行像素电路，标号为R3的为第三行像素电路，标号为R4的为第四行像素电路，标号为R2N-3的为第2N-3行像素电路，标号为R2N-2的为第2N-2行像素电路，标号为R2N-1的为第2N-1行像素电路，标号为R2N的为第2N行像素电路；
S11为R1和R2提供发光控制信号，S12为R3和R4提供发光控制信号，S1N-1为R2N-3和R2N-2提供发光控制信号，S1N为R2N-1和R2N提供发光控制信号；
如图2C所示，在边缘区域，所述显示基板还可以包括栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元，所述栅极驱动单元可以与像素行一一对应，用于为相应行像素提供相应的栅极驱动信号；
在图2C中，标号为Y2的为栅极驱动电路，标号为S21的为栅极驱动电路包括的第一行栅极驱动单元，标号为S22的为栅极驱动电路包括的第二行栅极驱动单元，标号为S23的为栅极驱动电路包括的第三行栅极驱动单元，标号为S24的为栅极驱动电路包括的第四行栅极驱动单元，标号为S2N-3的为栅极驱动电路包括的第2N-3行栅极驱动单元，标号为S2N-2的为栅极驱动电路包括的第2N-2行栅极驱动单元，标号为S2N-1的为栅极驱动电路包括的第2N-1行栅极驱动单元，标号为S2N的为栅极驱动电路包括的第2N行栅极驱动单元。
在图2D所示的至少一实施例中，第一电压信号线VGH提供高电压信号Vgh，第二电压信号线VGL提供低电压信号Vgl；
如图2D所示，VGL、VGH、CK和CB沿着远离显示区域的方向排列；VGH、VGL、CK和CB和第一方向延伸；
如图1和图2D所示，移位寄存器单元的至少一实施例包括第一电容C1、 输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；所述移位寄存器单元的该实施例设置于VGH和VGL之间；
T10和T9沿第一方向排列；
C2设置于T10远离VGL的一侧，T5、T6和T4设置于C2和VGH之间；
T1和T3设置于T9远离VGL的一侧，C1设置于T3远离T9的一侧，T8和T2设置于C1远离T8的一侧；
T5、T7、T8、T2和C3沿第一方向依次排列，T6、C1和C3沿第一方向依次排列，C2、T1、T3和C3沿第一方向依次排列；
T1包括第一有源图形，T1的第一有源图形纵向排列，不利于T2和T3之间紧凑排列；
C3的第二极板C3b在横向上的宽度较长，不利于缩窄移位寄存器单元的第二方向上的宽度。
在图2D中，标号为E01的为信号输出线的第一输出线部分，标号为E021的为信号输出线的第一个第二输出线部分，标号为E022的为信号输出线的第二个第二输出线部分，E01沿第一方向排列，E021沿第二方向排列，E01、E021和E022相互耦接，第一方向和第二方向相交，E01设置于VGL与输出电路(所述输出电路包括所述输出晶体管T10和所述输出复位晶体管T9)之间，E021和E022沿第二方向往显示区域延伸，以便为位于显示区域中的像素电路提供发光控制信号。
如图2D所示，S7复用为D8。
在图2D和图3A中，标号为G1的为T1的栅极，标号为S1的为T1的第一电极，标号为D1的为T1的第二电极；标号为G2的为T2的栅极，标号为S2的为T2的第一电极，标号为D2的为T2的第二电极；标号为G3的为T3的栅极，标号为S3的为T3的第一电极，标号为D3的为T3的第二电极；标号为G4的为T4的栅极，标号为S4的为T4的第一电极，标号为D4的为T4的第二电极；标号为G5的为T5的栅极，标号为S5的为T5的第一电极， 标号为D5的为T5的第二电极；标号为G6的为T6的栅极，标号为S6的为T6的第一电极，标号为D6的为T6的第二电极；标号为G7的为T7的栅极，标号为S7的为T7的第一电极，标号为D7的为T7的第二电极；标号为G8的为T8的栅极，标号为S8的为T8的第一电极；标号为G9的为T9的栅极，标号为S9的为T9的第一电极，标号为D9的为T9的第二电极；标号为G10的为T10的栅极，标号为S10的为T10的第一电极，标号为D10的为T10的第二电极。
在图2D所示的至少一实施例中，第一方向可以为从上至下的垂直方向，第二方向可以为从右至左的水平方向，但不以此为限。在实际操作时，第一方向也可以为从下至上的垂直方向，第二方向也可以为从左至右的水平方向；或者，所述第一方向也可以为其他方向，所述第二方向也可以为其他方向。
在图2D所示的栅极驱动电路的布局方式中，T9的有源层和T9的有源层由一个连续的第一半导体层形成，所述第一半导体层在第一方向上的长度较小，因此整个移位寄存器单元在纵向的空间较小，则会导致移位寄存器单元在横向上的宽度较大，不利于移位寄存器单元中的器件在水平方向上的紧密排布，不利于显示基板的窄边框化发展。
图2D所示的移位寄存器单元可以为扫描驱动电路包括的第n级移位寄存器单元，n为正整数。
基于上述问题的存在，本公开的公开人经研究发现，可通过调整移位寄存器单元中各晶体管的布局方式，缩小移位寄存器单元的占用面积，从而缩小显示基板的边框宽度。
在图3A所示的布局方式中，第一电压信号线VGH提供高电压信号Vgh，第二电压信号线VGL提供低电压信号Vgl；本公开至少一实施例将移位寄存器单元设置于VGH和VGL之间。
在图3A中，标号为E01的为信号输出线的第一输出线部分，标号为E021的为信号输出线的第一个第二输出线部分，标号为E022的为信号输出线的第二个第二输出线部分，E01沿第一方向排列，E021沿第二方向排列，E01、E021和E022相互耦接，第一方向和第二方向相交。如图3A所示，E01设置 于VGL与所述输出电路之间，E021和E022沿第二方向往显示区域延伸，以便为位于显示区域中的像素电路提供发光控制信号。
例如，在如图3A所示的布局方式中，第一方向可以为从上至下的垂直方向，第二方向可以为从右至左的水平方向，但不以此为限。
图3A所示的移位寄存器单元可以为扫描驱动电路包括的第n级移位寄存器单元，n为正整数。
如图1和图3A所示，移位寄存器单元的至少一实施例包括第一电容C1、输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；如图3A所示，输出电路O1包括所述输出晶体管T10和所述输出复位晶体管T9；
所述输出晶体管T10的栅极G10与所述输出电容C2的第一极板C2a耦接，所述输出晶体管T10的第一电极S10与第二电压信号线VGL耦接，所述输出晶体管T10的第二电极D10与信号输出线包括的第一输出线部分E01耦接；
所述输出复位晶体管T9的栅极G9与所述输出复位电容C3的第一极板C3a耦接，所述输出复位晶体管T9的第一电极S9与所述输出复位电容C3的第二极板C3b耦接，所述输出复位晶体管T9的第二电极D9与所述信号输出线包括的第一输出线部分E01耦接。
在图3A所示的栅极驱动电路的布局方式中，T9的有源层和T10的有源层可以由一个连续的第一半导体层形成，将所述第一半导体层在第一方向上的长度拉高，使得移位寄存器单元包括的其他器件可以利用纵向上多出来的空间，缩窄移位寄存器单元在横向上的宽度大，利于移位寄存器单元中的器件在水平方向上的紧密排布，利于显示基板的窄边框化发展。
如图3A所示，在将上述结构的移位寄存器单元布局在显示基板的边缘区域时，沿着远离显示基板的显示区域的方向，第二电压信号线VGL、第一电压信号线VGH、第一时钟信号线CK和第二时钟信号线CB依次排列；第二电压信号线VGL、第一电压信号线VGH、第一时钟信号线CK和第二时钟 信号线CB都沿第一方向延伸；
如图3A所示，第一电容C1、输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8都设置于VGH与VGL之间；将T5、T6、T4、T7和T8都上移，以利用第一半导体层在第一方向上拉高的长度；
T1包括第一有源图形，并将T1的第一有源图形设置为沿第二方向延伸，将T1设置于T8和C1之间，T8、T1和C1沿第一方向依次排列，从而利用T8与C1之间的空间设置T1，使得T2和T3之间可以排列的更加紧凑(所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D2耦接，因此为了布线的方便，也需要能够将T2和T3设置为较近)，能够进一步缩窄移位寄存器单元占用的第二方向上的宽度；
并且，在图3A所示的布局方式中，C1的形状与T1、T2和T3的排列位置更加契合，利用T1、T2和T3之间的空间设置C1的极板；
在图3A所示的布局方式中，将C3的第二极板C3b在第二方向上的宽度设置为较小，将C3的第二极板C3b在第一方向上的长度设置为较大，以在保证C3的极板的面积的前提下，缩窄C3的极板占用的第二方向上的宽度；
如图3A所示，C3的第二极板C3b在基底上的正投影在C3的第一极板C3a在基底上的正投影之内。
并且，如图3A和图6(图6为图3A中的第一栅金属层的示意图)所示，T6的栅极G6包括相互耦接的第一栅极图形G61和第二栅极图形G62，以使得T6形成为双栅结构。
双栅结构设计的目的在于：在第二阶段P2，扫描驱动电路包括的移位寄存器单元输出高电压信号Vgh时，T10应完全关闭，而T10的栅极接入的高电平由T8的源极输入。因此，在第二阶段P2，应务必保证T8打开，即需要使得第二节点N2的电位为低电压；而在第二阶段P2，T6的栅极的电位为高电压，为保证T6不漏电造成第二节点N2电位升高，因此将T6设置为采用双栅设计，使得T6更容易关断。
在本公开至少一实施例中，所述第一方向与所述第二方向相交，例如，所述第一方向可以与所述第二方向垂直，但不以此为限。
具体的，所述第二方向与所述第一方向相交的夹角可以根据实际需要设置，示例性的，所述第二方向与所述第一方向垂直。
在本公开至少一实施例中，第一时钟信号线CB的位置和所述第二时钟信号线CK的位置可以对调，但以此为限。
在图3A所示的布局方式中，如图5所示(图5是图3A中的有源层的示意图)，第一半导体层10在第一方向上的长度为输出有源长度L1，所述第一半导体层10在第二方向上的最小宽度为输出有源宽度W1；
所述输出有源长度L1为第一预定长度；
所述输出有源长度L1和所述输出有源宽度W1的比值在预定比值范围内；
所述输出有源宽度W1在预定宽度范围内；
本公开至少一实施例通过提升所述输出有源长度L1，以使得移位寄存器单元中的除了输出电路之外的器件能够利用由于L1变大而多出来的纵向空间以布局，进而能够缩窄移位寄存器单元占用的横向空间；并本公开至少一实施例能够减小所述输出有源宽度W1，以可以使得移位寄存器单元中的除了输出电路之外的器件能够利用节省的水平方向的空间布局，也能够缩窄移位寄存器单元占用的横向空间。
在本公开至少一实施例中，所述预定比值范围可以大于或等于3而小于或等于11，但不以此为限。
在本公开至少一实施例中，所述预定宽度范围可以为大于或等于12um而小于或等于45um，但不以此为限。
在本公开至少一实施例中，所述第一预定长度可以大于或等于50um而小于或等于130um，但不以此为限。
如图3A和图8所示，所述第一输出线部分E01通过设置于信号线重叠区域的多个第一信号线过孔H01与所述输出晶体管T10的第二电极D10耦接，所述第一输出线部分E01通过设置于所述信号线重叠区域的多个第二信号线过孔H02与所述输出复位晶体管T9的第二电极D9耦接；所述多个第一信号 线过孔H01沿第一方向依次排列，所述多个第二信号线过孔H02沿第一方向依次排列；
如图4和图10(图10是图3A中的源漏金属层的示意图，在图10中示出了第一源漏金属图形Ds1和第二源漏金属图形Ds2)所示，所述信号线重叠区域包括第一信号线重叠区域A01和第二信号线重叠区域A02，所述第一信号线重叠区域A01为所述第一输出线部分E01在所述基底上的正投影与所述输出晶体管T10的第二电极D10包含于的第一源漏金属图形Ds1在所述基底上的正投影的重叠区域，所述第二信号线重叠区域A02为所述第一输出线部分E01在所述基底上的正投影与所述输出复位晶体管T9的第二电极D9包含于的第二源漏金属图形Ds2在所述基底上的正投影的重叠区域；
如图4和图10所示，沿第一方向依次排列的第一个第一信号线过孔与最后一个第一信号线过孔在第一方向上的最大距离K1与第三长度L3的比值为第三预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；所述第三长度L3为所述第一信号线重叠区域A01在第一方向上的长度；
沿第一方向依次排列的第一个第二信号线过孔与最后一个第二信号线过孔在第一方向上的最大距离K2与第四长度L4的比值为第四预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度L4为所述第二信号线重叠区域A02在第一方向上的长度。
在本公开至少一实施例中，所述第一信号线过孔的个数和所述第二信号线过孔的个数可以根据实际情况选定。
在本公开至少一实施例中，沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离指的是：任意两个第一信号线过孔在基底上的正投影的边缘之间的在第一方向上的最大距离；
沿第一方向依次排列的第一个第一信号线过孔与最后一个第一信号线过孔在第一方向上的最大距离K1指的是：所述第一个第一信号线过孔在基底上的正投影的边缘，与所述最后一个第一信号线过孔在基底上的正投影的边缘之间的在第一方向上的最大距离；
两个相邻的第一信号线过孔之间在第一方向上的最小距离K01指的是：两个相邻的第一信号线过孔在基底上的正投影的边缘在第一方向上的最小距离；
沿第一方向依次排列的第一个第二信号线过孔与最后一个第二信号线过孔在第一方向上的最大距离K2指的是：所述第一个第二信号线过孔在基底上的正投影的边缘，与所述最后一个第二信号线过孔在基底上的正投影的边缘之间的在第一方向上的最大距离；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离指的是：任意两个第二信号线过孔在基底上的正投影的边缘之间的在第一方向上的最大距离；
两个相邻的第二信号线过孔之间在第一方向上的最小距离K02指的是：两个相邻的第二信号线过孔在基底上的正投影的边缘在第一方向上的最小距离。
在本公开至少一实施例中，所述第一预定比值可以大于或等于0.05而小于或等于0.9，但不以此为限；
所述第一预定距离可以大于或等于1.5um而小于或等于45um，但不以此为限；
所述第二预定比值可以大于或等于0.05而小于或等于0.9，但不以此为限；
所述第二预定距离可以大于或等于1.5um而小于或等于65um，但不以此为限。
如图3A、图4和图10所示，由于T10的有源层和T9的有源层被纵向拉长，相应使得第三长度L3和第四长度L4变长，从而使得多个第一信号线过孔H01可以均匀排布于第一信号线重叠区域A01，并从上至下第一个第一信号线过孔与从上至下最后一个第一信号线过孔在第一方向上的最大距离K1与第三长度L3的比值为第三预定比值，所述多个第一信号线过孔H01能够尽量铺满所述第一信号线重叠区域A01，使得输出晶体管T10的第二电极D10能够更好的与E01耦接；
如图3A、图4和图10所示，由于T10的有源层和T9的有源层被纵向拉长，相应使得第三长度L3和第四长度L4变长，从而使得多个第二信号线过孔H02可以均匀排布于第二信号线重叠区域A02，并从上至下第一个第二信号线过孔与从上至下最后一个第二信号线过孔在第一方向上的最大距离K2与第四长度L4的比值为第四预定比值，所述多个第二信号线过孔H02能够尽量铺满所述第二信号线重叠区域A02，使得输出复位晶体管T9的第二电极D9能够更好的与E01耦接。
在本公开至少一实施例中，所述第三预定比值可以大于或等于0.05而小于或等于0.9；所述第四预定比值大于或等于0.05而小于或等于0.9，但不以此为限。
本公开至少一实施例所述的显示基板包括设置于基底上的扫描驱动电路和显示区域；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括信号输出线和输出电路，所述输出电路包括输出晶体管和输出复位晶体管；
所述信号输出线包括沿第一方向延伸的第一输出线部分；
所述第一输出线部分通过设置于信号线重叠区域的多个第一信号线过孔与所述输出晶体管的第二电极耦接，所述第一输出线部分通过设置于所述信号线重叠区域的多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
所述信号线重叠区域包括第一信号线重叠区域和第二信号线重叠区域，所述第一信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出晶体管的第二电极包含于的第一源漏金属图形在所述基底上的正投影的重叠区域，所述第二信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出复位晶体管的第二电极包含于的第二源漏金属图形在所述基底上的正投影的重叠区域；
沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第 一方向上的最小距离为第一预定距离；所述第三长度为所述第一信号线重叠区域在第一方向上的长度；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
所述第一预定比值大于或等于0.05而小于或等于0.9；
所述第一预定距离大于或等于1.5um而小于或等于45um；
所述第二预定比值大于或等于0.05而小于或等于0.9；
所述第二预定距离大于或等于1.5um而小于或等于65um。
可选的，所述输出晶体管的有源层和所述输出复位晶体管的有源层沿第一方向排列，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
在本公开至少一实施例中，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；所述预定比值范围大于或等于3而小于或等于11，但不以此为限。
本公开至少一实施例通过提升所述输出有源长度，以使得移位寄存器单元中的除了输出电路之外的器件能够利用由于输出有源长度变大而多出来的纵向空间以布局，进而能够缩窄移位寄存器单元占用的横向空间。并且，在本公开至少一实施例中，由于输出晶体管的有源层和输出复位晶体管的有源层被纵向拉长，相应使得第三长度和第四长度变长，从而使得多个第一信号线过孔可以均匀排布于第一信号线重叠区域，并任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值，所述多个第一信号线过孔能够尽量铺满所述第一信号线重叠区域，使得输出晶体管的第二电 极能够更好的与第一输出线部分耦接；
如图3A、图4和图10所示，由于输出晶体管的有源层和输出复位晶体管的有源层被纵向拉长，相应使得第三长度和第四长度变长，从而使得多个第二信号线过孔可以均匀排布于第二信号线重叠区域，并从上至下任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值，所述多个第二信号线过孔能够尽量铺满所述第二信号线重叠区域，使得输出复位晶体管的第二电极能够更好的与第一输出线部分耦接。
在本公开至少一实施例中，所述输出有源宽度可以在预定宽度范围内。
本公开至少一实施例能够减小所述输出有源宽度，以可以使得移位寄存器单元中的除了输出电路之外的器件能够利用节省的水平方向的空间布局，也能够缩窄移位寄存器单元占用的横向空间。
可选的，如图3A和图5所示，所述输出晶体管T10的有源层和所述输出复位晶体管T9的有源层可以由一个连续的第一半导体层10形成；所述第一半导体层沿第一方向10延伸；
如图5所示，所述第一半导体层10在第一方向上的长度为输出有源长度L1；
所述第一半导体层10在第二方向上的最小长度为所述输出有源长度W1。
如图3A所示，所述输出晶体管T10和所述输出复位晶体管T9沿第一方向依次排列，但不以此为限；在实际操作时，也可以将输出复位晶体管T9和输出晶体管T10设置为沿第一方向依次排列。
在本公开至少一实施例中，输出复位晶体管T9用于提供无效的发光控制信号，输出晶体管T10用于提供有效的发光控制信号。
在本公开至少一实施例中，所述有效的发光控制信号可以为能够使得像素电路中的发光控制晶体管打开的电压信号(所述发光控制晶体管的栅极与所述发光控制线耦接)，所述无效的发光控制信号可以为能够使得所述发光控制晶体管关断的电压信号。
具体的，所述显示基板的显示区域包括多个子像素；所述多个子像素中的至少一个子像素包括像素驱动电路；所述像素驱动电路包括晶体管、栅线、 发光控制线和数据线；所述扫描驱动电路包括的移位寄存器单元可以与至少一条发光控制线对应，每个所述移位寄存器单元的信号输出线与对应的至少一条发光控制线耦接，用于为对应的发光控制线提供发光控制信号。
在本公开至少一实施例中，所述输出晶体管的有源层和所述复位晶体管的有源层可以由一个连续的第一半导体层形成；
所述输出晶体管的有源层可以包括沿第一方向相对设置的至少两个第一导电部分，以及至少一个第一沟道部分；每一所述第一沟道部分设置于两相邻的所述第一导电部分之间；
所述输出复位晶体管的有源层可以包括沿第一方向相对设置的至少两个第二导电部分，以及至少一个第二沟道部分；每一所述第二沟道部分设置于两相邻的所述第二导电部分之间；
所述输出晶体管的有源层中与所述输出复位晶体管的有源层距离最近的第一导电部分可以复用为所述输出复位晶体管中的第二导电部分，这样能够进一步缩小所述输出晶体管和输出复位晶体管的布局空间，有利于实现所述显示基板的窄边框化。
如图5所示，所述输出晶体管T10的有源层和所述输出复位晶体管T9的有源层可以由一个连续的第一半导体层10形成；
所述输出晶体管T10的有源层包括沿第一方向相对设置的第一个第一导电部分111、第二个第一导电部分112、第三个第一导电部分113、第四个第一导电部分114、第五个第一导电部分115和第六个第一导电部分116；所述输出晶体管T10的有源层还包括第一个第一沟道部分121、第二个第一沟道部分122、第三个第一沟道部分123、第四个第一沟道部分124和第五个第一沟道部分125；
所述第一个第一沟道部分121设置于所述第一个第一导电部分111和所述第二个第一导电部分112之间，所述第二个第一沟道部分122设置于所述第二个第一导电部分112和所述第三个第一导电部分113之间；
所述第三个第一沟道部分123设置于所述第三个第一导电部分113和所述第二个第四导电部分114之间，所述第四个第一沟道部分124设置于所述 第四个第一导电部分114和所述第五个第一导电部分115之间，所述第五个第一沟道部分125设置于所述第五个第一导电部分115和所述第六个第一导电部分116之间；
所述第六个第一导电部分116复用为所述输出复位晶体管T9的有源层包括的第一个第二导电部分；
所述输出复位晶体管T9的有源层还包括沿第一方向相对设置的第二个第二导电部分132、第三个第二导电部分133、第四个第二导电部分134、第五个第二导电部分135和第六个第二导电部分136；所述输出复位晶体管T9的有源层还包括第一个第二沟道部分141、第二个第二沟道部分142、第三个第二沟道部分143、第四个第二沟道部分144和第五个第二沟道部分145；
所述第一个第二沟道部分141设置于第一个第二导电部分与第二个第二导电部分132之间，所述第二个第二沟道部分142设置于所述第二个第二导电部分132和第三个第二导电部分133之间，所述第三个第二沟道部分143设置于第三个第二导电部分133与第四个第二导电部分134之间，所述第四个第二沟道部分144设置于所述第四个第二导电部分134和第五个第二导电部分135之间，所述第五个第二沟道部分145设置于所述第五个第二导电部分135和第六个第二导电部分136之间。
在所述输出晶体管T10和所述输出复位晶体管T9中，每个晶体管的沟道部分两侧的导电部分，可以分别对应作为该晶体管的第一电极、第二电极，或者可以分别与该晶体管的第一电极、该晶体管的第二电极耦接，从而使得T10和T9可以通过第六个第一导电部分116实现电连接。
在制作所述第一半导体层10时，示例性的，可以先形成第一半导体材料层，然后在形成输出晶体管T10的栅极G10和输出复位晶体管T9的栅极G9之后，以输出晶体管T10的栅极G10和输出复位晶体管T9的栅极G9为掩膜，对第一半导体材料层中未被各晶体管的栅极覆盖的部分进行掺杂，使得所述第一半导体材料层中未被各晶体管的栅极覆盖的部分形成为所述导电部分，所述第一半导体材料层中被各晶体管覆盖的部分形成为所述沟道部分。
根据上述显示基板的具体结构可知，本公开至少一实施例所述的显示基 板中，移位寄存器单元中的所述输出晶体管T10和输出复位晶体管T9能够沿着所述第一方向排列，缩小了移位寄存器单元在第二方向上占用的面积，从而使得所述显示基板更符合窄边框化的发展需求。
具体的，所述输出晶体管的栅极可以包括至少一个输出栅极图形，所述输出晶体管的第一电极包括至少一个第一电极图形，所述输出晶体管的第二电极包括至少一个第二电极图形；
所述输出栅极图形位于相邻的所述第一电极图形和所述第二电极图形之间；
所述第一电极图形、所述输出栅极图形和所述第二电极图形都沿着第二方向延伸。
具体的，所述输出复位晶体管的栅极可以包括至少一个输出复位栅极图形，所述输出复位晶体管的第一电极包括至少一个第三电极图形，所述输出复位晶体管的第二电极包括至少一个第四电极图形；
所述输出复位栅极图形位于相邻的所述第三电极图形和所述第四电极图形之间；
所述第三电极图形、所述输出复位栅极图形和所述第四电极图形都沿着第二方向延伸；
所述输出复位晶体管中最靠近所述输出晶体管的栅极的所述第四电极图形复用为所述输出晶体管的第二电极图形。
在具体实施时，所述输出复位栅极图形的数量、所述第一电极图形的数量、所述第二电极图形的数量、所述输出栅极图形的数量、所述第三电极图形的数量和所述第四电极图形的数量可以根据实际需要设置。示例性的，如图6和图9所示，所述输出栅极图形的数量和所述输出复位栅极图形的数量可以为五个，第一电极图形的数量可以为三个，第二电极图形的数量可以为三个，第三电极图形的数量可以为三个，所述第四电极图形的数量可以为三个，但不以为限。
并且，由于所述输出晶体管的第二电极和输出复位晶体管的第二电极都与信号输出线耦接，因此，在布局输出晶体管和输出复位晶体管时，可以将 所述输出复位晶体管中最靠近所述输出晶体管的栅极的所述第四电极图形复用为所述输出晶体管的第二电极图形，这样能够进一步缩小输出晶体管和输出复位晶体管的布局空间，有利于实现显示基板的窄边框化。
如图3A和图6所示，在一些实施例中，所述输出晶体管T10的栅极可以包括：第一输出栅极图形G101、第二输出栅极图形G102、第三输出栅极图形G103、第四输出栅极图形G104和第五输出栅极图形G105；
所述输出复位晶体管T9的栅极可以包括:第一输出复位栅极图形G91、第二输出复位栅极图形G92、第三输出复位栅极图形G93、第四输出复位栅极图形G94和第五输出复位栅极图形G95；
第一输出栅极图形G101、第二输出栅极图形G102、第三输出栅极图形G103、第四输出栅极图形G104和第五输出栅极图形G105沿第一方向依次排列；
第一输出复位栅极图形G91、第二输出复位栅极图形G92、第三输出复位栅极图形G93、第四输出复位栅极图形G94和第五输出复位栅极图形G95沿第一方向依次排列；
第一输出栅极图形G101、第二输出栅极图形G102、第三输出栅极图形G103、第四输出栅极图形G104和第五输出栅极图形G105都沿第二方向延伸，第一方向与第二方向相交；
第一输出栅极图形G101、第二输出栅极图形G102、第三输出栅极图形G103、第四输出栅极图形G104和第五输出栅极图形G105相互耦接；
第一输出复位栅极图形G91、第二输出复位栅极图形G92、第三输出复位栅极图形G93、第四输出复位栅极图形G94和第五输出复位栅极图形G95都沿第二方向延伸；
第一输出复位栅极图形G91、第二输出复位栅极图形G92、第三输出复位栅极图形G93、第四输出复位栅极图形G94和第五输出复位栅极图形G95相互耦接；
如图9所示，所述输出晶体管T10的第一电极S10包括第一个第一电极图形S101、第二个第一电极图形S102和第三个第一电极图形S103；
所述输出晶体管T10的第二电极D10包括第一个第二电极图形D101和第二个第二电极图形D102；
所述输出复位晶体管T9的第一电极S9包括第一个第三电极图形S91、第二个第三电极图形S92和第三个第三电极图形S93；
所述输出复位晶体管T9的第二电极D9包括第一个第四电极图形D91、第二个第四电极图形D92和第三个第四电极图形D93；
第一个第四电极图形D91复用为所述输出晶体管T10包括的第三个第二电极图形；
如图3A至图10所示，S101与VGL耦接，S101与S102耦接，S103与VGL耦接，S91、S92和S93分别与第一导电连接部F1耦接，所述第一导电连接部F1与所述第一电压信号线VGH耦接；
如图3A至图10所示，所述第一输出线部分E01通过设置于信号线重叠区域的多个第一信号线过孔H01分别与D101和D102耦接，所述第一输出线部分E01通过设置于信号线重叠区域的多个第二信号线过孔H02分别与D91、D92和D93耦接；
所述多个第一信号线过孔H01沿第一方向依次排列，所述多个第二信号线过孔H02沿第一方向依次排列。
在具体实施时，所述输出晶体管的有源层可以包括沿第一方向相对设置的至少两个第一导电部分，以及至少一个第一沟道部分；每一所述第一沟道部分设置于两相邻的所述第一导电部分之间；
所述第一沟道部分与所述输出栅极图形一一对应，每个所述第一沟道部分在所述基底上的正投影，均位于对应的所述输出栅极图形在所述基底上的正投影的内部；
所述输出晶体管中的一部分所述第一导电部分与所述第一电极图形一一对应，所述第一电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第一重叠区域，所述第一电极图形通过设置在所述第一重叠区域的至少一个第一过孔与对应的所述第一导电部分耦接；
所述输出晶体管中的另一部分所述第一导电部分与所述第二电极图形一 一对应，所述第二电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第二重叠区域，所述第二电极图形通过设置在所述第二重叠区域的至少一个第二过孔与对应的所述第一导电部分耦接。
在具体实施时，所述输出复位晶体管的有源层包括沿第一方向相对设置的至少两个第二导电部分，以及至少一个第二沟道部分；每一所述第二沟道部分设置于两相邻的所述第二导电部分之间；
所述第二沟道部分与所述输出复位栅极图形一一对应，每个所述第二沟道部分在所述基底上的正投影，均位于对应的所述输出复位栅极图形在所述基底上的正投影的内部；
所述输出复位晶体管中的一部分所述第二导电部分与所述第三电极图形一一对应，所述第三电极图形在所述基底上的正投影，与对应的所述第二导电部分在所述基底上的正投影存在第三重叠区域，所述第三电极图形通过设置在所述第三重叠区域的至少一个第三过孔与对应的所述第二导电部分耦接；
所述输出复位晶体管中的另一部分所述第二导电部分与所述第四电极图形一一对应，所述第四电极图形在所述基底上的正投影，与对应的所述第二导电部分在所述基底上的正投影存在第四重叠区域，所述第四电极图形通过设置在所述第四重叠区域的至少一个第四过孔与对应的所述第二导电部分耦接。
如图5、图6、图8和图9所示，第一个第一沟道部分121与第一输出栅极图形G101对应，第二个第一沟道部分122与第二输出栅极图形G102对应，第三个第一沟道部分123与第三输出栅极图形G103对应，第四个第一沟道部分124与第四输出栅极图形G104对应，第五个第一沟道部分125与第五输出栅极图形G105对应；
第一个第一沟道部分121在基底上的正投影，位于第一输出栅极图形G101在基底上的正投影内部；
第二个第一沟道部分122在基底上的正投影，位于第二输出栅极图形G102在基底上的正投影内部；
第三个第一沟道部分123在基底上的正投影，位于第三输出栅极图形 G103在基底上的正投影内部；
第四个第一沟道部分124在基底上的正投影，位于第四输出栅极图形G104在基底上的正投影内部；
第五个第一沟道部分125在基底上的正投影，位于第五输出栅极图形G105在基底上的正投影内部；
第一个第一导电部分111与第一个第一电极图形S101对应，第二个第一导电部分112与第一个第二电极图形D101对应，第三个第一导电部分113与第二个第一电极图形S102对应，第四个第一导电部分114与第二个第二电极图形D102对应，第五个第一导电部分115与第三个第一电极图形S103对应，第六个第一导电部分116与第一个第四电极图形D91对应；
所述第六个第一导电部分116复用为所述输出复位晶体管T9的有源层包括的第一个第二导电部分；
第一个第二沟道部分141与第一输出复位栅极图形G91对应，第二个第二沟道部分142与第二输出复位栅极图形G92对应，第三个第二沟道部分143与第三输出复位栅极图形G93对应，第四个第二沟道部分144与第四输出复位栅极图形G94对应，第五个第二沟道部分145与第五输出复位栅极图形G95对应；
第一个第二沟道部分141在基底上的正投影，位于第一输出复位栅极图形G91在基底上的正投影内部；
第二个第二沟道部分142在基底上的正投影，位于第二输出复位栅极图形G92在基底上的正投影内部；
第三个第二沟道部分143在基底上的正投影，位于第三输出复位栅极图形G93在基底上的正投影内部；
第四个第二沟道部分144在基底上的正投影，位于第四输出复位栅极图形G94在基底上的正投影内部；
第五个第二沟道部分145在基底上的正投影，位于第五输出复位栅极图形G95在基底上的正投影内部；
第二个第二导电部分132与第一个第三电极图形S91对应，第三个第二 导电部分133与第二个第四电极图形D92对应，第四个第二导电部分134与第二个第三电极图形S92对应，第五个第二导电部分135与第三个第四电极图形D93对应，第六个第二导电部分136与第三个第三电极图形S93对应；
S101在基底上的正投影与第一个第一导电部分111在基底上的正投影之间存在第一个第一重叠区域，S102在基底上的正投影与第三个第一导电部分113在基底上的正投影之间存在第二个第一重叠区域，S103在基底上的正投影与第五个第一导电部分115在基底上的正投影之间存在第三个第一重叠区域，S101通过设置于第一个第一重叠区域中的第一过孔H1与第一个第一导电部分111耦接，S102通过设置于第二个第一重叠区域中的第一过孔H1与第三个第一导电部分113耦接，S103通过设置于第三个第一重叠区域中的第一过孔H1与第五个第一导电部分115耦接；
D101在基底上的正投影与第二个第一导电部分112在基底上的正投影之间存在第一个第二重叠区域，D102在基底上的正投影与第四个第一导电部分114之间存在第二个第二重叠区域，D101通过设置于第一个第二重叠区域中的第二过孔H2与第二个第一导电部分112耦接，D102通过设置于第二个第二重叠区域中的第二过孔H2与第四个第一导电部分114耦接；
D91在基底上的正投影与第一个第二导电部分131在基底上的正投影之间存在第一个第四重叠区域，D92在基底上的正投影与第三个第二导电部分133在基底上的正投影之间存在第二个第四重叠区域，D93在基底上的正投影与第五个第二导电部分135之间存在第三个第四重叠区域；D91通过设置于第一个第四重叠区域的第四过孔H4与第一个第二导电部分131耦接，D92通过设置于第二个第四重叠区域的第四过孔H4与第三个第二导电部分133耦接，D93通过设置于第三个第四重叠区域的第四过孔H4与第五个第二导电部分133耦接；
S91在基底上的正投影与第二个第二导电部分132在基底上的正投影之间存在第一个第三重叠区域，S92在基底上的正投影与第四个第二导电部分134在基底上的正投影之间存在第二个第三重叠区域，S93在基底上的正投影与第六个第二导电部分136在基底上的正投影之间存在第三个第三重叠区域； S91通过设置于第一个第三重叠区域中的第三过孔H3与第二个第二导电部分132耦接，S92通过设置于第二个第三重叠区域中的第三过孔H3与第四个第二导电部分134耦接，S93通过设置于第三个第三重叠区域中的第三过孔H3与第六个第二导电部分136耦接。
在本公开至少一实施例中，第一过孔的数量、第二过孔的数量、第三过孔的数量和第四过孔的数量可以根据实际需要设置。
在图3A所示的布局方式中，第一过孔的数量、第二过孔的数量、第三过孔的数量都为三个，但是在实际操作时，以上各过孔的数量可以根据实际情况选定，例如，如图11所示，在另一布局方式中，第一过孔的数量、第二过孔的数量、第三过孔的数量可以都为两个，在图11所示的布局方式中，第一半导体层在第一方向上的长度更长(与图3A所示的布局方式相比)，第一半导体层在第二方向上的宽度更窄(与图3A所示的布局方式相比)，更利于缩窄移位寄存器单元在第二方向上占用的宽度，利于实现窄边框。
上述实施例提供的显示基板中，利用第一半导体层10形成输出复位晶体管T9的有源层和输出晶体管T10的有源层，不仅使得T9和T10在第二方向上占用的空间较小，而且可以通过增加输出复位晶体管T9的有源层和输出晶体管T10的有源层在第一方向上的尺寸，来保证T9的沟道宽度和T10的沟道宽度，从而实现在保证T9的工作性能和T10的工作性能的情况下，缩小显示基板的边框宽度。
在本公开至少一实施例中，图5是图3A中的有源层的示意图，图6是图3A中的第一栅金属层的示意图，图7是图3A中的第二栅金属层的示意图，图8是依次设置了有源层、第一栅金属层和第二栅金属层之后制作的过孔的示意图，图9是图3A中的源漏金属层的示意图。
在具体实施时，在基底上依次设置有源层、第一栅金属层、第二栅金属层、过孔和源漏金属层，以形成显示基板。
在本公开至少一实施例中，所述至少一个移位寄存器单元除了包括输出晶体管和输出复位晶体管之外，还可以包括多个晶体管；每个晶体管的沟道部分两侧的导电部分，可以分别对应作为该晶体管的第一电极和第二电极， 或者可以分别与该晶体管的第一电极和该晶体管的第二电极耦接。
如图3A-图9所示，S91、S92和S93分别与第一导电连接部F1耦接，所述第一导电连接部F1与所述第一电压信号线VGH耦接；
所述第一导电连接部F1在基底上的正投影与所述输出复位电容C3的第二极板C3b在基底上的正投影之间存在第五重叠区域，所述第一导电连接部F1通过设置于所述第五重叠区域的第五过孔H5与所述输出复位电容C3的第二极板C3b耦接。
在具体实施时，所述至少一个移位寄存器单元还可以包括第一晶体管；
所述第一晶体管包括第一有源图形，所述第一有源图形沿第二方向延伸；
所述第一晶体管位于所述输出电路远离显示区域的一侧。
如图1、图3A至图9所示，所述至少一个移位寄存器单元还可以包括第一晶体管T1；
所述第一晶体管T1包括第一有源图形A1，所述第一有源图形A1沿第二方向延伸；
所述第一晶体管T1位于所述输出电路O1远离显示区域的一侧。
本公开至少一实施例将T1中的第一有源图形A1设置为沿第二方向延伸，以使得T2和T8能够设置的更为紧凑，节省横向空间。
如图3A至图9所示，所述第一晶体管T1包括第一有源图形A1，所述第一有源图形A1包括沿第二方向依次排列的第一个第三导电部分A11、第三沟道部分A10和第二个第三导电部分A12；
第一个第三导电部分A11复用为第一晶体管T1的第一电极S1，第二个第三导电部分A12复用为第一晶体管T1的第二电极D1；
所述第一晶体管T1的第一电极S1通过第一连接过孔H11与第二导电连接部F2耦接，所述第二导电连接部F2在基底上的正投影与所述输出电容C2的第二极板C2b在基底上的正投影之间存在第六重叠区域，所述第二导电连接部F2通过设置于所述第六重叠区域的第六过孔H6与所述输出电容C2的第二极板C2b耦接；
T1的第二电极D1通过第二连接过孔H21与第三导电连接部F3耦接， 所述第三导电连接部F3在基底上的正投影与C1的第二极板C1b在基底上的正投影之间存在第七重叠区域，F3通过设置于第七重叠区域的第七过孔H7与C1的第二极板C1b耦接；
T1的栅极G1与C1的第一极板C1a耦接，T1的栅极G1还与T8的栅极G8耦接。
如图3A所示，所述输出电容C2的极板在T4与T10之间的部分在第二方向上的宽度变窄，C2的极板在T7与T10之间的部分在第二方向上的宽度也变窄，以节省出第二方向上的空间用于其他器件的布局。并且，如图3A所示，C2的极板在第一方向上的长度也变长，以保证C2的极板的面积。
在本公开至少一实施例中，如图1、图3A-图9所示，所述至少一个移位寄存器单元还可以包括第二晶体管T2和第三晶体管T3；
所述第二晶体管T2的栅极G2在所述基底上的正投影与所述第三晶体管T3的栅极G3在所述基底上的正投影之间在第二方向上的最大距离为第三预定距离；
所述第二晶体管T2和所述第三晶体管T3位于所述输出电路远离显示区域的一侧；
所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D3耦接。
在本公开至少一实施例中，所述第三预定距离可以大于或等于14um而小于或等于50um，但不以此为限。
在具体实施时，所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D2耦接，因此为了布线的方便，需要能够将T2和T3设置为较近，并将T2和T3设置为较近能够有利于缩窄移位寄存器单元占用的第二方向上的宽度。
在本公开至少一实施例中，所述第二晶体管T2的栅极G2在所述基底上的正投影与所述第三晶体管T3的栅极G3在所述基底上的正投影之间在第二方向上的最大距离小于第三预定距离指的是：G2在基底上的正投影的边缘，与G3在基底上的正投影的边缘，之间在第二方向上的最大距离。
如图3A-图9所示，第二晶体管T2包括第二有源图形；
所述第二有源图形A2包括沿第一方向依次排列的第一个第四导电部分A21、第四沟道部分A20和第二个第四导电部分A22；
第一个第四导电部分A21复用为第二晶体管T2的第一电极S2，第二个第四导电部分A22复用为第二晶体管T2的第二电极D2；
第二晶体管T2的第一电极S2通过第三连接过孔H31与所述第三导电连接部F3耦接；所述第三导电连接部F3在基底上的正投影与C1的第二极板C1b在基底上的正投影之间存在第七重叠区域，F3通过设置于第七重叠区域的第七过孔H7与C1的第二极板C1b耦接，从而使得第二晶体管T2的第一电极S2与C1的第二极板C1b耦接；
第二晶体管T2的第二电极D2通过第四连接过孔H41与第四导电连接部F4耦接；
第三晶体管T3包括第三有源图形A3；
所述第三有源图形A3包括沿第二方向依次排列的第一个第五导电部分A31、第五沟道部分A30和第二个第五导电部分A32；
第一个第五导电部分A31复用为第三晶体管T3的第一电极S3，第二个第五导电部分A32复用为第三晶体管T3的第二电极D3；
第三晶体管T3的第一电极S3通过第五连接过孔H51分别与S91、S92和S93耦接；
第三晶体管T3的第二电极D3通过第六连接过孔H61与第四导电连接部F4耦接。
可选的，所述至少一个移位寄存器单元还可以包括第一晶体管、第二晶体管和第一电容，其中，
所述第一晶体管的第二电极和所述第二晶体管的第一电极分别与所述第一电容的第二极板耦接，所述第一晶体管的栅极与所述第一电容的第一极板耦接；
所述第一晶体管、所述第一电容和所述第二晶体管沿着第一方向依次排列；
所述第一晶体管、所述第一电容和所述第二晶体管位于所述输出电路远离显示区域的一侧。
如图1、图3A至图9所示，所述至少一个移位寄存器单元还可以包括第一晶体管T1、第二晶体管T2和第一电容C1，其中，
所述第一晶体管T1的第二电极D1和所述第二晶体管T2的第一电极D2分别与所述第一电容C1的第二极板C1b耦接，所述第一晶体管T1的栅极G1与所述第一电容C1的第一极板C1a耦接；
所述第一晶体管T1、所述第一电容C1和所述第二晶体管T2沿着第一方向依次排列；
所述第一晶体管T1、所述第一电容C1和所述第二晶体管T2位于所述输出电路O1远离显示区域的一侧。
在本公开至少一实施例中，C1位于T1和T2之间，并T1、T2和T3的排列位置与C1的极板的形状相契合，使得T1、T2、T3和C1排列更加紧凑。在具体实施时，如1、图3A-图9所示，所述扫描驱动电路还可以包括第一电压信号线VGH，所述至少一个移位寄存器单元还可以包括输出复位电容C3；所述输出复位电容C3的第一极板C3a与所述输出复位晶体管T9的栅极G9耦接，所述输出复位电容C3的第二极板C3b与所述第一电压信号线耦接VGH；
所述输出复位电容C3的第二极板C3b在第二方向上的最大宽度为第一预定宽度，所述输出复位电容C3的第二极板C3b在第一方向上的最大长度为第二预定长度；
所述输出复位电容C3位于所述输出电路O1远离显示区域的一侧；
所述输出复位电容C3的第二极板C3b在所述基底上的正投影在所述输出复位电容C3的第一极板C3a在所述基底上的正投影之内。
在本公开至少一实施例中，所述第一预定宽度可以大于或等于3um而小于或等于60um，所述第二预定长度可以大于或等于3um而小于等于20um，但不以此为限。
可选的，如图3A所示，所述第一电压信号线VGH沿第一方向延伸，所述第一电压信号线VGH位于所述输出复位电容C3远离显示区域的一侧。
在本公开至少一实施例中，将C3的第二极板C3b在第二方向上的宽度设置为较小，以缩窄移位寄存器单元在第二方向上的宽度；并为了保证C3的极板的面积，将C3的第二极板C3b在第一方向上的长度设置为较大。
如图3A至图9所示，C3的第一极板C3a与T9的栅极G9耦接，
C3的第一极板C3a在基底上的正投影与所述第四导电连接部F4在基底上的正投影之间存在第八重叠区域，C3a通过设置于所述第八重叠区域的第八过孔H8与所述第四导电连接部F4耦接，从而使得C3a与第二晶体管T2的第二电极D2耦接；
S91、S92和S93分别与第一导电连接部F1耦接，所述第一导电连接部F1与所述第一电压信号线VGH耦接；
所述第一导电连接部F1在基底上的正投影与所述输出复位电容C3的第二极板C3b在基底上的正投影之间存在第五重叠区域，所述第一导电连接部F1通过设置于所述第五重叠区域的第五过孔H5与所述输出复位电容C3的第二极板C3b耦接，以使得C3b分别与S91、S92和S93耦接。
在本公开至少一实施例中，如图3A至图9所示，所述输出晶体管T10和所述输出复位晶体管T9沿着第一方向排列；所述扫描驱动电路还包括第二电压信号线VGL；所述至少一个移位寄存器单元还包括输出复位电容C3；
所述输出复位电容C3的第二极板C3b与所述第一电压信号线VGH耦接；
所述输出晶体管T10的第一电极S10与第二电压信号线VGL耦接，所述输出复位晶体管T9的第一电极S9与所述输出复位电容C3的第二极板C3b耦接；
所述输出晶体管T10和所述输出复位晶体管T9位于所述第二电压信号线VGL远离显示区域的一侧。
可选的，所述扫描驱动电路还可以包括第二电压信号线；所述至少一个移位寄存器单元还可以包括第四晶体管；
所述第二电压信号线与电极导电连接部耦接，所述电极导电连接部沿第二方向延伸；所述至少一个第一电极图形沿第一方向依次排列；
所述电极导电连接部与所述输出晶体管的第一电极包括的第一个第一电 极图形耦接；
所述第四晶体管的第一电极与所述电极导电连接部耦接；
所述第四晶体管的栅极在所述基底上的正投影与所述电极导电连接部在所述基底上的正投影之间在第一方向上的最小距离为第四预定距离。
在本公开至少一实施例中，所述第四晶体管的栅极在所述基底上的正投影与所述电极导电连接部在所述基底上的正投影之间在第一方向上的最小距离指的是：第四晶体管的栅极在基底上的正投影的边缘，与电极导电连接部在基底上的正投影的边缘，之间的在第一方向上的最小距离。
在本公开至少一实施例中，所述第四预定距离可以大于等于1um而小于等于5um，但不以此为限。
在本公开至少一实施例中，在输出有源长度提高的同时，将第四晶体管上移，保持第四晶体管的栅极与电极导电连接部在第一方向上的距离较小，从而利用由于输出有源长度提高而多出来的第一方向上的空间来布局移位寄存器单元包括的除了输出电路之外的其他器件，进而能够缩窄移位寄存器单元的第二方向上的宽度。
如图3A至图9所示，所述扫描驱动电路还可以包括第二电压信号线VGL；所述至少一个移位寄存器单元还可以包括第四晶体管T4；
所述第二电压信号线VGL与电极导电连接部F01耦接，所述电极导电连接部F01沿第二方向延伸；所述输出晶体管T10的第一电极S10包括第一个第一电极图形S101、第二个第一电极图形S102和第三个第一电极图形S103沿第一方向依次排列；
所述电极导电连接部F01与所述第一个第一电极图形S101耦接；
所述第四晶体管T4的第一电极S4通过电极连接过孔H0与所述电极导电连接部F01耦接；
所述第四晶体管T4的栅极G4在所述基底上的正投影与所述电极导电连接部F01在所述基底上的正投影之间在第一方向上的最小距离为第四预定距离，以使得在S101上移的同时，T4也上移。
如图5所示，第四晶体管T4包括第四有源图形A4；
所述第四有源图形A4包括沿第一方向依次排列的第一个第六导电部分A41、第六沟道部分A40和第二个第六导电部分A42；
第一个第六导电部分A41复用为第四晶体管T4的第一电极S4，第二个第六导电部分A42复用为第四晶体管T4的第二电极D4。
在本公开至少一实施例中，所述至少一个移位寄存器单元还可以包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述第五晶体管的栅极耦接；
所述第四晶体管的栅极与所述第五晶体管的栅极包含于第一栅金属图形，所述第一栅金属图形沿第二方向延伸。
在具体实施时，所述第四晶体管和所述第五晶体管可以并排设置，在第四晶体管上移的同时，第五晶体管也上移。
可选的，所述扫描驱动电路还可以包括第一时钟信号线，所述第五晶体管的栅极与所述第一时钟信号线耦接；
所述第一时钟信号线沿第一方向延伸，所述第一时钟信号线位于所述五晶体管远离显示区域的一侧。
如图1、图3A-图9所示，所述至少一个移位寄存器单元还可以包括第四晶体管T4和第五晶体管T5；所述扫描驱动电路还可以包括第一时钟信号线CK，
所述第四晶体管T4的栅极G4与所述第五晶体管T5的栅极G5耦接；
所述第四晶体管T4的栅极G4与所述第五晶体管T5的栅极G5包含于第一栅金属图形45，所述第一栅金属图形45沿第二方向延伸；
所述第五晶体管T5的栅极G5与所述第一时钟信号线CK耦接；
所述第一时钟信号线CK沿第一方向延伸，所述第一时钟信号线CK位于所述五晶体管T5远离显示区域的一侧。
如图3A-图9所示，所述第一栅金属图形45在基底上的正投影与所述第一时钟信号线CK在基底上的正投影之间存在第九重叠区域，所述第一栅金属图形45通过设置于所述第九重叠区域的第九过孔H9与所述第一时钟信号线CK耦接；
T5的第一电极S5通过第七连接过孔H71与输入信号端E1耦接。
如图5所示，第五晶体管T5包括第五有源图形A5；
所述第五有源图形A5包括沿第一方向依次排列的第一个第七导电部分A51、第七沟道部分A50和第二个第七导电部分A52；
第一个第七导电部分A51复用为第五晶体管T5的第一电极S5，第二个第七导电部分A52复用为第五晶体管T5的第二电极D5。
在具体实施时，如图1、图3A-图9所示，所述至少一个移位寄存器单元还可以包括第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6和输出电容C2；
所述第五晶体管T5的第二电极D5与所述第六晶体管T6的栅极G6耦接；所述第五晶体管T5的第一电极S1与输入信号端E1耦接；
所述第六晶体管T6的栅极G6包括相互耦接的第一栅极图形g61和第二栅极图形g62；
所述第一栅极图形g61和所述第二栅极图形g62分别与所述输出电容C2的第一极板C2a耦接，所述输出电容C2的第一极板C2a与所述输出晶体管T10的栅极S10耦接；
所述第六晶体管T6的第一电极S6与第四晶体管T4的栅极G4耦接，所述第六晶体管T6的第二电极D6与所述第四晶体管T4的第二电极D4耦接，所述输出电容C2的第二极板C2b与所述第一晶体管T1的第一电极S1耦接；
所述第四晶体管T4、所述第六晶体管T6和所述第一晶体管T1沿着所述第一方向依次排列；
所述第五晶体管T5、所述第六晶体管T6和所述第一晶体管T1沿着所述第一方向依次排列；
所述输出电容C2位于所述第六晶体管T6与所述输出电路O1之间。
如图5所示，第六晶体管T6包括第六有源图形A6；
所述第六有源图形A6包括沿第一方向依次排列的第一个第八导电部分A61、第一个第八沟道部分A601、第二个第八导电部分A62、第二个第八沟道部分A602和第三个第八导电部分A63；
第一个第八导电部分A61复用为第六晶体管T6的第一电极S6，第三个第八导电部分A63复用为第六晶体管T6的第二电极D6。
如图3A-图9所示，T6的栅极包含于第二栅金属图形60，所述第二栅金属图形60为U形，以使得T6的栅极包括相互耦接的第一栅极图形g61和第二栅极图形g62；
所述第二栅金属图形60通过第八连接过孔H81与第五导电连接部F5耦接；
T5的第二电极D5通过第九连接过孔H91与所述第五导电连接部F5耦接，以使得T5的第二电极D5分别与T6的栅极包括相互耦接的第一栅极图形g61和第二栅极图形g62耦接；
T6的第一电极S6通过第十连接过孔H101与第六导电连接部F6耦接，第一栅金属图形45通过第十一连接过孔H111与所述第六导电连接部F6耦接；
T6的第二电极D6通过第十二连接过孔H121与第七导电连接部F7耦接，T4的第二极D4通过第十三连接过孔H131与所述第七导电连接部F7耦接，以使得T6的第二极D6与T4的第二极D4耦接。
在本公开至少一实施例中，如图1、图3A至图9所示，所述至少一个移位寄存器单元还可以包括第二晶体管T2、第一晶体管T1、第六晶体管T6、第七晶体管T7和第八晶体管T8，其中，
如图5所示，所述第七晶体管T7的有源层与所述第八晶体管T8的有源层可以由一个连续的第二半导体层20形成，所述第二半导体层20沿第一方向延伸；
所述第七晶体管T7的有源层包括沿第一方向依次设置的第一个第九导电部分211、第九沟道部分201和第二个第九导电部分212；
所述第二个第九导电部分212复用为第一个第十导电部分；
所述第八晶体管T8的有源层包括沿第一方向依次设置的第一个第十导电部分、第十沟道部分202和第二个第十导电部分222；
所述第一个第九导电部分211用作所述第七晶体管T7的第二电极D7，所述第二个第九导电部分212用作所述第七晶体管T7的第一电极S7，所述 第二个第十导电部分222用作所述第八晶体管T8的第一电极S8，所述第七晶体管T7的第一电极S7复用为所述第八晶体管T8的第二电极D8；
所述第七晶体管T7的栅极G7与输出电容C2的第二极板C2b耦接，所述第七晶体管T7的第二电极D7与所述第六晶体管T6的栅极G6耦接；
所述第八晶体管T8的栅极G8与所述第一晶体管T1的栅极G1耦接，所述第八晶体管T8的第一电极S8与第一电压信号线VGH耦接；
所述第一电压信号线VGH沿第一方向延伸；
所述第六晶体管T6、所述第七晶体管T7、所述第八晶体管T8和所述第二晶体管T2沿第一方向依次排列。
在本公开至少一实施例中，随着输出有源长度的提升，T5、T4、T6、T7和T8都上移，利用了多出来的第一方向上的空隙，缩窄了移位寄存器单元占用的第二方向上的宽度。
并且，所述第七晶体管T7的第一电极S7复用为所述第八晶体管T8的第二电极D8，也即，在本公开至少一实施例所述的显示基板中，在第七晶体管T7和第八晶体管T8中，能够通过第二半导体层20包括的第二个第九导电部分212直接耦接，缩小了T7和T8在第一方向上占用的面积。
可选的，如图1、图3A-图9所示，所述扫描驱动电路还可以包括第二时钟信号线CB，所述第二晶体管T2的栅极G2和第七晶体管T7的栅极G7分别与所述第二时钟信号线CB耦接；
所述第二时钟信号线CB沿第一方向延伸，所述第二时钟信号线CB位于所述第二晶体管T2远离显示区域的一侧。
如图3A-图9所示，T7的第二电极D7通过第十四连接过孔H141与所述第五导电连接部F5耦接，以使得T7的第二电极D7与T6的栅极G6耦接；
T7的栅极G7分别与第八导电连接部F8和第九导电连接部F9耦接；
F8通过第十五连接过孔H151与第二时钟信号线CB耦接；
F9通过第十六连接过孔H161与第二导电连接部F2耦接，以使得T7的栅极G7与C2的第二极板C2b耦接；
T8的第一电极S8通过第十七连接过孔H171与所述第一电压信号线 VGH耦接；
T8的栅极G8分别与T1的栅极G1和C1的第一极板C1a耦接。
如图3A-图9所示，T2的栅极G2与第十导电连接部F10耦接，所述第十导电连接部F10通过第十八连接过孔181与所述第二时钟信号线CB耦接。
如图6所示，T3的栅极G3可以通过第十一导电连接部F11与输出电容C2的第一极板C2a耦接。
如图9所示，G8通过第十九连接过孔H191与第十二导电连接部F12耦接，所述第十二导电连接部F12通过第十二连接过孔H121与T6的第二电极D6耦接。
可选的，所述扫描驱动电路还可以包括第二电压信号线和信号输出线；
所述信号输出线包括第一输出线部分和至少一个第二输出线部分；
所述第二电压信号线和所述第一输出线部分都沿第一方向延伸，所述第一输出线部分位于所述第二电压信号线与所述输出电路之间；
所述第二输出线部分沿第二方向延伸；
所述第二输出线部分用于为显示区域中的像素电路提供发光控制信号；
所述第一输出线部分和所述输出电路位于所述第二电压信号线远离所述显示区域的一侧。
在如图3A所示的布局方式中，所述信号输出线包括两个第二输出线部分，在具体实施时，所述信号输出线包括的第二输出线部分的个数可以根据实际情况选定。
在具体实施时，所述扫描驱动电路还可以包括第一电压信号线、第二电压信号线、第一时钟信号线和第二时钟信号线；
所述第一电压信号线、所述第二电压信号线、所述第一时钟信号线和所述第二时钟信号线都沿第一方向延伸；
所述第一电压信号线在所述基底上的正投影、所述第一时钟信号线在所述基底上的正投影和所述第二时钟信号线在所述基底上的正投影，都位于所述移位寄存器单元在所述基底上的正投影远离所述显示区域的一侧；
所述第二电压信号线在所述基底上的正投影位于所述移位寄存器单元靠 近所述显示区域的一侧。
在本公开至少一实施例中，所述信号输出线还可以包括至少一个第二输出线部分，所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
具体地，所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线的具体位置可根据实际需要设置，示例性的，可将所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线均设置在所述显示基板的边缘处，即使得所述第一电压信号线在所述基底上的正投影、所述第一时钟信号线在所述基底上的正投影和所述第二时钟信号线在所述基底上的正投影，都位于所述移位寄存器单元在所述基底上的正投影远离所述显示基板的显示区域的一侧，这样在布局所述移位寄存器单元时，能够避免所述移位寄存器单元中的各晶体管与所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线产生过多的交叠，从而更有利于提升所述移位寄存器单元的工作性能。
另外，通过设置所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线均沿所述第一方向延伸，更有利于所述显示基板实现窄边框化。
在本公开至少一实施例中，所述第一时钟信号线输出的第一时钟信号和所述第二时钟信号线输出的第二时钟信号的相位可以相反，但不以此为限。
在具体实施时，如图1和图3A所示，所述扫描驱动电路可以包括第一电压信号线VGH、第二电压信号线VGL、第一时钟信号线CK、第二时钟信号线CB和信号输出线；所述至少一个移位寄存器单元可以包括第一电容C1、输出电容C2、输出复位电容C3、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、输出复位晶体管T9和输出晶体管T10；
所述信号输出线包括第一输出线部分E01、第一个第二输出线部分E021和第二个第二输出线部分E022；
第一输出线部分E01、第一个第二输出线部分E021和第二个第二输出线部分E022相互耦接；
所述第一输出线部分E01沿第一方向延伸，所述第一个第二输出线部分E021和所述第二个第二输出线部分E022相互耦接沿第二方向延伸；
所述输出晶体管T10和所述输出复位晶体管T9沿着第一方向排列；
所述输出晶体管T10的栅极G10与所述输出电容C2的第一极板C2a耦接，所述输出晶体管T10的第一电极S10与第二电压信号线VGL耦接，所述输出晶体管T10的第二电极D10与所述第一输出线部分E01耦接；
所述输出复位晶体管T9的栅极G9与所述输出复位电容C3的第一极板C3a耦接，所述输出复位晶体管T9的第一电极S9与所述输出复位电容C3的第二极板C3b耦接，所述输出复位晶体管T9的第二电极D9与所述第一输出线部分E01耦接；
所述输出复位电容C3的第二极板C3b与所述第一电压信号线VGH耦接；所述输出电容C2的第二极板C2b与所述第七晶体管T7的栅极G7耦接；
所述第一晶体管T1的第一电极S1与所述输出电容C2的第二极板C2b耦接，所述第一晶体管T1的第二电极D1和所述第二晶体管T2的第一电极D2分别与所述第一电容C1的第二极板C1b耦接，所述第一晶体管T1的栅极G1与所述第一电容C1的第一极板C1a耦接；
所述第二晶体管T2的栅极G2和第七晶体管T7的栅极G7分别与所述第二时钟信号线CB耦接，所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D3耦接；
所述第三晶体管T3的栅极G3与所述输出晶体管T10的栅极G10耦接，所述第三晶体管T3的第一电极S3与所述输出复位电容C3的第一极板C3a耦接；
所述第四晶体管T4的栅极G4与所述第五晶体管T5的栅极G5耦接，所述第四晶体管T4的第一电极S4与所述输出晶体管T10的第一电极S10耦接，所述第四晶体管T4的第二电极D4与所述第六晶体管T6的第二电极D6耦接；
所述第五晶体管T5的栅极G5与所述第一时钟信号线CK耦接，第五晶体管T5的第二电极D5与所述第六晶体管T6的栅极G6耦接；所述第五晶体管T5的第一电极S5与输入信号端E1耦接；
所述第六晶体管T6的第一电极S6与第四晶体管T4的栅极G4耦接，所述第六晶体管T6的第二电极D6与所述第四晶体管T4的第二电极D4耦接；
所述第七晶体管T7的栅极G7与输出电容C2的第二极板C2b耦接，所述第七晶体管T7的第一电极S7复用为所述第八晶体管G8的第二电极D8，所述第七晶体管T7的第二电极D7与所述第六晶体管G6的栅极G6耦接；
所述第八晶体管T8的栅极G8与所述第一晶体管T1的栅极G1耦接，所述第八晶体管T8的第一电极S8与第一电压信号线VGH耦接；
所述第一个第二输出线部分E021与所述第一输出线部分E01耦接；所述第一个第二输出线部分E021延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号；
所述第二个第二输出线部分E022与所述第一输出线部分E01耦接；所述第二个第二输出线部分E022延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
在具体实施时，第二电压信号线可以设置于所述移位寄存器单元靠近显示区域的一侧；
所述第一电压信号线、所述第一时钟信号线和所述第二时钟信号线设置于所述移位寄存器单元远离显示区域的一侧；
沿靠近所述显示区域的方向，所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；或者，沿靠近所述显示区域的方向，所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
在本公开至少一实施例中，所述扫描驱动电路还可以包括第一起始信号线和第二起始信号线；
沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列；
沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
如图3B所示，在图3A所示的移位寄存器单元的至少一实施例的基础上，所述移位寄存器单元的至少一实施例还可以包括第一起始信号线E11和第二起始信号线E12；
所述第一起始信号线E11和所述第二起始信号线E12可以都沿第一方向延伸；
如图3B所示，沿着靠近显示区域的方向，E12、E11、CB、CK、VGH依次排列。
在实际操作时，E11的位置和E12的位置可以互换，也即，沿着靠近显示区域的方向，E11、E12、CB、CK、VGH依次排列。
可选的，如图3A所示，所述输出晶体管T10和所述输出复位晶体管T9可以位于所述输出电容C2与所述第一输出线部分E01之间；沿着所述第一方向，所述输出晶体管T10与所述输出复位晶体管T9依次排列；
第一电容C1、输出电容C2、输出复位电容C3、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；
沿着第一方向，所述第五晶体管T5、所述第六晶体管T6、所述第七晶体管T7、所述第八晶体管T8、所述第一晶体管T1、所述第一电容C1、所述第二晶体管T2和所述输出复位晶体管T9依次排列；
所述第五晶体管T5、所述第四晶体管T4、所述第六晶体管T6、所述第七晶体管T7和所述第八晶体管T8位于所述输出电容C2与所述第一电压信号线VGH之间；
所述第五晶体管T5的栅极G5和所述第四晶体管T4的栅极G4包含于第 一栅金属图形，所述第一栅金属图形沿所述第二方向延伸。
在本公开至少一实施例中，所述显示基板还可以包括设置于所述基底上的多行像素电路；所述像素电路可以包括发光控制端；
所述移位寄存器单元与至少一行所述像素电路对应；
所述移位寄存器单元的信号输出线与所述至少一行像素电路的发光控制端耦接，用于为所述至少一行像素电路的发光控制端提供发光控制信号。
在图3A所示的布局方式中，如图5所示(图5是图3A中的有源层的示意图)，第一半导体层10在第一方向上的长度为输出有源长度L1，所述第一半导体层10在第二方向上的最小宽度为输出有源宽度W1；
所述输出有源长度L1为第一预定长度；
所述输出有源长度L1和所述输出有源宽度W1的比值在预定比值范围内；
所述输出有源宽度W1在预定宽度范围内；
在本公开图3A所示的布局方式中，通过提升所述输出有源长度L1，以使得移位寄存器单元中的除了输出电路之外的器件能够利用由于L1变大而多出来的纵向空间以布局，进而能够缩窄移位寄存器单元占用的横向空间；并本公开至少一实施例能够减小所述输出有源宽度W1，以可以使得移位寄存器单元中的除了输出电路之外的器件能够利用节省的水平方向的空间布局，也能够缩窄移位寄存器单元占用的横向空间。
在本公开图3A所示的布局方式中，将T5、T4、T6、T7和T8上移，利用纵向上多出来的空间以进行布局，可以缩窄移位寄存器单元在水平方向上占据的空间；
在本公开图3A所示的布局方式中，将T1的有源图形变为横向设置，使得T2和T3之间可以更为紧凑，并且，T1、T2、T3的排列位置与C1的极板的形状更为契合；
在本公开图3A所示的布局方式中，改变C3的第一极板的形状和C3的第二极板的形状，将C3的极板在第二方向上的宽度变窄，以有利于移位寄存器单元在水平方向上的紧密排布。
在本公开图3A所示的布局方式中，如图3A和图8所示，所述第一输出 线部分E01通过设置于信号线重叠区域的多个第一信号线过孔H01与所述输出晶体管T10的第二电极D10耦接，所述第一输出线部分E01通过设置于所述信号线重叠区域的多个第二信号线过孔H02与所述输出复位晶体管T9的第二电极D9耦接；所述多个第一信号线过孔H01沿第一方向依次排列，所述多个第二信号线过孔H02沿第一方向依次排列；
如图4和图10(图10是图3A中的源漏金属层的示意图，在图10中示出了第一源漏金属图形Ds1和第二源漏金属图形Ds2)所示，所述信号线重叠区域包括第一信号线重叠区域A01和第二信号线重叠区域A02，所述第一信号线重叠区域A01为所述第一输出线部分E01在所述基底上的正投影与所述输出晶体管T10的第二电极D10包含于的第一源漏金属图形Ds1在所述基底上的正投影的重叠区域，所述第二信号线重叠区域A02为所述第一输出线部分E01在所述基底上的正投影与所述输出复位晶体管T9的第二电极D9包含于的第二源漏金属图形Ds2在所述基底上的正投影的重叠区域；
如图4所示，沿第一方向依次排列的第一个第一信号线过孔与最后一个第一信号线过孔在第一方向上的最大距离K1与第三长度L3的比值为第三预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；所述第三长度L3为所述第一信号线重叠区域A01在第一方向上的长度；
沿第一方向依次排列的第一个第二信号线过孔与最后一个第二信号线过孔在第一方向上的最大距离K2与第四长度L4的比值为第四预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度L4为所述第二信号线重叠区域A02在第一方向上的长度。
在本公开至少一实施例中，所述第一信号线过孔的个数和所述第二信号线过孔的个数可以根据实际情况选定。
如图3A、图4和图10所示，由于T10的有源层和T9的有源层被纵向拉长，相应使得第三长度L3和第四长度L4变长，从而使得多个第一信号线过孔H01可以均匀排布于第一信号线重叠区域A01，并从上至下第一个第一信号线过孔与从上至下最后一个第一信号线过孔在第一方向上的最大距离K1 与第三长度L3的比值为第三预定比值，所述多个第一信号线过孔H01能够尽量铺满所述第一信号线重叠区域A01，使得输出晶体管T10的第二电极D10能够更好的与E01耦接；
如图3A、图4和图10所示，由于T10的有源层和T9的有源层被纵向拉长，相应使得第三长度L3和第四长度L4变长，从而使得多个第二信号线过孔H02可以均匀排布于第二信号线重叠区域A02，并从上至下第一个第二信号线过孔与从上至下最后一个第二信号线过孔在第一方向上的最大距离K2与第四长度L4的比值为第四预定比值，所述多个第二信号线过孔H02能够尽量铺满所述第二信号线重叠区域A02，使得输出复位晶体管T9的第二电极D9能够更好的与E01耦接。
在本公开至少一实施例中，在如图5所示的半导体层和如图6所示的第一栅金属层之间，还可以设置有第一栅绝缘层；在如图6所示的第一栅金属层和如图7所示的第二栅金属层之间，还可以设置有第二栅绝缘层；在如图7所示的第二栅金属层和如图9所示的源漏金属层之间还可以包括一层绝缘层。
并在制作本公开至少一实施例所述的显示基板时，首先在基底上设置半导体材料层，对所述半导体材料层进行构图工艺，以形成各晶体管的有源层；如图5所示，形成了第一半导体层10、第二半导体层20、第一有源图形A1、第二有源图形A2、第三有源图形A3、第四有源图形A4、第五有源图形A5和第六有源图形A6；
在所述有源层背向所述基底的一面制作第一栅绝缘层；
在所述第一栅绝缘层背向所述有源层的一面，制作第一栅金属层，对第一栅金属层进行构图工艺，如图6所示，形成移位寄存器单元包括的各晶体管的栅极、输出复位电容C3的第一极板C3a、第一电容C1的第一极板C1a和输出电容C2的第一极板C2a；
以所述各晶体管的栅极为掩膜，对有源层中未被所述栅极覆盖的部分进行掺杂，使得所述有源层中未被所述栅极覆盖的部分形成为导电部分，所述有源层中被所述栅极覆盖的部分形成为沟道部分；所述导电部分用作第一电 极或第二电极；或者，所述导电部分与第一电极或第二电极耦接；
在所述第二栅绝缘层背向所述第一栅金属层的一面设置第二栅金属层，对所述第二栅金属层进行构图工艺，如图7所示，形成信号输出线、输入信号端E1、输出复位电容C3的第二极板C3b、第一电容C1的第二极板C1b和输出电容C2的第一极板C2b；
在所述第二栅金属层背向所述第二栅绝缘层的一面设置绝缘层；
如图8所示，在设置了有源层、第一栅绝缘层、第一栅金属层、第二栅绝缘层、第二栅金属层和绝缘层的基底上，设置多个过孔；
在所述绝缘层背向所述第二栅金属层的一面设置源漏金属层，对所述源漏金属层进行构图工艺，如图9所示，形成第一电压信号线VGH、第二电压信号线VGL、第一时钟信号线CK、第二时钟信号线CB、所述输出复位晶体管T9的第二电极、所述输出复位晶体管T9的第一电极、所述输出晶体管T10的第二电极、所述输出晶体管T10的第一电极。
本公开至少一实施例所述的显示基板的制作方法包括在基底上制作扫描驱动电路；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括输出电路；所述输出电路包括输出晶体管和输出复位晶体管；
所述显示基板的制作方法还包括：
在所述基底上制作半导体层，对所述半导体层进行构图工艺，以形成输出晶体管的有源层和输出复位晶体管的有源层；
在所述半导体层背向所述基底的一面制作第一栅金属层，对所述第一栅金属层进行构图工艺，以形成所述输出晶体管的栅极和所述输出复位晶体管的栅极；
以所述输出晶体管的栅极和所述输出复位晶体管的栅极为掩膜，对半导体层中未被所述栅极覆盖的部分进行掺杂，使得所述半导体层中未被所述栅极覆盖的部分形成为导电部分，所述半导体层中被所述栅极覆盖的部分形成为沟道部分；
在所述第一栅金属层背向所述半导体层的一面设置第二栅金属层，对所 述第二栅金属层进行构图工艺，以形成信号输出线；所述信号输出线包括沿第一方向延伸的第一输出线部分；
在所述第二栅金属层背向所述第一栅金属层的一面设置第一绝缘层；
在所述第一绝缘层与所述第一输出线部分重叠的区域制作多个第一信号线过孔和多个第二信号线过孔；所述第一信号线过孔和所述第二信号线过孔贯穿所述第一绝缘层；
在所述第一绝缘层背向所述第二栅金属层的一面制作源漏金属层，对所述源漏金属层进行构图工艺，以形成第一源漏金属图形和第二源漏金属图形，所述第一源漏金属图形包括所述输出晶体管的第二电极，所述第二源漏金属图形包括所述输出复位晶体管的第二电极，以使得所述第一输出线部分通过所述多个第一信号线过孔与所述输出晶体管的第二电极耦接，并使得所述第一输出线部分通过所述多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；
所述信号输出线包括沿第一方向延伸的第一输出线部分；
所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；
所述第三长度为所述第一信号线重叠区域在第一方向上的长度，所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
所述第一预定比值大于或等于0.05而小于或等于0.9；
所述第一预定距离大于或等于1.5um而小于或等于45um；
所述第二预定比值大于或等于0.05而小于或等于0.9；
所述第二预定距离大于或等于1.5um而小于或等于65um。
本公开至少一实施例通过提升所述输出有源长度，以使得移位寄存器单元中的除了输出电路之外的器件能够利用由于输出有源长度变大而多出来的纵向空间以布局，进而能够缩窄移位寄存器单元占用的横向空间；并本公开至少一实施例能够减小所述输出有源宽度，以可以使得移位寄存器单元中的除了输出电路之外的器件能够利用节省的水平方向的空间布局，也能够缩窄移位寄存器单元占用的横向空间。
可选的，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
可选的，所述第一预定长度大于或等于50um而小于或等于130um；
可选的，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；所述预定比值范围可以大于或等于3而小于或等于11。
在本公开至少一实施例中，所述输出有源宽度可以在预定宽度范围内。
可选的，所述预定宽度范围为大于或等于12um而小于或等于45um。
所述第一输出线部分通过设置于信号线重叠区域的多个第一信号线过孔与所述输出晶体管的第二电极耦接，所述第一输出线部分通过设置于所述信号线重叠区域的多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
所述信号线重叠区域包括第一信号线重叠区域和第二信号线重叠区域，所述第一信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出晶体管的第二电极包含于的第一源漏金属图形在所述基底上的正投影的重叠区域，所述第二信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出复位晶体管的第二电极包含于的第二源漏金属图形在所述基底上的正投影的重叠区域；
沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；所述第三长度为所述第一信号线重叠区域在第一方向上的长度；
沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度为所述第二信号线重叠区域在第一方向上的长度。
由于输出晶体管的有源图形和输出复位晶体管的有源图形被纵向拉长，相应使得第三长度和第四长度变长，从而使得多个第一信号线过孔可以均匀排布于第一信号线重叠区域，并任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值，所述多个第一信号线过孔能够尽量铺满所述第一信号线重叠区域，使得输出晶体管的第二电极能够更好的与第一输出线部分耦接；
由于输出晶体管的有源层和输出复位晶体管的有源层被纵向拉长，相应使得第三长度和第四长度变长，从而使得多个第二信号线过孔可以均匀排布于第二信号线重叠区域，并任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值，所述多个第二信号线过孔能够尽量铺满所述第二信号线重叠区域，使得输出复位晶体管的第二电极能够更好的与第一输出线部分耦接。
可选的，本公开至少一实施例所述的显示基板的制作方法还可以包括：在所述输出晶体管远离显示区域的一侧设置第一晶体管；制作所述第一晶体管的步骤包括：
在形成输出晶体管的有源层和输出复位晶体管的有源层的同时，形成所述第一晶体管的第一有源图形，所述第一有源图形沿第二方向延伸。
本公开至少一实施例将第一有源图形设置为沿第二方向延伸，将第一晶体管设置于第八晶体管和第一电容之间，第八晶体管、第一晶体管和第一电容沿第一方向依次排列，从而利用第八晶体管与第一电容之间的空间设置第 一晶体管，使得第二晶体管和第三晶体管之间可以排列的更加紧凑(所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接，因此为了布线的方便，也需要能够将第二晶体管和第三晶体管设置为较近)，能够进一步缩窄移位寄存器单元占用的第二方向上的宽度。
可选的，本公开至少一实施例所述的显示基板的制作方法还可以包括：在所述输出复位晶体管远离显示区域的一侧制作第二晶体管和第三晶体管；
制作所述第二晶体管和所述第三晶体管的步骤包括：
在形成所述输出晶体管的栅极和所述输出复位晶体管的栅极的同时，形成所述第二晶体管的栅极和所述第三晶体管的栅极；
所述第二晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间在第二方向上的最大距离为第三预定距离。
可选的，所述第三预定距离大于或等于14um而小于或等于50um。
在具体实施时，所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接，因此为了布线的方便，需要能够将第二晶体管和第三晶体管设置为较近，并将第二晶体管和第三晶体管设置为较近能够有利于缩窄移位寄存器单元占用的第二方向上的宽度。
在具体实施时，本公开至少一实施例所述的显示基板的制作方法还可以包括在所述输出晶体管远离显示区域的一侧制作输出复位电容；制作所述输出复位电容的步骤包括：
在形成所述输出晶体管的栅极和所述输出复位晶体管的栅极的同时，形成所述输出复位电容的第一极板，所述输出复位电容的第一极板与所述输出复位晶体管的栅极耦接；
在形成所述信号输出线的同时，形成所述输出复位晶体管的第二极板；
所述输出复位电容的第二极板在第二方向上的最大宽度为第一预定宽度，所述输出复位电容的第二极板在第一方向上的最大长度为第二预定长度；
所述输出复位电容的第二极板在所述基底上的正投影在所述输出复位电容的第一极板在所述基底上的正投影之内。
可选的，所述第一预定宽度大于或等于3um而小于或等于60um，所述 第二预定长度大于或等于3um而小于等于20um。在本公开至少一实施例中，将输出复位电容的第一极板在第二方向上的宽度和输出复位电容的第二极板在第二方向上的宽度设置为较小，将输出复位电容的第一极板在第一方向上的长度和输出复位电容的第二极板在第一方向上的长度设置为较大，以在保证输出复位电容的极板的面积的前提下，缩窄输出复位电容的极板占用的第二方向上的宽度。
在本公开至少一实施例中，所述信号输出线还可以包括至少一个第二输出线部分，所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
本公开至少一实施例所述的显示装置包括上述的显示基板。
由于上述实施例提供的显示基板能够实现窄边框，因此，本公开实施例提供的显示装置在包括上述显示基板时，同样能够实现具有较窄边框的有益效果，此处不再赘述。
本公开至少一实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (37)

  1. 一种显示基板，包括设置于基底上的扫描驱动电路和显示区域；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括信号输出线和输出电路，所述输出电路包括输出晶体管和输出复位晶体管；
    所述信号输出线包括沿第一方向延伸的第一输出线部分；
    所述第一输出线部分通过设置于信号线重叠区域的多个第一信号线过孔与所述输出晶体管的第二电极耦接，所述第一输出线部分通过设置于所述信号线重叠区域的多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
    所述信号线重叠区域包括第一信号线重叠区域和第二信号线重叠区域，所述第一信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出晶体管的第二电极包含于的第一源漏金属图形在所述基底上的正投影的重叠区域，所述第二信号线重叠区域为所述第一输出线部分在所述基底上的正投影与所述输出复位晶体管的第二电极包含于的第二源漏金属图形在所述基底上的正投影的重叠区域；
    沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；所述第三长度为所述第一信号线重叠区域在第一方向上的长度；
    沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
    所述第一预定比值大于或等于0.05而小于或等于0.9；
    所述第一预定距离大于或等于1.5um而小于或等于45um；
    所述第二预定比值大于或等于0.05而小于或等于0.9；
    所述第二预定距离大于或等于1.5um而小于或等于65um。
  2. 如权利要求1所述的显示基板，其中，所述输出晶体管的有源层和所述输出复位晶体管的有源层沿第一方向排列，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
    所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
  3. 如权利要求2所述的显示基板，其中，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；
    所述预定比值范围大于或等于3而小于或等于11。
  4. 如权利要求2所述的显示基板，其中，所述输出有源宽度在预定宽度范围内；
    所述预定宽度范围为大于或等于12um而小于或等于45um。
  5. 如权利要求1所述的显示基板，其中，所述输出晶体管的有源层和所述输出复位晶体管的有源层由一个连续的第一半导体层形成；所述第一半导体层沿第一方向延伸；
    所述第一半导体层在第一方向上的长度为输出有源长度；
    所述第一半导体层在第二方向上的最小长度为所述输出有源长度。
  6. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第一晶体管；
    所述第一晶体管包括第一有源图形，所述第一有源图形沿第二方向延伸；
    所述第一晶体管位于所述输出电路远离显示区域的一侧。
  7. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第二晶体管和第三晶体管；所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
    所述第二晶体管的栅极在所述基底上的正投影与所述第三晶体管的栅极在所述基底上的正投影之间在第二方向上的最大距离为第三预定距离；
    所述第二晶体管和所述第三晶体管位于所述输出电路远离显示区域的一侧。
  8. 如权利要求7所述的显示基板，其中，所述第三预定距离大于或等于14um而小于或等于50um。
  9. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第一晶体管、第二晶体管和第一电容，其中，
    所述第一晶体管的第二电极和所述第二晶体管的第一电极分别与所述第一电容的第二极板耦接，所述第一晶体管的栅极与所述第一电容的第一极板耦接；
    所述第一晶体管、所述第一电容和所述第二晶体管沿着第一方向依次排列；
    所述第一晶体管、所述第一电容和所述第二晶体管位于所述输出电路远离显示区域的一侧。
  10. 如权利要求1所述的显示基板，其中，所述扫描驱动电路还包括第一电压信号线，所述至少一个移位寄存器单元还包括输出复位电容；所述输出复位电容的第一极板与所述输出复位晶体管的栅极耦接，所述输出复位电容的第二极板与所述第一电压信号线耦接；
    所述输出复位电容的第二极板在第二方向上的最大宽度为第一预定宽度，所述输出复位电容的第二极板在第一方向上的最大长度为第二预定长度；
    所述输出复位电容位于所述输出电路远离显示区域的一侧；
    所述输出复位电容的第二极板在所述基底上的正投影在所述输出复位电容的第一极板在所述基底上的正投影之内。
  11. 如权利要求10所述的显示基板，其中，所述第一预定宽度大于或等于3um而小于或等于60um，所述第二预定长度大于或等于3um而小于等于20um。
  12. 如权利要求10所述的显示基板，其中，所述第一电压信号线沿第一 方向延伸，所述第一电压信号线位于所述输出复位电容远离显示区域的一侧。
  13. 如权利要求1所述的显示基板，其中，所述输出晶体管和所述输出复位晶体管沿着第一方向排列；所述扫描驱动电路还包括第二电压信号线；所述至少一个移位寄存器单元还包括输出复位电容；
    所述输出复位电容的第二极板与所述第一电压信号线耦接；
    所述输出晶体管的第一电极与第二电压信号线耦接，所述输出复位晶体管的第一电极与所述输出复位电容的第二极板耦接；
    所述输出晶体管和所述输出复位晶体管位于所述第二电压信号线远离显示区域的一侧。
  14. 如权利要求13所述的显示基板，其中，所述输出晶体管的栅极包括至少一个输出栅极图形，所述输出晶体管的第一电极包括至少一个第一电极图形，所述输出晶体管的第二电极包括至少一个第二电极图形；
    所述输出栅极图形位于相邻的所述第一电极图形和所述第二电极图形之间；
    所述第一电极图形、所述输出栅极图形和所述第二电极图形都沿着第二方向延伸。
  15. 如权利要求13所述的显示基板，其中，所述输出复位晶体管的栅极包括至少一个输出复位栅极图形，所述输出复位晶体管的第一电极包括至少一个第三电极图形，所述输出复位晶体管的第二电极包括至少一个第四电极图形；
    所述输出复位栅极图形位于相邻的所述第三电极图形和所述第四电极图形之间；
    所述第三电极图形、所述输出复位栅极图形和所述第四电极图形都沿着第二方向延伸；
    所述输出复位晶体管中最靠近所述输出晶体管的栅极的所述第四电极图形复用为所述输出晶体管的第二电极图形。
  16. 如权利要求14所述的显示基板，其中，所述输出晶体管的有源层包括沿第一方向相对设置的至少两个第一导电部分，以及至少一个第一沟道部 分；每一所述第一沟道部分设置于两相邻的所述第一导电部分之间；
    所述第一沟道部分与所述输出栅极图形一一对应，每个所述第一沟道部分在所述基底上的正投影，均位于对应的所述输出栅极图形在所述基底上的正投影的内部；
    所述输出晶体管中的一部分所述第一导电部分与所述第一电极图形一一对应，所述第一电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第一重叠区域，所述第一电极图形通过设置在所述第一重叠区域的至少一个第一过孔与对应的所述第一导电部分耦接；
    所述输出晶体管中的另一部分所述第一导电部分与所述第二电极图形一一对应，所述第二电极图形在所述基底上的正投影，与对应的所述第一导电部分在所述基底上的正投影存在第二重叠区域，所述第二电极图形通过设置在所述第二重叠区域的至少一个第二过孔与对应的所述第一导电部分耦接。
  17. 如权利要求15所述的显示基板，其中，所述输出复位晶体管的有源层包括沿第一方向相对设置的至少两个第二导电部分，以及至少一个第二沟道部分；每一所述第二沟道部分设置于两相邻的所述第二导电部分之间；
    所述第二沟道部分与所述输出复位栅极图形一一对应，每个所述第二沟道部分在所述基底上的正投影，均位于对应的所述输出复位栅极图形在所述基底上的正投影的内部；
    所述输出复位晶体管中的一部分所述第二导电部分与所述第三电极图形一一对应，所述第三电极图形在所述基底上的正投影，与对应的所述第二导电部分在所述基底上的正投影存在第三重叠区域，所述第三电极图形通过设置在所述第三重叠区域的至少一个第三过孔与对应的所述第二导电部分耦接；
    所述输出复位晶体管中的另一部分所述第二导电部分与所述第四电极图形一一对应，所述第四电极图形在所述基底上的正投影，与对应的所述第二导电部分在所述基底上的正投影存在第四重叠区域，所述第四电极图形通过设置在所述第四重叠区域的至少一个第四过孔与对应的所述第二导电部分耦接。
  18. 如权利要求14所述的显示基板，其中，所述扫描驱动电路还包括第 二电压信号线；所述至少一个移位寄存器单元还包括第四晶体管；
    所述第二电压信号线与电极导电连接部耦接，所述电极导电连接部沿第二方向延伸；所述至少一个第一电极图形沿第一方向依次排列；
    所述电极导电连接部与所述输出晶体管的第一电极包括的第一个第一电极图形耦接；
    所述第四晶体管的第一电极与所述电极导电连接部耦接；
    所述第四晶体管的栅极在所述基底上的正投影与所述电极导电连接部在所述基底上的正投影之间在第一方向上的最小距离为第四预定距离。
  19. 如权利要求18所述的显示基板，其中，所述第四预定距离大于等于1um而小于等于5um。
  20. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第四晶体管和第五晶体管；
    所述第四晶体管的栅极与所述第五晶体管的栅极耦接；
    所述第四晶体管的栅极与所述第五晶体管的栅极包含于第一栅金属图形，所述第一栅金属图形沿第二方向延伸。
  21. 如权利要求20所述的显示基板，其中，所述扫描驱动电路还包括第一时钟信号线，所述第五晶体管的栅极与所述第一时钟信号线耦接；
    所述第一时钟信号线沿第一方向延伸，所述第一时钟信号线位于所述五晶体管远离显示区域的一侧。
  22. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第一晶体管、第四晶体管、第五晶体管、第六晶体管和输出电容；
    所述第五晶体管的第一电极与输入信号端耦接；所述第五晶体管的第二电极与所述第六晶体管的栅极耦接；
    所述第六晶体管的栅极包括相互耦接的第一栅极图形和第二栅极图形；
    所述第一栅极图形和所述第二栅极图形分别与所述输出电容的第一极板耦接，所述输出电容的第一极板与所述输出晶体管的栅极耦接；
    所述第六晶体管的第一电极与第四晶体管的栅极耦接，所述第六晶体管的第二电极与所述第四晶体管的第二电极耦接，所述输出电容的第二极板与 所述第一晶体管的第一电极耦接；
    所述第四晶体管、所述第六晶体管和所述第一晶体管沿着所述第一方向依次排列；
    所述第五晶体管、所述第六晶体管和所述第一晶体管沿着所述第一方向依次排列；
    所述输出电容位于所述第六晶体管与所述输出电路之间。
  23. 如权利要求1所述的显示基板，其中，所述至少一个移位寄存器单元还包括第二晶体管、第一晶体管、第六晶体管、第七晶体管和第八晶体管，其中，
    所述第七晶体管的有源层与所述第八晶体管的有源层由一个连续的第二半导体层形成，所述第二半导体层沿第一方向延伸；
    所述第七晶体管的有源层包括沿第一方向依次设置的第一个第九导电部分、第九沟道部分和第二个第九导电部分；
    所述第二个第九导电部分复用为第一个第十导电部分；
    所述第八晶体管的有源层包括沿第一方向依次设置的第一个第十导电部分、第十沟道部分和第二个第十导电部分；
    所述第一个第九导电部分用作所述第七晶体管的第二电极，所述第二个第九导电部分用作所述第七晶体管的第一电极，所述第二个第十导电部分用作所述第八晶体管的第一电极，所述第七晶体管的第一电极复用为所述第八晶体管的第二电极；
    所述第七晶体管的栅极与输出电容的第二极板耦接，所述第七晶体管的第二电极与所述第六晶体管的栅极耦接；
    所述第八晶体管的栅极与所述第一晶体管的栅极耦接，所述第八晶体管的第一电极与第一电压信号线耦接；
    所述第一电压信号线沿第一方向延伸；
    所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第二晶体管沿第一方向依次排列。
  24. 如权利要求23所述的显示基板，其中，所述扫描驱动电路还包括第 二时钟信号线，所述第二晶体管的栅极和第七晶体管的栅极分别与所述第二时钟信号线耦接；
    所述第二时钟信号线沿第一方向延伸，所述第二时钟信号线位于所述第二晶体管远离显示区域的一侧。
  25. 如权利要求1所述的显示基板，其中，所述扫描驱动电路还包括第二电压信号线和信号输出线；
    所述信号输出线包括第一输出线部分和至少一个第二输出线部分；
    所述第二电压信号线和所述第一输出线部分都沿第一方向延伸，所述第一输出线部分位于所述第二电压信号线与所述输出电路之间；
    所述第二输出线部分沿第二方向延伸；
    所述第二输出线部分用于为显示区域中的像素电路提供发光控制信号；
    所述第一输出线部分和所述输出电路位于所述第二电压信号线远离所述显示区域的一侧。
  26. 如权利要求1所述的显示基板，其中，所述扫描驱动电路还包括第一电压信号线、第二电压信号线、第一时钟信号线和第二时钟信号线；
    所述第一电压信号线、所述第二电压信号线、所述第一时钟信号线和所述第二时钟信号线都沿第一方向延伸；
    所述第一电压信号线在所述基底上的正投影、所述第一时钟信号线在所述基底上的正投影和所述第二时钟信号线在所述基底上的正投影，都位于所述移位寄存器单元在所述基底上的正投影远离所述显示区域的一侧；
    所述第二电压信号线在所述基底上的正投影位于所述移位寄存器单元靠近所述显示区域的一侧。
  27. 如权利要求1所述的显示基板，其中，所述信号输出线还包括至少一个第二输出线部分，所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
  28. 如权利要求1所述的显示基板，其中，所述扫描驱动电路还包括第一电压信号线、第二电压信号线、第一时钟信号线、第二时钟信号线和信号 输出线；所述至少一个移位寄存器单元还包括第一电容、输出电容、输出复位电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述信号输出线还包括至少一个第二输出线部分；
    所述输出晶体管的栅极与所述输出电容的第一极板耦接，所述输出晶体管的第一电极与第二电压信号线耦接，所述输出晶体管的第二电极与所述信号输出线耦接；
    所述输出复位晶体管的栅极与所述输出复位电容的第一极板耦接，所述输出复位晶体管的第一电极与所述输出复位电容的第二极板耦接，所述输出复位晶体管的第二电极与所述信号输出线耦接；
    所述输出复位电容的第二极板与所述第一电压信号线耦接；所述输出电容的第二极板与所述第七晶体管的栅极耦接；
    所述第一晶体管的第一电极与所述输出电容的第二极板耦接，所述第一晶体管的第二电极和所述第二晶体管的第一电极分别与所述第一电容的第二极板耦接，所述第一晶体管的栅极与所述第一电容的第一极板耦接；
    所述第二晶体管的栅极和第七晶体管的栅极分别与所述第二时钟信号线耦接，所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
    所述第三晶体管的栅极与所述输出晶体管的栅极耦接，所述第三晶体管的第一电极与所述输出复位电容的第一极板耦接；
    所述第四晶体管的栅极与所述第五晶体管的栅极耦接，所述第四晶体管的第一电极与所述输出晶体管的第一电极耦接，所述第四晶体管的第二电极与所述第六晶体管的第二电极耦接；
    所述第五晶体管的栅极与所述第一时钟信号线耦接，所述第五晶体管的第一电极与输入信号端耦接，第五晶体管的第二电极与所述第六晶体管的栅极耦接；
    所述第六晶体管的第一电极与第四晶体管的栅极耦接，所述第六晶体管的第二电极与所述第四晶体管的第二电极耦接；
    所述第七晶体管的栅极与输出电容的第二极板耦接，所述第七晶体管的 第一电极复用为所述第八晶体管的第二电极，所述第七晶体管的第二电极与所述第六晶体管的栅极耦接；
    所述第八晶体管的栅极与所述第一晶体管的栅极耦接，所述第八晶体管的第一电极与第一电压信号线耦接；
    所述第二输出线部分与所述第一输出线部分耦接；所述第二输出线部分延伸至所述显示区域，用于为位于所述显示区域中的像素电路提供发光控制信号。
  29. 如权利要求28所述的显示基板，其中，第二电压信号线设置于所述移位寄存器单元靠近显示区域的一侧；
    所述第一电压信号线、所述第一时钟信号线和所述第二时钟信号线设置于所述移位寄存器单元远离显示区域的一侧；
    沿靠近所述显示区域的方向，所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；或者，沿靠近所述显示区域的方向，所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
  30. 如权利要求29所述的显示基板，其中，所述扫描驱动电路还包括第一起始信号线和第二起始信号线；
    沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
    沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第一时钟信号线、所述第二时钟信号线和所述第一电压信号线依次排列；
    沿靠近所述显示区域的方向，所述第二起始信号线、所述第一起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列；
    沿靠近所述显示区域的方向，所述第一起始信号线、所述第二起始信号线、所述第二时钟信号线、所述第一时钟信号线和所述第一电压信号线依次排列。
  31. 如权利要求28所述的显示基板，其中，所述输出晶体管和所述输出复位晶体管位于所述输出电容与所述第一输出线部分之间；沿着所述第一方向，所述输出晶体管与所述输出复位晶体管依次排列；
    第一电容、输出电容、输出复位电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；
    沿着第一方向，所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第一晶体管、所述第一电容、所述第二晶体管和所述输出复位晶体管依次排列；
    所述第五晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管位于所述输出电容与所述第一电压信号线之间；
    所述第五晶体管的栅极和所述第四晶体管的栅极包含于第一栅金属图形，所述第一栅金属图形沿所述第二方向延伸。
  32. 如权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述基底上的多行像素电路；所述像素电路包括发光控制端；
    所述移位寄存器单元与至少一行所述像素电路对应；
    所述移位寄存器单元的信号输出线与所述至少一行像素电路的发光控制端耦接，用于为所述至少一行像素电路的发光控制端提供发光控制信号。
  33. 一种显示基板的制作方法，所述显示基板的制作方法包括在基底上制作扫描驱动电路；所述扫描驱动电路包括多个移位寄存器单元，所述多个移位寄存器单元中的至少一个移位寄存器单元包括输出电路；所述输出电路包括输出晶体管和输出复位晶体管；
    所述显示基板的制作方法还包括：
    在所述基底上制作半导体层，对所述半导体层进行构图工艺，以形成输出晶体管的有源层和输出复位晶体管的有源层；
    在所述半导体层背向所述基底的一面制作第一栅金属层，对所述第一栅金属层进行构图工艺，以形成所述输出晶体管的栅极和所述输出复位晶体管的栅极；
    以所述输出晶体管的栅极和所述输出复位晶体管的栅极为掩膜，对半导 体层中未被所述栅极覆盖的部分进行掺杂，使得所述半导体层中未被所述栅极覆盖的部分形成为导电部分，所述半导体层中被所述栅极覆盖的部分形成为沟道部分；
    在所述第一栅金属层背向所述半导体层的一面设置第二栅金属层，对所述第二栅金属层进行构图工艺，以形成信号输出线；所述信号输出线包括沿第一方向延伸的第一输出线部分；
    在所述第二栅金属层背向所述第一栅金属层的一面设置第一绝缘层；
    在所述第一绝缘层与所述第一输出线部分重叠的区域制作多个第一信号线过孔和多个第二信号线过孔；所述第一信号线过孔和所述第二信号线过孔贯穿所述第一绝缘层；
    在所述第一绝缘层背向所述第二栅金属层的一面制作源漏金属层，对所述源漏金属层进行构图工艺，以形成第一源漏金属图形和第二源漏金属图形，所述第一源漏金属图形包括所述输出晶体管的第二电极，所述第二源漏金属图形包括所述输出复位晶体管的第二电极，以使得所述第一输出线部分通过所述多个第一信号线过孔与所述输出晶体管的第二电极耦接，并使得所述第一输出线部分通过所述多个第二信号线过孔与所述输出复位晶体管的第二电极耦接；
    所述信号输出线包括沿第一方向延伸的第一输出线部分；
    所述多个第一信号线过孔沿第一方向依次排列，所述多个第二信号线过孔沿第一方向依次排列；
    沿第一方向依次排列的任意两个第一信号线过孔在第一方向上的最大距离与第三长度的比值为第一预定比值；两个相邻的第一信号线过孔之间在第一方向上的最小距离为第一预定距离；
    沿第一方向依次排列的任意两个第二信号线过孔在第一方向上的最大距离与第四长度的比值为第二预定比值；两个相邻的第二信号线过孔之间在第一方向上的最小距离为第二预定距离；
    所述第三长度为所述第一信号线重叠区域在第一方向上的长度，所述第四长度为所述第二信号线重叠区域在第一方向上的长度；
    所述第一预定比值大于或等于0.05而小于或等于0.9；
    所述第一预定距离大于或等于1.5um而小于或等于45um；
    所述第二预定比值大于或等于0.05而小于或等于0.9；
    所述第二预定距离大于或等于1.5um而小于或等于65um。
  34. 如权利要求33所述的显示基板的制作方法，其中，所述输出晶体管的有源层在所述第一方向上的长度为第一长度，所述输出复位晶体管的有源层在所述第一方向上的长度为第二长度，所述第一长度和所述第二长度的和值为输出有源长度；
    所述输出晶体管的有源层沿第二方向上的最小宽度、所述输出复位晶体管的有源层沿第二方向上的最小宽度中的较小者为输出有源宽度；所述第一方向与所述第二方向相交。
  35. 如权利要求34所述的显示基板的制作方法，其中，所述输出有源长度和所述输出有源宽度的比值在预定比值范围内；
    所述预定比值范围为大于或等于3而小于或等于11。
  36. 如权利要求33所述的显示基板的制作方法，其中，所述输出有源宽度在预定宽度范围内；
    所述预定宽度范围为大于或等于12um而小于或等于45um。
  37. 一种显示装置，包括如权利要求1至32中任一权利要求所述的显示基板。
PCT/CN2020/094316 2020-06-04 2020-06-04 显示基板、制作方法和显示装置 WO2021243638A1 (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022539718A JP2023535853A (ja) 2020-06-04 2020-06-04 表示基板、その製作方法、及び表示装置
PCT/CN2020/094316 WO2021243638A1 (zh) 2020-06-04 2020-06-04 显示基板、制作方法和显示装置
CN202080000890.XA CN114072921A (zh) 2020-06-04 2020-06-04 显示基板、制作方法和显示装置
US17/282,373 US11436981B2 (en) 2020-06-04 2020-06-04 Display substrate, manufacturing method thereof, and display device
EP20938683.8A EP4050661A4 (en) 2020-06-04 2020-06-04 DISPLAY SUBSTRATE, METHOD OF MAKING AND DISPLAY DEVICE
US17/811,279 US11763752B2 (en) 2020-06-04 2022-07-07 Display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/094316 WO2021243638A1 (zh) 2020-06-04 2020-06-04 显示基板、制作方法和显示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/282,373 A-371-Of-International US11436981B2 (en) 2020-06-04 2020-06-04 Display substrate, manufacturing method thereof, and display device
US17/811,279 Continuation US11763752B2 (en) 2020-06-04 2022-07-07 Display substrate, manufacturing method thereof, and display device

Publications (1)

Publication Number Publication Date
WO2021243638A1 true WO2021243638A1 (zh) 2021-12-09

Family

ID=78831596

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/094316 WO2021243638A1 (zh) 2020-06-04 2020-06-04 显示基板、制作方法和显示装置

Country Status (5)

Country Link
US (2) US11436981B2 (zh)
EP (1) EP4050661A4 (zh)
JP (1) JP2023535853A (zh)
CN (1) CN114072921A (zh)
WO (1) WO2021243638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000311A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113485046B (zh) * 2021-07-23 2022-08-02 武汉华星光电技术有限公司 显示面板及显示装置
WO2024020921A1 (zh) * 2022-07-28 2024-02-01 京东方科技集团股份有限公司 显示基板、维修方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320545A1 (en) * 2013-04-25 2014-10-30 Samsung Display Co., Ltd. Pixel circuit of organic light-emitting display
JP5752216B2 (ja) * 2013-11-29 2015-07-22 株式会社ジャパンディスプレイ 表示装置
CN110047414A (zh) * 2018-01-16 2019-07-23 株式会社日本有机雷特显示器 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板
CN110061035A (zh) * 2019-04-24 2019-07-26 合肥京东方卓印科技有限公司 阵列基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR102472867B1 (ko) * 2015-09-22 2022-12-02 삼성디스플레이 주식회사 표시장치
TWI594223B (zh) * 2016-09-07 2017-08-01 友達光電股份有限公司 陣列基板與應用其之顯示裝置
KR102575564B1 (ko) * 2018-03-26 2023-09-08 삼성디스플레이 주식회사 주사 구동부
KR102586039B1 (ko) * 2018-07-26 2023-10-10 삼성디스플레이 주식회사 표시장치
AU2019275624B2 (en) * 2019-08-21 2021-12-02 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN110534053B (zh) * 2019-09-29 2023-04-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动方法、电路和显示装置
CN110767665B (zh) 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN110689848B (zh) * 2019-12-10 2020-04-14 京东方科技集团股份有限公司 显示装置和驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320545A1 (en) * 2013-04-25 2014-10-30 Samsung Display Co., Ltd. Pixel circuit of organic light-emitting display
JP5752216B2 (ja) * 2013-11-29 2015-07-22 株式会社ジャパンディスプレイ 表示装置
CN110047414A (zh) * 2018-01-16 2019-07-23 株式会社日本有机雷特显示器 传输电路、移位寄存器、栅极驱动器、显示面板、以及柔性基板
CN110061035A (zh) * 2019-04-24 2019-07-26 合肥京东方卓印科技有限公司 阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000311A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20220343859A1 (en) 2022-10-27
EP4050661A1 (en) 2022-08-31
JP2023535853A (ja) 2023-08-22
CN114072921A (zh) 2022-02-18
US20220189405A1 (en) 2022-06-16
US11763752B2 (en) 2023-09-19
US11436981B2 (en) 2022-09-06
EP4050661A4 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
WO2021184158A1 (zh) 显示基板、制作方法和显示装置
WO2021243638A1 (zh) 显示基板、制作方法和显示装置
US10460656B2 (en) Display panel and display device
WO2021184160A1 (zh) 显示基板、制作方法和显示装置
CN111048573B (zh) 一种显示面板及显示装置
US20230316985A1 (en) Display panel, method of manufacturing the same, and display device
US20220406257A1 (en) Pixel circuit, display substrate, display panel, and display device
CN114762125A (zh) 显示基板及显示装置
WO2021184159A1 (zh) 显示基板、制作方法和显示装置
US20220114969A1 (en) Display substrate, manufacturing method thereof, and display device
WO2021243637A1 (zh) 显示基板、制作方法和显示装置
WO2022151082A1 (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20938683

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020938683

Country of ref document: EP

Effective date: 20220523

ENP Entry into the national phase

Ref document number: 2022539718

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE