JP2023541096A - イオンエネルギー分布を制御する装置および方法 - Google Patents

Abstract

本開示の実施形態は、全体として、プラズマ処理の間のイオンエネルギー分布を制御する装置および方法に関する。一実施形態では、装置は、基板に基板電圧を印加する基板電極を有する本体を有する、基板支持体と、エッジリングにエッジリング電圧を印加する埋め込まれたエッジリング電極とを含む。装置はさらに、基板電極に結合された基板電圧制御回路と、エッジリング電極に結合されたエッジリング電圧制御回路とを含む。基板電極、エッジリング電極、または両方は、基板、エッジリング、または両方に達するイオンのエネルギー分布関数幅を能動的に制御するように構成された、パワーモジュールに結合される。基板処理の間のイオンのエネルギー分布関数幅を制御する方法も記載される。
【選択図】図５Ａ

Description

本開示の実施形態は、全体として、基板をプラズマ処理する装置および方法に関し、具体的には、プラズマ処理の間のイオンエネルギー分布を制御する装置および方法に関する。

基板のプラズマ処理の間、イオンは、基板の表面処理、エッチング、および堆積に重要な役割を果たす。基板表面に衝突するイオンは、イオンエネルギー分布関数（ＩＥＤＦ）によって説明される、様々なエネルギーを有する場合がある。ＩＥＤＦに対する制御は、様々な基板処理スキームの重要な因子であり得る。しかしながら、ＩＥＤＦの制御にはまだ課題がある。例えば、周期的に交番する電圧がチャンバの電極に印加されると、基板の上方にプラズマシースが発達する場合がある。基板に向かって流れるイオンは、電極に印加される電圧と相関するプラズマシース電圧によって加速される。同時に、イオン電流が基板を帯電させ、基板電位を変化させる場合があり、それが次いでプラズマシース電圧に影響を及ぼして、基板表面のＩＥＤＦも影響を受け、例えば拡幅される。かかる事例およびその他においてＩＥＤＦを制御する最新技術の方法は、非効率的な反復ループに基づいている。

ＩＥＤＦを制御する新しい改善された方法が必要とされている。

本開示の実施形態は、全体として、基板をプラズマ処理する装置および方法に関し、具体的には、プラズマ処理の間のイオンエネルギー分布を制御する装置および方法に関する。

一実施形態では、イオンエネルギー分布関数（ＩＥＤＦ）を制御する方法が提供される。方法は、ＩＥＤＦ幅制御モジュールに結合された主パルサを作動することによって、処理チャンバの電極に電圧を導入することと、ＩＥＤＦ幅制御モジュールの電流、およびＩＥＤＦ幅制御モジュールの電圧または電圧微分を測定することとを含む。方法はさらに、ＩＥＤＦ幅制御モジュールの電流および電圧または電圧微分に基づいて、処理チャンバのイオン電流および処理チャンバの容量を計算することを含む。方法はさらに、主パルサのＤＣ電圧に対するセットポイント、ＩＥＤＦ幅制御モジュールの電圧もしくは電圧微分に対するセットポイント、または両方を決定することと、主パルサのＤＣ電圧、ＩＥＤＦ幅制御モジュールの電圧もしくは電圧微分、または両方を、決定したセットポイントに合わせて調節して、ＩＥＤＦの幅を制御することとを含む。

別の実施形態では、イオンエネルギー分布を制御する装置が提供される。装置は、基板に基板電圧を印加する基板電極が埋め込まれた基板支持体部分を有する本体を有する、基板支持体を含む。本体はさらに、基板支持体部分に隣接して配設されたエッジリング部分であって、エッジリングにエッジリング電圧を印加するエッジリング電極が埋め込まれたエッジリング部分を含む。装置はさらに、基板電極に結合された基板電圧制御回路と、エッジリング電極に結合されたエッジリング電圧制御回路とを含む。基板電極が、基板に達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはエッジリング電極が、エッジリングに達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはそれらの組み合わせである。基板電圧制御回路、エッジリング電圧制御回路、または両方が、電流リターンパスに結合された主パルサを備え、電流リターンパスは、パワーモジュールおよび処理チャンバに結合され、パワーモジュールは、電圧源、電流源、またはそれらの組み合わせを備える。

別の実施形態では、イオンエネルギー分布を制御する装置が提供される。装置は、基板に基板電圧を印加する基板電極が埋め込まれた基板支持体部分を有する本体を有する、基板支持体を含む。本体はさらに、基板支持体部分に隣接して配設されたエッジリング部分であって、エッジリングにエッジリング電圧を印加するエッジリング電極が埋め込まれたエッジリング部分を含む。装置はさらに、基板電極に結合された基板電圧制御回路と、エッジリング電極に結合されたエッジリング電圧制御回路とを含む。基板電極が、基板に達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはエッジリング電極が、エッジリングに達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはそれらの組み合わせである。基板電圧制御回路、エッジリング電圧制御回路、または両方が、パワーモジュールに結合された主パルサを備え、パワーモジュールは処理チャンバに結合され、パワーモジュールは、電圧源、電流源、またはそれらの組み合わせを備える。

別の実施形態では、イオンエネルギー分布を制御する装置が提供される。装置は、基板に基板電圧を印加する基板電極が埋め込まれた基板支持体部分を有する本体を有する、基板支持体を含む。本体はさらに、基板支持体部分に隣接して配設されたエッジリング部分であって、エッジリングにエッジリング電圧を印加するエッジリング電極が埋め込まれたエッジリング部分を含む。装置はさらに、基板電極に結合された基板電圧制御回路と、エッジリング電極に結合されたエッジリング電圧制御回路とを含む。基板電極が、基板に達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはエッジリング電極が、エッジリングに達するイオンのエネルギー分布関数幅を能動的に制御するように構成されたパワーモジュールに結合されるか、またはそれらの組み合わせである。基板電圧制御回路、エッジリング電圧制御回路、または両方が、パワーモジュールに結合された主パルサを備え、パワーモジュールは処理チャンバに結合され、パワーモジュールは、基板チャッキングおよびバイアス補償モジュールと並列であり、パワーモジュールは、電圧源、電流源、またはそれらの組み合わせを備える。

本開示の上記に列挙した特徴を詳細に理解することができるような形で、上記に概説した本開示が、実施形態を参照してさらに詳細に説明されることがあり、その一部が添付図面に例証される。しかしながら、添付図面は本開示の例示的実施形態を例証しているにすぎず、したがって、本開示は他の等しく有効な実現形態を許容することができるので、その範囲を限定するものとみなされるべきではないことに注目すべきである。

本開示の少なくとも一実施形態による、処理チャンバ例を示す概略断面図である。 本開示の少なくとも一実施形態による、処理チャンバ例の概要図である。 本開示の少なくとも一実施形態による、基板上における３つの異なるバイアス電圧波形を示す例示のグラフである。 本開示の少なくとも一実施形態による、図３Ａに示される基板上における３つの異なるバイアス電圧波形に対するＩＥＤＦ対イオンエネルギーの例示のプロットを示す図である。 本開示の少なくとも一実施形態による、回路例の概要図である。 本開示の少なくとも一実施形態による、回路例の概要図である。 本開示の少なくとも一実施形態による、回路例の概要図である。 本開示の少なくとも一実施形態による、回路例の概要図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、図５Ａに示される一例の概略回路図に対するＶ２電圧波形および基板電圧波形の例示のプロットを示す図である。 本開示の少なくとも一実施形態による、制御回路例を示す図である。 本開示の少なくとも一実施形態による、制御回路例を示す図である。 本開示の少なくとも一実施形態による、例示の鋸歯状電圧出力を示す図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、制御回路例を示す図である。 本開示の少なくとも一実施形態による、制御回路例を示す図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、基板支持体アセンブリの電極を駆動するＩＥＤＦ幅制御回路を示す一例の概略回路図である。 本開示の少なくとも一実施形態による、ＩＥＤＦ幅を制御する方法を示すフローチャートである。

理解を容易にするため、可能な場合、図面に共通である同一の要素を指定するのに、同一の参照番号を使用している。ある実施形態の要素および特徴は、追加して記述することなく、他の実施形態で有益に利用されてもよいことが想到される。

本開示の実施形態は、全体として、基板をプラズマ処理する装置および方法に関し、具体的には、プラズマ処理の間のイオンエネルギー分布を制御する装置および方法に関する。本明細書に記載する方法および装置、例えば回路は、パルスＤＣ電力供給装置の電圧波形の形状（例えば、狭い、または調節可能な幅）に対する制御を可能にする。本明細書に記載する実施形態はさらに、例えば、単エネルギーイオン加速を含むイオンエネルギー分布関数（ＩＥＤＦ）に対する制御を可能にする。

ＩＥＤＦは、高アスペクト比の特徴をエッチングするためのパラメータである。一般的に、パルスＤＣバイアスは、以下のメカニズムによる正弦波ＲＦバイアスと比較して、より狭いＩＥＤＦを提供することができる。イオンは、パルスＤＣ期間内で時間変動が少ない電界によって加速されるので、シース内のイオンによって獲得されるエネルギーも、正弦波ＲＦバイアスを変動させた場合よりも時間変動が少ない。結果として、パルスＤＣバイアスによって加速されるイオンは、正弦波ＲＦバイアスよりも狭いＩＥＤＦを有する。しかしながら、バルクプラズマから基板へのイオン電流は、基板で電圧波形を歪ませ、イオンエネルギー分布を拡幅する。本明細書に記載する方法および装置は、例えば、このイオン電流を補償し、イオンエネルギー分布の幅を能動的に制御することができる。

従来の方法および装置は、イオンエネルギー分布の幅を制御するのに反復制御ループを使用する。制御アルゴリズムの収束前は、プラズマパラメータ（例えば、イオン電流、シース厚さ、およびＩＥＤＦ幅）の推定は不正確である。さらに、反復を使用することによるＩＥＤＦの幅の制御は低速であり、制御アルゴリズムが収束しない場合がある。

対照的に、本明細書に記載する方法および装置は、反復しない１つのループを利用して、イオン電流および補償電流を決定して所与のＩＥＤＦ幅を達成する。したがって、本明細書に記載する方法および装置は、最新技術よりも高速でＩＥＤＦの所望の状態に、例えば狭いＩＥＤＦに達する。これは、例えば、補償電流の解を決定する際に反復を使用しないことによるものである。

簡潔には、いくつかの実施形態では、基板支持体は本体を含み、本体は、基板支持体部分および／またはエッジリング部分を含む。基板電極は、基板電圧を基板に印加するため、基板支持体部分に埋め込まれる。基板電圧制御回路は基板電極に結合される。エッジリング部分は、エッジリング電圧をエッジリングに印加する、埋め込まれたエッジリング電極を含む。エッジリング電圧制御回路はエッジリング電極に結合される。少なくとも１つの整形ＤＣパルス源が、基板電圧制御回路および／またはエッジリング電圧制御回路に結合される。基板電圧回路および／またはエッジリング電圧制御回路は、調整可能である。例えば、基板電圧制御回路および／またはエッジリング電圧制御回路の調整を介して、電圧振幅を調節することにより、イオンエネルギー分布が調節され制御される。

いくつかの実施形態では、ＩＥＤＦ幅の制御回路は基板支持体に結合される。ＩＥＤＦ幅の制御回路は、主パルスＤＣ電力供給装置内部に統合するか、または別個のモジュールとするか、またはバイアス補償モジュールと統合されたモジュールとすることができる。

処理システム構成例
図１は、本開示の少なくとも一実施形態による、処理チャンバ１００の概略断面図である。処理チャンバ１００は、本明細書に記載するスキームを実践するように構成される。この実施形態では、処理チャンバは、反応性イオンエッチング（ＲＩＥ）プラズマチャンバなどのプラズマ処理チャンバである。他のいくつかの実施形態では、処理チャンバは、プラズマ強化堆積チャンバ、例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）チャンバ、プラズマ強化物理気相堆積（ＰＥＰＶＤ）チャンバ、またはプラズマ強化原子層堆積（ＰＥＡＬＤ）チャンバである。他のいくつかの実施形態では、処理チャンバは、プラズマ処理チャンバ、またはプラズマベースのイオン埋込みチャンバ、例えばプラズマドーピング（ＰＬＡＤ）チャンバである。

処理チャンバ１００は、ともに内容積１２４を画成する、チャンバ本体１０１とその上に配設された蓋１０２とを含む。チャンバ本体１０１は、一般的に、電気接地１０３に結合される。基板支持体アセンブリ１０４は、内容積の中に配設されて、処理中は基板１０５をその上で支持する。エッジリング１０６は、基板支持体アセンブリ１０４上に位置付けられ、基板１０５の周囲を取り囲む。処理チャンバ１００はまた、処理チャンバ１００内で反応種のプラズマを発生させる誘導結合型プラズマ装置１０７と、処理チャンバ１００のシステムおよびサブシステムを制御するように適合されたコントローラ１０８とを含む。いくつかの実施形態では、誘導結合型プラズマ装置１０７は、接地されたシャワーヘッドに置き換えることができ、ＲＦ電力は、基板の下方にある電極から送達されて、容量結合プラズマを発生させる。

基板支持体アセンブリ１０４は内容積１２４に配設される。基板支持体アセンブリ１０４は一般に、基板支持体１５２を含む。基板支持体１５２は、処理される基板１０５の下に敷いて支持するように構成された基板支持体部分１５４と、エッジリング１０６を支持するように構成されたエッジリング部分１５６とを備える、静電チャック１５０を含む。基板支持体アセンブリ１０４はさらに、ヒータアセンブリ１６９を含むことができる。基板支持体アセンブリ１０４はまた、冷却ベース１３１を含むことができる。あるいは、冷却ベース１３１は基板支持体アセンブリ１０４と別個であることができる。基板支持体アセンブリ１０４は、支持ペデスタル１２５に取り外し可能に結合することができる。支持ペデスタル１２５はチャンバ本体１０１に装着される。支持ペデスタル１２５は任意に、設備プレート１８０を含むことができる。基板支持体アセンブリ１０４は、基板支持体アセンブリ１０４の１つまたは複数の構成要素を修理調整できるように、支持ペデスタル１２５から周期的に外されてもよい。従来知られているように基板移送を容易にするため、基板支持体アセンブリ１０４を通して昇降ピン１４６が配設される。

設備プレート１８０は、静電チャック１５０および冷却ベース１３１からの複数の流体接続を受け入れるように構成される。設備プレート１８０はまた、静電チャック１５０およびヒータアセンブリ１６９からの複数の電気接続を受け入れるように構成される。複数の電気接続は、基板支持体アセンブリ１０４の外部または内部を通ることができ、設備プレート１８０は、それぞれの終端に接続するための境界面を提供する。

基板電極１０９は、基板電圧を基板支持体アセンブリ１０４の上面１６０上に配設された基板１０５に印加するため、静電チャック１５０の基板支持体部分１５４内に埋め込まれる。エッジリング部分１５６には、エッジリング電圧をエッジリング１０６に印加するため、エッジリング電極１１１が埋め込まれる。エッジリングＩＥＤＦ幅制御回路１５５はエッジリング電極１１１に結合される。基板ＩＥＤＦ幅制御回路１５８は基盤電極１０９に結合される。一実施形態では、第１の整形ＤＣパルス電圧源１５９は、エッジリングＩＥＤＦ幅制御回路１５５および基板ＩＥＤＦ幅制御回路１５８のうち一方または両方に結合される。別の実施形態では、図１に示されるように、第１の整形ＤＣ電圧源１５９はエッジリングＩＥＤＦ幅制御回路１５５に結合され、第２の整形ＤＣ電圧源１６１は基板ＩＥＤＦ幅制御回路１５８に結合される。エッジリングＩＥＤＦ幅制御回路１５５および基板ＩＥＤＦ幅制御回路１５８は独立して調整可能である。基板電極１０９はさらに、チャック電源１１５に結合されて、処理中に静電チャック１５０によって基板１０５を上面１６０にチャックするのを容易にする。

誘導結合型プラズマ装置１０７は、蓋１０２の上方に配設され、ＲＦ電力を処理チャンバ１００内のガスに誘電結合して、プラズマ１１６を発生させるように構成される。誘導結合型プラズマ装置１０７は、蓋１０２の上方に配設された第１のコイル１１８および第２のコイル１２０を含む。各コイル１１８、１２０の相対位置、直径比、および／または各コイル１１８、１２０の巻き数はそれぞれ、形成されるプラズマ１１６のプロファイルまたは密度を制御するように、所望に応じて調節することができる。第１および第２のコイル１１８、１２０はそれぞれ、ＲＦ給電構造１２３を介して、整合ネットワーク１２２を通してＲＦ電力供給装置１２１に結合される。ＲＦ電力供給装置１２１は、例示的には、５０ｋＨｚ～１３．５６ＭＨｚの範囲の調整可能周波数で約４０００Ｗまで（ただし、約４０００Ｗに限定されない）を生成することができるが、特定の用途のため、他の周波数および電力を所望に応じて利用することができる。

いくつかの例では、分圧キャパシタなどの電力分配器１２６を、ＲＦ給電構造１２３とＲＦ電力供給装置１２１との間に設けて、第１および第２のコイル１１８、１２０それぞれに提供されるＲＦ電力の相対量を制御することができる。他の実施形態では、容量結合型プラズマ装置（図示なし）を蓋１０２の上方で使用することができる。ヒータ素子１２８を蓋１０２の上に配設して、処理チャンバ１００の内部を加熱するのを容易にすることができる。ヒータ素子１２８は、蓋１０２と第１および第２のコイル１１８、１２０との間に配設することができる。いくつかの例では、ヒータ素子１２８は、抵抗加熱素子を含み、ヒータ素子１２８の温度を所望の範囲内で制御するのに十分なエネルギーを提供するように構成された、ＡＣ電力供給装置などの電力供給装置１３０に結合される。

動作中、半導体基板、またはプラズマ処理に適した他の基板などの基板１０５は、基板支持体アセンブリ１０４上に配置される。基板昇降ピン１４６は、基板支持体アセンブリ１０４に移動可能に配設されて、基板１０５を基板支持体アセンブリ１０４上へと移送するのを支援する。基板１０５を位置付けた後、処理ガスが、ガスパネル１３２から入口ポート１３４を通ってチャンバ本体１０１の内容積１２４内へと供給される。処理ガスは、電力をＲＦ電力供給装置１２１から第１および第２のコイル１１８、１２０に印加することによって、処理チャンバ１００内で点火されてプラズマ１１６となる。処理チャンバ１００の内容積１２４内の圧力は、バルブ１３６および真空ポンプ１３８を使用して制御することができる。

処理チャンバ１００は、処理中の処理チャンバ１００の動作を制御するコントローラ１０８を含む。コントローラ１０８は、中央処理装置（ＣＰＵ）１４０と、メモリ１４２と、ＣＰＵ１４０のための支援回路１４４とを備え、処理チャンバ１００の構成要素の制御を容易にする。コントローラ１０８は、様々なチャンバおよびサブプロセッサを制御するため、産業設備で使用することができる、汎用コンピュータプロセッサの任意の形態のものであることができる。メモリ１４２は、本明細書に記載する方式で処理チャンバ１００の動作を制御するのに実行または起動することができる、ソフトウェア（ソースもしくはオブジェクトコード）を格納する。コントローラ１０８は、第１の整形ＤＣ電圧源１５９、第２の整形ＤＣ電圧源１６１、エッジリングＩＥＤＦ幅制御回路１５５、および基板ＩＥＤＦ幅制御回路１５８を制御するように構成される。

図２は、本開示の少なくとも一実施形態による、処理チャンバ２００の概要図である。処理チャンバ２００は、本明細書に記載するスキームを実践するように構成される。処理チャンバ１００と同様に、処理チャンバ２００は、上述したものなどのプラズマ処理チャンバである。

処理チャンバ２００は、図１に記載したように、基板支持体アセンブリ１０４上に配設される基板１０５を含む。エッジリング１０６は、基板支持体アセンブリ１０４上に位置付けられ、基板１０５の周囲を取り囲む。図示されないが、容量結合型プラズマ装置が基板の上方（一般的には、チャンバ蓋の上方）に配設される。容量結合型プラズマ装置は、イオン抑制器およびシャワーヘッドを含むことができ、ＲＦ電力は、基板の下方にある電極から送達されて、容量結合プラズマを発生させる。コントローラ１０８は、処理チャンバのシステムおよびサブシステムを制御するように適合される。コントローラ１０８は、中央処理装置（ＣＰＵ）１４０と、メモリ１４２と、ＣＰＵ１４０のための支援回路１４４とを備え、処理チャンバ１００の構成要素の制御を容易にする。コントローラ１０８は、様々なチャンバおよびサブプロセッサを制御するため、産業設備で使用することができる、汎用コンピュータプロセッサの任意の形態のものであることができる。メモリ１４２は、本明細書に記載する方式で処理チャンバ１００の動作を制御するのに実行または起動することができる、ソフトウェア（ソースもしくはオブジェクトコード）を格納する。コントローラ１０８は、第１の整形ＤＣ電圧源１５９、第２の整形ＤＣ電圧源１６１、エッジリングＩＥＤＦ幅制御回路１５５、および／または基板ＩＥＤＦ幅制御回路１５８を制御するように構成される。後述する図４Ａ～図４Ｄは、ＩＥＤＦ幅制御モジュールをパルサに接続する異なる構成を示している。

基板支持体アセンブリ１０４、設備プレート１８０、基板電極１０９、およびエッジリング電極１１１は、図１において考察したものと同じであり得る。エッジリングＩＥＤＦ幅制御回路１５５はエッジリング電極１１１に結合される。基板ＩＥＤＦ幅制御回路１５８は基盤電極１０９に結合される。一実施形態では、第１の整形ＤＣパルス電圧源１５９は、エッジリングＩＥＤＦ幅制御回路１５５および基板ＩＥＤＦ幅制御回路１５８のうち一方または両方に結合される。別の実施形態では、第１の整形ＤＣ電圧源１５９はエッジリングＩＥＤＦ幅制御回路１５５に結合され、第２の整形ＤＣ電圧源１６１は基板ＩＥＤＦ幅制御回路１５８に結合される。エッジリングＩＥＤＦ幅制御回路１５５および基板ＩＥＤＦ幅制御回路１５８は、独立して調整可能である。基板電極１０９はさらに、チャック電源１１５に結合されて、処理中に静電チャック１５０によって基板１０５を上面１６０にチャックするのを容易にする。

処理チャンバ２００の動作および基板１０５の処理は、処理チャンバ１００と同様の方式で実施することができる。いくつかの実施形態では、処理システムの構成は、基板に達するプラズマ励起種のタイプおよび量を制御する、処理チャンバ内部に位置付けられたイオン抑制器を含む。いくつかの実施形態では、イオン抑制器ユニットは、プラズマ発生ユニットの電極としても作用してもよい有孔プレートである。これらおよび他の実施形態では、イオン抑制器は、ガスおよび励起種を基板と接触している反応領域に分配する、シャワーヘッドであることができる。いくつかの実施形態では、イオン抑制は、プラズマ励起種が両方を通り抜けて反応領域に達する、有孔プレートイオン抑制器およびシャワーヘッドによって実現される。

電圧が整形ＤＣ電圧源１５９によって基板（またはウェハ）に印加されると、波形が発達する。図３Ａは異なるバイアス電圧波形を示している。波形は、イオン電流段階およびシース崩壊段階の２つの段階を含む。イオン電流段階の始めに、ウェハ電圧の降下によって基板の上方に高電圧シースが生じ、それによって基板に向かう陽イオンが加速される。陽イオンは、基板表面上に正電荷を堆積させ、基板電圧を正方向に徐々に増加させる傾向がある。方形波が整形ＤＣ電圧源１５９によって供給された場合、基板に向かうイオン電流は、トレース３０５によって示されるように、基板電圧の正の傾斜を作る。イオン電流位相の始まりと終わりとの電圧差によって、ＩＥＤＦ幅が決まる。電圧差が大きいほどＩＥＤＦ幅は広くなる（図３Ｂ）。単一エネルギーイオンおよびより狭いＩＥＤＦ幅を達成するため、イオン電流位相の基板電圧波形（例えば、トレース３１０）を平坦にする動作が実施される。いくつかの実施形態では、トレース３１５の基板波形によって示されるような、特定のＩＥＤＦ幅を達成するために、電圧を印加することができる。

イオン電流段階の終わりに、基板電圧はバルクプラズマ電圧まで上昇し、シースが崩壊することにより、電子がプラズマから基板表面まで移動し、基板表面の正電荷が中性化する。結果として、基板の表面が次のサイクルのためにリセットされる。

いくつかの実施形態では、第１および第２の整形ＤＣ電圧源１５９および１６１は正パルサである。正パルサは正電圧のパルスを発生させ、これはシース崩壊段階に対応する。各正パルスがオフになると、イオン電流段階が始まる。いくつかの実施形態では、第１および第２の整形ＤＣ電圧源１５９および１６１は負パルサである。負パルサは負電圧のパルスを発生させ、これはイオン電流段階に対応する。各負パルスがオフになると、シース崩壊段階が始まる。

回路例
図４Ａは、一例の回路４６５の概要図である。後述するように、いくつかの実施形態では、図４Ａに示される回路例は、図５Ａおよび図６Ａの回路図に相当する。図５Ａおよび図６Ａは、例えば、第２のパワーモジュールの回路によって異なる。

一例の回路４６５は、直列の直列インダクタ４６８および抵抗器４６９を通して第２のパワーモジュール４７０に結合された、パルスＤＣ電力供給装置４６６を含む。第２のパワーモジュール４７０はイオンエネルギー分布関数（ＩＥＤＦ）の幅を変調する。任意の阻止キャパシタ４７１が、プラズマチャンバ負荷４７２と回路４６５の残りとの間に存在してもよい。ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせによって実現されてもよい、図示されないコントローラが、図４Ａに示される様々な構成要素を制御するのに利用される。

整形ＤＣ電力供給装置４６６は、低電圧レベルおよび高電圧レベルの２つの電圧レベルを有する電圧波形を発生させる。低電圧レベルはイオン電流段階に相当する。高電圧レベルはシース崩壊段階に相当する。イオン電流段階では、第２のパワーモジュール４７０は、図３Ａにトレース３０５、３１０、および３１５として示される、電圧対時間の傾斜を変調する。図３Ｂに示されるように、異なる傾斜は異なるＩＥＤＦ幅をもたらす。最も平坦な傾斜（図３Ａのトレース３０５）は、図３Ｂの最も狭いＩＥＤＦ幅に相当する。

図４Ｂは、一例の回路４７５の概要図である。図示されるように、直列インダクタ４６８および抵抗器４６９をスイッチ４７９と置き換えたことによって、図４Ｂは図４Ａと異なる。スイッチ４７９は、パルスＤＣ電力供給装置４７６および第２のパワーモジュール４７８と直列で接続される。イオン電流段階の間、スイッチ４７９は閉じている。シース崩壊段階の間、スイッチは開くかまたは閉じるかどちらかであり得る。ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせによって実現されてもよい、図示されないコントローラが、図４Ｂに示される様々な構成要素を制御するのに利用される。

図４Ｃは、一例の回路４８５の概要図である。後述するように、いくつかの実施形態では、図４Ｃに示される一例の回路４８５は、図７Ａおよび図８の回路図に相当する。一例の回路４８５は、接地に結合された整形ＤＣ電圧源４８６を含む。任意の阻止キャパシタ４８７が、整形ＤＣ電圧源４８６と第２のパワーモジュール４８８との間に存在してもよい。第２のパワーモジュール４８８はＩＥＤＦの幅を変調する。第２のパワーモジュール４８８はさらに、プラズマチャンバ負荷４８９に結合される。ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせによって実現されてもよい、図示されないコントローラが、図４Ｃに示される様々な構成要素を制御するのに利用される。

整形ＤＣ電圧源４８６は、低電圧レベルおよび高電圧レベルの２つの電圧レベルを有する電圧波形を発生させる。低電圧レベルはイオン電流段階に相当する。高電圧レベルはシース崩壊段階に相当する。イオン電流段階では、第２のパワーモジュール４８８は時間に対する電圧の傾斜を作り出す。結果として得られる基板上における電圧波形は、整形ＤＣ電圧源４８６および第２のパワーモジュール４８８の出力電圧の和であり、これを変調することができ、それによってＩＥＤＦ幅が変調される。

図４Ｄは、本開示の少なくとも一実施形態による、一例の回路４９０の概要図である。後述するように、いくつかの実施形態では、一例の回路４９０は、図９および図１０の回路図に相当する。一例の回路４９０は、接地に結合された整形ＤＣ電圧源４９１と、第２のパワーモジュール４９２と、基板チャッキングおよびバイアス補償モジュール４９３とを含む。スイッチ４９５は、基板チャッキングおよびバイアス補償モジュール４９３と直列で接続される。第２のパワーモジュール４９２ならびに基板チャッキングおよびバイアス補償モジュール４９３は、並列で接続され、一端が整形ＤＣ電圧源４９１に結合され、他端がプラズマチャンバ負荷４９４に結合される。第２のパワーモジュール４９２はＩＥＤＦの幅を変調する。第２のパワーモジュール４９２ならびに基板チャッキングおよびバイアス補償モジュール４９３はさらに、プラズマチャンバ負荷４９４に結合される。ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせによって実現されてもよい、図示されないコントローラが、図４Ｄに示される様々な構成要素を制御するのに利用される。

整形ＤＣ電圧源４９１は、低電圧レベルおよび高電圧レベルの２つの電圧レベルを有する電圧波形を発生させる。低電圧レベルはイオン電流段階に相当する。高電圧レベルはシース崩壊段階に相当する。イオン電流段階では、第２のパワーモジュール４９２は時間に対する電圧の傾斜を作り出す。結果として得られる基板上における電圧波形は、整形ＤＣ電圧源４９１および第２のパワーモジュール４９２の出力電圧の和であり、これを変調することができ、それによってＩＥＤＦ幅が変調される。スイッチ４９５は、イオン電流段階では開いているので、チャッキングおよびバイアス補償モジュール４９３はプラズマチャンバ負荷の電圧を変調しない。シース崩壊段階では、スイッチ４９５は閉じており、チャッキングおよびバイアス補償モジュール４９３は基板チャッキング電圧をセットポイントにリセットする。

図５Ａは、基板支持体アセンブリ１０４の基板電極１０９および／またはエッジリング電極１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路５００の一実施形態を示す概略回路図である。回路５００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣ電圧源１５９、１６１であることができる。主パルサ５０２は、電流リターンパス５０３に結合される。電流リターンパス５０３は、抵抗器５０６と直列でＩＥＤＦ幅制御モジュール５０８（例えば、図４Ａおよび図４Ｂの第２のパワーモジュール）に結合されたインダクタ５０４を含む。ＩＥＤＦ幅制御モジュール５０８は、イオンエネルギー分布関数（ＩＥＤＦ）幅を変調する。

ＩＥＤＦ幅制御モジュール５０８は、スイッチ５１２と並列に結合されたトランジスタトランジスタロジック（ＴＴＬ）信号５１０と、任意のダイオード５１４と、接地５１７に結合された任意の容量（キャパシタンス）５１６と、第３の整形ＤＣパルス電圧源５１８とを備える、回路としてモデル化することができる。ダイオード５１４は、スイッチ５１２および第３の整形ＤＣパルス電圧源５１８を保護するフライバックダイオードである。いくつかの実施形態では、容量５２０が電流リターンパス５０３とチャンバ容量５３６との間に存在する。容量５３６は、例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。いくつかの実施形態では、容量は、基板チャッキングおよびバイアス補償モジュール５２２にも結合される。

基板チャッキングおよびバイアス補償モジュール５２２は、抵抗器５２６に直列に結合されたダイオード５２４と、ＤＣ電圧源５２８と、容量５３２および接地５３４に直列に結合された抵抗器５３０とを含む回路である。容量５３６はさらに、浮遊容量５３８、およびプラズマシース５４０に結合される。基板チャッキングおよびバイアス補償モジュール５２２はさらに、浮遊容量５３８に結合される。プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。いくつかの実施形態では、電流リターンパスにおける直列インダクタ５０４および抵抗器５０６をスイッチ１７９（図４Ｂ）に置き換えることができる。スイッチ１７９は、イオン電流段階の間は閉じている。

使用の際、図５Ａに示される構成の場合、第３の整形ＤＣパルス電圧源５１８は、イオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ５１２は、図５Ｂのプロット５５０に示されるように、主パルサ５０２と同期されたＴＴＬ信号５１０によって制御される。スイッチ５１２は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ５１２は、シース崩壊段階の間は閉じたままにして、電流リターンパス５０３を接地に接続することができる。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階の間、第３の整形ＤＣパルス電圧源５１８が機能してＩＥＤＦを変調するように、スイッチ５１２を開くことができる。任意の容量５１６は、第３の整形ＤＣパルス電圧源５１８に対する基板電圧波形の感度を調節するのに使用することができる。容量５４２は、異なる処理条件では異なる、プラズマシース容量であり、電流源５４４は、やはり可変である、基板に向かうイオン電流である。容量５３６および浮遊容量５３８は、チャンバに関連する容量であり、一定である。容量５２０は、阻止キャパシタであり、やはり一定である。

図５Ｃおよび図５Ｄに示されるように、イオン電流段階の間、ＩＥＤＦ幅制御モジュール５０８（図５Ａ）が基板またはエッジリング波形を能動的に制御しているとき、回路モデルの能動構成要素は、イオン電流５４４（Ｉ０）と、シース容量５４２（Ｃ１）と、チャンバ容量５３６（Ｃ２）と、浮遊容量５３８（Ｃ３）と、阻止容量５２０（Ｃ４）と、第３の整形ＤＣパルス電圧源５１８（Ｖ１）と並列の任意の容量５１６（Ｃ５）とを含む。電流リターンパスのインダクタ５０４および抵抗器５０６は、ＩＥＤＦ幅変調にほとんど影響しないので、インダクタ５０４および抵抗器５０６は、図５Ｃの制御回路５６０および図５Ｄの制御回路５７０の短絡として処理される。

ＩＥＤＦを拡幅する固有因子はイオン電流Ｉ０であり、基板上に正電荷を堆積させることによって、基板の電圧を徐々に増加させ、基板に衝撃するイオンエネルギーを降下させる（例えば、図３Ａのトレース３０５）。ＩＥＤＦ拡幅の量は、例えば、イオン電流Ｉ０、シース容量Ｃ１、ならびに／あるいはチャンバＣ２、Ｃ３、およびＣ４と関連付けられた他の容量、ならびに制御回路５６０、５７０の電力供給モジュールＶ１およびＣ５に応じて決まる。ＩＥＤＦ拡幅のイオン電流効果を補償する、および／またはＩＥＤＦ幅を能動的に制御するために、この制御回路（図５Ｃ）のすべての構成要素の値が決定される。チャンバおよび電力供給モジュールＣ２～Ｃ５と関連付けられた容量は、チャンバ部分の寸法を使用した製品仕様書または推定によって、あるいはマルチメータを使用するかまたはＳパラメータもしくはＺパラメータ測定値から容量値を抽出するインピーダンスの直接測定などの以前の測定によって、決定することができる。イオン電流Ｉ０およびシース容量Ｃ１は、変動するプラズマ処理条件で変動し、プラズマプロセス中のリアルタイム測定によって決定される。整形ＤＣパルス電圧源Ｖ１は鋸歯状電圧出力を有する（図５Ｅ）。電圧出力の傾斜ｄＶ１／ｄｔを変動させて、イオン電流Ｉ０およびシース容量Ｃ１を決定し、ならびに／あるいはＩＥＤＦ幅を変調することができる。図５Ａの構成では、トレース５８４が示すように、シース崩壊段階における整形ＤＣパルス電圧源Ｖ１の出力電圧はゼロである。トレース５８２および５８６は、後述するような、整形ＤＣパルス電圧源Ｖ１に対する他の可能な波形を示している。

ＩＥＤＦ変調の方法は、（１）イオン電流Ｉ０およびシース容量Ｃ１を決定することと、（２）標的ＩＥＤＦ幅を達成する整形ＤＣパルス電圧源の傾斜ｄＶ１／ｄｔを決定することとの２つの部分を含む。鋸歯状電圧源Ｖ１および整形ＤＣ電圧源１５９または１６１が、基板１０５またはエッジリング１０６に電力を供給するので、基板またはエッジリングにおけるＩＥＤＦ幅は、イオン電流段階の始まりから終わりまでの基板またはエッジリング電圧の変化である（図３Ａおよび図３Ｂ）。図５Ｃの制御回路５６０および図５Ｄの制御回路５７０では、ＩＥＤＦ幅は、イオン電流段階の始まりから終わりまでのシース容量Ｃ１の両端間の電圧の変化に相当し、これは、シース容量Ｃ１を通る充電または放電電流Ｉ１によって決まる。
ΔＶ＝Ｉ１×Ｔ／Ｃ１ （１）
式中、ΔＶはＩＥＤＦ幅、Ｔはイオン電流段階の持続時間である。標的ＩＥＤＦ幅（ΔＶ）を得るためには、シース容量Ｃ１、およびシース容量を通る所望の電流Ｉ１が決定されるべきである。

シース容量Ｃ１およびイオン電流Ｉ０を決定するため、制御回路における電流と電圧の関係が分析される。図示されるように、キャパシタＣ１～Ｃ４を通過する電流はＩ１～Ｉ４と呼ばれ、回路概略図における矢印は正方向を指している。キルヒホッフの電流則に基づいて、イオン電流Ｉ０は、キャパシタＣ１およびＣ２を通る電流の和に等しい。
Ｉ０＝Ｉ１＋Ｉ２ （２）

キャパシタＣ２を通る電流は、キャパシタＣ３およびＣ４を通る電流の和に等しい。
Ｉ２＝Ｉ３＋Ｉ４ （３）

キルヒホッフの電圧則に基づいて、閉ループＣ１、Ｃ２、およびＣ３の電圧和はゼロである。Ｃ１、Ｃ２、およびＣ３の電圧和の時間微分もゼロである。キャパシタＣ２およびＣ３の交点における電圧をＶ３とする。キャパシタＣ３の両端間の電圧の時間微分は、ｄＶ３／ｄｔ＝Ｉ３／Ｃ３である。同様の関係がキャパシタＣ１およびＣ２に対して存在し、キルヒホッフの電圧則によって式（４）が得られる。
Ｉ１／Ｃ１＝Ｉ２／Ｃ２＋Ｉ３／Ｃ３ （４）

キルヒホッフの電圧則を、キャパシタＣ３およびＣ４と電圧源Ｖ１との閉ループに適用することで、式（５）が得られる。
Ｉ３／Ｃ３＝Ｉ４／Ｃ４＋ｄＶ１／ｄｔ （５）

式（２）～（５）では、Ｃ２、Ｃ３、およびＣ４は、チャンバ部分の寸法に基づいた製品仕様書または推定によって、あるいはマルチメータを使用するかまたはＳパラメータもしくはＺパラメータ測定値から容量値を抽出するインピーダンスの直接測定などの以前の測定によって、事前決定される。電流Ｉ４は、電流プローブおよび／または統合電圧電流（ＶＩ）センサなどのセンサによって直接測定することができる。電圧Ｖ３は、電圧プローブおよび／または統合ＶＩセンサなどのセンサによって直接測定することができる。電流Ｉ３は、Ｉ３＝Ｃ３×ｄＶ３／ｄｔとして計算することができる。電圧傾斜ｄＶ１／ｄｔは、ゼロまたは１ボルト／ナノ秒（Ｖ／ｎｓｅｃ）など、ユーザ制御であって分かっている。整形ＤＣパルス電圧源Ｖ１を２つの異なる傾斜ｄＶ１／ｄｔおよびｄＶ１’／ｄｔに設定することによって、電流Ｉ４、Ｉ４’、および電圧の時間微分ｄＶ３／ｄｔ、ｄＶ３’／ｄｔを決定することができる。２つの傾斜ｄＶ１／ｄｔおよびｄＶ１’／ｄｔにおける式（２）～（５）のセットは８つの式を形成し、それらの解を求めることで得られるのが、次式のシース容量

および次式のイオン電流である。

標的ＩＥＤＦ幅（ΔＶ）を得るには、シースキャパシタＣ１を通る合計電流は次式の通りである。
Ｉ１＝Ｃ１×ΔＶ／Ｔ （８）

式（６）～（８）を式（２）～（５）に代入することで、ＩＤＥＦ幅ΔＶを達成する鋸歯状電圧源Ｖ１の電圧傾斜が与えられる。

最も狭いＩＥＤＦ（ΔＶ＝０）の場合、鋸歯状電圧源Ｖ１の電圧傾斜は次式の通りである。

図６Ａは、基板支持体アセンブリ１０４の基板電極１０９および／またはエッジリング電極１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路６００の一実施形態を示す概略回路図である。回路６００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣ電圧源１５９、１６１であることができる。主パルサ５０２は、電流リターンパス５０３に結合される。電流リターンパス５０３は、抵抗器５０６と直列でＩＥＤＦ幅制御モジュール６０２（例えば、図４Ａおよび図４Ｂの第２のパワーモジュール）に結合されたインダクタ５０４を含む。ＩＥＤＦ幅制御モジュール６０２はＩＥＤＦ幅を変調する。ＩＥＤＦ幅制御モジュール６０２は、図５Ａの構成とは異なり、スイッチ５１２と並列に結合されたＴＴＬ信号５１０と、ダイオード５１４と、接地５１７に結合された任意の容量５１６と、抵抗器６０６に直列で結合されたＤＣ電圧源６０４とを備える、回路としてモデル化されてもよい。ダイオード５１４は、スイッチ５１２およびＤＣ電圧源６０４を保護するフライバックダイオードである。いくつかの実施形態では、阻止容量５２０が電流リターンパス５０３とチャンバ容量５３６との間に存在する。容量５３６は、例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。いくつかの実施形態では、基板チャッキングおよびバイアス補償モジュール５２２も、阻止容量５２０およびチャンバ容量５３６に結合される。基板チャッキングおよびバイアス補償モジュール５２２はさらに、浮遊容量５３８に結合される。基板チャッキングおよびバイアス補償モジュール５２２は、抵抗器５２６に直列に結合されたダイオード５２４と、ＤＣ電圧源５２８と、容量５３２および接地５３４に直列に結合された抵抗器５３０とを含む回路である。

プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。

使用の際、図６Ａに示される構成の場合、第３の整形ＤＣパルス電圧源５１８がイオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する、図５Ａに示される構成とは対照的に、ＤＣ電圧源６０４が抵抗器６０６とともに、イオン電流段階における基板またはエッジリング電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ５１２は、図５Ｂに示されるように、主パルサ５０２と同期されたＴＴＬ信号５１０によって制御することができる。スイッチ５１２は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ５１２は、シース崩壊段階の間は閉じたままにして、電流リターンパス５０３を接地に接続することができる。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階において、ＤＣ電圧源６０４が機能してＩＥＤＦを変調するように、スイッチ５１２を開くことができる。任意の容量５１６は、ＤＣ電圧源６０４に対する基板電圧波形の感度を調節するのに使用することができる。容量５４２はプラズマシース容量であり、可変である。電流源５４４は、基板に向かうイオン電流であり、やはり変動する。容量５３６は、例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間の容量であることができる。容量５３８は、基板電極１０９と接地との間、またはエッジリング電極１１１と接地との間の容量であることができる。容量５２０は阻止キャパシタであり、やはり一定である。

図６Ｂおよび図６Ｃに示されるように、イオン電流段階の間、ＩＥＤＦ幅制御モジュール６０２（図６Ａ）が基板またはエッジリング波形を能動的に制御しているとき、回路モデルの能動構成要素は、イオン電流５４４（Ｉ０）と、シース容量５４２（Ｃ１）と、チャンバ容量５３６（Ｃ２）と、浮遊容量５３８（Ｃ３）と、阻止容量５２０（Ｃ４）と、ＤＣ電圧源６０４（Ｖ０）および抵抗器６０６（Ｒ）と並列の任意の容量５１６（Ｃ５）とを含む。電流リターンパスのインダクタ５０４および抵抗器５０６は、ＩＥＤＦ幅変調にほとんど影響しないので、インダクタ５０４および抵抗器５０６は、図６Ｂの制御回路６５０および図６Ｃの制御回路６６０の短絡として処理される。図６Ａの制御回路は図６Ｂに示され、後述する図７Ａの制御回路が図６Ｃに示される。

ＩＥＤＦを拡幅する固有因子はイオン電流Ｉ０であり、基板上に正電荷を堆積させることによって、基板の電圧を徐々に増加させ、基板に衝撃するイオンエネルギーを降下させる（図３Ａのトレース３０５）。ＩＥＤＦ拡幅の量は、例えば、イオン電流Ｉ０、シース容量Ｃ１、およびチャンバ（Ｃ２、Ｃ３、およびＣ４）と関連付けられた他の容量、ならびに図６Ｂおよび図６Ｃそれぞれの制御回路６５０および制御回路６６０の電力供給モジュール（Ｖ０、Ｒ、およびＣ５）に応じて決まる。ＩＥＤＦ拡幅のイオン電流効果を補償する、およびＩＥＤＦ幅を能動的に制御するために、制御回路６５０および制御回路６６０のすべての構成要素の値が決定される。チャンバおよび電力供給モジュールＣ２～Ｃ５と関連付けられた容量は、チャンバ部分の寸法を使用した製品仕様書または推定によって、あるいはマルチメータを使用するかまたはＳパラメータもしくはＺパラメータ測定値から容量値を抽出するインピーダンスの直接測定などの以前の測定によって、決定することができる。抵抗器Ｒも、製品仕様書によって、またはマルチメータを利用する直接測定によって事前決定される。イオン電流Ｉ０およびシース容量Ｃ１は、変動するプラズマ処理条件で変動し、プラズマプロセス中のリアルタイム測定によって決定される。ＤＣ電圧源Ｖ０は、能動制御ノブであり、イオン電流Ｉ０を決定し、シース容量Ｃ１を決定し、および／またはＩＥＤＦ幅を変調するために変動させることができる。

ＩＥＤＦ変調の方法は、（１）イオン電流Ｉ０およびシース容量Ｃ１を決定することと、（２）標的ＩＥＤＦ幅を達成するＤＣ電圧Ｖ０を決定することとの２つの部分を含む。ＩＥＤＦ幅は、イオン電流段階の始まりから終わりまでの基板またはエッジリング電圧の広がりである（図３Ａおよび図３Ｂ）。図６Ｂの制御回路６５０および図６Ｃの制御回路６６０では、ＩＥＤＦ幅は、イオン電流段階の始まりから終わりまでのシース容量Ｃ１の両端間の電圧の変化に相当し、これは、シース容量Ｃ１を通る充電または放電電流Ｉ１によって決まる。

式中、ΔＶはＩＥＤＦ幅、Ｔはイオン電流段階の持続時間である。標的ＩＥＤＦ幅（ΔＶ）を得るためには、シース容量Ｃ１、およびシース容量を通る所望の電流Ｉ１が決定されるべきである。

シース容量Ｃ１およびイオン電流Ｉ０を決定するため、制御回路における電流と電圧の関係が分析される。ここで、例えば、キャパシタＣ１～Ｃ５を通過する電流はＩ１～Ｉ５と呼ばれ、回路概略図における矢印は正方向を指している。キャパシタＣ２およびＣ３の交点における電圧がＶ３である。Ｖｔｈと呼ばれるＤＣ電圧源Ｖ０に対する閾値電圧があり、それを下回ると、ダイオードＤ３はＤＣ電圧源Ｖ０および抵抗器Ｒの直列を迂回するので、ＩＥＤＦ幅制御モジュールの出力電圧はゼロである。Ｖｔｈは、プラズマ条件に依存し、例えば、電流Ｉ４または電圧Ｖ３がＤＣ電圧出力Ｖ０に影響される地点までＤＣ電圧Ｖ０を徐々に増加させることによって、実験的に決定することができる。

Ｖ０＜Ｖｔｈの場合、キルヒホッフの電流則に基づいて、イオン電流Ｉ０は、キャパシタＣ１およびＣ２を通る電流の和に等しい。
Ｉ０＝Ｉ１＋Ｉ２ （１２）

キャパシタＣ２を通る電流は、キャパシタＣ３およびＣ４を通る電流の和に等しい。
Ｉ２＝Ｉ３＋Ｉ４ （１３）

キルヒホッフの電圧則に基づいて、閉ループＣ１、Ｃ２、およびＣ３の電圧和はゼロである。Ｃ１、Ｃ２、およびＣ３の電圧和の時間微分もゼロである。キャパシタＣ３の両端間の電圧の時間微分は、ｄＶ３／ｄｔ＝Ｉ３／Ｃ３である。同じ関係がキャパシタＣ１およびＣ２に当てはまる。キルヒホッフの電圧則をキャパシタＣ１およびＣ２に使用することで、式（１４）が得られる。
Ｉ１／Ｃ１＝Ｉ２／Ｃ２＋Ｉ３／Ｃ３ （１４）

キルヒホッフの電圧則を、キャパシタＣ３およびＣ４、ならびにダイオード迂回ＩＥＤＦ幅制御モジュールの閉ループに適用することで、式（１５）が得られる。
Ｉ３／Ｃ３＝Ｉ４／Ｃ４ （１５）

Ｖ０＞Ｖｔｈの場合、式（１２）～（１４）が依然として当てはまる。キルヒホッフの電圧則を、キャパシタＣ３、Ｃ４、およびＣ５の閉ループに適用することで、式（１６）が得られる。
Ｉ３／Ｃ３＝Ｉ４／Ｃ４＋Ｉ５／Ｃ５ （１６）

キルヒホッフの電圧則を、キャパシタＣ５、ＤＣ電圧源Ｖ０、および抵抗器Ｒの閉ループに適用することによって、式（１７）が得られる。

式中、（Ｉ４－Ｉ５）は、ダイオードＤ３が不活性のときにＤＣ電圧源Ｖ０および抵抗器Ｒを通る電流である。

いくつかの実施形態では、キャパシタＣ５はない。かかる事例では、式（１７）はなく、式（１６）が次式になる。
Ｉ３／Ｃ３＝Ｉ４／Ｃ４＋Ｒ×ｄＩ４／ｄｔ （１８）

式（１２）～（１８）では、Ｃ２、Ｃ３、Ｃ４、およびＣ５は、チャンバ部分の寸法に基づいた製品仕様書または推定によって、あるいはマルチメータを使用するかまたはＳパラメータもしくはＺパラメータ測定値から容量値を抽出するインピーダンスの直接測定などの以前の測定によって、事前決定される。電流Ｉ４は、電流プローブおよび／または統合ＶＩセンサなどのセンサによって直接測定することができる。電圧Ｖ３は、電圧プローブおよび／または統合ＶＩセンサなどのセンサによって直接測定することができる。電流Ｉ３は、Ｉ３＝Ｃ３×ｄＶ３／ｄｔとして計算することができる。ＤＣ電圧Ｖ０は、ＤＣ電圧出力Ｖ０をゼロから数ｋＶの値に設定するなど、ユーザ制御であって分かっている。ＤＣ電圧Ｖ０を２つの異なる値Ｖ０およびＶ０’に設定し、それらの少なくとも一方を閾値電圧Ｖｔｈよりも高くすることによって、電流Ｉ４、Ｉ４’、および電圧の時間微分ｄＶ３／ｄｔ、ｄＶ３’／ｄｔを決定することができる。式（１２）～（１８）のセットの解を求めることで得られるのが、次式のシース容量Ｃ１

および次式のイオン電流Ｉ０である。
Ｉ０＝（Ｃ１／Ｃ２＋Ｃ１／Ｃ３＋１）×Ｉ３＋（Ｃ１／Ｃ２＋１）×Ｉ４ （２０）

式（１２）～（１８）のセットのシース容量Ｃ１およびイオン電流Ｉ０に代入することで、任意のＤＣ電圧Ｖ０に対して電流Ｉ１～Ｉ５を計算することができる。

Ｉ１の表現式で、分かっている容量Ｃ１～Ｃ５、抵抗Ｒ、およびＤＣ電圧Ｖ０による式（１１）に代入することで、ＩＥＤＦ幅（ΔＶ）とＤＣ電圧Ｖ０との関係を得ることができる。したがって、標的ＩＥＤＦ幅（ΔＶ）に対して、必要なＤＣ電圧Ｖ０が決定される。

いくつかの実施形態では、抵抗器Ｒは十分に大きく（例えば、約１０ｋΩ）、ＤＣ電圧源Ｖ０を通る電流は、イオン電流段階ではほぼ時間的に一定であり、Ｖ０／Ｒに等しい。これらの実施形態では、式（１７）は次式となる。
Ｉ４＝Ｉ５＋Ｖ０／Ｒ （２１）

式（１２）、（１３）、（１４）、（１６）、および（２１）の解を求めることで、シースキャパシタＣ１を通る合計電流が式（２２）として得られる。

式中、
ｋ＝Ｃ３Ｃ４＋Ｃ４Ｃ５＋Ｃ５Ｃ３
である。

定電流Ｉ１のこの近似例に対する式（８）を使用して、標的ＩＥＤＦ幅（ΔＶ）を得るのに利用されるＤＣ電圧Ｖ０を、式（２３）を使用して見出すことができる。

最も狭いＩＥＤＦ（ΔＶ＝０）の場合、ＤＣ電圧Ｖ０は次式となる。

図７Ａは、基板支持体アセンブリ１０４の基板電極１０９および／またはエッジリング電極１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路７００の一実施形態を示す概略回路図である。回路７００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣ電圧源１５９、１６１であることができる。主パルサ５０２は、直接または容量７０１を通して、ＩＥＤＦ幅制御モジュール７０２（例えば、図４Ｃの第２のパワーモジュール）に結合される。

ＩＥＤＦ幅制御モジュール７０２は、スイッチ７０６と並列で結合されたＴＴＬ信号７０４を含む回路としてモデル化されてもよい。ＴＴＬ信号７０４は接地７１６と直列で結合される。スイッチ７０６は、ダイオード７０８、ＤＣ電圧源７１０、および任意の容量７１４に並列で結合される。ＤＣ電圧源７１０は抵抗器７１２に直列で結合される。ＩＥＤＦ幅制御モジュール７０２はチャンバ容量５３６に結合される。容量５３６は、例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。いくつかの実施形態では、ＩＥＤＦ幅制御モジュール７０２は、上述した基板チャッキングおよびバイアス補償モジュール５２２にも結合される。基板チャッキングおよびバイアス補償モジュール５２２はさらに、浮遊容量５３８に結合される。基板チャッキングおよびバイアス補償モジュール５２２は、抵抗器５２６に直列に結合されたダイオード５２４と、ＤＣ電圧源５２８と、容量５３２および接地５３４に直列に結合された抵抗器５３０とを含む回路である。ダイオード７０８は、スイッチ７０６およびＤＣ電圧源７１０を保護するフライバックダイオードである。

プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。

使用の際、図７Ａに示される構成の場合、ＤＣ電圧源７１０は抵抗器７１２とともに、イオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ７０６は、図５Ｂのプロットに示されるように、主パルサ５０２と同期されたＴＴＬ信号７０４によって制御することができる。スイッチ７０６は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ５１２は、シース崩壊段階の間は閉じたままにすることができる。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階において、ＤＣ電圧源７１０が機能してＩＥＤＦを変調するように、スイッチ７０６を開くことができる。任意の容量７１４は、ＤＣ電圧源７１０に対する基板電圧波形の感度を調節するのに使用することができる。図７Ａの制御メカニズムは図６Ａの制御メカニズムと同様である。１つの違いは、図７Ａの制御回路は上述した図６Ｃに示され、図６Ａの制御回路は図６Ｂに示されている点である。

図８は、基板支持体アセンブリ１０４の基板電極１０９および／またはエッジリング電極１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路８００の一実施形態を示す概略回路図である。回路８００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣ電圧源１５９、１６１であることができる。主パルサ５０２は、直接または容量７０１を通して、ＩＥＤＦ幅制御モジュール８０２（例えば、図４Ｃの第２のパワーモジュール）に結合される。

ＩＥＤＦ幅制御モジュール８０２は、スイッチ７０６と並列で結合されたＴＴＬ信号７０４を備える回路としてモデル化されてもよい。ＴＴＬ信号７０４は接地７１６とも直列で結合される。スイッチ７０６は、ダイオード７０８、第３の整形ＤＣパルス電圧源８０４、および任意の容量７１４に並列で結合される。ＩＥＤＦ幅制御モジュール８０２はチャンバ容量５３６に結合される。容量５３６は、例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。いくつかの実施形態では、ＩＥＤＦ幅制御モジュール８０２は、上述した基板チャッキングおよびバイアス補償モジュール５２２にも結合される。基板チャッキングおよびバイアス補償モジュール５２２は、抵抗器５２６に直列に結合されたダイオード５２４と、ＤＣ電圧源５２８と、容量５３２および接地５３４に直列に結合された抵抗器５３０とを含む回路である。ダイオード７０８は、スイッチおよび第３の整形ＤＣパルス電圧源８０４を保護するフライバックダイオードである。

基板チャッキングおよびバイアス補償モジュール５２２はさらに、チャンバ容量５３６に結合される。プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。

使用の際、図８に示される構成の場合、ＤＣ電圧源７１０が抵抗器７１２とともに、イオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する、図７Ａに示される構成とは対照的に、第３の整形ＤＣパルス電圧源８０４がイオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ７０６は、図５Ｂのプロットに示されるように、主パルサ５０２と同期されたＴＴＬ信号７０４によって制御することができる。スイッチ７０６は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ７０６は、シース崩壊段階の間は閉じたままである。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階において、第３の整形ＤＣパルス電圧源８０４が機能してＩＥＤＦを変調するように、スイッチ７０６を開くことができる。任意の容量７１４は、第３の整形ＤＣパルス電圧源８０４に対する基板電圧波形の感度を調節するのに使用することができる。図８の制御メカニズムは図５Ａと同様である。１つの違いは、図８の制御回路は上述した図５Ｄに示され、図５Ａの制御回路は図５Ｃに示されている点である。

図５Ａ、図６Ａ、図７、および図８に示される構成の場合、本明細書に記載する実施形態の範囲から逸脱することなく、任意の好適な手法で基板チャッキングおよびバイアス補償モジュールを回路に接続できることが想到される。また、本明細書に記載する実施形態の範囲から逸脱することなく、基板チャッキングおよびバイアス補償モジュールが追加のまたは異なる構成要素を含み得ることが想到される。

図９は、基板支持体アセンブリ１０４の基板電極１０９および／またはエッジリング電極１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路９００の一実施形態を示す概略回路図である。回路９００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣパルス電圧源１５９、１６１であることができる。主パルサ５０２は、ＩＥＤＦ幅制御モジュール９０２（例えば、図４Ｄの第２のパワーモジュール）に結合される。

ＩＥＤＦ幅制御モジュール９０２は、スイッチ９０６と並列で結合されたＴＴＬ信号９０４を含む回路としてモデル化されてもよい。ＴＴＬ信号９０４は接地９１６にも直列で結合される。スイッチ９０６は並列でダイオード９０８に結合される。ＴＴＬ信号９０４、スイッチ９０６、およびダイオード９０８の組み合わせは、基板チャッキングおよびバイアス補償モジュール９２０が回路の別の部分に接続されるかどうかを制御する。基板チャッキングおよびバイアス補償モジュール９２０は、抵抗器９２２およびＤＣ電圧源９２４に並列で結合された容量９２６を含む回路である。基板チャッキングおよびバイアス補償モジュール９２０は、ＴＴＬ信号９０４、スイッチ９０６、およびダイオード９０８のアセンブリと直列で結合される。基板チャッキングおよびバイアス補償モジュール９２０ならびにスイッチ９０６は全体として、抵抗器９１２と直列のＤＣ電圧源９１０に並列で結合され、また任意のキャパシタ９１４に並列で接続される。ダイオード９０８は、スイッチ９０６とＤＣ電圧源９１０および９２４とを保護するフライバックダイオードである。

容量５３６は、浮遊容量５３８とプラズマシース５４０との間に存在してもよく、それが例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。ＩＥＤＦ幅制御モジュール９０２ならびに基板チャッキングおよびバイアス補償モジュール９２０は両方とも、基板電極１０９および／またはエッジリング電極１１１のどちらかに結合される。ＩＥＤＦ幅制御モジュール９０２は浮遊容量５３８にも結合される。プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。

使用の際、図９に示される構成の場合、ＤＣ電圧源９１０は抵抗器９１２とともに、イオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ９０６は、図５Ｂに示されるように、主パルサ５０２と同期されたＴＴＬ信号９０４によって制御することができる。スイッチ９０６は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ５１２は、シース崩壊段階の間は閉じたままにすることができ、それにより、基板チャッキングおよびバイアス補償モジュール９２０が回路の別の部分に接続され、基板チャッキング電圧をセットポイントにリセットする。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階において、ＤＣ電圧源９１０が機能してＩＥＤＦを変調するように、スイッチ９０６を開くことができる。任意のキャパシタ９１４は、ＤＣ電圧源９１０に対する基板電圧波形の感度を調節するのに使用することができる。図９の制御メカニズムは上述した図６Ｂと同様である。１つの違いはキャパシタＣ４が取り除かれていることである。

図１０は、基板支持体アセンブリ１０４の電極１０９、１１１を駆動する、エッジリング電圧制御回路／基板電圧制御回路１０００の一実施形態を示す概略回路図である。回路１０００は、各イオン電流位相の始まりに基板電圧をリセットする（図３Ａの電圧ドループに相当）主パルサ５０２を含む。主パルサ５０２は、接地５０１に結合された第１または第２の整形ＤＣパルス電圧源１５９、１６１であることができる。主パルサ５０２は、ＩＥＤＦ幅制御モジュール１００２（例えば、図４Ｄの第２のパワーモジュール）に結合される。

ＩＥＤＦ幅制御モジュール１００２は、スイッチ９０６と並列で結合されたＴＴＬ信号９０４を含む回路としてモデル化されてもよい。ＴＴＬ信号９０４は接地９１６にも直列で結合される。スイッチ９０６は並列でダイオード９０８に結合される。ＴＴＬ信号９０４、スイッチ９０６、およびダイオード９０８の組み合わせは、基板チャッキングおよびバイアス補償モジュールが回路の別の部分に接続されるかどうかを制御する。基板チャッキングおよびバイアス補償モジュール９２０は、抵抗器９２２およびＤＣ電圧源９２４に並列で結合された容量９２６を含む回路である。ダイオード９０８は、スイッチ、ＤＣ電圧源９１０、およびＤＣ電圧源９２４を保護するフライバックダイオードである。基板チャッキングおよびバイアス補償モジュール９２０は、ＴＴＬ信号９０４、スイッチ９０６、およびダイオード９０８のアセンブリと直列で結合される。基板チャッキングおよびバイアス補償モジュール９２０ならびにスイッチ９０６は全体として、ＤＣパルス電圧源１００４に並列で、また任意のキャパシタ９１４に並列で結合される。

容量５３６は、浮遊容量５３８とプラズマシース５４０との間に存在してもよく、それが例えば、基板電極１０９と基板との間、またはエッジリング電極１１１とエッジリングとの間のインピーダンスであることができる。ＩＥＤＦ幅制御モジュール１００２ならびに基板チャッキングおよびバイアス補償モジュール９２０は両方とも、基板電極１０９および／またはエッジリング電極１１１のどちらかに結合される。ＩＥＤＦ幅制御モジュール１００２は浮遊容量５３８にも結合される。プラズマシース５４０は、電流源５４４と並列に結合されたシース容量５４２と、接地５４８に結合されたダイオード５４６とを備える回路として、モデル化（プラズマシースモデル）されてもよい。

使用の際、図１０に示される構成の場合、ＤＣ電圧源９１０が抵抗器９１２とともに、イオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する、図９に示される構成とは対照的に、整形ＤＣパルス電圧源１００４がイオン電流段階における電圧波形の傾斜を制御する能動ノブとして作用する。スイッチ９０６は、図５Ｂのプロットに示されるように、主パルサ５０２と同期されたＴＴＬ信号９０４によって制御することができる。スイッチ９０６は、主パルサ５０２の電圧が上昇してシース崩壊段階に入る前に閉じることができる。スイッチ５１２は、シース崩壊段階の間は閉じたままにすることができ、それにより、基板チャッキングおよびバイアス補償モジュールが回路の別の部分に接続され、基板チャッキング電圧をセットポイントにリセットする。主パルサ５０２の電圧が降下してイオン電流段階に入った後、イオン電流段階において、ＤＣ電圧源９１０が機能してＩＥＤＦを変調するように、スイッチ９０６を開くことができる。任意のキャパシタ９１４は、整形ＤＣパルス電圧源１００４に対する基板電圧波形の感度を調節するのに使用することができる。

図１０の制御メカニズムは図５Ａと同様である。１つの違いはキャパシタＣ４が取り除かれていることである。別の違いは、シース崩壊段階における整形ＤＣパルス電圧源１００４の出力電圧が、図５Ｅのトレース５８２（正のチャッキング電圧）およびトレース５８６（負のチャッキング電圧）のように、ゼロではなく基板チャッキングおよびバイアス補償モジュール９２０の出力電圧で保たれている点である。

方法例
図１１は、本開示の少なくとも一実施形態による、エッジリングＩＥＤＦ幅制御回路１５５および／または基板ＩＥＤＦ幅制御回路１５８を使用してＩＥＤＦ幅を制御する方法１１００のフローチャートである。方法１１００は、図５～図１０に示される回路構成のうち１つまたは複数を使用して実現することができる。方法１１００はまた、処理チャンバ１００または処理チャンバ２００を操作する方法を提供する。

方法１１００は、パワーモジュール（例えば、ＩＥＤＦ幅制御モジュール）に結合された主パルサ（例えば、主パルサ５０２）を作動する、即ち電源を入れることによって、好適な処理チャンバに電圧を印加するかまたは別の方法で導入することで始まる。ここで、電圧は、基板電極、例えば基板電極１０９、および／またはエッジリング電極、例えばエッジリング電極１１１に導入される。基板電極および／またはエッジリング電極に対するバイアス電圧は、イオン電流段階において発達し、例えば、シース電圧にイオンの電荷を掛けた積のエネルギーでイオンを加速させる。無衝突シースモデルでは、イオンのほとんどが、基板電極および／またはエッジリング電極に衝撃するときにこの最大エネルギーに達することができる。しかしながら、例えば、イオン電流が正電荷を基板電極および／またはエッジリング電極上に堆積させることにより、基板電極および／またはエッジリング電極の電圧が時間とともに増加して、シース電圧を低減させ、イオンエネルギーを拡散させる。

動作１１１０で、パワーモジュール（例えば、ＩＥＤＦ幅制御モジュール）の電流、および／またはＩＥＤＦ幅制御モジュールの電圧もしくは電圧微分を、２つ以上の条件下で測定して、シース容量Ｃ１および／またはイオン電流Ｉ０が決定される。ここで、測定される電流は、図５Ａ、図６Ａ、図７、および図８のキャパシタＣ４を通る電流である、電流Ｉ４であることができる。加えてまたは代わりに、測定される電流は、図９および図１０の主パルサの出力電流であることができる。電圧微分はｄＶ３／ｄｔであることができる。測定はイオン電流段階で実施することができる。２つ以上の条件は、ＩＥＤＦ幅制御モジュールの能動ノブ（例えば、ＤＣ電圧源Ｖ０および／または整形ＤＣパルス電圧源ｄＶ１／ｄｔ）を、２つの異なる値に設定することによって達成することができる。

一例として、図５、図８、および図１０の構成の場合、整形ＤＣパルス電圧源は、イオン電流段階における任意の２つの異なる傾斜ｄＶ１／ｄｔに設定することができる。別の例として、図６、図７、および図９の構成の場合、Ｉ４がＤＣ電圧Ｖ０に影響を受ける場合、Ｉ４をある地点までモニタリングしながらＤＣ電圧Ｖ０を徐々に増加させることができる。このＤＣ電圧は閾値電圧Ｖｔｈである。ＤＣ電圧源Ｖ０に対する２つのセットポイントのうち少なくとも一方はＶｔｈよりも大きい。つまり、ＩＥＤＦ幅制御モジュールの電流、ＩＥＤＦ幅制御モジュールの電圧もしくは電圧微分、または両方を測定することは、ＤＣ電圧源、整形ＤＣパルス電圧源、または両方を第１の値に設定することと、ＤＣ電圧源、整形ＤＣパルス電圧源、または両方を第２の値に設定することとを含む。

動作１１１５で、図５、図８、および図１０の構成の場合は式（６）および式（７）、または図６、図７、および図９の構成の場合は式（１９）および式（２０）に基づいて、イオン電流Ｉ０およびシース容量Ｃ１が計算される。計算に対する入力値は次の通りである。Ｉ３＝Ｃ３×ｄＶ３／ｄｔ；Ｉ３’＝Ｃ３×ｄＶ３’／ｄｔ；およびＩ４、Ｉ４’。Ｃ３およびＣ３’の値は分かっており、ｄＶ３／ｄｔ、ｄＶ３’／ｄｔ、Ｉ４、およびＩ４’の値は動作１１１０で測定される。そのため、Ｉ３およびＩ３’を計算することができる。

動作１１２０で、主パルサのＤＣ電圧（Ｖ０）に対する所望のセットポイント、ＩＥＤＦ幅制御モジュールの電圧（Ｖ１）もしくは電圧微分（ｄＶ１／ｄｔ）に対する所望のセットポイント、または両方が、標的ＩＥＤＦ幅（ΔＶ）を達成するように決定される。この決定は、例えば、ユーザ指定のイオンエネルギー分布幅（ΔＶ）を達成するようなＩＥＤＦ幅制御モジュールの所望の設定を決定することに基づく。主パルサのＤＣ電圧（Ｖ０）および整形ＤＣパルス電圧（Ｖ１）の傾斜（ｄＶ１／ｄｔ）はそれぞれ、式（２３）および式（９）から決定することができる。動作１１２５で、ＩＥＤＦ幅制御モジュールのＤＣ電圧（Ｖ０）および／または電圧（Ｖ１）または電圧微分（ｄＶ１／ｄｔ）が、決定されたセットポイントに合わせて調節される。

ＩＥＤＦを制御する従来のプロセスとは対照的に、本明細書に記載する方法は、ＩＥＤＦ幅制御モジュールの所望のセットポイントを決定するのにルーピングを含まない。しかしながら、いくつかの実施形態では、ルーピングを使用して所望のセットポイントを決定することができる。かかる実施形態では、コントローラは、イオン電流段階でＩ４およびＶ３をモニタリングして、プラズマ条件のあらゆる変化を検出し、ＩＥＤＦ幅制御モジュールのセットポイントを適宜調節することができる。

本明細書に記載する方法および装置、例えば回路は、パルスＤＣ基板電圧の波形の形状（例えば、狭い、または調節可能な幅）に対する制御を可能にする。本明細書に記載する実施形態はさらに、例えば、単エネルギーイオン加速を含むイオンエネルギー分布に対する制御を可能にする。

上述の全体説明および特定の実施形態から明白であるように、本開示の形態について例証し記載してきたが、本開示の趣旨および範囲から逸脱することなく、様々な修正を行うことができる。したがって、本開示はそれによる限定を意図しない。同様に、「備える」という用語は「含む」という用語と同義とみなされる。同様に、構成、要素、または要素群の後に移行句「備える」が続く場合は常に、同じ構成または要素群が、構成、要素、または複数の要素を列挙する前あるいは後に、「本質的に～から成る」、「～から成る」、「～から成る群から選択される」、または「である」という移行句を伴う場合も想到していることが理解される。

上記は本開示の実施例を対象とするが、本開示の基本的範囲から逸脱することなく、本開示の他の実施例およびさらなる実施例が考案されてもよく、その範囲は後続の特許請求の範囲によって決定される。

Claims (20)

1. イオンエネルギー分布関数（ＩＥＤＦ）の幅を制御する方法であって、
   ＩＥＤＦ幅制御モジュールに結合された主パルサを作動することによって、処理チャンバの電極に電圧を導入することと、
   前記ＩＥＤＦ幅制御モジュールの電流、および前記ＩＥＤＦ幅制御モジュールの電圧または電圧微分を測定することと、
   前記ＩＥＤＦ幅制御モジュールの前記電流および前記電圧または前記電圧微分に基づいて、前記処理チャンバのイオン電流および前記処理チャンバの容量を計算することと、
   前記主パルサのＤＣ電圧に対するセットポイント、前記ＩＥＤＦ幅制御モジュールの電圧もしくは電圧微分に対するセットポイント、または両方を決定することと、
   前記主パルサの前記ＤＣ電圧、前記ＩＥＤＦ幅制御モジュールの前記電圧もしくは前記電圧微分、または両方を、決定した前記セットポイントに合わせて調節して、前記ＩＥＤＦの前記幅を制御することとを含む、方法。
2. 前記電極が基板電極である、請求項１に記載の方法。
3. 前記電極がエッジリング電極である、請求項１に記載の方法。
4. 前記ＩＥＤＦ幅制御モジュールの電流および前記ＩＥＤＦ幅制御モジュールの電圧微分を測定することが、
   前記ＩＥＤＦ幅制御モジュールのＤＣ電圧を２つの異なる値に設定することと、
   前記ＩＥＤＦ幅制御モジュールの電圧または電圧微分を２つの異なる値に設定することとを含む、請求項１に記載の方法。
5. 基板電圧を基板に印加する基板電極と、
   エッジリング電圧をエッジリングに印加するエッジリング電極と、
   前記基板電極に結合された基板電圧制御回路と、
   前記エッジリング電極に結合されたエッジリング電圧制御回路とを備え、
   前記基板電極が、前記基板に達するイオンのエネルギー分布関数幅を能動的に制御するように構成された、パワーモジュールに結合されるか、
   前記エッジリング電極が、前記エッジリングに達するイオンのエネルギー分布関数幅を能動的に制御するように構成された、パワーモジュールに結合されるか、あるいは、
   それらの組み合わせであり、
   前記基板電圧制御回路、前記エッジリング電圧制御回路、または両方が、電流リターンパスに結合された主パルサを備え、前記電流リターンパスが、前記パワーモジュールおよび処理チャンバに結合され、前記パワーモジュールが、電圧源、電流源、またはそれらの組み合わせを備える、基板支持体。
6. 前記基板電極のみが前記パワーモジュールに結合される、請求項５に記載の基板支持体。
7. 前記エッジリング電極のみが前記パワーモジュールに結合される、請求項５に記載の基板支持体。
8. 前記パワーモジュールが、スイッチ、任意のダイオード、および整形ＤＣパルス電圧源と並列で結合されたトランジスタトランジスタロジック信号を備える、請求項５に記載の基板支持体。
9. 前記整形ＤＣパルス電圧源が、前記基板電圧の電圧波形の傾斜、前記エッジリング電圧の電圧波形の傾斜、またはそれらの組み合わせを制御する、請求項８に記載の基板支持体。
10. 前記パワーモジュールが、スイッチと並列で結合されたトランジスタトランジスタロジック信号と、ダイオードと、抵抗器と直列で結合されたＤＣ電圧源とを備える、請求項５に記載の基板支持体。
11. 前記抵抗器と直列で結合された前記ＤＣ電圧源が、前記基板電圧の電圧波形の傾斜、前記エッジリング電圧の電圧波形の傾斜、またはそれらの組み合わせを制御する、請求項１０に記載の基板支持体。
12. 基板電圧を基板に印加する基板電極と、
    エッジリング電圧をエッジリングに印加するエッジリング電極と、
    前記基板電極に結合された基板電圧制御回路と、
    前記エッジリング電極に結合されたエッジリング電圧制御回路と、を備え、
    前記基板電極が、前記基板に達するイオンのエネルギー分布関数幅を能動的に制御するように構成された、パワーモジュールに結合されるか、
    前記エッジリング電極が、前記エッジリングに達するイオンのエネルギー分布関数幅を能動的に制御するように構成された、パワーモジュールに結合されるか、
    それらの組み合わせであり、
    前記基板電圧制御回路、前記エッジリング電圧制御回路、または両方が、
    前記パワーモジュールに結合された主パルサであって、前記パワーモジュールが処理チャンバに結合され、前記パワーモジュールが、電圧源、電流源、またはそれらの組み合わせを備える、主パルサか、あるいは、
    前記パワーモジュールに結合された主パルサであって、前記パワーモジュールが処理チャンバに結合され、前記パワーモジュールが、基板チャッキングおよびバイアス補償モジュールと並列であり、前記パワーモジュールが、電圧源、電流源、またはそれらの組み合わせを備える、主パルサを備える、基板支持体。
13. 阻止容量が前記主パルサおよび前記パワーモジュールの両方に結合される、請求項１２に記載の基板支持体。
14. 前記基板電極のみが前記パワーモジュールに結合される、請求項１２に記載の基板支持体。
15. 前記エッジリング電極のみが前記パワーモジュールに結合される、請求項１２に記載の基板支持体。
16. 前記パワーモジュールが、スイッチと並列で結合されたトランジスタトランジスタロジック信号を備え、前記スイッチがダイオード及びＤＣ電圧源と並列で結合され、前記ＤＣ電圧源が抵抗器と直列で結合された、請求項１２に記載の基板支持体。
17. 前記抵抗器と直列で結合された前記ＤＣ電圧源が、前記基板電圧の電圧波形の傾斜、前記エッジリング電圧の電圧波形の傾斜、またはそれらの組み合わせを制御する、請求項１６に記載の基板支持体。
18. 前記パワーモジュールが、スイッチと並列で結合されたトランジスタトランジスタロジック信号を備え、前記スイッチがダイオード及び整形ＤＣパルス電圧源と並列で結合された、請求項１２に記載の基板支持体。
19. 前記整形ＤＣパルス電圧源が、前記基板電圧の電圧波形の傾斜を制御する、請求項１８に記載の基板支持体。
20. 前記整形ＤＣパルス電圧源が、前記エッジリング電圧の電圧波形の傾斜を制御する、請求項１８に記載の基板支持体。

Images