TW200952336A - High-speed low-power latches - Google Patents

High-speed low-power latches Download PDF

Info

Publication number
TW200952336A
TW200952336A TW098116316A TW98116316A TW200952336A TW 200952336 A TW200952336 A TW 200952336A TW 098116316 A TW098116316 A TW 098116316A TW 98116316 A TW98116316 A TW 98116316A TW 200952336 A TW200952336 A TW 200952336A
Authority
TW
Taiwan
Prior art keywords
signal
transistors
rail
transistor
latch
Prior art date
Application number
TW098116316A
Other languages
English (en)
Inventor
Kun Zhang
Harish Muthali
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200952336A publication Critical patent/TW200952336A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Description

200952336 六、發明說明： 【發明所屬之技術領域】 本揭示案大體而言係關於電子器件，且更具體言之，係 關於鎖存器。 【先前技術】 鎖存器為-可儲存—位元之資訊且可由時脈信號或某一 其他控制k冑來控制的電路。鎖存器可具有兩種操作模 ❹ 式.追蹤模式及保持模式，操作模式可藉由時脈信號來選 擇。亦可用其他名稱來指代此等操作模式。在追縱模式期 間（例如，當時脈信號處於邏輯高時），鎖存器之輸出可跟 ，輸入l號。舉例而言’當時脈信號轉變至邏輯低時，鎖 ==獲資料值。在保持模式„(例如，#時脈信號 ^於料㈣），可料㈣隸且將其提供至鎖存器之 輸出端。亦可藉由時脈作號 緣來觸發鎖存^ _、上升邊緣或下降邊 鎖存器。常心各種電路及應用卜舉例Μ，鎖存器可 :刀頻盗中’分頻器常用於接收器及傳輸器令。分頻器 可自—壓控振盪器（VCO)接收一 〇
分頻為Ν分之-，且脖具^镜、將該VC〇信號 之頻^、 且&供—具有相彻信狀頻率的1/N 頻器信號’其^可為—整數或非整數值。因 马VCO信號可具有一高 口 高逮鎖存器。 4革’所以非常需要消耗低功率之 【發明内容】 本文中描述可用於各種電路及應用之高速低功率鎖存 I4〇437.d〇c 200952336 器。在-態樣中高速低功率鎖存器包括第_組、第二 組及第三組電晶體。該第一組電晶體基於一具有非軌至軌 或軌至軌電壓擺動之時脈信號而為該鎖存器選擇_追縱模 式或-保持模式。該第二組電晶體在該追蹤模式期間基於 -輸入信號而捕獲-資料值且提供一輸出信號。該第三組 電晶體在該保持模式期間儲存該資料值且提供該輸出信 號。該輸人錢及該輸出㈣具有軌至㈣壓㈣。該時 脈k號及該輸入信號及該輸出信號可為差動信號。 在-設計中’該第-組包括基於該時脈信號而啟用或停 用的至少一下拉電晶體及/或至少一上拉電晶體。在一設 計中’該第二組包括第—及第二開關電晶豸，其分別接收 非反相及反㈣入信號且分別提供反相及非反相輸出信 號。該第二組可包括額外的開關電晶體。在一設計中，該 第三組包括耦接作為一第一反相器之第一及第二鎖存電晶 體和耗接作為-第二反相器之第三及第四鎖存電晶體。該 第一反相器與該第二反相器交叉耦接。 在另一態樣中，一分頻器包括串聯耦接之多個鎖存器。 每一鎖存器接收一具有非軌至軌電壓擺動之時脈信號且提 供一具有軌至軌電壓擺動之輸出信號。該多個鎖存器將該 時脈信號分頻且提供一具有一為該時脈信號之頻率的一分 率之頻率的分頻器信號。 在又一態樣中’一信號產生器包括至少一鎖存器及一執 行自動工作循環調整之控制電路。該至少一鎖存器接收一 時脈信號且產生—輸出信號。該控制電路感測一自該輸出 140437.doc 200952336 乜號‘出的反饋信號之工作循環。該控制電路接著產生一 控制信冑來調整該至少-鎖#器之操作以獲得該反饋信號 之50%的工作循環。在一設計中，該信號產生器進一步包 括接收一振盪器k號且提供該時脈信號之偏壓電路。該 、控制電路提供一偏壓電壓作為該控制信號，且該時脈信號 具有一由該偏壓電壓確定之直流（DC)位準。該工作循環可 藉由基於該時脈信號之DC位準而接通該至少一鎖存器中 0 之至少一電晶體使其較強或較弱來調整。 下面將更詳細地描述本揭示案之各種態樣及特徵。 【實施方式】 本文中所描述之高速低功率鎖存器可用於各種電路及應 用。為清楚起見，下文描述高速低功率鎖存器在分頻器中 之例示性使用。 圖1展示可為一接收器或一傳輸器之部分的L〇信號產生 器100之一設計的方塊圖。在[〇信號產生器100内，vc〇 ❹ 110產生一頻率為f〇之VCO信號。分頻器uo對該vc〇信號 進行二分之一分頻且提供一具有fQ/2頻率之分頻器信號。 在分頻器120内，電壓位準移位器122接收該vc〇信號，使 DC位準移位且/或改變該VCO信號之振幅，且提供一時脈 k號。鎖存器124與126串聯耦接。鎖存器124之資料輸入 端叙接至鎖存器126之一反相資料輸出端，且鎖存器124之 時脈輸入端接收該時脈信號。鎖存器126之資料輸入端輕 接至鎖存器126之一資料輸出端，鎖存器126之時脈輸入端 接收該時脈信號，且鎖存器126之資料輸出端提供該分頻 140437.doc 200952336 器信號。驅動器（DRV)130接收該分頻器信號且將一 l〇信 號提供給混頻器140。對於傳輸器，混頻器j 4〇用該信 號升頻轉換一基頻輸入信號且提供一經升頻轉換之輸出信 號。對於接收器，混頻器140用該！X)信號降頻轉換一射頻 (RF)輸入信號且提供一經降頻轉換之輸出信號。 諸如圖1中之分頻器120的高速分頻器通常用於通信系統 中且通常消耗大量功率。在許多通信系統中，分頻器用於 對VCO信號進行分頻且產生供混頻器使用之L〇信號，例 如，如圖1所示。該等vco信號通常具有非軌至執電壓擺 動’而β亥等LO信號通常具有執至軌電壓擺動。軌至軌電 壓擺動指代在高（VDD)電源電壓與可為電路接地（―心 ground)的低（Vss)電源電壓之間的電壓擺動。非軌至軌電 壓擺動指代在自VDD至Vss之範圍的一分率以上的電壓擺 動。 大。(^刀S知鎖存器以相同的輸入及輸出電壓擺動操作。 舉例而5 ’ CML鎖存II接收—非軌至軌時脈信號^產生一 ㈣至軌輸出信號。C聰靜態鎖存器接收—軌至軌時脈 k號且產生-軌至軌輸出信號。電壓位準移位器可用於將 -非軌至軌信號轉換成一軌至軌信號。舉例而言，電壓位 準移位器可將一非軌至軌vc〇信號轉換成一用於_靜 態鎖存器之軌至軌時脈信號’如圖】所示。或者，電壓位 =位器可將—來自CML鎖存器之非軌至軌輸出信號轉換 軌至好㈣信未圖示）。在任㈣況下，電 位準移位器通常消耗大量功率，尤其在高頻率情況下。 140437.doc 200952336 圖2A展示可用於分頻器之CML鎖存器200的示意圖。在 〇]^[鎖存器200内，：^通道金氧半導體（：^^[〇8)電晶體212及 222之源極耦接至節點a且該等電晶體之閘極分別耦接至一 時脈（CLK)輸入端及一反相時脈（CLKB)輸入端。電流源 210耦接在節點A與電路接地之間。 NMOS電晶體214及216之源極耦接至NMOS電晶體212之 汲極，NMOS電晶體214及216之閘極分別耦接至一資料（D) 輸入端及一反相資料（5)輸入端，且NMOS電晶體214及216 之汲極分別耦接至一反相資料（δ)輸出端及一資料（Q)輸出 端。NMOS電晶體224及226之源極耦接至NMOS電晶體222 之汲極，NMOS電晶體224及226之閘極分別耦接至Q輸出 端及δ輸出端，且NMOS電晶體224及226之汲極分別耦接 至δ輸出端及Q輸出端。電阻器218耦接在VDD電源與Θ輸出 端之間，且電阻器228耦接在VDD電源與Q輸出端之間。 CML鎖存器200操作如下。在追蹤模式下，NMOS電晶 體212接通，NMOS電晶體222斷開，且Q及δ輸出端處之電 壓由D及5輸入端上之差動輸入信號來確定。在保持模式 下，NMOS電晶體212斷開，NMOS電晶體222接通，且 NMOS電晶體224及226維持Q及冱輸出端處之電壓。電流源 210在任何給定時刻為NMOS電晶體214及216或NMOS電晶 體224及226提供偏壓電流。CML鎖存器200因此一直消耗 功率。CML鎖存器200的CLK及CLKB輸入端處之差動時脈 信號、D及5輸入端處之差動輸入信號及Q及δ輸出端處之 差動輸出信號為非軌至軌信號。舉例而言，在1.3伏特（V) 140437.doc 200952336 的電源電壓下，時脈信號可介於0.3 V至1.0 V之間，且輸 入信號及輸出信號可介於0.8 V至1.3 V之間。 CML鎖存器200具有若干缺點。首先，CML鎖存器200接 受一非執至執時脈信號且提供一非執至軌輸出信號。需要 一電壓位準移位器以將該非軌至軌輸出信號轉換成一軌至 軌輸出信號。其次，CML鎖存器200為良好效率而消耗高 功率。 圖2B展示亦可用於分頻器之CMOS靜態鎖存器250的示 意圖。在CMOS靜態鎖存器250内，NMOS電晶體252之源 極耦接至電路接地且其閘極耦接至一時脈輸入端。NMOS 電晶體254之源極耦接至NMOS電晶體252之汲極，NMOS 電晶體254之閘極耦接至一資料輸入端，且NMOS電晶體 254之汲極耦接至一資料輸出端。P通道MOS(PMOS)電晶 體256之閘極耦接至資料輸入端且該電晶體之汲極耦接至 資料輸出端。PMOS電晶體258之源極耦接至VDD電源，該 電晶體之閘極耦接至一反相時脈輸入端，且該電晶體之汲 極耦接至PMOS電晶體256之源極。 CMOS靜態鎖存器250操作如下。在追蹤模式下，MOS電 晶體252及258接通，且Q輸出端處之輸出信號由D輸入端 處之輸入信號來確定。在保持模式下，MOS電晶體252及 258斷開，且輸出信號由Q輸出端處之電容性負載來維持。 歸因於電容性負載中之漏電流，CMOS靜態鎖存器250可能 不可以低頻率來操作。 CMOS靜態鎖存器250具有若干缺點。首先，CMOS靜態 140437.doc •10· 200952336 鎖存器25 0接受一軌至軌時脈信號。需要一電壓位準移位 器以將一非軌至軌VCO信號轉換成一軌至軌時脈信號，如 圖1所示。其次，CMOS靜態鎖存器250產生一單端輸出信 號，且一些應用需要一差動輸出信號。 在一態樣中，本文中描述可接受一非軌至執或軌至執時 脈信號且提供一執至軌差動輸出信號之高速低功率鎖存 _ 器。此等鎖存器不需要電壓位準移位器。下文描述高速低 功率鎖存器之若干設計。 圖3 A展示高速低功率鎖存器3 00之一設計的示意圖。在 鎖存器300内，NMOS電晶體M0 3 10之源極耦接至電路接 地，該電晶體之閘極耦接至一 CLK輸入端，且該電晶體之 汲極耦接至節點X。NMOS電晶體M6 3 12之源極耦接至節 點X，該電晶體之閘極耦接至一 D輸入端，且該電晶體之 汲極耦接至一 δ輸出端。PMOS電晶體M7 3 14之源極耦接 至節點Υ，該電晶體之閘極耦接至D輸入端，且該電晶體 φ 之汲極耦接至δ輸出端。NMOS電晶體Μ8 322之源極耦接 至節點X，該電晶體之閘極耦接至一万輸入端，且該電晶 體之汲極耦接至一 Q輸出端。PMOS電晶體M9 3 24之源極 耦接至節點Y，該電晶體之閘極耦接至万輸入端，且該電 ' 晶體之汲極耦接至Q輸出端。PMOS電晶體Ml 350之源極 耗接至Vdd電源’該電晶體之閘極柄接至CLKB輸入端，且 該電晶體之汲極耦接至節點Y。 NMOS電晶體M2 332及PMOS電晶體M3 334耦接作為反 相器330，且該等電晶體之閘極耦接在一起且耦接至Q輸出 140437.doc 11 200952336 端，其汲極耦接在一起且耦接至㊂輸出端，且其源極分別 耦接至電路接地及VDD電源。NMOS電晶體M4 342及PMOS 電晶體M5 344耦接作為反相器340，且該等電晶體之閘極 耦接在一起且耦接至Θ輸出端，其汲極耦接在一起且耦接 至Q輸出端，且其源極分別耦接至電路接地及VDD電源。 反相器33 0及340交叉耦接，且每一反相器之輸出端耦接至 另一反相器之輸入端。 鎖存器300接收一由分別CLK及CLKB輸入端處之一非反 相時脈（Clockp)信號及一反相時脈（Clockn)信號組成的差 動時脈信號。Clockp信號及Clockn信號亦被稱為互補時脈 信號。Clockp信號及Clockn信號可具有非軌至軌或軌至軌 電壓擺動且亦可具有相同或不同DC位準。鎖存器300亦接 收一由分別D及5輸入端處之一非反相輸入（Dinp)信號及一 反相輸入（Dinn)信號組成的差動輸入信號。鎖存器300提供 一由分別Q及δ輸出端處之一非反相輸出（Qoutp)信號及一 反相輸出（Qoutn)信號組成的差動輸出信號。該等互補輸入 信號及該等互補輸出信號可具有軌至軌電壓擺動。 鎖存器300包括以下三組電晶體： •第一組下拉電晶體M0及上拉電晶體Ml; •第二組開關電晶體M6至M9 ;及 •第三組鎖存電晶體M2至M5。 鎖存器300操作如下。當CLK輸入在追蹤模式期間為高 時，下拉電晶體M0及上拉電晶體Ml接通且比鎖存電晶體 M2至M5強。開關電晶體M6至M9根據D及5輸入端處之互 140437.doc -12- 200952336 補輸入信號而設定輸出端。該等鎖存電晶體將仪㊂ 輸出端處之電壓放大至軌至軌位準。輸出因此在追 蹤模式期間追蹤D及5輸入端上之電壓。當咖輸入自高 轉變至低時，I亥等鎖存電晶體捕獲輪出端處之資料 值。當CLK輸入在保持模式期間為低時，下拉電晶體副及 上拉電晶體Ml部分斷開且比鎖存電晶體弱。該等鎖存電 晶體接著根據所捕獲之資料值來維持卩及3輸出。
第-組下拉電晶體及上拉電晶體因此基於時脈信號來控 制鎖存器300是以追蹤模式操作還是以保持模式操作。第 二組開關電晶體在追蹤模式㈣基於輸人信號而確定鎖存 器300之一資料值。第三組鎖存電晶體在追蹤模式期間提 供信號放大且在保持模式期間儲存該資料值。第二組開關 電晶體在追蹤模式期間提供輸出信號，且第三組鎖存電晶 體在保持模式期間提供輸出信號。 圖3B展示高速低功率鎖存器3〇2之一設計的示意圖。在 鎖存器302内，MOS電晶體31〇至344如上文關於圖3A所描 述地麵接，且具有以下不同之處。PMOS電晶體μια 314 之閘極耦接至CLKB輸入端且該電晶體之源極耦接至Vdd電 源。PMOS電晶體M1B 324之閘極耦接至CLKB輸入端且該 電晶體之源極耦接至VDD電源^ PMOS電晶體350在鎖存器 3 02中被省略。 鎖存器302包括以下三組電晶體： •第一組下拉電晶體M0及上拉電晶體M1A及M1B， •第二組開關電晶體M6及M8，及 140437.doc • 13 - 200952336 •第三組鎖存電晶體M2至M5。 鎖存器302以與圖3A中之鎖存器300類似的方式操作。當 CLK輸入在追蹤模式期間為高時’下拉電晶體M〇及上拉電 晶體M1A及M1B接通且比鎖存電晶體M2至M5強。Q及2輸 出係由開關電晶體M6及M8根據D及；0輸入端處之互補輸入 信號而設定且由該等鎖存電晶體放大至軌至軌位準°當 CLK輸入自高轉變至低時，該等鎖存電晶體捕獲〇及0輸 出端處之資料值。當CLK輸入為低時，該等鎖存電晶體在 保持模式期間根據所捕獲之資料值來維持Q及3輸出° 圖3C展示高速低功率鎖存器304之一設計的示意圖。在 鎖存器304内，MOS電晶體312至350如上文關於圖3Α所描 述地耦接，且具有以下不同之處。NMOS電晶體Μ0Α 312 及NMOS電晶體ΜΟΒ 322之閘極耦接至CLK輸入端且該等 電晶體之源極耦接至電路接地。NMOS電晶體3 10在鎖存器 304中被省略。 鎖存器304包括以下三組電晶體： •第一組下拉電晶體Μ0Α及ΜΟΒ及上拉電晶體Ml; •第二組開關電晶體M7及M9 ;及 •第三組鎖存電晶體M2至M5。 鎖存器304以與圖3A中之鎖存器300類似的方式操作。當 CLK輸入在追縱模式期間為南時，下拉電晶體M0A及MOB 及上拉電晶體Ml接通且比鎖存電晶體M2至M5強。Q及㊁ 輸出係由開關電晶體M7及M9根據D及5輸入端處之互補輸 入信號而設定且藉由該等鎖存電晶體放大至軌至執位準。 140437.doc •14· 200952336 當CLK輸入自高轉變至低時，該等鎖存電晶體捕獲q及㊁ 輸出端處之資料值。當CLK輸入為低時，該等鎖存電晶體 在保持模式期間根據所捕獲之資料值來維持Q及㊂輸出。 圏3D展示高速低功率鎖存器3 〇6之一設計的示意圖。除 在鎖存器306中被省略之PMOS電晶體334及344以外，鎖存 器306包括圖3B中之鎖存器302中的所有MOS電晶體。 鎖存器306包括以下三組電晶體： @ •第一組下拉電晶體M0及上拉電晶體M1A及M1B， •第一組開關電晶體Μ6及Μ8，及 •第三組鎖存電晶體M2及Μ4。 鎖存器306以與圖3Β中之鎖存器302類似的方式操作。在 追蹤模式期間，鎖存電晶體M2及Μ4可針對高至低轉變提 供放大。在保持模式期間，該等鎖存電晶體根據所捕獲之 資料值來維持Q及&輸出。 圈3Ε展示高速低功率鎖存器3〇8之一設計的示意圖。除 _ 在鎖存器308中被省略之NMOS電晶體332及342以外，鎖存 器308包括圖3Β中之鎖存器3〇2中的所有河〇8電晶體。 • 鎖存器308包括以下三組電晶體： 第—組下拉電晶體Μ〇及上拉電晶體mi Α及Ml Β， •第二組開關電晶體M6及M8，及 •第三組鎖存電晶體M3至。 鎖存器308以與圖3B中之鎖存器3〇2類似的方式操作。在 追蹤模式期間，鎖存電晶體M3及M5可針對低至高轉變提 供放大。在保持模式期間，該等鎖存電晶體根據所捕獲之 140437.doc •15- 200952336 資料值來維持Q輸出及輸出。 圖3A至圖3E展示高速低功率鎖存器之五種實例 此等鎖存器可以高速度及寬頻率範圍操作。開^晶體 及鎖存電晶體M^M5可像開關一樣操作且 小的刪電晶體。此可接著減小Q及δ輸出端處之寄生電 容且允許該等鎖存器以高頻率操作。此等鎖存器亦可 功率消耗放大-非軌至軌時脈信號且提供軌至軌數位产 號。此等鎖存器亦可提供一可為一些應用所需之差動輸出 ° 信號。 ， 本文中所描述之高速低功率鎖存器可用於各種電路 用且非常適合實施於好積體電路(RFIC)上之分頻器。此:、 積體分頻器常常需要高速度及低功率。此等高速低功率鎖 存器可使-分頻器能夠將一非軌至軌時脈信號分頻且放大 該時脈信號。因此’此等鎖存器可消除對用以放大非軌至 軌時脈信號以獲得-軌至軌時脈信號之電壓位準移位 需要。 ° ❹ 圖4展示用於鎖存一輸入信號之程序_的設計。可使用 由一具有非軌至軌或軌至軌電壓擺動之時脈信號控制的第 一組電晶體為一鎖存器選擇一追蹤模式或一保持模式（步 驟412)。在追縱模式期間可使用由一具有軌至執電壓擺動 之輸入信號控制的第二組電晶體捕獲該鎖存器之一資料值 (步驟414)。可在保持模式期間使用第三組電晶體儲存該資 料值（步驟416)。可在追蹤模式期間使用第二組電晶體且在 保持模式期間使用第三組電晶體提供一具有執至軌電壓擺 140437.doc -16- 200952336 動之輸出信號（步驟418)。 在一設計巾，該第-組包括可針對追蹤 對保持模式而停用的至少一下拉電m…用次針 卜拉電日日體及/或至少一上杈 電日日體。在步驟414之一設 十中了藉由輸入信號來開關 以第〜且中之電晶體以在追縱模式期間獲得輸出信號，且 :在追蹤模式期間使用該第三組中之電晶體放大該輸出信
:來自-鎖存器之輸出信號具有—卫作循環，其為該輪 出k號在每一循環中處於邏輯高的百分比時間。可希望具 有-儘可能接近5G%之卫作猶環。舉例而言，&自該鎖存 器之輸出信號可用於產生一 L〇信號，且升頻轉換或降頻 轉換效能可不利地受偏離5〇%工作循環影響。 在圖3A至圖3E所示之設計中，追蹤模式期間之穩定時 間可改變以調整鎖存器輸出信號之工作循環。可藉由執行 以下動作中之-或多|來調整該穩定時間且因此調整工作 循環： •改變互補時脈信號之DC位準， •改變用於上拉電晶體M1、M1A及M1B之v〇D電源電 壓， 改變用於鎖存電晶體M3及M5之VDD電源電壓， •改變用於鎖存電晶體M2&M42Vss電源電壓，及 •改變用於下拉電晶體M〇、M〇A及M〇B之Vss電源電 壓。 為清楚起見，下文描述穩定時.間及工作循環的藉由改變 140437.doc -17· 200952336 互補時脈信號之DC位準之調整。追蹤模式期間之穩定時 :視下拉電晶體Μ0及上拉電晶體M1之強度(—h)而 定，強度又視此等電晶體之閉極處之偏壓電壓而定。閉極 偏壓電壓可由互補時脈信號之DC位準來設定。因此，藉 由調諧提供給下拉電晶體及上拉電晶體之閘極的互補時脈 信號之DC位準，可對應地調諧卩及^輸出端處之互補輸出 信號的上升邊緣及下降邊緣。舉例而言’若增加〇(：位 準’則下拉電晶體励將變得較強，且互補輸出信號之下 降邊緣將變得較快，且工作循環將減小。若減小dc位 準，則情況相反。 在另一態樣中，一來自一鎖存器之輸出信號的工作循環 可用一反饋迴路自動調整以達成5〇%的工作循環。在一設 計中，反饋迴路感測一自輸出信號導出的反饋信號之工作 循環且產生一偏壓電壓。時脈信號之Dc位準改變了偏壓 電壓，以使得工作循環可經調整為大約5〇%。 圖5展示具自動工作循環調整之LO信號產生器500之一 設計的方塊圖。在此設計中，L〇信號產生器5〇〇包括一 VCO 510、一偏壓電路52〇、一分頻器53〇、一 l〇驅動器 540及一控制電路550。 VCO 510產生一由頻率為匕之v〇utp信號及v〇utn信號組 成之差動vco信號。偏壓電路520接收該差動vc〇信號且 提供一由Clockp信號及Clockn信號組成之差動時脈信號。 在偏壓電路520内，AC耦合電容器522及524於第一末端接 收Voutpk號及Voutn信號且於第二末端提供^以#信號及 140437.doc -18- 200952336
Clockn信號。電阻器526及528之一末端分別耦接至電容器 522及524之第二末端，且另一末端接收一偏壓電壓 Vbias。 分頻器530對時脈信號進行二分之一分頻且提供一由頻 率為f〇/2之Doutp信號及Doutn信號組成之差動分頻器信 * 號。分頻器530包括串聯耦接之兩個鎖存器532及534。鎖 存器532之CLK及CLKB輸入端分別接收Clockp信號及
Clockn信號，且該鎖存器之D及万輸入端分別耦接至鎖存 〇 - ^ 器534之0及Q輸出端。鎖存器534之CLK及CLKB輸入端分 別接收Clockn信號及Clockp信號，且該鎖存器之D及万輸入 端分別耦接至鎖存器532之Q及Θ輸出端。鎖存器534分別 於其Q及δ輸出端提供Doutp信號及Doutn信號。鎖存器532 及534可各自用圖3A中之鎖存器300、圖3B中之鎖存器 302、圖3C中之鎖存器304、圖3D中之鎖存器306或圖3E中 之鎖存器308來實施。 φ LO驅動器540自分頻器530接收Doutp信號及Doutn信號 且提供一由Loutp信號及Loutn信號組成之差動LO信號。在 L0驅動器540内，反相器542及544串聯耦接，其中反相器 542之輸入端接收Doutp信號，且反相器544之輸出端提供 • Loutp信號。反相器546及548串聯搞接，其中反相器546之 輸入端接收Doutn信號，且反相器548之輸出端提供Loutn 信號。 控制電路550感測一反饋信號之工作循環且產生偏壓電 壓，以使得該反饋信號之工作循環為大約50%。一般而 140437.doc -19- 200952336 ❹ 言’該反饋信號可基於分頻器信號、LO信號等導出。在 圖5所示之設計中，PM〇s電晶體564及NMOS電晶體566之 閘極轉接在一起並接收該反饋信號，且該等電晶體之汲極 麵接在一起並耦接至節點ζ。電流源562耦接在vDD電源與 PMOS電晶體564之源極之間。電流源568耦接在nm〇S電 晶體566之源極與電路接地之間。電容器57〇耦接在節點z 與電路接地之間。單位增益緩衝器572之非反相輸入端耦 接至節點Z，該緩衝器之反相輸入端耦接至其輸出端，且 s玄緩衝器之輸出端提供偏壓電壓。 〇 自動工作循環調整操作如下。電流源562提供—來源電 A Ibias且電流源568提供一下沈電流ibias。若工作循環 為50%，則電流源562在半個循環中使電容器57〇充電，電 抓源568在另一半循環中使電容器570放電，且電容器57〇 每循環中具有一零淨電荷。若工作循環大於5。，則 電抓源562—半以上的循環中使電容器57〇充電，且電容器 570在母一循環中具有-淨正電荷。電容器570上之電壓因 此在，作循環大於㈣時增加且在工作循環小於观時減 J、緩衝器572具有一增益―，且偏壓電壓等於電容器57〇 上之電壓。當卫作循環大於观時偏壓電 的偏壓電壓佶U ^ m 拉電Ba體較強，此縮短穩定時間且減小工 作循核。當工Λ/c Tffi ... 550因此改變偏壓雷^ %時，情況相反。控制電路 號之共模電壓’ t =此改變clGekp信號及clockn信 、 直至反饋信號具有50%的工作循環為止。 圖展示用於基於反饋信號之所感測工作循環而產生偏 140437.doc -20- 200952336 壓電壓之控制電路550的設計。在另一設計中，反饋信號 可經緩衝且耦合至一低通濾波器，該低通濾波器可提供— 具有一與反饋信號之工作循環成比例之電壓的濾波信號。 比較器可接著比較該濾波信號與一參考電壓且可基於比較 結果產生偏壓電壓。偏壓電壓亦可以其他方式產生。可針 對Clockp彳5號及ci〇ckn信號兩者產生一共同偏壓電壓，如 圖5所示。或者，可針對cl〇ckp信號及cl〇ckn信號產生不 同偏壓電壓。 如上所提及，亦可藉由改變用於上拉或鎖存電晶體之 vDD電源電壓或藉由改變用於下拉或鎖存電晶體之Vss電源 電壓來調整工作循環。控制電路可感測反饋信號之工作循 環且可相應地改變VDD或vss電源電壓。 圖6展示一用於執行自動工作循環調整之程序6〇〇的設 計。可使用基於一時脈信號而操作之至少一鎖存器產生一 輸出信號（步驟612) ^可感測一自該輸出信號導出的反饋信 參 號之工作循環（步驟614)。可產生一控制信號來調整該至少 一鎖存器之操作以獲得該反饋信號之50%的工作循環（步驟 616)。該控制信號可包含一偏壓電壓、一電源電壓等。在 步驟616之一設計中，電容器可在該反饋信號之一第一邏 '輯位準期間充電且在該反饋信號之一第二邏輯位準期間放 電。可基於電容器上之電壓產生一偏壓電壓。在一設計 中’可基於來自該控制信號之偏壓電壓來調整時脈信號之 DC位準（步驟618)。在其他設計中，可調整用於至少一電 晶體之高或低電源電壓。 140437.doc -21 - 200952336 信Π二:鎖存器對該時脈信號進行分頻，且該輸出 〇: 該時脈信號之頻率的-分率的頻率(步驟 。C於該輸出信號產生一 LO信號及該反饋 驟 622)。 只 m V/ 本f中所描述之高速低功率鎖存器可用於各種系統及應 諸如通L、網路連接、計算等。下文描述鎖存器在無 線通信器件中的使用。 圖7展不可用於無線通信之無線器件7〇〇的方塊圖。無 線器件可為蜂巢式電話、個人數位助理（PDA)、終端 機、手機、無線數據機、膝上^電腦等。無線器件7〇〇能 夠、’呈由傳輸路徑及一接收路徑提供雙向通信。 在傳輪路徑中，數位處理器71〇可處理待傳輸之資料且 將或多個碼片流提供給收發器單元720。在收發器單元 720内，一或多個數位至類比轉換器（DA(：)722可將該一或 夕個碼片流轉換成一或多個類比信號。該（該等）類比信號 可由濾波器724濾波、由可變增益放大器（VGA)726放大且 由混頻器728自基頻升頻轉換至RF以產生一升頻轉換信 號。升頻轉換可基於一來自傳輸L〇信號產生器730之LO信 號而執行。該升頻轉換信號可由濾波器732濾波、由功率 放大器（PA)734放大、經由雙工器（D)736循路且經由天線 740傳輸。 在接收路徑中，RF信號可由天線740接收、經由雙工器 736循路、由低雜訊放大器（LNA)744放大、由濾波器746濾 波且由混頻器748用一來自接收LO信號產生器750之LO信 140437.doc -22· 200952336 號自RF降頻轉換至基頻。來自混頻器748之降頻轉換信號 可由緩衝ϋ (BUF)752緩衝、由濾、波|| 754濾波且由一或多 個類比至數位轉換器（ADC)756數位化以獲得—或多個樣本 流。可將該（該等）樣本流提供給數位處理器71〇以便處理。 圖7展示特疋收發器設計。一般而言，每一路徑之信 號調卽可用放大器、濾波器及混頻器之一或多個級來執 行圖7展示可用於傳輸路徑及接收路徑上之信號調節的 -些電路區塊。本文中所描述之高速低功率鎖存器可用於 數位處理器710及/或收發器單元72〇中。 在圖7所示之設計中，收發器單元72〇包括分別用於傳輸 路徑及接收路徑的兩個L〇信號產生器73〇及75〇。L〇信號 產生器730及750可各自用圖5中之[〇信號產生器5〇〇或使 用本文中所描述之高速低功率鎖存器之某一其他設計來實 施。鎖相迴路（PLL)760可自數位處理器710接收控制資訊 且將控制提供給LO信號產生器730及750内之VCO而產生 處於適合頻率下之LO信號。 本文中所描述之高速低功率鎖存器可實施於IC、類比 1C、RFIC、混頻信號1C、特殊應用積體電路（ASIC)、印刷 電路板（PCB)、電子器件等上。該等高速低功率鎖存器亦 可使用諸如CMOS、NMOS、PMOS、雙極接面電晶體 (BJT)、雙極CMOS(BiCOMS)、矽鍺（SiGe)、砷化鎵（GaAs) 等的各種1C製程技術製造。 實施本文中所描述之高速低功率鎖存器之裝置可為一獨 立器件或可為一較大器件之部分。一器件可為⑴獨立IC， 140437.doc -23- 200952336 ⑻可包括用於儲存資料及/或指令之記憶體1(：的一或多個 ic之集合，（iii)諸如RF接收器（rfr)*rf傳輸器/接收器 (RTR)之RFIC ’（iv)諸如行動台數據機（msm)之，⑺ 可嵌於其他器件内的模組，（vi)接收器、蜂巢式電話、無 線器件、手機或行動單元，（vii)等。 在一或多個例示性設計中，所描述之功能可實施於硬 體軟體、動體或其任何組合中。若以軟體實施，則該等 功他可作為一或多個指令或程式碼而在一電腦可讀媒體上
儲子或Μ由其傳輸。電腦可讀媒體包括電腦儲存媒體及辑 ^媒體兩者’通信媒體包括促進將電腦程式自-處傳送至 另一處之任何媒體。儲存媒體可為可由電腦存取之任何可 用媒體。借助於實例且非限制’此等電腦可讀媒體可包含 RAM、ROM、EEPROM、CD_R〇M或其他光碟儲存器件、 磁碟儲存器件或其他磁性儲存器件，或可用以載運或儲存 呈指令或資料、结構之形式的所要程式瑪且可由電腦存取之 任何，、他媒體。又’可恰當地將任何連接稱作電腦可讀媒 體。舉例而言，若使用同轴電規、光纖電镜、雙絞線、數 位用戶線（DSL)或諸如紅外線、無線電及微波之無線技術 自網站、伺服器或其他遠端源傳輸軟體，則同軸電缓、光 纖電纖、雙絞線、DSL或諸如紅外線、無線電及微波之益 線技術包括於媒體之定義中。如本文中所使用，磁碟及^ 碟包括緊密光碟(CD)、雷射光碟、光學光碟、數 光碟（DVD)'軟性磁碟及藍光光碟，#中磁碟通常以磁性 方式再現資料，而光碟用雷射以光學方式再現資料。以上 140437.doc -24- 200952336 之組合亦應包括於電腦可讀媒體之範疇内β 提供揭示案之先前描述以使任何熟習此項技術者能夠製 ㈣錢本揭㈣。對本揭示案之各種修改㈣習此項技 術者而言將為顯而易見的’且本文中所界定之一般原理可 • 在不脫離本揭示案之料的情況下應用於其他變體。因 =，本揭示案不欲限於本文中所描述之實例及設計，而應 • 符合與本文中所揭示之原理及新㈣徵相-致的最廣範 ® 【赋簡單說明】 圖1展示一本地振盪器（L0)信號產生器的方塊圖。 圖2A及圖2B分別展示電流模式邏輯（CML)鎖存器及互補 金氧半導體（CMOS)靜態鎖存器的示意圖。 圖3A至圖3E展示高速低功率鎖存器之五種設計的示意 圖。 圖4展示一用於鎖存一輸入信號之程序。 Φ 圖5展不一具自動工作循環調整之LO信號產生器的方塊 圖。 • 圖6展示一用於執行自動工作循環調整之程序。 圖7展示一無線通信器件的方塊圖。 【主要元件符號說明】 100 L0信號產生器 110 壓控振盪器（VCO) 120 分頻器 122 電壓位準移位器 140437.doc -25- 200952336 124 鎖存器 126 鎖存器 130 驅動器 140 混頻器 200 CML鎖存器 210 電流源 212 NMOS電晶體 214 NMOS電晶體 216 NMOS電晶體 218 電阻器 220 電阻器 222 NMOS電晶體 224 NMOS電晶體 226 NMOS電晶體 250 CMOS靜態鎖存器 252 NMOS電晶體 254 NMOS電晶體 256 PMOS電晶體 258 PMOS電晶體 300 高速低功率鎖存器 302 高速低功率鎖存器 304 高速低功率鎖存器 306 高速低功率鎖存器 308 高速低功率鎖存器 140437.doc - 26 - 200952336 310 NMOS電晶體M0 312 NMOS 電晶體 M6/M0A 314 PMOS 電晶體 M7/M1A 322 NMOS 電晶體 M8/M0B 324 PMOS 電晶體 M9/M1B 330 反相器 332 NMOS電晶體M2 334 PMOS電晶體M3 340 反相器 342 NMOS電晶體M4 344 PMOS電晶體M5 350 PMOS電晶體Ml 500 LO信號產生器 510 VCO 520 偏壓電路 522 AC耦合電容器 524 AC耦合電容器 526 電阻器 528 電阻器 530 分頻器 532 鎖存器 534 鎖存器 540 LO驅動器 542 反相器 140437.doc -27. 200952336 544 反相器 546 反相器 548 反相器 550 控制電路 562 電流源 564 PMOS電晶體 566 NMOS電晶體 568 電流源 570 電容器 572 單位增益緩衝器 700 無線器件 710 數位處理器 720 收發器單元 722 數位至類比轉換器 724 滤波器 726 可變增益放大器 728 混頻益 730 傳輸LO信號產生器 732 渡波器 734 功率放大器 736 雙工器 740 天線 744 低雜訊放大器 746 慮波器 140437.doc -28- 200952336
748 混頻器 750 接收LO信號產生器 752 缓衝器 754 濾波器 756 類比至數位轉換器 760 鎖相迴路 A 節點 CLK 時脈輸入 CLKB 反相時脈輸入 Clockn 反相時脈信號 Clockp 非反相時脈信號 D 資料輸入端 Dinn 反相輸入信號 Dinp 非反相輸入信號 Doutn 信號 Doutp 信號 Ibias 電流 Loutn 信號 Loutp 信號 Q 輸出端 Qoutn 反相輸出信號 Qoutp 非反相輸出信號 Vbias 偏壓電壓 Vdd 面電源電壓 140437.doc -29- 200952336 ©
Voutn 信號 Voutp 信號 X 節點 Y 節點 z 節點 D 反相資料輸入端 Q 輸出端 140437.doc -30-

Claims (1)

  1. 200952336 七、申請專利範園： 一種裝置，其包含： 第-組電晶體，其操作以基於一具有非軌至軌或軌至 軌電壓擺動之時脈信號而為一鎖存器選擇—追蹤模式或 一保持模式； 第二組電晶體，其麵接至該第一組電晶體且操作以在 該追縱拉式期間基於—輸人信號而捕獲—資料值且提供 一輸出信號’該輸人信號及該輸出信號具有軌至 擺動；及 >第三組電晶體’其耦接至該第二組電晶體且操作以在 該保持模式期間儲存該資料值且提供該輸出信號。 2.如咐求項1之裝置，纟中該第—組電晶體操作u接& _ 3反相時脈彳5號及非反相時脈信號之差動時脈信號， 、中λ第一組電晶體操作以接收一包含反相輸入信號及 非反相輸入信號之差動輸入信號^，且其中言亥第二組電晶 體及該第三組電晶體操作以提供一包含反相輸出信號及 非反相輸出信號之差動輸出信號。 3·如睛求項2之裝置，其中該第一組電晶體包含基於該非 反相時脈信號而啟用或停用之至少一下拉電晶體。 4. 如凊求項2之裝置，其中該第一組電晶體包含基於該反 相時脈信號而啟用或停用之至少一上拉電晶體。 5. 如請求項2之裝置，其中該第二組電晶體包含： 一第—電晶體，其操作以接收該非反相輸入信號且提 供該反相輸出信號，及 140437.doc 200952336 第電晶體’其操作以接收該反相輸入信號且提供 該非反相輪出信號。 6.如請求項6之奘番 廿丄 裝置’其中該第二組電晶體進一步包含： 一第三電ρ μ 曰0體’其操作以接收該非反相輸入信號且提 供該反相輪出信號，及 第四電晶體’其操作以接收該反相輸入信號且提供 X非反相輪出信號’該第一電晶體及該第二電晶體包含 Ν通道金氧半導體（NM〇s)電晶體’且該第三電晶體及該 第四電日日體包含1>通道金氧半導體（PMOS)電晶體。 ◎ 7. 如°月求項2之裝置，其中該第三組電晶體包含： 一第一雷曰 更晶體’其操作以接收該非反相輸出信號且提 供該反相輸出信號，及 a曰體’其操作以接收該反相輸出信號且提供 該非反相輪出信號。 8. 如Μ求項7之裳置，#中該第三組電晶體進—步包含： 一第三電晶體，其操作以接收該非反相輸出信號且提 供該反相輸出信號，及 ❹ ▲第四電曰曰體’其操作以接收該反相輸出信號且提供 該非反相輸出信號，該第一電晶體及該第二電晶體包含 Ν通道金曰氧半導體_〇s)電晶體，且該第三電晶體及二 第四電晶體包含p通道金氧半導體（PMOS)電晶體。 9·如請求項8之裝置’其中該第一電晶體與 帘占一钕 1 —电阳體 开^:第一反相器，且該第二電晶體與該第四電晶體形 成一弟二反相器，該第一反相器與該第二反相器交又耦 140437.doc •1· 200952336 接。 ::求項1之裝置，其中該第一組中之電晶體在啟用時 八有比該第三組中之電晶體強的驅動強度。 Π.如凊求項1之裝置’其中該第三組電晶體操作以在該追 縱模式期間提供放大。 n 一種積體電路，其包含： 第—組電晶體，其操作以基於一具有非軌至軌或軌至
    軌電壓擺動之時脈信號而為一鎖存器選擇一追蹤模式或 一保持模式； 第一組電晶體，其耦接至該第一組電晶體且操作以在 該追蹤模式期間基於一輸入信號而捕獲—資料值且提供 一輸出信號，該輸入信號及該輸出信號具有軌至執電壓 擺動；及 第三組電晶體，其耦接至該第二組電晶體且操作以在 該保持模式期間儲存該資料值且提供該輸出信號。 13.如請求項12之積體電路，其中該時脈信號包含反相時脈 信號及非反相時脈信號，且其中該第一組電晶體包含： 基於該非反相時脈信號而啟用或停用之至少一下拉電 晶體，及 基於5亥反相時脈號而啟用或停用之至少一上拉電晶 體。 14.如請求項12之積體電路，其中該輸入信號包含反相輸入 ’ k號及非反相輸入仏號，其中該輸出信號包含反相輪出 化號及非反相輸出信號’且其中該第二組電晶體包含： 140437.doc 200952336 一第一電晶體，甘 、操作以接收該非反相輸入信號且提 供該反相輪出信號，及 扠 一第二電晶體， ^ 再彳呆作以接收該反相輸入信號且提供 该非反相輸出信號。 15. 16. 如请求項12之積體f 體電路，其中該輸入信號包含反相輸入 丄號及非反相輪入信號，其中該輸出信號包含反相輸出 號及非反相輪出信號，且其中該第三組電晶體包含： 第^道金氧半導體（NMOS)電晶體，其操作以接 «㈣相輸出信號且提供該反相輸出信號， 第P通道金氧半導體（PMOS)電晶體，其操作以接 收該非反相輸出信號且提供該反相輸出信號， M〇s電晶體’其操作以接收該反相輸出信號 且提供該非反相輸出信號，及 第一 PMOS電晶體，其操作以接收該反相輸出信號 且提供該非反相輸出信號。 種方法’其包含： 使用由一具有非軌至軌或執至軌電壓擺動之時脈信號 控制的第一組電晶體為一鎖存器選擇一追蹤模式或一保 持模式； 在该追蹤模式期間使用由一具有軌至軌電壓擺動之輸 入信號控制的第二組電晶體捕獲該鎖存器之一資料值； 在該保持模式期間使用第三組電晶體儲存該資料值；及 在該追蹤模式期間使用該第二組電晶體且在該保持模 式期間使用該第三組電晶體提供一具有軌至軌電壓擺動 140437.doc -4- 200952336 17 18. ❹ 19. 參 20. 21. 之輸出信號。 如請求項16之方法，其中該選擇該追蹤模式或該保持模 式包含： 基於該時脈信號而啟用或停用該第一組中之至少一下 拉電晶體及至少一上拉電晶體。 如請求項16之方法’其中該捕獲該資料包含： 用該輸入信號開關該第二組中之電晶體以獲得一輸出 信號，及 用該第三組中之電晶體放大該輸出信號。 一種裝置，其包含： 用於基於一具有非軌至軌或軌至軌電壓擺動之時脈信 號而為一鎖存器選擇一追蹤模式或一保持模式之構件； 用於基於-具有軌至軌電壓擺動之輸入信號而在該追 蹤模式期間捕獲該鎖存器之一資料值之構件； 用於在該保持模式期間儲存該資料值之構件；及 用於提供一具有轨至轨電壓擺動之輸出信號之構件。 一種裝置，其包含： 串聯编接的多個鎖存器，每一鎖存器接收一具有非軌 至軌電壓騎之時脈錢且提供-具有軌域電壓擺動 之輸出信號’該多個鎖存器將該時脈信號分頻且提供:一 =有-為該時脈信號之頻率的—分率的頻率之分頻器信 t請求項2〇之裝置’其中該多個鎖存器包含兩個鎖存 器’该兩個鎖存器串軸接且操作謂料脈信號進行 140437.doc 200952336 一分之一分頻且提供具有一為該時脈信號之頻率的一半 的頻率之分頻器信號。 22. 如租求項20之裝置，其中該多個鎖存器中之每一者操作 以接收一差動時脈信號及一差動輸入信號且提供一差動 輸出信號。 23. —種裝置，其包含： 至少—鎖存器，其操作以接收一時脈信號且產生一輸 · 出信號；及 -控制電路，其操作以感測一自該輸出信號導出的反❹ 饋信號之作循環且產生—控制信號來調整該至少一 鎖存器之操作以獲得該反饋信號之5 〇 %的工作循環。 24. 如請求項23之裝置’其進一步包含： ，偏壓電路’其操作以接收—振盪器信號且為該至少 一鎖存器提供該時脈信號，其中該控制信號包含一偏壓 電壓，且其中該時脈信號具有—由該偏壓電壓_定之Dc 位準。
    25·如請求項25之裝置，其中該控制電路包含： -電容器’其在該反饋信號之_第__邏輯位準期間充 電且在該反饋信號之一第二邏輯位準期間放電，該電容 器具有-由該反饋信號之該工作循環確定之電壓，且該 偏壓電壓係基於橫越該電容器之該電壓而產生。 26.如請求項24之裝置， 含： 其中該至少—鎖存器中之每一者包 至少一電晶體， 其操作以接收該時脈信號、基於該時 140437.doc * 6 - 200952336 脈信號而接通及斷開，且基於該時脈錢之⑽立準接通 而較強或較弱。 27. 如請求項23之裝置，其中該控制信號調整該至少一鎖存 器中之至少-電晶體之一高電源電壓或—低電源電壓。 28. 如請求項23之裝置中該至少一鎖存器包含争聯麵接 且操作以將該時脈信號分頻的多個鎖存器，該裝置進 步包含： -驅動器，其操作以自該多個鎖存器接㈣輸出㈣ 且提供一本地振盪器（LO)信號及該反饋信號。 29· —種積體電路，其包含： 至少一鎖存器，其操作以接收一時脈信號且產生一輸 出信號；及 一控制電路，其操作以感測一自該輸出信號導出的反 饋信號之一工作循環且產生一控制信號來調整該至少一 鎖存器之操作以獲得該反饋信號之5〇%的工作循環。^ φ 30.如請求項29之積體電路，其進一步包含： 一偏壓電路，其操作以接收一振盪器信號且為該至少 一鎖存器提供該時脈信號’其中該控制信號包含一偏壓 電壓，且其中該時脈信號具有一由該偏壓電壓確定之dc • 位準。 31，如請求項30之積體電路，其中該控制電路包含： —電容器’其在該反饋信號之一第一邏輯位準期間充 電且在該反饋信號之一第二邏輯位準期間放電，該電容 器具有-由該反饋信號之該工作循環確定之電/且該 140437.doc 200952336 偏壓電塵係基於橫越該電容器之該電壓而產生。 32.如請求項30之積體電路’其中該至少一鎖存器中之每一 者包含： 至少一電晶體，其操作以接收該時脈信號、基於該時 脈信號而接通及斷開，且基於該時脈信號之〇(：位準接通 而較強或較弱。 3 3. —種方法，其包含： 使用基於一時脈信號而操作之至少一鎖存器產生—輪 出信號； 感測一自該輸出信號導出的反饋信號之一工作循環；及 產生一控制信號來調整該至少一鎖存器之操作以獲得 該反饋信號之50%的工作循環。 34.如請求項33之方法，其進一步包含： 基於一來自該控制信號之偏壓電壓來調整該時脈信號 之一 DC位準。 35·如請求項34之方法，其中該產生該控制信號包含： 在該反饋信號之一第一邏輯位準期間使一電容器充 電， 在該反饋信號之一第二邏輯位準期間使該電容器放 電，及 基於橫越該電容器上之一電壓來產生該偏壓電壓。 36·如請求項33之方法，其進一步包含： 使用該至少一鎖存器對該時脈信號進行分頻以獲得具 有一為該時脈信號之頻率的一分率的頻率之輸出信號；及 140437.doc 200952336 於錢出信號產生—本地振I器（LO)信號及該反馈 4吕號。 37. ❹ 38. 39. 一種裝置，其包含： ;基於時脈信號而產生一輸出信號之構件； 用於感測一自該輸出信號導出的反饋信號之一工作循 環之構件；及 堪放；產纟控制k號來調整該用於產生該輸出信號之 構件之操作以獲得該反錯 久馈“娩之50%的工作循環之構 件0 如請求項37之裝置，其進—步包含： 用於基於一來自該控制产袖_ ▲ 上& f ^破之偏壓電壓來調整該時脈 信號之一DC位準之構件。 如請求項38之裝置，其中該 ^入 褒用於產生該控制信號之構件 包含： 鲁 用於在該反饋信號之一第 充電之構件， 用於在該反饋信號之一第 放電之構件，及 用於基於橫越該電容器之 構件。 邏輯位準期間使一電容器 邏輯位準期間使該電容器 電壓來產生該偏壓電壓之 140437.doc
TW098116316A 2008-05-15 2009-05-15 High-speed low-power latches TW200952336A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/121,493 US8970272B2 (en) 2008-05-15 2008-05-15 High-speed low-power latches

Publications (1)

Publication Number Publication Date
TW200952336A true TW200952336A (en) 2009-12-16

Family

ID=41171153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116316A TW200952336A (en) 2008-05-15 2009-05-15 High-speed low-power latches

Country Status (7)

Country Link
US (1) US8970272B2 (zh)
EP (2) EP2294691A2 (zh)
JP (1) JP5399480B2 (zh)
KR (2) KR101239524B1 (zh)
CN (1) CN102027678B (zh)
TW (1) TW200952336A (zh)
WO (1) WO2009140656A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611658B (zh) * 2012-06-27 2018-01-11 Sk Hynix Inc 信號放大電路及方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
EP2146432A1 (fr) * 2008-07-17 2010-01-20 EM Microelectronic-Marin SA Dispositif de sauvegarde de la configuration de terminaux d'un circuit intégré, et procédé de mise en action du dispositif
US7961057B2 (en) * 2008-08-28 2011-06-14 Mediatek Singapore Pte Ltd Voltage controlled oscillator
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8265568B2 (en) * 2009-03-19 2012-09-11 Qualcomm Incorporated Frequency divider with synchronized outputs
EP2237418B1 (en) * 2009-04-03 2017-10-04 Nxp B.V. Frequency synthesiser
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US7936186B1 (en) * 2009-12-04 2011-05-03 Intel Corporation Method and apparatus for correcting duty cycle via current mode logic to CMOS converter
US8164361B2 (en) * 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US8294493B2 (en) * 2010-03-23 2012-10-23 Analog Devices, Inc. Low-power frequency dividers
US8471618B2 (en) 2010-04-12 2013-06-25 Mediatek Inc. Flip-flop for low swing clock signal
US20120154009A1 (en) * 2010-12-15 2012-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Latch circuitry
TWI456493B (zh) * 2010-12-29 2014-10-11 Silicon Motion Inc 除法方法及除法裝置
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US8390328B2 (en) * 2011-05-13 2013-03-05 Arm Limited Supplying a clock signal and a gated clock signal to synchronous elements
US8692583B2 (en) * 2011-08-26 2014-04-08 Nxp B.V. Differential integrated input circuit
US8570111B2 (en) * 2011-11-02 2013-10-29 Realtek Semiconductor Corp. Single-staged balanced-output inductor-free oscillator and method thereof
CN103166625B (zh) * 2011-12-16 2017-11-21 恩智浦美国有限公司 电压电平移位器
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
CN103684424B (zh) * 2012-09-20 2017-03-01 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
TWI501558B (zh) 2012-11-13 2015-09-21 Ind Tech Res Inst 栓鎖裝置及其應用
US8866652B2 (en) 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US9166571B2 (en) * 2013-06-11 2015-10-20 Futurewei Technologies, Inc. Low power high speed quadrature generator
US20140361814A1 (en) * 2013-06-11 2014-12-11 Futurewei Technologies, Inc. High Speed Latch
US9059686B2 (en) 2013-06-25 2015-06-16 Qualcomm Incorporated Pseudo-CML latch and divider having reduced charge sharing between output nodes
US9071233B2 (en) * 2013-07-24 2015-06-30 Nvidia Corporation Low power master-slave flip-flop
CN104700901B (zh) * 2013-12-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 Sram中的存储单元的检测方法
CN103812499A (zh) * 2014-01-20 2014-05-21 天津大学 针对总剂量辐射效应进行加固的数字缓冲器电路
US9178554B2 (en) * 2014-03-28 2015-11-03 Futurewei Technologies, Inc. Phase correction apparatus and method
US9843329B2 (en) * 2014-05-27 2017-12-12 Nxp B.V. Multi-modulus frequency divider
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9755678B2 (en) 2015-12-01 2017-09-05 Analog Devices Global Low noise transconductance amplifiers
US9712113B2 (en) * 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
CN107294535B (zh) * 2016-04-11 2021-07-13 中芯国际集成电路制造(上海)有限公司 比较器及逐次逼近型模数转换器
US10057090B2 (en) * 2016-09-26 2018-08-21 Qualcomm Incorporated Apparatus and method for transmitting data signal based on various transmission modes
US20180115306A1 (en) * 2016-10-20 2018-04-26 Advanced Micro Devices, Inc. Low power master-slave flip-flop
KR101849923B1 (ko) * 2016-12-28 2018-04-19 한국과학기술원 주파수 분주기
US10148277B1 (en) * 2017-05-19 2018-12-04 Stmicroelectronics International N.V. Current steering digital to analog converter with decoder free quad switching
US10262704B1 (en) * 2017-10-13 2019-04-16 Micron Technology, Inc. Apparatuses and methods for providing multiphase clock signals
CN107800413B (zh) * 2017-11-20 2020-04-21 北京华大九天软件有限公司 一种低失调高速动态比较器
KR102460575B1 (ko) * 2017-12-21 2022-10-31 에스케이하이닉스 주식회사 증폭 회로, 이를 이용하는 주파수 분주 회로, 반도체 장치 및 반도체 시스템
CN108494388B (zh) * 2018-03-22 2020-10-09 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器
CN108599757A (zh) * 2018-05-07 2018-09-28 清能华波（北京）科技有限公司 锁存器、基于电流模逻辑的二分频器电路以及分频器
US10566957B1 (en) 2019-04-08 2020-02-18 Semiconductor Components Industries, Llc Current-mode logic latches for a PVT-robust mod 3 frequency divider
EP4018546A4 (en) 2019-08-23 2022-10-19 Samsung Electronics Co., Ltd. DEVICE AND METHOD FOR UPCONVERTING SIGNALS IN A WIRELESS COMMUNICATION SYSTEM
CN110601690A (zh) * 2019-10-10 2019-12-20 无锡安趋电子有限公司 一种低工作电压的快速下行电平移位电路
CN110739963B (zh) * 2019-10-23 2021-09-10 西安电子科技大学 一种GaAs pHEMT 2/3双模分频电路
TWI736121B (zh) * 2020-02-03 2021-08-11 瑞昱半導體股份有限公司 工作週期校正器
JP2023532214A (ja) * 2020-06-19 2023-07-27 エフィシェント・パワー・コンバージョン・コーポレイション ＧａＮベースのレベルシフタのための差動アクティブ化ラッチ
TWI739489B (zh) * 2020-06-23 2021-09-11 華邦電子股份有限公司 輸入接收器
JP6978549B1 (ja) 2020-06-23 2021-12-08 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 入力レシーバ
WO2022093870A1 (en) * 2020-10-28 2022-05-05 Intel Corporation Latch-based hash engine, and apparatus and method to reduce glitch power in datapath
KR20220101280A (ko) 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 장치
US11742839B2 (en) 2021-08-16 2023-08-29 Qualcomm Incorporated Local oscillator divider with reduced applied current variation
CN117713768B (zh) * 2024-02-05 2024-04-26 安徽大学 一种互补输入比较器电路、模块

Family Cites Families (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061882A (en) 1976-08-13 1977-12-06 Quadracast Systems, Inc. Quadrature multiplying four-channel demodulator
US4333020A (en) * 1979-05-23 1982-06-01 Motorola, Inc. MOS Latch circuit
JPS598112A (ja) 1982-07-06 1984-01-17 Sanyo Electric Co Ltd スライスレベル調整回路
FR2548487B1 (fr) 1983-06-29 1985-10-25 Labo Electronique Physique Diviseur de frequence par deux
DE3568818D1 (en) * 1984-07-04 1989-04-20 Hitachi Construction Machinery Lateral hole boring method and apparatus
US4555777A (en) * 1984-08-14 1985-11-26 Texas Instruments Incorporated Sense amplifier circuit for dynamic read/write memory
JPH0430817Y2 (zh) 1986-02-27 1992-07-24
US4716320A (en) * 1986-06-20 1987-12-29 Texas Instruments Incorporated CMOS sense amplifier with isolated sensing nodes
JPS6378610A (ja) 1986-09-22 1988-04-08 Nec Corp ２逓倍クロツク発生回路
JPH0194723A (ja) 1987-10-06 1989-04-13 Nec Corp デイジタル信号の分周装置
JPH01314013A (ja) 1988-06-11 1989-12-19 Sony Corp デューティ可変回路
US4959557A (en) 1989-05-18 1990-09-25 Compaq Computer Corporation Negative feedback circuit to control the duty cycle of a logic system clock
US4995589A (en) 1990-01-29 1991-02-26 Sequioa Controls Company, Ltd. Bellows valve
JP2687655B2 (ja) 1990-03-13 1997-12-08 日本電気株式会社 フリップフロップ回路
US5103114A (en) 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
US5103144A (en) 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
JPH04152711A (ja) 1990-10-16 1992-05-26 Nec Corp 電圧制御発振回路
US5097157A (en) * 1990-11-01 1992-03-17 Hewlett-Packard Company Fast cmos bus receiver for detecting low voltage swings
WO1992011704A1 (en) 1990-12-21 1992-07-09 Motorola, Inc. Apparatus and method for generating quadrature signals
US5103116A (en) 1991-04-15 1992-04-07 California Institute Of Technology CMOS single phase registers
US5192875A (en) 1991-11-04 1993-03-09 Motorola, Inc. Analog frequency divider utilizing two amplifiers and a LC resonant circuit
JP2944292B2 (ja) 1992-02-21 1999-08-30 富士通株式会社 Ｃｍｏｓゲート
JP3349170B2 (ja) * 1992-06-15 2002-11-20 日本電信電話株式会社 Ｃｍｏｓ可変分周回路
US5375258A (en) 1992-12-07 1994-12-20 Motorola, Inc. Circuit for generating signals in phase quadrature and associated method therefor
US8089323B2 (en) 2006-08-05 2012-01-03 Min Ming Tarng Green technology: green circuit and device designs of green chip
EP0637134B1 (en) 1993-07-30 1998-09-23 STMicroelectronics, Inc. Inverter with variable impedance delay element
US5477180A (en) 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
WO1996021270A1 (en) 1994-12-30 1996-07-11 Philips Electronics N.V. Circuit and method for generating accurate quadrature signals
JP3642079B2 (ja) * 1995-02-13 2005-04-27 直 柴田 半導体集積回路
US5534803A (en) 1995-04-12 1996-07-09 International Business Machines Corporation Process insensitive off-chip driver
JPH09153741A (ja) 1995-09-13 1997-06-10 Fujitsu Ltd 変調器、間接変調型変調器、及び周波数逓倍器
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
JP3550868B2 (ja) 1996-04-16 2004-08-04 株式会社日立製作所 可変遅延回路
TW325608B (en) 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
JPH10111674A (ja) 1996-04-17 1998-04-28 Toshiba Corp タイミング信号発生回路およびこれを含む表示装置
CA2224767A1 (en) 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3856892B2 (ja) 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
US5907589A (en) * 1997-04-10 1999-05-25 Motorola, Inc. GHZ range frequency divider in CMOS
JP3114649B2 (ja) 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
WO1999012259A2 (en) 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US5983082A (en) 1997-10-31 1999-11-09 Motorola, Inc. Phase quadrature signal generator having a variable phase shift network
US6014047A (en) 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JP3653170B2 (ja) 1998-01-27 2005-05-25 三菱電機株式会社 ラッチ回路およびフリップフロップ回路
JPH11298077A (ja) 1998-04-15 1999-10-29 Ricoh Co Ltd 半導体レーザ制御装置
JP3510507B2 (ja) 1998-11-27 2004-03-29 Ｎｅｃマイクロシステム株式会社 ラッチ回路
JP4030213B2 (ja) 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
TW420452U (en) 1999-02-23 2001-01-21 Silicon Integrated Sys Corp Bi-directional edge triggered flip-flop
JP3251260B2 (ja) 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
JP4146965B2 (ja) 1999-05-17 2008-09-10 株式会社アドバンテスト 遅延信号生成装置および半導体試験装置
US6188291B1 (en) 1999-06-30 2001-02-13 Lucent Technologies, Inc. Injection locked multi-phase signal generator
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6191629B1 (en) 1999-09-27 2001-02-20 Conexant Systems, Inc. Interlaced master-slave ECL D flip-flop
US6417711B2 (en) 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6674772B1 (en) 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
JP2001245007A (ja) 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2001313228A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 積層体の製造方法及び製造装置
JP2001312328A (ja) 2000-04-28 2001-11-09 Mitsubishi Electric Corp クロック信号生成回路
JP2002043900A (ja) 2000-07-24 2002-02-08 Kenwood Corp スライス回路
JP3641782B2 (ja) 2000-08-16 2005-04-27 日本電信電話株式会社 クロック逓倍回路
US6320438B1 (en) 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
US6674998B2 (en) 2000-10-02 2004-01-06 Intersil Americas Inc. System and method for detecting and correcting phase error between differential signals
JP3636657B2 (ja) 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
FI111489B (fi) 2000-12-22 2003-07-31 Iws Int Oy Valinnaisella lähtöjännitteellä toimiva älykäs virranjakelujärjestelmä
US6462585B1 (en) 2001-02-20 2002-10-08 International Business Machines Corporation High performance CPL double-gate latch
US6661269B2 (en) 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US6542015B2 (en) 2001-03-28 2003-04-01 Texas Instruments Incorporated Duty cycle correction circuit and apparatus and method employing same
US6535725B2 (en) 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US6433589B1 (en) 2001-04-12 2002-08-13 International Business Machines Corporation Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
JP2003078348A (ja) 2001-08-30 2003-03-14 Sharp Corp 電圧制御発振器及びそれを用いた通信装置
US6426660B1 (en) 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
JP4680448B2 (ja) * 2001-09-04 2011-05-11 ルネサスエレクトロニクス株式会社 高速サンプリングレシーバー
JP2003101397A (ja) 2001-09-25 2003-04-04 Toshiba Corp 半導体セル
US6904538B2 (en) 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US6737927B2 (en) 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6593789B2 (en) 2001-12-14 2003-07-15 International Business Machines Corporation Precise and programmable duty cycle generator
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7110469B2 (en) 2002-03-08 2006-09-19 Broadcom Corporation Self-calibrating direct conversion transmitter
JP3649194B2 (ja) 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
CA2375291C (en) 2002-03-08 2005-05-17 Sirific Wireless Corporation Generation of virtual local oscillator inputs for use in direct conversion radio systems
JP2003298441A (ja) 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
US7116729B2 (en) 2002-04-29 2006-10-03 Broadcom Corporation Trimming of local oscillation in an integrated circuit radio
WO2003107536A2 (en) 2002-06-17 2003-12-24 California Institute Of Technology Self-dividing oscillators
KR100475736B1 (ko) 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US20040036541A1 (en) 2002-08-26 2004-02-26 Fang Sher Jiun Differential CMOS latch and digital quadrature LO generator using same
US6667703B1 (en) 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
TWI283515B (en) 2002-10-02 2007-07-01 Via Tech Inc Method and device for adjusting reference level
KR100486268B1 (ko) 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
US6967514B2 (en) 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
CN1209875C (zh) 2002-10-30 2005-07-06 威盛电子股份有限公司 可调整占空比的缓冲器及其操作方法
EP1416691B1 (en) 2002-11-04 2006-03-22 Sony Deutschland GmbH I/Q imbalance correction in a quadrature transceiver
US7027793B2 (en) 2002-11-15 2006-04-11 Qualcomm Incorporated Direct conversion with variable amplitude LO signals
TW586263B (en) 2003-01-29 2004-05-01 Mediatek Inc Analog demodulator in a low-IF receiver
JP3906173B2 (ja) 2003-03-17 2007-04-18 松下電器産業株式会社 可変利得増幅回路
AU2003304110A1 (en) 2003-04-11 2004-11-26 International Business Machines Corporation Programmable semiconductor device
US6836240B1 (en) 2003-05-13 2004-12-28 Sandia Corporation Waveform synthesis for imaging and ranging applications
US7099643B2 (en) 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US6995589B2 (en) 2003-06-13 2006-02-07 Via Technologies Inc. Frequency divider for RF transceiver
KR100531004B1 (ko) 2003-08-25 2005-11-28 학교법인 한국정보통신학원 백게이트를 이용한 저전력 4위상 전압 제어 발진기
US7307461B2 (en) 2003-09-12 2007-12-11 Rambus Inc. System and method for adaptive duty cycle optimization
JP4319502B2 (ja) 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100545148B1 (ko) 2003-12-09 2006-01-26 삼성전자주식회사 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법
US6933759B1 (en) 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
ITVA20040005A1 (it) 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
TWI288531B (en) 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7474715B1 (en) 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
US7075377B2 (en) 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
WO2006002945A1 (en) 2004-07-06 2006-01-12 Acp Advanced Circuit Pursuit Ag Balanced mixer using fits
US8682784B2 (en) * 2004-07-16 2014-03-25 Ebay, Inc. Method and system to process credit card payment transactions initiated by a merchant
JP2004336822A (ja) 2004-08-06 2004-11-25 Toshiba Corp 無線機
KR100551478B1 (ko) 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US7266707B2 (en) 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
JP4642417B2 (ja) 2004-09-16 2011-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
GB0420842D0 (en) 2004-09-20 2004-10-20 Frontier Silicon Ltd Low intermediate frequency (if) radio receiver circuits
WO2006033203A1 (ja) 2004-09-21 2006-03-30 Advantest Corporation 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
JP4335113B2 (ja) 2004-10-14 2009-09-30 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム
JP3954059B2 (ja) 2004-10-21 2007-08-08 シャープ株式会社 発振器、通信装置
US7102417B2 (en) 2004-11-05 2006-09-05 International Business Machines Corporation Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit
DE102004058300B4 (de) 2004-12-02 2016-09-15 Austriamicrosystems Ag Schaltungsanordnung zur Erzeugung eines komplexen Signals und Verwendung in einem Hochfrequenz-Sender oder -Empfänger
US7233211B2 (en) 2004-12-06 2007-06-19 Broadcom Corporation Method to improve high frequency divider bandwidth coverage
US7521976B1 (en) 2004-12-08 2009-04-21 Nanoamp Solutions, Inc. Low power high speed latch for a prescaler divider
JP2006173897A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 直接直交復調器及び無線通信装置
JP4152969B2 (ja) 2005-01-07 2008-09-17 富士通株式会社 ラッチ回路および４相クロック発生器
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP4492415B2 (ja) 2005-04-04 2010-06-30 株式会社豊田自動織機 オフセット調整回路
US7323944B2 (en) 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP4696701B2 (ja) 2005-06-07 2011-06-08 ソニー株式会社 抵抗回路
WO2007004181A2 (en) 2005-06-30 2007-01-11 Koninklijke Philips Electronics, N.V. Multi-bit programmable frequency divider
FI20055401A0 (fi) 2005-07-11 2005-07-11 Nokia Corp Parannuksia integroituihin RF-piireihin
CN100465822C (zh) 2005-07-27 2009-03-04 卡西欧计算机株式会社 电波接收装置、电波接收电路及电波表
GB2429351B (en) 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
JP2007102483A (ja) 2005-10-04 2007-04-19 Toshiba Corp 半導体集積回路
GB0522477D0 (en) 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7554380B2 (en) 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
KR100701704B1 (ko) 2006-01-12 2007-03-29 주식회사 하이닉스반도체 듀티 교정 회로
US7315220B1 (en) 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
KR100889742B1 (ko) 2006-02-08 2009-03-24 한국전자통신연구원 Ｉ/ｑ 변조 장치 및 방법
JP2007281139A (ja) 2006-04-05 2007-10-25 Toshiba Corp 温度制御システム
US7336114B2 (en) 2006-04-05 2008-02-26 Wionics Research High-speed latching technique and application to frequency dividers
KR100757856B1 (ko) 2006-05-02 2007-09-11 삼성전자주식회사 소스 커플링을 이용한 차동 상보성 콜피츠 발진기
US7587190B2 (en) 2006-05-08 2009-09-08 Texas Instruments Incorporated Systems and methods for low power clock generation
US7501851B2 (en) 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US7603094B2 (en) 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
FI125577B (en) 2006-06-22 2015-11-30 Wärtsilä Finland Oy A method for handling a crankshaft
JP2008011132A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp ９０度移相器
US7352229B1 (en) 2006-07-10 2008-04-01 Altera Corporation Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
KR100861919B1 (ko) 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR100791934B1 (ko) 2006-07-24 2008-01-04 삼성전자주식회사 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
US7609090B2 (en) 2006-08-23 2009-10-27 Stmicroelectronics Pvt. Ltd. High speed level shifter
JP2008054134A (ja) 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
TWI326979B (en) 2006-10-23 2010-07-01 Univ Nat Taiwan Science Tech Back gate coupled voltage control oscillator
US7861277B2 (en) 2006-11-02 2010-12-28 Redmere Technology Ltd. High-speed cable with embedded power control
JP4773318B2 (ja) 2006-11-13 2011-09-14 日本無線株式会社 ダイレクトコンバージョン復調器のローカル周波数信号検出回路
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7773968B2 (en) 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US20080180139A1 (en) 2007-01-29 2008-07-31 International Business Machines Corporation Cmos differential rail-to-rail latch circuits
JP5086660B2 (ja) 2007-02-27 2012-11-28 株式会社日立製作所 論理回路
JP4241847B2 (ja) 2007-03-15 2009-03-18 セイコーエプソン株式会社 テレビ接続検出装置および画像表示装置
TW200840226A (en) 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
WO2009008445A1 (ja) 2007-07-10 2009-01-15 Nec Corporation 信号処理装置及び信号処理方法
TWI339505B (en) 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US8599938B2 (en) 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
JP5065493B2 (ja) 2007-09-14 2012-10-31 クゥアルコム・インコーポレイテッド 調整可能なサイズを有する局部発振器バッファ及びミキサ
US7941115B2 (en) 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
TWI348281B (en) 2007-10-18 2011-09-01 Univ Nat Taiwan Direct injection locked frequency divider circuit with inductive-coupling feedback
US20090108885A1 (en) 2007-10-31 2009-04-30 International Business Machines Corporation Design structure for CMOS differential rail-to-rail latch circuits
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
US20090131006A1 (en) 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4982350B2 (ja) 2007-12-17 2012-07-25 ルネサスエレクトロニクス株式会社 送受信機
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
TWI348280B (en) 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
KR101533679B1 (ko) 2008-03-11 2015-07-03 삼성전자주식회사 개선된 구조를 갖는 플립플롭, 이를 이용한 주파수 분주기및 알 에프 회로
US7965111B2 (en) 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
TWI369878B (en) 2008-06-16 2012-08-01 Realtek Semiconductor Corp Transmitter, receiver and adjusting method for reducing i/q mismatch
JP5515240B2 (ja) 2008-06-20 2014-06-11 凸版印刷株式会社 半導体装置
US8095103B2 (en) 2008-08-01 2012-01-10 Qualcomm Incorporated Upconverter and downconverter with switched transconductance and LO masking
US7808329B2 (en) 2008-08-07 2010-10-05 Agere Systems Inc. Methods and apparatus for improved phase linearity in a multi-phase based clock/timing recovery system
US7932844B1 (en) 2008-08-19 2011-04-26 Marvell International Ltd. Circuits and methods for calibrating a frequency response of a filter
US7683682B1 (en) 2008-08-28 2010-03-23 Korea Electronics Technology Institute Frequency divider for wireless communication system and driving method thereof
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8487670B2 (en) 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
KR20110034433A (ko) 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8164361B2 (en) 2009-12-08 2012-04-24 Qualcomm Incorporated Low power complementary logic latch and RF divider
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611658B (zh) * 2012-06-27 2018-01-11 Sk Hynix Inc 信號放大電路及方法

Also Published As

Publication number Publication date
US8970272B2 (en) 2015-03-03
KR20120034795A (ko) 2012-04-12
CN102027678A (zh) 2011-04-20
JP5399480B2 (ja) 2014-01-29
US20090284288A1 (en) 2009-11-19
WO2009140656A2 (en) 2009-11-19
KR101193426B1 (ko) 2012-10-24
KR20110025757A (ko) 2011-03-11
CN102027678B (zh) 2014-05-07
KR101239524B1 (ko) 2013-03-05
EP3518419A1 (en) 2019-07-31
EP2294691A2 (en) 2011-03-16
WO2009140656A3 (en) 2010-01-21
JP2011521568A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
TW200952336A (en) High-speed low-power latches
US8487670B2 (en) Divide-by-two injection-locked ring oscillator circuit
US8212592B2 (en) Dynamic limiters for frequency dividers
US8154352B2 (en) Oscillating circuit
US9166571B2 (en) Low power high speed quadrature generator
US8289074B2 (en) Discrete time operational transconductance amplifier for switched capacitor circuits
US20040155687A1 (en) 40-Gb/s clock and data recovery circuit in 0.18mum technology
EP2409205A1 (en) Frequency divider with synchronized outputs
WO2014201031A1 (en) High speed latch
Lo et al. Designing an ultralow-voltage phase-locked loop using a bulk-driven technique
JP2015201861A (ja) スプリット−バイアス電流のスケーラブル・バッファ
EP4211874A2 (en) Compensation of common mode voltage drop of sensing amplifier output due to decision feedback equalizer (dfe) taps
US20140375367A1 (en) Pseudo-cml latch and divider having reduced charge sharing between output nodes
JP5286414B2 (ja) 半導体記憶回路
Yingmei et al. Low-jitter PLL based on symmetric phase-frequency detector technique
Choudhari et al. A 2.45 GHz Voltage Controlled Oscillator using 0.18 µm CMOS for PLL
Yuan Design of Transmission Gate VCO and Dynamic PFD for Low Power CMOS PLL