CN105449119B - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN105449119B
CN105449119B CN201610008810.0A CN201610008810A CN105449119B CN 105449119 B CN105449119 B CN 105449119B CN 201610008810 A CN201610008810 A CN 201610008810A CN 105449119 B CN105449119 B CN 105449119B
Authority
CN
China
Prior art keywords
layer
light
terminal
transistor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610008810.0A
Other languages
English (en)
Other versions
CN105449119A (zh
Inventor
山崎舜平
坂田淳郎
坂田淳一郎
坂仓真之
及川欣聪
冈崎健
冈崎健一
丸山穗高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105449119A publication Critical patent/CN105449119A/zh
Application granted granted Critical
Publication of CN105449119B publication Critical patent/CN105449119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

一个目的是提高发光装置的可靠性。发光装置具有一个衬底之上的包括驱动器电路的晶体管的驱动器电路部分以及包括像素的晶体管的像素部分。驱动器电路的晶体管以及像素的晶体管是反交错晶体管，各包括与氧化物绝缘层的一部分相接触的氧化物半导体层。在像素部分中，滤色片层和发光元件设置在氧化物绝缘层之上。在驱动器电路的晶体管中，与栅电极层和氧化物半导体层重叠的导电层设置在氧化物绝缘层之上。栅电极层、源电极层和漏电极层使用金属导电膜来形成。

Description

发光装置及其制造方法
技术领域
本发明涉及包括其中包含作为发光层的有机化合物的层的发光装置以及发光装置的制造方法。例如，本发明涉及电子装置，其上安装有作为部件的具有有机发光元件的发光显示装置。
注意，在本说明书中，半导体器件指的是能够通过利用半导体特性来起作用的所有器件，并且诸如发光装置之类的电光装置、半导体电路和电子装置都是半导体器件。
背景技术
预计包含有机化合物作为发光体、具有诸如薄、轻便、高速响应以及以低电压的DC驱动的发光元件将应用于下一代平板显示器或者下一代照明装置。具体来说，其中发光元件以矩阵来设置的显示装置被认为在宽视角和优良的可视性方面具有优于常规液晶显示装置的优点。
据说，对于发光元件的发光机制，EL层夹在一对电极之间，并且电压施加到该对电极，使得从阴极所注入的电子以及从阳极所注入的空穴在EL层的发射中心中复合以形成分子激子，并且分子激子在返回到基态时释放能量，由此发射光。单重态激发和三重态激发称作受激状态，并且光发射可能能够通过受激状态的任一个来实现。
发光元件中包含的EL层至少包括发光层。另外，EL层能够具有层叠层结构，其中除了发光层之外，还包括空穴注入层、空穴传输层、电子传输层、电子注入层等等。
作为具有半导体特性的材料，金属氧化物受到关注。具有半导体特性的这类金属氧化物的示例是氧化钨、氧化锡、氧化铟、氧化锌等等。其中使用具有半导体特性的这种金属氧化物来形成沟道形成区的薄膜晶体管是已知的(例如参见专利文献1和2)。
应用氧化物半导体的TFT具有高场效应迁移率。因此，显示装置等中的驱动器电路能够使用TFT来形成。
[参考文献]
[专利文献1]日本专利申请公开No.2007-123861
[专利文献2]日本专利申请公开No.2007-096055
发明内容
对于包括氧化物半导体膜的薄膜晶体管，要求高速操作、较简易制造工序和充分可靠性。
一个目的是改进包括氧化物半导体膜的薄膜晶体管的操作特性和可靠性。
具体来说，驱动器电路中使用的薄膜晶体管的较高操作速度是优选的。
例如，当薄膜晶体管的沟道长度(L)减小或者其沟道宽度(W)增大时，增加操作速度。但是，当沟道长度减小时，存在的问题在于开关特性例如导通-截止比降低。另外，当沟道宽度(W)增大时，存在的问题在于薄膜晶体管本身的电容负载增加。
另一个目的是提供一种发光装置，其中包括甚至当沟道长度较小时也具有稳定电特性的薄膜晶体管。
当相互不同的多个电路在绝缘表面之上形成时，例如当像素部分和驱动器电路在一个衬底之上形成时，对于像素部分中使用的薄膜晶体管需要优良的开关特性、如高导通-截止比，而对于驱动器电路中使用的薄膜晶体管要求高操作速度。具体来说，当显示装置的清晰度较高时，所显示图像的写入时间减少。因此，优选的是，用于驱动器电路的薄膜晶体管高速工作。
此外，另一目的是减小包括氧化物半导体膜的薄膜晶体管的电特性的变化。
本发明的一个实施例是一种发光装置，其中具有在一个衬底之上的、包括驱动器电路的晶体管的驱动器电路部分以及包括像素的晶体管的像素部分。驱动器电路的晶体管和像素的晶体管的每个包括栅电极层、栅电极层之上的栅极绝缘层、栅极绝缘层之上的氧化物半导体层、氧化物半导体层之上的源电极层和漏电极层以及氧化物半导体层、源电极层和漏电极层之上与氧化物半导体层的一部分相接触的氧化物绝缘层。像素部分设置有氧化物绝缘层之上的滤色片层以及滤色片层之上的电连接到像素的晶体管的第一电极层、EL层和第二电极层的叠层。驱动器电路的晶体管配备有氧化物绝缘层之上的导电层，其中导电层与栅电极层和氧化物半导体层重叠。栅电极层、源电极层和漏电极层使用金属导电膜来形成。
本发明的另一个实施例是一种发光装置，其中具有在一个衬底之上的、包括驱动器电路的晶体管的驱动器电路部分以及包括像素的晶体管的像素部分。驱动器电路的晶体管和像素的晶体管的每个包括栅电极层、栅电极层之上的栅极绝缘层、栅极绝缘层之上的氧化物半导体层、氧化物半导体层之上的源电极层和漏电极层以及氧化物半导体层、源电极层和漏电极层之上与氧化物半导体层的一部分相接触的氧化物绝缘层。像素部分设置有氧化物绝缘层之上的滤色片层以及滤色片层之上的通过连接电极层电连接到像素的晶体管的第一电极层、EL层和第二电极层的叠层。驱动器电路的晶体管设置有氧化物绝缘层之上的导电层，其中导电层与栅电极层和氧化物半导体层重叠。栅电极层、源电极层和漏电极层使用金属导电膜来形成。
具有底栅结构的反交错晶体管用作像素电极的晶体管和驱动器电路的晶体管的每个。像素的晶体管以及驱动器电路的晶体管各为沟道蚀刻晶体管，其中氧化物绝缘膜设置成与氧化物半导体层相接触，其中氧化物半导体层在源电极层与漏电极层之间外露。
驱动器电路的晶体管具有一种结构，其中氧化物半导体层夹在栅电极与导电层之间。通过这种结构，晶体管的阈值电压的变化能够减小；相应地，能够提供包括具有稳定电特性的晶体管的发光装置。导电层可具有与栅电极层相同的电位，或者可具有浮动电位或者固定电位、如GND电位或0V。通过将导电层的电位设置成适当值，能够控制晶体管的阈值电压。
像素的晶体管可形成为与像素电极直接接触，或者可通过连接电极层电连接到像素电极。连接电极层可使用包括从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素作为其主要成分的膜或者包含任意这些元素的合金膜的层叠膜来形成。
设置在驱动器电路的晶体管的氧化物半导体层之上的导电层、第一布线(又称作端子或连接电极)以及第二布线(又称作端子或连接电极)可使用诸如氧化铟、氧化铟和氧化锡的合金、氧化铟和氧化锌的合金或者氧化锌之类的氧化物导电材料在与像素电极相同的步骤中形成，或者可使用诸如包括从AL、Cr、Cu、Ta、Ti、Mo和W中选取的元素作为其主要成分的膜或者包括任意这些元素的合金之类的金属膜在与连接电极层相同的步骤中形成。
发射具有多种颜色的光的发光元件以及电连接到发光元件的像素的晶体管可在一个衬底之上形成，使得能够制造诸如显示器之类的发光装置。
可设置发射白光的多个发光元件，并且光学膜、具体是滤色片可设置成与发光元件的发光区域重叠，使得能够制造具有全色显示能力的发光显示装置。注意，在本说明书中，滤色片不是指除了黑色矩阵和/或覆盖层之外还包括具有三种颜色(例如红滤色片、蓝滤色片和绿滤色片)的滤色片层的膜的整体，而是指具有一种颜色的滤色片。
为了实现上述结构，本发明的一个实施例是一种用于制造发光装置的方法，包括下列步骤：使用金属导电膜在具有包括驱动器电路部分和像素部分的绝缘表面的衬底之上形成栅电极层；在栅电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体层；对氧化物半导体层进行脱水或脱氢而没有暴露于空气，同时防止水再次进入氧化物半导体层；使用金属导电膜在氧化物半导体层之上形成源电极层和漏电极层；在氧化物半导体层、源电极层和漏电极层之上形成与氧化物半导体层的一部分相接触的氧化物绝缘层，由此驱动器电路的晶体管在驱动器电路部分中形成并且像素的晶体管在像素部分中形成；在像素部分中的氧化物绝缘层之上形成滤色片层；在滤色片层之上形成电连接到像素的晶体管的第一电极层；将EL层和第二电极层按照这个顺序层叠在第一电极层之上；以及在与第一电极层相同的步骤中，在驱动器电路部分中的氧化物绝缘层之上形成与栅电极层和驱动器电路的晶体管的氧化物半导体层重叠的导电层。
为了实现上述结构，本发明的另一个实施例是一种用于制造发光装置的方法，包括下列步骤：使用金属导电膜在具有包括驱动器电路部分和像素部分的绝缘表面的衬底之上形成栅电极层；在栅电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体层；对氧化物半导体层进行脱水或脱氢而没有暴露于空气，同时防止水再次进入氧化物半导体层；使用金属导电膜在氧化物半导体层之上形成源电极层和漏电极层；在氧化物半导体层、源电极层和漏电极层之上形成与氧化物半导体层的一部分相接触的氧化物绝缘层，由此驱动器电路的晶体管在驱动器电路部分中形成并且像素的晶体管在像素部分中形成；在像素部分中的氧化物绝缘层之上形成滤色片层；在滤色片层之上形成通过连接电极层电连接到像素的晶体管的第一电极层；将EL层和第二电极层按照这个顺序层叠在第一电极层之上；以及在与连接电极层相同的步骤中，在驱动器电路部分中的氧化物绝缘层之上形成与栅电极层和驱动器电路的晶体管的氧化物半导体层重叠的导电层
注意，在制造发光装置的步骤的光刻步骤中，可使用采用作为光透过其中以便具有多种强度的曝光掩模的多色调掩模所形成的掩模层来执行蚀刻步骤。
由于借助于多色调掩模所形成的掩模层具有多个膜厚度并且能够通过对掩模层执行蚀刻来改变其形状，所以掩模层能够在多个蚀刻步骤中用于处理成不同的图案。因此，对应于至少两种或更多种不同图案的掩模层能够通过一个多色调掩模来形成。因此，曝光掩模的数量能够减少，并且对应的光刻步骤的数量也能够减少，由此能够实现工序的简化。
通过上述结构，能够解决上述问题的至少一个。
本说明书中使用的氧化物半导体形成由InMO3(ZnO)m(m＞0)所表示的材料的薄膜，并且制造其中薄膜用作氧化物半导体层的薄膜晶体管。注意，M表示从Ga、Fe、Ni、Mn和Co中选取的一种金属元素或多种金属元素。作为一个示例，M可以是Ga，或者除了Ga之外还可包括上述金属元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，在上述氧化物半导体中，在一些情况下，除了作为M所包含的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或者过渡金属的氧化物作为杂质元素。在本说明书中，其组成分子式由InMO3(ZnO)m(m＞0)表示的、其中至少包含Ga作为M的氧化物半导体层称作In-Ga-Zn-O基氧化物半导体，并且其薄膜称作In-Ga-Zn-O基非单晶膜。
作为应用于氧化物半导体层的金属氧化物，除了上述金属氧化物之外，还能够应用任意下列金属氧化物：In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物、Sn-Al-Zn-O基金属氧化物、In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、In-O基金属氧化物、Sn-O基金属氧化物和Zn-O基金属氧化物。备选地，氧化硅可包含在使用上述金属氧化物所形成的氧化物半导体层中。
可以说，通过在诸如氮或者稀有气体(例如氩或氦)之类的惰性气体气氛中的热处理，氧化物半导体层变成氧欠缺氧化物半导体层以具有较低电阻，即，成为N型(N-型)氧化物半导体层，然后，通过形成与氧化物半导体层接触的氧化物绝缘膜以及形成之后的热处理，氧化物半导体层置于氧过剩状态以具有较高电阻，即，成为i型氧化物半导体层。另外，还可以说，执行用以使氧化物半导体层置于氧过剩状态的固相氧化。因此，有可能制造和提供包括具有有利电特性的极可靠薄膜晶体管的发光装置。
作为脱水或脱氢，在诸如氮或者稀有气体(例如氩或氦)之类的惰性气体气氛中以在高于或等于400℃且低于或等于750℃、优选地高于或等于425℃且低于或等于750℃的温度来执行热处理，使得减少氧化物半导体层中包含的诸如水分之类的杂质。此外，能够防止水(H2O)以后再次包含在氧化物半导体层中。
用于脱水或脱氢的热处理优选地在H2O浓度为20ppm或更低的氮气氛中执行。备选地，热处理可在H2O浓度为20ppm或更低的超干空气中执行。
氧化物半导体层在如下条件下经受用于脱水或脱氢的热处理：即使以一直到450℃对经受脱水或脱氢的氧化物半导体层执行TDS，也没有检测到水的两个峰值或者在大约300℃的水的至少一个峰值。因此，甚至当使用脱水或脱氢的氧化物半导体层的薄膜晶体管经受一直到450℃的温度的TDS时，也没有检测到在大约300℃的水的至少一个峰值。
另外，重要的是，在没有暴露于空气的情况下，借助于在温度从以其执行脱水或脱氢的加热温度T降低时对氧化物半导体层执行脱水或脱氢的相同电炉中，不会将水或氢混合到氧化物半导体层中。当薄膜晶体管使用通过将氧化物半导体层变为低电阻氧化物半导体层、即通过脱水或脱氢的N型(N-型)氧化物半导体层、然后将低电阻氧化物半导体层变为高电阻氧化物半导体层以使得成为i型半导体层所得到的氧化物半导体层来形成时，薄膜晶体管的阈值电压(Vth)能够为正电压，使得能够实现所谓的常闭开关元件。对于半导体器件(显示装置)优选的是，以薄膜晶体管中的正阈值电压并且尽可能接近0V来形成沟道。注意，如果薄膜晶体管的阈值电压为负，则薄膜晶体管趋向于常通；换言之，甚至当栅极电压为0V时，电流也在源电极与漏电极之间流动。在有源矩阵显示装置中，电路中包含的薄膜晶体管的电特性是重要的，并且影响显示装置的性能。在薄膜晶体管的电特性之中，阈值电压特别重要。当阈值电压甚至在场效应迁移率较高时也较高或为负时，难以控制电路。在薄膜晶体管具有高阈值电压以及其阈值电压的大绝对值的情况下，薄膜晶体管不能作为TFT来执行开关功能，并且在以低电压驱动TFT时可能是负载。在n沟道薄膜晶体管的情况下，优选的是，形成沟道，并且漏极电流在施加作为栅极电压的正电压之后流动。其中如果不增加驱动电压则不形成沟道的晶体管以及其中形成沟道并且漏极电流甚至在施加负电压时也流动的晶体管不适合于电路中使用的薄膜晶体管。
其中加热温度T下降的气体气氛可切换到与此不同的、其中温度上升到加热温度T的气体气氛。例如，采用用于脱水或脱氢、填充有高纯度氧气体、高纯度N2O气体或者超干空气(露点为-40℃或更低，优选地为-60℃或更低)的电炉，在没有暴露于空气的情况下执行冷却。
在膜中包含的水分通过用于脱水或脱氢的热处理来减少之后，使用在没有包含水分的气氛(露点为-40℃或更低，优选地为-60℃或更低)中缓慢冷却(或冷却)的氧化物半导体膜来改进薄膜晶体管的电特性，并且实现能够量产的高性能薄膜晶体管。
在本说明书中，在诸如氮或者稀有气体(例如氩或氦)之类的惰性气体的气氛中的热处理称作用于脱水或脱氢的热处理。在本说明书中，为了方便起见，脱水或脱氢不仅指消除H2，而且还指消除H、OH等等。
在其中热处理在诸如氮或者稀有气体(例如氩或氦)之类的惰性气体的气氛中执行的情况下，氧化物半导体层通过热处理变成氧欠缺氧化物半导体层，以便成为低电阻氧化物半导体层，即，N型(N-型)氧化物半导体层。
与漏电极层重叠的区域形成作为氧欠缺区域的高电阻漏区(又称作HRD区)。另外，与源电极层重叠的区域形成作为氧欠缺区域的高电阻源区(又称作HRS区)。
具体来说，高电阻漏区的载流子浓度高于或等于1×1018cm3，并且至少高于沟道形成区的载流子浓度(低于1×1018cm3)。注意，本说明书中，载流子浓度是通过室温下的霍耳效应测量所得到的载流子浓度。
然后，通过使脱水或脱氢的氧化物半导体层的至少一部分处于氧过剩状态以使得成为高电阻氧化物半导体层、即i型氧化物半导体层，来形成沟道形成区。注意，作为使脱水或脱氢的氧化物半导体层处于氧过剩状态的处理，采用任意下列方法：通过溅射在脱水或脱氢的氧化物半导体层之上并且与其接触地沉积氧化物绝缘膜；对于在脱水或脱氢的氧化物半导体层之上并且与其接触地形成的氧化物绝缘膜进行热处理；在包含氧的气氛中对于在脱水或脱氢的氧化物半导体层之上并且与其接触地形成的氧化物绝缘膜进行热处理；在惰性气体气氛中对于在脱水或脱氢的氧化物半导体层之上并且与其接触地形成的氧化物绝缘膜进行热处理，之后接着在氧气氛中的冷却处理；以及在惰性气体气氛中对于在脱水或脱氢的氧化物半导体层之上并且与其接触地形成的氧化物绝缘膜进行热处理，之后接着在超干空气(露点为-40℃或更低，优选地为-60℃或更低)中的冷却处理。
此外，为了使用经受脱水或脱氢的氧化物半导体层的至少一部分(与栅电极层重叠的一部分)作为沟道形成区，能够有选择地使氧化物半导体层处于氧过剩状态，以使得成为高电阻氧化物半导体层，即i型氧化物半导体层。沟道形成区能够按照如下方式来形成：使得使用Ti等的金属电极所形成的源电极层和漏电极层在经受脱水或脱氢的氧化物半导体层之上形成并且与其接触，以及有选择地使没有与源电极层和漏电极层重叠的外露区处于氧过剩状态。在有选择地使外露区处于氧过剩状态的情况下，形成与源电极层重叠的第一高电阻源区以及与漏电极层重叠的第二高电阻漏区，并且沟道形成区在第一高电阻源区与第二高电阻漏区之间形成。也就是说，沟道形成区在源电极层与漏电极层之间以自动调整方式来形成。
因此，有可能制造和提供包括具有有利电特性的极可靠薄膜晶体管的发光装置。
注意，通过在氧化物半导体层中形成与漏电极层重叠的高电阻漏区，在形成驱动器电路时能够提高可靠性。具体来说，通过形成高电阻漏区，能够得到一种结构，其中导电性能够从漏电极层到高电阻漏区和沟道形成区阶梯式改变。因此，在薄膜晶体管使用连接到用于提供高电源电位VDD的布线的漏电极层进行操作的情况下，高电阻漏区用作缓冲器，即使高电场施加在栅电极层与漏电极层之间，也没有局部施加高电场，使得薄膜晶体管的耐受电压能够得到改进。
另外，在氧化物半导体层中形成与漏电极层和源电极层重叠的高电阻漏区和高电阻源区，使得能够在形成驱动器电路时在沟道形成区中实现泄漏电流的减小。具体来说，通过形成高电阻漏区，在晶体管的漏电极层与源电极层之间的泄漏电流按照所列顺序流经漏电极层、漏电极层侧上的高电阻漏区、沟道形成区、源电极层侧上的高电阻源区和源电极层。在这种情况下，在沟道形成区中，从漏电极层侧上的高电阻漏区流动到沟道形成区的泄漏电流能够集中于沟道形成区与晶体管截止时具有高电阻的栅极绝缘层之间的界面附近。因此，能够减小背沟道部分(沟道形成区的表面的一部分，远离栅电极层)中的泄漏电流量。
此外，与源电极层重叠的高电阻源区以及与漏电极层重叠的高电阻漏区根据栅电极层的宽度隔着栅电极层与栅极绝缘层的一部分相互重叠，并且漏电极层的端部附近的电场的强度能够更有效地降低。
此外，氧化物导电层可在氧化物半导体层与源和漏电极之间形成。氧化物导电层优选包含氧化锌作为成分，并且优选不包含氧化铟。例如，能够使用氧化锌、氧化锌铝、氧氮化锌铝、氧化镓锌等等。氧化物导电层还用作低电阻漏(LRD，又称作LRN(低电阻n型导电性))区。具体来说，低电阻漏区的载流子浓度比高电阻漏区(HRD区)高，并且优选地在1×1020/cm3至1×1021/cm3的范围之内(包括两端)。氧化物导电层设置在氧化物半导体层与源和漏电极之间，由此能够降低接触电阻，并且能够实现晶体管的较高速度操作。相应地，能够改进外部电路(驱动器电路)的频率特性。
用于形成源和漏电极的氧化物导电层和金属层可相继形成。
此外，上述第一布线和第二布线可使用通过层叠金属材料以及与用作LRN区或者LRD区的氧化物导电层相同的材料所形成的布线来形成。通过层叠金属和氧化物导电层，在例如布线的重叠部分或者开口处的阶梯差的覆盖能够得到改进；因此能够降低布线电阻。此外，能够期待防止布线的电阻因移动等而引起的局部增加以及防止布线的断开连接的效果；相应地，能够提供极可靠发光装置。
关于第一布线与第二布线之间的上述连接，当氧化物导电层夹在它们之间时，可期待防止通过在连接部分(接触部分)中的金属表面上形成绝缘氧化物所引起的接触电阻的增加；相应地，能够提供极可靠的发光装置。
由于薄膜晶体管因静电等而易于损坏，所以用于保护像素部分中的薄膜晶体管的保护电路优选设置在栅极线或源极线的同一衬底之上。保护电路优选采用包括氧化物半导体层的非线性元件来形成。
注意，本说明书中诸如“第一”和“第二”之类的序数是为了方便起见而使用，并不是表示步骤的顺序和层的层叠顺序。另外，本说明书中的序数并不表示规定本发明的特定名称。
能够实现一种发光装置，该发光装置是半导体器件，设置有包括氧化物半导体层的薄膜晶体管，并且具有优良电特性和高可靠性。
附图说明
附图包括：
图1示出发光装置；
图2A至图2C示出用于制造发光装置的方法；
图3A至图3C示出用于制造发光装置的方法；
图4A和图4B示出用于制造发光装置的方法；
图5A和图5B示出用于制造发光装置的方法；
图6A至图6D示出用于制造发光装置的方法；
图7A和图7B示出用于制造发光装置的方法；
图8A至图8D示出用于制造发光装置的方法；
图9A和图9B示出用于制造发光装置的方法；
图10示出发光装置；
图11A1至图11B2示出发光装置；
图12A和图12B各示出发光装置的框图；
图13A和图13B示出信号线驱动器电路的结构和时序图；
图14A至图14C示出移位寄存器的配置的电路图；
图15A和图15B示出移位寄存器的电路图和时序图；
图16示出发光装置；
图17A至图17D示出用于制造发光装置的方法；
图18A和图18B示出用于制造发光装置的方法；
图19示出发光装置的像素的等效电路图；
图20A至图20C各示出发光装置；
图21A和图21B各示出发光元件；
图22A和图22B示出发光装置；
图23A和图23B示出电子装置；
图24A和图24B示出电子装置；
图25示出电子装置；以及
图26示出电子装置。
具体实施方式
将参照附图来描述本发明的实施例。注意，本发明并不局限于以下描述，并且其模式和细节的各种变更是本领域的技术人员显而易见的，除非这类变更背离本发明的精神和范围。因此，本发明不应当被理解为局限于实施例的以下描述。在以下给出的结构中，相同部分或者具有相似功能的部分在不同的附图中由相同的参考标号来表示，并且将不重复其说明。
(实施例1)
将参照图1、图2A至图2C、图3A至图3C、图4A和图4B、图5A和图5B以及图11A1至图11B2来描述包括薄膜晶体管的发光装置及其制造过程。
图1示出作为本发明的一种模式的发光装置。图1中的发光装置设置在衬底100之上，其中像素部分包括发光元件、薄膜晶体管170和电容器147，以及驱动器部分薄膜晶体管180。此外，用于连接的第一端子121、连接电极120和端子电极128设置在栅极布线的端子部分中，以及用于连接的第二端子122和端子电极129设置在源极布线的端子部分中。此外，氧化物绝缘膜107和保护绝缘层106在薄膜晶体管180和薄膜晶体管170之上形成。
发光元件使用包括第一电极层110、EL层194和第二电极层195的叠层来形成。薄膜晶体管170的漏电极层和第一电极层110形成为相互接触，使得发光元件和薄膜晶体管170相互电连接。在像素部分中，滤色片层191在保护绝缘层106之上形成。滤色片层191覆盖有覆盖层192，并且保护绝缘层109进而在其上形成。第一电极110在保护绝缘层109之上形成。此外，在发光元件之间分隔的间隔物193在薄膜晶体管170之上形成。
在驱动器电路部分的薄膜晶体管180中，导电层111设置在栅电极层和半导体层之上，并且漏电极层165b电连接到导电层162，导电层162在与栅电极层相同的步骤中形成。
将参照图2A至图2C、图3A至图3C、图4A和图4B、图5A和图5B以及图11A1至图11B2详细描述制造方法。图2A至图2C、图3A至图3C、图4A和图4B以及图5A和图5B各对应于发光装置的截面图。
导电层在具有绝缘表面的衬底100的整个表面之上形成，然后执行第一光刻步骤，以便形成抗蚀剂掩模。然后，通过蚀刻去除导电层的不必要部分，使得形成布线和电极(栅电极101、栅电极层161、导电层162、电容器布线层108和第一端子121)。优选地执行蚀刻，使得布线和电极的端部具有如图2A所示的渐窄的形状，因为能够改进用其上层叠的膜的覆盖。注意，栅电极层101和栅电极层161包含在栅极布线中。
虽然对于能够用作具有绝缘表面的衬底100的透光衬底没有具体限制，但是透光衬底需要具有足够高的耐热性以至少耐受以后执行的热处理。玻璃衬底能够用作具有绝缘表面的衬底100。
在其中使用玻璃衬底并且以后执行热处理的温度较高的情况下，优选使用其应变点大于或等于730℃的玻璃衬底。作为玻璃衬底，例如使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的玻璃材料。注意，在包含比硼酸更多数量的氧化钡(BaO)的情况下，玻璃衬底是耐热的，并且具有更大实际用途。因此，优选使用使得BaO的量比B2O3大的包含BaO和B2O3的玻璃衬底。
注意，使用绝缘体所形成的诸如陶瓷衬底、石英衬底或蓝宝石衬底之类的衬底可用来代替上述玻璃衬底。备选地，可使用晶化玻璃等。由于本实施例中所述的发光装置具有其中光通过衬底100侧的表面来发射的底部发光结构，所以透光衬底用作衬底100；但是，在其中发光装置具有光通过与衬底100侧相对的表面来发射的顶部发光结构的情况下，诸如金属衬底之类的非透光衬底可用作衬底100。
用作基底膜的绝缘膜可设置在衬底100与栅电极层101、栅电极层161、导电层162、电容器布线层108和第一端子121之间。基底膜具有防止杂质元素从衬底100扩散的功能，并且能够使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一个或多个来形成为单层结构或成层结构。
栅电极层101、栅电极层161、导电层162、电容器布线层108和第一端子121能够使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料或者包含任意这些材料作为主要成分的合金材料以单层或层叠层来形成。
例如，作为栅电极层101、栅电极层161、导电层162、电容器布线层108和第一端子121的每个的二层结构，下列结构是优选的：铝层以及其上层叠的钼层的二层结构，铜层以及其上层叠的钼层的二层结构，铜层以及其上层叠的氮化钛层或氮化钽层的二层结构，以及氮化钛层和钼层的二层结构。作为三层的层叠结构，钨层或氮化钨层、铝和硅的合金或者铝和钛的合金以及氮化钛层或钛层的层叠层是优选的。
随后，栅极绝缘层102在栅电极层101、栅电极层161、导电层162、电容器布线层108和第一端子121之上形成(参见图2A)。
能够通过等离子体CVD方法、溅射方法等，将栅极绝缘层102形成为具有氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层或者氧化铝层的单层结构或者它们的层叠层。例如，可通过等离子体CVD方法，使用SiH4、氧和氮作为膜形成气体来形成氧氮化硅层。栅极绝缘层102的厚度设置成大于或等于100nm且小于或等于500nm。在层叠结构的情况下，例如，厚度从50nm至200nm(包括两端)的第一栅极绝缘层以及厚度从5nm至300nm(包括两端)的第二栅极绝缘层按照该顺序来层叠。
在本实施例中，厚度为200nm或更小的氮化硅层通过等离子体CVD方法作为栅极绝缘层102来形成。
然后，厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜130在栅极绝缘层102之上形成(参见图2B)。
注意，在氧化物半导体膜通过溅射方法来形成之前，栅极绝缘层102的表面上的灰尘优选地通过其中引入氩气体并且生成等离子体的逆溅射去除。逆溅射是一种方法，其中借助于RF电源在氩气氛中将电压施加到衬底，并且在衬底附近生成等离子体，使得衬底表面被修正。注意，代替氩气氛，可使用氮气氛、氦气氛等。备选地，可使用添加了氧、N2O等的氩气氛。另外备选地，可使用添加了Cl2、CF4等的氩气氛。
氧化物半导体膜130优选具有小至50nm或更小的厚度，以使得甚至在用于脱水或脱氢的热处理接着氧化物半导体膜130的形成时也是非晶的。厚度的减小能够在氧化物半导体层的形成之后执行热处理时防止氧化物半导体膜晶化。
使用In-Ga-Zn-O基非单晶膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜或者Zn-O基氧化物半导体膜来形成氧化物半导体膜130。在本实施例中，氧化物半导体膜130通过溅射方法、使用In-Ga-Zn-O基氧化物半导体靶来形成。备选地，能够通过溅射方法在稀有气体(通常为氩)气氛、氧气氛或者稀有气体(通常为氩)和氧的气氛下形成氧化物半导体膜130。当采用溅射方法时，优选的是使用包含2wt％至10wt％的SiO2的靶来执行沉积，并且抑制晶化的SiOx(x＞0)包含在氧化物半导体膜130中，以使得防止在后一步骤的脱水或脱氢的热处理时的晶化。
在这里，在下列条件下在包含氩或氧的气氛(氩∶氧＝30sccm∶20sccm，并且氧流量的比例为40％)中使用包含In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol％]并且In∶Ga∶Zn＝1∶1∶0.5[at％])的氧化物半导体靶来形成氧化物半导体膜：衬底与靶之间的距离为100mm，压力为0.2Pa，以及直流电源在为0.5kW。注意，脉冲直流(DC)电源是优选的，因为可减少灰尘，并且膜厚可以是均匀的。In-Ga-Zn-O基非单晶膜形成为具有5nm至200nm(包括两端)厚。在本实施例中，作为氧化物半导体膜，厚度为20nm的In-Ga-Zn-O基非单晶膜通过溅射方法、使用In-Ga-Zn-O基氧化物半导体靶来形成。
溅射方法的示例包括：RF溅射方法，其中高频电力用作溅射电源；DC溅射方法；以及脉冲DC溅射方法，其中以脉冲方式来施加偏压。RF溅射方法主要用于形成绝缘膜的情况，而DC溅射方法主要用于形成金属膜的情况。
另外，存在多源溅射设备，其中能够设置不同材料的多个靶。通过多源溅射设备，不同材料的膜能够沉积为层叠在同一室中，并且多种材料的膜能够通过在同一室中同时放电来沉积。
另外，存在一种溅射设备，该溅射设备配备有室内部的磁系统并且用于磁控管溅射，以及存在一种用于ECR溅射的溅射设备，其中使用借助于微波所产生的等离子体，而无需使用辉光放电。
此外，作为通过溅射的沉积方法，还存在反应溅射方法，其中靶物质和溅射气体成分在沉积期间相互起化学反应，以便形成其化合物薄膜，并且存在偏压溅射，其中电压在沉积期间还施加到衬底。
随后，执行第二光刻步骤。抗蚀剂掩模137在氧化物半导体膜130之上形成，并且通过蚀刻去除氧化物半导体膜130和栅极绝缘层102的不必要部分，以便在绝缘层102中形成达到第一端子121的接触孔119以及达到导电层162的接触孔118(参见图2C)。
因此，在栅极绝缘层102的整个表面之上形成氧化物半导体膜130的同时在栅极绝缘层102中形成接触孔时，抗蚀剂掩模没有与栅极绝缘层102的表面直接接触；相应地，能够防止栅极绝缘层102的表面的污染(例如杂质等附于栅极绝缘层102)。因此，能够得到栅极绝缘层102与氧化物半导体膜130之间的界面的有利状态，从而引起可靠性的提高。
备选地，抗蚀剂图案可直接在栅极绝缘层上形成，然后可形成接触孔。在这种情况下，优选地执行热处理，以便在去除抗蚀剂之后对栅极绝缘膜的表面进行脱水、脱氢或脱羟。例如，可通过在惰性气体(例如氮、氦、氖或氩)气氛或者氧气氛下的热处理(以高于或等于400℃且小于或等于750℃)，去除栅极绝缘层中包含的诸如氢和水之类的杂质。
随后，去除抗蚀剂掩模137。借助于在第三光刻步骤中形成的抗蚀剂掩模135a和135b来蚀刻氧化物半导体膜130，使得形成岛状氧化物半导体层131和132(参见图3A)。备选地，用于形成岛状氧化物半导体层的抗蚀剂掩模135a和135b可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，没有使用光掩模，从而引起制造成本的降低。
随后，氧化物半导体层131和132经过脱水或脱氢，使得形成脱水或脱氢的氧化物半导体层133和134(参见图3B)。以其执行脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选高于或等于425℃且低于或等于750℃。注意，在第一热处理的温度为425℃或更高的情况下，热处理时间可以为1小时或更短，而在第一热处理的温度低于425℃的情况下，热处理时间设置成超过1小时。在这里，将衬底引入作为热处理设备的一个示例的电炉，并且氧化物半导体层在氮气氛中经受热处理。然后，氧化物半导体层没有暴露于空气，并且防止水和氢再次进入氧化物半导体层中。这样，形成氧化物半导体层133和134。在本实施例中，在一个电炉中，在氮气氛下，从以其对氧化物半导体层执行脱水或脱氢的加热温度T到足够低以防止水再次进入的温度、具体来说到比加热温度T低100℃或更多的温度来执行缓慢冷却。并不局限于氮气氛，脱水或脱氢可在诸如氦、氖或氩之类稀有气体气氛中执行。
当氧化物半导体层经过400℃至700℃的热处理时，能够实现氧化物半导体层的脱水或脱氢；因此，能够防止水(H2O)在以后的步骤再次包含在氧化物半导体层中。
热处理设备并不局限于电炉，而例如可以是诸如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备之类的RTA(快速热退火)设备。LRTA设备是用于通过从例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯等灯所发出的光(电磁波)的辐射来加热待处理对象的设备。另外，LRTA设备可以不仅配备有灯，而且还配备有通过来自诸如电阻加热器之类的加热器的热传导或热辐射来加热待处理对象的装置。GRTA是使用高温气体进行热处理的方法。作为气体，使用不会通过热处理与待处理对象发生反应的惰性气体，例如氮或者诸如氩之类的稀有气体。热处理可通过RTA方法以600℃至750℃执行数分钟。
注意，在第一热处理中，优选的是，水、氢等没有包含在氮或者诸如氦、氖或氩之类的稀有气体中。具体来说，以400℃至750℃对氧化物半导体层执行的用于脱水或脱氢的热处理优选在H2O的浓度为20ppm或更低的氮气氛中执行。备选地，优选的是，引入用于热处理的设备中的氮或者诸如氦、氖或氩之类的稀有气体具有6N(99.9999％)或更高、或者更优选地为7N(99.99999％)或更高的纯度；也就是说，杂质浓度设置为1ppm或更低，优选地为0.1ppm或更低。
在一些情况下，取决于第一热处理的条件或者氧化物半导体层的材料，氧化物半导体层晶化成微晶膜或多晶膜。例如，氧化物半导体层可晶化，以便成为具有90％或更大或者80％或更大的晶化度的微晶半导体层。此外，取决于第一热处理的条件以及氧化物半导体层的材料，氧化物半导体层可成为不包含结晶成分的非晶氧化物半导体层。
氧化物半导体层的第一热处理还能够对尚未被处理成岛状氧化物半导体层131和132的氧化物半导体膜130来执行。在那种情况下，在第一热处理之后，从加热装置中取出衬底，并且执行光刻步骤。
用于对氧化物半导体层的脱水或脱氢的热处理可在下列时机的任一个执行：在形成氧化物半导体层之后；在源电极和漏电极在氧化物半导体层之上形成之后；以及在钝化膜在源电极和漏电极之上形成之后。
此外，在图2C所示的栅极绝缘层102中形成接触孔118和119的步骤可在氧化物半导体膜130经过脱水或脱氢处理之后执行。
注意，氧化物半导体膜的这个蚀刻步骤并不局限于湿式蚀刻，而是还可执行干式蚀刻。
作为用于干式蚀刻的蚀刻气体，优选使用包含氯的气体(氯基气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4))。
备选地，能够使用包含氟的气体(氟基气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或者三氟甲烷(CHF3))；溴化氢(HBr)；氧(O2)；添加了诸如氦(He)或氩(Ar)之类的稀有气体的任意这些气体；等等。
作为干式蚀刻方法，能够使用平行板RIE(反应离子蚀刻)方法或ICP(电感耦合等离子体)蚀刻方法。为了将膜蚀刻成预期形状，蚀刻条件(施加到线图形状电极的电功率、施加到衬底侧的电极的电功率和衬底侧的电极的温度等)经过适当调整。
作为用于湿式蚀刻的蚀刻剂，能够使用通过混合磷酸、乙酸和硝酸所得到的溶液，氨过氧化混合物(过氧化氢∶氨∶水＝5∶2∶2)等等。另外，还可使用ITO07N(由KANTOCHEMICAL CO.，INC.生产)。
湿式蚀刻中使用的蚀刻剂通过清洗连同蚀刻掉的材料一起去除。包含蚀刻剂和蚀刻掉的材料的废液可经过净化，并且材料可再使用。当例如氧化物半导体层中包含的铟等材料在蚀刻之后从废液中收集并且再使用时，可有效地使用资源，并且可降低成本。
蚀刻条件(例如蚀刻剂、蚀刻时间和温度)根据材料经过适当调整，使得材料能够蚀刻成预期形状。
随后，使用金属材料通过溅射方法或者真空蒸镀方法在氧化物半导体层133和134之上形成金属导电膜。
作为金属导电膜的材料，存在从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素、包含上述元素的合金、其中组合了上述元素的一部分的合金膜等。此外，金属导电膜可具有单层结构或者两层或更多层的层叠层结构。例如，可给出包含硅的铝膜的单层结构、其中钛膜层叠在铝膜之上的二层结构、其中Ti膜、铝膜和Ti膜按照这种顺序层叠的三层结构等等。备选地，可使用包含Al以及从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选取的一种元素或多种元素的膜、合金膜或者氮化物膜。
在形成金属导电膜之后执行热处理的情况下，金属导电膜优选地具有足够的耐热性以耐受热处理。
随后，执行第四光刻步骤。形成抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，并且通过蚀刻去除金属导电膜的不必要部分，使得形成源电极层105a、漏电极层105b、源电极层165a、漏电极层165b、电容器电极层149、连接电极120和第二端子122(参见图3C)。
注意，各材料和蚀刻条件经过适当调整，使得氧化物半导体层133和134没有通过对金属导电膜的蚀刻被去除。
在本实施例中，Ti膜用作金属导电膜，In-Ga-Zn-O基氧化物半导体膜用作氧化物半导体层133和134，以及氨过氧化氢溶液(氨、水和过氧化氢溶液的混合物)用作蚀刻剂。
在第四光刻步骤中，使用与源电极层105a和165a以及漏电极层105b和165b相同的材料来形成的连接电极120和第二端子122在相应端子部分中形成。注意，第二端子122电连接到源极布线(源极布线包括源电极层105a和165a)。连接电极120形成为在接触孔119中与第一端子121相接触，并且电连接到第一端子121。
注意，用于形成源电极层和漏电极层的抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，光掩模是不必要的；相应地，制造成本能够降低。
随后，去除抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，并且形成用作与氧化物半导体层133和134相接触的保护绝缘膜的氧化物绝缘膜107。
在这个阶段，在氧化物半导体层133和134中，存在与氧化物绝缘膜相接触的区域。在这些区域中，与氧化物绝缘膜107相接触并且隔着栅极绝缘层与栅电极层重叠的区域是沟道形成区。
氧化物绝缘膜107能够通过溅射方法等适当地形成为具有至少1nm或更大的厚度，溅射方法是用以使诸如水和氢之类的杂质不会混合到氧化物绝缘膜107中的方法。在本实施例中，厚度为300nm的氧化硅膜通过溅射方法作为氧化物绝缘膜107来形成。膜形成中的衬底温度可高于或等于室温且低于或等于300℃。在本实施例中，衬底温度处于室温。氧化硅膜能够通过溅射方法在稀有气体(通常为氩)气氛、氧气氛或者包含稀有气体(通常为氩)和氧的气氛中形成。此外，氧化硅靶或硅靶能够用作靶。例如，氧化硅膜能够通过溅射方法、在氧气氛中使用硅靶来形成。作为形成为与电阻被降低的氧化物半导体层相接触的氧化物绝缘膜，使用没有包含诸如水分、氢离子和OH-之类的杂质并且阻止它们从外部进入的无机绝缘膜：具体来说，使用氧化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜等。
随后，在惰性气体气氛或者氮气氛中以从200℃至400℃(包括两端)、例如从250℃至350℃(包括两端)的优选温度来执行第二热处理。例如，第二热处理在氮气氛中以250℃执行1小时。通过第二热处理，氧化物半导体层133和134与氧化物绝缘膜107重叠的部分在与氧化物绝缘膜107接触的状态中被加热。
通过上述步骤，用于脱水或脱氢的热处理在沉积之后对氧化物半导体层来执行以便降低电阻，然后，有选择地使氧化物半导体层的一部分处于氧过剩状态。
因此，在氧化物半导体层133中，与栅电极层161重叠的沟道形成区166具有i型导电性，并且与源电极层165a重叠的高电阻源区167a以及与漏电极层165b重叠的高电阻漏区167b以自动调整方式来形成；因此，形成氧化物半导体层163。类似地，在氧化物半导体层134中，与栅电极层101重叠的沟道形成区116具有i型导电性，并且与源电极层105a重叠的高电阻源区117a以及与漏电极层105b重叠的高电阻漏区117b以自动调整方式来形成；因此，形成氧化物半导体层103。
通过在分别与漏电极层105b和165(以及源电极层105a和165a)重叠的氧化物半导体层103和163中形成高电阻漏区117b和167b(或者高电阻源区117a和167a)，所形成电路中的可靠性能够得到提高。具体来说，通过形成高电阻漏区117b，能够采用一种结构，其中导电性从漏电极层105b到高电阻漏区117b和沟道形成区116阶梯式改变；类似地，通过形成高电阻漏区167b，能够采用一种结构，其中导电性从漏电极层165b到高电阻漏区167b和沟道形成区166阶梯式改变。因此，当晶体管工作在连接到为漏电极层105b和165b提供高电源电位VDD的布线的状态时，高电阻漏区用作缓冲器，使得甚至当高电场施加在栅电极层101与漏电极层105b之间以及栅电极层161与漏电极层165b之间时，也没有施加局部高电场；这样，晶体管各能够具有带增加的耐受电压的结构。
另外，通过在分别与漏电极层105b和165(以及源电极层105a和165a)重叠的氧化物半导体层103和163中形成高电阻漏区117b和167b(或者高电阻源区117a和167a)，能够降低可在所形成电路中流动的沟道形成区116和166中的泄漏电流。
在本实施例中，在氧化硅膜通过溅射方法作为氧化物绝缘膜107来形成之后，以250℃至350℃来执行热处理，由此氧从源区与漏区之间的氧化物半导体层的外露部分(沟道形成区)进入氧化物半导体层的每个，并且扩散到其中。通过经由溅射方法形成氧化硅膜，过量的氧能够包含在氧化硅膜中，以及氧能够进入氧化物半导体层，并且能够通过热处理扩散到其中。氧进入氧化物半导体层，并且扩散到其中，由此沟道区能够具有较高电阻(即，沟道区能够具有i型导电性)。因此，薄膜晶体管能够用作常断晶体管。
此外，在氧化物半导体层的厚度为15nm或更小的情况下，氧化物半导体层中的高电阻源区或高电阻漏区沿整个厚度方向来形成。在氧化物半导体层的厚度为30nm或更大以及50nm或更小的情况下，在氧化物半导体层的一部分中，即，在氧化物半导体层与源电极层或漏电极层相接触并且在其附近的区域中，电阻被降低，并且形成高电阻源区或高电阻漏区，同时能够使氧化物半导体层中接近栅极绝缘膜的区域为I型。
保护绝缘层还可在氧化物绝缘膜107之上形成。例如，氮化硅膜通过RF溅射方法来形成。由于RF溅射方法具有高生产率，所以它优选地用作保护绝缘层的沉积方法。作为保护绝缘层，使用没有包含诸如水分、氢离子和OH-之类的杂质并且阻止它们从外部进入的无机绝缘膜。具体来说，使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。在本实施例中，氮化硅膜作为保护绝缘层106来形成(参见图4A)。
通过上述步骤，像素部分中的薄膜晶体管170、驱动器电路部分的晶体管180以及电容器147能够在同一衬底之上制造。薄膜晶体管170和180的每个是包括其中形成高电阻源区、高电阻漏区和沟道形成区的氧化物半导体层的底栅薄膜晶体管。因此，在薄膜晶体管170和180的每个中，高电阻漏区或者高电阻源区用作缓冲器，使得即使施加高电场时，也没有施加局部高电场；这样，薄膜晶体管170和180各能够具有具备增加的耐受电压的结构。
电容器147使用栅极绝缘层102、电容器布线层108和电容器电极层109来形成，其中定时器部分中的栅极绝缘层102用作电介质。
通过将驱动器电路和像素部分设置在同一衬底之上，驱动器电路与外部信号之间的连接布线能够缩短；因此，能够实现发光装置的尺寸和成本的降低。
然后，滤色片191在保护绝缘层106之上形成。作为滤色片层，能够使用绿滤色片层、蓝滤色片层、红滤色片层等，并且依次形成绿滤色片层、蓝滤色片和红滤色片层。通过印刷方法、喷墨方法、借助于光刻技术的蚀刻方法等等，来形成各滤色片层。通过设置滤色片层，能够执行滤色片层和发光元件的发光区域的对位，而无需取决于密封衬底的贴合精度。在本实施例中，执行第五、第六和第七光刻步骤，以便形成绿滤色片层、蓝滤色片层和红滤色片层。
随后，形成覆盖滤色片层(绿滤色片层、蓝滤色片层和红滤色片层)的覆盖层192。覆盖层192使用发光树脂来形成。在本实施例中，覆盖层192在第八光刻步骤中形成。
在这里，示出其中使用RGB三种颜色来执行全色显示的示例；但是，本发明并不具体局限于此，而是可使用RGBW四种颜色来执行全色显示。
随后，形成覆盖覆盖层192和保护绝缘层106的保护绝缘层109(参见图4B)。对于保护绝缘层109，使用诸如氮化硅膜、氮化铝膜、氮氧化硅膜或者氧氮化铝膜之类的无机绝缘膜。优选的是，保护绝缘层109是具有与保护绝缘层106相同的成分的绝缘膜，因为它们能够在形成接触孔时在一个步骤中来蚀刻。
随后，执行第九光刻步骤。形成抗蚀剂掩模，并且达到漏电极层105b的接触孔125通过蚀刻氧化物绝缘膜107、保护绝缘层106和保护绝缘层109来形成。然后，去除抗蚀剂掩模(参见图5A)。另外，达到第二端子122的接触孔127以及达到连接电极120的接触孔126也通过这个蚀刻来形成。备选地，用于形成接触孔的抗蚀剂掩模可通过喷墨方法来形成。当抗蚀剂掩模通过喷墨方法来形成时，没有使用光掩模，从而引起制造成本的降低。
随后，形成透光导电膜。使用诸如氧化铟(In2O3)或者氧化铟和氧化锡的合金(In2O3-SnO2，缩写为ITO)之类的材料通过溅射方法、真空蒸镀方法等，来形成透光导电膜。备选地，包含氮的Al-Zn-O基非单晶膜(即，Al-Zn-O-N基非单晶膜)、包含氮的Zn-O基非单晶膜或者包含氮的Sn-Zn-O基非单晶膜可用作透光导电膜的材料。注意，Al-Zn-O-N基非单晶膜中的锌的组成比(atomic％)小于或等于47atomic％且比非单晶膜中的铝的组成比高；Al-Zn-O-N基非单晶膜中的铝的组成比(atomic％)比非单晶膜中的氮的组成比高。这种材料采用盐酸基溶液来蚀刻。但是，由于蚀刻ITO中特别容易在衬底上留下残渣，所以可使用氧化铟和氧化锌的合金(In2O3-ZnO)，以便改进蚀刻加工性。
注意，透光导电膜中的组成比的单位是原子百分比(atomic％)，并且组成比通过使用电子探针X射线微量分析器(EPMA)的分析来评估。
随后，执行第十光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除透光导电膜的不必要部分，使得形成第一电极层110、导电层111和端子电极128、129。然后，去除抗蚀剂掩模。
包括作为电介质的栅极绝缘层102、电容器布线层108和电容器电极层149的电容器147也能够在与驱动器电路部分和像素部分相同的衬底之上形成。在发光装置中，电容器电极层149是电源线的一部分，并且电容器布线层108是驱动器TFT的栅电极层的一部分。
在端子部分中形成的端子电极128和129用作连接到FPC的电极或布线。在第一端子121之上隔着连接电极120所形成的端子电极128是用作栅极布线的输入端子的连接端子电极。在第二端子122之上形成的端子电极129是用作源极布线的输入端子的连接端子电极。
此外，图11A1和11A2分别是在这个阶段的栅极布线端子部分的截面图及其顶视图。图11A1是沿图11A2的线C1-C2所截取的截面图。图11A1中，在氧化物绝缘膜107之上形成的导电膜155是用作输入端子的连接端子电极。此外，图11A1中，在端子部分，使用与栅极布线相同的材料所形成的第一端子151以及使用与源极布线相同的材料所形成的连接电极153隔着栅极绝缘层102相互重叠，并且相互电连接。另外，连接电极153和导电膜155通过设置在氧化物绝缘膜107中的接触孔相互直接接触，以便在其中形成传导。
此外，图11B1和11B2分别是在这个阶段的源极布线端子部分的截面图及其顶视图。图11B1对应于沿图11B2的线D1-D2所截取的截面图。图11B1中，在氧化物绝缘膜107之上形成的导电膜155是用作输入端子的连接端子电极。此外，图11B1中，在端子部分，使用与栅极布线相同的材料所形成的电极156位于电连接到源极布线的第二端子150下方并且隔着栅极绝缘层102与其重叠。电极156没有电连接到第二端子150，并且当电极156的电位设置成与第二端子150不同的电位、例如浮动、GND或0V时，能够形成用于防止噪声或静电的电容器。第二端子150隔着氧化物绝缘膜107电连接到导电膜155。
多个栅极布线、源极布线和电容器布线根据像素密度来设置。在端子部分，处于与栅极布线相同的电位的第一端子、处于与源极布线相同的电位的第二端子、处于与电容器布线相同的电位的第三端子等各设置多个。各端子的数量可以是任何数量，并且端子的数量可由专业人员适当地确定。
薄膜晶体管和存储电容器在相应像素中以矩阵设置，使得形成像素部分，它能够用作用于制造有源矩阵显示装置的衬底之一。在本说明书中，为了方便起见，这种衬底称作有源矩阵衬底。
导电层111设置成以使得与氧化物半导体层中的沟道形成区166重叠，由此在用于检查薄膜晶体管的可靠性的偏置温度应力测试(称作BT测试)中，减小BT测试之前和之后的薄膜晶体管180的阈值电压的变化量。导电层111的电位可与栅电极层161相同或不同。导电层111还能够用作第二栅电极层。备选地，导电层111的电位可以是GND或0V，或者导电层111可处于浮动状态。
随后，间隔物193形成为使得覆盖第一电极层110的周边。间隔物193使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者硅氧烷基树脂来形成。
注意，硅氧烷基树脂对应于包括使用硅氧烷基材料作为起始材料所形成的Si-O-Si结合的树脂。硅氧烷基树脂可包括有机基团(例如烷基或芳基)或者氟基团作为取代基。另外，有机基团可包括氟基团。
能够使用磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)等，来形成间隔物193。注意，可通过层叠使用任意这些材料所形成的多个绝缘膜，来形成间隔物193。
对于用于形成间隔物193的方法没有具体限制。能够取决于材料，采用诸如溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法或微滴排放方法(例如喷墨方法、丝网印刷或胶印)之类的方法或者采用诸如刮刀、辊涂机、幕涂机或刮刀式涂层机之类的装置，来形成间隔物193。此外，可使用作为间隔物193的材料和方法的示例所示出的材料和方法来形成发光装置中使用的其它绝缘层。
特别优选的是，间隔物193使用光敏树脂材料来形成，以便在第一电极层110之上具有开口部分，使得开口部分的侧壁作为具有连续曲率的斜面来形成。当间隔物193使用光敏树脂材料来形成时，能够省略用于形成抗蚀剂掩模的步骤。在本实施例中，执行第十一光刻步骤，使得形成间隔物193。
EL层194在第一电极层110之上形成，并且第二电极层195在EL层194之上形成，由此形成发光元件。第二电极层195电连接到公共电位线。各种材料的任一种能够用于第二电极层195。具体来说，第二电极层195优选使用具有低功函数的材料来形成，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意这些金属的合金(例如MG∶Ag或Al∶Li)或者诸如Yb或Er之类的稀土金属。在本实施例中，铝膜用作第二电极层195。
通过借助于十一个光掩模的这十一个光刻步骤，能够制造图1所示的本实施例的发光装置，其中包括包含薄膜晶体管180的驱动器电路部分、包含薄膜晶体管170和发光元件的像素部分、包含存储电容器的电容器147以及外部提取端子部分。
此外，在本实施例中，描述其中在一个光刻步骤中形成氧化物绝缘膜107、保护绝缘层106和保护绝缘层109中的接触孔的示例；但是，接触孔可在多个光刻步骤中采用不同光掩模来形成。例如，可执行第五光刻步骤，以便在用作层间绝缘层的氧化物绝缘膜107和保护绝缘层106中形成接触孔，可执行第六至第九光刻步骤，以便形成RGB滤色片层和覆盖层，然后可在第十光刻步骤中在保护绝缘层109中形成接触孔。在这种情况下，光刻步骤和光掩模的数量增加一；相应地，发光装置通过十二个光刻步骤采用十二个光掩模来形成。
注意，在上述光刻步骤中，可借助于使用作为光透过其中以便具有多种强度的曝光掩模的多色调掩模所形成的掩模层来执行蚀刻步骤。
由于借助于多色调掩模所形成的掩模层具有多个膜厚度并且能够通过对掩模层执行蚀刻来改变其形状，所以掩模层能够在多个蚀刻步骤中用于处理成不同的图案。因此，对应于至少两种或更多种不同图案的掩模层能够通过一个多色调掩模来形成。因此，曝光掩模的数量能够减少，并且对应光刻步骤的数量也能够减少，由此能够实现工序的简化。
此外，当制造发光装置时，设置电连接到驱动器TFT的源电极层的电源线。电源线与栅极布线和源极布线相交，并且使用与栅电极层相同的材料并且在相同的步骤中形成。
此外，在制造发光装置的情况下，发光元件的一个电极电连接到驱动器TFT的漏电极层，并且设置电连接到发光元件的另一个电极的公共电位线。注意，公共电位线能够使用与栅电极层的材料和步骤来形成。
此外，在制造发光装置的情况下，多个薄膜晶体管设置在一个像素中，并且设置将一个薄膜晶体管的栅电极层连接到另一个薄膜晶体管的漏电极层的连接部分。
氧化物半导体层用于薄膜晶体管引起制造成本的降低。具体来说，氧化物绝缘膜通过上述方法形成为与氧化物半导体层相接触，由此能够制造和提供具有稳定电特性的薄膜晶体管。因此，能够提供包括极可靠薄膜晶体管、具有优良电特性的发光装置。
半导体层中的沟道形成区是高电阻区域；因此，使薄膜晶体管的电特性稳定，并且能够防止截止电流的增大等。因此，能够提供包括极可靠薄膜晶体管、具有有利电特性的发光装置。
由于薄膜晶体管因静电等而易于损坏，所以保护电路优选设置在与像素部分或驱动电路相同的衬底之上。保护电路优选地采用包括氧化物半导体层的非线性元件来形成。例如，保护电路设置在像素部分与扫描线输入端子之间以及像素部分与信号线输入端子之间。在本实施例中，设置多个保护电路，使得像素晶体管等在因静电等而引起的浪涌电压施加到扫描线、信号线和电容器总线线路时没有损坏。因此，保护电路形成为使得当浪涌电压施加到保护电路时，向公共布线释放电荷。此外，保护电路包括隔着扫描线相互并联设置的非线性元件。非线性元件包括诸如二极管之类的二端子元件或者诸如晶体管之类的三端子元件。例如，非线性元件还能够通过与像素部分中的薄膜晶体管170相同的步骤来形成，并且能够通过将栅极端子连接到非线性元件的漏极端子，使其具有与二极管相同的性质。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例2)
在本实施例中，将参照图6A至图6D以及图7A和图7B来描述其中氧化物导电层作为源区和漏区设置在实施例1中的氧化物半导体层与源和漏电极层之间的示例。因此，本实施例的部分能够通过与实施例1相似的方式来执行；因此，将省略对相同部分或者具有与实施例1中相似的功能的部分以及用于形成这类部分的步骤的重复描述。由于图6A至图6D以及图7A和图7B除了步骤的一部分之外与图1、图2A至图2C、图3A至图3C、图4A和图4B以及图5A和图5B相同，所以相同部分通过相同参考标号来表示，并且省略对相同部分的详细描述。
首先，按照实施例1来执行直到图3B的步骤并且包括该步骤的步骤。图6示出与图3B相同的步骤。
氧化物导电膜140在脱水或脱氢的氧化物半导体层133和134之上形成，并且使用金属导电材料所形成的金属导电膜层叠在氧化物导电膜140之上。
作为氧化物导电膜140的沉积方法，使用溅射方法、真空蒸镀方法(例如电子束蒸镀方法)、电弧放电离子镀方法或喷雾方法。氧化物导电膜140的材料优选地包含氧化锌作为成分，并且优选地没有包含氧化铟。对于这种氧化物导电膜140，能够使用氧化锌、氧化锌铝、氧氮化锌铝、氧化镓锌等等。氧化物导电膜的厚度在50nm至300nm的范围之内(包括两端)适当地选择。另外，在使用溅射方法的情况下，优选的是使用包含2wt％至10wt％的SiO2的靶来执行沉积，并且抑制晶化的SiOx(x＞0)包含在氧化物导电膜中，使得在后一步骤的脱水或脱氢的热处理时抑制晶化。
随后，执行第四光刻步骤。形成抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，并且通过蚀刻去除金属导电膜的不必要部分，使得形成源电极层105a、漏电极层105b、源电极层165a、漏电极层165b、电容器电极层149、连接电极120和第二端子122(参见图6B)。
注意，各材料和蚀刻条件经过适当调整，使得氧化物导电膜140和氧化物半导体层133、134没有在对金属导电膜的蚀刻中被去除。
随后，去除抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，并且使用源电极层105a、漏电极层105b、源电极层165a和漏电极层165b作为掩模来蚀刻氧化物导电膜140，使得形成氧化物导电层164a和164b、氧化物导电层104a和104b以及电容器电极层185(参见图6C)。例如，包含氧化锌作为成分的氧化物导电膜140能够易于采用诸如抗蚀剂去膜溶液之类的碱性溶液来蚀刻。另外，氧化物导电层138和139还在这个步骤中在相应端子部分中形成。
通过利用氧化物半导体层与氧化物导电层之间的蚀刻速率的差，来执行用于分割氧化物导电层以形成沟道形成区的蚀刻处理。利用比氧化物半导体层高的氧化物导电膜的蚀刻速率，有选择地蚀刻氧化物半导体层之上的氧化物导电层。
因此，抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g的去除优选地通过灰化来执行。在采用去膜溶液进行蚀刻的情况下，适当调整蚀刻条件(蚀刻剂的种类、浓度和蚀刻时间)，使得不会过度蚀刻氧化物导电膜140和氧化物半导体层133、134。
如本实施例中所述，在岛状氧化物半导体层通过蚀刻来形成的情况下，氧化物导电膜和金属导电膜层叠在其上，并且使用相同掩模来执行蚀刻，以便形成包括源电极层和漏电极层的布线图案，氧化物导电膜能够留在金属导电膜的布线图案下面。
在栅极布线(导电层162)与源极布线(漏电极层165b)之间的接触部分，在源极布线下面形成氧化物导电层164b。氧化物导电层164b用作缓冲器，电阻只是取决于氧化物导电层的厚度的串联电阻，并且此外，氧化物导电层164b不与金属形成绝缘氧化物，这是优选的。
随后，用作保护绝缘膜的氧化物绝缘膜107形成为与氧化物半导体层133和134相接触。在本实施例中，厚度为300nm的氧化硅膜通过溅射方法作为氧化物绝缘膜107来沉积。
随后，在惰性气体气氛或者氮气氛中以从200℃至400℃(包括两端)、例如从250℃至350℃(包括两端)的优选温度来执行第二热处理。例如，第二热处理在氮气氛中以250℃执行1小时。通过第二热处理，氧化物半导体层133和134与氧化物绝缘膜107重叠的部分在与氧化物绝缘膜107接触的状态中被加热。
通过上述步骤，用于脱水或脱氢的热处理在沉积之后对氧化物半导体层来执行以便降低电阻，然后，有选择地使氧化物半导体层的一部分处于氧过剩状态。
因此，在氧化物半导体层133中，与栅电极层161重叠的沟道形成区166具有i型导电性，并且与源电极层165a和氧化物导电层164a重叠的高电阻源区167a以及与漏电极层165b和氧化物导电层164b重叠的高电阻漏区167b以自动调整方式来形成；因此，形成氧化物半导体层163。类似地，在氧化物半导体层134中，与栅电极层101重叠的沟道形成区116具有i型导电性，并且与源电极层105a和氧化物导电层104a重叠的高电阻源区117a以及与漏电极层105b和氧化物导电层164b重叠的高电阻漏区117b以自动调整方式来形成；因此，形成氧化物半导体层103。
设置在氧化物半导体层103和163与使用金属材料所形成的漏电极层105b和165b之间的氧化物导电层104b和164b还各用作低电阻漏(LRD，又称作LRN(低电阻n型导电性))区。类似地，设置在氧化物半导体层103和163与使用金属材料所形成的漏电极层105a和165a之间的氧化物导电层104a和164a还各用作低电阻源(LRS，又称作LRN(低电阻n型导电性))区。通过包括氧化物半导体层、低电阻漏区氧化物导电层和使用金属材料所形成的漏电极层的结构，晶体管的耐受电压能够进一步提高。具体来说，低电阻漏区的载流子浓度比高电阻漏区(HRD区)高，并且优选地是在1×1020/cm3或更高与1×1021/cm3或更低的范围之内。
通过上述步骤，像素部分的薄膜晶体管171和驱动器电路部分的晶体管181能够在同一衬底之上制造。薄膜晶体管171和181的每个是包括其中形成高电阻源区、高电阻漏区和沟道形成区的氧化物半导体层的底栅薄膜晶体管。因此，在薄膜晶体管171和181的每个中，高电阻漏区或者高电阻源区用作缓冲器，使得即使施加高电场时，也没有施加局部高电场；这样，薄膜晶体管171和181各能够具有具备增加的耐受电压的结构。
在电容器部分中，电容器146由电容器布线层108、栅极绝缘层102、在与氧化物导电层104b相同的步骤中形成的电容器电极层185以及在与漏电极层105b相同的步骤中形成的电容器电极层149的叠层来形成。
随后，保护绝缘层106在氧化物绝缘膜107之上形成，并且滤色片层191在像素部分的保护绝缘层106之上形成。覆盖层192形成为使得覆盖滤色片层191，并且保护绝缘层109形成为使得覆盖保护绝缘层106和覆盖层192。
随后，通过实施例1中相似的方式来执行第九光刻步骤。形成抗蚀剂掩模，并且达到漏电极层105b的接触孔125通过蚀刻氧化物绝缘膜107、保护绝缘层106和保护绝缘层109来形成。然后，去除抗蚀剂掩模(参见图6D)。另外，达到第二端子122的接触孔127以及达到连接电极120的接触孔126也通过这个蚀刻来形成。
随后，形成透光导电膜，并且执行第十光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除透光导电膜的不必要部分，以便形成第一电极层110、导电层111和端子电极128、129。然后，去除抗蚀剂掩模(参见图7A)。
如同实施例1中那样，间隔物193在第十一光刻步骤中形成。EL层194和第二电极层195层叠在第一电极层110之上，使得制造包括发光元件的本实施例的发光装置(参见图7B)。
当氧化物导电层作为源区和漏区设置在氧化物半导体层与源和漏电极层之间时，源区和漏区能够具有较低电阻，并且晶体管能够高速工作。有效的是将氧化物导电层用于源区和漏区，以便改进外围电路(驱动器电路)的频率特性。这是因为，与金属电极(例如Ti)与氧化物半导体层之间的接触相比，金属电极(例如Ti)与氧化物导电层之间的接触能够降低接触电阻。
存在的问题在于，用作发光装置中的布线材料(例如Mo/Al/Mo)的一部分的钼(Mo)具有与氧化物半导体层的高接触电阻。这是因为Mo不太可能氧化，与Ti相比，具有更弱的从氧化物半导体层抽取氧的作用，并且Mo与氧化物半导体层之间的接触界面不会改变成具有n型导电性。但是，甚至在这种情况下，也能够通过将氧化物导电层夹在氧化物半导体层与源和漏电极之间来降低接触电阻；相应地，外围电路(驱动器电路)的频率特性能够得到改进。
在蚀刻氧化物导电层时蚀刻薄膜晶体管的沟道长度；相应地，沟道长度能够进一步缩短。例如，沟道长度L能够设置为小至0.1μm至2μm(包括两端)；这样，操作速度能够提高。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例3)
在本实施例中，将参照图8A至图8D以及图9A和图9B来描述其中氧化物导电层作为源区和漏区设置在实施例1或2中的氧化物半导体层与源和漏电极层之间的另一个示例。因此，本实施例的部分能够通过与实施例1或2相似的方式来执行；因此，将省略对相同部分或者具有与实施例1或2中相似的功能的部分以及用于形成这类部分的步骤的重复描述。由于图8A至图8D以及图9A和图9B除了步骤的一部分之外与图1、图2A至图2C、图3A至图3C、图4A和图4B/图5A和图5B、图6A至图6D以及图7A和图7B相同，所以相同部分通过相同参考标号来表示，并且省略对相同部分的详细描述。
首先，按照实施例1，金属导电膜在衬底100之上形成，并且金属导电膜使用在第一光刻步骤中形成的抗蚀剂掩模来蚀刻，使得形成第一端子121、栅电极层161、导电层162、栅电极层101和电容器布线层108。
随后，栅极绝缘层102在第一端子121、栅电极层161、导电层162、栅电极层101和电容器布线层108之上形成，然后层叠氧化物半导体膜和氧化物导电膜。栅极绝缘层、氧化物半导体膜和氧化物导电膜能够没有暴露于空气而相继形成。
抗蚀剂掩模在第二光刻步骤中在氧化物导电膜之上形成。栅极绝缘层、氧化物半导体膜和氧化物导电膜使用抗蚀剂掩模来蚀刻，以便形成达到第一端子121的接触孔119以及达到导电层162的接触孔118。
去除在第二光刻步骤中形成的抗蚀剂掩模，并且抗蚀剂掩模在第三光刻步骤中在氧化物导电膜之上重新形成。在第三光刻步骤中借助于抗蚀剂掩模，形成岛状氧化物半导体层和岛状氧化物导电层。
在栅极绝缘层的整个表面之上以这种方式层叠氧化物半导体膜和氧化物导电膜的状态下在栅极绝缘层中形成接触孔时，抗蚀剂掩模没有与栅极绝缘层的表面直接接触；相应地，能够防止栅极绝缘层的表面的污染(例如杂质等附于栅极绝缘层)。因此，能够得到栅极绝缘层与氧化物半导体膜之间以及栅极绝缘层与氧化物导电膜之间的界面的有利状态，由此能够提高可靠性。
随后，在层叠氧化物半导体层和氧化物导电层的状态中执行用于脱水和脱氢的热处理。通过400℃至700℃的热处理，能够实现氧化物半导体层的脱水或脱氢；因此，能够防止水(H2O)在以后的步骤再次包含在氧化物半导体层中。
只要抑制晶化的物质、如氧化硅没有包含在氧化物导电层中，则氧化物导电层通过这个热处理被晶化。氧化物导电层的晶体相对基底面以柱状形状生长。相应地，当蚀刻在氧化物导电层之上所形成的金属导电膜以便形成源电极层和漏电极层时，能够防止钻蚀的形成。
此外，通过用于对氧化物半导体层的脱水或脱氢的第一热处理，氧化物导电层的导电性能够得到提高。注意，只有氧化物导电层可经受在比氧化物半导体层的热处理温度低的温度下的热处理。
氧化物半导体层和氧化物导电层的第一热处理还能够对尚未被处理成岛状氧化物半导体层和岛状氧化物导电层的氧化物半导体膜和氧化物导电膜来执行。在那种情况下，在第一热处理之后，从加热装置中取出衬底，并且执行光刻步骤。
通过上述步骤，能够得到氧化物半导体层133和134以及氧化物导电层142和143(参见图8A)。氧化物半导体层133和氧化物导电层142是使用相同掩模所形成的岛状层叠层，并且氧化物半导体层134和氧化物导电层143是使用相同掩模所形成的岛状层叠层。
随后，执行第四光刻步骤。形成抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，并且通过蚀刻去除金属导电膜的不必要部分，使得形成源电极层105a、漏电极层105b、源电极层165a、漏电极层165b、电容器电极层149、连接电极120和第二端子122(参见图8B)。
注意，各材料和蚀刻条件经过适当调整，使得氧化物导电层142和143以及氧化物半导体层133和134没有在对金属导电膜的蚀刻中被去除。
随后，去除抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g，然后使用源电极层105a、漏电极层105b、源电极层165a和漏电极层165b作为掩模来蚀刻氧化物导电层142和143，使得形成氧化物导电层164a和164b以及氧化物导电层104a和104b(参见图6C)。例如，包含氧化锌作为成分的氧化物导电层142和143能够易于采用诸如抗蚀剂去膜溶液之类的碱性溶液来蚀刻。
因此，抗蚀剂掩模136a、136b、136c、136d、136e、136f和136g的去除优选通过灰化来执行。在采用去膜溶液进行蚀刻的情况下，适当调整蚀刻条件(蚀刻剂的种类、浓度和蚀刻时间)，使得不会过度蚀刻氧化物导电层142和143以及氧化物半导体层133和134。
随后，用作保护绝缘膜的氧化物绝缘膜107形成为与氧化物半导体层133和134相接触。在本实施例中，厚度为300nm的氧化硅膜通过溅射方法作为氧化物绝缘膜107来沉积。
随后，在惰性气体气氛或者氮气氛中以从200℃至400℃(包括两端)、例如从250℃至350℃(包括两端)的优选温度来执行第二热处理。例如，第二热处理在氮气氛中以250℃执行1小时。通过第二热处理，氧化物半导体层133和134与氧化物绝缘膜107重叠的部分在与氧化物绝缘膜107接触的状态中被加热。
通过上述步骤，用于脱水或脱氢的热处理在沉积之后对氧化物半导体层来执行以便降低电阻，然后，有选择地使氧化物半导体层的一部分处于氧过剩状态。
因此，在氧化物半导体层133中，与栅电极层161重叠的沟道形成区166具有i型导电性，并且与源电极层165a和氧化物导电层164a重叠的高电阻源区167a以及与漏电极层165b和氧化物导电层164b重叠的高电阻漏区167b以自动调整方式来形成；因此，形成氧化物半导体层163。类似地，在氧化物半导体层134中，与栅电极层101重叠的沟道形成区116具有i型导电性，并且与源电极层105a和氧化物导电层104a重叠的高电阻源区117a以及与漏电极层105b和氧化物导电层164b重叠的高电阻漏区117b以自动调整方式来形成；因此，形成氧化物半导体层103。
设置在氧化物半导体层103和163与使用金属材料所形成的漏电极层105b和165b之间的氧化物导电层104b和164b还各用作低电阻漏(LRD，又称作LRN)区。类似地，设置在氧化物半导体层103和163与使用金属材料所形成的漏电极层105a和165a之间的氧化物导电层104a和164a还各用作低电阻源(LRS，又称作LRN)区。通过包括氧化物半导体层、低电阻漏区氧化物导电层和使用金属材料所形成的漏电极层的结构，晶体管的耐受电压能够进一步提高。具体来说，低电阻漏区的载流子浓度比高电阻漏区(HRD区)高，并且优选地是在1×1020/cm3或更高与1×1021/cm3或更低的范围之内。
通过上述步骤，像素部分的薄膜晶体管172和驱动器电路部分的晶体管182能够在同一衬底之上制造。薄膜晶体管172和181的每个是包括其中形成高电阻源区、高电阻漏区和沟道形成区的氧化物半导体层的底栅薄膜晶体管。因此，在薄膜晶体管172和181的每个中，高电阻漏区或者高电阻源区用作缓冲器，使得即使施加高电场时，也没有施加局部高电场；这样，薄膜晶体管172和182各能够具有具备增加的耐受电压的结构。
在电容器部分中，电容器147由电容器布线层108、栅极绝缘层102以及在与漏电极层105b相同的步骤中形成的电容器电极层149的叠层来形成。
随后，保护绝缘层106在氧化物绝缘膜107之上形成，并且滤色片层191在像素部分的保护绝缘层106之上形成。覆盖层192形成为使得覆盖滤色片层191，并且保护绝缘层109形成为使得覆盖保护绝缘层106和覆盖层192。
随后，通过实施例1中相似的方式来执行第九光刻步骤。形成抗蚀剂掩模，并且达到漏电极层105b的接触孔125通过蚀刻氧化物绝缘膜107、保护绝缘层106和保护绝缘层109来形成。然后，去除抗蚀剂掩模(参见图8D)。另外，达到第二端子122的接触孔127以及达到连接电极120的接触孔126也通过这个蚀刻来形成。
随后，形成透光导电膜，并且执行第十光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除透光导电膜的不必要部分，以便形成第一电极层110、导电层111和端子电极128、129。然后，去除抗蚀剂掩模(参见图9A)。
如同实施例1中那样，间隔物193在第十一光刻步骤中形成。EL层194和第二电极层195层叠在第一电极层110之上，使得制造包括发光元件的本实施例的发光装置(参见图9B)。
当氧化物导电层作为源区和漏区设置在氧化物半导体层与源和漏电极层之间时，源区和漏区能够具有较低电阻，并且晶体管能够高速工作。有效的是将氧化物导电层用于源区和漏区，以便改进外围电路(驱动器电路)的频率特性。这是因为，与金属电极(例如Ti)与氧化物半导体层之间的接触相比，金属电极(例如Ti)与氧化物导电层之间的接触能够降低接触电阻。
能够通过将氧化物导电层夹在氧化物半导体层与源和漏电极层之间来降低接触电阻；相应地，外围电路(驱动器电路)的频率特性能够得到改进。
在蚀刻氧化物导电层时蚀刻薄膜晶体管的沟道长度；相应地，沟道长度能够进一步缩短。例如，沟道长度L能够设置为小至0.1μm至2μm(包括两端)；这样，操作速度能够提高。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例4)
在本实施例中，将参照图16、图17A至图17D以及图18A和图18B来描述其中像素部分的薄膜晶体管和发光元件的第一电极层通过连接电极层相互电连接的发光装置的示例。注意，在本实施例中，除了像素部分的晶体管和发光元件的第一电极层的连接方法之外，能够使用与实施例1中相似的材料和方法。因此，本实施例的部分能够通过与实施例1相似的方式来执行；因此，将省略对相同部分或者具有与实施例1中相似的功能的部分以及用于形成这类部分的步骤的重复描述。由于图16、图17A至图17D以及图18A和图18B除了步骤的一部分之外与图1、图2A至图2C、图3A至图3C、图4A和图4B以及图5A和图5B相同，所以相同部分通过相同参考标号来表示，并且省略对相同部分的详细描述。
本实施例的发光装置如图16所示。像素部分的薄膜晶体管170的漏电极层105b通过连接电极层196电连接到第一电极层110。将参照图17A至图17D以及图18A和图18B来描述图16所示的用于制造发光装置的方法。
首先，按照实施例1，执行实施例1中直到图4A的步骤并且包括该步骤的步骤。图17A示出与图4A相同的步骤。
随后，执行第五光刻步骤。形成抗蚀剂掩模，并且达到漏电极层105b的接触孔125、达到第二端子122的接触孔127以及达到连接电极120的接触孔126通过蚀刻氧化物绝缘膜107和保护绝缘层106来形成。然后，去除抗蚀剂掩模(参见图17B)。
随后，形成导电膜，并且执行第六光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除导电膜的不必要部分，以便形成连接电极层196、导电层112和端子电极113、114。然后，去除抗蚀剂掩模(参见图17C)。作为导电膜，能够使用金属导电膜；因此，连接电极层196、导电层112和端子电极113、114能够由金属导电层来形成。
作为连接电极层196，能够使用包括从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素作为其主要成分的膜或者包含任意这些元素的膜的及其合金膜的层叠膜。相应地，在如同本实施例中那样在与连接电极层196相同的步骤中形成导电层112和端子电极113、114的情况下，导电层112和端子电极113、114还能够使用包括从Al、Cr、Cu、Ta、Ti、Mo和W中选取的元素作为其主要成分的膜或者包含任意这些元素的膜的及其合金膜的层叠膜来形成。导电膜并不局限于包括上述元素的单层，而是能够通过两层或更多层的层叠层来形成。作为导电膜的沉积方法，能够使用溅射方法、真空蒸镀方法(例如电子束蒸镀方法)、电弧放电离子镀方法或喷雾方法。
随后，RGB滤色片层191在第七至第九光刻步骤中在像素部分的保护绝缘层106之上形成，并且覆盖层192在第十光刻步骤中形成为使得覆盖滤色片层191。保护绝缘层109形成为使得覆盖连接电极层196、导电层112、端子电极113和114、保护绝缘层106以及覆盖层192(参见图17D)。
随后，执行第十一光刻步骤。形成抗蚀剂掩模，并且达到连接电极层196的接触孔125通过蚀刻保护绝缘层109来形成。然后，去除抗蚀剂掩模。另外，端子电极113和114之上的保护绝缘层109也通过这个蚀刻被去除，使得暴露端子电极113和114(参见图18A)。
然后，形成透光导电膜。执行第十二光刻步骤。形成抗蚀剂掩模，并且蚀刻透光导电膜的不必要部分，以便形成第一电极层110。然后，去除抗蚀剂掩模。
如同实施例1中那样，间隔物193在第十三光刻步骤中形成。EL层194和第二电极层195层叠在第一电极层110之上，并且因此制造包括发光元件的本实施例的发光装置(参见图18B)。
在形成连接电极层196的情况下，电源线能够使用与连接电极层196相同的材料并且在相同的步骤中形成。此外，公共电位线还能够使用与连接电极层196相同的材料并且在相同的步骤中形成。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例5)
在本实施例中，将参照图10来描述其制造过程与实施例1部分不同的薄膜晶体管的示例。图10除了步骤的一部分之外与图1、图2A至图2C、图3A至图3C、图4A和图4B以及图5A和图5B相同。因此，与图1、图2A至图2C、图3A至图3C、图4A和图4B以及图5A和图5B中相同的部分通过相同参考标号来表示，并且省略对那些部分的详细描述。
首先，按照实施例1，栅电极层和栅极绝缘层在衬底之上形成。然后，在像素部分中，达到栅电极层的接触孔在第二光刻步骤(未示出)中形成。
随后，氧化物半导体膜130被形成，然后在第三光刻步骤中处理成岛状氧化物半导体层131和132。
随后，对氧化物半导体层131和132进行脱水或脱氢。执行脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选地高于或等于425℃且低于或等于750℃。注意，在第一热处理的温度为425℃或更高的情况下，热处理时间可以为1小时或更短，而在第一热处理的温度低于425℃的情况下，热处理时间设置成超过1小时。在这里，将衬底引入作为热处理设备的一个示例的电炉，并且氧化物半导体层在氮气氛中经受热处理。然后，氧化物半导体层没有暴露于空气，并且防止水和氢再次进入氧化物半导体层中。这样，形成氧化物半导体层。然后，将高纯度氧气、高纯度N2O气体或者超干空气(露点为-40℃或更低，优选地为-60℃或更低)引入相同的电炉中，并且执行冷却。优选的是，水、氢等没有包含在氧气体或N2O气体中。另外，优选的是，引入用于热处理的设备中的氧气体或N2O气体具有6N(99.9999％)或更高、或者更优选地为7N(99.99999％)或更高的纯度；也就是说，氧气体或N2O气体中的杂质浓度优选地为1ppm或更低，更优选地为0.1ppm或更低。
热处理设备并不局限于电炉，而例如可以是诸如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备之类的RTA(快速热退火)设备。LRTA设备是用于通过从例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压水银灯等灯所发出的光(电磁波)的辐射来加热待处理对象的设备。另外，LRTA设备可以不仅配备有灯，而且还配备有通过来自诸如电阻加热器之类的加热器的热传导或热辐射来加热待处理对象的装置。GRTA是使用高温气体进行热处理的方法。作为气体，使用不会通过热处理与待处理对象发生反应的惰性气体，例如氮或者诸如氩之类的稀有气体。热处理可通过RTA方法以600℃至750℃执行数分钟。
另外，在用于脱水或脱氢的第一热处理之后，在氧气气氛或者N2O气体气氛中以高于或等于200℃且低于或等于400℃、优选地高于或等于200℃且低于或等于300℃的温度来执行热处理。
氧化物半导体层131和132的第一热处理还能够对尚未被处理成岛状氧化物半导体层的氧化物半导体膜130来执行。在那种情况下，在第一热处理之后，从加热装置中取出衬底，并且执行光刻步骤。
通过上述过程，使氧化物半导体膜的整个区域处于氧过剩状态中，由此得到较高电阻(i型导电性)。相应地，形成其整个区域具有i型导电性的氧化物半导体层168和198。
随后，执行第四光刻步骤。抗蚀剂掩模在氧化物半导体层168和198之上形成，并且源电极层和漏电极层通过选择性蚀刻来形成。氧化物绝缘膜107通过溅射方法来形成。
随后，为了减小薄膜晶体管的电特性的变化，热处理(优选地在高于或等于150℃且低于350℃)可在惰性气体气氛或者氮气体气氛中执行。例如，热处理可在氮气氛下以250℃执行1小时。
随后，保护绝缘层106在氧化物绝缘膜107之上形成，并且滤色片层191在像素部分的保护绝缘层106之上形成。覆盖层192形成为使得覆盖滤色片层191，并且保护绝缘层109形成为使得覆盖保护绝缘层106和覆盖层192。
随后，执行第九光刻步骤。形成抗蚀剂掩模，并且达到第一端子121、导电层162、漏电极层105b和第二端子122的接触孔通过蚀刻栅极绝缘层102、氧化物绝缘膜107、保护绝缘层106和保护绝缘层109来形成。在形成透光导电膜之后，执行第十光刻步骤。形成抗蚀剂掩模，并且执行选择性蚀刻，以便形成第一电极层110、端子电极128、端子电极129和布线层145。
本实施例是其中第一端子121和端子电极128没有连接电极120而直接相互连接的示例。此外，漏电极层165b和导电层162通过布线层145相互连接。
在电容器部分中，电容器147由电容器布线层108、栅极绝缘层102以及在与源电极层和漏电极层相同的步骤中形成的电容器电极层149的叠层来形成。
通过上述步骤，驱动器电路部分的薄膜晶体管183和像素部分的薄膜晶体管173能够在同一衬底之上形成。
如同实施例1中那样，形成间隔物193，并且EL层194和第二电极层195层叠在第一电极层110之上，由此制造包括发光元件的本实施例的发光装置(参见图10)。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例6)
在本实施例中，在实施例1至5的任一个中所述的发光装置中，将描述借助于薄膜晶体管以及利用电致发光的发光元件来制造有源矩阵发光显示装置的示例。
利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物来分类。一般来说，前一种称作有机EL元件，而后一种称作无机EL元件。
在有机EL元件中，通过向发光元件施加电压，电子和空穴从一对电极分别注入包含发光有机化合物的层，并且因此电流流动。然后，载流子(电子和空穴)复合，使得发光有机化合物激发。发光有机化合物从激发状态返回到基态，由此发光。由于这种机制，这种发光元件称作电流激发发光元件。
无机EL元件按照其元件结构分为分散类型无机EL元件和薄膜无机EL元件。分散类型无机EL元件具有发光层，其中发光材料的粒子在粘合剂中分散，并且其光发射机制是利用施主能级和施主能级的施主-施主复合类型光发射。薄膜无机EL元件具有一种结构，其中发光层夹在介电层之间，并且其光发射机制是利用金属离子的内壳电子跃迁的局部类型光发射，其中介电层又夹在电极之间。注意，在这里描述作为发光元件的有机EL元件的示例。
图19作为发光装置的一个示例来示出数字时间灰度驱动能够适用的像素结构的一个示例。
描述数字时间灰度驱动能够适用的像素的结构和操作。在这里，一个像素包括两个n沟道晶体管，其中的每个包括沟道形成区的氧化物半导体层。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极连接到扫描线6406，开关晶体管6401的第一电极(源电极和漏电极其中之一)连接到信号线6405，并且开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电源线6407，驱动晶体管6402的第一电极连接到电源线6407，并且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接到设置在同一衬底之上的公共电位线。
发光元件6404的第二电极(公共电极6408)设置成低电源电位。注意，低电源电位是其中低电源电位参考对电源线6407设置的高电源电位小于高电源电位的电位。作为低电源电位，例如可采用GND、0V等。高电源电位与低电源电位之间的电位差施加到发光元件6404，使得电流流经发光元件6404，由此发光元件6404发光。因此，每个电位设置成使得高电源电位与低电源电位之间的电位差高于或等于发光元件6404的正向阈值电压。
当驱动晶体管6402的栅电容用作电容器6403的替代时，能够省略电容器6403。驱动晶体管6402的栅电容可在沟道区与栅电极之间形成。
在电压输入电压驱动方法的情况下，将视频信号输入到驱动晶体管6402的栅极，使得驱动晶体管6402完全导通或截止。也就是说，驱动晶体管6402工作在线性区域；因此，比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。注意，高于或等于“电源线的电压+驱动晶体管6402的Vth”的电压施加到信号线6405。
在执行模拟灰度驱动而不是数字时间灰度驱动的情况下，能够通过改变信号输入来使用与图19中相同的像素结构。
在执行模拟灰度驱动的情况下，高于或等于作为发光元件6404的正向电压与驱动晶体管6402的Vth之和的电压施加到驱动晶体管6402的栅极。发光元件6404的正向电压指的是以其来得到预期亮度的电压，并且至少包括正向阈值电压。通过输入视频信号以使驱动晶体管6402能够工作在饱和区域，电流能够流经发光元件6404。为了驱动晶体管6402能够工作在饱和区域，电源线6407的电位设置成高于驱动晶体管6402的栅极电位。通过模拟视频信号，与视频信号对应的电流流经发光元件6404，并且能够执行模拟灰度驱动。
图19所示的像素结构并不局限于此。例如，开关、电阻器、电容器、晶体管、逻辑电路等可添加到图19所示的像素。
接下来参照图20A至图20C来描述发光元件的结构。在这里，以n沟道驱动器TFT为例来描述像素的截面结构。分别在图20A、图20B和图20C所示的发光装置中使用的驱动器TFT 7001、7011和7021能够通过与实施例1至5的任一个中所述的薄膜晶体管相似的方式来形成，并且是各包括氧化物半导体层的极可靠薄膜晶体管。
为了取出从发光元件所发射的光，要求阳极和阴极中的至少一个透射光。薄膜晶体管和发光元件在衬底之上形成。发光元件能够具有：顶部发光结构，其中光通过与衬底相对的表面来取出；底部发光结构，其中光通过衬底侧上的表面来取出；或者双重发光结构，其中光通过与衬底相对的表面和衬底侧上的表面来取出。像素结构能够适用于具有这些发光结构的任一种的发光元件。
将参照图20A来描述具有底部发光结构的发光元件。
图20A是在驱动器TFT 7011是n沟道晶体管并且光从发光元件7012发射到第一电极层7013侧的情况下的像素的截面图。图20A中，发光元件7012的第一电极层7013在电连接到驱动器TFT 7011的透光导电膜7017之上形成，并且EL层7014和第二电极层7015按照这个顺序层叠在第一电极层7013之上。注意，导电膜7017通过在保护绝缘层7035、保护绝缘层7032和氧化物绝缘层7031中形成的接触孔电连接到驱动器TFT 7011的漏电极层。
作为发光导电膜7017，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
此外，各种材料能够用于发光元件的第一电极层7013。例如，在第一电极层7013用作阴极的情况下，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意它们的合金(例如MG∶Ag、Al∶Li)或者诸如Yb或Er之类的稀土金属等具有低功函数的材料是优选的。图20A中，第一电极层7013形成为具有能够透射光的厚度(优选地为大约5nm至30nm)。例如，厚度为20nm的铝膜用作第一电极层7013。
备选地，透光导电膜和铝膜可层叠然后有选择地蚀刻，以使得形成透光导电膜7017和第一电极层7013。在这种情况下，蚀刻能够使用相同掩模来执行，这是优选的。
此外，第一电极层7013的周边覆盖有间隔物7019。间隔物7019使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7019使用光敏树脂材料来形成，以便在第一电极层7013之上具有开口部分，使得开口部分的侧壁作为具有连续曲率的斜面来形成。当光敏树脂材料用于间隔物7019时，能够省略形成抗蚀剂掩模的步骤。
此外，在第一电极层7013和间隔物7019之上形成的EL层7014可至少包括发光层，并且使用单层或者层叠的多层来形成。当EL层7014使用多层来形成时，电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在用作阴极的第一电极层7013之上。注意，不需要形成所有这些层。
层叠顺序并不局限于上述顺序。第一电极层7013可用作阳极，并且空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在第一电极层7013之上。注意，从功率消耗观点来看，优选的是使第一电极层7013用作阴极，并且将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在第一电极层7013之上，因为能够抑制驱动器电路部分的驱动电压的增加，并且能够降低功率消耗。
此外，各种材料能够用于在EL层7014之上形成的第二电极层7015。例如，在第二电极层7015用作阳极的情况下，诸如ZrN、Ti、W、Ni、Pt或Cr之类的具有高功函数的材料或者诸如ITO、IZO或ZnO之类的透明导电材料是优选的。此外，在第二电极层7015之上，遮光膜7016使用遮挡光的金属、反射光的金属等等来形成。在本实施例中，ITO膜用作第二电极层7015，并且Ti膜用作遮光膜7016。
发光元件7012对应于其中包括发光层的EL层7014夹在第一电极层7013与第二电极层7015之间的区域。在图20A所示的元件结构的情况下，光从发光元件7012发射到第一电极层7013侧，以便通过滤色片层7033传递到外部，如箭头所示。
滤色片层7033通过诸如喷墨方法、印刷方法、借助于光刻技术的蚀刻方法等的微滴排放方法来形成。
滤色片层7033覆盖有覆盖层7034，并且保护绝缘层7035进而在其上形成。注意，虽然覆盖层7034在图20A中示为具有小厚度，但是覆盖层7034具有降低由滤色片层7033所引起的粗糙度的功能。
接下来将参照图20B来描述具有双重发光结构的发光元件。
图20B中，发光元件7022的第一电极层7023在电连接到驱动器TFT 7021的透光导电膜7027之上形成，并且EL层7024和第二电极层7025按照这个顺序层叠在第一电极层7023之上。注意，导电膜7027通过在保护绝缘层7021、保护绝缘层7045和氧化物绝缘层7042中形成的接触孔电连接到驱动器TFT 7041的漏电极层。
作为透光导电膜7027，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
各种材料能够用于第一电极层7023。例如，在第一电极层7023用作阴极的情况下，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意它们的合金(例如MG∶Ag、Al∶Li)或者诸如Yb或Er之类的稀土金属等具有低功函数的材料是优选的。在本实施例中，第一电极层7023用作阴极，并且形成为具有能够透射光的厚度(优选地为大约5nm至30nm)。例如，厚度为20nm的铝膜用作阴极。
备选地，透光导电膜和铝膜可层叠然后有选择地蚀刻，以使得形成透光导电膜7027和第一电极层7023。在这种情况下，蚀刻能够使用相同掩模来执行，这是优选的。
此外，第一电极层7023的周边覆盖有间隔物7029。间隔物7029使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7029使用光敏树脂材料来形成，以便在第一电极层7023之上具有开口部分，使得开口部分的侧壁作为具有连续曲率的斜面来形成。当光敏树脂材料用于间隔物7029时，能够省略形成抗蚀剂掩模的步骤。
此外，在第一电极层7024和间隔物7023之上形成的EL层7029可至少包括发光层，并且使用单层或者层叠的多层来形成。当EL层7024使用多层来形成时，电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在用作阴极的第一电极层7023之上。注意，不需要形成所有这些层。
层叠顺序并不局限于上述顺序。第一电极层7023可用作阳极，并且空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在阳极之上。注意，从功率消耗观点来看，优选的是使第一电极层7023用作阴极，并且将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在阴极之上，因为能够降低功率消耗。
此外，各种材料能够用于在EL层7025之上形成的第二电极层7024。例如，在第二电极层7025用作阳极的情况下，优选地使用例如诸如ITO、IZO或ZnO之类的透明导电材料的具有高功函数的材料。在本实施例中，第二电极层7025用作阳极，并且形成包括氧化硅的ITO膜。
发光元件7022对应于其中包括发光层的EL层7024夹在第一电极层7023与第二电极层7025之间的区域。在图20B所示的元件结构的情况下，光从发光元件7022发射到第二电极层7025侧和第一电极层7023侧，如箭头所示。
滤色片层7043通过诸如喷墨方法、印刷方法、借助于光刻技术的蚀刻方法等的微滴排放方法来形成。
滤色片层7043覆盖有覆盖层7044，并且保护绝缘层7045还在其上形成。
注意，当使用具有双重发光结构的发光元件并且对两个显示表面执行全色显示时，来自第二电极层7025侧的光没有经过滤色片层7043；因此，设置有另一个滤色片层的密封衬底优选地设置在第二电极层7025上。
接下来将参照图20C来描述具有顶部发光结构的发光元件。
图20C是在驱动器TFT 7001是n沟道晶体管并且光从发光元件7002发射到第二电极层7005侧的情况下的像素的截面图。图20C中，形成电连接到TFT 7001的发光元件7002的第一电极层7003，并且EL层7004和第二电极层7005按照这个顺序层叠在第一电极层7003之上。
此外，各种材料能够用于第一电极层7003。例如，在第一电极层7003用作阴极的情况下，例如诸如Li或Cs之类的碱金属、诸如Mg、Ca或Sr之类的碱土金属、包含任意它们的合金(例如MG∶Ag、Al∶Li)或者诸如Yb或Er之类的稀土金属等具有低功函数的材料是优选的。
此外，第一电极层7003的周边覆盖有间隔物7009。间隔物7009使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7009使用光敏树脂材料来形成，以便在第一电极层7003之上具有开口部分，使得开口部分的侧壁作为具有连续曲率的斜面来形成。当光敏树脂材料用于间隔物7009时，能够省略形成抗蚀剂掩模的步骤。
此外，在第一电极层7003和间隔物7009之上形成的EL层7004可至少包括发光层，并且使用单层或者层叠的多层来形成。当EL层7004使用多层来形成时，电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在用作阴极的第一电极层7003之上。注意，不需要形成所有这些层。
层叠顺序并不局限于上述顺序。空穴注入层、空穴传输层、发光层、电子传输层和电子注入层可按照这个顺序层叠在用作阳极的第一电极层7003之上。
图20C中，空穴注入层、空穴传输层、发光层、电子传输层和电子注入层按照这个顺序层叠在其中Ti膜、铝膜和Ti膜按照这个顺序层叠的层叠膜之上，并且其上形成MG∶Ag合金薄膜和ITO膜的层叠层。
注意，当TFT 7001是n型晶体管时，优选的是将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层按照这个顺序层叠在第一电极层7003之上，因为能够抑制驱动器电路的电压的增加，并且因此能够降低功率消耗。
第二电极层7005在透光导电膜之上形成。例如，能够使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
发光元件7002对应于其中包括发光层的EL层7004夹在第一电极层7003与第二电极层7005之间的区域。在图20C所示的像素的情况下，光从发光元件7002发射到第二电极层7005侧，如箭头所示。
此外，图20C中，TFT 7001的漏电极层通过在氧化物绝缘层7051、保护绝缘层7052和保护绝缘层7055中形成的接触孔电连接到第一电极层7003。平面化绝缘层7053能够使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树酯之类的树脂材料来形成。除了这类树脂材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅酸玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过层叠使用这些材料所形成的多个绝缘膜来形成平面化绝缘层7053。对于用于形成平面化绝缘层7053的方法没有具体限制。能够取决于材料，采用诸如溅射方法、SOG方法、旋涂方法、浸涂方法、喷涂方法或微滴排放方法(例如喷墨方法、丝网印刷或胶印)之类的方法或者采用诸如刮刀、辊涂机、幕涂机或刮刀式涂层机之类的装置，来形成平面化绝缘层7053。
此外，形成间隔物7009，以便将第一电极层7003与相邻像素的第一电极层绝缘。间隔物7009使用诸如聚酰亚胺、丙烯酸、聚酰胺或环氧树脂之类的有机树脂膜、无机绝缘膜或者有机聚硅氧烷来形成。特别优选的是，间隔物7009使用光敏树脂材料来形成，以便在第一电极层7003之上具有开口部分，使得开口部分的侧壁作为具有连续曲率的斜面来形成。当光敏树脂材料用于间隔物7009时，能够省略形成抗蚀剂掩模的步骤。
在图20C的结构中，当执行全色显示时，例如，发光元件7002用作绿色发光元件，相邻发光元件之一用作红色发光元件，以及另一个用作蓝色发光元件。备选地，能够进行全色显示的发光显示装置可使用包括白色发光元件的四种发光元件以及三种发光元件来制造。
备选地，在图20C的结构中，能够进行全色显示的发光显示装置可按照如下方式来制造：使得设置的所有多个发光元件为白色发光元件，并且具有滤色片等的密封衬底设置在发光元件7002之上。当呈现单色、如白色的材料被形成然后与滤色片或颜色转换层相结合时，能够执行全色显示。
第一电极层与薄膜晶体管直接接触的示例如图20A至图20C所示；但是，如实施例4中所述，薄膜晶体管的漏电极层可通过连接电极层电连接到第一电极层。实施例2、3和5的任一个中所述的薄膜晶体管可用作TFT 7001、7011。和7021。
不用说，也能够执行单色光发射的显示。例如，照明装置可借助于白光发射来形成；备选地，背景色发光装置可借助于单色光发射来形成。
必要时，可设置光学膜、例如包括圆偏振片的起偏振膜。
注意，虽然有机EL元件在这里描述为发光元件，但是也能够设置无机EL元件作为发光元件。
注意，描述其中控制发光元件的驱动的薄膜晶体管(驱动器TFT)电连接到发光元件的示例；但是，可采用其中用于电流控制的TFT连接在驱动器TFT与发光元件之间的结构。
本实施例可适当地与任意其它实施例进行组合。
(实施例7)
在本实施例中，将描述在实施例1至6的任一个中所述的发光元件的元件结构的示例。
在图21A所示的元件结构中，包括发光区域的EL层1003夹在一对电极(第一电极1001与第二电极1002)之间。注意，第一电极1001用作阳极，而第二电极1002用作阴极，作为本实施例的以下描述中的示例。
EL层1003至少包括发光层，并且可具有除了发光层之外还包括功能层的层叠结构。作为除了发光层之外的功能层，能够使用包含具有高空穴注入性质的物质、具有高空穴传输性质的物质、具有高电子传输性质的物质、具有高电子注入性质的物质、双极物质(具有高电子传输和空穴传输性质的物质)等的层。具体来说，诸如空穴注入层、空穴传输层、电子传输层和电子注入层之类的功能层能够适当地结合使用。
图21A所示的发光元件当电流由于第一电极1001与第二电极1002之间所生成的电位差而流动时发射光，并且空穴和电子在EL层1003中复合。也就是说，发光区域在EL层1003中形成。
光发射通过第一电极1001和第二电极1002其中之一或两者取出到外部。因此，第一电极1001和第二电极1002中的任一个或两者使用透光物质来形成。
注意，多个EL层可层叠在第一电极1001与第二电极1002之间，如图21B所示。在其中层叠n(n为2或更大的自然数)层的情况下，电荷生成层1004优选地设置在每个第m(m为1或更大且n-1或更小的中自然数)EL层与每个第(m+1)EL层之间。
电荷生成层1004能够使用有机化合物和金属氧化物的合成材料、金属氧化物或者有机化合物和碱金属、碱土金属的合成材料或者它们的化合物来形成。备选地，这些材料能够适当地组合。有机化合物和金属氧化物的合成材料包括例如有机化合物和金属氧化物，如V2O5、MoO3或WO3。作为有机化合物，能够使用诸如芳族胺化合物、如三芳基胺、咔唑衍生物、芳族烃之类的各种化合物和高分子化合物(低聚物、树形化合物或聚合物等)。作为有机化合物，优选的是使用具有空穴传输性质并且具有10-6cm2/Vs或更高的空穴迁移率的有机化合物。但是，也可使用除了上述材料之外的物质，只要物质具有比电子传输性质高的空穴传输性质。用于电荷生成层1004的这些材料的载流子注入性质和载流子传输性质的优良的，并且因而发光元件能够采用低电流并且采用低电压来驱动。
注意，电荷生成层1004可通过有机化合物和金属氧化物与另一种材料的合成材料的组合来形成。例如，包含有机化合物和金属氧化物的合成材料的层可与包含从具有电子施予性质的物质从选取的物质的化合物和具有高电子传输性质的化合物的层相结合。此后，包含有机化合物和金属氧化物的合成材料的层可与透明导电膜相结合。
对于具有这种结构的发光元件，诸如能量转移和猝灭之类的问题可能发生，并且因材料选择的扩大而易于得到具有高光发射效率和长寿命的发光元件。此外，能够易于得到从EL层之一提供磷光以及从EL层的另一个提供荧光的发光元件。
注意，电荷生成层1004具有如下功能：当电压施加到第一电极1001和第二电极1002时，将空穴注入形成为与电荷生成层1004接触的一个EL层1003，而将电子注入形成为与电荷生成层1004相接触的另一EL层1003。
能够通过改变用于发光层的发光物质的类型，图21B所示的发光元件能够提供各种发射颜色。另外，不同颜色的多个发光物质用作发光物质，由此还能够得到具有宽光谱或白光发射的光发射。
在使用图21所示的发光元件来得到白色光的情况下，对于多个发光层的组合，可使用用于发射包括红光、蓝光和绿光的白光的结构。例如，结构可包括其中包含作为发光物质的蓝荧光物质的第一EL层以及其中包含作为发光物质的红磷光物质的第二EL层。备选地，结构可包括呈现红光发射的第一EL层、呈现绿光发射的第二EL层以及呈现蓝光发射的第三EL层。又通过包括发射互补色的光的发光层的结构，能够得到白光发射。当来自第一EL层的光发射线以及来自第二EL层的光发射在包括层叠的两个EL层的元件中相互具有互补色时，颜色的组合如下所述：蓝和黄、蓝绿和红等等。
注意，在上述层叠层元件的结构中，通过将电荷生成层设置在层叠EL层之间，元件能够具有高亮度区域中的长寿命，同时使电流密度保持较低。另外，能够降低因电极材料的电阻而引起的电压降，由此大面积中的均匀光发射是可能的。
本实施例能够适当地与其它实施例中所公开的结构相结合。
(实施例8)
在本实施例中，将参照图22A和图22B来描述发光显示面板(又称作发光面板)的外观和截面。图22A是其中在第一衬底之上形成的薄膜晶体管和发光元件采用密封剂密封在第一衬底与第二衬底之间的面板的平面图。图22B是沿图22A的线H-I所截取的截面图。
密封剂4505设置成使得包围设置在第一衬底4501之上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。另外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b之上。相应地，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充剂4507一起通过第一衬底4501、密封剂4505和第二衬底4506进行密封。优选的是，面板采用保护膜(例如接合膜或紫外线固化树脂膜)或者具有高气密和极小脱气的覆盖材料来封装(密封)，使得面板没有暴露于外部空气。
在第一衬底4501之上形成的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管，并且像素部分4502中包含的薄膜晶体管4510以及信号线驱动器电路4503a中包含的薄膜晶体管4509在图22B中作为示例示出。
实施例1至实施例5的任一个中描述的包括氧化物半导体层的极可靠薄膜晶体管的任一个能够用作薄膜晶体管4509和4510。作为驱动器电路的薄膜晶体管4509，能够使用在实施例1至5的任一个中描述的薄膜晶体管180、181和182的任一个。作为像素的薄膜晶体管4510，能够使用在实施例1至5的任一个中描述的薄膜晶体管170、171和172的任一个。在本实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
导电层4540设置在绝缘层4544之上，以使得与驱动器电路的薄膜晶体管4509的氧化物半导体层中的沟道形成区重叠。导电层4540设置成使得与氧化物半导体层的沟道形成区重叠，由此能够减小在BT测试之前和之后的薄膜晶体管4509的阈值电压的变化量。此外，导电层4540的电位可与薄膜晶体管4509的栅电极层的电位相同或不同。导电层4540还能够用作第二栅电极层。备选地，导电层4540的电位可以是GND或0V，或者导电层4540可处于浮动状态。
虽然未示出，但是保护绝缘层、如实施例1中的保护绝缘层106可设置在氧化物绝缘层4542与绝缘层4544之间。
薄膜晶体管4510电连接到第一电极层4517。
氧化物绝缘层4542可使用与实施例1中所述的氧化物绝缘膜107相似的材料和方法来形成。
滤色片层4545在氧化物绝缘层4542之上形成，以使得与发光元件4511的发光区域重叠。
此外，为了降低滤色片层4545的表面粗糙度，滤色片层4545覆盖有用作平面化绝缘膜的覆盖层4543。
随后，绝缘层4544在覆盖层4543之上形成。绝缘层4544可使用与实施例1中所述的保护绝缘层109相似的材料和方法来形成。
此外，参考标号4511表示发光元件。作为发光元件4511中包含的像素电极的第一电极层4517电连接到薄膜晶体管4510的源或漏电极层。注意，虽然发光元件4511具有第一电极层4517、电致发光层4512和第二电极层4513的层叠结构，但是发光元件4511的结构并不局限于本实施例中所述的结构。发光元件4511的结构能够根据从发光元件4511取出光的方向等等适当地改变。
间隔物4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，间隔物4520使用光敏材料来形成，并且在第一电极层4517上形成开口，以使得开口的侧壁作为具有连续曲率的斜面来形成。
电致发光层4512可采用单层或层叠的多层来形成。
保护膜可在第二电极层4513和间隔物4520之上形成，以便防止氧、氢、水分、二氧化碳等进入发光元件4511。作为保护膜，能够形成氮化硅膜、氧氮化硅膜、DLC膜等。
另外，各种信号和电位从FPC 4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。
连接端子电极4515由与发光元件4511中包含的第一电极层4517相同的导电膜来形成，并且端子电极4516由与薄膜晶体管4509中包含的源和漏电极层相同的导电膜来形成。
连接端子电极4515经由各向异性导电膜4519电连接到FPC 4518a中包含的端子。
位于从发光元件4511取出光的方向中的第二衬底需要具有透光性质。在那种情况下，诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料用于第二衬底4506。
作为填充剂4507，除了诸如氮或氩之类的惰性气体之外，还能够使用紫外线固化树脂或热固树脂。例如，能够使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯醋酸乙烯酯)。例如，氮用于填充剂。
另外，在需要时，诸如起偏振片、圆偏振片(包括椭圆偏振片)、相位差板(四分之一波片或半波片)和滤色片之类的光学膜可适当地设置在发光元件的发光表面上。此外，起偏振片或圆偏振片可设置有抗反射膜。例如，可执行防眩光处理，通过该处理，反射光能够经由表面的凸起和凹陷来扩散，使得能够降低眩光。
信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b可作为使用单晶半导体膜或者多晶半导体膜在单独制备的衬底之上形成的驱动器电路来安装。备选地，只有信号线驱动器电路或其一部分或者扫描线驱动器电路或其一部分可单独形成并且安装。本实施例并不局限于图22A和图22B所示的结构。
通过上述步骤，能够制造作为半导体器件的极可靠发光装置(显示面板)。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例9)
在本实施例中，下面所述的是一个示例，其中驱动器电路的至少一部分和设置在像素部分中的薄膜晶体管在同一衬底之上形成。
设置在像素部分中的薄膜晶体管按照实施例1至5来形成。实施例1至5中所述的薄膜晶体管是n沟道TFT；因此，能够使用n沟道TFT来形成的驱动器电路的一部分在与像素部分的薄膜晶体管相同的衬底之上形成。
图12A示出有源矩阵显示装置的框图的一个示例。显示装置包括衬底5300之上的像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304。在像素部分5301中，设置从信号线驱动器电路5304所延伸的多个信号线以及从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303所延伸的多个扫描线。注意，包括显示元件的像素以矩阵设置在扫描线和信号线相交的区域中。另外，显示装置的衬底5300通过诸如柔性印刷电路(FPC)之类的连接部分连接到控制电路5305(又称作控制器或控制IC)。
图12A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304在与像素部分5301相同的衬底之上形成。因此，减少了外部设置的驱动器电路等的组件的数量，这引起成本降低。此外，在驱动器电路设置在衬底5300外部的情况下，能够通过延伸布线来降低连接部分中的连接数量，这引起可靠性的提高或者成品率的提高。
定时控制电路5305例如向第一扫描线驱动器电路5302提供第一扫描线驱动器电路启动信号(GSP1)和扫描线驱动器电路时钟信号(GCLK1)。定时控制电路5305例如向第二扫描线驱动器电路5303提供第二扫描线驱动器电路启动信号(GSP2，又称作启动脉冲)和扫描线驱动器电路时钟信号(GCLK2)。定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路启动信号(SSP)、信号线驱动器电路时钟信号(SCLK)、视频信号数据(DATA，又简单地称作视频信号)和闩锁信号(LAT)。注意，各时钟信号可以是其相位移位的多个时钟信号，或者可连同通过将时钟信号反相所得到的反相时钟信号(CKB)一起提供。注意，能够消除第一扫描线驱动器电路5302和第二扫描线驱动器电路5303其中之一。
图12B示出一种结构，其中具有较低驱动频率的电路(例如第一扫描线驱动器电路5302和第二扫描线驱动器电路5303)在与像素部分5301相同的衬底5300之上形成，并且信号线驱动器电路5304在与像素部分5301不同的衬底之上形成。通过这种结构，在衬底5300之上形成的驱动器电路能够使用具有比使用单晶半导体所形成的晶体管低的场效应迁移率的薄膜晶体管来形成。因此，能够实现显示装置的尺寸的增加、成本的降低、成品率的提高等等。
实施例1至5中所述的薄膜晶体管是n沟道TFT。图13A和图13B示出使用n沟道TFT来形成的信号线驱动器电路的结构和操作的示例。
信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个电路5602_1至5602_N(N为自然数)。开关电路5602_1至5602_N各包括多个薄膜晶体管5603_1至5603_k(k为自然数)。描述其中薄膜晶体管5603_1至5603_k是n沟道TFT的示例。
以开关电路5602_1为例来描述信号线驱动器电路中的连接关系。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。
移位寄存器5601具有向布线5605_1至5605_N依次输出H电平信号(又称作H信号或者高电源电位电平的信号)以及依次选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制布线5604_1至5604_k与信号线S1至Sk之间的传导状态(第一端子与第二端子之间的电连续性)的功能，即，控制是否向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，开关电路5602_1用作选择器。此外，薄膜晶体管5603_1至5603_k各具有控制布线5604_1至5604_k与信号线S1至Sk之间的传导状态的功能，即，向信号线S1至Sk提供布线5604_1至5604_k的电位的功能。这样，薄膜晶体管5603_1至5603_k的每个用作开关。
注意，将视频信号数据(DATA)输入到布线5604_1至5604_k的每个。在许多情况下，视频信号数据(DATA)是与图像信号或图像数据对应的模拟信号。
接下来，参照图13B的时序图来描述图13A中的信号线驱动器电路的操作。图13B示出信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的示例。信号Sout_1至Sout_N是来自移位寄存器5601的输出信号的示例，并且信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的示例。注意，信号线驱动器电路的一个操作期间对应于显示装置中的一个栅极选择期间。例如，一个栅极选择期间分为期间T1至TN。期间T1至TN的每个是将视频信号数据(DATA)写入所选行的像素的期间。
注意，对于本实施例的附图所示的结构，为了简洁起见，在一些情况下，信号波形的失真等经过放大。因此，比例并不一定局限于所示情况。
在期间T1至TN中，移位寄存器5601向布线5605_1至5605_N依次输出H电平信号。例如，在期间T1中，移位寄存器5601向布线5605_1输出H电平信号。然后，薄膜晶体管5603_1至5603_k导通，使得布线5604_1至5604_k和信号线S1至Sk开始传导。在这种情况下，Data(S1)至Data(Sk)分别输入到布线5604_1至2014_k。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k输入到所选行中第一至第k列的像素。这样，在期间T1至TN中，视频信号数据(DATA)依次写到所选行中的k列的像素。
通过如上所述将视频信号数据(DATA)写到多列的像素，能够减少视频信号数据(DATA)的数量或者布线的数量。相应地，能够减少到外部电路的连接的数量。通过将视频信号写入多列的像素，能够延长写入时间，并且能够防止视频信号的不充分写入。
注意，作为移位寄存器5601和开关电路5602，能够使用包括实施例1至5的任一个中所述的薄膜晶体管的电路。
参照图14A至图14C以及图15A和图15B来描述用于扫描线驱动器电路和/或信号线驱动器电路的一部分的移位寄存器的一种模式。
扫描线驱动器电路包括移位寄存器。在一些情况下，扫描线驱动器电路还可包括电平移位器、缓冲器等。在扫描线驱动器电路中，将时钟信号(CLK)和启动脉冲信号(SP)输入到移位寄存器，然后生成选择信号。所生成的选择信号在缓冲器中缓冲和放大，并且将所产生的信号提供给对应扫描线。一行的像素中的晶体管的栅电极连接到扫描线。由于一行的像素中的晶体管必须同时导通，所以使用能够提供大电流量的缓冲器。
移位寄存器包括第一至第N个脉冲输出电路10_1至10_N(N为3或更大的自然数)(参见图14A)。在图14所示的移位寄存器的第一至第N脉冲输出电路10_1至10_N中提供来自第一布线11的第一时钟信号CK1、来自第二布线12的第二时钟信号CK2、来自第三布线13的第三时钟信号CK3以及来自第四布线14的第四时钟信号CK4。另外，来自第五布线15的启动脉冲SP1(第一启动脉冲)输入到第一脉冲输出电路10_1。此外，来自前一级的脉冲输出电路10_(n-1)的信号(称作前一级信号OUT(n-1))输入到第二或下一级中的第n脉冲输出电路10_n(n为2或更大且为N或更小中的自然数)。另外，来自第一脉冲输出电路10_1两级之后的第三脉冲输出电路10_3的信号输入到第一脉冲输出电路10_1。类似地，来自第n脉冲输出电路10_n两级之后的第(n+2)脉冲输出电路10_(n+2)的信号输入到第二或下一级中的第n脉冲输出电路10_n。因此，相应级中的脉冲输出电路输出被输入到前一级和/或下一级中的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及被输入到其它电路的第二输出信号(OUT(1)至OUT(N))等。注意，例如，如图14A所示，由于下一级信号OUT(n+2)没有输入到移位寄存器的最后两级，所以第二启动脉冲SP2和第三启动脉冲SP3可单独输入到移位寄存器的最后两级。
注意，时钟信号(CK)是每隔一定间隔在H电平信号与L电平信号(又称作L信号或者低电源电位电平的信号)之间振荡的信号。在这里，第一至第四时钟信号CK1至CK4依次延迟1/4周期(即，它们相互90°异相)。在本实施例中，通过使用第一至第四时钟信号CK1至CK4，执行脉冲输出电路的驱动的控制等。按照信号输入到其中的驱动器电路，时钟信号又称作GCK或SCK；但是，在这里，使用CK作为时钟信号进行描述。
图14B是图14A所示的脉冲输出电路10_1至10_N其中之一。第一输入端子21、第二输入端子22和第三输入端子23电连接到第一至第四布线11至14的任一个。例如，图14A中，第一脉冲输出电路10_1的第一输入端子21电连接到第一布线11，第一脉冲输出电路10_1的第二输入端子22电连接到第二布线12，以及第一脉冲输出电路10_1的第三输入端子23电连接到第三布线13。另外，第二脉冲输出电路10_2的第一输入端子21电连接到第二布线12，第二脉冲输出电路10_2的第二输入端子22电连接到第三布线13，以及第二脉冲输出电路10_2的第三输入端子23电连接到第四布线14。
第一至第N脉冲输出电路10_1至10_N的每个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26以及第二输出端子27(参见图14B)。在第一脉冲输出电路10_1中，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲输入到第四输入端子24，下一级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。
除了具有三个端子的薄膜晶体管(TFT)之外，上述实施例中描述的具有四个端子的薄膜晶体管能够用于第一至第N脉冲输出电路10_1至10_N的每个。注意，在本说明书中，当薄膜晶体管包括隔着半导体层的两个栅极栅电极时，位于半导体层下面的栅电极又称作下栅电极，而位于半导体层上面的栅电极又称作上栅电极。
当氧化物半导体用于包括薄膜晶体管的沟道形成区的半导体层时，阈值电压在一些情况下根据制造工序沿正或负方向偏移。因此，其中氧化物半导体用于包括沟道形成区的半导体层的薄膜晶体管优选地具有能够控制阈值电压的结构。通过控制上栅电极和/或下栅电极的电位，能够将具有四个端子的薄膜晶体管的阈值电压控制为预期值。
接下来将参照图14C来描述图14B所示的脉冲输出电路的特定电路结构的示例。
图14C所示的脉冲输出电路包括第一至第十三晶体管31至43。除了第一至第五输入端子21至25之外，信号或电源电位从对其提供第一高电源电位VDD的电源线51、对其提供第二高电源电位VCC的电源线52以及对其提供低电源电位VSS的电源线53提供给第一至第十三晶体管31至43。信号等通过第一输出端子26和第二输出端子27输出。在这里，图14C的电源线的电源电位设置成使得第一电源电位VDD高于或等于第二电源电位VCC，以及第二电源电位VCC高于第三电源电位VSS。虽然第一至第四时钟信号CK1至CK4是每隔一定间隔在H电平信号与L电平信号之间振荡的信号，但是电位在时钟信号处于H电平时为VDD，而电位在时钟信号处于L电平时为VSS。当电源线51的电位VDD设置成高于电源线52的电位VCC时，施加到晶体管的栅电极的电位能够降低，而没有不利地影响操作，由此能够减小晶体管的阈值电压的偏移，并且能够抑制劣化。注意，具有四个端子的薄膜晶体管优选地用于第一至第十三晶体管31至43之中的第一晶体管31和第六至第九晶体管36至39。要求第一晶体管31和第六至第九晶体管36至39通过栅电极的控制信号来切换连接到将作为源极或漏极的电极之一的各结点的电位。第一晶体管31和第六至第九晶体管36至39还能够通过相对于输入到栅电极的控制信号的快速响应(导通电流的陡峭上升)来减少脉冲输出电路的故障。因此，当使用具有四个端子的薄膜晶体管时，能够控制阈值电压，并且能够进一步减少脉冲输出电路的故障。
图14C中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，以及第一晶体管31的栅电极(下栅电极和上栅电极)电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，以及第二晶体管32的栅电极电连接到第四晶体管34的栅电极。第三晶体管33的第一端子电连接到第一输入端子21，以及第三晶体管33的第二端子电连接到第一输入端子26。第四晶体管34的第一端子电连接到电源线53，以及第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第五晶体管35的栅电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第六晶体管36的栅电极(下栅电极和上栅电极)电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，以及第七晶体管37的栅电极(下栅电极和上栅电极)电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅电极和第四晶体管34的栅电极，以及第八晶体管38的栅电极(下栅电极和上栅电极)电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅电极和第十晶体管40的栅电极，以及第九晶体管39的栅电极(下栅电极和上栅电极)电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，以及第十晶体管40的栅电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，以及第十一晶体管41的栅电极电连接到第二晶体管32的栅电极和第四晶体管34的栅电极。第十二晶体管42的第一端子电连接到电源线53，第十二晶体管42的第二端子电连接到第二输出端子27，以及第十二晶体管42的栅电极电连接到第七晶体管37的栅电极(下栅电极和上栅电极)。第十三晶体管43的第一端子电连接到电源线53，第十三晶体管43的第二端子电连接到第一输出端子26，以及第十三晶体管43的栅电极电连接到第七晶体管37的栅电极(下栅电极和上栅电极)。
图14C中，第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子的连接点称作结点A。另外，第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极的连接点称作结点B。
图15A示出当图14C所示的脉冲输出电路用作第一脉冲输出电路101时输入到第一至第五输入端子21至25的信号以及从第一输出端子26和第二输出端子27所输出的信号。
具体来说，第一时钟信号CK1输入到第一输入端子21，第二时钟信号CK2输入到第二输入端子22，第三时钟信号CK3输入到第三输入端子23，启动脉冲(SP1)输入到第四输入端子24，下一级信号OUT(3)输入到第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。
注意，薄膜晶体管是具有栅极、漏极和源极至少三个端子的元件。此外，薄膜晶体管包括一种半导体，其中沟道区在与栅极重叠的区域中形成，并且通过沟道区在漏极与源极之间流动的电流量能够通过控制栅极的电位来控制。在这里，由于薄膜晶体管的源极和漏极可根据晶体管的结构、操作条件等等而改变，所以难以定义哪一个是源极或漏极。因此，在一些情况下，用作源极或漏极的区域不称作源极或漏极。在这种情况下，例如，源极和漏极其中之一可称作第一端子，而其中的另一个可称作第二端子。
注意，图14C和图15A中，还可设置用于通过将结点A设置为浮动来执行自举操作的电容器。此外，还可提供具有电连接到结点B的一个电极的电容器，以便保持结点B的电位。
在这里，图15B示出包括图15A所示的多个脉冲输出电路的移位寄存器的时序图。注意，在移位寄存器是扫描线驱动器电路的情况下，图15B的期间61对应于垂直回扫期间，以及图15B的期间62对应于栅极选择期间。
注意，如图15A所示，通过其栅极提供有第二电源电位VCC的第九晶体管39，在自举操作之前和之后得到下面描述的优点。
没有其栅极提供有第二电源电位VCC的第九晶体管39，当结点A的电位通过自举操作来升高时，作为第一薄膜晶体管31的第二端子的源极的电位增加到高于第一电源电位VDD的值。然后，第一晶体管31的第一端子、即电源线51侧的端子开始用作第一晶体管31的源极。因此，在第一晶体管31中，施加高偏压，并且因此相当的应力施加在栅电极与源极之间以及栅极与漏极之间，这可能引起晶体管的劣化。因此，通过其栅电极提供有第二电源电位VCC的第九晶体管39，结点A的电位通过自举操作来升高，但是同时能够防止第一晶体管31的第二端子的电位的增加。换言之，通过第九晶体管39，施加在第一晶体管31的栅极与源极之间的负偏压的电平能够降低。相应地，通过本实施例中的电路结构，施加在第一晶体管31的栅极与源极之间的负偏压能够降低，使得因应力而引起的第一晶体管31的劣化能够进一步抑制。
注意，设置第九晶体管39，使得第九晶体管39的第一端子和第二端子连接在第一晶体管31的第二端子与第三晶体管33的栅极之间。在移位寄存器包括本实施例的多个脉冲输出电路的情况下，在具有比扫描线驱动器电路更多级的信号线驱动器电路中可消除第九晶体管39，这在减少晶体管数量方面是有利的。
当氧化物半导体层用于第一至第十三31至43的半导体层的每个时，薄膜晶体管的截止电流量能够减小，导通电流量和场效应迁移率能够增大，并且劣化速率能够降低，由此能够减少电路的故障。此外，与包括非晶硅的晶体管相比，包括氧化物半导体的晶体管由于高电位施加到栅电极而具有晶体管的较低劣化速率。因此，甚至当第一电源电位VDD提供给对其提供第二电源电位VCC的电源线时，能够执行类似操作，并且能够减少设置在电路之间的电源线的数量，由此能够实现电路的尺寸缩减。
注意，甚至当连接关系改变成使得通过第二输入端子23提供给第七晶体管37的栅电极(下栅电极和上栅电极)的时钟信号是通过第二输入端子22提供给第七晶体管37的栅电极(下栅电极和上栅电极)的时钟信号，以及通过第二输入端子22提供给第八晶体管38的栅电极(下栅电极和上栅电极)的时钟信号是通过第三输入端子23提供给第八晶体管38的栅电极(下电极和上电极)的时钟信号，也得到相似效果。注意，在图15A所示的移位寄存器中，第七晶体管37和第八晶体管38均导通，第七晶体管37截止，而第八晶体管38保持导通，然后第七晶体管37保持截止状态，而第八晶体管38截止，由此第二输入端子22和第三输入端子23的电位的降低引起的结点B的电位的降低因第七晶体管37的栅电极的电位的降低以及第八晶体管38的栅电极的电位的降低而发生两次。另一方面，在图15A所示的移位寄存器中，第七晶体管37和第八晶体管38均导通，第七晶体管37保持导通，而第八晶体管38截止，然后第七晶体管37截止，而第八晶体管38保持截止，由此第二输入端子22和第三输入端子23的电位的降低引起的结点B的电位的降低因第八晶体管38的栅电极的电位的降低而降低被减少为一次。相应地，其中时钟信号CK3通过第三输入端子23提供给第七晶体管37的栅电极(下电极和上电极)以及时钟信号CK2通过第二输入端子22提供给第八晶体管38的栅电极(下栅电极和上栅电极)的连接关系是优选的。那是因为能够减少结点B的电位的波动次数，并且能够降低噪声。
这样，在第一输出端子26的电位和第二输出端子27的电位保持在L电平的期间中，H电平信号定期提供给结点B；因此，能够抑制脉冲输出电路的故障。
本实施例可适当地结合其它实施例中所述的结构来实现。
(实施例10)
本说明书中公开的发光装置能够适用于各种电子装置(包括游艺机)。电子装置的示例是电视机(又称作电视或电视接收器)、计算机等的监视器、例如数码相机或数字摄像机等照相装置、数码相框、蜂窝电话(又称作蜂窝电话或移动电话装置)、便携游戏控制台、便携信息终端、音频再现装置、例如弹球机等大型游戏机等等。
图23A示出移动电话1100。移动电话1100提供有结合在壳体1101中的显示部分1102、操作按钮1003、外部连接端口1104、扬声器1105、话筒1006等等。
当采用手指等触摸图23A所示的显示部分1102时，数据能够输入到移动电话1100。此外，诸如拨打电话和发短信之类的操作能够通过用手指等触摸显示部分1102来执行。
主要存在显示部分1102的三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入诸如文本之类的数据的输入模式。第三模式是显示和输入模式，其中结合了显示模式和输入模式这两种模式。
例如，在拨打电话或者发短信的情况下，对显示部分1102选择主要用于输入文本的输入模式，使得能够输入屏幕上显示的字符。在这种情况下，优选的是在显示部分1102的几乎整个屏幕上显示键盘或数字按钮。
当包括例如陀螺仪或加速传感器等用于检测倾斜的传感器的检测装置设置在移动电话1100内部时，显示部分1102的屏幕上的显示可通过确定移动电话1100的方向(移动电话1100对于风景模式或肖像模式是水平还是垂直放置)自动切换。
屏幕模式通过触摸显示部分1102或者操作壳体1101的操作按钮1003来切换。备选地，屏幕模式可根据显示部分1102上显示的图像种类来切换。例如，当显示部分显示的图像的信号是活动图像数据的信号时，屏幕模式切换到显示模式。当信号是文本数据的信号时，屏幕模式切换到输入模式。
此外，在输入模式中，当由显示部分1102中的光学传感器检测到信号的同时通过触摸显示部分1102进行的输入在某个时间段没有执行时，屏幕模式可控制成使得从输入模式改变到显示模式。
显示部分1102可用作图像传感器。例如，掌纹、指纹等的图像在用手掌或手指触摸显示部分1102时来拍摄，由此能够执行人物识别。此外，通过为显示部分设置背光源或者发出近红外光的感测光源，还能够拍摄指静脉、掌静脉等的图像。
实施例1至9的任一个中所述的发光装置用于显示部分1102，由此能够提高可靠性。
图23B示出便携信息终端的示例。其示例在图23B示出的便携信息终端能够具有多个功能。例如，除了电话功能之外，这种便携信息终端还能够具有通过结合计算机来处理各种数据的功能。
图23B所示的便携信息终端具有壳体1800和壳体1801。壳体1801包括显示面板1802、扬声器1803、话筒1804、指针装置1806、照相装置镜头1807、外部连接端子1808等等。壳体1800包括键盘1810、外部存储器插槽1811等。此外，天线结合在壳体1800或1801中。
显示面板1802配备有触摸屏。显示为图像的多个操作按键1805在图23B中由虚线示出。
此外，除了上述结构之外，还可结合非接触IC芯片、小尺寸存储器装置等。
本发明的发光装置能够用于显示面板1802，并且显示的方向根据应用模式适当地改变。此外，照相装置镜头1807设置在与显示面板1802相同的表面上，并且因而它能够用作电视电话。扬声器1803和话筒1804能够用于电视电话呼叫、记录和播放声音等以及语音呼叫。此外，处于其中它们如图23B所示展开的状态的壳体1800和1801能够滑动，使得相互重叠；因此，便携信息终端的尺寸能够缩减，这使便携信息终端适合携带。
外部连接端子1808能够连接到AC适配器以及诸如USB缆线之类的各种类型的缆线，并且充电以及与个人计算机的数据通信是可能的。另外，能够将存储介质插入外部存储器插槽1811，使得大量数据能够存储并且能够移动。
此外，除了上述功能之外，还可提供红外通信功能、电视接收功能等。
图24A示出电视机9600。在电视机9600中，显示部分9603结合在壳体9601中。显示部分9603能够显示图像。在这里，壳体9601由支架9605来支承。
电视机9600能够采用壳体9601的操作开关或者独立遥控器9610来操作。频道和音量能够采用遥控器9610的操作按键9609来控制，使得能够控制显示部分9603显示的图像。此外，遥控器9610可配备有显示部分9607，用于显示从遥控器9610输出的数据。
注意，电视机9600配备有接收器、调制解调器等。借助于接收器，可接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，能够执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。
实施例1至9的任一个中所述的发光装置用于显示部分9603，由此能够提高可靠性。
图24B示出数码相框9700。例如，在数码相框9700中，显示部分9703结合在壳体9701中。显示部分9703能够显示各种图像。例如，显示部分9703能够显示采用数码相机等拍摄的图像的数据，并且用作通常的相框。
实施例1至9的任一个中所述的发光装置用于显示部分9703，由此能够提高可靠性。
注意，数码相框9700配备有操作部分、外部连接端子(USB端子、能够连接到诸如USB缆线之类的各种缆线的端子等等)、记录介质插入部分等等。虽然这些组件可设置在其上设置了显示部分的表面，但对于数码相框9700的设计，优选的是将它们设置在侧表面或背面。例如，将存储采用数码相机所拍摄的图像的数据的存储器插入数码相框的记录介质插入部分，由此图像数据可被传递然后在显示部分9703上显示。
数码相框9700可配置成无线传送和接收数据。在预期图像数据无线传递以便显示的情况下，可采用该结构。
图25是便携游戏机，并且由壳体9881和壳体9891等两个壳体构成，其中壳体9881和壳体9891与接合部分9893连接，以使得便携游戏机能够开启或折叠。显示部分9882和显示部分9883分别结合在壳体9881和壳体9891中。
实施例1至9的任一个中所述的发光装置用于显示部分9882和9883，由此能够提高可靠性。
图25所示的便携游戏机配备有扬声器部分9884、记录介质插入部分9886、LED灯9890、输入部件(操作按键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转数、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射射线、流率、湿度、梯度、振动、气味或红外线)和话筒9889)等等。不用说，便携游戏机的结构并不局限于以上所述，而是能够采用配备有本说明书中公开的至少一个薄膜晶体管的其它结构。便携游戏机可适当地包括附加配件。图25所示的便携游戏机具有读取记录介质中存储的程序或数据以将其显示于显示部分的功能以及通过无线通信与另一个便携游戏机共享数据的功能。注意，图25所示的便携游戏机的功能并不局限于以上所述的那些功能，而是便携游戏机能够具有各种功能。
图26是其中按照上述实施例所形成的发光装置用作室内照明装置3001的示例。由于上述实施例中所述的发光装置的面积能够增加，所以发光装置能够用作具有大面积的照明装置。此外，实施例2中所述的发光装置能够用作台灯3000。注意，照明设备在其范畴内包括吸顶灯、壁灯、车内照明、应急灯等。
如上所述，实施例1至9的任一个中所述的发光装置能够用于诸如以上所述之类的各种电子装置的显示面板中，并且因此能够提供具有高可靠性的电子装置。
本申请基于2009年9月4日向日本专利局提交的序号为2009-204972的日本专利申请，通过引用将其完整内容结合于此。
参考标号说明
10：脉冲输出电路，11：布线，12：布线，13：布线，14：布线，15：布线，21：输入端子，22：输入端子，23：输入端子，24：输入端子，25：输入端子，26：输出端子，27：输出端子，31：晶体管，32：晶体管，33：晶体管，34：晶体管，35：晶体管，36：晶体管，37：晶体管，38：晶体管，39：晶体管，40：晶体管，41：晶体管，42：晶体管，43：晶体管，51：电源线，52：电源线，53：电源线，100：衬底，101：栅电极层，102：栅极绝缘层，103：氧化物半导体层，106：保护绝缘层，107：氧化物绝缘膜，108：电容器布线层，109：保护绝缘层，110：电极层，111：导电层，112：导电层，113：端子电极，116：沟道形成区，118：接触孔，119：接触孔，120：连接电极，121：端子，122：端子，125：接触孔，126：接触孔，127：接触孔，128：端子电极，129：端子电极，130：氧化物半导体膜，131：氧化物半导体层，133：氧化物半导体层，134：氧化物半导体层，137：抗蚀剂掩模，138：氧化物导电层，140：氧化物导电膜，142：氧化物导电层，143：氧化物导电层，145：布线层，146：电容器，147：电容器，149：电容器电极层，150：端子，151：端子，153：连接电极，155：导电膜，156：电极，161：栅电极层，162：导电层，163：氧化物半导体层，166：沟道形成区，168：氧化物半导体层，170：薄膜晶体管，171：薄膜晶体管，172：薄膜晶体管，173：薄膜晶体管，180：薄膜晶体管，181：薄膜晶体管，182：薄膜晶体管，183：薄膜晶体管，185：电容器电极层，191：滤色片层，192：覆盖层，193：间隔物，194：EL层，195：电极层，196：连接电极层，198：氧化物半导体层，1001：电极，1002：电极，1003：EL层，1004：电荷生成层，104a：氧化物导电层，104b：氧化物导电层，105a：源电极层，105b：漏电极层，1100：移动电话，1101：壳体，1102：显示部分，1103：操作按钮，1104：外部连接端口，1105：扬声器，1106：话筒，117a：高电阻源区，117b：高电阻漏区，135a：抗蚀剂掩模，136a：抗蚀剂掩模，164a：氧化物导电层，164b：氧化物导电层，165a：源电极层，165b：漏电极层，167a：高电阻源区，167b：高电阻漏区，1800：壳体，1801：壳体，1802：显示面板，1803：扬声器，1804：话筒，1805：操作按键，1806：指针装置，1807：照相镜头，1808：外部连接端子，1810：键盘，1811：外部存储器插槽，3000：台灯，3001：照明装置，4501：衬底，4502：像素部分，4505：密封剂，4506：衬底，4507：填充剂，4509：薄膜晶体管，4510：薄膜晶体管，4511：发光元件，4512：电致发光层，4513：电极层，4515：连接端子电极，4516：端子电极，4517：电极层，4519：各向异性导电膜，4520：间隔物，4540：导电层，4542：氧化物绝缘层，4543：覆盖层，4544：绝缘层，4545：滤色片层，4546：绝缘层，5300：衬底，5301：像素部分，5302：扫描线驱动器电路，5303：扫描线驱动器电路，5304：信号线驱动器电路，5305：定时控制电路，5601：移位寄存器，5602：开关电路，5603：薄膜晶体管，5604：布线，5605：布线，6400：像素，6401：开关晶体管，6402：晶体管，6403：电容器，6404：发光元件，6405：信号线，6406：扫描线，6407：电源线，6408：公共电极，7001：TFT，7002：发光元件，7003：电极层，7004：EL层，7005：电极层，7009：间隔物，7011：驱动器TFT，7012：发光元件，7013：电极层，7014：EL层，7015：电极层，7016：遮光膜，7017：导电膜，7019：间隔物，7021：驱动器TFT，7022：发光元件，7023：电极层，7024：EL层，7025：电极层，7026：电极层，7027：导电膜，7029：间隔物，7031：氧化物绝缘层，7032：保护绝缘层，7033：滤色片层，7034：覆盖层，7035：保护绝缘层，7041：氧化物绝缘层，7042：保护绝缘层，7043：滤色片层，7044：覆盖层，7045：保护绝缘层，7051：氧化物绝缘层，7052：保护绝缘层，7053：平面化绝缘层，7055：保护绝缘层，9600：电视装置，9601：壳体，9603：显示部分，9605：支架，9607：显示部分，9609：操作按键，9610：遥控器，9700：数码相框，9701：壳体，9703：显示部分，9881：壳体，9882：显示部分，9883：显示部分，9884：扬声器部分，9885：操作按键，9886：记录介质插入部分，9887：连接端子，9888：传感器，9889：话筒，9890：LED灯，9891：壳体，4503a：信号线驱动器电路，以及4504a：扫描线驱动器电路。

Claims (12)

1.一种发光装置，包括：
晶体管，包括：
第一栅电极层；
所述第一栅电极层上的第一绝缘层；
氧化物半导体层，包含所述第一绝缘层上的沟道形成区域；
所述氧化物半导体层上的源电极层和漏电极层；
所述氧化物半导体层、所述源电极层和所述漏电极层上的第二绝缘层；以及
所述第二绝缘层上的导电层，其中所述导电层与所述沟道形成区域重叠；
连接端子，包括：
第一端子；
所述第一端子上的包含第一接触孔的所述第一绝缘层；
连接电极，在所述第一端子上并通过所述第一接触孔与所述第一端子接触；
所述连接电极上的包含第二接触孔的所述第二绝缘层；以及
端子电极，在所述连接电极上并通过所述第二接触孔与所述连接电极接触；以及
发光部分，包括：
滤色片层；以及
所述滤色片层上的发光元件，
其中所述第一端子由与所述第一栅电极层相同的层形成，
其中所述连接电极由与所述源电极层和所述漏电极层相同的层形成，并且
其中所述端子电极由与所述导电层相同的层形成。
2.一种发光装置，包括：
晶体管，包括第一栅电极层、第一栅极绝缘层、氧化物半导体层、源电极层、漏电极层、氧化物绝缘膜和导电层；
连接端子，包括第一端子和端子电极；以及
发光部分，包括滤色片层和发光元件，
其中所述第一栅电极层和所述导电层彼此重叠，
其中所述第一栅电极层电连接到所述导电层，
其中所述第一端子由与所述第一栅电极层相同的层形成，
其中所述端子电极由与所述导电层相同的层形成，并且
其中所述第一端子电连接到所述端子电极。
3.一种发光装置，包括：
晶体管，包括第一栅电极层、第一栅极绝缘层、氧化物半导体层、源电极层、漏电极层、氧化物绝缘膜和导电层；
连接端子，配置成电连接到柔性印刷电路，所述连接端子包括第一端子和端子电极；以及
发光部分，包括滤色片层和所述滤色片层上的发光元件，
其中所述第一栅电极层和所述导电层彼此重叠，
其中所述第一栅电极层电连接到所述导电层，
其中所述第一端子由与所述第一栅电极层相同的层形成，
其中所述端子电极由与所述导电层相同的层形成，并且
其中所述第一端子电连接到所述端子电极。
4.根据权利要求1所述的发光装置，其中所述第一栅电极层电连接到所述导电层。
5.根据权利要求1至3中的任一项所述的发光装置，其中所述晶体管包含在驱动器电路部分中。
6.根据权利要求1至3中的任一项所述的发光装置，其中所述氧化物半导体层包括铟、镓和锌。
7.根据权利要求1至3中的任一项所述的发光装置，其中所述氧化物半导体层包括铟、锡和锌。
8.根据权利要求1至3中的任一项所述的发光装置，其中所述氧化物半导体层包括处于氧过剩的状态的区域。
9.根据权利要求2或3所述的发光装置，其中所述氧化物绝缘膜包括从氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜和氧氮化铝膜中选择的叠层。
10.根据权利要求1至3中的任一项所述的发光装置，其中所述发光元件的发射颜色为白色。
11.根据权利要求1至3中的任一项所述的发光装置，
其中所述发光元件包括第一发光单元和第二发光单元，并且
其中电荷生成层设置在所述第一发光单元与所述第二发光单元之间。
12.根据权利要求1至3中的任一项所述的发光装置，
其中所述发光元件包括第一发光单元和第二发光单元，
其中所述第一发光单元的发射颜色为蓝色，并且
其中所述第二发光单元的发射颜色为黄色。
CN201610008810.0A 2009-09-04 2010-08-06 发光装置及其制造方法 Active CN105449119B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009204972 2009-09-04
JP2009-204972 2009-09-04
CN201080040387.3A CN102498570B (zh) 2009-09-04 2010-08-06 发光装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080040387.3A Division CN102498570B (zh) 2009-09-04 2010-08-06 发光装置及其制造方法

Publications (2)

Publication Number Publication Date
CN105449119A CN105449119A (zh) 2016-03-30
CN105449119B true CN105449119B (zh) 2018-03-23

Family

ID=43649203

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080040387.3A Expired - Fee Related CN102498570B (zh) 2009-09-04 2010-08-06 发光装置及其制造方法
CN201610008810.0A Active CN105449119B (zh) 2009-09-04 2010-08-06 发光装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080040387.3A Expired - Fee Related CN102498570B (zh) 2009-09-04 2010-08-06 发光装置及其制造方法

Country Status (6)

Country Link
US (7) US8502225B2 (zh)
JP (10) JP5292372B2 (zh)
KR (9) KR102113148B1 (zh)
CN (2) CN102498570B (zh)
TW (7) TWI670774B (zh)
WO (1) WO2011027661A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101592013B1 (ko) * 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101927922B1 (ko) 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP2012163651A (ja) * 2011-02-04 2012-08-30 Sony Corp 有機ｅｌ表示装置及び電子機器
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
FR2975213B1 (fr) 2011-05-10 2013-05-10 Trixell Sas Dispositif d'adressage de lignes d'un circuit de commande pour matrice active de detection
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9599871B2 (en) * 2011-11-18 2017-03-21 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for producing semiconductor device
KR101339000B1 (ko) * 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101451403B1 (ko) * 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9869932B2 (en) * 2012-10-04 2018-01-16 Toray Industries, Inc. Conductive pattern fabrication method
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
CN103309108B (zh) * 2013-05-30 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105453269B (zh) * 2013-08-07 2019-04-05 夏普株式会社 X射线图像传感器用基板
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043847B2 (en) * 2014-08-26 2018-08-07 Gingy Technology Inc. Image capturing module and electrical apparatus
KR102295221B1 (ko) * 2014-12-26 2021-09-01 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104701350B (zh) * 2015-03-03 2017-03-01 京东方科技集团股份有限公司 电极及其制作方法、阵列基板及其制作方法
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
CN113419386A (zh) 2015-04-13 2021-09-21 株式会社半导体能源研究所 显示面板、数据处理器及显示面板的制造方法
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102402759B1 (ko) * 2015-05-29 2022-05-31 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105138163B (zh) * 2015-07-30 2018-01-12 京东方科技集团股份有限公司 一种有机电致发光触控显示面板、其制备方法及显示装置
JP2017096998A (ja) * 2015-11-18 2017-06-01 株式会社ジャパンディスプレイ 表示装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP6725335B2 (ja) 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
KR102620013B1 (ko) * 2016-07-01 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
CN107622224A (zh) * 2016-07-17 2018-01-23 金佶科技股份有限公司 指纹识别模块以及指纹识别方法
JP2020502777A (ja) * 2016-09-27 2020-01-23 イヌル ゲーエムベーハー 電子機器の非破壊での統合
JP2018106101A (ja) * 2016-12-28 2018-07-05 株式会社ジャパンディスプレイ 表示装置
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
JP6905421B2 (ja) * 2017-08-28 2021-07-21 株式会社ジャパンディスプレイ 表示装置
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ
CN108171179A (zh) * 2017-12-30 2018-06-15 深圳信炜科技有限公司 感光电路、感光装置及电子设备
CN108224148B (zh) * 2018-01-04 2023-04-18 京东方科技集团股份有限公司 一种oled照明面板及其驱动方法，照明装置
CN108215513B (zh) * 2018-02-05 2019-06-21 杭州旗捷科技有限公司 可变阈值的反馈电路、耗材芯片、耗材
TWI662353B (zh) 2018-07-13 2019-06-11 松翰科技股份有限公司 光學影像感測模組
CN111221162B (zh) * 2018-11-26 2022-11-04 群创光电股份有限公司 电子装置
US11005495B1 (en) * 2019-04-11 2021-05-11 Senseeker Engineering, Inc. Charge transfer circuit for compact modulators
CN113711295A (zh) 2019-05-10 2021-11-26 株式会社半导体能源研究所 显示装置以及电子设备
KR20210010771A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN111244289B (zh) * 2020-01-15 2022-09-30 重庆文理学院 一种ZnO薄膜为界面层的有机光伏器件的制备方法
KR102356658B1 (ko) 2020-03-31 2022-01-26 포항공과대학교 산학협력단 3차원 회로 프린팅이 가능한 연신성 전극회로, 그를 이용한 스트레인 센서 및 그의 제조방법
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
KR20220080801A (ko) * 2020-12-07 2022-06-15 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
US12074221B2 (en) * 2021-07-26 2024-08-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770247A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 驱动电路及显示装置
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法

Family Cites Families (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4615102A (en) 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
GB9520888D0 (en) 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
DE59912756D1 (de) * 1998-08-12 2005-12-15 Hammerstein Gmbh C Rob Sitzträgergestell eines Fahrzeugsitzes mit einem linken und einem rechten vorderen Stellarm
US6492190B2 (en) 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP2000111948A (ja) 1998-10-05 2000-04-21 Sony Corp 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3107075B2 (ja) 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
JP4115654B2 (ja) 1999-04-30 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003271075A (ja) * 2002-03-13 2003-09-25 Toshiba Corp 表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
JP4651922B2 (ja) 2002-08-09 2011-03-16 株式会社半導体エネルギー研究所 Ｅｌ表示装置
US7081704B2 (en) 2002-08-09 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
JP4251874B2 (ja) 2003-01-21 2009-04-08 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004281087A (ja) * 2003-03-12 2004-10-07 Nippon Hoso Kyokai <Nhk> 有機ｅｌデバイスおよび有機ｅｌディスプレイ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR20050000129A (ko) * 2003-06-23 2005-01-03 삼성전자주식회사 액정 표시 장치
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4675584B2 (ja) 2003-06-30 2011-04-27 株式会社半導体エネルギー研究所 発光装置の駆動方法
JP4906106B2 (ja) * 2003-07-14 2012-03-28 株式会社半導体エネルギー研究所 発光装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005054862A (ja) * 2003-08-01 2005-03-03 Smc Corp アクチュエータ
US7230374B2 (en) 2003-09-22 2007-06-12 Samsung Sdi Co., Ltd. Full color organic light-emitting device having color modulation layer
US20080081105A1 (en) 2003-09-22 2008-04-03 Samsung Sdi Co., Ltd. Method of fabricating full color organic light-emtting device having color modulation layer using liti method
US20050093435A1 (en) 2003-09-22 2005-05-05 Suh Min-Chul Full color organic light-emtting device having color modulation layer
KR20050029426A (ko) * 2003-09-22 2005-03-28 삼성에스디아이 주식회사 칼라필터층 또는 색변환층을 갖는 풀칼라 유기전계발광소자
JP4877866B2 (ja) 2003-10-28 2012-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP4831954B2 (ja) 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
WO2005052893A1 (en) 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7691685B2 (en) 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101123751B1 (ko) 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642642B2 (en) * 2004-03-23 2010-01-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microcap wafer bonding apparatus
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7129634B2 (en) * 2004-04-07 2006-10-31 Eastman Kodak Company Color OLED with added color gamut pixels
US8581805B2 (en) * 2004-05-21 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5089027B2 (ja) 2004-05-28 2012-12-05 株式会社半導体エネルギー研究所 半導体装置
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
KR101098343B1 (ko) * 2004-06-03 2011-12-26 삼성전자주식회사 전계발광표시장치, 색필터 패널 및 이의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4286738B2 (ja) 2004-07-14 2009-07-01 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101217659B1 (ko) 2004-09-03 2013-01-02 스탠리 일렉트릭 컴퍼니, 리미티드 Ｅｌ소자
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP2006202156A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp メモリーカードコネクタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR20060125066A (ko) 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI282249B (en) 2005-07-05 2007-06-01 Univision Technology Inc Color OLED device and fabrication method thereof
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
KR100771607B1 (ko) 2005-12-21 2007-10-31 엘지전자 주식회사 유기 ｅｌ 디스플레이
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR101230316B1 (ko) * 2006-03-21 2013-02-06 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007293073A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4494369B2 (ja) * 2006-05-24 2010-06-30 株式会社半導体エネルギー研究所 液晶表示装置
JP2006293385A (ja) * 2006-05-24 2006-10-26 Semiconductor Energy Lab Co Ltd 表示装置
KR20070114533A (ko) 2006-05-29 2007-12-04 삼성전자주식회사 반투과 표시 장치 및 그 제조 방법
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
KR101257811B1 (ko) 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US20080029656A1 (en) * 2006-07-20 2008-02-07 John Feehan Guide for cords, cables and wires
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR20080028571A (ko) 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI749346B (zh) 2006-09-29 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080045886A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 유기막 증착용 마스크 및 그 제조방법, 이를 포함하는유기전계 발광표시장치의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080054597A (ko) 2006-12-13 2008-06-18 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20080055058A (ko) 2006-12-14 2008-06-19 삼성전자주식회사 표시 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TWI396464B (zh) 2007-01-22 2013-05-11 Innolux Corp 有機電致發光顯示裝置及其製作方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008203761A (ja) 2007-02-22 2008-09-04 Hitachi Displays Ltd 表示装置
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101399608B1 (ko) 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009049223A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 発光装置
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP2009109883A (ja) * 2007-10-31 2009-05-21 Canon Inc 電場発光表示装置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR20090105261A (ko) * 2008-04-02 2009-10-07 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20100030865A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101579487B1 (ko) * 2008-10-28 2015-12-23 삼성디스플레이 주식회사 표시 장치
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN105070749B (zh) 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010543A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113148B1 (ko) * 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR102000932B1 (ko) * 2012-12-18 2019-07-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US9012900B2 (en) * 2012-12-26 2015-04-21 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102139355B1 (ko) * 2013-12-31 2020-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR20180059280A (ko) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法
CN1770247A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 驱动电路及显示装置

Also Published As

Publication number Publication date
JP2020038991A (ja) 2020-03-12
TWI517258B (zh) 2016-01-11
KR102389975B1 (ko) 2022-04-25
KR20170065673A (ko) 2017-06-13
TW201128715A (en) 2011-08-16
US20160322510A1 (en) 2016-11-03
JP6619900B2 (ja) 2019-12-11
US9431465B2 (en) 2016-08-30
CN102498570B (zh) 2016-02-10
JP5933886B2 (ja) 2016-06-15
KR20220053042A (ko) 2022-04-28
CN105449119A (zh) 2016-03-30
JP2018037681A (ja) 2018-03-08
KR20120071395A (ko) 2012-07-02
KR102113148B1 (ko) 2020-05-20
TWI707405B (zh) 2020-10-11
JP7201749B2 (ja) 2023-01-10
TW201604968A (zh) 2016-02-01
US20230238461A1 (en) 2023-07-27
TW202020994A (zh) 2020-06-01
KR20190140106A (ko) 2019-12-18
TWI623044B (zh) 2018-05-01
JP2019135787A (ja) 2019-08-15
US12057511B2 (en) 2024-08-06
US20110210355A1 (en) 2011-09-01
WO2011027661A1 (en) 2011-03-10
US20130306947A1 (en) 2013-11-21
US20200220029A1 (en) 2020-07-09
US10672915B2 (en) 2020-06-02
JP2014068023A (ja) 2014-04-17
TW202224195A (zh) 2022-06-16
JP5635648B2 (ja) 2014-12-03
JP5478768B2 (ja) 2014-04-23
KR20190067263A (ko) 2019-06-14
JP6518310B2 (ja) 2019-05-22
TWI756608B (zh) 2022-03-01
JP2023033317A (ja) 2023-03-10
JP2016174168A (ja) 2016-09-29
US11024747B2 (en) 2021-06-01
KR20180041264A (ko) 2018-04-23
US20150123125A1 (en) 2015-05-07
TW201709350A (zh) 2017-03-01
JP5292372B2 (ja) 2013-09-18
JP2015057657A (ja) 2015-03-26
KR101851926B1 (ko) 2018-04-25
KR20230066115A (ko) 2023-05-12
KR101988341B1 (ko) 2019-06-12
JP6243962B2 (ja) 2017-12-06
KR101707433B1 (ko) 2017-02-16
JP2011077512A (ja) 2011-04-14
US11626521B2 (en) 2023-04-11
KR102221207B1 (ko) 2021-03-03
JP2021168398A (ja) 2021-10-21
TW201820485A (zh) 2018-06-01
TWI799146B (zh) 2023-04-11
KR102528026B1 (ko) 2023-05-03
KR101745341B1 (ko) 2017-06-09
JP6905029B2 (ja) 2021-07-21
TWI562246B (en) 2016-12-11
JP2013235275A (ja) 2013-11-21
US8957411B2 (en) 2015-02-17
KR20160113735A (ko) 2016-09-30
CN102498570A (zh) 2012-06-13
TWI670774B (zh) 2019-09-01
US8502225B2 (en) 2013-08-06
TW202004922A (zh) 2020-01-16
KR20210022775A (ko) 2021-03-03
US20210074862A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN105449119B (zh) 发光装置及其制造方法
JP7483107B2 (ja) 半導体装置
JP6852043B2 (ja) 発光装置
JP6028072B2 (ja) 半導体装置
CN102648524B (zh) 半导体器件、显示装置和电子电器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant