TWI529917B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI529917B
TWI529917B TW099144998A TW99144998A TWI529917B TW I529917 B TWI529917 B TW I529917B TW 099144998 A TW099144998 A TW 099144998A TW 99144998 A TW99144998 A TW 99144998A TW I529917 B TWI529917 B TW I529917B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
insulating layer
semiconductor layer
layer
Prior art date
Application number
TW099144998A
Other languages
English (en)
Other versions
TW201140808A (en
Inventor
山崎舜平
小山潤
加藤清
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201140808A publication Critical patent/TW201140808A/zh
Application granted granted Critical
Publication of TWI529917B publication Critical patent/TWI529917B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Static Random-Access Memory (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置
所公開的發明關於一種利用半導體元件的半導體裝置及其製造方法。
利用半導體元件的記憶裝置可以粗分為如果沒有電力供給儲存內容就消失的揮發性記憶裝置和即使沒有電力供給也保持儲存內容的非揮發性記憶裝置。
作為揮發性記憶裝置的典型例子，有DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)。DRAM選擇構成記憶元件的電晶體並將電荷儲存在電容器中而儲存資訊。
根據上述原理，因為當從DRAM讀出資訊時電容器的電荷消失，所以每次讀出資訊時都需要再次進行寫入工作。另外，因為在構成記憶元件的電晶體中存在洩漏電流，而即使電晶體未被選擇電荷也流出或流入，所以資料的保持期間較短。為此，需要按規定的週期再次進行寫入工作(刷新工作)，由此，難以充分降低耗電量。另外，因為如果沒有電力供給儲存內容就消失，所以需要利用磁性材料或光學材料的其他記憶裝置以實現較長期間的儲存保持。
作為揮發性記憶裝置的另一例子，有SRAM(Static Random Access Memory：靜態隨機存取記憶體)。SRAM 使用正反器等電路保持儲存內容，而不需要進行刷新工作，在這一點上SRAM優越於DRAM。但是，因為SRAM使用正反器等電路，所以存在記憶容量的單價變高的問題。另外，在如果沒有電力供給儲存內容就消失這一點上，SRAM和DRAM相同。
作為非揮發性記憶裝置的典型例子，有快閃記憶體。快閃記憶體在電晶體的閘極電極與通道形成區之間具有浮動閘極，在該浮動閘極保持電荷而進行儲存，因此，快閃記憶體具有資料保持期間極長(半永久)、不需要進行揮發性記憶裝置所需要的刷新工作的優點(例如，參照專利文獻1)。
但是，由於當進行寫入時產生的隧道電流會引起構成記憶元件的閘極絕緣層的退化，因此發生因規定次數的寫入而使記憶元件不能工作的問題。為了緩和上述問題的影響，例如，使用使各記憶元件的寫入次數均等的方法，但是，為了使用該方法，需要具有複雜的週邊電路。另外，即使使用了上述方法，也不能從根本上解決使用壽命的問題。就是說，快閃記憶體不合適於資訊的重寫頻度高的用途。
另外，為了在浮動閘極保持電荷或者去除該電荷，需要高電壓和用於該目的的電路。再者，還有由於電荷的保持或去除需要較長時間而難以實現寫入和擦除的高速化的問題。
[專利文獻1]　日本專利申請公開　第昭57-105889號公報
鑒於上述問題，所公開的發明的一個實施例的目的之一就是提供一種即使在儲存保持期間中沒有電力供給也能夠保持儲存內容並且對寫入次數也沒有限制的新穎結構的半導體裝置。
在所公開的發明中，使用高純度化了的氧化物半導體構成半導體裝置。由於使用高純度化了的氧化物半導體構成的電晶體的洩漏電流非常小，所以可以長時間地保持資訊。
所公開的發明的一個實施例是一種半導體裝置，該半導體裝置包括第一電晶體、第二電晶體以及電容元件。第一電晶體包括：使用氧化物半導體以外的半導體材料的第一通道形成區；以夾著第一通道形成區的方式設置的雜質區域；第一通道形成區上的第一閘極絕緣層；第一閘極絕緣層上的第一閘極電極；以及與雜質區域電連接的第一源極電極及第一汲極電極。第二電晶體包括：第一電晶體的上方的第二源極電極及第二汲極電極；與第二源極電極及第二汲極電極電連接的使用氧化物半導體材料的第二通道形成區；第二通道形成區上的第二閘極絕緣層；以及第二閘極絕緣層上的第二閘極電極。第二電晶體的第二源極電極和第二汲極電極中的一方與電容元件的電極的一方電連接。
在上述結構中，電容元件可以由第二源極電極或第二汲極電極、第二閘極絕緣層及第二閘極絕緣層上的電容元件用電極來構成。
另外，在上述結構中，還可以包括第三電晶體、源極電極線、位元線、字線、第一信號線以及第二信號線。第三電晶體包括：第一電晶體的上方的第三源極電極及第三汲極電極；與第三源極電極及第三汲極電極電連接的使用氧化物半導體材料的第三通道形成區；第三通道形成區上的第三閘極絕緣層以及第三閘極絕緣層上的第三閘極電極。第三閘極電極與第二源極電極和第二汲極電極中的一方及電容元件的電極的一方電連接，源極電極線與第三源極電極電連接，位元線與第三汲極電極電連接，第一信號線與第二源極電極和第二汲極電極中的另一方電連接，並且第二信號線與第二閘極電極電連接，字線與電容元件的電極的另一方電連接。
另外，在上述結構中，可以使用第一電晶體構成邏輯電路(計算電路)或驅動電路。
另外，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“直接在...之上”或“直接在...之下”。例如，“閘極絕緣層上的閘極電極”包括在閘極絕緣層和閘極電極之間包含其他構成要素的情況。另外，“上”或“下”只是為了便於說明而使用的，在沒有特別的說明時，“上”或“下”還包括其上下倒轉的情況。
另外，在本說明書等中，“電極”或“佈線”不限定構成要素的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
另外，“源極電極”和“汲極電極”的功能在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，有時互相調換。因此，在本說明書等中，“源極電極”和“汲極電極”可以互相調換。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接物件間的電信號的授受，就對其沒有特別的限制。
例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本發明的一個實施例中，提供一種具有使用氧化物半導體以外的材料的電晶體及使用氧化物半導體的電晶體的疊層結構的半導體裝置。
因為使用氧化物半導體的電晶體的截止電流極小，所以藉由使用該電晶體而可以在極長期間內保持儲存內容。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供給，也可以在較長期間內保持儲存內容。
另外，在根據所公開的發明的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件退化的問題。例如，不像現有的非揮發性記憶體的情況那樣，不需要對浮動閘注入電子或從浮動閘抽出電子，所以完全不會發生閘極絕緣層的退化等的問題。就是說，根據所公開的發明的半導體裝置對寫入次數沒有限制，這是現有的非揮發性記憶體所存在的問題，所以可以顯著提高可靠性。再者，因為是根據電晶體的導通狀態或截止狀態而進行資訊的寫入，所以容易實現高速工作。另外，還有不需要用於擦除資訊的工作的優點。
另外，由於使用氧化物半導體以外的材料的電晶體能夠進行非常高速的工作，藉由利用該電晶體可以順利地實現要求高速工作的各種電路(邏輯電路、驅動電路等)。
像這樣，藉由將使用氧化物半導體以外的材料的電晶體和使用氧化物半導體的電晶體形成為一體，可以實現具有新穎的特徵的半導體裝置。
下面，使用附圖對本發明的實施例的一個例子進行說明。但是，本發明不侷限於下面的說明中，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
另外，附圖等所示的每個結構的位置、大小、範圍等為了容易理解而有時不表示為實際上的位置、大小、範圍等。因此，所公開的發明不一定侷限於附圖等所公開的位置、大小、範圍等。
另外，本說明書中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
實施例1
在本實施例中，參照圖1至圖5B對根據所公開的發明的一個實施例的半導體裝置的結構及製造方法進行說明。另外，在電路圖中，為了表示使用氧化物半導體的電晶體，有時附上“OS”的符號。
<半導體裝置的構成的概略>
圖1是示出半導體裝置的構成的一個例子的示意圖。作為根據所公開的發明的一個實施例的半導體裝置，典型的有在上部具有記憶電路且在下部具有需要高速工作的邏輯電路(計算電路)或驅動電路的疊層結構的半導體裝置。
圖1所示的半導體裝置是在上部具有記憶單元陣列10，在下部具有列解碼器20、行解碼器30、IO控制器40、IO緩衝器50、指令緩衝器60、位址緩衝器70、控制器80等驅動電路的半導體裝置(記憶裝置)。在下部中，還可以具有CPU等計算電路。另外，雖然在這裏作為半導體裝置的一個例子示出記憶裝置，但是本發明的一個實施例不侷限於此。
<半導體裝置的截面結構>
圖2A和2B是示出半導體裝置的具體結構的例子的截面圖。圖2A示出根據第一例的半導體裝置的截面，圖2B示出根據第二例的半導體裝置的截面。圖2A和2B所示的半導體裝置在下部具有使用氧化物半導體以外的材料的電晶體(電晶體170或電晶體570)，並且在上部具有使用氧化物半導體的電晶體162以及電容元件164。使用氧化物半導體以外的材料的電晶體易於高速工作，可以用於邏輯電路(也稱為計算電路)等。另一方面，使用氧化物半導體的電晶體可以用於利用氧化物半導體的特性的記憶電路等。
另外，雖然說明上述電晶體都為n通道型電晶體的情況，但是當然也可以使用p通道型電晶體。另外，所公開的發明的技術本質在於：為了保持資訊，將氧化物半導體用於電晶體162。所以，半導體裝置的具體結構不侷限於這裏所示的結構。
圖2A中的電晶體170包括：設置在含有半導體材料(例如，矽等)的基板100中的通道形成區116；以夾著通道形成區116的方式設置的雜質區域114及高濃度雜質區域120(將它們總稱為雜質區域)；設置在通道形成區116上的閘極絕緣層108；設置在閘極絕緣層108上的閘極電極110；以及與雜質區域電連接的源極電極或汲極電極130a及源極電極或汲極電極130b。
這裏，在閘極電極110的側面上設置有側壁絕緣層118。另外，在基板100的從垂直於表面的方向看不與側壁絕緣層118重疊的區域中，具有高濃度雜質區域120及接觸於高濃度雜質區域120的金屬化合物區域124。另外，在基板100上以圍繞電晶體170的方式設置有元件分離絕緣層106，並且以覆蓋電晶體170的方式設置有層間絕緣層126及層間絕緣層128。源極電極或汲極電極130a及源極電極或汲極電極130b藉由形成在層間絕緣層126及層間絕緣層128中的開口電連接到金屬化合物區域124。也就是說，源極電極或汲極電極130a及源極電極或汲極電極130b藉由金屬化合物區域124電連接到高濃度雜質區域120及雜質區域114。注意，有時為了電晶體170的集成化等而不形成側壁絕緣層118。
圖2B中的電晶體570包括：設置在含有氮的層502及氧化膜512上的含有半導體材料(例如矽等)的層中的通道形成區534；以夾著通道形成區534的方式設置的低濃度雜質區域532及高濃度雜質區域530(將它們總稱為雜質區域)；設置在通道形成區534上的閘極絕緣層522a；設置在閘極絕緣層522a上的閘極電極524；以及電連接到雜質區域的源極電極或汲極電極540a及源極電極或汲極電極540b。
這裏，在閘極電極524的側面上設置有側壁絕緣層528。另外，在基底基板500的從垂直於表面的方向看不重疊於側壁絕緣層528的區域中形成有高濃度雜質區域530。另外，以覆蓋電晶體570的方式設置有層間絕緣層536及層間絕緣層538。源極電極或汲極電極540a及源極電極或汲極電極540b藉由形成在層間絕緣層536及層間絕緣層538中的開口電連接到高濃度雜質區域530。注意，有時為了電晶體570的集成化等而不形成側壁絕緣層528。
圖2A及2B中的電晶體162包括：設置在絕緣層138上的源極電極或汲極電極142a以及源極電極或汲極電極142b；與源極電極或汲極電極142a以及源極電極或汲極電極142b電連接的氧化物半導體層144；覆蓋源極電極或汲極電極142a、源極電極或汲極電極142b和氧化物半導體層144的閘極絕緣層146；在閘極絕緣層146上設置為重疊於氧化物半導體層144的閘極電極148a。
在此，氧化物半導體層144最好藉由被充分地去除氫等的雜質，或者被供給充分的氧，而被高純度化。明確地說，例如將氧化物半導體層144的氫濃度設定為5×1019atoms/cm3或以下，最好設定為5×1018atoms/cm3或以下，更佳的是設定為5×1017atoms/cm3或以下。另外，上述氧化物半導體層144中的氫濃度是藉由二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)來測量的。如此，在氫濃度被充分降低而被高純度化，並藉由被供給充分的氧來降低起因於氧缺乏的能隙中的缺陷能級的氧化物半導體層144中，載子濃度為低於1×1012/cm3，最好為低於1×1011/cm3，更佳的是為低於1.45×1010/cm3。例如，室溫下的截止電流密度(將截止電流除以電晶體的通道寬度的值)為10zA/μm至100zA/μm(1zA(zeptoampere)等於1×10-21A)左右。如此，藉由使用被i型化(本質化)或實質上被i型化的氧化物半導體，可以得到截止電流特性極為優良的電晶體162。
另外，在圖2A和2B所示的電晶體162中，不將氧化物半導體層144加工為島狀，因此可以防止由於加工時的蝕刻導致的氧化物半導體層144的污染。
電容元件164包括源極電極或汲極電極142a、氧化物半導體層144、閘極絕緣層146和電極148b。換言之，源極電極或汲極電極142a用作電容元件164的一方電極，電極148b用作電容元件164的另一方電極。
另外，在圖2A和2B所示的電容元件164中，藉由層疊氧化物半導體層144和閘極絕緣層146，可以充分確保源極電極或汲極電極142a和電極148b之間的絕緣性。
另外，在電晶體162和電容元件164中，最好將源極電極或汲極電極142a、源極電極或汲極電極142b的端部形成為錐形形狀。在此，將錐形角例如設定為30度或以上且60度或以下。注意，錐形角是指當從垂直於截面(與基板的表面正交的面)的方向觀察具有錐形形狀的層(例如，源極電極或汲極電極142a)時，該層的側面和底面所形成的傾斜角。藉由將源極電極或汲極電極142a、源極電極或汲極電極142b的端部形成為錐形形狀，可以提高氧化物半導體層144的覆蓋性並防止斷裂。
另外，在電晶體162和電容元件164上設置有層間絕緣層150，在層間絕緣層150上設置有層間絕緣層152。
<半導體裝置的變形例>
圖3A和3B是示出半導體裝置的結構的變形例的截面圖。圖3A示出根據第一變形例的半導體裝置的截面，圖3B示出根據第二變形例的半導體裝置的截面。另外，圖3A和3B所示的半導體裝置都是圖2A所示的結構的變形例。
圖3A所示的半導體裝置與圖2A所示的半導體裝置的不同之處在於在層間絕緣層128與絕緣層138之間是否具有絕緣層132及絕緣層134。這裏，絕緣層132使用添加有氫的氮化矽，絕緣層134使用不添加氫的氮化矽。另外，絕緣層138最好使用氧化矽。
如此，藉由採用下層為由添加有氫的氮化矽構成的絕緣層132，上層為由不添加氫的氮化矽構成的絕緣層134的結構，可以對構成電晶體170的通道形成區116的材料(例如矽)供給氫，從而能夠提高電晶體170的特性並可以防止氫混入氧化物半導體層144，其中氫是導致使用氧化物半導體的電晶體162特性惡化的原因。另外，由添加有氫的氮化矽構成的絕緣層132可以利用電漿CVD法等形成。另外，由不添加氫的氮化矽構成的絕緣層134可以利用濺射法等形成。在這種情況下，例如，可以使用氮氣圍或氮和氬的混合氣圍作為成膜氣圍，並使用不含有氫的矽作為濺射靶材。
圖3B所示的半導體裝置與圖2A所示的半導體裝置的不同之處在於層間絕緣層128與絕緣層138之間是否具有絕緣層134。這裏，絕緣層134使用不添加氫的氮化矽。另外，層間絕緣層126使用添加有氫的氮化矽。層間絕緣層128及絕緣層138最好使用氧化矽。
如此，藉由採用具有由添加有氫的氮化矽構成的層間絕緣層126並具有由不添加氫的氮化矽構成的絕緣層134的結構，可以對構成電晶體170的通道形成區116的材料(例如矽)供給氫，從而提高電晶體170的特性並防止氫混入氧化物半導體層144，其中氫是導致使用氧化物半導體的電晶體162特性惡化的原因。另外，由添加有氫的氮化矽構成的層間絕緣層126可以利用電漿CVD法等形成。另外，由不添加氫的氮化矽構成的絕緣層134可以利用濺射法等形成。在這種情況下，例如，可以使用氮氣圍或氮和氬的混合氣圍作為成膜氣圍，並使用不含有氫的矽作為濺射靶材。
<上部的電晶體及電容元件的變形例>
接著，使用圖4A至4C示出圖2A和2B中的上部的電晶體162及電容元件164的變形例。
圖4A所示的電晶體和電容元件是圖2A和2B中的半導體裝置的上部的電晶體和電容元件的變形例子之一。
圖4A所示的結構和圖2A和2B所示的結構的不同點在於將氧化物半導體層形成為島狀。換言之，在圖2A和2B所示的結構中，氧化物半導體層144覆蓋絕緣層138、源極電極或汲極電極142a以及源極電極或汲極電極142b的整體。另一方面，在圖4A所示的結構中，島狀的氧化物半導體層144覆蓋絕緣層138、源極電極或汲極電極142a以及源極電極或汲極電極142b的一部分。在此，最好將島狀的氧化物半導體層144的端部形成為錐形形狀。最好將錐形角例如設定為30度或以上且60度或以下。
另外，在電容元件164中，藉由層疊氧化物半導體層144和閘極絕緣層146，可以充分確保源極電極或汲極電極142a和電極148b之間的絕緣性。
圖4B所示的電晶體和電容元件是圖2A和2B中半導體裝置的上部的電晶體和電容元件的變形例子之一。
圖4B所示的結構和圖2A和2B所示的結構的不同點在於：絕緣層143形成在源極電極或汲極電極142a和源極電極或汲極電極142b上；氧化物半導體層144形成為覆蓋絕緣層143、源極電極或汲極電極142a以及源極電極或汲極電極142b。另外，氧化物半導體層144被設置為藉由設置在絕緣層143中的開口與源極電極或汲極電極142a連接。
藉由具有絕緣層143，降低形成在閘極電極與源極電極或汲極電極之間的電容，而可以實現電晶體的工作的高速化。
圖4C所示的電晶體和電容元件的結構與圖4A及4B所示的電晶體和電容元件的結構部分不同。
圖4C所示的結構與圖4A所示的結構的不同之處在於：絕緣層143形成在源極電極或汲極電極142a和源極電極或汲極電極142b上；氧化物半導體層144形成為覆蓋絕緣層143、源極電極或汲極電極142a以及源極電極或汲極電極142b。另外，圖4C所示的結構與圖4B所示的結構的不同之處在於將氧化物半導體層144形成為島狀。藉由採用該結構，可以兼得圖4A所示的結構中的效果和圖4B所示的結構中的效果。
〈半導體裝置的電路結構及工作〉
接著，對上述半導體裝置的電路結構的例子及其工作進行說明。圖5A-1、5A-2及5B是使用圖2A和2B所示的半導體裝置的電路結構的例子。
在圖5A-1所示的半導體裝置中，第一佈線(1st Line：也稱為源極電極線)與電晶體160的源極電極電連接，第二佈線(2nd Line：也稱為位元線)與電晶體160的汲極電極電連接。另外，第三佈線(3rd Line：也稱為第一信號線)與電晶體162的源極電極和汲極電極中的一方電連接，第四佈線(4th Line：也稱第二信號線)與電晶體162的閘極電極電連接。再者，電晶體160的閘極電極和電晶體162的源極電極和汲極電極中的另一方與電容元件164的電極的一方電連接，第五佈線(5th Line：也稱為字線)與電容元件164的電極的另一方電連接。
在此，將上述使用氧化物半導體的電晶體應用於電晶體160和電晶體162。上述使用氧化物半導體的電晶體具有截止電流極為小的特徵。因此，藉由使電晶體162成為截止狀態，可以極長時間地保持電晶體160的閘極電極的電位。再者，藉由具有電容元件164，容易保持施加到電晶體160的閘極電極的電荷，另外，也容易讀出所保持的資訊。另外，使用氧化物半導體的電晶體162的通道長度(L)為10nm或以上且1000nm或以下，所以該電晶體162具有耗電量小，並工作速度極快的特徵。
在圖5A-1所示的半導體裝置中，藉由有效地利用可以保持電晶體160的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
首先，對資訊的寫入和保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電晶體160的閘極電極和電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極施加規定的電荷(寫入)。在此，將施加兩個不同的電位位準的電荷(以下稱為Low位準電荷、High位準電荷)的任一方施加到電晶體160的閘極電極。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，保持對電晶體160的閘極電極施加的電荷(儲存)。
因為電晶體162的截止電流極為小，所以電晶體160的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(定電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，根據保持在電晶體160的閘極電極中的電荷量，第二佈線具有不同的電位。這是因為一般而言，在電晶體160為n通道型的情況下，對電晶體160的閘極電極施加High位準電荷時的外觀上的臨界值Vth_H低於對電晶體160的閘極電極施加Low位準電荷時的外觀上的臨界值Vth_L的緣故。在此，外觀上的臨界值電壓是指為了使電晶體160成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L的中間電位V0，可以辨別對電晶體160的閘極電極施加的電荷。例如，在寫入中對電晶體160的閘極電極施加High位準電荷的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體160成為“導通狀態”。在對電晶體160的閘極電極施加Low位準電荷的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體160也一直處於“截止狀態”。因此，藉由第二佈線的電位可以讀出所保持的資訊。
另外，當將記憶單元配置為陣列狀而使用時，需要只可以讀出所希望的記憶單元的資訊。像這樣，為了讀出規定的記憶單元的資訊，且不讀出除此以外的記憶單元的資訊，當在每個記憶單元之間將電晶體160分別並聯連接時，對讀出的物件之外的記憶單元的第五佈線施加不管閘極電極的狀態怎麼樣都使電晶體160成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。另外，當在每個記憶單元之間將電晶體160分別串聯連接時，對讀出的物件之外的記憶單元的第五佈線施加不管閘極電極的狀態怎麼樣都使電晶體160成為“導通狀態”的電位，也就是大於Vth_L的電位，即可。
接著，對資訊的改寫進行說明。資訊的改寫與上述資訊的寫入和保持同樣進行。也就是說，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，而使電晶體162成為導通狀態。由此，對電晶體160的閘極電極和電容元件164施加第三佈線的電位(有關新的資訊的電位)。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，而使電晶體160的閘極電極成為施加有有關新的資訊的電荷的狀態。
像這樣，根據所公開的發明的半導體裝置，藉由再次進行資訊的寫入，可以直接改寫資訊。因此，不需要快閃記憶體等所需要的擦除工作，可以抑制起因於擦除工作的工作速度的降低。換言之，實現了半導體裝置的高速工作。
另外，藉由將電晶體162的源極電極或汲極電極與電晶體160的閘極電極電連接，該源極電極或汲極電極具有與用作非揮發性記憶元件的浮動閘型電晶體的浮動閘相同的作用。由此，有時將附圖中的電晶體162的源極電極或汲極電極與電晶體160的閘極電極電連接的部分稱為浮動閘部FG。當電晶體162處於截止狀態時，可以認為該浮動閘部FG被埋設在絕緣體中，在浮動閘部FG中保持有電荷。因為使用氧化物半導體的電晶體162的截止電流為使用矽等而形成的電晶體的截止電流的十萬分之一以下，所以可以不考慮由於電晶體162的漏泄的儲存在浮動閘部FG中的電荷的消失。也就是說，藉由使用氧化物半導體的電晶體162，可以實現非揮發性記憶裝置。
例如，當室溫下的電晶體162的截止電流密度為10zA/μm(1zA(zeptoampere)等於1×10-21A)左右，並電容元件164的電容值為1pF左右時，至少可以保持資料106秒或以上。另外，當然該保持時間根據電晶體特性或電容值而變動。
另外，在此情況下不存在在現有的浮動閘型電晶體中被指出的閘極絕緣膜(隧道絕緣膜)的劣化的問題。也就是說，可以解決以往的將電子注入到浮動閘時的閘極絕緣膜的劣化的問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在現有的浮動閘型電晶體中當寫入或擦除數據時所需要的高電壓。
作為構成圖5A-1所示的半導體裝置的電晶體等的要素包括電阻和電容器，並且可以用圖5A-2所示的電路代替如圖5A-1所示的半導體裝置。換言之，可以認為在圖5A-2中，電晶體160和電容元件164分別包括電阻和電容器而構成。R1和C1分別是電容元件164的電阻值和電 容值，電阻值R1相當於構成電容元件164的絕緣層的電阻值。另外，R2和C2分別是電晶體160的電阻值和電容值，電阻值R2相當於電晶體160處於導通狀態時的閘極絕緣層的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極和源極電極或汲極電極之間的電容)值。另外，因為電阻值R2不過是用於示出電晶體160的閘極電極與通道形成區之間的電阻值，所以為了明確這一點，使用虛線示出連接的一部分。
在電晶體162處於截止狀態時的源極電極和汲極電極之間的電阻值(也稱為有效電阻)為ROS的情況下，當R1和R2滿足R1ROS(R1為ROS或以上)、R2ROS(R2為ROS或以上)時，主要根據電晶體162的截止電流來決定電荷的保持期間(也可以說成資訊的保持期間)。
與此相反，當R1、R2以及ROS不滿足該關係時，即使電晶體162的截止電流充分小，難以充分確保保持期間。這是因為在電晶體162之外產生的漏泄大的緣故。由此，可以說本實施例所公開的半導體裝置最好滿足上述關係。
另一方面，C1和C2最好滿足C1C2(C1為C2或以上)的關係。這是因為藉由增大C1，當由第五佈線控制浮動閘部FG的電位時(例如當進行讀出時)，可以降低第五佈線的電位的變動的緣故。
藉由滿足上述關係，可以實現更佳的半導體裝置。另外，R1和R2由電晶體160或電晶體162的閘極絕緣層來控制。C1和C2也是同樣的。因此，最好適當地設定閘極絕緣層的材料或厚度等，而滿足上述關係。
圖5B所示的半導體裝置是具有不設置圖5A-1中的電晶體160的結構的半導體裝置。在圖5B所示的半導體裝置中，第一佈線(1st Line：也稱為第一信號線)與電晶體162的源極電極和汲極電極中的一方電連接，第二佈線(2nd Line：也稱為第二信號線)與電晶體162的閘極電極電連接。再者，電晶體162的源極電極和汲極電極中的另一方與電容元件164的電極的一方電連接，第三佈線(3rd Line：也稱為電容線)與電容元件164的電極的另一方電連接。
在此，將上述使用氧化物半導體的電晶體應用於電晶體162。上述使用氧化物半導體的電晶體具有截止電流極小的特徵。因此，藉由將電晶體162成為截止狀態，可以極長時間地保持對電容元件164施加的電位。另外，使用氧化物半導體的電晶體162的通道長度(L)為10nm或以上且1000nm或以下，所以該電晶體162具有耗電量小，並工作速度極快的特徵。
在圖5B所示的半導體裝置中，藉由有效地利用可以保持對電容元件164施加的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持、讀出。
首先，對資訊的寫入和保持進行說明。在此，為了方便起見，假設第三佈線的電位是固定的。首先，將第二佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電容元件164的電極的一方施加第一佈線的電位。也就是說，對電容元件164施加規定的電荷(寫入)。然後，藉由將第二佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，由此保持對電容元件164施加的電荷(儲存)。如上述那樣，因為電晶體162的截止電流極小，所以可以極長時間地保持電荷。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(定電位)的狀態下，將第二佈線的電位設定為使電晶體162成為導通狀態的電位時，根據保持在電容元件164中的電荷量，第一佈線具有不同的電位。因此，藉由看第一佈線的電位，可以讀出所保持的資訊。
另外，必須注意：由於當讀出資訊時，電容元件164中的電荷喪失，所以進行再次寫入。
接著，對資訊的改寫進行說明。資訊的改寫與上述資訊的寫入和保持同樣進行。也就是說，將第二佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電容元件164的電極的一方施加第一佈線的電位(有關新的資訊的電位)。然後，藉由將第二佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，由此電容元件164成為施加有有關新的資訊的電荷的狀態。
像這樣，根據所公開的發明的半導體裝置，藉由再次進行資訊的寫入，可以直接改寫資訊。由此，實現了半導體裝置的高速工作。
另外，上述說明是使用以電子為多數載子的n型電晶體(n通道型電晶體)時的說明，但是當然可以使用以電洞為多數載子的p型電晶體代替n型電晶體。
以上本實施例所示的結構和方法等可以與其他實施例所示的結構和方法等適當地組合而使用。
實施例2
在本實施例中，使用圖6A至6E對使用氧化物半導體的半導體裝置的製造方法，明確地說，對圖2A和2B的上部的電晶體162的製造方法進行說明。注意，圖6A至6E主要示出電晶體162的製造製程等，所以省略對電晶體162的下部的電晶體170等的詳細說明。
首先，在層間絕緣層128上形成絕緣層138。然後，在絕緣層138上形成導電層，並對該導電層進行選擇性的蝕刻來形成源極電極或汲極電極142a及源極電極或汲極電極142b(參照圖6A)。
絕緣層138用作基底，可以利用PVD法或CVD法等形成。另外，絕緣層138可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料來形成。另外，最好以儘量不含有氫或水的方式形成絕緣層138。此外，還可以採用不設置絕緣層138的結構。
作為導電層，可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹中的一種或多種材料。另外，還可以採用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的材料。
導電層既可以採用單層結構也可以採用兩層以上的疊層結構。例如可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，具有易於將源極電極或汲極電極142a及源極電極或汲極電極142b加工為錐形形狀的優點。
另外，導電層還可以使用導電金屬氧化物來形成。作為導電金屬氧化物可以採用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，有時簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或者使這些金屬氧化物材料中含有矽或氧化矽的金屬氧化物。
最好以形成的源極電極或汲極電極142a及源極電極或汲極電極142b的端部成為錐形形狀的方式對導電層進行蝕刻。這裏，錐形角例如最好為30度或以上且60度或以下。藉由以源極電極或汲極電極142a及源極電極或汲極電極142b的端部成為錐形形狀的方式進行蝕刻，可以提高後面形成的閘極絕緣層146的覆蓋性，並防止斷裂。另外，“錐形角”是指當從垂直於具有錐形形狀的層的截面(垂直於基板表面的面)方向觀察該具有錐形形狀的層(例如，源極電極或汲極電極142a)時，該層的側面與底面之間的傾斜角。
電晶體的通道長度(L)由源極電極或汲極電極142a的下端部與源極電極或汲極電極142b的下端部之間的間隔決定。另外，當進行形成用於形成通道長度(L)為25nm或以下的電晶體的掩模的曝光時，最好使用波長為幾nm至幾十nm的極短的極紫外線(Extreme Ultraviolet)進行用來形成掩模的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。由此，可以將後面形成的電晶體的通道長度(L)形成為10nm或以上至1000nm(1μm)或以下，而可以提高電路的工作速度。再者，藉由微型化可以降低半導體裝置的耗電量。
另外，還可以在源極電極或汲極電極142a及源極電極或汲極電極142b上形成絕緣層。藉由設置該絕緣層，可以降低之後形成的閘極電極與源極電極或汲極電極142a及源極電極或汲極電極142b之間的寄生電容。
接著，以覆蓋源極電極或汲極電極142a及源極電極或汲極電極142b的方式形成氧化物半導體層144(參照圖6B)。
作為氧化物半導體層144，可以使用如下氧化物半導體來形成：四元金屬氧化物的In-Sn-Ga-Zn-O類；三元金屬氧化物的In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類；二元金屬氧化物的In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-Mg-O類、Sn-Mg-O類、In-Mg-O類；一元金屬氧化物的In-O類、Sn-O類、Zn-O類等。
尤其是In-Ga-Zn-O類的氧化物半導體材料，由於其在無電場時的電阻充分高而能夠充分地降低截止電流且電場效應遷移率也高，所以作為用於半導體裝置的半導體材料十分合適。
作為In-Ga-Zn-O類的氧化物半導體材料的典型例子，有表示為InGaO3(ZnO)m(m>0、m不限於自然數)的氧化物半導體材料。此外，還有使用M代替Ga的表示為InMO3(ZnO)m(m>0、m不限於自然數)的氧化物半導體材料。在此，M表示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等中的一種金屬元素或多種金屬元素。例如，作為M，可以採用Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co等。另外，上述組成是根據結晶結構而導出的，僅表示一個例子。
作為用於以濺射法形成氧化物半導體層144的靶材，最好使用由In:Ga:Zn=1:x:y(x為0以上、y為0.5以上且5以下)的組成式表示的靶材。例如，可以使用其組成比為In2O3:Ga2O3:ZnO=1:1:2[摩爾數比]的靶材等。另外，還可以使用組成比為In2O3:Ga2O3:ZnO=1:1:1[摩爾數比]的靶材、組成比為In2O3:Ga2O3:ZnO=1:1:4[摩爾數比]的靶材或組成比為In2O3:ZnO=1:2[摩爾數比]的靶材。
在本實施例中，利用使用In-Ga-Zn-O類的金屬氧化物靶材的濺射法形成非晶結構的氧化物半導體層144。
將金屬氧化物靶材中的金屬氧化物的相對密度設定為80%或以上，最好設定為95%或以上，更佳的是設定為99.9%或以上。藉由使用相對密度高的金屬氧化物靶材，可以形成具有緻密結構的氧化物半導體層144。
氧化物半導體層144的形成氣圍最好為稀有氣體(典型為氬)氣圍、氧氣圍或稀有氣體(典型為氬)和氧的混合氣圍。明確地說，例如，最好使用氫、水、羥基或氫化物等的雜質的濃度降低到1ppm或以下(最好的是濃度為10ppb或以下)的高純度氣體氣圍。
當形成氧化物半導體層144時，例如，將被處理物放入保持為減壓狀態的處理室內，並對被處理物進行加熱以使被處理物溫度達到100℃或以上且低於550℃，最好為200℃或以上且400℃或以下。或者，也可以將形成氧化物半導體層144時的被處理物的溫度設定為室溫。然後，邊去除處理室內的水分邊引入去除了氫或水等的濺射氣體，並使用上述靶材形成氧化物半導體層144。藉由邊加熱被處理物邊形成氧化物半導體層144，可以減少氧化物半導體層144中含有的雜質。另外，可以減輕因濺射而帶來的損傷。最好使用吸附式真空泵去除殘留在處理室內的水分。例如，可以使用低溫泵、離子泵、鈦昇華泵等。另外，還可以使用裝備有冷阱的渦輪泵。由於藉由使用低溫泵等進行排氣，可以將氫或水等從處理室中去除，由此可以降低氧化物半導體層144中的雜質濃度。
作為氧化物半導體層144的形成條件，例如可以採用以下條件：被處理物與靶材之間的距離為170mm、壓力為0.4Pa、直流(DC)電力為0.5kW、氣圍為氧(氧流量比率100%)氣圍或氬(氬流量比率100%)氣圍或氧和氬的混合氣圍。另外，當利用脈衝直流(DC)電源時，可以減少成膜時形成的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是最好的。將氧化物半導體層144的厚度設定為1nm或以上且50nm或以下，最好為1nm或以上且30nm或以下，更佳的是為1nm或以上且10nm或以下。藉由採用該厚度的氧化物半導體層144，可以抑制伴隨微型化的短通道效應。但是，由於根據使用的氧化物半導體材料及半導體裝置的用途等所適宜的厚度也不同，所以可以根據使用的材料及用途選擇適宜的厚度。
另外，在利用濺射法形成氧化物半導體層144之前，最好進行藉由引入氬氣體來產生電漿的反濺射來去除在形成表面(例如層間絕緣層128的表面)上的附著物。這裏，反濺射是指以下一種方法：通常的濺射是使粒子碰撞濺射靶材，而反濺射與其相反，其藉由使離子碰撞處理表面來改變表面的性質。作為使粒子碰撞處理表面的方法，可以舉出在氬氣圍下對處理表面一側施加高頻電壓以在被處理物附近生成電漿的方法等。另外，也可以使用氮、氦、氧等氣圍代替氬氣圍。
然後，最好對氧化物半導體層144進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體層144中的過量的氫(包括水及羥基)而改善氧化物半導體層的結構，從而降低能隙中的缺陷能級。例如，可以將第一熱處理的溫度設定為300℃或以上且低於550℃，或者400℃或以上且500℃或以下。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在此期間，不使氧化物半導體層144接觸大氣以防止水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣體，使用如氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一熱處理，可以採用GRTA處理，即：將被處理物放入被加熱的惰性氣體氣圍中，在進行幾分鐘的加熱之後，再將被處理物從該惰性氣體氣圍中取出。藉由利用GRTA處理可以在短時間內進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也有可能適用該方法。另外，在處理中，還可以將惰性氣體換為含有氧的氣體。這是由於以下緣故：藉由在含有氧的氣圍中進行第一熱處理，可以降低因氧缺乏而引起能隙中的缺陷能級。
另外，作為惰性氣體氣圍，最好採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，最好引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)或以上，更佳的是為7N(99.99999%)或以上(即，雜質濃度為1ppm或以下，最好設定為0.1ppm或以下)。
總之，藉由利用第一熱處理減少雜質以形成i型(本質半導體)或無限接近於i型的氧化物半導體層144，可以實現具有極優越的特性的電晶體。
另外，上述熱處理(第一熱處理)具有去除氫或水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。可以在形成氧化物半導體層之後、形成閘極絕緣層之後或形成閘極電極之後等進行該脫水化處理或脫氫化處理。另外，該脫水化處理、脫氫化處理不限於一次，而可以進行多次。
接著，形成接觸氧化物半導體層144的閘極絕緣層146(參照圖6C)。閘極絕緣層146可以利用CVD法或濺射法等形成。另外，閘極絕緣層146最好以含有氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的方式形成。閘極絕緣層146既可以採用單層結構，也可以採用疊層結構。另外，雖然對其厚度沒有特別的限定，但是當對半導體裝置進行微型化時，為了確保電晶體的工作最好將其形成得較薄。例如，當使用氧化矽時，可以將其形成為1nm或以上且100nm或以下，最好為10nm或以上且50nm或以下。
當如上述那樣將閘極絕緣層146形成得較薄時，存在因隧道效應等引起閘極洩漏電流的問題。為了解決閘極洩漏電流的問題，可以使用如氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的高介電常數(high-k)材料作為閘極絕緣層146。藉由將high-k材料用於閘極絕緣層146，不但可以確保電特性，而且可以將膜厚度設定得厚以抑制閘極洩漏電流。另外，還可以採用層疊含有high-k材料的膜與含有氧化矽、氮化矽、氧氮化矽、氮氧化矽或氧化鋁等的膜的疊層結構。
最好在形成閘極絕緣層146之後，在惰性氣體氣圍下或氧氣圍下進行第二熱處理。熱處理的溫度為200℃或以上且450℃或以下，最好為250℃或以上且350℃或以下。例如，可以在氮氣圍下以250℃進行1個小時的熱處理。藉由進行第二熱處理，可以降低電晶體的電特性的不均勻性。另外，當閘極絕緣層146含有氧時，其向氧化物半導體層144供給氧，填補該氧化物半導體層144的氧缺陷，而可以形成i型(本質半導體)或無限接近於i型的氧化物半導體層。
另外，在本實施例中，雖然在形成閘極絕緣層146之後進行第二熱處理，但是第二熱處理的時序不限定於此。例如，也可以在形成閘極電極之後進行第二熱處理。另外，既可以在第一熱處理之後連續地進行第二熱處理，也可以在第一熱處理中兼併第二熱處理，或在第二熱處理中兼併第一熱處理。
接著，在閘極絕緣層146上的與氧化物半導體層144重疊的區域形成閘極電極148a(參照圖6D)。藉由在閘極絕緣層146上形成導電層之後，對該導電層進行選擇性的蝕刻可以形成閘極電極148a。成為閘極電極148a的導電層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成。其詳細內容與形成源極電極或汲極電極142a等的情況相同而可以參照有關內容。另外，在形成閘極電極148a時，可以一起形成之前的實施例中的電容元件164的電極148b。
接著，在閘極絕緣層146及閘極電極148a上形成層間絕緣層150及層間絕緣層152(參照圖6E)。層間絕緣層150及層間絕緣層152可以利用PVD法或CVD法等形成。另外，還可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的材料形成。另外，在本實施例中，雖然採用層間絕緣層150與層間絕緣層152的疊層結構，但是所公開的發明的一個實施例不限定於此。既可以採用單層結構，也可以採用三層以上的疊層結構。另外，也可以不設置層間絕緣層。
另外，最好將上述層間絕緣層152的表面形成得較為平坦。這是由於：藉由使層間絕緣層152的表面形成得較為平坦，當將半導體裝置微型化等時，也可以順利地在層間絕緣層152上形成電極或佈線等。另外，可以利用CMP(化學機械拋光)等方法進行層間絕緣層152的平坦化。
藉由上述步驟完成使用被高純度化的氧化物半導體層144的電晶體162(參照圖6E)。
圖6E所示的電晶體162包括：氧化物半導體層144；電連接到氧化物半導體層144的源極電極或汲極電極142a及源極電極或汲極電極142b；覆蓋氧化物半導體層144、源極電極或汲極電極142a及源極電極或汲極電極142b的閘極絕緣層146；閘極絕緣層146上的閘極電極148a；閘極絕緣層146和閘極電極148a上的層間絕緣層150；以及層間絕緣層150上的層間絕緣層152。
在本實施例所示的電晶體162中，由於氧化物半導體層144被高純度化，其氫濃度為5×1019atoms/cm3或以下，最好為5×1018atoms/cm3或以下、更佳的是為5×1017atoms/cm3或以下。另外，氧化物半導體層144的載子密度與通常的矽晶圓中的載子密度(1×1014/cm3左右)相比是充分小的值(例如，低於1×1012/cm3、更佳的是為低於1.45×1010/cm3)。並且，由此截止電流極小。例如，電晶體162在室溫下的截止電流密度(截止電流除以電晶體的通道寬度的值)成為10zA/μm至100zA/μm(1zA(zeptoampere)為1×10-21A)左右。
如此，藉由使用被高純度化而被本質化的氧化物半導體層144，可以充分地降低電晶體的截止電流。並且，藉由使用該種電晶體，可以獲得能夠在極長期間內保持儲存內容的半導體裝置。
以上本實施例所示的結構和方法等可以與其他實施例所示的結構和方法等適當地組合而使用。
實施例3
在本實施例中，使用圖7A至7E對使用氧化物半導體(尤其是具有非晶結構的氧化物半導體)的電晶體的製造方法進行說明。可以使用該電晶體代替之前的實施例中的電晶體162等。另外，本實施例的電晶體的部分結構與之前的實施例中的電晶體相同。所以，以下主要對其不同之處進行說明。另外，在以下說明中，雖然以頂閘型電晶體為例進行說明，但是電晶體的結構不侷限於頂閘型。
首先，在被處理物200上形成絕緣層202。然後，在絕緣層202上形成氧化物半導體層206(參照圖7A)。
例如，被處理物200為之前的實施例中的層間絕緣層128。最好被處理物200表面的算術平均粗糙度(Ra)為1nm或以下。更佳的是為0.5nm或以下。伴隨半導體裝置的微型化，對用於構圖的掩模的曝光條件的要求提高，但是藉由形成上述那樣的平坦性較高的表面，即使在曝光條件要求高的情況下也能夠容易地對應。另外，上述算術平均粗糙度例如可以在10μm×10μm的區域中進行測量。
絕緣層202相當於之前的實施例中的絕緣層138，用作基底。其詳細內容可以參照之前的實施例。另外，還可以採用不設置絕緣層202的結構。
氧化物半導體層206相當於之前的實施例中的氧化物半導體層144。至於可以使用的材料、製造方法及其他的詳細內容可以參照之前的實施例。
在本實施例中，利用使用In-Ga-Zn-O類金屬氧化物靶材的濺射法形成非晶結構的氧化物半導體層206。
接著，利用使用掩模的蝕刻等的方法加工氧化物半導體層206，以形成島狀的氧化物半導體層206a。
作為氧化物半導體層206的蝕刻方法，既可以使用乾蝕刻也可以使用濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將氧化物半導體層蝕刻成所希望的形狀。
作為乾蝕刻所使用的蝕刻氣體，例如有含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地設定蝕刻條件(施加到線圈形電極的電力量、施加到被處理物一側的電極的電力量、被處理物一側的電極溫度等)，以將其蝕刻成所希望的形狀。
作為用於濕蝕刻的蝕刻劑，可以使用將磷酸、醋酸以及硝酸混合的溶液等。另外，還可以使用ITO-07N(日本關東化學公司製造)等的蝕刻液。
最好以其端部成為錐形形狀的方式對氧化物半導體層206a進行蝕刻。這裏，作為錐形角，例如，最好為30度以上60度以下。另外，錐形角是指：當從垂直於具有錐形形狀的層的截面的方向觀察具有錐形形狀的層(例如氧化物半導體層206a)時的該層的側面與底面之間的傾斜角。藉由以氧化物半導體層206a的端部形成為錐形形狀的方式進行蝕刻，可以提高之後形成的源極電極或汲極電極208a、源極電極或汲極電極208b的覆蓋性，並防止斷裂。
之後，最好對氧化物半導體層206a進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體層206a中的過量的氫(包括水及羥基)而改善氧化物半導體層的結構，從而降低能隙中的缺陷能級。其詳細內容可以參照之前的實施例。另外，當如這裏所示那樣地在蝕刻之後進行熱處理(第一熱處理)時，具有以下優點：即便在使用濕蝕刻進行蝕刻的情況下，也可以在蝕刻速率高的狀態下進行蝕刻，由此可以縮短蝕刻所需要的時間。
另外，也可以對被加工為島狀的氧化物半導體層206a之前的氧化物半導體層206進行第一熱處理。此時，在第一熱處理之後，將被處理物200從加熱裝置中取出並對其進行光刻製程。
另外，上述熱處理(第一熱處理)具有去除氫或水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。可以在形成氧化物半導體層之後、在氧化物半導體層206a上層疊源極電極及汲極電極之後或形成閘極絕緣層之後等進行該脫水化處理或脫氫化處理。另外，該脫水化處理、脫氫化處理不限於一次，而可以進行多次。
接著，以接觸氧化物半導體層206a的方式形成導電層。並且，對導電層進行選擇性地蝕刻以形成源極電極或汲極電極208a及源極電極或汲極電極208b(參照圖7B)。至於導電層、源極電極或汲極電極208a及源極電極或汲極電極208b以及其他的詳細內容，可以參照之前的實施例中關於導電層或源極電極或汲極電極等的記載。
接著，形成接觸於氧化物半導體層206a的一部分的閘極絕緣層212(參照圖7C)。至於閘極絕緣層212的詳細內容，可以參照之前的實施例中的關於閘極絕緣層等的記載。
在形成閘極絕緣層212之後，最好在惰性氣體氣圍下或氧氣圍下進行第二熱處理。至於第二熱處理的詳細內容也可以參照之前的實施例。
另外，在本實施例中，雖然在形成閘極絕緣層212之後進行第二熱處理，但是第二熱處理的時序不限定於此。例如，也可以在形成閘極電極之後進行第二熱處理。
接著，在閘極絕緣層212上的與氧化物半導體層206a重疊的區域形成閘極電極214(參照圖7D)。藉由在閘極絕緣層212上形成導電層之後，對該導電層進行選擇性地構圖可以形成閘極電極214。至於其詳細內容，可以參照之前的實施例。另外，還可以在形成閘極電極214時形成之前的實施例中的電容元件的電極。
接著，在閘極絕緣層212及閘極電極214上形成層間絕緣層216及層間絕緣層218(參照圖7E)。至於其詳細內容，可以參照之前的實施例。此外，也可以不設置層間絕緣層。
藉由上述步驟，完成使用被高純度化的非晶結構的氧化物半導體層206a的電晶體250(參照圖7E)。另外，根據熱處理的條件，有時在氧化物半導體層206a中存在極少量的結晶成分。
像這樣，藉由使用被高純度化而被本質化的氧化物半導體層206a，可以充分地降低電晶體的截止電流。並且，藉由使用該種電晶體，可以獲得能夠在極長期間內保持儲存內容的半導體裝置。
另外，在本實施例中，雖然對源極電極及汲極電極的下部接觸於氧化物半導體層的上部的頂閘型的電晶體進行了說明，但是可以應用本實施例的結構的電晶體不侷限於此。例如，也可以將本實施例的結構的一部分應用於源極電極及汲極電極的上部與氧化物半導體層的下部接觸的結構(圖2A和2B、圖4A至4C所示的結構等)的頂閘型電晶體。另外，也可以將本實施例的結構的一部分應用於：源極電極及汲極電極的下部接觸於氧化物半導體層的上部的結構的底閘型電晶體；或源極電極及汲極電極的上部接觸於氧化物半導體層的下部的結構的底閘型電晶體。也就是說，根據本實施例，可以實現具有非晶結構的氧化物半導體的各種各樣的電晶體。
以上，本實施例所示的結構、方法等可以與其他實施例適當地組合而實施。
實施例4
在本實施例中，使用圖8A至8E說明使用氧化物半導體的電晶體的製造方法。在本實施例中，對使用如下氧化物半導體層的電晶體進行詳細說明：作為氧化物半導體層，使用具有結晶區域的第一氧化物半導體層及從第一氧化物半導體層的結晶區域進行結晶成長的第二氧化物半導體層。可以使用該電晶體代替之前的實施例中的電晶體162等。另外，本實施例的電晶體的部分結構與之前的實施例中的電晶體相同。所以，在以下說明中，主要對其不同之處進行說明。
另外，當僅使用第一氧化物半導體層就能確保所需要的厚度時，不需要第二氧化物半導體層。另外，在以下說明中，雖然以頂閘型的電晶體為例進行說明，但是電晶體的結構不侷限於頂閘型。
首先，在被處理物300上形成絕緣層302。然後，在絕緣層302上形成第一氧化物半導體層，並利用第一熱處理使至少包括第一氧化物半導體層表面的區域晶化，以形成第一氧化物半導體層304(參照圖8A)。
至於被處理物300的詳細內容(表面等的詳細說明)，可以參照之前的實施例。
絕緣層302用作基底。至於絕緣層302的詳細內容，也可以參照之前的實施例。此外，也可以不設置絕緣層302。
第一氧化物半導體層可以與之前的實施例中的氧化物半導體層同樣地形成。所以，關於第一氧化物半導體層及其成膜方法的詳細內容，參照之前的實施例即可。但是，在本實施例中，由於利用第一熱處理意圖性地使第一氧化物半導體層晶化，所以最好使用易於晶化的氧化物半導體形成第一氧化物半導體層。作為這樣的氧化物半導體，例如可以舉出ZnO等。另外，作為In-Ga-Zn-O類氧化物半導體，例如Zn濃度高的易於晶化，所以為了實現上述目的，最好使用金屬元素(In、Ga及Zn)中Zn所占的比率為60atom%或以上的In-Ga-Zn-O類氧化物半導體。另外，第一氧化物半導體層的厚度最好為1nm或以上且10nm或以下。在本實施例中作為一個例子將其厚度設定為3nm。但是，由於根據使用的氧化物半導體材料及半導體裝置的用途等所適宜的厚度也不同，所以可以根據使用的材料及用途選擇適宜的厚度。
將第一熱處理的溫度設定為550℃或以上且850℃或以下，最好設定為600℃或以上且750℃或以下。另外，熱處理的時間最好為1分或以上且24小時或以下。此外，根據氧化物半導體的種類等，熱處理的溫度及熱處理的時間不同。
另外，作為第一熱處理的氣圍，最好採用為不含有氫或水等的氣圍。例如，可以採用水被充分地去除了的氮、氧、稀有氣體(氦、氖、氬等)氣圍。
作為熱處理裝置，除了電爐之外，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣體，使用如氬等的稀有氣體或如氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
藉由上述第一熱處理，至少包括第一氧化物半導體層的表面的區域被晶化。該結晶區域是由第一氧化物半導體層表面向第一氧化物半導體層內部進行結晶成長而形成的區域。另外，該結晶區域有時含有平均厚度為1nm或以上且10nm或以下的板狀結晶。另外，該結晶區域有時含有其c軸在大致垂直於氧化物半導體層的表面的方向上配向的結晶。這裏，大致平行是指在平行方向±10度以內的狀態，大致垂直是指垂直方向±10度以內的狀態。
另外，最好在利用第一熱處理形成結晶區域的同時去除第一氧化物半導體層中的氫(包括水及羥基)。當進行氫等的去除時，最好在純度為6N(99.9999%)或以上(即，雜質濃度為1ppm或以下)的氮、氧、稀有氣體(氦、氖、氬等)氣圍下進行第一熱處理。更最好採用純度為7N(99.99999%)或以上(即，雜質濃度為0.1ppm或以下)的氣圍。另外，還可以在H2O為20ppm以下的超乾燥空氣中，最好的是在H2O為1ppm或以下的超乾燥空氣中進行第一熱處理。
另外，最好在利用第一熱處理形成結晶區域的同時對第一氧化物半導體層供給氧。例如，藉由將熱處理的氣圍設定為氧氣圍，可以對第一氧化物半導體層供給氧。
在本實施例中，作為第一熱處理，藉由在氮氣圍下以700℃進行1個小時的熱處理去除氧化物半導體層中的氫等之後，再將氮氣圍換為氧氣圍，以對第一氧化物半導體層內部供給氧。另外，由於第一熱處理的主要目的是形成結晶區域，所以可以另行進行用於去除氫等的處理及用於供給氧的處理。例如，可以在用於去除氫等的熱處理及用於供給氧的處理之後進行用於晶化的熱處理。
藉由該第一熱處理，可以獲得氫(包括水及羥基)等被去除且被供給有氧的具有結晶區域的第一氧化物半導體層。
接著，在至少在包括表面的區域具有結晶區域的第一氧化物半導體層304上形成第二氧化物半導體層305(參照圖8B)。另外，當僅使用第一氧化物半導體層304就能確保所需要的厚度時，不需要第二氧化物半導體層305。此時，可以省略有關第二氧化物半導體層305的製程。
第二氧化物半導體層305可以與之前的實施例中的氧化物半導體層同樣地形成。所以，關於第二氧化物半導體層305及其成膜方法的詳細內容，參照之前的實施例即可。但是，最好將第二氧化物半導體層305形成為厚於第一氧化物半導體層304。另外，最好以第一氧化物半導體層304與第二氧化物半導體層305的厚度的和成為1nm或以上且50nm或以下，最好為1nm或以上且10nm或以下的方式形成第二氧化物半導體層305。在本實施例中，作為一個例子將其厚度設定為7nm。另外，由於根據使用的氧化物半導體材料及半導體裝置的用途等所適宜的厚度也不同，所以可以根據使用的材料及用途選擇適宜的厚度。
作為第二氧化物半導體層305，最好採用其主要成分與第一氧化物半導體層304相同且晶化後的晶格常數接近第一氧化物半導體層304的晶格常數的材料(晶格失配度為1%或以下)。這是由於以下緣故：當使用這樣的材料時，在第二氧化物半導體層305的晶化中，易於進行以第一氧化物半導體層304的結晶區域為種子的結晶成長。再者，當使用相同主要成分材料時，介面性質或電特性也良好。
另外，當能夠藉由晶化獲得所希望的膜質時，也可以使用其主要材料與第一氧化物半導體層304不同的材料形成第二氧化物半導體層305。
接著，對第二氧化物半導體層305進行第二熱處理，來以第一氧化物半導體層304的結晶區域為種子進行結晶成長以形成第二氧化物半導體層306(參照圖8C)。當不形成第二氧化物半導體層305時可以省略該製程。
將第二熱處理的溫度設定為550℃或以上且850℃或以下，最好為600℃或以上且750℃或以下。將第二熱處理的加熱時間設定為1分或以上且100小時或以下，最好為5小時或以上且20小時或以下，典型的為10小時。此外，在第二熱處理中，也最好熱處理氣圍中不含有氫或水等。
至於氣圍的詳細說明及熱處理的效果與第一熱處理相同。另外，可以使用的熱處理裝置也與第一熱處理的情況相同。例如，藉由在第二熱處理的升溫時將爐的內部的氣圍設定為氮氣圍，而在冷卻時將爐的內部的氣圍設定為氧氣圍，可以在氮氣圍下去除氫等並在氧氣圍下進行氧的供給。
藉由進行上述那樣的第二熱處理，可以使結晶成長由形成於第一氧化物半導體層304中的結晶區域一直延伸至第二氧化物半導體層305整體，從而形成第二氧化物半導體層306。另外，可以形成去除了氫(包括水及羥基)等且被供給氧的第二氧化物半導體層306。此外，藉由第二熱處理，可以提高第一氧化物半導體層304的結晶區域的配向。
例如，當將In-Ga-Zn-O類氧化物半導體材料用於第二氧化物半導體層306時，第二氧化物半導體層306有可能包含以InGaO3(ZnO)m(m不限於自然數)表示的結晶、以In2Ga2ZnO7(In:Ga:Zn:O=2:2:1:7[atom比])表示的結晶等。藉由第二熱處理，將這種結晶以其c軸處於大致垂直於第二氧化物半導體層306的表面的方向的方式而配向。
在此，上述結晶具有與a軸(a-axis)以及b軸(b-axis)平行的層的疊層結構。另外，每個層含有In、Ga、Zn中的任一種。明確地說，上述結晶具有將含有In的層、不含有In的層(含有Ga或Zn的層)在c軸方向上層疊的結構。
在In-Ga-Zn-O類氧化物半導體結晶中，含有In的層的面內方向，即與a軸以及b軸平行的方向的導電性是良好的。這是因為在In-Ga-Zn-O類氧化物半導體結晶中，導電主要由In控制，並藉由一個In的5s軌道與它相鄰的In的5s軌道重疊，形成載子路徑(carrier path)等的緣故。
另外，當在第一氧化物半導體層304與絕緣層302的介面中存在非晶體區域時，藉由進行第二熱處理，有時結晶成長從形成在第一氧化物半導體層304的表面上的結晶區域向第一氧化物半導體層304的下方進展，而使該非晶體區域晶化。注意，根據構成絕緣層302的材料、熱處理的條件等，有時該非晶體區域也殘留。
另外，當將主要成分相同的氧化物半導體材料用於第一氧化物半導體層304和第二氧化物半導體層305時，如圖8C所示那樣，有時第一氧化物半導體層304和第二氧化物半導體層306具有同一結晶結構。由此，雖然在圖8C中以虛線表示，但是有時由於不能辨別第一氧化物半導體層304和第二氧化物半導體層306的邊界，所以可以將第一氧化物半導體層304和第二氧化物半導體層306看作為同一層。
接著，藉由使用掩模的蝕刻等的方法來加工第一氧化物半導體層304和第二氧化物半導體層306，形成島狀的第一氧化物半導體層304a和第二氧化物半導體層306a(參照圖8D)。注意，這裏在第二熱處理之後進行形成島狀的氧化物半導體層的加工，但是也可以在形成島狀的氧化物半導體的加工之後進行第二熱處理。此時，具有如下優點：即使使用濕蝕刻也可以在蝕刻速率高的狀態下進行蝕刻，由此可以縮短蝕刻所需要的時間。
第一氧化物半導體層304和第二氧化物半導體層306的蝕刻既可以使用乾蝕刻也可以使用濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將氧化物半導體層蝕刻成所希望的形狀。第一氧化物半導體層304和第二氧化物半導體層306的蝕刻可以與之前的實施例中的氧化物半導體層的蝕刻同樣地進行。對於其詳細內容，可以參照之前的實施例即可。
另外，最好氧化物半導體層中的成為通道形成區的區域具有平坦表面。例如，在第二氧化物半導體層306中的與閘極電極重疊的區域(通道形成區)中，最好第二氧化物半導體層306的表面的高低差(P-V)為1nm或以下(更佳的是為0.5nm或以下)。另外，上述高低差例如可以在10μm×10μm的區域中進行測量。
接著，以接觸第二氧化物半導體層306a的方式形成導電層。然後，對該導電層進行選擇性的蝕刻來形成源極電極或汲極電極308a及源極電極或汲極電極308b(參照圖8D)。至於其詳細內容，可以參照之前的實施例即可。
另外，在圖8D所示的製程中，有時第一氧化物半導體層304a或第二氧化物半導體層306a中的接觸於源極電極或汲極電極308a、源極電極或汲極電極308b的結晶層成為非晶狀態。由此，第一氧化物半導體層304a和第二氧化物半導體層306a的所有區域不一定都是具有結晶性的區域。
接著，形成接觸於第二氧化物半導體層306a的一部分的閘極絕緣層312。對於其詳細內容，可以參照之前的實施例即可。然後，在閘極絕緣層312上的與第一氧化物半導體層304a以及第二氧化物半導體層306a重疊的區域中形成閘極電極314。並且，在閘極絕緣層312和閘極電極314上形成層間絕緣層316和層間絕緣層318(參照圖8E)。對於其詳細內容，可以參照之前的實施例即可。
最好在形成閘極絕緣層312之後，在惰性氣體氣圍下或氧氣圍下進行第三熱處理。第三熱處理的溫度為200℃或以上且450℃或以下，最好為250℃或以上且350℃或以下。例如，可以在包含氧的氣圍下以250℃進行1個小時的熱處理。藉由進行第三熱處理，可以降低電晶體的電特性的不均勻性。另外，當閘極絕緣層312是包含氧的絕緣層時，也可以對第二氧化物半導體層306a供給氧。
另外，在本實施例中，在形成閘極絕緣層312之後進行第三熱處理，但是第三熱處理的時序不侷限於此。另外，當藉由第二熱處理等的其他處理對第二氧化物半導體層306a供給氧時，可以省略第三熱處理。
藉由以上製程來完成使用第一氧化物半導體層304a和第二氧化物半導體層306a的電晶體350(參照圖8E)。
像這樣，藉由使用被高純度化而被本質化的第一氧化物半導體層304a和第二氧化物半導體層306a，可以充分降低電晶體的截止電流。並且，藉由使用這種電晶體，可以得到可以極長時間地保持儲存內容的半導體裝置。
另外，在本實施例中，雖然對源極電極及汲極電極的下部接觸於氧化物半導體層的上部的頂閘型的電晶體進行了說明，但是可以應用本實施例的結構的電晶體不侷限於此。例如，也可以將本實施例的結構的一部分應用於源極電極及汲極電極的上部與氧化物半導體層的下部接觸的結構(圖2A和2B、圖4A至4D所示的結構等)的頂閘型電晶體。另外，也可以將本實施例的一部分應用於：源極電極及汲極電極的下部接觸於氧化物半導體層的上部的結構的底閘型電晶體；源極電極及汲極電極的上部接觸於氧化物半導體層的下部的結構的底閘型電晶體。也就是說，根據本實施例，可以實現包括具有結晶區域的氧化物半導體層的各種各樣的電晶體。
再者，在本實施例中，作為氧化物半導體層，使用具有結晶區域的第一氧化物半導體層304a和從第一氧化物半導體層304a的結晶區域進行結晶成長的第二氧化物半導體層306a，所以可以提高電場效應遷移率，而可以實現具有良好的電特性的電晶體。例如，可以實現電場效應遷移率μ>100cm2/V‧s。由此，也可以將上述電晶體應用於要求高工作速度的各種邏輯電路。
如上所述，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而實施。
實施例5
在本實施例中，使用圖9A至9E對使用氧化物半導體的電晶體的製造方法進行說明。可以使用該電晶體代替之前的實施例中的電晶體162等。注意，根據本實施例的電晶體的一部分的結構與之前的實施例中的電晶體相同。所以，以下主要對其不同之處進行說明。另外，在以下說明中，雖然以頂閘型電晶體為例子進行說明，但是電晶體的結構不侷限於頂閘型。
首先，在被處理物400上形成絕緣層402。然後，在絕緣層402上形成氧化物半導體層406(參照圖9A)。對於其詳細內容，可以參照之前的實施例即可。
接著，藉由使用掩模的蝕刻等的方法來加工氧化物半導體層406，形成島狀的氧化物半導體層406a，以覆蓋該氧化物半導體層406a的方式，形成導電層408和絕緣層410(參照圖9B)。另外，絕緣層410不是必須要的構成要素，但是其在對後面形成的源極電極或汲極電極的側面選擇性地進行氧化的方面是有效的。另外，絕緣層410在降低閘極電極和源極電極或汲極電極之間的電容的方面也是有效的。
對於島狀的氧化物半導體層406a的形成和熱處理等的詳細內容，可以參照之前的實施例即可。另外，對於導電層408的詳細內容，也可以參照之前的實施例。
可以藉由CVD法或濺射法等來形成絕緣層410。另外，最好以包含氧化矽、氮化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鉭等的方式形成絕緣層410。另外，絕緣層410可以具有單層結構，也可以具有疊層結構。對絕緣層410的厚度沒有特別的限制，但是例如可以將其厚度設定為10nm或以上且200nm或以下。
接著，對導電層408和絕緣層410進行選擇性的蝕刻來形成源極電極或汲極電極408a、源極電極或汲極電極408b、絕緣層410a以及絕緣層410b(參照圖9C)。詳細內容與之前的實施例中的源極電極或汲極電極的形成製程相同。另外，鋁、鈦、鉬以及銅等的材料適合於後面進行的電漿氧化處理，所以適合用作源極電極或汲極電極408a、源極電極或汲極電極408b等的材料。
接著，進行用於對氧化物半導體層406a供給氧的氧化處理(參照圖9D)。藉由該氧化處理，在源極電極或汲極電極408a的一部分(尤其是相當於其側面的部分)上形成氧化區域411a，在源極電極或汲極電極408b的一部分(尤其是相當於其側面的部分)上形成氧化區域411b(參照圖9D)。另外，藉由該氧化處理，在源極電極或汲極電極408a以及源極電極或汲極電極408b的外周部中也形成氧化區域。
作為氧化處理，最好進行使用由微波(300MHz至300GHz)激發的氧電漿的氧化處理(電漿氧化處理)。這是因為藉由由微波激發電漿，實現高密度電漿，可以充分降低對氧化物半導體層406a的損傷的緣故。
更明確地說，例如可以將頻率設定為300MHz至300GHz(典型為2.45GHz)，將壓力設定為50Pa至5000Pa(典型為500Pa)，將被處理物的溫度設定為200℃至400℃(典型為300℃)，並使用氧和氬的混合氣體，進行上述處理。
藉由上述氧化處理，對氧化物半導體層406a供給氧，所以可以在充分降低對氧化物半導體層406a的損傷的同時，降低起因於氧缺乏的能隙中的缺陷能級。換言之，可以進一步提高氧化物半導體層406a的特性。
另外，只要是可以在充分降低對氧化物半導體層406a的損傷的同時，對氧化物半導體層406a供給氧的方法，就不侷限於使用微波的電漿氧化處理。例如，也可以使用包含氧的氣圍下的熱處理等的方法。
另外，除了上述氧化處理之外，還可以進行從氧化物半導體層406a去除水、氫等的處理。此時，例如可以進行使用氮、氬等的氣體的電漿處理。
另外，當電晶體450被微型化時(例如，當通道長度為短於1000nm時)，藉由上述氧化處理來形成的氧化區域411a和氧化區域411b是特別有效的。隨著電晶體的微型化，對於閘極絕緣層要求減小其厚度。藉由具有該氧化區域，可以防止因閘極絕緣層的薄型化、覆蓋不良等而有可能發生的閘極電極和源極電極或汲極電極的短路。另外，該氧化區域只要具有5nm或以上(最好為10nm或以上)的厚度，充分有效。
另外，從改善露出的絕緣層402的膜質的觀點來看，上述氧化處理也是有效的。
另外，在具有防止源極電極或汲極電極408a、源極電極或汲極電極408b的上部的氧化的作用上來看，絕緣層410a和絕緣層410b是重要的。這是因為在殘留有進行蝕刻時使用的掩模的情況下進行上述電漿處理有很大的困難的緣故。
接著，在不暴露於大氣的情況下，形成接觸於氧化物半導體層406a的一部分的閘極絕緣層412。然後，在閘極絕緣層412上的與氧化物半導體層406a重疊的區域中形成閘極電極414，在閘極絕緣層412和閘極電極414上形成層間絕緣層416和層間絕緣層418(參照圖9E)。對於其詳細內容，可以參照之前的實施例即可。
藉由以上製程，來完成使用氧化物半導體的電晶體450。
在本實施例中，藉由對氧化物半導體層406a進行氧電漿處理，來對氧化物半導體層406a供給氧。由此，電晶體450的特性進一步得到提高。另外，相當於源極電極或汲極電極的側面的區域被氧化，所以可以防止因閘極絕緣層的薄膜化而可能產生的閘極電極-源極電極(或者汲極電極)之間的短路。另外，可以由氧化區域411a和氧化區域411b形成適當的偏移區域，所以也可以抑制氧化物半導體的源極電極(或者汲極電極)附近的電場的集中。
另外，藉由將絕緣層設置在源極電極和汲極電極上，可以降低源極電極以及汲極電極和閘極電極之間形成的電容(寄生電容)，而可以實現進一步的高速工作。
另外，在本實施例中，雖然對源極電極及汲極電極的下部接觸於氧化物半導體層的上部的頂閘型的電晶體進行了說明，但是可以應用本實施例的結構的電晶體不侷限於此。例如，也可以將本實施例的結構的一部分應用於源極電極及汲極電極的下部接觸於氧化物半導體層的上部的結構的底閘型電晶體。也就是說，根據本實施例，可以實現包括被供給氧的氧化物半導體、具有氧化區域的電極等的各種各樣的電晶體。
以上本實施例所示的結構、方法等可以與其他實施例適當地組合而實施。
實施例6
在本實施例中，使用圖10A至10H及圖2A對使用氧化物半導體以外的半導體材料的半導體裝置的製造方法，明確而言，對圖2A的下部的電晶體170的製造方法進行說明。
首先，準備包含半導體材料的基板100(參照圖10A)。作為包含半導體材料的基板100可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。這裏，作為一個例子，示出使用單晶矽基板作為包含半導體材料的基板100時的情況。另外，一般來說，“SOI基板”是指在絕緣表面上設置有矽層的基板。但是，在本說明書等中，“SOI基板”還指在絕緣表面上設置有由矽以外的材料構成的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽層。另外，SOI基板還包括在玻璃基板等絕緣基板上隔著絕緣層設置有半導體層的基板。
在基板100上形成保護層102，該保護膜102成為用來形成元件分離絕緣層的掩模(參照圖10A)。作為保護層102，例如可以使用以氧化矽、氮化矽、氧氮化矽等材料形成的絕緣層。另外，在該製程的前後，為了控制電晶體的臨界值電壓，也可以對基板100添加賦予n型導電性的雜質元素或賦予p型導電性的雜質元素。當作為半導體採用矽時，作為賦予n型導電性的雜質，例如可以使用磷或砷等。此外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鎵等。
接著，將上述保護層102用作掩模來進行蝕刻，以去除不被保護層102覆蓋的區域(露出的區域)的基板100的一部分。由此，形成與其它的半導體區域分離的半導體區域104(參照圖10B)。該蝕刻最好使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體及蝕刻液。
接著，以覆蓋半導體區域104的方式形成絕緣層，並藉由選擇性地去除與半導體區域104重疊的區域的絕緣層，來形成元件分離絕緣層106(參照圖10B)。該絕緣層使用氧化矽、氮化矽、氧氮化矽等形成。作為去除絕緣層的方法，有CMP等研磨處理或蝕刻處理等，可以使用任一種方法。另外，在形成半導體區域104之後或在形成元件分離絕緣層106之後，去除上述保護層102。
接著，在半導體區域104上形成絕緣層，並在該絕緣層上形成包含導電材料的層。
絕緣層是成為後面的閘極絕緣層的層，其可以採用藉由CVD法或濺射法等形成的包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的膜的單層結構或多層結構。另外，也可以藉由高密度電漿處理或熱氧化處理使半導體區域104的表面氧化或氮化，來形成上述絕緣層。例如，可以使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等的混合氣體來進行高密度電漿處理。另外，至於絕緣層的厚度，例如可以設定為1nm或以上且100nm或以下，最好為10nm或以上且50nm或以下。
可以使用鋁、銅、鈦、鉭、鎢等的金屬材料形成包含導電材料的層。另外，也可以藉由使用如多晶矽等的半導體材料形成包含導電材料的層。其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，在本實施例中，作為一個例子，示出使用金屬材料形成包含導電材料的層時的情況。
然後，藉由對絕緣層及包含導電材料的層進行選擇性的蝕刻，來形成閘極絕緣層108及閘極電極110。(參照圖10C)。
接著，形成覆蓋閘極電極110的絕緣層112(參照圖10C)。然後，對半導體區域104添加磷(P)或砷(As)等，以形成結深較淺的雜質區域114(參照圖10C)。這裏，為了形成n型電晶體而添加了磷或砷，但是，當形成p型電晶體時，添加硼(B)或鋁(Al)等雜質即可。由於上述雜質區域114的形成，在半導體區域104的閘極絕緣層108的下部形成了通道形成區116(參照圖10C)。這裏，雖然可以適當地設定添加雜質的濃度，但是當半導體元件被高度微型化時，最好提高添加的雜質的濃度。另外，雖然這裏在形成絕緣層112之後形成雜質區域114，但是也可以在形成雜質區域114之後形成絕緣層112。
接著，形成側壁絕緣層118(參照圖10D)。側壁絕緣層118可以藉由以下方法形成，即：以覆蓋絕緣層112的方式形成絕緣層，然後藉由對該絕緣層進行各向異性高的蝕刻處理來以自對準的方式形成。另外，此時，最好對絕緣層112進行部分蝕刻以使閘極電極110的上面及雜質區域114的上面露出。注意，有時為了實現高集成化等目標而不形成側壁絕緣層118。
接著，以覆蓋閘極電極110、雜質區域114和側壁絕緣層118等的方式形成絕緣層。然後，藉由將磷(P)或砷(As)等添加到接觸於雜質區域114的區域，來形成高濃度雜質區域120(參照圖10E)。然後，藉由去除上述絕緣層，並以覆蓋閘極電極110、側壁絕緣層118及高濃度雜質區域120等的方式形成金屬層122(參照圖10E)。該金屬層122可以使用真空蒸鍍法、濺射法或旋塗法等的各種成膜方法形成。最好使用能夠藉由與構成半導體區域104的半導體材料起反應而成為低電阻的金屬化合物的金屬材料形成金屬層122。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層122與半導體材料發生反應。由此，形成接觸於高濃度雜質區域120的金屬化合物區域124(參照圖10F)。另外，當使用多晶矽等作為閘極電極110時，在閘極電極110中的與金屬層122接觸的部分也形成金屬化合物區域。
作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高形成金屬化合物時的化學反應的控制性，最好使用可以在極短的時間內進行熱處理的方法。另外，上述金屬化合物區域藉由金屬材料與半導體材料之間的反應形成並具有充分高的導電性。藉由形成該金屬化合物區域，可以充分降低電阻，並可以提高元件特性。另外，在形成金屬化合物區域124之後，去除金屬層122。
接著，以覆蓋藉由上述製程形成的各構件的方式形成層間絕緣層126及層間絕緣層128(參照圖10G)。層間絕緣層126和層間絕緣層128可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料形成。此外，也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料形成層間絕緣層126及層間絕緣層128。這裏，雖然示出層間絕緣層126與層間絕緣層128的疊層結構，但是所公開的發明的一個實施例不侷限於此。既可以採用單層結構，也可以採用三層以上的疊層結構。在形成層間絕緣層128之後，最好藉由對其表面進行CMP或蝕刻處理等以使其平坦化。
然後，在上述層間絕緣層126、128中形成到達金屬化合物區域124的開口，並在該開口中形成源極電極或汲極電極130a及源極電極或汲極電極130b(參照圖10H)。例如，可以在包括開口的區域中利用PVD法或CVD法等形成導電層，然後利用蝕刻處理或CMP等方法去除上述導電層的一部分，來形成源極電極或汲極電極130a及源極電極或汲極電極130b。
明確而言，例如可以採用以下方法，即：在包括開口的區域中利用PVD法形成較薄的鈦膜，然後利用CVD法形成較薄的氮化鈦膜，之後以嵌入開口的方式形成鎢膜。這裏，利用PVD法形成的鈦膜具有使被形成面的氧化膜(自然氧化膜等)還原而降低與下部電極(這裏為金屬化合物區域124)的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料擴散的阻擋功能。此外，還可以在使用鈦或氮化鈦等形成障壁膜之後，利用鍍法形成銅膜。
另外，當藉由去除上述導電層的一部分形成源極電極或汲極電極130a及源極電極或汲極電極130b時，最好以源極電極或汲極電極130a及源極電極或汲極電極130b的表面成為平坦的方式對其進行加工。例如，當在包含開口的區域中形成較薄的鈦膜或氮化鈦膜，然後以嵌入開口的方式形成鎢膜時，藉由之後的CMP可以在去除多餘的鎢膜、鈦膜或氮化鈦膜等的同時提高其表面的平坦性。像這樣，藉由對包含源極電極或汲極電極130a及源極電極或汲極電極130b的表面進行平坦化，可以在之後的製程中形成優良的電極、佈線、絕緣層及半導體層等。
另外，雖然在這裏僅示出接觸於金屬化合物區域124的源極電極或汲極電極130a及源極電極或汲極電極130b，但是也可以在該製程中形成接觸於閘極電極110的電極等。對可以用作源極電極或汲極電極130a及源極電極或汲極電極130b的材料沒有特別的限制，而可以使用各種導電材料。例如，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等導電材料。注意，考慮到之後進行的熱處理，最好使用具有能夠耐受熱處理程度的耐熱性的材料形成源極電極或汲極電極130a及源極電極或汲極電極130b。
藉由上述製程，形成使用包含半導體材料的基板100的電晶體170(參照圖10H)。由於使用氧化物半導體以外的材料的電晶體170能夠進行高速工作，所以可以使用該電晶體構成邏輯電路(也稱為計算電路)等。此外，還可以將該電晶體用於用來驅動之前的實施例所示的記憶電路的驅動電路等。
另外，還可以在上述製程之後形成電極、佈線或絕緣層等。作為佈線結構，藉由採用由層間絕緣層及導電層的疊層結構構成的多層佈線結構，可以提供高集成化的半導體裝置。
例如，可以在上述製程之後形成絕緣層138並在絕緣層138中形成開口。再者，還可以在該開口中形成與源極電極或汲極電極130a連接的電極142c及與源極電極或汲極電極130b連接的電極142d(參照圖2A)。
以上本實施例所示的結構和方法等可以與其他實施例所示的結構和方法等適當地組合而使用。
實施例7
在本實施例中，參照圖11A至11H及圖12A至12H對使用氧化物半導體以外的半導體材料的半導體裝置的製造方法，明確而言，對圖2B的下部的電晶體570的製造方法進行說明。在下面的說明中，首先參照圖11A至11H對在基底基板上設置有單晶半導體層的SOI基板的製造方法進行說明，然後，參照圖12A至12H對使用該SOI基板的電晶體的製造方法進行說明。
<SOI基板的製造方法>
首先，準備基底基板500(參照圖11A)。作為基底基板500可以使用由絕緣體構成的基板。明確而言，可以舉出鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業的各種玻璃基板、石英基板、陶瓷基板、藍寶石基板。另外，也可以使用以氮化矽和氧化鋁為主要成分的熱膨脹係數接近於矽的陶瓷基板。
另外，作為基底基板500可以使用單晶矽基板、單晶鍺基板等半導體基板。由於與使用玻璃基板等的情況相比，當使用半導體基板作為基底基板500時熱處理的溫度上限較寬，所以更容易獲得優質的SOI基板。這裏，作為半導體基板，可以使用太陽能電池級矽(SOG-Si:Solar Grade Silicon)基板等。此外，還可以使用多晶半導體基板。與使用單晶矽基板等的情況相比，使用太陽能電池級矽或多晶半導體基板等時可以抑制製造成本。
在本實施例中，對使用玻璃基板作為基底基板500的情況進行說明。藉由使用廉價的能夠大面積化的玻璃基板作為基底基板500可以實現低成本化。
最好預先對上述基底基板500的表面進行清洗。明確而言，使用鹽酸和過氧化氫水的混合液(HPM)、硫酸和過氧化氫水的混合液(SPM)、氨水和過氧化氫水的混合液(APM)、稀氫氟酸(DHF)、FPM(氫氟酸和過氧化氫水以及純水的混合液)等對基底基板500進行超聲波清洗。藉由進行該清洗處理，可以提高基底基板500的表面的平坦性並去除殘留在基底基板500表面上的研磨粒子等。
接著，在基底基板500的表面上形成含有氮的層502(例如，含有氮化矽膜(SiNx)或氮氧化矽膜(SiNxOy)(x>y))等的含有氮的絕緣膜的層)(參照圖11B)。含有氮的層502可以使用CVD法、濺射法等形成。
在本實施例中形成的含有氮的層502成為後面用來貼合單晶半導體層的層(接合層)。另外，含有氮的層502還用作防止基底基板中含有的鈉(Na)等雜質擴散到單晶半導體層中的阻擋層。
如上所述，由於在本實施例中將含有氮的層502用作接合層，所以最好以其表面具有預定的平坦性的方式形成含有氮的層502。明確而言，將含有氮的層502形成為：表面的平均面粗糙度(Ra，也稱為算術平均粗糙度)為0.5nm或以下，均方根粗糙度(Rms)為0.60nm或以下，更佳的是，平均面粗糙度為0.35nm或以下，均方根粗糙度為0.45nm或以下。另外，上述平均面粗糙度及均方根粗糙度例如可以在10μm×10μm的區域中進行測量。作為厚度，設定為10nm或以上至200nm或以下的範圍內，最好設定為50nm或以上至100nm或以下的範圍內。像這樣，藉由提高表面的平坦性，可以防止單晶半導體層的接合不良。
接著，準備接合基板。這裏作為接合基板使用單晶半導體基板510(參照圖11C)。另外，雖然在這裏使用單晶體的基板作為接合基板，但是接合基板的結晶性不侷限於單晶。
作為單晶半導體基板510，例如可以使用如單晶矽基板、單晶鍺基板、單晶矽鍺基板等的由第14族元素構成的單晶半導體基板。此外，還可以使用如砷化鎵、磷化銦等的化合物半導體基板。作為在市場上出售的矽基板，典型的有尺寸為直徑5英寸(125mm)，直徑6英寸(150mm)，直徑8英寸(200mm)，直徑12英寸(300mm)，直徑16英寸(400mm)的圓形基板。另外，單晶半導體基板510的形狀不侷限於圓形，例如，還可以使用被加工為矩形的基板。另外，單晶半導體基板510可以利用CZ(提拉)法及FZ(浮區)法製造。
在單晶半導體基板510的表面形成氧化膜512(參照圖11D)。另外，從去除污染物的觀點來看，最好在形成氧化膜512之前預先使用鹽酸和過氧化氫水的混合液(HPM)、硫酸和過氧化氫水的混合液(SPM)、氨水和過氧化氫水以及純水的混合液(APM)、稀氫氟酸(DHF)、FPM(氫氟酸和過氧化氫以及純水的混合液)等對單晶半導體基板510的表面進行清洗。也可以藉由交替噴出稀釋的氫氟酸和臭氧水來進行清洗。
例如，可以形成氧化矽膜、氧氮化矽膜等的單層或疊層作為氧化膜512。作為上述氧化膜512的製造方法，有熱氧化法、CVD法或濺射法等。此外，當使用CVD法形成氧化膜512時，最好使用四乙氧基矽烷(簡稱TEOS：化學式Si(OC2H5)4)等的有機矽烷形成氧化矽膜，以實現良好的貼合。
在本實施例中，藉由對單晶半導體基板510進行熱氧化處理來形成氧化膜512(這裏為SiOx膜)。作為熱氧化處理，最好在氧化氣圍中添加鹵素來進行。
例如，可以藉由在添加有氯(C1)的氧化氣圍中對單晶半導體基板510進行熱氧化處理，形成被氯氧化的氧化膜512。在這種情況下，氧化膜512成為含有氯原子的膜。藉由利用該氯氧化俘獲外來雜質的重金屬(例如，Fe、Cr、Ni、Mo等)形成金屬氯化物然後再將該金屬氯化物去除到外部，可以降低單晶半導體基板510的污染。此外，在與基底基板500貼合之後，來自基底基板的Na等雜質被氧化膜512固定，由此可以防止單晶半導體基板510被污染。
另外，氧化膜512所包含的鹵素原子不侷限於氯原子。也可以使氧化膜512包含氟原子。作為使單晶半導體基板510表面氟氧化的方法，例如可以舉出以下方法：在將單晶半導體基板510浸漬在HF溶液中之後在氧化氣圍中進行熱氧化處理；或者將NF3添加到氧化氣圍中進行熱氧化處理；等等。
接著，藉由對單晶半導體基板510照射由電場加速的離子並進行添加，在單晶半導體基板510的預定的深度中形成結晶結構受到損傷的脆化區514(參照圖11E)。
可以根據離子的動能、質量和電荷、離子的入射角等來調節形成脆化區514的區域的深度。此外，脆化區514 被形成在與離子的平均侵入深度基本相同的深度的區域中。由此，可以根據離子的添加深度來調節從單晶半導體基板510分離的單晶半導體層的厚度。例如，可以以使單晶半導體層的厚度大致成為10nm或以上且500nm或以下，最好為50nm或以上且200nm或以下的方式調節平均侵入深度。
可以使用離子摻雜裝置或離子植入裝置進行該離子照射處理。作為離子摻雜裝置的代表例可以舉出將使工藝氣體電漿激發而產生的所有離子種照射到被處理體的非質量分離型的裝置。在該裝置中，不對電漿中的離子種進行質量分離而將其直接照射到被處理體。針對於此，離子植入裝置是質量分離型的裝置。在離子植入裝置中，對電漿中的離子種進行質量分離，並將某個特定的質量的離子種照射到被處理體。
在本實施例中，對使用離子摻雜裝置將氫添加到單晶半導體基板510的例子進行說明。作為源氣體，使用包含氫的氣體。至於照射的離子，最好將H3 +的比例設定為高。明確而言，相對於H+、H2 +、H3 +的總量，使H3 +的比例為50%或以上(更佳的是為80%或以上)。藉由提高H3 +的比例，可以使離子照射的效率得到提高。
另外，添加的離子不侷限於氫。也可以添加氦等的離子。此外，添加的離子不侷限於一種，也可以添加多種離子。例如，當使用離子摻雜裝置同時照射氫和氦時，與在不同的製程中進行照射的情況相比可以減少製程數，並且可以進一步抑制後面形成的單晶半導體層的表面粗糙。
另外，當使用離子摻雜裝置形成脆化區514時，雖然有同時添加入重金屬的憂慮，但是藉由隔著含有鹵素原子的氧化膜512進行離子照射，可以防止這些重金屬對單晶半導體基板510的污染。
接著，使基底基板500和單晶半導體基板510對置，並使含有氮的層502的表面與氧化膜512貼合。由此，貼合基底基板500和單晶半導體基板510(參照圖11F)。
在進行貼合時，最好對基底基板500或單晶半導體基板510的一處施加0.001N/cm2或以上且100N/cm2或以下，例如1N/cm2或以上且20N/cm2或以下的壓力。藉由施加壓力使接合平面接近而貼合，在被貼合的部分中含有氮的層502與氧化膜512接合，並以該部分為起點開始自發性地接合進而擴展至幾乎整個面。該接合利用范德華力和氫鍵作用，並可以在常溫下進行。
另外，在貼合單晶半導體基板510與基底基板500之前，最好對進行貼合的表面進行表面處理。藉由進行表面處理，可以提高單晶半導體基板510和基底基板500的介面的接合強度。
作為表面處理，可以使用濕處理、乾處理或濕處理與乾處理的組合。此外，還可以使用不同的濕處理的組合或不同的乾處理的組合。
另外，在貼合之後，也可以進行熱處理以增高接合強度。將該熱處理的溫度設定為不使脆化區514發生分離的溫度(例如，室溫以上且低於400℃)。另外，也可以在該溫度範圍內邊加熱邊接合含有氮的層502及氧化膜512。作為上述熱處理，可以使用如擴散爐或電阻加熱爐等的加熱爐、RTA(快速熱退火：Rapid Thermal Anneal)裝置、微波加熱裝置等。另外，上述溫度條件只是一個例子而已，所公開的本發明的一個實施例不應被解釋為限定於此。
接著，藉由進行熱處理使單晶半導體基板510在脆化區中進行分離，而在基底基板500上隔著含有氮的層502及氧化膜512形成單晶半導體層516(參照圖11G)。
另外，最好使進行上述分離時的熱處理的溫度盡可能地低。這是因為進行分離時的溫度越低越能夠抑制單晶半導體層516的表面粗糙的緣故。明確而言，例如，可以將進行上述分離時的熱處理的溫度設定為300℃或以上且600℃或以下，當將溫度設定為400℃或以上且500℃或以下時更有效。
另外，也可以在使單晶半導體基板510分離之後，以500℃或以上的溫度對單晶半導體層516進行熱處理以降低殘留在單晶半導體層516中的氫的濃度。
接著，藉由對單晶半導體層516的表面照射雷射，形成表面平坦性提高且缺陷減少了的單晶半導體層518。另外，還可以進行熱處理來替代雷射照射處理。
另外，在本實施例中，雖然在進行了用來分離單晶半導體層516的熱處理之後連續進行了雷射照射處理，但是所公開的發明的一個實施例不應被解釋為限定於此。還可以在用來分離單晶半導體層516的熱處理之後進行蝕刻處理來去除單晶半導體層516表面缺陷多的區域，然後再進行雷射照射處理。或者，在提高單晶半導體層516表面的平坦性之後進行雷射照射處理。另外，上述蝕刻處理可以使用濕蝕刻或乾蝕刻。另外，在本實施例中，還可以在進行上述那樣的雷射照射之後進行減薄單晶半導體層516的厚度的薄膜化製程。至於單晶半導體層516的薄膜化，既可以使用乾蝕刻或濕蝕刻中的任一種，也可以使用其兩者。
藉由上述製程，可以形成具有良好特性的單晶半導體層518的SOI基板(參照圖11H)。
<電晶體的製造方法>
接著，參照圖12A至12H對使用上述SOI基板的電晶體570的製造方法進行說明。
圖12A是示出根據圖11A至11H所示的方法形成的SOI基板的一部分的截面圖。
首先，將單晶半導體層518加工為島狀以形成半導體層520(參照圖12B)。另外，在該製程的前後，為了控制電晶體的臨界值電壓，可以對半導體層添加賦予n型導電性的雜質或賦予p型導電性的雜質。當作為半導體採用矽時，作為賦予n型導電性的雜質，例如可以使用磷或砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鎵等。
接著，以覆蓋半導體層520的方式形成絕緣層522(參照圖12C)。絕緣層522成為後面的閘極絕緣層。這裏，使用電漿CVD法形成氧化矽膜的單層。至於絕緣層522的材料及形成方法可以參照之前的實施例中的關於閘極絕緣層(閘極絕緣層108等)的記載。
接著，在絕緣層522上形成導電層之後，對該導電層進行選擇性的蝕刻，在半導體層520的上方形成閘極電極524(參照圖12D)。至於閘極電極524的材料及形成方法可以參照之前的實施例中的關於閘極電極(閘極電極110等)的記載。
接著，將閘極電極524用作掩模，對半導體層520添加賦予一導電型的雜質以形成雜質區域526(參照圖12E)。另外，雖然這裏為了形成n型電晶體而添加磷(P)或砷(As)，但是當形成p型電晶體時，添加硼(B)或鋁(Al)等的雜質即可。這裏，可以適當地設定添加雜質的濃度。
接著，在閘極電極524的側面形成側壁絕緣層528。側壁絕緣層528可以藉由以下方法形成，即：以覆蓋絕緣層522及閘極電極524的方式形成絕緣層，然後藉由對該絕緣層進行各向異性高的蝕刻處理來以自對準的方式形成。另外，此時，對絕緣層522進行部分性的蝕刻來形成閘極絕緣層522a並使雜質區域526露出即可。
接著，將閘極電極524及側壁絕緣層528用作掩模，對雜質區域526添加賦予一導電型的雜質元素。注意，對雜質區域526添加的雜質元素是與之前的製程中添加的雜質元素同導電型的雜質元素。並且，其濃度高於之前的製程。藉由添加該雜質元素，在半導體層520中形成一對高濃度雜質區域530、一對低濃度雜質區域532及通道形成區534(參照圖12G)。高濃度雜質區域530用作源極區或汲極區。
另外，當半導體層520由含有矽的材料構成時，為了進一步使源極區及汲極區低電阻化，可以形成將半導體層520的一部分矽化的矽化物區。可以利用以下方法進行矽化，即：使半導體層接觸金屬並藉由加熱處理(例如，GRTA法、LRTA法等)來使半導體層中的矽與金屬起反應。作為矽化物區，可以形成鈷矽化物或鎳矽化物等。當半導體層520較薄時，也可以對半導體層520進行矽化反應直至其底部。作為可以用於矽化的金屬材料，可以舉出鈦、鎳、鎢、鉬、鈷、鋯、鉿、鉭、釩、釹、鉻、鉑、鈀等。另外，還可以利用雷射照射等形成矽化物區。
接著，以覆蓋藉由上述製程形成的各構件的方式形成層間絕緣層536和層間絕緣層538(參照圖12H)。層間絕緣層536和層間絕緣層538可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料形成。此外，也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料形成層間絕緣層536及層間絕緣層538。這裏，雖然示出層間絕緣層536與層間絕緣層538的疊層結構，但是所公開的發明的一個實施例不侷限於此。既可以採用單層結構，也可以採用三層以上的疊層結構。在形成層間絕緣層538之後，最好藉由對其表面進行CMP或蝕刻處理等以使其平坦化。
接著，藉由在上述層間絕緣層536、538中形成到達高濃度雜質區域530的開口，在該開口中形成源極電極或汲極電極540a及源極電極或汲極電極540b(參照圖12H)。至於源極電極或汲極電極540a及源極電極或汲極電極540b的材料或製造方法，可以參照有關源極電極或汲極電極130a及源極電極或汲極電極130b等的記載。
藉由上述方法形成使用SOI基板的電晶體570(參照圖12H)。因為使用氧化物半導體以外的材料的電晶體570能夠進行高速工作，所以可以使用該電晶體構成邏輯電路(也稱為計算電路)等。另外，還可以用於驅動之前的實施例所示的記憶電路的驅動電路等。
另外，還可以在上述製程之後，進一步形成電極、佈線或絕緣層等。作為佈線的結構，藉由採用由層間絕緣層及導電層的疊層結構構成的多層佈線結構，可以提供高集成化的半導體裝置。
以上本實施例所示的結構和方法等可以與其他實施例所示的結構和方法等適當地組合而使用。
實施例8
在本實施例中，使用圖13A和13B以及圖14A至14C對之前的實施例所示的半導體裝置的應用例子進行說明。
圖13A和13B是使用多個圖5A-1所示的半導體裝置(以下也表示為記憶單元190)來形成的半導體裝置的電路圖。圖13A是記憶單元190串聯連接的所謂NAND型半導體裝置的電路圖。圖13B是記憶單元190並聯連接的所謂NOR型半導體裝置的電路圖。
在圖13A所示的半導體裝置包括源極電極線SL、位元線BL、第一信號線S1、m條第二信號線S2、m條字線WL、配置為縱m個(行)×橫1個(列)的多個記憶單元190(1，1)至190(m，1)。另外，圖13A示出半導體裝置具有一條源極電極線SL和一條位元線BL的結構，但是所公開的發明的一個實施例不侷限於此。可以採用藉由具有n條源極電極線SL和n條位元線BL，而具有縱m個(行)×橫n個(列)的記憶單元陣列的結構。
在每個記憶單元190中，電晶體160的閘極電極、電晶體162的源極電極和汲極電極中的一方與電容元件164的電極的一方電連接。另外，第一信號線S1與電晶體162的源極電極和汲極電極中的另一方電連接，第二信號線S2與電晶體162的閘極電極電連接。再者，字線WL與電容元件164的電極的另一方電連接。
另外，記憶單元190所具有的電晶體160的源極電極與相鄰的記憶單元190的電晶體160的汲極電極電連接，記憶單元190所具有的電晶體160的汲極電極與相鄰的記憶單元190的電晶體160的源極電極電連接。但是，串聯連接的多個記憶單元中的設置在一方的端部的記憶單元190所具有的電晶體160的汲極電極與位元線電連接。另外，串聯連接的多個記憶單元中的設置在另一方的端部的記憶單元190所具有的電晶體160的源極電極與源極電極線電連接。
圖13A所示的半導體裝置按行進行寫入工作和讀出工作。以如下步驟進行寫入工作：對進行寫入的行的第二信號線S2施加使電晶體162成為導通狀態的電位，而使進行寫入的行的電晶體162成為導通狀態。由此，對所指定的行的電晶體160的閘極電極施加第一信號線S1的電位，而對該閘極電極施加規定的電荷。像這樣，可以對所指定的行的記憶單元寫入資料。
另外，以如下步驟進行讀出工作：首先，對進行讀出的行之外的字線WL施加不管電晶體160的閘極電極的電荷如何都使電晶體160成為導通狀態的電位，而使進行讀出的行之外的電晶體160成為導通狀態。然後，對進行讀出的行的字線WL施加根據電晶體160的閘極電極所具有的電荷選擇電晶體160的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示)成為工作狀態。這裏，源極電極線SL-位元線BL之間的多個電晶體160除了進行讀出的行之外處於導通狀態，所以根據進行讀出的行的電晶體160的狀態，決定源極電極線SL-位元線BL之間的導電率。就是說，根據進行讀出的行的電晶體160的閘極電極所具有的電荷，讀出電路所讀出的位元線BL的電位取不同的值。像這樣，可以從所指定的行的記憶單元讀出資料。
圖13B所示的半導體裝置具有n條源極電極線SL、n條位元線BL、以及n條第一信號線S1；m條第二信號線S2以及m條字線WL；以及多個記憶單元190(1，1)至190(m，n)配置為縱m個(行)×橫n個(列)的矩陣狀的記憶單元陣列181。每個電晶體160的閘極電極、電晶體162的源極電極和汲極電極中的一方與電容元件164的電極的一方電連接。另外，源極電極線SL與電晶體160的源極電極電連接，位元線BL與電晶體160的汲極電極電連接。另外，第一信號線S1與電晶體162的源極電極和汲極電極中的另一方電連接，第二信號線S2與電晶體162的閘極電極電連接。再者，字線WL與電容元件164的電極的另一方電連接。
圖13B所示的半導體裝置按行進行寫入工作和讀出工作。寫入工作以與上述圖13A所示的半導體裝置相同的方法進行。讀出工作以如下步驟進行：首先，對進行讀出的行之外的字線WL施加不管電晶體160的閘極電極的電荷如何都使電晶體160成為截止狀態的電位，而使進行讀出的行之外的電晶體160成為截止狀態。然後，對進行讀出的行的字線WL施加根據電晶體160的閘極電極所具有的電荷選擇電晶體160的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示)成為工作狀態。這裏，根據進行讀出的行的電晶體160的狀態，決定源極電極線SL-位元線BL之間的導電率。就是說，根據進行讀出的行的電晶體160的閘極電極所具有的電荷，讀出電路所讀出的位元線BL的電位取不同的值。像這樣，可以從所指定的行的記憶單元讀出資料。
接著，使用圖14A至14C對可以用於圖13A和13B所示的半導體裝置等的讀出電路的一個例子進行說明。
圖14A示出讀出電路的概況。該讀出電路具有電晶體和感測放大器電路。
當進行讀出資料時，端子A與連接到進行讀出的記憶單元的位元線連接。另外，對電晶體的閘極電極施加偏壓電壓Vbias，來控制端子A的電位。
根據所容納的資料，記憶單元190示出不同的電阻值。明確地說，當所選擇的記憶單元190的電晶體160處於導通狀態時成為低電阻狀態，當所選擇的記憶單元190的電晶體160處於截止狀態時成為高電阻狀態。
當記憶單元處於高電阻狀態時，端子A的電位高於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位(資料“1”)。另一方面，當記憶單元處於低電阻狀態時，端子A的電位低於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位(資料“0”)。
像這樣，藉由使用讀出電路，可以從記憶單元讀出資料。另外，本實施例所示的讀出電路是一個例子。也可以使用其他已知的電路。此外，讀出電路也可以具有預充電電路。也可以採用連接有參照用位元線代替參考電位Vref的結構。
圖14B示出感測放大器電路的一個例子的差動型感測放大器。差動型感測放大器具有輸入端子Vin(+)、Vin(-)以及輸出端子Vout，放大Vin(+)與Vin(-)的差。當Vin(+)>Vin(-)時，Vout通常成為High輸出，當Vin(+)<Vin(-)時，Vout通常成為Low輸出。
圖14C示出感測放大器電路的一個例子的鎖存型感測放大器。鎖存型感測放大器具有輸入輸出端子V1和V2以及控制用信號Sp和Sn的輸入端子。首先，將控制用信號Sp設定為High，而將控制用信號Sn設定為Low，來遮斷電源電位(Vdd)。然後，對V1和V2施加進行比較的電位。之後，在將控制用信號Sp設定為Low，而將控制用信號Sn設定為High，對V1和V2供給電源電位(Vdd)的情況下，當進行比較的電位V1in和V2in處於V1in>V2in時，V1的輸出成為High，V2的輸出成為Low。當進行比較的電位V1in和V2in處於V1in<V2in時，V1的輸出成為Low，V2的輸出成為High。藉由利用這種關係，可以放大V1in和V2in的差。
本實施例所示的結構、方法等可以與其他實施例適當地組合而實施。
實施例9
在本實施例中，參照圖15A和15B對使用之前的實施例所示的電晶體的半導體裝置的例子進行說明。
圖15A示出具有相當於所謂的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)的結構的半導體裝置的一個例子。圖15A所示的記憶單元陣列620具有將多個記憶單元630排列為矩陣狀的結構。另外，記憶單元陣列620具有m條第一佈線和n條第二佈線。注意，記憶單元630相當於圖5B所示的半導體裝置。另外，在本實施例中，將圖5B中的第一佈線稱為位元線BL，將第二佈線稱為字線WL。
記憶單元630包括電晶體631和電容元件632。電晶體631的閘極電極與第一佈線(字線WL)連接。另外，電晶體631的源極電極和汲極電極中的一方與第二佈線(位元線BL)連接，電晶體631的源極電極和汲極電極中的另一方與電容元件的電極的一方連接。另外，電容元件的電極的另一方與電容線CL連接，對該電容元件的電極的另一方施加一定電位。作為電晶體631，應用之前的實施例所示的電晶體。
之前的實施例所示的電晶體具有截止電流極小的特徵。因此，當將該電晶體應用於所謂的DRAM的圖15A所示的半導體裝置時，可以得到實際上的非揮發性記憶裝置。
圖15B示出具有相當於所謂的SRAM(Static Random Access Memory：靜態隨機存取記憶體)的結構的半導體裝置的一個例子。圖15B所示的記憶單元陣列640可以具有將多個記憶單元650排列為矩陣狀的結構。另外，記憶單元陣列640具有多條第一佈線(字線WL)、多條第二佈線(位元線BL)以及多條第三佈線(反轉位元線/BL)。
記憶單元650具有第一電晶體651至第六電晶體656。第一電晶體651和第二電晶體652用作選擇電晶體。另外，第三電晶體653和第四電晶體654之中的一方是n通道型電晶體(這裏，是第四電晶體654)，另一方是p通道型電晶體(這裏，是第三電晶體653)。就是說，第三電晶體653和第四電晶體654構成CMOS電路。與此同樣，第五電晶體655和第六電晶體656構成CMOS電路。
第一電晶體651、第二電晶體652、第四電晶體654以及第六電晶體656是n通道型電晶體，可以應用之前的實施例所示的電晶體。第三電晶體653和第五電晶體655是p通道型電晶體，並可以使用氧化物半導體或其他材料(例如，矽等)來形成。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而實施。
實施例10
在本實施例中，使用圖16A至16F對將之前的實施例所說明的半導體裝置應用於電子設備的情況進行說明。在本實施例中，說明將上述半導體裝置應用於電腦、行動電話機(也稱為行動電話、行動電話裝置)、可攜式資訊終端(包括可攜式遊戲機、聲音再現裝置等)、如數位相機、數位攝像機等的影像拍攝裝置、電子紙、電視裝置(也稱為電視或電視接收機)等的電子設備的情況。
圖16A示出筆記本型個人電腦，包括框體701、框體702、顯示部703以及鍵盤704等。之前的實施例所示的半導體裝置設置在框體701和框體702中。之前的實施例所示的半導體裝置的寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的筆記本型個人電腦。
圖16B示出可攜式資訊終端(PDA)，其本體711包括顯示部713、外部介面715以及操作按鈕714等。另外，還包括用於操作可攜式資訊終端的觸屏筆712等。之前的實施例所示的半導體裝置設置在本體711中。之前的實施例所示的半導體裝置寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的可攜式資訊終端。
圖16C示出安裝有電子紙的電子書閱讀器720，包括框體721和框體723的兩個框體。框體721和框體723分別設置有顯示部725和顯示部727。框體721和框體723由軸部737相連接，且可以以該軸部737為軸進行開閉動作。另外，框體721包括電源731、操作鍵733以及揚聲器735等。之前的實施例所示的半導體裝置設置在框體721和框體723中的至少一個。之前的實施例所示的半導體裝置寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的電子書閱讀器。
圖16D示出行動電話機，包括框體740和框體741的兩個框體。再者，框體740和框體741滑動而可以從如圖16D所示那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。另外，框體741包括顯示面板742、揚聲器743、麥克風744、操作鍵745、定位裝置746、照相用透鏡747以及外部連接端子748等。此外，框體740包括進行行動電話機的充電的太陽能電池單元749和外部記憶體插槽750等。另外，天線內置在框體741中。之前的實施例所示的半導體裝置設置在框體740和框體741中的至少一個。之前的實施例所示的半導體裝置寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的行動電話機。
圖16E示出數位相機，包括本體761、顯示部767、取景器763、操作開關764、顯示部765以及電池766等。之前的實施例所示的半導體裝置設置在本體761中。之前的實施例所示的半導體裝置寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的數位相機。
圖16F示出電視裝置770，包括框體771、顯示部773以及支架775等。可以藉由框體771具有的開關和遙控控制器780來進行電視裝置770的操作。框體771和遙控控制器780安裝有之前的實施例所示的半導體裝置。之前的實施例所示的半導體裝置寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。因此，可以實現一種其寫入和讀出資訊的速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低的電視裝置。
如上所述，本實施例所示的電子設備安裝有根據之前的實施例的半導體裝置。所以，可以實現耗電量被降低的電子設備。
例子1
對根據所公開的發明的一個實施例的半導體裝置的能夠重寫的次數進行考察。在本例子中，參照圖17對該考察結果進行說明。
用於考察的半導體裝置是具有圖5A-1所示的電路結構的半導體裝置。這裏，作為相當於電晶體162的電晶體，使用氧化物電晶體。另外，作為相當於電容元件164的電容元件，使用電容值為0.33pF的電容元件。
藉由比較初期記憶視窗寬度和反復進行規定次數的資料的保持和資料的寫入之後的記憶視窗寬度，來進行考察。藉由對相當於圖5A-1中的第三佈線的佈線施加0V和5V中的一方，對相當於第四佈線的佈線施加0V和5V中的一方，進行資料的保持和資料的寫入。當相當於第四佈線的佈線的電位為0V時，相當於電晶體162的電晶體處於截止狀態，因此保持對浮動閘部FG施加的電位。當相當於第四佈線的佈線的電位為5V時，相當於電晶體162的電晶體處於導通狀態，因此對浮動閘部FG施加相當於第三佈線的佈線的電位。
記憶視窗寬度是指示出記憶裝置的特性的指標之一。在此，該記憶視窗寬度是指示出不同的記憶狀態之間的相當於第五佈線的佈線的電位Vcg和相當於電晶體160的電晶體的漏電流Id的關係的曲線(Vcg-Id曲線)的漂移量ΔVcg。不同的記憶狀態是指對浮動閘部FG施加0V的狀態(以下稱為Low狀態)和對浮動閘部FG施加5V的狀態(以下稱為High狀態)。就是說，可以藉由在Low狀態和High狀態進行電位Vcg的掃描，來確認記憶視窗寬度。另外，在任何情況下Vds=1V。
圖17示出初期狀態的記憶視窗寬度和進行1×109次的寫入之後的記憶視窗寬度的考察結果。在圖17中，實線示出第一次的寫入，虛線示出第1×109次的寫入。另外，在實線和虛線的兩者中，左邊的曲線示出High狀態的寫入，右邊的曲線示出Low狀態的寫入。另外，橫軸示出Vcg(V)，縱軸示出Id(A)。根據圖17可以確認到：在第1×109次的寫入的前後，在High狀態和Low狀態掃描了電位Vcg的記憶視窗寬度沒變化。在第1×109次的寫入的前後記憶視窗寬度沒變化示出：至少在此期間，半導體裝置的特性沒變化。
如上所述，根據所公開的發明的一個實施例的半導體裝置即使反復進行多次保持和寫入其特性也沒變化。就是說，可以藉由所公開的發明的一個實施例來實現可靠性極為高的半導體裝置。
10．．．記憶單元陣列
20．．．列解碼器
30．．．行解碼器
40．．．IO控制器
50．．．IO緩衝器
60．．．指令緩衝器
70．．．地址緩衝器
80．．．控制器
100．．．基板
102．．．保護層
104．．．半導體區域
106．．．元件分離絕緣層
108．．．閘極絕緣層
110．．．閘極電極
112．．．絕緣層
114．．．雜質區域
116．．．通道形成區
118．．．側壁絕緣層
120．．．高濃度雜質區域
122．．．金屬層
124．．．金屬化合物區域
126．．．層間絕緣層
128．．．層間絕緣層
130a．．．源極電極或汲極電極
130b．．．源極電極或汲極電極
132．．．絕緣層
134．．．絕緣層
138．．．絕緣層
142a．．．源極電極或汲極電極
142b．．．源極電極或汲極電極
142c．．．電極
142d．．．電極
143．．．絕緣層
144．．．氧化物半導體層
146．．．閘極絕緣層
148a．．．閘極電極
148b．．．電極
150．．．層間絕緣層
152．．．層間絕緣層
160．．．電晶體
162．．．電晶體
164．．．電容元件
170．．．電晶體
181．．．記憶單元陣列
190．．．記憶單元
200．．．被處理物
202．．．絕緣層
206．．．氧化物半導體層
206a．．．氧化物半導體層
208a．．．源極電極或汲極電極
208b．．．源極電極或汲極電極
212．．．閘極絕緣層
214．．．閘極電極
216．．．層間絕緣層
218．．．層間絕緣層
250．．．電晶體
300．．．被處理物
302．．．絕緣層
304．．．第一氧化物半導體層
304a．．．第一氧化物半導體層
305．．．第二氧化物半導體層
306．．．第二氧化物半導體層
306a．．．第二氧化物半導體層
308a．．．源極電極或汲極電極
308b．．．源極電極或汲極電極
312．．．閘極絕緣層
314．．．閘極電極
316．．．層間絕緣層
318．．．層間絕緣層
350．．．電晶體
400．．．被處理物
402．．．絕緣層
406．．．氧化物半導體層
406a．．．氧化物半導體層
408．．．導電層
408a．．．源極電極或汲極電極
408b．．．源極電極或汲極電極
410．．．絕緣層
410a．．．絕緣層
410b．．．絕緣層
411a．．．氧化區域
411b．．．氧化區域
412．．．閘極絕緣層
414．．．閘極電極
416．．．層間絕緣層
418．．．層間絕緣層
450．．．電晶體
500．．．基底基板
502．．．含有氮的層
510．．．單晶半導體基板
512．．．氧化膜
514．．．脆化區
516．．．單晶半導體層
518．．．單晶半導體層
520．．．半導體層
522．．．絕緣層
522a．．．閘極絕緣層
524．．．閘極電極
526．．．雜質區域
528．．．側壁絕緣層
530．．．高濃度雜質區域
532．．．低濃度雜質區域
534．．．通道形成區
536．．．層間絕緣層
538．．．層間絕緣層
540a．．．源極電極或汲極電極
540b．．．源極電極或汲極電極
570．．．電晶體
620．．．記憶單元陣列
630．．．記憶單元
631．．．電晶體
632．．．電容元件
640．．．記憶單元陣列
650．．．記憶單元
651．．．電晶體
652．．．電晶體
653．．．電晶體
654．．．電晶體
655．．．電晶體
656．．．電晶體
701．．．框體
702．．．框體
703．．．顯示部
704．．．鍵盤
711．．．本體
712．．．觸屏筆
713．．．顯示部
714．．．操作按鈕
715．．．外部介面
720．．．電子書閱讀器
721．．．框體
723．．．框體
725．．．顯示部
727．．．顯示部
731．．．電源
733．．．操作鍵
735．．．揚聲器
737．．．軸部
740．．．框體
741．．．框體
742．．．顯示面板
743．．．揚聲器
744．．．麥克風
745．．．操作鍵
746．．．定位裝置
747．．．照相用透鏡
748．．．外部連接端子
749．．．太陽能電池單元
750．．．外部記憶體插槽
761．．．本體
763．．．取景器
764．．．操作開關
765．．．顯示部
766．．．電池
767．．．顯示部
770．．．電視裝置
771．．．框體
773．．．顯示部
775．．．支架
780．．．遙控控制器
在附圖中：
圖1是半導體裝置的示意圖；
圖2A和2B是半導體裝置的截面圖；
圖3A和3B是半導體裝置的截面圖；
圖4A至4C是半導體裝置的截面圖；
圖5A-1、5A-2及5B是半導體裝置的電路圖；
圖6A至6E是有關半導體裝置的製造製程的截面圖；
圖7A至7E是有關半導體裝置的製造製程的截面圖；
圖8A至8E是有關半導體裝置的製造製程的截面圖；
圖9A至9E是有關半導體裝置的製造製程的截面圖；
圖10A至10H是有關半導體裝置的製造製程的截面圖；
圖11A至11H是有關SOI基板的製造製程的截面圖；
圖12A至12H是有關半導體裝置的製造製程的截面圖；
圖13A和13B是半導體裝置的電路圖；
圖14A至14C是半導體裝置的電路圖；
圖15A和15B是半導體裝置的電路圖；
圖16A至16F是用來說明使用半導體裝置的電子設備的圖；
圖17是示出記憶視窗寬度(memory window width)的調查結果的圖。
10．．．記憶單元陣列
20．．．列解碼器
30．．．行解碼器
40．．．IO控制器
50．．．IO緩衝器
60．．．指令緩衝器
70．．．地址緩衝器
80．．．控制器

Claims (15)

  1. 一種半導體裝置，包括：電晶體，該電晶體包括：在基板上的第一氧化物半導體層；在該第一氧化物半導體層上的第二氧化物半導體層；在該第二氧化物半導體層上並且與其接觸的源極電極和汲極電極；在該源極電極和該汲極電極上的閘極絕緣層；以及在該閘極絕緣層上的閘極電極，其中，每一該源極電極和該汲極電極的端部為錐形。
  2. 一種半導體裝置，包括：第一電晶體，該第一電晶體包括：通道形成區，該通道形成區包括半導體材料；在該通道形成區上的第一閘極絕緣層；以及在該第一閘極絕緣層上的第一閘極電極；在該第一電晶體上的層間絕緣膜；以及在該層間絕緣膜上的第二電晶體，該第二電晶體包括：在該層間絕緣膜上的第一氧化物半導體層；在該第一氧化物半導體層上的第二氧化物半導體層；在該第二氧化物半導體層上並且與其接觸的源極 電極和汲極電極；在該源極電極和該汲極電極上的閘極絕緣層；以及在該閘極絕緣層上的閘極電極，其中，每一該源極電極和該汲極電極的端部為錐形。
  3. 根據申請專利範圍第1或2項之半導體裝置，進一步包括：第一氧化區域，其與該源極電極的側面相接觸；以及第二氧化區域，其與該汲極電極的側面相接觸。
  4. 根據申請專利範圍第1或2項之半導體裝置，另外包括：在該源極電極和該閘極絕緣層之間的第一絕緣層；以及在該汲極電極和該閘極絕緣層之間的第二絕緣層。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中，該第二氧化物半導體層係厚於該第一氧化物半導體層。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中，每一該第一氧化物半導體層和該第二氧化物半導體層包含相同成分。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中，每一該第一氧化物半導體層和該第二氧化物半導體層包含銦、鎵、鋅、及氧。
  8. 根據申請專利範圍第1或2項之半導體裝置， 其中，每一該第一氧化物半導體層和該第二氧化物半導體層為本質化。
  9. 根據申請專利範圍第1或2項之半導體裝置，其中，每一該第一氧化物半導體層和該第二氧化物半導體層包含結晶區域。
  10. 一種半導體裝置，包括：驅動電路，該驅動電路包括第一電晶體，該第一電晶體包括包含單晶矽的通道形成區；在該第一電晶體之上的第一絕緣層；以及在該第一絕緣層之上的記憶單元，該記憶單元包括：在該第一絕緣層之上的第二電晶體；以及在該第一絕緣層之上的第三電晶體；其中，每一該第二電晶體和該第三電晶體包括通道形成區，該通道形成區包括氧化物半導體，其中，該第二電晶體的閘極電連接該第三電晶體的源極和汲極其中之一者，以及其中，該驅動電路用於驅動該記憶單元。
  11. 根據申請專利範圍第10項之半導體裝置，其中，該氧化物半導體包含銦。
  12. 根據申請專利範圍第10項之半導體裝置，另外包括在該記憶單元中的電容，其中，該電容的一電極電連接該第二電晶體的該閘極。
  13. 根據申請專利範圍第10項之半導體裝置，其中 該氧化物半導體包含結晶區域。
  14. 根據申請專利範圍第10項之半導體裝置，其中該第一電晶體的該通道形成區配置在SOI基板。
  15. 一種電子裝置，包括如申請專利範圍第10項之半導體裝置。
TW099144998A 2009-12-25 2010-12-21 半導體裝置 TWI529917B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296202 2009-12-25

Publications (2)

Publication Number Publication Date
TW201140808A TW201140808A (en) 2011-11-16
TWI529917B true TWI529917B (zh) 2016-04-11

Family

ID=44186324

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099144998A TWI529917B (zh) 2009-12-25 2010-12-21 半導體裝置
TW102125718A TWI533439B (zh) 2009-12-25 2010-12-21 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102125718A TWI533439B (zh) 2009-12-25 2010-12-21 半導體裝置

Country Status (6)

Country Link
US (7) US8455868B2 (zh)
JP (9) JP5467036B2 (zh)
KR (4) KR101781336B1 (zh)
CN (3) CN102804360B (zh)
TW (2) TWI529917B (zh)
WO (1) WO2011077967A1 (zh)

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3550604A1 (en) * 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
CN105702631B (zh) 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR101926336B1 (ko) 2010-02-05 2019-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102725842B (zh) 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
CN102812547B (zh) 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
KR101891065B1 (ko) * 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
WO2011125432A1 (en) * 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8902637B2 (en) * 2010-11-08 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising inverting amplifier circuit and driving method thereof
US8854865B2 (en) 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
TWI582999B (zh) 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8508256B2 (en) 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8958263B2 (en) 2011-06-10 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US8913419B2 (en) 2011-10-24 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
US9230615B2 (en) 2011-10-24 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for driving the same
US9105351B2 (en) 2011-11-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including amplifier circuit
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) * 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6105266B2 (ja) * 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6046514B2 (ja) * 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
CN116207143A (zh) 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
JP2014195241A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6335616B2 (ja) * 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
KR102257058B1 (ko) * 2013-06-21 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6516978B2 (ja) * 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
CN103681659B (zh) * 2013-11-25 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
CN105960633B (zh) * 2014-02-07 2020-06-19 株式会社半导体能源研究所 半导体装置、装置及电子设备
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
TWI695375B (zh) 2014-04-10 2020-06-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP6635670B2 (ja) * 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
KR20170069207A (ko) 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
WO2016092416A1 (en) 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
JP6554533B2 (ja) 2015-03-02 2019-07-31 株式会社半導体エネルギー研究所 環境センサ
US9728243B2 (en) * 2015-05-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic component including the same
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP2016225613A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10424671B2 (en) 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6802656B2 (ja) 2015-07-30 2020-12-16 株式会社半導体エネルギー研究所 メモリセルの作製方法及び半導体装置の作製方法
WO2017055967A1 (en) * 2015-09-30 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
JP6822853B2 (ja) * 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
KR102142038B1 (ko) * 2016-02-01 2020-09-14 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템
US10032492B2 (en) 2016-03-18 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, computer and electronic device
US10536657B2 (en) 2016-03-18 2020-01-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
JP2017219572A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 情報端末および学習支援システム
US20170365209A1 (en) * 2016-06-17 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
WO2018015833A1 (en) 2016-07-19 2018-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10733946B2 (en) 2016-08-26 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
GB2554362B (en) * 2016-09-21 2020-11-11 Pragmatic Printing Ltd Transistor and its method of manufacture
US10540944B2 (en) 2016-09-29 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising register
US10650727B2 (en) 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN108307131B (zh) 2016-12-27 2021-08-03 株式会社半导体能源研究所 摄像装置及电子设备
US10797706B2 (en) 2016-12-27 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240055166A (ko) 2017-01-27 2024-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
TW201836020A (zh) * 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
WO2018224911A1 (ja) 2017-06-08 2018-12-13 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
KR102588480B1 (ko) * 2017-06-16 2023-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10049714B1 (en) * 2017-07-19 2018-08-14 Nanya Technology Corporation DRAM and method for managing power thereof
CN107248393B (zh) * 2017-07-24 2019-04-26 上海交通大学 像素驱动单元及其形成方法、显示背板、像素驱动电路
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2019026741A1 (ja) * 2017-08-02 2019-02-07 シャープ株式会社 基板及び基板の製造方法
WO2019145814A1 (ja) 2018-01-25 2019-08-01 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
WO2019234547A1 (ja) 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置
KR20210027367A (ko) 2018-06-29 2021-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN108962948B (zh) * 2018-07-04 2021-04-02 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
US11804551B2 (en) 2018-07-27 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7341147B2 (ja) 2018-09-05 2023-09-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7355752B2 (ja) 2018-10-05 2023-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20210399134A1 (en) 2018-10-26 2021-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11211461B2 (en) 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US20220108985A1 (en) * 2019-01-29 2022-04-07 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
JP7145775B2 (ja) * 2019-01-31 2022-10-03 三菱重工業株式会社 回転機械
US11830951B2 (en) 2019-03-12 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
CN113924657A (zh) 2019-06-14 2022-01-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
TW202118009A (zh) 2019-07-05 2021-05-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11711922B2 (en) 2019-07-12 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Memory device with memory cells comprising multiple transistors
KR20220031020A (ko) 2019-07-12 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20220039740A (ko) 2019-07-26 2022-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2021033075A1 (zh) 2019-08-22 2021-02-25
TW202129877A (zh) 2019-08-30 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置
US20220293603A1 (en) 2019-09-09 2022-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
WO2021069998A1 (ja) 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 記憶装置
KR20220092517A (ko) 2019-11-01 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220106991A (ko) 2019-11-11 2022-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치 및 정보 처리 장치의 동작 방법
KR20220103973A (ko) * 2019-11-22 2022-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 컴퓨터 시스템 및 정보 처리 장치의 동작 방법
JPWO2021130600A1 (zh) 2019-12-27 2021-07-01
KR20220119606A (ko) 2019-12-27 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JPWO2021140407A1 (zh) 2020-01-10 2021-07-15
US11948515B2 (en) 2020-03-27 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2021198836A1 (ja) 2020-03-31 2021-10-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2022038447A1 (zh) 2020-08-19 2022-02-24
US20230326751A1 (en) 2020-08-19 2023-10-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of metal oxide
JPWO2022038453A1 (zh) 2020-08-19 2022-02-24
US20230402279A1 (en) 2020-08-21 2023-12-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112021004462T5 (de) * 2020-08-26 2023-06-07 Semiconductor Energy Laboratory Co., Ltd. Abscheidungsverfahren eines Metalloxids und Herstellungsverfahren einer Speichervorrichtung
US20240063028A1 (en) 2020-08-27 2024-02-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Method Of Semiconductor Device
KR20230054388A (ko) 2020-08-27 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN116157903A (zh) 2020-08-27 2023-05-23 株式会社半导体能源研究所 半导体装置的制造方法
US20230307550A1 (en) 2020-08-27 2023-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN112599528B (zh) * 2020-12-14 2022-07-12 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
WO2022238794A1 (ja) 2021-05-12 2022-11-17 株式会社半導体エネルギー研究所 半導体装置
JPWO2023281353A1 (zh) 2021-07-09 2023-01-12
TW202339171A (zh) 2021-09-21 2023-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing
US20230411500A1 (en) 2022-06-20 2023-12-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2024009185A1 (ja) * 2022-07-08 2024-01-11 株式会社半導体エネルギー研究所 蓄電システム
DE102023125478A1 (de) 2022-09-30 2024-04-04 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts
KR20240052666A (ko) 2022-10-14 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN117956789A (zh) 2022-10-28 2024-04-30 株式会社半导体能源研究所 存储装置

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03101556A (ja) 1989-09-14 1991-04-26 Fujitsu Ltd Ｉｓｄｎプロトコル試験方式
JPH03101556U (zh) * 1990-02-05 1991-10-23
JPH0529571A (ja) 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2742747B2 (ja) * 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH103091A (ja) * 1996-06-18 1998-01-06 Hoshiden Philips Display Kk 液晶表示素子
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6271542B1 (en) 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
IT1314025B1 (it) 1999-11-10 2002-12-03 St Microelectronics Srl Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
CN1219770C (zh) * 2001-07-13 2005-09-21 朱景力 异喹啉的提纯方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2004054200A (ja) * 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4460307B2 (ja) * 2002-04-17 2010-05-12 パナソニック株式会社 半導体装置の製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6787835B2 (en) 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4927321B2 (ja) * 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4466853B2 (ja) * 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101167189B (zh) 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
JP4969141B2 (ja) 2005-04-27 2012-07-04 株式会社半導体エネルギー研究所 記憶素子、半導体装置、及び記憶素子の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4839904B2 (ja) * 2006-03-16 2011-12-21 セイコーエプソン株式会社 半導体装置、集積回路、及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007293195A (ja) * 2006-04-27 2007-11-08 Ｎｅｃディスプレイソリューションズ株式会社 自動輝度調整機構を有するプロジェクタと自動輝度調整方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP5147320B2 (ja) 2006-07-21 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP5086625B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8274082B2 (en) 2007-02-05 2012-09-25 Universidade Nova De Lisboa Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
GB2448174B (en) * 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI353063B (en) * 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8067793B2 (en) * 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5435857B2 (ja) * 2007-11-07 2014-03-05 スパンション エルエルシー 半導体装置
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213429B2 (ja) 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101448002B1 (ko) * 2008-04-14 2014-10-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5253872B2 (ja) 2008-04-17 2013-07-31 株式会社東芝 半導体集積回路装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20240042253A (ko) 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052367A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
CN104600074A (zh) 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
KR101752212B1 (ko) 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101811999B1 (ko) 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062068A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法

Also Published As

Publication number Publication date
US9349735B2 (en) 2016-05-24
US8455868B2 (en) 2013-06-04
CN102804360B (zh) 2014-12-17
JP5593460B2 (ja) 2014-09-24
TW201347147A (zh) 2013-11-16
KR20120094146A (ko) 2012-08-23
US20160260718A1 (en) 2016-09-08
US20180286864A1 (en) 2018-10-04
JP2017092492A (ja) 2017-05-25
US20230079244A1 (en) 2023-03-16
US20230413587A1 (en) 2023-12-21
JP6971348B2 (ja) 2021-11-24
KR20170109071A (ko) 2017-09-27
JP2020127011A (ja) 2020-08-20
US20200176450A1 (en) 2020-06-04
JP6321837B2 (ja) 2018-05-09
JP2014068050A (ja) 2014-04-17
JP2015008302A (ja) 2015-01-15
KR101434948B1 (ko) 2014-08-28
JP6127112B2 (ja) 2017-05-10
US20110156027A1 (en) 2011-06-30
KR20140072129A (ko) 2014-06-12
US11825665B2 (en) 2023-11-21
WO2011077967A1 (en) 2011-06-30
KR101473684B1 (ko) 2014-12-18
KR101870119B1 (ko) 2018-06-25
JP2016042590A (ja) 2016-03-31
JP2018137464A (ja) 2018-08-30
US10553589B2 (en) 2020-02-04
US9991265B2 (en) 2018-06-05
KR101781336B1 (ko) 2017-09-25
US11456296B2 (en) 2022-09-27
CN102804360A (zh) 2012-11-28
JP5836449B2 (ja) 2015-12-24
KR20130099215A (ko) 2013-09-05
CN104716139A (zh) 2015-06-17
TWI533439B (zh) 2016-05-11
CN103985760B (zh) 2017-07-18
JP2023158042A (ja) 2023-10-26
CN103985760A (zh) 2014-08-13
JP6676687B2 (ja) 2020-04-08
US20130256657A1 (en) 2013-10-03
JP5467036B2 (ja) 2014-04-09
JP2022009814A (ja) 2022-01-14
JP2011151383A (ja) 2011-08-04
CN104716139B (zh) 2018-03-30
TW201140808A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
TWI529917B (zh) 半導體裝置
TWI534989B (zh) 半導體裝置
TWI512950B (zh) 半導體裝置
TWI608486B (zh) 半導體裝置
TWI523151B (zh) 半導體裝置
TWI543165B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees