JP2017219572A - 情報端末および学習支援システム - Google Patents

情報端末および学習支援システム Download PDF

Info

Publication number
JP2017219572A
JP2017219572A JP2016111534A JP2016111534A JP2017219572A JP 2017219572 A JP2017219572 A JP 2017219572A JP 2016111534 A JP2016111534 A JP 2016111534A JP 2016111534 A JP2016111534 A JP 2016111534A JP 2017219572 A JP2017219572 A JP 2017219572A
Authority
JP
Japan
Prior art keywords
film
terminal
transistor
display
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016111534A
Other languages
English (en)
Other versions
JP2017219572A5 (ja
Inventor
史佳 赤澤
Fumiyoshi Akazawa
史佳 赤澤
誠一 米田
Seiichi Yoneda
誠一 米田
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016111534A priority Critical patent/JP2017219572A/ja
Publication of JP2017219572A publication Critical patent/JP2017219572A/ja
Publication of JP2017219572A5 publication Critical patent/JP2017219572A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrically Operated Instructional Devices (AREA)

Abstract

【課題】生徒の学習記録を共有化するシステムを提供する。【解決手段】端末を有する学習支援システムである。端末は、第１表示部と、第２表示部と、第１フレームメモリと、第２フレームメモリと、入力部と、を有する。第１フレームメモリは第１画像を記憶する機能を有する。第２フレームメモリは第２画像を記憶する機能を有する。第１表示部は第１画像を表示する機能を有する。第２表示部は第２画像を表示する機能を有する。第２画像は、第１利用者が入力部に手書きで入力した情報であり、第１利用者の学習記録でもある。端末は、第２画像をサーバーに送信する機能を有する。第２利用者はサーバーから第２画像を受け取ることができる【選択図】図１

Description

本発明の一形態は、情報端末またはそれを使った学習支援システムに関する。
また、本発明の一形態は、半導体装置に関する。なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
昨今の教育現場では、タブレット型ＰＣなどの情報端末を使った「ＩＣＴ（Ｉｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）教育」と呼ばれる教育を取り入れるケースが増えている。ＩＣＴ教育は個人の興味に応じて、従来の教科書を超えた情報に接することができるため、学力や、やる気を高めると期待されている。
また、酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が注目されている。ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献１、特許文献２）。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、アイドリングストップと呼称する。
また、オフ電流が小さいことを利用して、ＯＳトランジスタを不揮発性の記憶装置に用いた例が開示されている（特許文献３）。
また、反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献４）。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置、を提供することができる。
特開２０１１‐１４１５２２号公報 特開２０１１‐１４１５２４号公報 特開２０１１−１５１３８３号公報 特開２００３−１５７０２６号公報
ＩＣＴ教育において、生徒が授業に使うデータをダウンロードの際に、授業に参加する生徒が一斉にダウンロードを開始するために、アクセスポイントのサーバーに負荷がかかってしまいダウンロードに時間がかかる、また、学校の端末に書き込んだ内容を自宅に持ち帰ることができないなど、情報共有の面で課題がある。
本発明の一形態は、生徒の学習記録を共有化するシステムを提供することを課題の一とする。また、本発明の一形態は、上記システムに用いることが可能な情報端末を提供することを課題の一とする。また、本発明の一形態は、消費電力の小さい情報端末を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一形態は、端末を有する学習支援システムである。端末は、第１表示部と、第２表示部と、第１フレームメモリと、第２フレームメモリと、入力部と、を有する。第１フレームメモリは第１画像を記憶する機能を有する。第２フレームメモリは第２画像を記憶する機能を有する。第１表示部は第１画像を表示する機能を有する。第２表示部は第２画像を表示する機能を有する。第２画像は、第１利用者が入力部に手書きで入力した情報である。端末は、第２画像をサーバーに送信する機能を有する。第２利用者はサーバーから第２画像を受け取ることができる。
上記形態において、第２画像は、第１利用者の学習記録であることが好ましい。
上記形態において、第１表示部または第２表示部の一方は、有機ＥＬ素子を有し、第１表示部または第２表示部の他方は、反射型液晶素子を有することが好ましい。
上記形態において、第１表示部の画素および第２表示部の画素は、チャネル形成領域に酸化物半導体を有するトランジスタを含むことが好ましい。
上記形態において、第１フレームメモリおよび第２フレームメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを含むことが好ましい。
本発明の一形態は、第１表示部と、第２表示部と、第１フレームメモリと、第２フレームメモリと、入力部と、を有する情報端末である。第１フレームメモリは第１画像を記憶する機能を有する。第２フレームメモリは第２画像を記憶する機能を有する。第１表示部は第１画像を表示する機能を有する。第２表示部は第２画像を表示する機能を有する。第２画像は、使用者が入力部に手書きで入力した情報である。上記形態の情報端末は第２画像をサーバーに送信する機能を有することが好ましい。
上記形態において、第２画像は、使用者の学習記録であることが好ましい。
上記形態において、第１表示部または第２表示部の一方は、有機ＥＬ素子を有し、第１表示部または第２表示部の他方は、反射型液晶素子を有することが好ましい。
上記形態において、第１表示部の画素および第２表示部の画素は、チャネル形成領域に酸化物半導体を有するトランジスタを含むことが好ましい。
上記形態において、第１フレームメモリおよび第２フレームメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを含むことが好ましい。
本発明の一形態により、生徒の学習記録を共有化するシステムを提供することができる。また、本発明の一形態により、上記システムに用いることが可能な情報端末を提供することができる。また、本発明の一形態により、消費電力が小さい情報端末を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
端末の構成例を示すブロック図。 端末の形態および使用例を示す外観図。 表示領域７１、表示領域７２および入力領域７３を示す模式図。 端末および充電器の例を示す斜視図。 学習支援システムの概念図。 学習支援システムの流れを示すフローチャート。 学習支援システムの流れを示すフローチャート。 表示部の構成例を示すブロック図。 画素の構成例を示す回路図。 表示部および画素の構成例を示す上面図。 表示部の構成例を示す断面図。 表示部の構成例を示す断面図。 反射膜の形状を説明する模式図。 画素の一部を説明する下面図。 入力部の構成例を示すブロック図。 入出力部を説明する上面図および入力部の一部を説明する模式図。 入出力部の構成例を示す断面図。 入出力部の構成例を示す断面図。 メモリセルの構成例を示す回路図。 端末の構成例を示すブロック図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
なお、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
（実施の形態１）
本実施の形態は、本発明の一形態である学習支援システムについて説明を行う。
＜端末の構成例＞
図１は、学習支援システムに用いることが可能な端末１０３の構成例を示すブロック図である。
端末１０３は、表示部８１と、表示部８２と、入力部８３と、コントローラ３１と、コントローラ３２と、コントローラ３３と、フレームメモリ４１と、フレームメモリ４２と、アプリケーションプロセッサ５１と、ストレージ６１と、を有している。
表示部８１は、ソースドライバ１１と、ゲートドライバ２１と、表示領域７１を有している。
表示部８２は、ソースドライバ１２と、ゲートドライバ２２と、表示領域７２を有している。
入力部８３は、ソースドライバ１３と、ゲートドライバ２３と、入力領域７３を有している。
端末１０３はサーバー１０２と通信を行い、ストレージ６１に保存されたデータをサーバー１０２にアップロードする機能を有する。また、サーバー１０２に保存されたデータをストレージ６１にダウンロードする機能を有する。
アプリケーションプロセッサ５１は、ストレージ６１に保存されたデータに画像処理を施し、フレームメモリ４１、４２に供給する機能を有する。
フレームメモリ４１は表示領域７１に表示される画像データを記憶する機能を有する。同様に、フレームメモリ４２は表示領域７２に表示される画像データを記憶する機能を有する。
コントローラ３１はフレームメモリ４１から画像データを読み出し、ソースドライバ１１に供給する機能を有する。また、ゲートドライバ２１に、クロック信号やスタートパルス信号を供給する機能を有する。
同様に、コントローラ３２はフレームメモリ４２から画像データを読み出し、ソースドライバ１２に供給する機能を有する。また、ゲートドライバ２２に、クロック信号やスタートパルス信号を供給する機能を有する。
入力部８３は、被検知体（例えば指やスタイラスなど）の入力領域７３への接触、または近接を検知するタッチセンサである。入力部８３に用いることが可能なセンシング方式としては、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方式としては、自己容量方式、相互容量方式等がある。
なおこれに限られず、被検知体の近接または接触を検知することのできる様々なタッチセンサを入力部８３に適用することもできる。例えば、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式などのタッチセンサを用いることができる。
例えば、入力部８３が静電容量方式のタッチセンサ場合、ゲートドライバ２３は、矩形波、のこぎり波また三角波等の制御信号を入力領域７３に供給する機能を有する。また、ソースドライバ１３は、入力領域７３から送られてくる検知信号を検出し、コントローラ３３に供給する機能を有する。
コントローラ３３は、入力部８３が検知した被検知体の位置情報を、アプリケーションプロセッサ５１に送信する機能を有する。
アプリケーションプロセッサ５１は、入力部８３から送られてきた情報をもとに、表示領域７１または表示領域７２の画像データを更新する機能を有する。
＜端末の使用例＞
次に図２を用いて端末１０３の形態および使用例を説明する。
図２は端末１０３の形態例および使用例を示す外観図である。端末１０３はタブレット型の端末であり、指やスタイラスなどを使って、文字や絵などを入力することができる。図２において、領域７５は入力領域７３であり、表示領域７１および表示領域７２も兼ねている。
図２は端末１０３の使用者が文字を学習する例を示している。端末１０３にイラスト９１、枠９２および枠９３が表示されている。枠９２には手本となる文字が表示されている。使用者は、スタイラス９４を使って、枠９２で表示されている文字を枠９３の中に書き込む。端末１０３には、枠９２の中の文字と関連したイラスト９１が表示される。
図３は、図２の領域７５を、表示領域７１、表示領域７２および入力領域７３の３つに分けた場合の模式図である。表示領域７２は表示領域７１の表示を妨げることはなく、同様に、入力領域７３は、表示領域７１および表示領域７２の表示を妨げることはない。
表示領域７１は、ストレージ６１に保存されているイラストや文字などの画像を表示する機能を有する。
入力領域７３に入力された文字は、アプリケーションプロセッサ５１およびフレームメモリ４２を介して、表示領域７２に表示される。
表示領域７１で表示される画像と、表示領域７２で表示される文字が重ね合わさり、端末１０３の使用者は、あたかも、教科書に文字を書き込んだときと同じ体験をすることができる。
フレームメモリ４２には、入力領域７３で入力された文字の画像データが保存されている。端末１０３は、フレームメモリ４２に保存されたデータをサーバー１０２にアップロードする機能を有する。また、サーバー１０２に保存されたデータをフレームメモリ４２にダウンロードする機能を有する。
このようにすることで、端末１０３は、使用者が手書きで入力した情報（文字、線または絵など）だけをサーバー１０２にアップロードすることができる。また、使用者が手書きで入力した情報だけを、サーバー１０２からダウンロードすることができる。
ここで、比較のために表示領域を１つだけ有する端末１０８について考える（図２０参照）。
端末１０８は、入力部８３とアプリケーションプロセッサ５１との間に、コントローラ３３およびフレームメモリ４３を有する。この場合、入力部８３に手書きで入力された情報は、フレームメモリ４３に保存される。
端末１０８は、新たにフレームメモリ４３を追加する必要があり、端末の回路構成が複雑になる。
また、端末１０８において、アプリケーションプロセッサ５１は、入力領域７３で入力された画像とストレージ６１から供給された画像を１つの画像に合成し、表示領域７１に表示させる必要がある。そのため、アプリケーションプロセッサ５１は回路が複雑になり、消費電力も大きくなってしまう。
端末１０８と比較して、図１の端末１０３はタッチパネル用のフレームメモリを設ける必要がない。２つの画像を合成する回路をアプリケーションプロセッサ５１に設ける必要もなく、消費電力も抑えることができる。
図１乃至図３の端末１０３において、表示領域７１はフルカラーの画像を表示し、表示領域７２は２色（例えば、白、黒）、３色（例えば、白、黒、赤）または４色（例えば、白、黒、赤、青）の画像を表示する機能を有することが好ましい。表示領域７２は、主に文字などを表示するため、２色乃至４色しか表示できなくても問題ない。また、画像の階調も１ビットまたは２ビットで済むため、画像データのサイズを大幅に節約でき、フレームメモリ４２の記憶容量も小さくて済む。また、画像データをサーバー１０２にアップロード（または、サーバー１０２からダウンロード）する際のネットワーク負荷を小さくすることができる。
表示領域７１と表示領域７２は、それぞれ異なる表示素子を用いることが好ましい。
例えば、表示領域７１または表示領域７２の一方に、光を射出する発光素子を用いることが好ましい。具体的には、有機ＥＬ素子、無機ＥＬ素子または発光ダイオードなどを用いることが好ましい。発光素子を用いることで、端末１０３は暗い環境下で画像を良好に表示することができる。
例えば、表示領域７１または表示領域７２の他方に、反射型の表示素子を用いることが好ましい。具体的には、反射型の液晶素子を用いることが好ましい。反射型の表示素子を用いることで、端末１０３は外光が明るい環境下において高いコントラストで画像を表示することができる。
例えば、表示領域７１に有機ＥＬ素子を用い、表示領域７２に反射型液晶を用いる場合を考える。反射型液晶にカラーフィルターを設けた場合、輝度が得られにくいという問題があるが、先述したように、表示領域７２は白と黒の２色表示だけでも問題ないため、カラーフィルターを設ける必要がない。そのため、表示領域７２は輝度を落とすことなく、画像を表示することができる。
表示部８１および表示部８２は、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を画素に用いることが好ましい。画素にＯＳトランジスタを用いることで、先述のアイドリングストップが可能になり、端末１０３の消費電力を抑えることができる。
例えば、図３において、使用者が文字を入力している間、表示領域７１は変化のない静止画像を表示し続けている。このときにアイドリングストップを行うことで、ゲートドライバ２１、ソースドライバ１１、コントローラ３１を停止することができる。その結果、端末１０３の消費電力を抑えることができる。
フレームメモリ４１、４２に不揮発性メモリを用いることが好ましい。特に、ＯＳトランジスタを使った不揮発性メモリを用いることが好ましい。こうすることで、上記アイドリングストップを行っている間、フレームメモリ４１、４２をオフにすることができ、端末１０３の消費電力を抑えることができる。なお、ＯＳトランジスタを使った不揮発性メモリの詳細は後述する実施の形態４で説明を行う。
端末１０３は、充電器１０７と接続することができる（図４参照）。充電器１０７から端末１０３が取り外されると、ブラウザなど端末１０３に内蔵されているソフトウェアが自動的に起動するようにしてもよい。
端末１０３は、この他に、スピーカ、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン、赤外線ポート、等を有することができる。
＜学習支援システム＞
次に、上述の端末１０３を用いた学習支援システムについて、図５乃至図７を用いて説明を行う。
図５は、本発明の一形態の学習支援システムの構成を示す概念図である。本実施の形態では、生徒、教師および生徒の親の間で、生徒の学習記録を共有する例について説明を行う。なお、以下の説明において、生徒を利用者Ａ、生徒の親を利用者Ｂ、教師を利用者Ｃと呼称する。
図５は、コンピュータネットワーク１０１と、サーバー１０２と、端末１０３と、端末１０４と、学校１０５と、自宅１０６を示している。
端末１０３および端末１０４は、コンピュータネットワーク１０１を介して、それぞれサーバー１０２と通信を行うことができる。
端末１０３は利用者Ａが学校１０５で使用するための端末である。端末１０４は利用者Ａが自宅で使用するための端末である。
端末１０４の詳細は、図１乃至図４の端末１０３の記載をそのまま適用することができる。
端末１０３、１０４には、サーバー１０２に接続するためのブラウザが設けられている。システムの利用者はブラウザからサーバー１０２にアクセスできる。サーバー１０２は、利用者がアクセスする際に、利用者の認証を行うことが好ましい。認証された利用者は、サーバー１０２から情報（例えば講義資料、宿題、出席情報など）をダウンロードすることができる。また、サーバー１０２へ上記情報をアップロードすることができる。
図６および図７は、図５の学習支援システムの具体的な流れを示すフローチャートである。まず、利用者Ａが学校に登校してからの流れについて、図６を用いて説明を行う。
図６において、ステップ１１１乃至１１６は利用者Ａの行動を示す。ステップ１２１乃至１２７は、端末１０３の動作を示す。ステップ１３１乃至１３６はサーバー１０２の動作を示す。ステップ１４１および１４２は、利用者Ｂの行動を示す。なお、ステップ１２２乃至１２６は端末１０３に内蔵されたソフトウェア（例えばブラウザなど）の動作ということもできる。
まず、利用者Ａが学校に到着し充電器から端末１０３を取り外す（ステップ１１１）。端末１０３に内蔵されたブラウザが起動し（ステップ１２１）、利用者Ａは認証作業を行う（ステップ１１２）。
認証作業の例として、ユーザーＩＤとパスワードを端末１０３に入力する、指紋、顔、掌紋または虹彩などの生体情報を端末１０３に読み取らせる、ＩＤカードのバーコードを端末１０３に読み取らせる、ＩＤカードのＲＦタグを端末１０３に読み取らせる、などが挙げられる。
端末１０３は、利用者Ａが学校に到着したという情報（Ｄ１）を、サーバー１０２に送信する（ステップ１２２）。サーバー１０２は、情報Ｄ１を受け取ると（ステップ１３１）、情報Ｄ１を利用者Ｂに送信する（ステップ１３２）。利用者Ｂは情報Ｄ１を受け取り、利用者Ａが学校に到着したことを知る（ステップ１４１）。
次に、利用者Ａがその日の授業に使う教材（情報Ｄ２）を端末１０３のブラウザから選択する（ステップ１１３）。端末１０３はサーバー１０２へ情報Ｄ２の送信を要請する（ステップ１２３）。サーバー１０２は情報Ｄ２を送信する（ステップ１３３）。端末１０３は受信した情報Ｄ２を端末１０３のストレージに保存する（ステップ１２４）。利用者Ａは情報Ｄ２を得ることができる（ステップ１１４）。
授業中に利用者Ａが端末１０３に新たな情報（Ｄ３）を書き込むと（ステップ１１５）、端末１０３は情報Ｄ３をサーバー１０２に送信する（ステップ１２５）。サーバー１０２は情報Ｄ３を受け取り、サーバー１０２に保存する（ステップ１３４）。
授業終了後、利用者Ａがブラウザを通じてログアウトを行い、端末１０３を充電器に接続する（ステップ１１６）。なお、端末１０３を充電器に接続することで、自動的にログアウトが実行されるようにしてもよい。端末１０３は、利用者Ａが授業を終えこれから帰宅するという情報（Ｄ４）をサーバー１０２に送信する。サーバー１０２は情報Ｄ４を受け取り（ステップ１３５）、情報Ｄ４と既に保存されていた情報Ｄ３を利用者Ｂに送信する（ステップ１３６）。利用者Ｂは情報Ｄ３、Ｄ４を受け取り、利用者Ａがまもなく帰宅すること及び利用者Ａの一日の学習状況を知ることができる（ステップ１４２）。
端末１０３は情報Ｄ４を送信した後に、ブラウザを立ち下げる（ステップ１２７）。
次に、利用者Ａが自宅に帰宅してからの、学習支援システムの流れについて、図７を用いて説明を行う。
図７において、ステップ３１１乃至３１６は利用者Ａの行動を示す。ステップ３２１乃至３２７は、端末１０４の動作を示す。ステップ３３１乃至３３６はサーバー１０２の動作を示す。ステップ３４１および３４２は、利用者Ｃの行動を示す。なお、ステップ３２２乃至３２６は端末１０４に内蔵されたソフトウェア（例えばブラウザなど）の動作ということもできる。
まず、利用者Ａが帰宅し充電器から端末１０４を取り外す（ステップ３１１）。端末１０４に内蔵されたブラウザが起動し、利用者Ａは認証作業を行う（ステップ３１２）。認証作業の例として、図６のステップ１１２に記載の例が挙げられる。
端末１０４は、利用者Ａが自宅に到着したという情報（Ｄ５）を、サーバー１０２に送信する（ステップ３２２）。サーバー１０２は、情報Ｄ５を受け取ると（ステップ３３１）、情報Ｄ５を利用者Ｃに送信する（ステップ３３２）。利用者Ｃは情報Ｄ５を受け取り、利用者Ａが自宅に到着し、宿題をやり始めたことを知る（ステップ３４１）。
次に、利用者Ａがその日の宿題（情報Ｄ６）を端末１０４のブラウザから選択する（ステップ３１３）。端末１０４はサーバー１０２へ情報Ｄ６の送信を要請する（ステップ３２３）。サーバー１０２は情報Ｄ６を送信する（ステップ３３３）。端末１０４は受信した情報Ｄ６を端末１０４のストレージに保存する（ステップ３２４）。利用者Ａは情報Ｄ６を得ることができる（ステップ３１４）。
利用者Ａが端末１０４に新たな情報（Ｄ７）を書き込むと（ステップ３１５）、端末１０４は情報Ｄ７をサーバー１０２に送信する（ステップ３２５）。サーバー１０２は情報Ｄ７を受け取り、サーバー１０２に保存する（ステップ３３４）。
利用者Ａが宿題を終えたあと、利用者Ａがブラウザを通じてログアウトを行い、端末１０４を充電器に接続する（ステップ３１６）。なお、端末１０４を充電器に接続することで、自動的にログアウトが実行されるようにしてもよい。端末１０４は、利用者Ａが宿題を終えたという情報（Ｄ８）をサーバー１０２に送信する（ステップ３２６）。サーバー１０２は情報Ｄ８を受け取り（ステップ３３５）、情報Ｄ８と既に保存されていた情報Ｄ７を利用者Ｃに送信する（ステップ３３６）。利用者Ｃは情報Ｄ７、Ｄ８を受け取り、利用者Ａが宿題を終えたこと及び利用者Ａの学習状況を知ることができる（ステップ３４２）。
端末１０３、１０４は手書きで情報を入力できるため、利用者Ａが、小学生や幼児など、キーボード操作に不慣れな場合であっても、容易に情報を入力することができる。また、端末１０３、１０４は手書きで入力された情報を画像データとしてサーバー１０２に送信するため、利用者Ｂと利用者Ｃは、利用者Ａの学習達成度を容易に把握できる。
利用者Ｂと利用者Ｃが受け取る画像データは静止画とは限らず動画でもよい。例えば、文字の書き順などを動画として記録することで、利用者Ｂと利用者Ｃは利用者Ａが正しい書き順で文字を書いているか確認することができる。
利用者Ｂと利用者Ｃが受け取るデータは音声を含んでいてもよい。例えば、利用者Ａが文字や文章を音読し、その音声を記録することで、利用者Ｂと利用者Ｃは利用者Ａが正しく文字や文章を発音できているか確認することができる。
また、端末１０３、１０４は、利用者Ａが入力した情報のみをサーバー１０２に送信するので、コンピュータネットワーク１０１における通信量を低減し、サーバー１０２の負荷を減らすことができる。そのため、効率の良い学習支援システムを構築することができる。
以上、本発明の一形態の学習支援システムを用いることで、生徒の学習記録または学校生活の記録を効率的に共有化することができる。
（実施の形態２）
本実施の形態では、実施の形態１に記載の表示部８１および表示部８２のより詳細な構成例について説明を行う。
＜表示パネルの構成例＞
図８は表示部８４の構成例を説明するブロック図である。
表示部８４は、表示領域７４を有する。また、表示部８４は、ゲートドライバ２４またはソースドライバ１４を備えることができる。
表示部８４は、図１の表示部８１および表示部８２を１つの表示部として表したものである。同様に、表示領域７４は、図１の表示領域７１および表示領域７２を１つの表示領域として表したものである。
《表示領域７４》
表示領域７４は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する。また、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、信号線Ｓ２（ｊ）と、を有する。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢印Ｒ１で示す方向）に配設される。
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は画素７０２（ｉ，ｊ）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。
走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）は、行方向に配設される一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と電気的に接続される。
《ゲートドライバ２４》
ゲートドライバ２４は、ゲートドライバ２１およびゲートドライバ２２を１つのゲートドライバとして表したものである。ゲートドライバ２４は、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。
《ソースドライバ１４》
ソースドライバ１４は、ソースドライバ１１およびソースドライバ１２を有する。
ソースドライバ１１は、一の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。ソースドライバ１２は、一の表示素子とは異なる方法を用いて表示をする他の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。
例えば、シフトレジスタ等のさまざまな順序回路等をソースドライバ１４に用いることができる。
例えば、ソースドライバ１１およびソースドライバ１２が集積された集積回路を、ソースドライバ１４に用いることができる。具体的には、シリコン基板上に形成された集積回路をソースドライバ１４に用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、上記集積回路を実装できる。具体的には、異方性導電膜を用いて、集積回路を実装することができる。
《画素回路》
図９は画素７０２の構成例を示す回路図である。画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）および表示素子５５０（ｉ，ｊ）を駆動する機能を備える。これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子７５０と、表示素子７５０とは異なる方法を用いて表示をする表示素子５５０と、を駆動することができる。具体的には、反射型の表示素子を表示素子７５０に用いて、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。または、光を射出する表示素子５５０を用いて、暗い環境下で画像を良好に表示することができる。
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。
画素７０２（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ１２を含む。
走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。
容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。
走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、トランジスタＭは第１のゲート電極と第２のゲート電極を有していいてもよい。第１のゲート電極と第２のゲート電極は電気的に接続されていてもよい。第１のゲート電極と第２のゲート電極は半導体膜を間に介して、互いに重なる領域を有することが好ましい。
容量素子Ｃ１２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有する。
表示素子７５０（ｉ，ｊ）の第１の電極を、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続する。また、表示素子７５０（ｉ，ｊ）の第２の電極を、配線ＶＣＯＭ１と電気的に接続する。これにより、表示素子７５０を駆動することができる。
表示素子５５０（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電気的に接続し、表示素子５５０（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、表示素子５５０（ｉ，ｊ）を駆動することができる。
＜表示パネル上面図＞
図１０は表示部８４の構成を説明する図である。図１０（Ａ）は表示部８４の上面図であり、図１０（Ｂ）は図１０（Ａ）に示す表示部８４の画素の一部を説明する上面図である。図１０（Ｃ）は図１０（Ｂ）に示す画素の構成を説明する模式図である。
図１０（Ａ）は、フレキシブルプリント基板ＦＰＣ１上に、ソースドライバ１４と端子５１９Ｂが配置されている。
図１０（Ｃ）において、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）および表示素子５５０（ｉ，ｊ）を備える。
＜表示パネル断面図＞
図１１および図１２は表示部８４の構成を説明する断面図である。図１１（Ａ）は図１０（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における断面図であり、図１１（Ｂ）は図１１（Ａ）の一部を説明する図である。
図１２（Ａ）は図１０（Ｂ）の切断線Ｘ７−Ｘ８、切断線Ｘ９−Ｘ１０における断面図であり、図１２（Ｂ）は図１２（Ａ）の一部を説明する図である。
以下、図１１および図１２用いて、表示部８４の各構成要素について説明を行う。
《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができる。これにより、半導体素子を基板５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いることができる。または、シクロオレフィンポリマー（ＣＯＰ）、シクロオレフィンコポリマー（ＣＯＣ）等を用いることができる。
また、紙または木材などを基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜７７０Ｄを表示素子７５０（ｉ，ｊ）に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形成してもよい。
《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に用いることができる。
《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
《絶縁膜５２１、絶縁膜５１８》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１、５１８等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化することができる。
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
《絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａに用いることができる。
《絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を絶縁膜５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜５０１Ｃに用いることができる。
《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができる。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを中間膜という。
例えば、水素を透過または供給する機能を備える材料を中間膜に用いることができる。
例えば、導電性を備える材料を中間膜に用いることができる。
例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ１００ｎｍの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料を中間膜に用いることができる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板ＦＰＣ１を電気的に接続することができる。
《表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子７５０（ｉ，ｊ）に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の液晶表示素子を表示素子７５０（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
表示素子７５０（ｉ，ｊ）は、電極７５１（ｉ，ｊ）と、電極７５２と、液晶材料を含む層７５３と、を有する。層７５３は、電極７５１（ｉ，ｊ）および電極７５２の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、層７５３の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、層７５３に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
例えば、配線等に用いる材料を電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電膜と、開口部を備える反射膜と、を積層した材料を電極７５１（ｉ，ｊ）に用いることができる。
例えば、導電性を備える材料を、電極７５２に用いることができる。可視光について透光性を備える材料を、電極７５２に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を電極７５２に用いることができる。また、銀を含む金属ナノワイヤーを電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、電極７５２に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、層７５３を透過してくる光を反射する。これにより、表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
例えば、電極７５１（ｉ，ｊ）等を反射膜に用いることができる。
例えば、層７５３と電極７５１（ｉ，ｊ）の間に挟まれる領域を備える膜を、反射膜に用いることができる。または、電極７５１（ｉ，ｊ）透光性を有する場合、電極７５１（ｉ，ｊ）を間に介して、層７５３と重なる領域を有する膜を、反射膜に用いることができる。
反射膜は、例えば表示素子５５０（ｉ，ｊ）が射出する光を遮らない領域を有することが好ましい。例えば、単数または複数の開口部７５１Ｈを備える形状を反射膜に用いることが好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈに用いることができる。
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、表示素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、表示素子５５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
図１３は表示部８４の画素に用いることができる反射膜の形状を説明する模式図である。
例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る行方向（図中に矢印Ｒ１で示す方向）に延びる直線上に配設されない（図１３（Ａ）参照）。または、例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向（図中に矢印Ｃ１で示す方向）に延びる直線上に配設されない（図１３（Ｂ）参照）。
例えば、画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、行方向に延びる直線上に配設される（図１３（Ａ）参照）。また、画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
または、例えば、画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向に延びる直線上に配設される（図１３（Ｂ）参照）。また、例えば、画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える第２の素子を、一の画素の開口部に重なる領域を備える第２の表示素子から遠ざけることができる。または、一の画素に隣接する他の画素の第２の表示素子に、一の画素の第２の表示素子が表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。
なお、例えば、表示素子５５０（ｉ，ｊ）が射出する光を遮らない領域７５１Ｅが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる（図１３（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃ１で示す方向）が短くなるように端部が切除された電極７５１（ｉ．ｊ）を反射膜に用いることができる。
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビンング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。これにより、配向膜ＡＦ１を形成する際に必要とされる温度を低くすることができる。その結果、配向膜ＡＦ１を形成する際に他の構成に与える損傷を軽減することができる。
《着色膜ＣＦ１、着色膜ＣＦ２》
所定の色の光を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。これにより、着色膜ＣＦ１または着色膜ＣＦ２を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜に用いることができる。
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。
《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。
具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。
《表示素子５５０（ｉ，ｊ）》
例えば、発光素子を表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、表示素子５５０（ｉ，ｊ）に用いることができる。
表示素子５５０（ｉ，ｊ）は、電極５５１（ｉ，ｊ）と、電極５５２と、発光性の材料を含む層５５３（ｊ）と、を備える。
例えば、発光性の有機化合物を層５５３（ｊ）に用いることができる。
例えば、量子ドットを層５５３（ｊ）に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料または赤色の光を射出するように積層された積層材料等を、層５５３（ｊ）に用いることができる。
例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、層５５３（ｊ）に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、層５５３（ｊ）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、層５５３（ｊ）に用いることができる。
例えば、配線等に用いることができる材料を電極５５１（ｉ，ｊ）に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を電極５５１（ｉ，ｊ）に用いることができる。これにより、微小共振器構造を表示素子５５０（ｉ，ｊ）に設けることができる。その結果、所定の波長の光を他の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を電極５５２に用いることができる。具体的には、可視光について反射性を有する材料を、電極５５２に用いることができる。
《ゲートドライバ２４》
シフトレジスタ等のさまざまな順序回路等をゲートドライバ２４に用いることができる。例えば、トランジスタＭＤ、容量素子等をゲートドライバ２４に用いることができる。具体的には、スイッチＳＷ１に用いることができるトランジスタまたはトランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる。
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを駆動回路のトランジスタまたは画素回路のトランジスタに用いることができる。
例えば、先述のＯＳトランジスタを利用することができる。これにより、先述のアイドリングストップが可能になる。
例えば、酸化物半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備えるトランジスタをスイッチＳＷ１に用いることができる（図１２（Ｂ）参照）。なお、絶縁膜５０６は、酸化物半導体膜５０８および導電膜５０４の間に挟まれる領域を備える。
導電膜５０４は、酸化物半導体膜５０８と重なる領域を備える。導電膜５０４はゲート電極の機能を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。
導電膜５１２Ａおよび導電膜５１２Ｂは、酸化物半導体膜５０８と電気的に接続される。導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５２４を有するトランジスタを、駆動回路または画素回路のトランジスタに用いることができる。導電膜５２４は、導電膜５０４との間に酸化物半導体膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４および酸化物半導体膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。なお、シリコンおよび窒素を含む膜は、酸化物半導体膜５０８との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、酸化物半導体膜５０８に用いることができる。
また、酸化物半導体膜５０８としてＣＡＣ−ＯＳを用いることが好ましい。なお、ＣＡＣ−ＯＳの詳細は後述する実施の形態５で説明を行う。
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、酸化物半導体膜５０８と接する領域を備える。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
図１４（Ａ）は図１０（Ｂ）に示す表示パネルの画素の一部を説明する下面図であり、図１４（Ｂ）は図１４（Ａ）に示す構成の一部を省略して説明する下面図である。
（実施の形態３）
本実施の形態では、実施の形態１に記載の入力部８３の詳細について説明を行う。
図１５は入力部８３の構成を説明するブロック図である。図１６（Ａ）は入出力部８５の上面図である。図１６（Ｂ）は入出力部８５の入力部の一部を説明する模式図である。なお、入出力部８５とは、表示部８１、表示部８２および入力部８３を１つの部分にまとめたものを示す。
入力部８３は、入力領域７３、ゲートドライバ２３およびソースドライバ１３を備える（図１５）。
入力領域７３は、表示部８４の表示領域７４と重なる領域を備える。入力領域７３は、表示領域７４と重なる領域に近接するものを検知する機能を備える。
入力領域７３は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。
行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、制御線ＳＬ（ｇ）と電気的に接続される電極ＳＥ（ｇ）を含む（図１６（Ｂ）参照）。
列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続される電極ＭＥ（ｈ）を含む（図１６（Ｂ）参照）。
電極ＳＥ（ｇ）および電極ＭＥ（ｈ）は、透光性を備えることが好ましい。
制御線ＳＬ（ｇ）は、制御信号を供給する機能を備える。
検知信号線ＭＬ（ｈ）は検知信号を供給される機能を備える。
電極ＭＥ（ｈ）は電極ＳＥ（ｇ）との間に電界を形成するように配置される。入力領域７３に、指などの物体が近接すると上記電界が遮蔽され、検知素子７７５（ｇ，ｈ）は、検知信号を供給する。
ゲートドライバ２３は、制御線ＳＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
ソースドライバ１３は、検知信号線ＭＬ（ｈ）と電気的に接続され、検知信号線ＭＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。なお、検知信号は、例えば、位置情報を含む。
図１７および図１８は入出力部８５の構成を説明する図である。図１７（Ａ）は図１６（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における断面図であり、図１７（Ｂ）は図１７（Ａ）の一部の構成を説明する断面図である。
図１８は図１６（Ａ）の切断線Ｘ７−Ｘ８、Ｘ９−Ｘ１０、Ｘ１１−Ｘ１２における断面図である。
入出力部８５は、機能層７２０を備える点およびトップゲート型のトランジスタを有する点が、例えば、実施の形態２の表示部８４とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
機能層７２０は、例えば、基板７７０、絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域を備える（図１７参照）。
機能層７２０は、例えば、制御線ＳＬ（ｇ）と、検知信号線ＭＬ（ｈ）と、検知素子７７５（ｇ，ｈ）と、を備える。
なお、制御線ＳＬ（ｇ）および第２の電極７５２の間または検知信号線ＭＬ（ｈ）および第２の電極７５２の間に、０．２μｍ以上１６μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは２．５μｍ以上４μｍ以下の間隔を備える。
また、入出力部８５は、導電膜５１１Ｄを有する（図１８参照）。
なお、制御線ＳＬ（ｇ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、制御線ＳＬ（ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、検知信号線ＭＬ（ｈ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、検知信号線ＭＬ（ｈ）と導電膜５１１Ｄを、電気的に接続することができる。
例えば、配線等に用いることができる材料を導電膜５１１Ｄに用いることができる。
また、入出力部８５は、端子５１９Ｄを有する（図１８参照）。端子５１９Ｄは、導電膜５１１Ｄと電気的に接続する。
端子５１９Ｄは、導電膜５１１Ｄと、中間膜７５４Ｄと、を備え、中間膜７５４Ｄは、導電膜５１１Ｄと接する領域を備える。
例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる。
なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる。これにより、例えば、端子５１９Ｄを用いて制御信号を制御線ＳＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知信号を、検知信号線ＭＬ（ｈ）から供給されることができる。
スイッチＳＷ１に用いることができるトランジスタ、トランジスタＭおよびトランジスタＭＤは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃおよび導電膜５０４の間に挟まれる領域を備える酸化物半導体膜５０８と、を備える。なお、導電膜５０４はゲート電極の機能を備える（図１７（Ｂ）参照）。
酸化物半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３の領域５０８Ｃと、を備える。
トランジスタＭＤは、第３の領域５０８Ｃおよび導電膜５０４の間に絶縁膜５０６を備える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
例えば、酸化物半導体膜に希ガスを含むガスを用いるプラズマ処理を施して、第１の領域５０８Ａおよび第２の領域５０８Ｂを酸化物半導体膜５０８に形成することができる。
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
トランジスタＭＤは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソース電極またはドレイン電極の機能を備える。
例えば、トランジスタＭＤと同一の工程で形成することができるトランジスタをトランジスタＭに用いることができる。
（実施の形態４）
本実施の形態は、実施の形態１に示したフレームメモリに用いることが可能な、ＯＳトランジスタを用いた不揮発性メモリについて説明を行う。
図１のフレームメモリ４１、４２に用いることが可能なメモリセルの構成について、図１９を用いて説明を行う。
フレームメモリ４１、４２は、画像データの書き込みと読み出しを同時に行えることが好ましい。フレームメモリ４１、４２に適用可能なメモリとして、デュアルポートメモリとシングルポートメモリの２つが考えられる。
本明細書においてデュアルポートメモリとは、複数のインターフェースでデータの入出力を行うメモリのことを言う。インターフェースの数は２つに限定されず、３つ以上であってもよい。デュアルポートメモリは、インターフェースが複数あるため、データの書き込みと読み出しを同時に行うことができる。
本明細書においてシングルポートメモリとは、単一のインターフェースでデータの入出力を行うメモリのことを言う。シングルポートメモリはデータの書き込みと読み出しを別々のタイミングで行う。なお、シングルポートメモリでも、ダブルバッファリング技術などを用いることで、データの書き込みと読み出しを同時に行うことができる。シングルポートメモリは、デュアルポートメモリに比べて、配線やトランジスタの数が少なくて済み、メモリセルの占有面積を小さくすることができる。
まず、ＯＳトランジスタを用いたデュアルポートメモリについて説明を行う。
《メモリセルの構成例１》
図１９（Ａ）は、フレームメモリ４１、４２に適用可能なメモリセル４３１の回路図を示している。メモリセル４３１は、トランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、容量素子Ｃｓ１と、を有する。また、メモリセル４３１は、配線ＷＷ、配線ＲＷ、配線ＢＧ、配線ＲＢ１、配線ＷＢ１、配線ＲＢ２に電気的に接続されている。
配線ＷＷはデータを書き込む際のワード線としての機能を有し、配線ＲＷはデータを読み出す際のワード線としての機能を有する。配線ＷＢ１はデータを書き込む際のビット線としての機能を有し、配線ＲＢ１、ＲＢ２はデータを読み出す際のビット線としての機能を有する。
トランジスタＭ１は第１ゲート及び第２ゲートを有する。第１ゲートは配線ＷＷに電気的に接続され、第２ゲートは配線ＢＧに電気的に接続されている。第１ゲートと第２ゲートは、チャネル形成領域を間に介して、互いに重なる領域を有することが好ましい。
トランジスタＭ１は、オフ状態においてソースとドレインとの間を流れる電流（オフ電流）が小さいトランジスタを用いることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を１．８Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、又は１２５℃において１×１０−１６Ａ以下、であることをいう。このようにオフ電流が低いトランジスタとしては、ＯＳトランジスタが挙げられる。
上記ＯＳトランジスタに用いることが可能な酸化物半導体は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
また、上記ＯＳトランジスタは、そのチャネル形成領域にＣＡＣ−ＯＳを有することが好ましい。ＣＡＣ−ＯＳを有するＯＳトランジスタは、オン電流が大きく、信頼性が高い。なお、ＣＡＣ−ＯＳの詳細は後述する実施の形態５で説明を行う。
トランジスタＭ２、Ｍ３は、ＳｉトランジスタまたはＯＳトランジスタで構成されることが好ましい。
次に、メモリセル４３１の動作について説明を行う。なお、配線ＲＢ２は、動作の期間中、Ｌレベルの電位が与えられるものとする。
まず、配線ＷＷをＨレベルにし、トランジスタＭ１をオン状態にする。配線ＷＢ１からトランジスタＭ１を介してノードＦＮ１（トランジスタＭ２のゲート）にデータが書き込まれる。
次に、配線ＷＷをＬレベルにし、トランジスタＭ１をオフ状態にする。トランジスタＭ１のオフ電流は小さいため、ノードＦＮ１に書き込まれたデータは長期間保持される。
次に、配線ＲＢ１をＨレベルにした後、配線ＲＢ１を電気的に浮遊状態にする。
次に、配線ＲＷにＨレベルの電位を与えて、トランジスタＭ３をオン状態にする。このとき、ノードＦＮ１に「１」が書き込まれている場合、トランジスタＭ２はオン状態となり、配線ＲＢ１と配線ＲＢ２との間に電流が流れる。ノードＦＮ１に「０」が書き込まれている場合、トランジスタＭ２はオフ状態となり、配線ＲＢ１と配線ＲＢ２との間に電流は流れない。最終的に、配線ＲＢ１の電位変化を読み取ることで、ノードＦＮに書き込まれたデータを読み出すことができる。
配線ＢＧには、一定の電位ＶＢＧが与えられることが好ましい。特に、電子ＶＢＧは負電位を与えられることが好ましい。トランジスタＭ１の第２ゲートに負電位が与えられることで、トランジスタＭ１はノーマリ・オンを防ぐことができる。なお、トランジスタＭ１の第２ゲート及び配線ＢＧは場合によっては省略してもよい。
《メモリセルの構成例２》
図１９（Ｂ）は、フレームメモリ４１、４２に適用可能なメモリセル４３２の回路図を示している。メモリセル４３２は、トランジスタＭ２、Ｍ３の代わりにｐチャネル型トランジスタであるトランジスタＭ４、Ｍ５が設けられている点、また、容量素子Ｃｓ１は配線ＣＬに電気的に接続されている点で、メモリセル４３２と異なる。配線ＣＬには常時Ｌレベルの電位が与えられる。
メモリセル４３１、４３２は、データ書き込み用のビット線とデータ読み出し用のビット線を、それぞれ独立に有している。そのため、メモリセル４３１またはメモリセル４３２を用いたフレームメモリは、デュアルポートメモリである。
メモリセル４３１、４３２は不揮発であり、電源をオフにしてもデータが失われない。そのため、フレームメモリの電力を節約することができる。
次に、ＯＳトランジスタを用いたシングルポートメモリについて説明を行う。
《メモリセルの構成例３》
図１９（Ｃ）は、フレームメモリ４１、４２に適用可能なメモリセル４３３の回路図を示している。メモリセル４３３は、トランジスタＭ７および容量素子Ｃｓ２を有する。メモリセル４３３は配線ＷＬおよび配線ＢＬに電気的に接続されている。配線ＷＬはワード線としての機能を有し、配線ＢＬはビット線としての機能を有する。
トランジスタＭ７は、トランジスタＭ１と同様に、ＯＳトランジスタを用いることが好ましい。トランジスタＭ７にＯＳトランジスタを用いることで、メモリセル４３３は、容量素子Ｃｓ２に書き込まれたデータを、長期間保持することができる。
トランジスタＭ７は第１ゲート及び第２ゲートを有する。第１ゲートは配線ＷＬに電気的に接続され、第２ゲートは配線ＢＧに電気的に接続されている。第１ゲートと第２ゲートは、チャネル形成領域を間に介して、互いに重なる領域を有することが好ましい。
配線ＢＧには、一定の電位ＶＢＧが与えられることが好ましい。特に、電位ＶＢＧは負電位を与えることが好ましい。トランジスタＭ７の第２ゲートに負電位が与えられることで、トランジスタＭ７はノーマリ・オンを防ぐことができる。なお、トランジスタＭ７の第２ゲートおよび配線ＢＧは場合によっては省略してもよい。
メモリセル４３３は不揮発であり、電源をオフにしてもデータが失われない。そのため、フレームメモリの電力を節約することができる。
メモリセル４３３は、メモリセル４３１、４３２と比べてトランジスタの数が少ない。そのため、メモリセルの占有面積を小さくすることができ、集積度の高いフレームメモリを構築することができる。
（実施の形態５）
本実施の形態では、上記実施の形態のＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳについて説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
ＡＣＦ１ 導電材料
ＡＣＦ２ 導電材料
ＡＦ１ 配向膜
ＡＦ２ 配向膜
Ｃ１ 矢印
Ｃ２ 矢印
Ｃ１１ 容量素子
Ｃ１２ 容量素子
ＣＦ１ 着色膜
ＣＦ２ 着色膜
Ｃｓ１ 容量素子
Ｃｓ２ 容量素子
Ｄ１ 情報
Ｄ２ 情報
Ｄ３ 情報
Ｄ４ 情報
Ｄ５ 情報
Ｄ６ 情報
Ｄ７ 情報
Ｄ８ 情報
ＦＮ１ ノード
Ｇ１ 走査線
Ｇ２ 走査線
ＫＢ１ 構造体
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ４ トランジスタ
Ｍ７ トランジスタ
Ｒ１ 矢印
Ｒ２ 矢印
ＲＢ１ 配線
ＲＢ２ 配線
Ｓ１ 信号線
Ｓ２ 信号線
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
ＷＢ１ 配線
１１ ソースドライバ
１２ ソースドライバ
１３ ソースドライバ
１４ ソースドライバ
２１ ゲートドライバ
２２ ゲートドライバ
２３ ゲートドライバ
２４ ゲートドライバ
３１ コントローラ
３２ コントローラ
３３ コントローラ
４１ フレームメモリ
４２ フレームメモリ
４３ フレームメモリ
５１ アプリケーションプロセッサ
６１ ストレージ
７１ 表示領域
７２ 表示領域
７３ 入力領域
７４ 表示領域
７５ 領域
８１ 表示部
８２ 表示部
８３ 入力部
８４ 表示部
８５ 入出力部
９１ イラスト
９２ 枠
９３ 枠
９４ スタイラス
１０１ コンピュータネットワーク
１０２ サーバー
１０３ 端末
１０４ 端末
１０５ 学校
１０６ 自宅
１０７ 充電器
１０８ 端末
４３１ メモリセル
４３２ メモリセル
４３３ メモリセル
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 酸化物半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１１Ｄ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 端子
５２１ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
７０２ 画素
７０５ 封止材
７２０ 機能層
７５０ 表示素子
７５１ 電極
７５１Ｅ 領域
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７５４Ｄ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子

Claims (10)

  1. 端末を有し、
    前記端末は、
    第１表示部と、
    第２表示部と、
    第１フレームメモリと、
    第２フレームメモリと、
    入力部と、を有し、
    前記第１フレームメモリは第１画像を記憶する機能を有し、
    前記第２フレームメモリは第２画像を記憶する機能を有し、
    前記第１表示部は前記第１画像を表示する機能を有し、
    前記第２表示部は前記第２画像を表示する機能を有し、
    前記第２画像は、第１利用者が前記入力部に手書きで入力した情報であり、
    前記端末は、前記第２画像をサーバーに送信する機能を有し、
    第２利用者は前記サーバーから前記第２画像を受け取ることを特徴とする学習支援システム。
  2. 請求項１において、
    前記第２画像は、前記第１利用者の学習記録であることを特徴とする学習支援システム。
  3. 請求項１において、
    前記第１表示部または前記第２表示部の一方は、有機ＥＬ素子を有し、
    前記第１表示部または前記第２表示部の他方は、反射型液晶素子を有することを特徴とする学習支援システム。
  4. 請求項１において、
    前記第１表示部の画素および前記第２表示部の画素は、チャネル形成領域に酸化物半導体を有するトランジスタを含むことを特徴とする学習支援システム。
  5. 請求項１において、
    前記第１フレームメモリおよび前記第２フレームメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを含むことを特徴とする学習支援システム。
  6. 第１表示部と、
    第２表示部と、
    第１フレームメモリと、
    第２フレームメモリと、
    入力部と、を有し、
    前記第１フレームメモリは第１画像を記憶する機能を有し、
    前記第２フレームメモリは第２画像を記憶する機能を有し、
    前記第１表示部は前記第１画像を表示する機能を有し、
    前記第２表示部は前記第２画像を表示する機能を有し、
    前記第２画像は、使用者が前記入力部に手書きで入力した情報であり、
    前記第２画像をサーバーに送信する機能を有することを特徴とする情報端末。
  7. 請求項６において、
    前記第２画像は、使用者の学習記録であることを特徴とする情報端末。
  8. 請求項６において、
    前記第１表示部または前記第２表示部の一方は、有機ＥＬ素子を有し、
    前記第１表示部または前記第２表示部の他方は、反射型液晶素子を有することを特徴とする情報端末。
  9. 請求項６において、
    前記第１表示部の画素および前記第２表示部の画素は、チャネル形成領域に酸化物半導体を有するトランジスタを含むことを特徴とする情報端末。
  10. 請求項６において、
    前記第１フレームメモリおよび前記第２フレームメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを含むことを特徴とする情報端末。
JP2016111534A 2016-06-03 2016-06-03 情報端末および学習支援システム Withdrawn JP2017219572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016111534A JP2017219572A (ja) 2016-06-03 2016-06-03 情報端末および学習支援システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016111534A JP2017219572A (ja) 2016-06-03 2016-06-03 情報端末および学習支援システム

Publications (2)

Publication Number Publication Date
JP2017219572A true JP2017219572A (ja) 2017-12-14
JP2017219572A5 JP2017219572A5 (ja) 2019-07-11

Family

ID=60657513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016111534A Withdrawn JP2017219572A (ja) 2016-06-03 2016-06-03 情報端末および学習支援システム

Country Status (1)

Country Link
JP (1) JP2017219572A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142092A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 液晶手写板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157026A (ja) * 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
JP2004062071A (ja) * 2002-07-31 2004-02-26 Meiko Network Japan:Kk インターネットを利用した教育管理システム
JP2006284861A (ja) * 2005-03-31 2006-10-19 Nintendo Co Ltd 手書き学習支援プログラムおよび手書き学習支援装置
JP2011141522A (ja) * 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2011151383A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013519913A (ja) * 2010-02-12 2013-05-30 サムスン エレクトロニクス カンパニー リミテッド 三つの表示部を有する端末のデータ運用方法及びそれを支援する端末
JP2015049353A (ja) * 2013-08-30 2015-03-16 株式会社ベネッセコーポレーション 情報処理装置、情報処理方法、及びプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157026A (ja) * 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
JP2004062071A (ja) * 2002-07-31 2004-02-26 Meiko Network Japan:Kk インターネットを利用した教育管理システム
JP2006284861A (ja) * 2005-03-31 2006-10-19 Nintendo Co Ltd 手書き学習支援プログラムおよび手書き学習支援装置
JP2011141522A (ja) * 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2011151383A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013519913A (ja) * 2010-02-12 2013-05-30 サムスン エレクトロニクス カンパニー リミテッド 三つの表示部を有する端末のデータ運用方法及びそれを支援する端末
JP2015049353A (ja) * 2013-08-30 2015-03-16 株式会社ベネッセコーポレーション 情報処理装置、情報処理方法、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142092A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 液晶手写板及其制造方法

Similar Documents

Publication Publication Date Title
US11256361B2 (en) Display device and operating method thereof
KR102528536B1 (ko) 표시 장치 및 그 동작 방법
KR102510459B1 (ko) 표시 장치
TWI743115B (zh) 顯示裝置及其工作方法
JP2017187759A (ja) 表示パネル、入出力パネル、情報処理装置
CN110192239A (zh) 显示装置及电子设备
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
KR20200098548A (ko) 표시 장치 및 전자 기기
TW201939122A (zh) 半導體裝置、顯示裝置、及電子裝置
CN109478883A (zh) 半导体装置
JP2017076125A (ja) 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
JP2017227895A (ja) 半導体装置、表示装置、および電子機器
JP2018072821A (ja) 表示装置およびその動作方法
KR102474313B1 (ko) 반도체 장치와 그 동작 방법 및 전자 기기
JP2017220234A (ja) 情報処理装置及びその表示方法
JP6975569B2 (ja) 半導体装置
JP7134608B2 (ja) 表示装置、表示モジュール及び電子機器
JP2018041073A (ja) 表示装置および電子機器
JP2017219572A (ja) 情報端末および学習支援システム
JP2018060587A (ja) 半導体装置、及び表示システム
JP2023055743A (ja) 電子機器
US12008975B2 (en) Display device and operating method thereof
WO2018042286A1 (ja) 表示装置およびその動作方法、ならびに電子機器
JP2018032030A (ja) 半導体装置、表示装置、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200904