TW201941439A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201941439A
TW201941439A TW108109937A TW108109937A TW201941439A TW 201941439 A TW201941439 A TW 201941439A TW 108109937 A TW108109937 A TW 108109937A TW 108109937 A TW108109937 A TW 108109937A TW 201941439 A TW201941439 A TW 201941439A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
oxide semiconductor
oxide
semiconductor layer
Prior art date
Application number
TW108109937A
Other languages
English (en)
Other versions
TWI683444B (zh
Inventor
山崎舜平
小山潤
三宅博之
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201941439A publication Critical patent/TW201941439A/zh
Application granted granted Critical
Publication of TWI683444B publication Critical patent/TWI683444B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明之一實施例之目的在製造一種具有高顯示品質與高可靠性之半導體裝置，其包括設於一基板上之一像素部分及一可高速操作之驅動器電路部分，該像素部分及該驅動器電路部分使用具良好電氣特性與高可靠性之電晶體作為切換元件。二個類型之電晶體形成於一驅動器電路部分及一像素部分中，其各使用一包括一結晶區設於一表面側上之氧化物半導體層以作為一主動層。電晶體之電氣特性可以藉由選擇閘極層之位置而選定，該位置決定通道之位置。因此，一包括一可高速操作之驅動器電路部分及一像素部分設於一基板上之半導體裝置即可製成。

Description

半導體裝置及其製造方法
本發明關於一種半導體裝置及其製造方法。
在本說明書中，一半導體裝置係指所有可以藉由使用半導體特徵而發揮功能之裝置類型，且一電光裝置(例如一液晶顯示裝置及一發光裝置)、一半導體電路、及一電子裝置皆為半導體裝置。
近年來，一種用於形成一電晶體之技術頗引人矚目，其係藉由使用一半導體薄膜形成於一具有一絕緣表面之基板上。電晶體已施加於廣範圍之電子裝置，例如IC或電光裝置，且使用作為影像顯示裝置中之切換元件的電晶體尤其發展迅速。
有些金屬氧化物已知為具有半導體特徵之材料。具有半導體特徵之金屬氧化物範例為氧化鎢、氧化錫、氧化銦、氧化鋅、及類似者。使用此一具有半導體特徵之金屬氧化物而形成一通道形成區之電晶體已屬習知(請參閱專 利文件1及專利文件2)。
再者，包括氧化物半導體在內之電晶體皆具有一高場效遷移率。因此，藉由使用該電晶體，即可形成一顯示裝置或類似者中之一驅動器電路。
[參考文件] [專利文件]
[專利文件1]日本公開專利申請案2007-123861
[專利文件2]日本公開專利申請案2007-96055
在形成複數個不同電路於一絕緣表面上之情況中，例如在形成一像素部分及一驅動器電路於一基板上之情況中，優異之切換特徵(例如高接通/斷開比)係像素部分用之一電晶體中所需要者，而高操作速度則為驅動器電路用之一電晶體中所需要者。特別是，隨著一顯示部分之清晰度變高，一顯示影像之寫入時間變短。因此，較佳為驅動器電路用之電晶體可以高速操作。顯示品質可以藉由增加長寬比來改善：較高之長寬比及高清晰度是相互矛盾的。
本發明之一實施例之目的在製造一種具有高顯示品質與高可靠性之半導體裝置，其包括一像素部分及一可高速操作之驅動器電路部分，係設於一基板上，該像素部分及該驅動器電路部分使用具良好電氣特性與高可靠性之電晶體作為切換元件。
本發明之一實施例關於一種半導體裝置，其中一包括 一電晶體在內之驅動器電路部分及一包括一電晶體在內之像素部分係形成於一基板上，及關於其製造方法。在半導體裝置中形成二個類型之電晶體，各包括一氧化物半導體層，其包括一結晶區設於一表面側上(在一表面部分中)。通道之位置係藉由選擇閘極層之位置而選定。更明確地說，以下結構可用於舉例說明。
本發明之一實施例之一種半導體裝置包括設於一基板上之一像素部分，其包括一第一電晶體，及一驅動器電路部分，其包括一第二電晶體。該第一電晶體包括一第一閘極層，其設於該基板上；一第一絕緣層，其設於該第一閘極層上且功能如同一閘極絕緣層；一第一氧化物半導體層，其設於該第一絕緣層上，該第一氧化物半導體層包括一結晶區且設於該第一氧化物半導體層之一表面部分中；一第一源極層與一第一汲極層，各與該第一氧化物半導體層之一部分重疊；及一第二絕緣層，其設於該第一源極層與該第一汲極層上，且與該第一氧化物半導體層之一部分接觸。該第二電晶體包括該第一絕緣層，其設於該基板上；一第二氧化物半導體層，其設於該第一絕緣層上，該第二氧化物半導體層包括一結晶區且設於該第二氧化物半導體層之一表面部分中；一第二源極層與一第二汲極層，各與該第二氧化物半導體層之一部分重疊；該第二絕緣層設於該第二源極層與該第二汲極層上，且與該第二氧化物半導體層之一部分接觸；及一第二閘極層，其設於該第二絕緣層上。
在上述半導體裝置中，該結晶區各包括奈米晶體，其c軸係朝向一與該第一氧化物半導體層之一表面或與該第二氧化物半導體層之一表面垂直之方向中。
上述半導體裝置可進一步包含一氧化物導電層，其設於該第二氧化物半導體層與該第二源極層之間；及一氧化物導電層，其設於該第二氧化物半導體層與該第二汲極層之間。
在上述半導體裝置中，該第二電晶體較佳使用於該驅動器電路部分之一移位元暫存器中。
就氧化物半導體層而言，可以使用一銦-錫-鎵-鋅-氧基氧化物半導體層，其係一四要素金屬氧化物；一銦-鎵-鋅-氧基氧化物半導體層、一銦-錫-鋅-氧基氧化物半導體層、一銦-鋁-鋅-氧基氧化物半導體層、一錫-鎵-鋅-氧基氧化物半導體層、一鋁-鎵-鋅-氧基氧化物半導體層、或一錫-鋁-鋅-氧基氧化物半導體層，其係一三要素金屬氧化物；或一銦-鋅-氧基氧化物半導體層、一錫-鋅-氧基氧化物半導體層、一鋁-鋅-氧基氧化物半導體層、一鋅-鎂-氧基氧化物半導體層、一錫-鎂-氧基氧化物半導體層、或一銦-鎂-氧基氧化物半導體層，其係一二要素金屬氧化物；或一銦-氧基氧化物半導體層、一錫-氧基氧化物半導體層、或一鋅-氧基氧化物半導體層。再者，SiO2可包含在上述氧化物半導體層內。
就氧化物半導體層而言，可以使用一由InMO3(ZnO) m (m>0)表示之薄膜。在此，M表示一或多個選自鎵、鋁、 錳、及鈷之金屬元素。例如，M可為鎵、鎵與鋁、鎵與錳、鎵與鈷、或類似者。一以InMO3(ZnO) m (m>0)表示成份且其中包括至少鎵以作為M之氧化物半導體係指銦-鎵-鋅-氧基氧化物半導體，且其薄膜亦指一銦-鎵-鋅-氧基薄膜。
就氧化物半導體層而言，其使用一快速熱退火(RTA)法或類似者在一短時間之高溫下進行脫水或脫氫。透過此加熱步驟，氧化物半導體層之一表面部分即包括一結晶區，係由包括奈米晶體在內之微晶體群組成，且氧化物半導體層之其餘部分呈非晶性或由非晶態與微晶體之一混合物構成，其中一非晶性區係以微晶體點綴其間，或由微晶體群組成。
藉由使用本發明實施例之一電晶體，一半導體裝置可以藉由形成一像素部分及一驅動器電路部分於一基板上並使用一電致發光(EL)元件、一液晶元件、一電泳元件、或類似者製成。
應該注意的是本說明書中之一閘極層不僅指一閘極，也指一閘極佈線之一部分或全部。閘極佈線係一用於將至少一電晶體之一閘極電氣連接於另一電極或另一佈線之佈線，及其意指例如包括一設在一顯示裝置中之掃描線。
再者，一源極層不僅指一源極，也指一源極佈線之一部分或全部。源極佈線係一用於將至少一電晶體之一源極電氣連接於另一電極或另一佈線之佈線。在一顯示裝置中之一信號線電氣連接於一源極之情況中，源極佈線意指包 括信號線。
再者，一汲極層不僅指一汲極，也指一汲極佈線之一部分或全部。汲極佈線係一用於將至少一電晶體之一汲極電氣連接於另一電極或另一佈線之佈線。在一顯示裝置中之一信號線電氣連接於一汲極之情況中，汲極佈線意指例如包括信號線。
在本說明書、申請專利範圍、圖式、及類似者中，由於一電晶體之一源極與一汲極可以依據電晶體之結構、操作狀態、及類似者而交換，故其難以界定何者為源極或汲極。因此，在本說明書、申請專利範圍、圖式、及類似者中，從源極與汲極隨意選出之一端點即稱為源極與汲極之其中一者，而另一端點則稱為源極與汲極之另一者。
應該注意的是本說明書中之一發光裝置係指一影像顯示裝置、一發光裝置、或一光源(包括一照明裝置)。此外，發光裝置在其範疇內包括以下模組之任一者：一模組，供一連接器(例如一撓性印刷電路(FPC))、一捲帶式自動接合(TAB)帶、或一捲帶式載具封裝(TCP)接附至一發光裝置；一模組，具有一TAB帶或一TCP，其端部備有一印刷佈線板；及一模組，具有一直接安裝在一基板上之積體電路(IC)，利用一玻璃覆晶基板(COG)法在該基板上形成發光元件。
應該注意的是序號如”第一”及”第二”係為了方便而使用。因此，其並不表示步驟之順序、諸層之堆疊順序、及具體說明本發明之特定名稱。
藉由本發明之一實施例，即可製成一種半導體裝置，其中一可高速操作之驅動器電路部分及一像素部分係形成於一基板上。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
16‧‧‧佈線
17‧‧‧佈線
21‧‧‧輸入端點
22‧‧‧輸入端點
23‧‧‧輸入端點
24‧‧‧輸入端點
25‧‧‧輸入端點
26‧‧‧輸出端點
27‧‧‧輸出端點
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
51‧‧‧電力供給線
52‧‧‧電力供給線
53‧‧‧閘極絕緣層
61‧‧‧週期
62‧‧‧週期
63‧‧‧週期
64‧‧‧週期
65‧‧‧週期
400‧‧‧基板
402‧‧‧絕緣層
403‧‧‧氧化物半導體膜
404a‧‧‧氧化物半導體層
404b‧‧‧氧化物半導體層
405a‧‧‧結晶區
405b‧‧‧結晶區
411‧‧‧端點
412‧‧‧連接電極
414‧‧‧端點
415‧‧‧導電層
416‧‧‧電極層
418‧‧‧導電層
421‧‧‧閘極層
428‧‧‧絕緣層
440‧‧‧電晶體
442‧‧‧連接電極層
450‧‧‧電晶體
451‧‧‧閘極層
455a‧‧‧源極層
455b‧‧‧汲極層
455c‧‧‧源極層
455d‧‧‧汲極層
460‧‧‧電晶體
470‧‧‧電晶體
480‧‧‧氧化物導電層
482‧‧‧金屬導電膜
484a‧‧‧源極層
484b‧‧‧汲極層
486a‧‧‧氧化物導電層
486b‧‧‧氧化物導電層
486c‧‧‧源極層
486d‧‧‧汲極層
580‧‧‧基板
581‧‧‧電晶體
583‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧孔穴
595‧‧‧填料
596‧‧‧基板
1000‧‧‧行動電話
1001‧‧‧殼體
1002‧‧‧顯示部分
1003‧‧‧操作鍵
1004‧‧‧外接埠
1005‧‧‧喇叭
1006‧‧‧麥克風
2600‧‧‧電晶體基板
2601‧‧‧相對基板
2602‧‧‧密封材料
2603‧‧‧像素部分
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧佈線電路部分
2609‧‧‧撓性佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書閱讀器
2701‧‧‧殼體
2703‧‧‧殼體
2705‧‧‧顯示部分
2707‧‧‧顯示部分
2711‧‧‧鉸鏈葉
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧喇叭
4001‧‧‧基板
4002‧‧‧像素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端點電極
4016‧‧‧端點電極
4018‧‧‧FPC
4019‧‧‧異方性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔件
4040‧‧‧導電層
4042‧‧‧導電層
4501‧‧‧基板
4502‧‧‧像素部分
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧電晶體
4510‧‧‧電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接端點電極
4516‧‧‧端點電極
4517‧‧‧電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧異方性導電膜
4520‧‧‧間隔物
4540‧‧‧導電層
4544‧‧‧絕緣層
5300‧‧‧基板
5301‧‧‧像素部分
5302‧‧‧掃描線驅動器電路
5303‧‧‧掃描線驅動器電路
5304‧‧‧信號線驅動器電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電力供給線
6408‧‧‧共同電極
7001‧‧‧電晶體
7002‧‧‧發光元件
7003‧‧‧電極
7004‧‧‧EL層
7005‧‧‧電極
7009‧‧‧間隔物
7010‧‧‧基板
7011‧‧‧驅動電晶體
7012‧‧‧發光元件
7013‧‧‧電極
7014‧‧‧EL層
7015‧‧‧電極
7016‧‧‧遮光膜
7017‧‧‧導電膜
7019‧‧‧間隔物
7020‧‧‧基板
7021‧‧‧驅動電晶體
7022‧‧‧發光元件
7023‧‧‧電極
7024‧‧‧EL層
7025‧‧‧電極
7027‧‧‧導電膜
7029‧‧‧間隔物
7030‧‧‧閘極絕緣層
7031‧‧‧氧化物絕緣層
7032‧‧‧絕緣層
7033‧‧‧濾色層
7034‧‧‧覆蓋層
7035‧‧‧保護絕緣層
7040‧‧‧閘極絕緣層
7041‧‧‧氧化物絕緣層
7042‧‧‧絕緣層
7043‧‧‧濾色層
7044‧‧‧覆蓋層
7045‧‧‧保護絕緣層
7051‧‧‧氧化物絕緣層
7052‧‧‧保護絕緣層
7053‧‧‧平坦絕緣層
7055‧‧‧絕緣層
9400‧‧‧通信裝置
9401‧‧‧殼體
9402‧‧‧操作鍵
9403‧‧‧外輸入端點
9404‧‧‧麥克風
9405‧‧‧喇叭
9406‧‧‧發光部分
9410‧‧‧顯示裝置
9411‧‧‧殼體
9412‧‧‧顯示部分
9413‧‧‧操作鍵
9600‧‧‧電視機組
9601‧‧‧殼體
9603‧‧‧顯示部分
9605‧‧‧架台
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧殼體
9703‧‧‧顯示部分
9881‧‧‧殼體
9882‧‧‧顯示部分
9883‧‧‧顯示部分
9884‧‧‧喇叭部分
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部分
9887‧‧‧連接終端
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧殼體
9893‧‧‧接頭部分
9900‧‧‧吃角子老虎
9901‧‧‧殼體
9903‧‧‧顯示部分
圖1A至1E係截面圖，表示本發明之一實施例；圖2A至2D係截面製程圖，表示本發明之一實施例；圖3A至3C係電路圖，表示一移位暫存器之結構；圖4A及4B分別係移位暫存器之電路圖及操作時序圖；圖5A至5D係示意圖，表示一脈衝輸出電路之操作情形；圖6A至6D係示意圖，表示一脈衝輸出電路之操作情形；圖7A及7B係示意圖，各表示一脈衝輸出電路之操作情形；圖8A及8B係半導體裝置之方塊圖；圖9A及9B表示一信號線驅動器電路之結構；圖10A1及10B1係截面圖，及圖10A2及10B2係平面圖，表示本發明之一實施例；圖11A1及11A2係截面圖，及圖11B係平面圖，各表示本發明之一實施例；圖12係截面圖，表示本發明之一實施例； 圖13係截面圖，表示本發明之一實施例；圖14表示一半導體裝置中之一像素之等效電路；圖15A至15C係截面圖，各表示本發明之一實施例；圖16A及16B分別係截面圖及平面圖，揭示本發明之一實施例；圖17A及17B各表示電子紙之一使用模式範例；圖18係外觀圖，表示一電子書閱讀器範例；圖19A及19B係外觀圖，分別表示一電視機組及一數位相框範例；圖20A及20B係外觀圖，分別表示遊戲機範例；圖21A及21B係外觀圖，分別表示行動電話範例；圖22係一反向交錯電晶體之縱向截面圖，其中使用一氧化物半導體；圖23A表示沿圖22中之A-A’所取之能量帶圖(概略圖)，其中源極之電位與汲極之電位相同(VD=0)，及圖23B表示沿圖22中之A-A’所取之能量帶圖(概略圖)，其中正電位係相關於源極而施加於汲極(VD>0)；圖24表示真空度與一金屬功函(φM)之間之一關係，及真空度與一氧化物半導體電子親和力(χ)之間之一關係；圖25表示沿圖22中之B-B’所取之能量帶圖(概略圖)，其中閘極電壓為0V；及圖26A表示沿圖22中之B-B’所取之能量帶圖(概略 圖)，其中一正電位(VG>0)施加於一閘極(GE1)，及圖26B表示沿圖22中之B-B’所取之能量帶圖(概略圖)，其中一負電位(VG<0)施加於閘極(GE1)。
文後，本發明之實施例將參考附圖詳細說明。惟，本發明並不侷限於以下之說明，習於此技術者很容易瞭解到本文內所揭露之模式及細節可用多種方式修改。因此，本發明不應被解釋為拘限於以下實施例之說明。應該注意的是在本說明書之圖中之共同部分及具有一相似功能之部分皆以相同參考編號表示，且其說明即不予以贅述。
(實施例1)
在此實施例中，作為本發明實施例之一種半導體裝置及一種半導體裝置製造方法將參考圖1A至1E揭述於後。圖1E揭示具有不同結構製成於一基板上之二電晶體440、450之截面結構範例。圖1E中所示之電晶體440具有一俗稱通道蝕刻型結構之底閘極結構，及電晶體450具有一頂閘極結構。
設於一像素中之電晶體440係在一具有一絕緣表面之基板400上包括一閘極層451、一具有一閘極絕緣層功能之第一絕緣層402、一包括一通道形成區之氧化物半導體層404b、一源極層455c、及一汲極層455d。一第二絕緣層428設置以覆蓋電晶體440並與氧化物半導體層404b 之一部分接觸。
儘管設於像素中之電晶體440在此具有一單閘結構，電晶體440可具有一多閘結構或一雙閘結構，其中一閘極層設於一通道形成區上且一絕緣膜夾置於其間，及必要時另一閘極層設於通道形成區下且一絕緣膜夾置於其間。
源極層455c與汲極層455d設於氧化物半導體層404b上，使得源極層455c之一部分與汲極層455d之一部分皆重疊於氧化物半導體層404b。氧化物半導體層404b重疊於閘極層451且第一絕緣層402夾置於其間。設於像素中之電晶體440之通道形成區係氧化物半導體層404b中之一區域，其位於一與源極層455c接觸之區域及一與汲極層455d接觸之區域之間、接觸於第一絕緣層402、及重疊於閘極層451。
當電晶體440中之閘極層451、源極層455c、及汲極層455d係使用一透光性導電膜形成時，即可達成一具有高長寬比之半導體裝置。就一透光性材料而言，可以使用一透射可見光之導電性材料，例如，一銦-錫-氧基氧化導電性材料、一銦-錫-鋅-氧基氧化導電性材料、一銦-鋁-鋅-氧基氧化導電性材料、一錫-鎵-鋅-氧基氧化導電性材料、一鋁-鎵-鋅-氧基氧化導電性材料、一錫-鋁-鋅-氧基氧化導電性材料、一銦-鋅-氧基氧化導電性材料、一錫-鋅-氧基氧化導電性材料、一鋁-鋅-氧基氧化導電性材料、一銦-氧基氧化導電性材料、一錫-氧基氧化導電性材料、或一鋅-氧基氧化導電性材料。在使用一濺鍍法之情況 下，可以使用一含有較大於或等於2重量百分比(wt%)且較小於或等於10重量百分比(wt%)SiO2之靶材執行沉積，使得透光性導電膜可以包括SiOx(X>0)且呈非晶性。
設於一驅動器電路中之電晶體450係在具有一絕緣表面之基板400上包括第一絕緣層402、一包括一通道形成區之氧化物半導體層404a、一源極層455a、一汲極層455b、具有一閘極絕緣層功能之第二絕緣層428、及一閘極層421。
電晶體450之閘極層421、源極層455a、及汲極層455b(包括一與這些層形成於相同層中之佈線)係使用一金屬材料形成，例如鋁、鉻、銅、鉭、鈦、鉬、或鎢，或一含有上述金屬材料之合金材料。再者，可以使用一結構，其中一層高熔點金屬(例如鉻、鉭、鈦、鉬、或鎢)堆疊於一金屬層鋁、銅、或類似者之一或二側上。更有甚者，可以使用鋁膜，且添加一防止鋁膜中產生凸起或鬚狀之元素，例如矽、鈦、鉭、鎢、鉬、鉻、釹、鈧、或釔，造成耐熱性改善。
源極及汲極(包括一與這些層形成於相同層中之佈線)可使用一導電性金屬氧化物形成。就一導電性金屬氧化物而言，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金、一氧化銦-氧化鋅(In2O3-ZnO)合金、或是可供矽或氧化矽添加之金屬氧化物。
源極層455a及汲極層455b設於氧化物半導體層404a 上，使得源極層455a之一部分與汲極層455b之一部分皆重疊於氧化物半導體層404a。氧化物半導體層404a重疊於閘極層421且第二絕緣層428夾置於其間。設於驅動器電路部分中之電晶體450之通道形成區係位於一與氧化物半導體層404a之源極層455a接觸的區域及一與氧化物半導體層404a之汲極層455b接觸之區域之間、接觸於第二絕緣層428、及重疊於閘極層421。
就氧化物半導體層而言，可以使用一銦-錫-鎵-鋅-氧基氧化物半導體層，其係一四要素金屬氧化物；一銦-鎵-鋅-氧基氧化物半導體層、一銦-錫-鋅-氧基氧化物半導體層、一銦-鋁-鋅-氧基氧化物半導體層、一錫-鎵-鋅-氧基氧化物半導體層、一鋁-鎵-鋅-氧基氧化物半導體層、或一錫-鋁-鋅-氧基氧化物半導體層，其係一三要素金屬氧化物；或一銦-鋅-氧基氧化物半導體層、一錫-鋅-氧基氧化物半導體層、一鋁-鋅-氧基氧化物半導體層、一鋅-鎂-氧基氧化物半導體層、一錫-鎂-氧基氧化物半導體層、或一銦-鎂-氧基氧化物半導體層，其係一二要素金屬氧化物；或一銦-氧基氧化物半導體層、一錫-氧基氧化物半導體層、或一鋅-氧基氧化物半導體層。再者，SiO2可包含在上述氧化物半導體層內。
就氧化物半導體層而言，可以使用一由InMO3(ZnO) m (m>0)表示之薄膜。在此，M表示一或多個選自鎵、鋁、錳、及鈷之金屬元素。例如，M可為鎵、鎵與鋁、鎵與錳、鎵與鈷、或類似者。一以InMO3(ZnO) m (m >0)表示成份且其中包括至少鎵以作為M之氧化物半導體係指銦-鎵-鋅-氧基氧化物半導體，且其薄膜亦指一銦-鎵-鋅-氧基薄膜。
就氧化物半導體層而言，其使用一快速熱退火(RTA)法或類似者在一短時間之高溫下進行脫水或脫氫。此加熱過程使氧化物半導體層之一表面部分具有一結晶區，包括粒度較大於或等於1奈米且較小於或等於20奈米之所謂奈米晶體，而氧化物半導體層之其餘部分呈非晶性或由非晶態與微晶體之一混合物構成，其中一非晶性區係以微晶體點綴其間。應該注意的是奈米晶體之上述尺寸僅為一範例，本發明不應被解釋為拘限於上述範圍內。
藉由使用一具有此一結構之氧化物半導體層，由於水氣進入表面部分或氧從表面部分消失而造成一n型變化所致之電氣特性惡化即可以避免，因為有一包括奈米晶體在內之濃密結晶區存在於表面部分中。在底閘極電晶體440中，氧化物半導體層之表面部分係位元於通道之相對立側上；據此，在防止氧化物半導體層變成一n型上同樣有效於抑制一寄生通道之產生。再者，因結晶區而增加導電率之表面部分與源極層或汲極層之間之接觸電阻可以減小。
氧化物半導體層之表面部分中之結晶區包括晶粒，其中c軸係朝向一與氧化物半導體層之一表面實質呈垂直之方向中。例如，在使用一銦-鎵-鋅-氧基氧化物半導體材料之情況下，結晶區中之In2Ga2ZnO7晶粒之c軸即朝向一與氧化物半導體層之表面實質呈垂直之方向中。例如，在 一銦-鎵-鋅-氧基氧化物半導體材料使用於氧化物半導體層之情況下，奈米晶體係配置使得In2Ga2ZnO7晶粒之c軸朝向一與一基板平面(或氧化物半導體層之表面)實質呈垂直之方向中，藉此使電晶體中流動之電流之方向為In2Ga2ZnO7晶粒之b軸方向(或a軸方向)。
應該注意的是結晶區可包括一非該晶粒之部分。晶粒之結晶體結構不限於上述結構，且結晶區可包括另一結構之晶粒。例如，在使用一銦-鎵-鋅-氧基氧化物半導體材料之情況下，除了In2Ga2ZnO7晶粒外，另可包括InGaZnO4晶粒。
文後，電晶體440、450在一基板上之製造過程將參考圖1A至1E說明於後。
首先，一導電膜形成於具有一絕緣表面之基板400上及一第一光刻步驟執行於其上，使得閘極層451形成。此時，較佳執行蝕刻使閘極層451之至少一端部呈漸縮形，以防止斷接。
應該注意的是一抗蝕遮罩可以利用一噴墨法形成。抗蝕遮罩利用一噴墨法之形成方式不需要光罩；因此，製造成本得以降低。毋須贅言，一噴墨法不僅可施加於第一光刻步驟，也可施加於另一光刻步驟。
就基板400而言，以下基板之任一者皆可使用：利用一熔製法或一浮製法以鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃、或類似者形成之非鹼性玻璃基板；陶瓷基板；具有足以承受本製造過程之製程溫度的耐熱性之 塑膠基板；及類似者。另者，一在表面上設有一絕緣膜之金屬基板(例如一不銹鋼合金基板)也可以使用。
應該注意的是就上述基板而言，可以使用一由絕緣物構成之基板(例如一陶瓷基板、石英基板、或一藍寶石基板)。另者，結晶化玻璃或類似者也可以使用。
較佳使用一透光性氧化物導電層形成閘極層451，以改善像素部分之長寬比。例如，氧化銦、氧化銦與氧化錫之一合金、氧化銦-氧化鋅之一合金、氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵、或類似者皆可用於氧化物導電層。
就用於形成閘極層451之導電膜而言，其可以使用一薄膜，包括一選自鋁、鉻、鉭、鈦、鉬、及鎢之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者於組合中之合金，一包括上述薄膜之堆疊膜，或類似者。
一使用作為一底膜之絕緣層可設於基板400與閘極層451之間。底膜具有一防止雜質元素從基板400擴散之功能，及可形成具有一單層結構或一堆疊結構，其包括一氮化矽膜、一氧化矽膜、一氮氧化矽膜、及一氧氮化矽膜之一或多者。
接著，第一絕緣層402形成於閘極層451上。就第一絕緣層402而言，可以使用由一化學汽相沉積(CVD)法、一濺鍍法、或類似者形成之氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉭、及類似者之任一者之一單 層膜或一堆疊膜。第一絕緣層402之厚度較大於或等於50奈米且較小於或等於250奈米。應該注意的是第一絕緣層402在功能上有如電晶體440中之一閘極絕緣層並且有如電晶體450中之一底絕緣層。
第一絕緣層402也可以使用一高密度電漿設備形成。在此，一高密度電漿設備係指一可達到較高於或等於1×1011/cm3電漿密度之設備。例如，電漿係藉由施加一較高於或等於3Kw且較低於或等於6Kw之微波功率而產生，以形成第一絕緣層402。
一矽烷(SiH4)、氧化亞氮(N2O)、及一稀有氣體在一較高於或等於10Pa且較低於或等於30Pa壓力下，被導送入一容室內作為一源氣體，以產生高密度電漿，使得一絕緣層形成於一具有一絕緣表面之基板上(例如一玻璃基板)。隨後，一矽烷氣體之供給可以停止，且氧化亞氮(N2O)及一稀有氣體可導送入而不曝露於空氣，以在絕緣層之一表面上執行電漿處理。藉由導入氧化亞氮(N2O)及一稀有氣體而在絕緣層表面上執行之電漿處理係至少在絕緣層形成之後才執行。透過上述製程形成之絕緣層具有一小厚度且其係一確實可靠之絕緣層，即使是其厚度小於例如100奈米。
在形成第一絕緣層402時，被導送入容室中之一矽烷(SiH4)-氧化亞氮(N2O)流動比係在1：10至1：200範圍內。此外，就導送入容室中之一稀有氣體而言，可以使用氦、氬、氪、氙、或類似者。特別是使用價廉之氬為佳。
此外，由於使用高密度電漿設備形成之絕緣層可具有均一厚度，所以絕緣層可具有優異之階梯覆蓋率。再者，藉由高密度電漿設備，一薄絕緣膜之厚度可作精確控制。
透過上述製程形成之絕緣層顯著不同於使用習知平行板PCVD設備形成之絕緣層。在使用相同蝕刻劑而相互比較蝕刻率之情況下，透過上述製程形成之絕緣層之蝕刻率係比使用習知平行板PCVD設備形成之絕緣層者大或等於10%或者大或等於20%。因此，使用高密度電漿設備形成之絕緣層可說是一厚膜。
另者，一藉由CVD法而以一有機矽烷氣體形成之氧化矽層可以使用作為第一絕緣層402。就一有機矽烷氣體而言，可以使用一含矽之化合物，例如正矽酸乙酯(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)、或三(二甲氨基)矽烷(化學式：SiH(N(CH3)2)3)。
另者，第一絕緣層402可以使用鋁、釔、或鉿之氧化物、氮化物、氧氮化物、及氮氧化物之其中一類型；或一包括上述類型之至少二或多者在內的化合物形成。
應該注意的是在本說明書中，氧氮化物係指一含有氧原子多於氮原子之物質及氮氧化物係指一含有氮原子多於氧原子之物質。例如，一「氧氮化矽膜」係指一含有氧原子多於氮原子之薄膜，且當其利用盧瑟福背散射光譜 (RBS)及氫前向散射(HFS)測量時含有氧、氮、矽、及氫之濃度範圍分別為50atomic%至70atomic%、0.5atomic%至15atomic%、25atomic%至35atomic%、及0.1atomic%至10atomic%。再者，一「氮氧化矽膜」係指一含有氮原子多於氧原子之薄膜，且當其利用RBS及HFS測量時含有氧、氮、矽、及氫之濃度範圍分別為5atomic%至30atomic%、20atomic%至55atomic%、25atomic%至35atomic%、及10atomic%至30atomic%。應該注意的是，當氧氮化矽膜或氮氧化矽膜中所含之總原子數定義為100atomic%時，氧、氮、矽、及氫之百分比即在上述範圍內。
接著，在第一絕緣層402上，一氧化物半導體膜403形成至一大於或等於5奈米且小於或等於200奈米之厚度，較佳為大於或等於10奈米且小於或等於20奈米(參閱圖1A)。
應該注意的是在氧化物半導體膜403形成之前，在第一絕緣層402之一表面上的灰塵較佳藉由逆濺鍍去除，其中導送入一氬氣並產生電漿。逆濺鍍係指一種不施加電壓至一靶材側，而是在一氬氣環境中使用一RF電源供施加電壓至一基板側，以在基板附近產生電漿而調整一表面。應該注意的是若不使用一氬氣環境，則可改用一氮氣環境、一氦氣環境、或類似者。另者，也可以使用一供氧、N2O、或類似者添加入之氬氣環境。更有甚者，也可以使用一供Cl2、CF4、或類似者添加入之氬氣環境。在逆濺鍍 後，氧化物半導體膜形成且未曝露於空氣，藉此防止灰塵或水氣吸附至第一絕緣層402與氧化物半導體膜403之間之一介面。
就氧化物半導體膜而言，下列氧化物半導體膜之任一者皆可使用：一銦-鎵-鋅-氧基氧化物半導體膜；一銦-錫-鋅-氧基氧化物半導體膜；一銦-鋁-鋅-氧基氧化物半導體膜、一錫-鎵-鋅-氧基氧化物半導體膜；一鋁-鎵-鋅-氧基氧化物半導體膜；一錫-鋁-鋅-氧基氧化物半導體膜；一銦-鋅-氧基氧化物半導體膜；一錫-鋅-氧基氧化物半導體膜；一鋁-鋅-氧基氧化物半導體膜；一銦-氧基氧化物半導體膜；一錫-氧基氧化物半導體膜；及一鋅-氧基氧化物半導體膜。氧化物半導體膜可在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。在使用一濺鍍法之情況下，薄膜沉積可以使用一含有大於或等於2wt%且小於或等於10wt% SiO2之靶材執行且用於抑制結晶化之SiOx(x>0)可包含在氧化物半導體膜中。
在此，薄膜之形成係使用一靶材執行，以供形成一包括銦、鎵、及鋅(In2O3：Ga2O3：ZnO之組成比=1：1：1[莫耳比]或In2O3：Ga2O3：ZnO=1：1：2[莫耳比])在內之氧化物半導體，且其條件如下：一基板與一靶材之間之距離為100毫米，壓力為0.6Pa，直流(DC)電力供給為0.5kW，及周圍環境為氧(氧氣流之比例為100%)。應該注意的是以一脈衝直流(DC)電源為佳，因為薄膜形成時產生之粉末物(亦 指顆粒或灰塵)可以減少且薄膜厚度分佈得以均一。在此實施例中，就氧化物半導體膜而言，一具有15奈米厚度之銦-鎵-鋅-氧基薄膜係使用一靶材而以一濺鍍法形成，以形成一銦-鎵-鋅-氧基氧化物半導體。
氧化物半導體膜較佳具有一大於或等於5奈米且小於或等於30奈米厚度。應該注意的是氧化物半導體膜之適當厚度係依據材料而改變；因此，厚度可依據材料而適度決定。
此外，氧化物半導體膜較佳為連續地形成於第一絕緣層402上。此處所用之多容室濺鍍設備係備有矽或氧化矽(人造石英)之靶材，該靶材用於形成一氧化物半導體膜。備有靶材以供形成一氧化物半導體膜之沉積室至少備有一低溫幫浦(cryopump)，以作為一抽真空單元。應該注意的是一渦輪分子幫浦可以替代低溫幫浦，且一冷凝器可設置於渦輪分子幫浦之入口上方，以利吸收水氣或類似者。
從利用低溫幫浦抽真空之沉積室處，將一氫原子、一含有氫原子之化合物(例如H2O)、一碳原子、一含有碳原子之化合物、及類似者去除，藉此使沉積室中形成之氧化物半導體膜中之一雜質濃度得以減低。
氧化物半導體膜可在基板加熱狀態中形成。此時，基板係以高於或等於100℃且低於或等於600℃加熱，較佳為高於或等於200℃且低於或等於400℃。藉由在沉積期間加熱基板，氧化物半導體膜中之雜質濃度可以減低。
一濺鍍法之範例包括一RF濺鍍法(其中一高頻率電源 使用作為一濺鍍電源)、一DC濺鍍法(其中使用一直流電源)、及一脈衝DC濺鍍法(其中一偏壓以脈衝方式施加)。一RF濺鍍法主要使用在形成一絕緣膜之情況中，及一DC濺鍍法主要使用在形成一金屬導電膜之情況中。
此外，亦有一多源濺鍍設備，其中有複數個不同材料之靶材可供設定。使用多源濺鍍設備時，不同材料之薄膜可在同一容室中堆疊，或者複數種材料之薄膜可以藉由同時放電而在同一容室中形成。
此外，一濺鍍設備備有一設於容室中之磁性系統且其用於磁電管濺鍍，及一用於ECR濺鍍之濺鍍設備，其中使用藉由微波產生之電漿，而不使用輝光放電。
再者，就一使用濺鍍之沉積方法而言，亦有一反應性濺鍍法，其中一靶材及一濺鍍氣體成分係在沉積期間彼此呈化學反應，以形成其一化合物之薄膜，及一偏壓濺鍍法，其中一電壓亦在沉積期間施加於一基板。
接著，透過一第二光刻步驟以形成一抗蝕遮罩。隨後，蝕刻銦-鎵-鋅-氧基薄膜。蝕刻時，例如有機酸(例如檸檬酸或草酸)可以使用作為一蝕刻劑。藉由執行蝕刻使得氧化物半導體層404a、404b之端部呈漸縮形，即可防止一佈線因階級形狀所致之斷裂。應該注意的是此處之蝕刻並不限於濕式蝕刻，且乾式蝕刻亦可使用。
接著，執行氧化物半導體層404a、404b之脫水或脫氫。用於脫水或脫氫之第一熱處理可以在一惰性氣體環境中透過RTA處理，使用電阻加熱、燈光照射、或類似者 執行，其溫度係較高於或等於500℃且較低於或等於750℃(或是一較低於或等於一玻璃基板之應變點溫度)且大約一分鐘至十分鐘，較佳為650℃且大約多於或等於三分鐘及少於或等於六分鐘。藉由一RTA法，脫水或脫氫可在短時間內執行；因此，該處理甚至可在較高於一玻璃基板之應變點溫度下執行。應該注意的是熱處理之時序並不限於此時序且其可以執行多次，例如在一光刻步驟或一沉積步驟之前或之後。
應該注意的是在本說明書中，在一惰性氣體(例如氮氣)或一稀有氣體環境中之熱處理係指用於脫水或脫氫之熱處理。在本說明書中，脫氫並非指熱處理僅消除H2，為了方便起見，脫水或脫氫也指H、OH、及類似者之消除。
重要的是在用於脫水或脫氫之同一熔爐中，溫度是從氧化物半導體層進行脫水或脫氫時之加熱溫度T降低，藉由氧化物半導體層避免曝露於空氣，以防止水或氫進入氧化物半導體層。當一電晶體使用一藉由在缺氧狀態中透過脫水或脫氫將一氧化物半導體層變成一低電阻之氧化物半導體層而取得之i型氧化物半導體層，亦即一n型(例如n-型或n+型)氧化物半導體層，及藉由透過氧之供給將低電阻之氧化物半導體層變成一高電阻之氧化物半導體層時，電晶體之臨限電壓可為正，以達成一具有俗稱正常斷開特徵之切換元件。較佳為一顯示裝置之一電晶體中之一通道係在一盡可能接近於0伏之正臨限電壓形成。如果電 晶體之臨限電壓為負，電晶體傾向於正常接通型；易言之，電流流動於源極與汲極之間，即使是在閘電壓為0伏時。在一主動式矩陣顯示裝置中，包括在一電路內之一電晶體之電氣特性很重要，並且顯示裝置之性能取決於電氣特性。在電晶體之電氣特性中，臨限電壓(Vth)特別重要。在臨限電壓大或在負側的情況下，則即使場效遷移率高，仍難以控制電路。在一電晶體具有一大臨限電壓及臨限電壓之一大絕對值的情況下，該電晶體將無法像電晶體一樣執行一切換功能，而且在電晶體以低電壓驅動時其可能成為一負載。在一n通道電晶體之例子中，有必要僅在一正電壓被施加作為一閘電壓後，一通道才形成且一汲極電流流動。對於一使用在電路中之電晶體而言，其一通道是在驅動電壓升高後才形成之一電晶體及其一通道形成且汲極電流在即使負電壓施加時仍會流動之一電晶體並不適合。
此外，當溫度從加熱溫度T降低時，氣體環境可切換至一與溫度上升至加熱溫度T時不同之氣體環境。例如，冷卻可以使用同一用於脫水或脫氫之熔爐執行，同時熔爐被填注高純度氧氣、高純度N2O氣體、或超乾燥空氣(具有一-40℃或更低之露點，較佳為-60℃或更低)且不曝露於空氣。
應該注意的是在第一熱處理中，水、氫、及類似者較佳為不含於該環境中。另者，送入一熱處理設備內之一稀有氣體之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低， 較佳為0.1ppm或更低)。
在一惰性氣體環境下執行熱處理之情況中，一氧化物半導體層藉由熱處理而變成一缺氧之氧化物半導體層，成為一低電阻之氧化物半導體層，亦即一n型(例如n-型)氧化物半導體層。隨後，氧化物半導體層之缺氧部分則藉由一與氧化物半導體層接觸之氧化物絕緣層之形成而獲補償。因此，氧化物半導體層成為i型；亦即，氧化物半導體層變成一高電阻之氧化物半導體層。據此，可以形成一具有良好電氣特性之極可靠電晶體。
在上述條件下充分脫水或脫氫之氧化物半導體層中，即使是已脫水或脫氫之氧化物半導體層之溫度升高至450℃，熱脫附分析儀(TDS)中並未偵測到在顯示水氣釋出之光譜中較高於或等於250℃且較低於或等於300℃等二峰值周圍有至少一峰值。
應該注意的是氧化物半導體層404a及氧化物半導體層404b各為一非晶性層，其在氧化物半導體膜403之形成階段時有許多懸空鍵。透過一用於脫水或脫氫之第一加熱步驟，接近於彼此之懸空鍵即鍵合，使得諸氧化物半導體層可具有一有序之非晶性結構。當依序進行時，氧化物半導體層404a、404b即由非晶態與微晶體之一混合物構成，其中一非晶性區係以微晶體點綴其間，或由非晶態構成。一包括奈米晶體之結晶區405a及一包括奈米晶體之結晶區405b形成於氧化物半導體層404a及氧化物半導體層404b之表面部分中(參閱圖1B)。氧化物半導體層404a 及氧化物半導體層404b之其餘部分成為非晶性或者由非晶態與微晶體之一混合物構成，其中一非晶性區係以微晶體點綴其間。應該注意的是結晶區405a及結晶區405b分別為氧化物半導體層404a及氧化物半導體層404b之一部分，及隨後，「氧化物半導體層404a」及「氧化物半導體層404b」即分別包括結晶區405a及結晶區405b。在此，微晶體係一所謂之奈米晶體，具有一粒度較大於或等於1奈米且較小於或等於20奈米，其較小於一通稱為微晶體之微結晶性顆粒者。
c軸朝向一與層表面呈垂直之方向中之奈米晶體較佳為形成於結晶區405a、405b中。在此情況下，晶體之長軸較佳在c軸方向且短軸方向之尺寸較大於或等於1奈米且較小於或等於20奈米。
應該注意的是，結晶區依據步驟順序而並未形成於氧化物半導體層之一側表面部分中，且在此情況下，結晶區僅形成於除側表面部分以外之表面部分中。惟，側表面部分之面積小，且在此情況中用於抑制電氣特性惡化之效果仍可獲維持。
第一熱處理後之氧化物半導體層404a、404b為缺氧之氧化物半導體層，其具有一從薄膜形成後之載體濃度增大的載體濃度，較佳具有一大於或等於1×1018/cm3之載體濃度，亦即形成低電阻之氧化物半導體層404a、404b。
依據第一熱處理之條件或一材料，在某些情況下，閘極層421可以結晶化及變成一微晶性膜或一多晶性膜。例 如，在一銦錫氧化物使用於閘極層421之情況下，閘極層藉由450℃且一小時之第一熱處理而結晶，而在一含有氧化矽之銦錫氧化物使用於閘極層421的情況下，閘極層不易結晶。
用於氧化物半導體層之第一熱處理可以在氧化物半導體膜被處理成島狀氧化物半導體層之前執行。在此情況下，在第一熱處理之後，基板從加熱設備取出及進行一光刻步驟，以形成島狀氧化物半導體層。
此時，儘管圖中未示，一用於將閘極層連接至源極層或汲極層(容後詳述)之開孔(亦稱之為一接觸孔)形成於第一絕緣層402中。接觸孔係藉由一光刻技術、一噴墨法、或類似者在第一絕緣層402上形成一遮罩，及隨後使用該遮罩選擇性蝕刻第一絕緣層402而形成。應該注意的是接觸孔可以在第一絕緣層402形成之後且氧化物半導體膜403形成之前形成。
接著，一鎢、鉭、鉬、鈦、鉻、或類似者之導電膜或一包括上述元素任一者之組合在內的合金或類似者之導電膜係藉由一濺鍍法、真空蒸鍍法、或類似者，以在氧化物半導體層404a、404b上形成至一大於或等於100奈米且小於或等於500奈米厚度，較佳為大於或等於200奈米且小於或等於300奈米厚度。導電膜並不限於一含有上述元素之單層，且其可具有二或多層。惟，導電膜之材料較佳具有耐熱性，至少可承受後續執行之第二熱處理。
再者，一包括銦、錫、或鋅任一者在內之透明導電性 氧化物可使用於導電膜。例如，較佳使用氧化銦(In2O3)或一氧化銦-氧化錫合金(In2O3-SnO2，簡稱為ITO)。另者，也可以使用一供添加入一絕緣性氧化物(例如氧化矽)之透明導電性氧化物。當一透明導電性氧化物使用於導電膜時，顯示裝置之長寬比可獲改善。
針對與氧化物半導體層404a、404b接觸之導電膜而言，較佳使用一包括高氧親和力之金屬在內的材料。就高氧親和力之金屬而言，較佳為一或多個選自鈦(Ti)、錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)。在本實施例中則使用一鈦膜。
當氧化物半導體層與具高氧親和力之導電膜形成接觸於彼此時，介面附近之載體濃度增加及形成一低電阻區，藉此使氧化物半導體與導電膜之間之接觸電阻得以減小。這是因為具高氧親和力之導電膜從氧化物半導體層取出氧，且一包括氧化物半導體層中過量金屬在內之層(此層稱為一複合層)與一氧化導電膜任一者或兩者係形成於氧化物半導體層與導電膜之間之介面。例如，在一些情況中，在一將一銦-鎵-鋅-氧基氧化物半導體層與一鈦膜接觸之結構中，一過銦層與一氧化鈦層係形成於氧化物半導體層與鈦膜接觸之介面附近。在其他情況中，過銦層與氧化鈦層之任一者係形成於氧化物半導體層與鈦膜接觸之介面附近。呈一缺氧性銦-鎵-鋅-氧基氧化物半導體層之過銦層具有高導電率；因此，氧化物半導體層與導電膜之間之接觸電阻可以減小。
應該注意的是一具有導電率之氧化鈦膜可以使用作為與氧化物半導體層接觸之導電膜。在此情況下，在將銦-鎵-鋅-氧基氧化物半導體層與氧化鈦膜接觸之結構中，一過銦層可形成於氧化物半導體層與氧化鈦膜接觸之介面附近。
就導電膜之一形成方法而言，可以使用一電弧放電離子電鍍法或一噴霧法。另者，導電膜可以使用一網版印刷法、一噴墨法、或類似者將一銀、金、銅、或類似者之導電性奈米漿放電及烘烤奈米漿而形成。
接著，一遮罩係藉由一光刻法、一噴墨法、或類似者而形成於導電膜上，且導電膜使用遮罩蝕刻；因此，源極層455a、455c與汲極層455b、455d即形成(圖1C)。於此實施例中，藉由濺鍍法形成200nm厚之Ti膜做為導電膜，以及使用光阻遮罩藉由濕蝕刻法或乾蝕刻法選擇性蝕刻該導電膜，以形成源極層455a、455c以及汲極層455b、455d。
接著，覆蓋源極層455a、455c、汲極層455b、455d及曝露之氧化物半導體層404a、404b之第二絕緣層428即形成(參閱圖1D)。就第二絕緣層428而言，可以使用一氧化物絕緣膜，例如一氧化矽膜、一氧氮化矽膜、一氧化鋁膜、或一氧化鉭膜。應該注意的是第二絕緣層428在功能上有如電晶體450中之一閘極絕緣層。
在功能上有如電晶體450之一閘極絕緣層的第二絕緣層428可形成具有一堆疊結構。在形成具有一堆疊結構之 第二絕緣層情況中，一氧化物絕緣膜(例如一氧化矽膜、一氧氮化矽膜、一氧化鋁膜、或一氧化鉭膜)形成作為一第一層(即一與氧化物半導體層接觸之層)，及一含有與第一絕緣層402者相似材料(例如氮氧化矽、氮化矽、氧化鋁、或氧化鉭)且不限於氧化物之薄膜可形成作為一第二(或更多)層。
第二絕緣層428可以使用一濺鍍法或類似者適當地形成，亦即，使雜質(例如水氣或氫)不致混合於氧化物絕緣膜之一方法。在此實施例中，一氧化矽膜即利用一濺鍍法形成作為第二絕緣層。沉積時之基板溫度可以較高於或等於室溫且較低於或等於300℃，而在此實施例中，薄膜形成時之基板溫度為100℃。為了防止沉積時雜質(例如水或氫)進入，沉積前較佳在減壓下以一較高於或等於150℃且較低於或等於350℃溫度執行較長於或等於二分鐘且較短於或等於十分鐘之預烤，及形成一第二絕緣層而不曝露於空氣。氧化矽膜可利用一濺鍍法在一稀有氣體(典型上為氬)環境、氧氣環境、或稀有氣體(典型上為氬)與氧氣之一混合環境下形成。就一靶材而言，可以使用一氧化矽靶材或一矽靶材。例如，藉由使用一矽靶材，一氧化矽膜可在氧氣與一稀有氣體之環境下以一濺鍍法形成。形成與低電阻氧化物半導體層接觸之氧化物絕緣膜較佳使用一不含水氣、氫離子、及OH-等雜質且阻制這些雜質進入之無機絕緣膜形成。
在此實施例中，沉積係藉由一脈衝DC濺鍍法且使用 一具有6N純度(電阻率為0.01Ω˙cm)之柱狀多晶性、摻入硼的矽靶材執行，其條件為基板與靶材之間之距離(T-S距離)為89毫米，壓力為0.4Pa，及直流(DC)電力為6瓩，及環境為一氧氣環境(氧流比例為100%)。薄膜厚度為300奈米。
接著，第二熱處理係在一惰性氣體環境中或一氮氣環境中執行(較佳在一高於或等於200℃且低於或等於400℃之溫度，例如高於或等於250℃且低於或等於350℃)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。另者，RTA處理可以如同在第一熱處理中以高溫執行一短時間。在第二熱處理中，加熱是在氧化物絕緣層與氧化物半導體層彼此接觸之狀態中執行。藉由第二熱處理，氧係供給至已由第一熱處理減低電阻之氧化物半導體層404a、404b，且缺氧部分獲得補償；因此，氧化物半導體層可轉變成一高電阻之氧化物半導體層(i型氧化物半導體層)。
在此實施例中，第二熱處理是在氧化矽膜形成後執行；惟，熱處理之時序並不限於在氧化矽膜形成後之時序，只要是在氧化矽膜沉積後即可。
接著，藉由一光刻步驟，以形成一抗蝕遮罩，且第二絕緣層428係經蝕刻以形成一到達汲極層455d之接觸孔。一導電膜形成於第二絕緣層428上，及隨後導電膜進行一光刻步驟，以形成閘極層421及一在後續步驟中與一像素電極層連接之連接電極層442(參閱圖1E)。就導電膜 而言，可以使用一包括一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素的單層膜，或一包括上述薄膜的堆疊膜。應該注意的是在汲極層455d及像素電極層直接連接之情況中，連接電極層442可以省略。
儘管圖中未示，在此步驟中，一導電膜可在一與氧化物半導體層404b之通道形成區重疊的位置形成。在一與氧化物半導體層404b之通道形成區重疊的位置之導電膜可增加電晶體之可靠性。更明確地說，在一用於檢驗電晶體440之可靠性之偏壓-溫度加壓測試(文後稱為BT測試)中，可以減少電晶體在BT測試前與後之間之臨限電壓變化量。導電層之電位可以與閘極層451者相同或不同。導電層也可以如同一第二閘極層之功能。導電層之電位可以是GND、0伏、或是在一浮接狀態。
應該注意的是一保護絕緣層可形成以覆蓋電晶體440、450。保護絕緣層係使用一氮化矽膜、一氮氧化矽膜、一氮化鋁膜、或類似者形成。
一平坦絕緣層可形成於電晶體440、450上。平坦絕緣層可以由一耐熱性有機材料構成，例如一丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、或一環氧樹脂。除此有機材料之外，也可以使用一低介電常數材料(低k材料)、一矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似者。應該注意的是平坦絕緣層可以藉由堆疊複數個由這些材料構成之絕緣膜而形成。再者，一濾色層可以使用作為一平坦絕緣層。
一儲存電容器可形成於同一基板上，其中一包括絕緣層402或第二絕緣層428在內之介電質係配置於一可與閘極層451在同一步驟中以同一材料形成之電容器佈線及一可與閘極層421在同一步驟中以同一材料形成之電容器電極之間。電晶體440及儲存電容器係對應於個別像素而呈矩陣配置，以形成一像素部分，且包括電晶體450在內之驅動器電路部分配置於像素部分之周邊。依此，用於形成一主動式矩陣顯示裝置之其中一基板即可取得。
再者，在使用電晶體440、450製成一顯示裝置之情況中，其設有一電力供給線以電氣連接於驅動電晶體之源極層。電力供給線相交於一閘極佈線且其係與使用一金屬導電膜形成之連接電極層422在同一步驟中以同一材料形成。
再者，在製造一發光裝置之情況中，發光元件之一電極係電氣連接於驅動電晶體之源極層或汲極層，及設有一與發光元件之另一電極電氣連接之共同電位線。應該注意的是共同電位線係與使用一金屬導電膜形成之連接電極層422者在同一製程中以同一材料形成。另者，共同電位線係與閘極層451在同一步驟中以同一材料形成。
當電晶體在上述情況下製成時，氧化物半導體層404a、404b之氫濃度減低且電晶體之斷開狀態電流小於或等於1×10-13A。具優異電氣特性之電晶體可以藉由施加純淨之氧化物半導體層404a、404b而取得，其氫濃度係充分減低。
碳化矽(例如4H-SiC)係一可與氧化物半導體相比較之半導體材料。一氧化物半導體與4H-SiC之間有一些共同性。載體濃度即氧化物半導體與4H-SiC之間之一共同性範例。根據室溫時之費米-狄拉克(Fermi-Dirac)分佈，一氧化物半導體中之少數載體密度據估計大約為10-7/cm3。此少數載體密度值係如4H-SiC般極小，即6.7×10-11/cm3。當一氧化物半導體之少數載體密度與矽之本質載體密度(大約為1.4×1010/cm3)比較時，可以徹底瞭解一氧化物半導體之少數載體密度相當的低。
此外，氧化物半導體之能量帶隙較大於或等於3.0eV且較小於或等於3.5eV，及4H-SiC之能量帶隙為3.26eV。因此，一氧化物半導體與碳化矽同樣為一寬帶隙之半導體。
另方面，一氧化物半導體與碳化矽之間有一大差異，亦即製程溫度。大體上，一用於激勵碳化矽中之一摻雜劑的製程需要一較高於或等於1500℃且較低於或等於2000℃之熱處理。在此高溫下，使用碳化矽以外材料之一半導體基板、一半導體元件、或類似者皆會受損，因此，其難以在一半導體元件上使用碳化矽以外之一半導體材料形成一半導體元件。另方面，一氧化物半導體可以透過較高於或等於300℃且較低於或等於500℃之熱處理而沉積(其溫度較低於或等於玻璃轉移溫度，最高約為700℃)。因此，在使用另一半導體材料形成一積體電路後，即可使用一氧化物半導體以形成一半導體元件。
在使用一氧化物半導體之情況中，一項優點為其可以使用一具有低熱電阻之基板(例如一玻璃基板)，此不同於使用碳化矽之情況。再者，一氧化物半導體可以不使用高溫熱處理而沉積，使得能源成本明顯比使用碳化矽之情況者低。
大體上，一氧化物半導體係一n型半導體；惟，在本發明之一實施例中，一雜質(特別是水或氫)被去除，以取得一i型氧化物半導體。關於此點，可以說是本發明之一實施例包括一新穎技術概念，因為其不同於一添加有一雜質之i型半導體，例如矽。
<包括氧化物半導體之電晶體之傳導機制>
一包括一氧化物半導體之電晶體的傳導機制將參考圖22、圖23A及23B、圖24、圖25、及圖26A及26B說明於後。應該注意的是以下說明僅為一考量方式且未否定本發明之效力。
圖22係一包括一氧化物半導體之反向交錯電晶體之截面圖。一氧化物半導體層(OS)設於一閘極(GE1)上且一閘極絕緣膜(GI)設於其間，及一源極(S)與一汲極(D)設於氧化物半導體層上。再者，一背閘極(GE2)設於源極與汲極上，且一絕緣層設於其間。
圖23A及23B係沿圖22中之A-A’所取之能量帶圖(概略圖)。圖23A揭示源極與汲極之間之電壓為零的情況(VD=0，源極之電位與汲極之電位相同)。圖23B揭示相關 於源極而以正電位施加於汲極的情況(VD>0)。
圖25與圖26A及26B係沿圖22中之B-B’所取之能量帶圖(概略圖)。圖25揭示閘極電壓為0V的情況。圖26A揭示一正電位(VG>0)施加於閘極(GE1)的狀態，亦即，電晶體在ON狀態而載體(電子)流動於源極與汲極之間的情況。圖26B揭示一負電位(VG<0)施加於閘極(GE1)的狀態，亦即，電晶體在OFF狀態(少數載體不流動)的情況。
在氧化物半導體具有一大約50奈米厚度且純淨氧化物半導體中之供體濃度較低於或等於1×1018/cm3的狀態中，一耗盡層在off狀態中擴充至整個氧化物半導體。亦即，電晶體可視為一完全耗盡之電晶體。
圖24揭示真空度與一金屬功函(φM)之間之一關係及真空度與一氧化物半導體電子親和力(χ)之間之一關係。
一般氧化物半導體大致上為n型，且在此情況下之費米能階(Ef)係接近於傳導頻帶且遠離位於帶隙中間處之本質費米能階(Ei)。應該注意的是吾人已知氧化物半導體中所含之氫之一部分係形成一供體，且其可能是導致一氧化物半導體成為一n型氧化物半導體之一項因素。
另方面，本發明之一氧化物半導體係一本質(i型)或大致本質之氧化物半導體，其藉由將一n型雜質之氫從氧化物半導體去除及將氧化物半導體淨化使氧化物半導體主要成分以外之雜質盡量避免包含於其內而取得。易言之，其一特徵在一淨化之i型(本質)半導體或一接近於此之半 導體並非藉由添加一雜質取得，而是藉由盡量去除一雜質(例如氫或水)。此致使費米能階(Ef)位於與本質費米能階(Ei)相同之能階。
據信在氧化物半導體之帶隙(Eg)為3.15eV之情況下，電子親和力(χ)為4.3eV。用於形成源極與汲極之鈦(Ti)之功函實質上等於氧化物半導體之電子親和力(χ)。在此情況下，電子之一肖特基(Schottky)障壁並未形成於金屬與氧化物半導體之間之一介面處。
易言之，在金屬之功函(φM)與氧化物半導體之電子親和力(χ)彼此相等且金屬與氧化物半導體彼此接觸之情況下，即可取得圖23A中所示之一能量帶示意圖(概略圖)。
在圖23B中，黑圓(˙)代表電子。虛線表示在一正電壓供給至一汲極狀態下(VD>0)，當一電壓未施加於一閘極時之電子移動情形(VG=0)，及實線表示在一正電壓供給至一汲極狀態下(VD>0)，當一正電壓施加於一閘極時之電子移動情形(VG>0)。在一正電壓施加於閘極之情況中(VG>0)，一正電位施加於汲極時，一電子即注入障壁(h)上方之氧化物半導體中且流向汲極。在此情況下，障壁之高度(h)依據閘極電壓與汲極電壓而改變；在一正電壓施加於閘極(VG>0)且一正汲極電壓施加之情況中，障壁之高度(h)小於圖23A中無電壓施加時之障壁高度，亦即，1/2之帶隙(Eg)。在一電壓未施加於閘極之情況中，一載體(電子)不會從一電極注入氧化物半導體側，此因高電位障壁之故；所以電流不流動，意即一斷開狀態。另方面， 當一正電壓施加於閘極時，電位障壁減低並顯示出電流流動之接通狀態。
此時注入氧化物半導體中之電子係如圖26A中所示在氧化物半導體中流動。在圖26B中，當一負電位施加於閘極(GEI)時，屬於少數載體之電洞數量實質上為零；因此，電流值變成一盡可能接近零之值。
如上所述，一氧化物半導體係藉由淨化而成為一本質(i型)之半導體或成為一大致本質之半導體，以盡量避免含有非氧化物半導體主要成分之雜質。因此，一閘極絕緣膜與氧化物半導體之間之介面特徵變得明顯，且其必須分開考量介面特徵與整體特徵。因此，必須使用一閘極絕緣膜以形成一與氧化物半導體之良好介面。例如，較佳使用一藉由CVD法以VHF頻帶至微波頻帶之一電力供給頻率所產生之高密度電漿形成的絕緣膜或一藉由濺鍍法形成的絕緣膜。
當氧化物半導體淨化且氧化物半導體與閘極絕緣膜之間之介面良好時，即使是電晶體具有一1×104微米之通道寬度W及一3微米之通道長度，仍可期待在室溫時有一10-13A或更小之斷開電流及一0.1V/dec之次臨限值(S值)(閘極絕緣膜之厚度：100奈米)。
如上所述，氧化物半導體係經淨化以將非氧化物半導體主要成分但是仍包含在氧化物半導體中之雜質量減到最小，藉此取得電晶體之良好操作。
在此實施例中，電晶體450之通道形成區係一位於與 源極層455a接觸之氧化物半導體層404a中之一區域及與汲極層455b接觸之氧化物半導體層404a中之一區域之間的區域；其接觸於第二絕緣層428；及其與閘極層421重疊。在電晶體450之氧化物半導體層中，一與第一絕緣層402接觸之區域為非晶性，或者由非晶態與微晶體之一混合物構成，且與第二絕緣層428接觸之一表面部分包括一結晶區。據此，通道形成區亦為氧化物半導體層404a之結晶區，及其包括晶粒，其中c軸係朝向一與氧化物半導體層404a之表面實質呈垂直之方向中。例如，在使用一銦-鎵-鋅-氧基氧化物半導體材料之情況下，奈米晶體係配置使得晶粒之c軸朝向一與基板平面(或氧化物半導體層之一表面)實質呈垂直之方向中，藉此使電晶體450中之電流方向為晶粒之b軸方向(或a軸方向)。因此，電晶體450之高動態特徵(接通特徵或頻率特徵(稱之為f特徵))即可達成，且電晶體450例如適用於一驅動器電路部分中，以供所需之高速操作。
電晶體440之通道形成區係一位於與源極層455c接觸之氧化物半導體層404b中之一區域及與汲極層455d接觸之氧化物半導體層404b中之一區域之間的區域；其接觸於第一絕緣層402；及其與閘極層451重疊。應該注意的是在因一雜質去除而變成i型或實質上i型之氧化物半導體層中(已淨化之氧化物半導體層)，載體濃度被抑低。此外，一包括奈米晶體在內之濃厚結晶區存在於與氧化物半導體層之一通道形成區相對立之側上，及因此，可以避 免由表面部分之水氣進入或氧消失所致而變成n型。因此，包括氧化物半導體層在內之電晶體440具有一極小之斷開狀態電流與優異之可靠性，因此適可使用作為一需要減少漏電流之像素部分中之電晶體。
在上述情形中，在一驅動器電路部分及一像素部分中皆形成二類型電晶體，各電晶體中一包括一設於一表面側上(在一表面部分中)之結晶區在內的氧化物半導體層係使用作為一主動層。因此，電晶體之電氣特性可以藉由選擇閘極層之位置而選定，該位置決定了通道之位置。再者，也可以製成一包括設於一基板上之一可高速操作之驅動器電路部分及一像素部分在內的半導體裝置。
應該注意的是本實施例可以和其他實施例之任一者適當地組合。
(實施例2)
在此實施例中，不同於實施例1者之一種半導體裝置及其製造方法之實施例將參考圖2A至2D揭述於後。在此實施例中，對於與實施例1中所述者相同之部分或功能上相似之部分及步驟，實施例1可供作參考且不予以贅述。
首先，根據實施例1之圖1A及1B中所示之製程，閘極層451、第一絕緣層402、及島狀氧化物半導體層404a、404b係形成於具有一絕緣表面之基板400上(參閱圖2A)。圖2A中所示之氧化物半導體層404a、404b之表 面部分藉由第一熱處理而結晶成包括奈米晶體在內之結晶區405a、405b。氧化物半導體層404a、404b中之其餘區域為非晶性，或是由非晶態與微晶體之一混合物構成，其中一非晶性區係以微晶體點綴其間。應該注意的是結晶區405a、405b分別為氧化物半導體層404a、404b之一部分，及隨後氧化物半導體層404a、404b即指包括結晶區405a、405b在內之部分。
在第一熱處理後之氧化物半導體層404a、404b為缺氧之氧化物半導體層，其具有一從薄膜形成後之載體濃度增大的載體濃度，較佳具有一大於或等於1×1018/cm3之載體濃度，亦即形成低電阻之氧化物半導體層404a、404b。
依據第一熱處理之條件或一材料，在某些情況下，閘極層451可以結晶化及變成一微晶性膜或一多晶性膜。例如，在一銦錫氧化物使用於閘極層451之情況下，閘極層藉由450℃且一小時之第一熱處理而結晶，而在一含有氧化矽之銦錫氧化物使用於閘極層451的情況下，閘極層不易結晶。
接著，儘管圖中未示，一用於閘極層及一源極或一汲極層之間之連接(容後詳述)的開孔(亦稱之為一接觸孔)形成於第一絕緣層402中。接觸孔係藉由一光刻技術、一噴墨法、或類似者在第一絕緣層402上形成一遮罩，且第一絕緣層402使用該遮罩以選擇性蝕刻。應該注意的是接觸孔可以在第一絕緣層402形成之後且氧化物半導體膜403 形成之前形成。
接著，一氧化物導電層480及一金屬導電膜482堆疊於第一絕緣層402及氧化物半導體層404a、404b上。藉由使用一濺鍍法，氧化物導電層480及金屬導電膜482可以連續形成而未曝露於空氣(參閱圖2B)。
在上述可施加於閘極層451之材料中，氧化物導電層480較佳使用一具有可見光透射性之導電性材料形成。在此實施例中係使用含有氧化矽之銦錫氧化物。
就金屬導電膜482之一材料而言，其使用一選自鈦、鉬、鎢、鋁、鉻、銅、及鉭之元素、一含有這些元素任一者之合金、一含有這些元素組合之合金、或類似者。金屬導電膜不限於一包括上述元素在內之單層結構，及可以具有一包括二或多層在內之堆疊式結構。導電膜係藉由一濺鍍法、一真空蒸鍍法(例如一電子束蒸鍍法、或類似者)、一電弧放電離子電鍍法、或一噴霧法形成。在此實施例中，其使用一藉由濺鍍法形成之鈦膜。
接著，藉由一光刻步驟，以形成一抗蝕遮罩及選擇性蝕刻金屬導電膜482，以形成一設於一驅動器電路部分中之電晶體470之一源極層484a及一汲極層484b。接著將抗蝕遮罩去除。金屬導電膜482即蝕除，且無任何部分留在一設於一像素部分中之電晶體460上。
接著，藉由一光刻步驟，以形成一抗蝕遮罩及選擇性蝕刻氧化物導電層480。因此，一與設於驅動器電路部分中之電晶體470之源極層484a重疊的氧化物導電層486a 及一與汲極層484b重疊的氧化物導電層486b即形成，且設於像素部分中之電晶體460之一源極層486c及一汲極層486d亦形成。接著將抗蝕遮罩去除(參閱圖2C)。
在此，一含有磷酸、醋酸、及硝酸之混合酸係用於氧化物導電層480之蝕刻。例如，可以使用一含有72.3%磷酸、9.8%醋酸、2.0%硝酸、及15.9%水之混合酸。由於氧化物導電層480及氧化物半導體層404a、404b之組成係彼此相似，因此在許多情況中其蝕刻選擇性低。惟，本實施例中之氧化物導電層(含有氧化矽之銦錫氧化物)為非晶性且奈米晶體之一結晶群形成於氧化物半導體層(銦-鎵-鋅-氧基薄膜)之表面部分中；據此，可以取得一較高之蝕刻選擇性。在使用上述混合酸之情況下，氧化物導電層之蝕刻率為18.6nm/sec，而有一包括奈米晶體在內之結晶群形成於其中的氧化物半導體層之蝕刻率則為4.0nm/sec。因此，在氧化物導電層以時間控制式使用混合酸蝕刻之情況中，包括奈米晶體於氧化物導電層下方之氧化物半導體層之表面層中的結晶群即可留存而未遭蝕刻。
藉由提供氧化物導電層於氧化物半導體層與源極及汲極層之間，接觸電阻得以減小，因此可達成一可高速操作之電晶體。在此實施例中，在設於驅動器電路中之電晶體470中，設於源極層484a與氧化物半導體層404a之間之氧化物導電層486a有如一源極區之功能，及設於汲極層484b與氧化物半導體層404a之間之氧化物導電層486b有如一汲極區之功能，其有效於改善一周邊電路(驅動器 電路)之頻率特徵。
此時，設於像素部分中之電晶體460之源極層486c及汲極層486d使用透光性氧化物導電層形成，使長寬比得以改善。
接著，形成第二絕緣層428，其覆蓋源極層484a、486c、汲極層484b、486d、及曝露之氧化物半導體層404a、404b。第二絕緣層428可以使用一氧化物絕緣膜形成，例如一氧化矽膜、一氧氮化矽膜、一氧化鋁膜、或一氧化鉭膜。第二絕緣層428在功能上有如電晶體470中之一閘極絕緣層。
在功能上有如電晶體470之一閘極絕緣層的第二絕緣層428可形成具有一堆疊結構。在形成具有一堆疊結構之第二絕緣層428情況中，一氧化物絕緣膜(例如一氧化矽膜、一氧氮化矽膜、一氧化鋁膜、或一氧化鉭膜)形成作為一第一層(即一與氧化物半導體層接觸之層)，及一含有與第一絕緣層402者相似材料(例如氮氧化矽、氮化矽、氧化鋁、或氧化鉭)且不限於氧化物之薄膜可形成作為一第二(或更多)層。
第二絕緣層428可以適當地使用一方法(例如一濺鍍法或類似者)形成，藉此使雜質(例如水或氫)不致混合於氧化物絕緣膜中。在此實施例中，一氧化矽膜即利用一濺鍍法形成作為第二絕緣層。薄膜形成時之基板溫度可以較高於或等於室溫且較低於或等於300℃，而在此實施例中為100℃。為了防止薄膜形成時雜質(例如水或氫)進入，薄 膜形成前較佳在減壓下以一較高於或等於150℃且較低於或等於350℃溫度執行較長於或等於二分鐘且較短於或等於十分鐘之預烤，以形成第二絕緣層而不曝露於空氣。氧化矽膜可利用一濺鍍法在一稀有氣體(典型上為氬)環境、氧氣環境、或一包括稀有氣體(典型上為氬)與氧氣在內之環境下形成。就一靶材而言，可以使用一氧化矽靶材或一矽靶材。例如，一氧化矽膜可在氧氣與一稀有氣體之環境下藉由使用一矽靶材，以一濺鍍法形成。形成與低電阻氧化物半導體層接觸之氧化物絕緣膜較佳使用一不含水氣、氫離子、及OH-等雜質且阻制這些雜質進入之無機絕緣膜形成。
在此實施例中，薄膜形成係藉由一脈衝DC濺鍍法且使用一具有6N純度(電阻率為0.01Ω˙cm)之柱狀多晶性、摻入硼的矽靶材執行，其條件為基板與靶材之間之距離(T-S距離)為89毫米，壓力為0.4Pa，直流(DC)電力為6瓩，及環境為氧氣環境(氧流比例為100%)。薄膜厚度為300奈米。
接著，第二熱處理係在一惰性氣體環境中或一氮氣環境中執行(較佳在一高於或等於200℃且低於或等於400℃之溫度，例如高於或等於250℃且低於或等於350℃之溫度)。例如，第二熱處理是在一氮氣環境中以250℃執行一小時。另者，RTA處理可以如同在第一熱處理中以高溫執行一短時間。第二熱處理是在氧化物絕緣層與氧化物半導體層彼此接觸之狀態中執行。藉由第二熱處理，氧係供給 至藉由第一熱處理而有減低電阻之氧化物半導體層404a、404b，使缺氧部分可獲得補償且氧化物半導體層404a、404b可具有較高電阻(即變成i型半導體層)。
儘管在此實施例中第二熱處理是在氧化矽膜形成後執行，第二熱處理可以在氧化矽膜形成後之任意時刻執行。第二熱處理之時序並不限於在氧化矽膜形成後。
接著，藉由一光刻步驟，以形成一抗蝕遮罩，且第二絕緣層428係經蝕刻以形成一到達汲極層486d之接觸孔。一導電膜形成於第二絕緣層428上，及隨後導電膜進行一光刻步驟，以形成閘極層421及在一後續步驟中與一像素電極層連接之連接電極層442(參閱圖2D)。就導電膜而言，可以使用一包括一選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素的單層膜，或一包括上述薄膜的堆疊膜。應該注意的是在汲極層486d及像素電極層直接連接之情況中，連接電極層442可以省略。
儘管圖中未示，在此步驟中，一導電膜可在一與氧化物半導體層404b之通道形成區重疊的位置形成。在一與氧化物半導體層404b之通道形成區重疊的位置之導電膜可增加電晶體460之可靠性。更明確地說，在一用於檢驗一電晶體可靠性之BT測試中，可以減少電晶體在BT測試前與後之間之臨限電壓變化量。導電層之電位可以與閘極層451者相同或不同。導電層也可以如同一第二閘極層之功能。導電層之電位可以是GND、0伏、或是在一浮接狀態。
在此實施例中，電晶體470之通道形成區係一位於與氧化物導電層486a接觸之氧化物半導體層404a中之一區域及與氧化物導電層486b接觸之氧化物半導體層404a中之一區域之間的區域；其接觸於第二絕緣層428；及其與閘極層421重疊。在電晶體470之氧化物半導體層中，一與第一絕緣層402接觸之區域為非晶性，或者由非晶態與微晶體之一混合物構成，且與第二絕緣層428接觸之一表面部分包括一結晶區。據此，通道形成區亦為氧化物半導體層404a之結晶區，及其包括晶粒，其中c軸係朝向一與氧化物半導體層404a之表面實質呈垂直之方向中。例如，在使用一銦-鎵-鋅-氧基氧化物半導體材料之情況下，奈米晶體係配置使得晶粒之c軸朝向一與基板平面(或氧化物半導體層之一表面)實質呈垂直之方向中，藉此使電晶體470中之電流方向為晶粒之b軸方向(或a軸方向)。因此，電晶體470之高動態特徵(接通特徵或頻率特徵(稱之為f特徵))即可達成，且電晶體470例如適用於一驅動器電路部分中，以供所需之高速操作。
在電晶體470中，設於源極層484a與氧化物半導體層404a之間之氧化物導電層486a有如一源極區之功能，及設於汲極層484b與氧化物半導體層404a之間之氧化物導電層486b有如一汲極區之功能，其有效於改善一周邊電路(驅動器電路)之頻率特徵。
電晶體460之通道形成區係一位於與源極層486c接觸之氧化物半導體層404b中之一區域及與汲極層486d接 觸之氧化物半導體層404b中之一區域之間的區域；其接觸於第一絕緣層402；及其與閘極層451重疊。應該注意的是在因一雜質去除而變成i型或實質上i型之氧化物半導體層中(已淨化之氧化物半導體層)，載體濃度被抑低。此外，一包括奈米晶體在內之濃厚結晶區存在於與氧化物半導體層之一通道形成區相對立之側上，及因此，可以避免由表面部分之水氣進入或氧消失所致而變成n型。因此，包括氧化物半導體層在內之電晶體460具有一極小之斷開狀態電流與優異之可靠性，因此適可使用作為一需要減少漏電流之像素部分中之電晶體。
再者，在電晶體460中，閘極層451、源極層486c、及汲極層486d係使用一透光性導電層形成，藉此改善長寬比。
在上述情形中，在一驅動器電路部分及一像素部分中皆形成二類型電晶體，各電晶體中一包括一設於一表面側上(在一表面部分中)之結晶區在內的氧化物半導體層係使用作為一主動層。因此，電晶體之電氣特性可以藉由選擇閘極層之位置而選定，該位置決定了通道之位置。再者，也可以製成一包括設於一基板上之一可高速操作之驅動器電路部分及一像素部分在內的半導體裝置。
應該注意的是本實施例可以和其他實施例之任一者適當地組合。
(實施例3)
在此實施例中，與電晶體設於同一基板上之一端點部分之結構範例將參考圖10A1至10B2說明於後。應該注意的是在圖10A1至10B2中，與圖1A至1E者共同之組件係維持相同參考編號。
圖10A1至10A2分別揭示閘極佈線之端點部分之截面圖及俯視圖。圖10A1係沿圖10A2之線C1-C2所取之截面圖。在圖10A1中，一形成於第二絕緣層428上之導電層415係一供連接之端點電極，其功能如同一輸入端點。再者，在圖10A1之一端點部分中，一使用與電晶體440之閘極佈線者相同之材料形成的第一端點411及一使用與源極佈線者相同之材料形成的連接電極412彼此重疊且第一絕緣層402夾置於其間，及其直接接觸於彼此，以利電氣連接於彼此。此外，連接電極412及導電層415係通過一形成於第二絕緣層428中之接觸孔而直接連接於彼此，以利電氣連接於彼此。
圖10B1至10B2分別揭示一源極佈線之端點部分之截面圖及俯視圖。圖10B1係沿圖10B2之線C3-C4所取之截面圖。在圖10B1中，一形成於第二絕緣層428上之導電層418係一供連接之端點電極，其功能如同一輸入端點。再者，在圖10B1之一端點部分中，一使用與電晶體440之閘極佈線者相同之材料形成的電極層416係位於一第二端點414下方且與之重疊，第二端點414電氣連接於源極佈線且第一絕緣層402夾置於其間。電極層416並未電氣連接於第二端點414，且若電極層416之電位設定為 一與第二端點414者不同之電位(例如浮接、GND、或0伏)，則可形成一電容器以防止噪音或靜電。第二端點414電氣連接於導電層418，且第二絕緣層428設置於其間。
複數個閘極佈線、源極佈線、共同電位線、及電力供給線係依據像素密度而設置。在端點部分中，其配置有複數個與閘極佈線相同電位之第一端點、複數個與源極佈線相同電位之第二端點、複數個與共同電位線相同電位之第三端點、複數個與電力供給線相同電位之第四端點、及類似者。在各端點之數量上並無特別限制，且諸端點之數量可由業者適度決定。應該注意的是在端點部分中之連接並不限於圖10A1至10B2中所示之結構。
本實施例可以和其他實施例之任一者自由組合。
(實施例4)
在此實施例中，一製造脈衝輸出電路之範例將參考圖3A至3C及圖4A與4B說明於後，其中根據本發明之一實施例之一半導體裝置使用二類型電晶體於一基板上，及藉由連接複數個該脈衝輸出電路而進一步形成一移位暫存器。
應該注意的是一電晶體係一具有一閘極、一汲極、及一源極等至少三個端點之元件。電晶體具有一形成於一汲極區與一源極區之間的通道區，且電流可流過汲極區、通道區、及源極區。在此，由於電晶體之源極與汲極可以依據電晶體之結構、操作狀況、及類似者而改變，故其難以 界定何者為一源極或一汲極。因此，在某些情況下，具有源極與汲極功能之區域並不因而稱之為源極或汲極。在此情況下，源極與汲極其中一者例如可稱為一第一端點及另一者可稱為一第二端點。
圖3A揭示一移位暫存器之結構。移位暫存器包括一第一至第N(Nth)脈衝輸出電路10_1至10_N(N為一大於或等於3之自然數)。
第一至第N脈衝輸出電路10_1至10_N連接於一第一佈線11、一第二佈線12、一第三佈線13、及一第四佈線14。一第一時脈信號CK1、一第二時脈信號CK2、一第三時脈信號CK3、及一第四時脈信號CK4分別從第一佈線11、第二佈線12、第三佈線13、及第四佈線14供給。
應該注意的是一時脈信號(CK)係一在一H位準(亦稱為一H信號或一高電力供給電位準之信號)與一L位準(亦稱為一L信號或一低電力供給電位準之信號)之間以規律時距交替之信號。在此，第一至第四時脈信號(CK1)至(CK4)依序延遲1/4週期。在此實施例中，脈衝輸出電路之驅動或類似者係以第一至第四時脈信號(CK1)至(CK4)控制。應該注意的是在某些情況下，時脈信號亦稱為GCK或SCK，其依據一供時脈信號輸入之驅動器電路而定；文後說明中之時脈信號係指CK。
第一至第N脈衝輸出電路10_1至10_N各包括一第一輸入端點21、一第二輸入端點22、一第三輸入端點 23、一第四輸入端點24、一第五輸入端點25、一第一輸出端點26、及一第二輸出端點27(參閱圖3B)。儘管圖中未示，第一至第N脈衝輸出電路10_1至10_N各連接於一電力供給線51、一電力供給線52、及一電力供給線53。
各脈衝輸出電路之第一輸入端點21、第二輸入端點22、及第三輸入端點23係電氣連接於第一至第四佈線11至14之任一者。例如，在圖3A中之第一脈衝輸出電路10_1中，第一輸入端點21電氣連接於第一佈線11，第二輸入端點22電氣連接於第二佈線12，及第三輸入端點23電氣連接於第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端點21電氣連接於第二佈線12，第二輸入端點22電氣連接於第三佈線13，及第三輸入端點23電氣連接於第四佈線14。
一起始脈衝SP1(一第一起始脈衝)係從一第五佈線15輸入至第一脈衝輸出電路10_1。對於第二或後級之第n脈衝輸出電路10_n(n為一大於或等於2且小於或等於N之自然數)，則有一來自於前級脈衝輸出電路之信號輸入(此一信號稱為一前級信號OUT(n-1))(n為大於或等於2之自然數)。
此外，一來自於第三脈衝輸出電路10_3之信號在第三脈波輸出電路10_3之前在次二級中輸入至第一脈衝輸出電路10_1。在一相似方式中，在第n脈衝輸出電路10_n之後，一來自於次二級之第n+2((n+2)th)脈衝輸出電 路10_(n+2)之信號(此一信號稱為一後級信號OUT(n+2))輸入至第二或後級之第n脈衝輸出電路10_n。因此，各級脈衝輸出電路即輸出待輸入至後級脈衝輸出電路及/或前級脈衝輸出電路之第一輸出信號(OUT(1)(SR)至OUT(N)(SR))及待輸入至不同電路或類似者之第二輸出信號(OUT(1)至OUT(N))。
亦即，在第一脈衝輸出電路10_1中，第一時脈信號CK1輸入至第一輸入端點21；第二時脈信號CK2輸入至第二輸入端點22；第三時脈信號CK3輸入至第三輸入端點23；一起始信號輸入至第四輸入端點24；一後級信號OUT(3)輸入至第五輸入端點25；第一輸出信號OUT(1)(SR)從第一輸出端點26輸出；及第二輸出信號OUT(1)從第二輸出端點27輸出。
如圖3A中所示，後級信號OUT(n+2)並未輸入至移位暫存器之後二級(10_N-1、10_N)。例如，一來自於一第六佈線16之第二起始脈衝SP2及一來自於一第七佈線17之第三起始脈衝SP3可以分別輸入至脈衝輸出電路10_N-1、10_N。另者，可以輸入一另行產生於移位暫存器中之信號。例如，無助於脈衝輸出至像素部分的一第N+1((N+1)th)脈衝輸出電路10_(N+1)及一第N+2((N+2)th)脈衝輸出電路10_(N+2)亦可設置(這些電路也稱為虛擬級)，使得與第二起始脈衝(SP2)及第三起始脈衝(SP3)相對應之信號產生於虛擬級中。
接著，根據本發明之一實施例之一脈衝輸出電路之結 構將參考圖3C說明於後。
第一至第N脈衝輸出電路10_1至10_N連接於電力供給線51、電力供給線52、及電力供給線53。一第一高電力供給電位VDD、一第二高電力供給電位VCC、及一低電力供給電位VSS分別透過電力供給線51、電力供給線52、及電力供給線53供給。在此，電力供給線51至53之電力供給電位之關係如下：第一高電力供給電位VDD較高於或等於第二高電力供給電位VCC，且第二高電力供給電位VCC較高於低電力供給電位VSS。藉由令電力供給線52之電位VCC較低於電力供給線51之電位VDD，一施加於電晶體閘極之電位可以降低，電晶體臨限電壓之變動可以減少，及電晶體老化可獲抑制且電晶體之操作上無負面影響。
應該注意的是第一至第四時脈信號(CK1)至(CK4)各在一H位準與一L位準之間以規律時距交替；在H位準之時脈信號為VDD及在L位準之時脈信號為VSS。
第一至第N脈衝輸出電路10_1至10_N各包括一第一至第十一電晶體31至41(參閱圖3C)。在此實施例中，一脈衝輸出電路係藉由形成二類型電晶體於一基板上而形成。由於包括在本實施例所舉例之移位暫存器中的第一至第N脈衝輸出電路10_1至10_N具有相同結構，在此僅說明第一脈衝輸出電路10_1之結構與操作情形。
第一脈衝輸出電路10_1包括一第一至第十一電晶體31至41。第一至第十一電晶體31至41係各包括一淨化 氧化物半導體層之n通道電晶體。特別是，一具有一正臨限電壓及一極小斷開狀態電流之底閘極電晶體係使用作為第二電晶體32及第五電晶體35，其中具有一減低載體濃度之淨化氧化物半導體層使用於一通道形成區。
應該注意的是底閘極電晶體也適用於一脈衝輸出電路中之電晶體及藉由連接複數個該脈衝輸出電路而形成之移位暫存器，電晶體之一閘極係直接從外部輸入。例如，在第一脈衝輸出電路10_1之情況中，底閘極電晶體可以適當地施加於第一電晶體31及第五電晶體35，兩者係與供一外部起始信號輸入至此之第四輸入端點24連接。底閘極電晶體在閘極與源極之間及閘極與汲極之間有一高耐受電壓；因此，諸如異常輸入(例如靜電)所引起電晶體臨限值變化等問題皆可減輕。
就第三電晶體33、第六電晶體36、第十電晶體40、及第十一電晶體41而言，可以使用具有一高場效遷移率及優異f特徵之頂閘極電晶體，其中在一淨化氧化物半導體層之表面部分內所形成之一結晶區使用作為一通道形成區。
由於頂閘極電晶體及底閘極電晶體可以根據實施例1及2中所述之製造頂閘極電晶體450、470及底閘極電晶體440、460的方法製成，故其製造說明即在本實施例中省略。
第一電晶體31、第四電晶體34、第七至第九電晶體37至39可具有一頂閘極結構或一底閘極結構，但是在本 實施例中為具有一底閘極結構。
在圖3C中，第一電晶體31之一第一端點係電氣連接於電力供給線51，第一電晶體31之一第二端點係電氣連接於第九電晶體39之一第一端點，及第一電晶體31之一閘極電氣連接於第四輸入端點24。第二電晶體32之一第一端點係電氣連接於電力供給線53，第二電晶體32之一第二端點電氣連接於第九電晶體39之第一端點，及第二電晶體32之一閘極電氣連接於第四電晶體34之一閘極。第三電晶體33之一第一端點係電氣連接於第一輸入端點21，及第三電晶體33之一第二端點電氣連接於第一輸出端點26。第四電晶體34之一第一端點係電氣連接於電力供給線53，及第四電晶體34之一第二端點電氣連接於第一輸出端點26。第五電晶體35之一第一端點係電氣連接於電力供給線53，第五電晶體35之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第五電晶體35之一閘極電氣連接於第四輸入端點24。第六電晶體36之一第一端點係電氣連接於電力供給線52，第六電晶體36之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第六電晶體36之一閘極電氣連接於第五輸入端點25。第七電晶體37之一第一端點係電氣連接於電力供給線52，第七電晶體37之一第二端點電氣連接於第八電晶體38之一第二端點，及第七電晶體37之一閘極電氣連接於第三輸入端點23。第八電晶體38之一第一端點係電氣連接於第二電晶體32之閘極與第四 電晶體34之閘極，及第八電晶體38之一閘極電氣連接於第二輸入端點22。第九電晶體39之第一端點係電氣連接於第一電晶體31之第二端點與第二電晶體32之第二端點，第九電晶體39之一第二端點電氣連接於第三電晶體33之一閘極與第十電晶體40之一閘極，及第九電晶體39之一閘極電氣連接於電力供給線52。第十電晶體40之一第一端點係電氣連接於第一輸入端點21，第十電晶體40之一第二端點電氣連接於第二輸出端點27，及第十電晶體40之閘極電氣連接於第九電晶體39之第二端點。第十一電晶體41之一第一端點係電氣連接於電力供給線53，第十一電晶體41之一第二端點電氣連接於第二輸出端點27，及第十一電晶體41之一閘極電氣連接於第二電晶體32之閘極與第四電晶體34之閘極。
在圖3C中，第三電晶體33之閘極、第十電晶體40之閘極、及第九電晶體39之第二端點所連接之點係稱為一節點A。再者，第二電晶體32之閘極、第四電晶體34之閘極、第五電晶體35之第二端點、第六電晶體36之第二端點、第八電晶體38之第一端點、及第十一電晶體41之閘極所連接之點則稱為一節點B。一以其中一電極電氣連接於節點B之電容器可以另外設置，以維持節點B之一電位。更明確地說，可以設置一以其中一電極電氣連接於節點B且另一電極電氣連接於電力供給線53之電容器。
接著，圖4A中所示之一脈衝輸出電路之操作情形將 參考圖4B、圖5A至5D、圖6A至6D、及圖7A、7B說明於後。更明確地說，脈衝輸出電路之操作情形將在各別過程中說明：圖4B之一時序圖中之一第一週期61、一第二週期62、一第三週期63、一第四週期64、及一第五週期65。在圖5A至5D及圖6A至6D中，以實線表示之電晶體是在ON狀態(接通狀態)及以虛線表示之電晶體是在OFF狀態(非接通狀態)。
在此，第一脈衝輸出電路10_1之輸出說明如下。第一脈衝輸出電路10_1之第一輸入端點21係電氣連接於供第一時脈信號(CK1)通過而供給之第一佈線11，第二輸入端點22電氣連接於供第二時脈信號(CK2)通過而供給之第二佈線12，及第三輸入端點23電氣連接於供第三時脈信號(CK3)通過而供給之第三佈線13。
在文後說明中，第一至第十一電晶體31至41係n通道電晶體且在閘極-源極電壓(Vgs)超過臨限電壓(Vth)時接通。
再者，為了簡明起見，文後說明是在VSS為0之假設情況下；惟，本發明並不限於此。VDD與VCC之間之一差值及VCC與VSS之間之一差值(在滿足以下關係VDD>VCC之情況下)係各較大於電晶體之臨限電壓，亦即，各差值可使電晶體在ON狀態(接通狀態)。當電力供給線52之電位低於電力供給線51之電位時，一施加於第二電晶體32、第四電晶體34、第九電晶體39、及第十一電晶體41等之閘極的電位可被抑低；脈衝輸出電路中之 第二電晶體32、第四電晶體34、第九電晶體39、及第十一電晶體41等之臨限值變化可以減低；及惡化可被抑低。
在第一週期61中，第一起始脈衝(SP1)變成一H位準，使得電氣連接於供第一起始脈衝(SP1)輸入至此之第一脈衝輸出電路10_1之第四輸入端點24的第一電晶體31及第五電晶體35變成一接通狀態。由於第三時脈信號(CK3)也在一H位準，所以第七電晶體37也接通。此外，第二高電力供給電位VCC施加於第九電晶體39之閘極，藉此接通第九電晶體39(參閱圖5A)。
此時，由於第一電晶體31及第九電晶體39接通，節點A之電位升高。然而，由於第五電晶體35接通，節點B之電位降低。
第一電晶體31之第二端點使用作為一源極，且第一電晶體31之第二端點之電位具有一藉由從第一電力供給線51之電位減去第一電晶體31之臨限電壓而取得之值，此可表示成VDD-Vth31(Vth31係第一電晶體31之臨限電壓)。當(VDD-Vth31)較大於或等於(VCC-Vth39)時，其中Vth39係第九電晶體39之一臨限電壓，則節點A之電位為(VCC-Vth39)，藉此使第九電晶體39斷開。節點A即在一浮接狀態，以維持電位(VCC-Vth39)。當(VDD-Vth31)較小於(VCC-Vth39)時，第九電晶體39不斷開且節點A之電位升高至(VDD-Vth31)。
在此實施例中，由於第一電晶體31至第十一電晶體 41皆有相同臨限電壓Vth0，節點A之電位即為(VCC-Vth0)且第九電晶體39斷開。節點A在一浮接狀態，以維持電位(VCC-Vth0)。
在此，第三電晶體33之閘極之電位係(VCC-Vth0)。第三電晶體33之閘極-源極電壓較大於其臨限電壓，亦即，可取得以下關係：VCC-Vth0>Vth33(Vth33係第三電晶體33之臨限電壓，且在此實施例中為Vth0)。據此，第三電晶體33接通。
在第二週期62中，供給至第一脈衝輸出電路10_1之第一輸入端點21的第一時脈信號(CK1)是從一L位準變成一H位準。由於第三電晶體33已經接通，電流流動於源極與汲極之間，且輸出信號OUT(1)(SR)從輸出端點26輸出，亦即，第三電晶體33之第二電極(在此情況中為源極)之電位開始升高。因第三電晶體33之閘極與源極之間之寄生電容而存在有電容性耦合，及藉由輸出端點26之電位升高，處於一浮接狀態之第三電晶體33之閘極之電位升高(自我啟動操作)。最後，第三電晶體33之閘極之電位變成較高於(VDD+Vth33)且輸出端點26之電位變成等於VDD(參閱圖4B及圖5B)。
此時，由於第一脈衝輸出電路10_1之第四輸入端點24因第一起始脈衝(SP1)之供給而具有一H位準，第五電晶體35接通，及L位準維持在節點B。據此，當輸出端點26之電位從一L位準上升至一H位準時，因輸出端點26與節點B之間之電容性耦合所致之故障即可獲抑制。
接著，在第三週期63之前半段中，第一起始脈衝(SP1)變成一L位準，使得第一電晶體31及第五電晶體35斷開。第一時脈信號(CK1)從第二週期62起即保持在H位準，且節點A之電位也不變；因此，一H位準信號供給至第三電晶體33之第一電極(參閱圖5C)。在第三週期63之前半段中，與節點B連接之各電晶體皆斷開，使得節點B在一浮接狀態。惟，輸出端點26之電位不變，使得一來自於節點B與輸出端點26之間之電容性耦合所致故障的影響可以忽略不計。
應該注意的是藉由設置具有閘極可供第二高電力供給電位VCC施加至此的第九電晶體39，如圖4A中所示，以下在自我啟動操作之前及之後的優點即可取得。
未設置具有閘極可供第二高電力供給電位VCC施加至此的第九電晶體39時，如果節點A之電位藉由自我啟動操作而升高，源極(即第一電晶體31之第二端點)之電位升高至一較大於第一高電力供給電位VDD之值。此時，第一電晶體31之第一端點(亦即電力供給線51側上之端點)變成使用作為第一電晶體31之一源極。結果，在第一電晶體31中，一高偏壓施加且顯著之應力施加於閘極與源極之間以及閘極與汲極之間，此可能導致電晶體損壞。
另方面，藉由設置具有閘極可供第二高電力供給電位VCC施加至此的第九電晶體39，即使當節點A之電位係藉由自我啟動操作而升高時，仍可防止第一電晶體31之 第二端點之電位升高。易言之，第九電晶體39之設置可以降低施加於第一電晶體31之閘極與源極之間之負偏壓量。因此，本實施例中之電路組態可以減少施加於第一電晶體31之閘極與源極之間之負偏壓，使得因應力所致之第一電晶體31之損壞可以減輕。
應該注意的是第九電晶體39可設於任意處，只要第九電晶體39之第一端點及第二端點連接於第一電晶體31之第二端點與第三電晶體33之閘極之間即可。應該注意的是當包括本實施例之複數個脈衝輸出電路在內的移位暫存器係包括在一要求較高動態特徵之信號線驅動器電路內，而非一掃描線驅動器電路內時，第九電晶體39可以省略不用，其優點在於可減少電晶體數量。
在第三週期63之後半段中，第三時脈信號(CK3)變成一H位準，藉此使第七電晶體37接通。第二時脈信號(CK2)從第三週期63之前半段起即保持在H位準，且第八電晶體38接通，使得節點B之電位升高至VCC。
由於節點B之電位升高，第二電晶體32、第四電晶體34、及第十一電晶體41變成一ON狀態，使得輸出端點27(OUT(1))之電位變成一L位準。
在第三週期63之後半段中，第二電晶體32接通及一L位準信號供給至第九電晶體39之第一端點；因此，第九電晶體39變成一ON狀態且節點A之電位降低。
由於第四電晶體34變成一ON狀態，輸出端點26之電位降低(參閱圖5D)。
在第四週期64之前半段中，第二時脈信號(CK2)從一H位準變成一L位準，藉此使第八電晶體38變成一OFF狀態。惟，因為第五輸入端點25(OUT(3))保持H位準，以使第六電晶體36保持在一ON狀態，節點B即維持VCC(參閱圖6A)。
在第四週期64之後半段中，第一脈衝輸出電路10_1之第五輸入端點25(OUT(3))變成一L位準，藉此使第六電晶體36斷開(參閱圖6B)。此時，節點B即從一維持VCC位準之狀態變成一浮接狀態。據此，第二電晶體32、第四電晶體34、及第十一電晶體41保持一ON狀態。應該注意的是如圖4B中所示，節點B之電位因一電晶體之斷開狀態電流或類似者而從VCC位準降低。
接著，電路循環地重複該操作。此一週期即稱之為一第五週期(參閱圖6C及圖6D)。在第五週期65內之某一期間(即一當第二時脈信號(CK2)及第三時脈信號(CK3)兩者皆在L位準之期間)，第七電晶體37及第八電晶體38接通，且一VCC位準之信號規律地供給至節點B(參閱圖6D)。
藉由在第五週期65中以一VCC位準信號規律地供給至節點B之該結構，即可抑制脈衝輸出電路失效。此外，藉由規律地接通或斷開第七電晶體37及第八電晶體38，即可減少電晶體之一臨限值變化。
在第五週期65中，在一VCC位準信號不從電力供給線52供給至節點B期間而使得節點B之電位降低情況 下，節點B可備有一電容器，以預先減少節點B之電位降低量。
儘管圖中第二輸入端點22連接於第八電晶體38之閘極且第三輸入端點23連接於第七電晶體37，該連接關係可以改變，使得已供給至第八電晶體38之閘極的時脈信號供給至第七電晶體37之閘極，且已供給至第七電晶體37之閘極的時脈信號供給至第八電晶體38之閘極。即使是以此結構，仍可取得一相似效果。
在圖4A所示之脈衝輸出電路中，如果第二輸入端點22及第三輸入端點23之電位係經控制，使得該狀態從第七電晶體37及第八電晶體38兩者皆接通之狀態變成第七電晶體37斷開而第八電晶體38仍接通之狀態，且接著變成第七電晶體37及第八電晶體38兩者皆斷開之狀態時，則節點B之電位下降即發生二次，因為第七電晶體37之閘極電位下降及第八電晶體38之閘極電位下降。
另方面，在圖4A所示之脈衝輸出電路中，當該狀態從第七電晶體37及第八電晶體38兩者皆接通之狀態變成第七電晶體37仍接通而第八電晶體38斷開之狀態，且接著變成第七電晶體37及第八電晶體38兩者皆斷開之狀態時，如圖4B中所示，則節點B之電位下降僅發生一次，因為第八電晶體38之閘極電位下降。因此，電位下降次數可減至一次。
易言之，較佳為時脈信號從第三輸入端點23供給至第七電晶體37之閘極及時脈信號從第二輸入端點22供給 至第八電晶體38之閘極，因為節點B之電位變動可以減少且因而減少噪音。
在此情況下，在第一輸出端點26與第二輸出端點27之電位皆保持在一L位準之一週期期間，一VCC位準信號規律地供給至節點B；因此，脈衝輸出電路之失效可獲抑制。
在第四週期64之後半段中，本實施例中所述之脈衝輸出電路中之節點B係從保持一VCC位準之狀態變成一浮接狀態。要擔心的是處於浮接狀態中之節點B之電位可能因第五電晶體35之一斷開狀態電流或類似者而從VCC位準降低。惟，本實施例之脈衝輸出電路之第五電晶體35係一具有極小斷開狀態電流之底閘極電晶體，其中一淨化之氧化物半導體層係用於一通道形成區。因此，處於浮接狀態中之節點B之電位維持穩定且從VCC位準降低之量小。據此，半導體裝置之失效可獲抑制且可靠性得以增加。
此外，不需要使用一多閘極結構，例如一用於抑制電晶體之斷開狀態電流的雙閘極結構或三閘極結構；因此，電晶體可以小型化。再者，一用於維持節點B之電位的電容器也不需要或者可以小型化。依此，半導體裝置之總尺寸可以藉由使用一包括一小型化元件在內之脈衝輸出電路或一包括一小型化脈衝輸出電路在內之移位暫存器而減小。
以一淨化之氧化物半導體層使用於一通道形成區的底 閘極電晶體不僅具有一減少至極小值之斷開狀態電流，也有一正臨限電壓。在本實施例之脈衝輸出電路中，一使用淨化之氧化物半導體層的底閘極電晶體係使用作為第二電晶體32。因此，節點A之電位可以藉由自我啟動操作而快速升高且無大量損失。因此，半導體裝置之失效可獲抑制且可靠性得以增加。
在本實施例之脈衝輸出電路中，以一淨化之氧化物半導體層之結晶區使用於一通道形成區的頂閘極電晶體係使用作為第三電晶體33、第六電晶體36、第十電晶體40、及第十一電晶體41。以一淨化之氧化物半導體層之結晶區使用於一通道形成區的頂閘極電晶體具有優異之f特徵及一高場效遷移率。因此，第三電晶體33、第六電晶體36、第十電晶體40、及第十一電晶體41之切換操作可以更快。此外，電晶體可以小型化。
因此，半導體裝置可以藉由使用一包括一高速操作元件在內之脈衝輸出電路或一包括一高速操作脈衝輸出電路在內之移位暫存器而高速操作。
此外，本實施例中所述之移位暫存器使用一驅動方法，其中一從第m脈衝輸出電路輸出之脈衝係與一從第m+1((m+1)th)脈衝輸出電路輸出之脈衝之一半(1/4週期)重疊，如圖7A中所示。此可使充電一佈線之時間二倍於一般移位暫存器中令一從第m脈衝輸出電路輸出之脈衝不與一從第m+1((m+1)th)脈衝輸出電路輸出之脈衝重疊的驅動方法者(參閱圖7B)。依此方式，藉由使用一將一從第m 脈衝輸出電路輸出之脈衝與一從第m+1((m+1)th)脈衝輸出電路輸出之脈衝之一半(1/4週期)重疊的驅動方法，即可提供一可承受大負載及可高頻率操作之脈衝輸出電路。此外，一脈衝輸出電路之操作狀況可獲改善。
應該注意的是本實施例中所述之移位暫存器及脈衝輸出電路可以和本說明書之其他實施例中所述之一移位暫存器及一脈衝輸出電路之任意結構組合。本發明之此實施例也可以施加於一半導體裝置。本說明書中之一半導體裝置意指一可藉由使用半導體特徵以發揮功能之裝置。
(實施例5)
在此實施例中，用於形成一主動式矩陣顯示裝置之一驅動器電路之範圍將揭述於後，其係藉由將一使用一以淨化之氧化物半導體層使用於一通道形成區的電晶體之切換電路，組合於實施例4中所述使用二類型電晶體於一基板上的移位暫存器。首先，主動式矩陣顯示裝置之一概述係參考方塊圖揭述，及隨後揭述用於顯示裝置且使用移位暫存器之一信號線驅動器電路及一掃描線驅動器電路。
圖8A揭示一主動式矩陣顯示裝置之方塊圖範例。一像素部分5301、一第一掃描線驅動器電路5302、一第二掃描線驅動器電路5303、及一信號線驅動器電路5304設置於顯示裝置中之一基板5300上。在像素部分5301中，其設有複數條延伸自信號線驅動器電路5304之信號線，及設有複數條延伸自第一掃描線驅動器電路5302與第二 掃描線驅動器電路5303之掃描線。應該注意的是在掃描線與信號線之相交區域中，各具有一顯示元件之像素係配置呈矩陣。顯示裝置之基板5300透過一連接部分而連接於一時序控制電路5305(亦稱為一控制器或一控制IC)，該連接部分例如為一撓性印刷電路(FPC)。
就一設置於像素部分5301中之電晶體而言，可以使用實施例1或2中所述之一電晶體實施例。一底閘極電晶體較佳使用在像素部分5301中，且較佳使用實施例1中所述之電晶體440或實施例2中所述之電晶體460。由於一底閘極電晶體具有一小斷開狀態電流，一顯示影像之對比可以增大且顯示裝置之耗電量可以進一步減低。
由於實施例1及2中所述之電晶體為n通道電晶體，在驅動器電路中一些可由n通道電晶體構成之驅動器電路係形成於供像素部分之電晶體形成的基板上。
在圖8A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304形成於供像素部分5301形成之基板5300上。因此，一驅動器電路之組件及設置於顯示裝置外部之類似者的數量即可減少，使成本得以減少。再者，如果驅動器電路設置於基板5300外，則佈線必須延伸且佈線之連接部分之數量增加。惟，藉由將驅動器電路設置於基板5300上，佈線之連接部分之數量可以減少。據此，可靠性之改善及良率之增加即可達成。
應該注意的是時序控制電路5305例如供給一第一掃 描線驅動器電路起始信號(GSP1)及一掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。再者，時序控制電路5305例如供給一第二掃描線驅動器電路起始信號(GSP2)(亦稱為一起始脈衝)及一掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。再者，時序控制電路5305供給一信號線驅動器電路起始信號(SSP)、一信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦簡稱為一視頻信號)、及一閂鎖信號(LAT)至信號線驅動器電路5304。各時脈信號可以是複數個具有變移相位之時脈信號，或者可以利用一藉由將時脈信號反相而取得之信號(CKB)一起供給。應該注意的是可以將第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之其中一者省略。
圖8B揭示一結構，其中具有較低驅動頻率之電路(例如第一掃描線驅動器電路5302及第二掃描線驅動器電路5303)形成於供像素部分5301形成之基板5300上，且具有較高驅動頻率之信號線驅動器電路5304形成於一與供像素部分5301形成之基板5300不同的基板上。例如，具有較高驅動頻率之信號線驅動器電路5304可利用一使用到單晶性半導體之電晶體而形成於一不同的基板上。因此，顯示裝置之尺寸增加、步驟數減少、降低成本、良率改善、或類似者即可達成。
在此實施例中，具有較高驅動頻率之信號線驅動器電路5304形成於與像素部分5301者相同的基板5300上。 藉由將驅動器電路形成於基板5300上，佈線之連接部分之數量可以減少。據此，可靠性之改善及良率之增加即可達成。
接著，一由n通道電晶體構成之信號線驅動器電路之結構及操作情形範例將參考圖9A及9B說明於後。
信號線驅動器電路包括一移位暫存器5601及一切換電路5602。切換電路5602包括複數個切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N各包括複數個電晶體5603_1至5603_k(k為自然數)。在此實施例中，其電晶體5603_1至5603_k為n通道電晶體之一結構係揭述如下。
在信號線驅動器電路中之一連接關係係使用切換電路5602_1舉例說明，請參閱圖9A。電晶體5603_1至5603_k之第一端點各別連接於佈線5604_1至5604_k。電晶體5603_1至5603_k之第二端點各別連接於信號線S1至Sk。電晶體5603_1至5603_k之閘極連接於一佈線5605_1。
移位暫存器5601具有一藉由將H位準信號依序輸出至佈線5605_1至5605_N而依序選擇切換電路5602_1至5602_N之功能。移位暫存器5601可以使用實施例4中所述之方法製成且其詳細說明即省略。
切換電路5602_1具有一控制佈線5604_1至5604_k與信號線S1至Sk之間之電氣連接性(即第一端點與第二端點之間之電氣連接性)的功能，亦即，一控制佈線 5604_1至5604_k電位是否供給至信號線S1至Sk的功能。在此情況下，切換電路5602_1功能有如一選擇器。再者，電晶體5603_1至5603_k具有分別控制佈線5604_1至5604_k與信號線S1至Sk之間之電氣連接性的功能，亦即，分別供給佈線5604_1至5604_k電位至信號線S1至Sk的功能。在此情況下，電晶體5603_1至5603_k功能各有如一開關。
在此實施例中，以一淨化氧化物半導體層之一結晶區使用於一通道形成區的頂閘極電晶體如同實施例1之電晶體450，其使用作為切換電路5602中之電晶體。頂閘極電晶體具有優異之f特徵及快速切換操作。據此，電晶體可用於高速書寫，此為一包括許多像素在內之下一代高清晰度顯示裝置所需者。應該注意的是由於以一淨化氧化物半導體層使用於一通道形成區的電晶體可以使用實施例1或2中所述之方法製成，其詳細說明即省略。
視頻信號資料(DATA)輸入至佈線5604_1至5604_k之各者。視頻信號資料(DATA)通常為一相對應於一影像信號或影像資料之類比信號。
接著，圖9A中之信號線驅動器電路之操作情形係參考圖9B中之一時序圖而說明。圖9B揭示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k之範例。信號Sout_1至Sout_N係來自移位暫存器5601之輸出信號範例。信號Vdata_1至Vdata_k係輸入至佈線5604_1至5604_k之信號範例。應該注意的是信號線驅動器電路之一操作週期係 對應於一顯示裝置中之一閘極選擇週期。例如，一閘極選擇週期分割成週期T1至TN。週期T1至TN各為一用於將視頻信號資料(DATA)寫入一屬於一選擇列之像素中的週期。
應該注意的是本實施例之圖中或類似者所示各結構之信號波形失真及類似者在某些情況下是為了簡明起見而予以誇大表示。因此，本實施例不需要侷限於圖中或類似者所示之比例。
在週期T1至TN中，移位暫存器5601將H位準信號依序輸出至佈線5605_1至5605_N。例如，在週期T1中，移位暫存器5601將一高位準信號輸出至佈線5605_1。接著，電晶體5603_1至5603_k接通，使得佈線5604_1至5604_k及信號線S1至Sk導通。此時，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別透過電晶體5603_1至5603_k而以一選擇列中第1至第k行方式寫入像素中。在此情況下，在週期T1至TN中，視頻信號資料(DATA)係以選擇列中k行方式依序寫入像素中。
視頻信號資料(DATA)係如上所述以複數行方式寫入像素中，藉此使視頻信號資料(DATA)之數量或寫入之數量得以減少。因此，其與一外部電路之連接數量可以減少。再者，當視頻信號係以複數行方式寫入像素時，用於寫入之時間可加長；因此，可以避免視頻信號之寫入不足。
實施例4中所述之移位暫存器係使用作為本實施例中之驅動器電路之移位暫存器5601；因此，可以抑制故障且移位元暫存器具有高可靠性。藉由使用一小型化之移位暫存器，驅動器電路之總尺寸可以減小。
此外，由於以一淨化氧化物半導體層之一結晶區使用於一通道形成區的頂閘極電晶體係使用作為本實施例中之驅動器電路之切換電路5602中，切換操作快速。據此，在此實施例中舉例說明之驅動器電路可執行高速書寫於像素且其適用於一包括許多像素在內之下一代高清晰度顯示裝置。
實施例4中所述之移位暫存器也可施加於一掃描線驅動器電路。掃描線驅動器電路包括一移位暫存器。此外，在一些情況中掃描線驅動器電路可包括一位準移位器、一緩衝器、或類似者。在掃描線驅動器電路中，一時脈信號(CLK)及一起始脈衝信號(SP)輸入至移位暫存器，使得一選擇信號產生。所產生之選擇信號係由緩衝器緩衝及放大，且生成之信號供給至一相對應之掃描線。一線之像素中之電晶體之閘極連接於掃描線。由於一線之像素中之電晶體必須同時接通，因此使用一可供給大電流之緩衝器。
本實施例中所述之主動式矩陣顯示裝置係透過一端點部分而連接於一外部裝置。一保護性電路設於驅動器電路中，以防止像是外部異常輸入(例如靜電)所造成電晶體臨限值變化等問題產生。由於實施例1及2中所述之底閘極電晶體具有一在閘極與源極之間及閘極與汲極之間之高耐 受電壓，故其適用於作為保護性電路中所用之電晶體。
(實施例6)
藉由製成實施例1及2中所述之電晶體及將電晶體使用於一像素部分及驅動器電路，即可製成一具有一顯示功能之半導體裝置(亦稱之為一顯示裝置)。再者，包括實施例1及2中所述電晶體在內之一些或所有驅動器電路可以形成於一供像素部分形成之基板上，藉此取得一面板上之系統。
顯示裝置包括一顯示元件。就顯示元件而言，可以使用一液晶元件(亦稱為一液晶顯示元件)或一發光元件(亦稱為一發光顯示元件)。發光元件包括一由其範疇內之電流或電壓控制亮度的元件，且更明確地說，在其範疇內包括一無機電致發光(EL)元件、一有機EL元件、及類似者。再者，顯示裝置可包括一顯示媒體(例如電子墨水)，其對比係利用一電場而改變。
此外，顯示裝置包括一面板，以供顯示元件密封於其中，及一模組，以供一包括一控制器在內之IC或類似者安裝於面板上。再者，一相當於在顯示裝置製造過程中之顯示元件完成前之實施例的基板係具備一用於供給電流至各像素中之顯示元件的構件。更明確地說，元件基板可以是在僅顯示元件之一像素電極形成的一狀態、一待成為一像素電極之導電膜形成但是尚未蝕刻形成像素電極的一狀態、或任意其他狀態中。
應該注意的是本說明書中之一顯示裝置係指一影像顯示裝置、一顯示裝置、或一光源(包括一照明裝置)。再者，顯示裝置在其範疇內包括以下模組：一模組，供接附一連接器(例如一撓性印刷電路(FPC))、一捲帶式自動接合(TAB)帶、或一捲帶式載具封裝(TCP)；一模組，具有一TAB帶或一TCP，其端部備有一印刷佈線板；及一模組，具有一利用一玻璃覆晶基板(COG)法而直接安裝在一顯示元件上之積體電路(IC)。
在此實施例中，作為一半導體裝置實施例的一液晶顯示面板之外觀與一截面將參考圖11A1、11A2、及11B說明於後。圖11A1及11A2係面板之平面圖，其中各包括一銦-鎵-鋅-氧基薄膜以作為實施例1或2中所述氧化物半導體層之高可靠性電晶體4010、4011及一液晶元件4013係藉由一密封材料4005而封閉於一第一基板4001及一第二基板4006之間。圖11B係沿圖11A1及11A2中之線M-N所取之截面圖。
密封材料4005提供用於將設在第一基板4001上之一像素部分4002及一掃描線驅動器電路4004圍繞。第二基板4006則設於像素部分4002及掃描線驅動器電路4004上。因此，藉由第一基板4001、密封材料4005、及第二基板4006，像素部分4002及掃描線驅動器電路4004即與一液晶層4008封合在一起。一使用一單晶性半導體薄膜或一多晶性半導體薄膜而形成於一各別製備之基板上的信號線驅動器電路4003係安裝於一區域中，其不同於在 第一基板4001上由密封材料4005圍起之區域。
應該注意的是在各別形成之驅動器電路之連接方法上並無特別限制，且一COG法、一線接法、一TAB法、或類似者皆可使用。圖11A1揭示一範例，其中信號線驅動器電路4003係藉由一COG法安裝。圖11A2揭示一範例，其中信號線驅動器電路4003係藉由一TAB法安裝。
設於第一基板4001上之像素部分4002及掃描線驅動器電路4004包括複數個電晶體。圖11B揭示包括在像素部分4002內之電晶體4010及包括在掃描線驅動器電路4004內之電晶體4011，以作為一範例。絕緣層4020、4041設於電晶體4010上，及一絕緣層4021設於電晶體4011上。絕緣層4020在功能上有如電晶體4011之一閘極絕緣層。
一導電層4042設於絕緣層4020之一部分上，該部分則重疊於像素部分中之電晶體4010中之氧化物半導體層之通道形成區。導電層4042設於與氧化物半導體層之通道形成區重疊的位置，藉此使得BT測試前後之電晶體4010之臨限電壓之變化量可以減少。導電層4042之電位可以和電晶體4010之一閘極層者相同或不同。導電層4042也可以如同一第二閘極層之功能。另者，導電層4042之電位可以是GND或0伏，或導電層4042可以在一浮接狀態。應該注意的是導電層4042可以使用和電晶體4011之一閘極層者相同之材料及相同之步驟形成。
就電晶體4010、4011而言，可以使用實施例1或2 中所述之極可靠性電晶體，其各包括一作為氧化物半導體層之銦-鎵-鋅-氧基薄膜。在此實施例中，電晶體4010、4011係n通道電晶體。
一包括在液晶元件4013內之像素電極層4030係電氣連接於電晶體4010。液晶元件4013之一相對電極層4031形成於第二基板4006上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊之一部分即相當於液晶元件4013。應該注意的是像素電極層4030及相對電極層4031備有分別作為對準膜功能之一絕緣層4032及一絕緣層4033，且液晶層4008設置於電極層之間，並令絕緣層4032、4033配置於其間。儘管圖中未示，一濾色片可設於第一基板4001側上或第二基板4006側上。
應該注意的是第一基板4001及第二基板4006可由玻璃、金屬(典型上為不銹鋼)、陶瓷、或塑膠構成。以塑膠而言，一玻璃纖維強化塑膠(FRP)板、一聚氟乙烯(PVF)膜、一聚酯膜、或一丙烯酸樹脂膜皆可使用。另者，可使用一薄片且其結構中係以一鋁箔配置於PVF膜或聚酯膜之間。
一間隔件4035係一柱狀間隔件，其藉由選擇性蝕刻一絕緣膜而取得且提供用於控制像素電極層4030與相對電極層4031之間之距離(一單元間隙)。另者，可以使用一球狀間隔件。相對電極層4031係電氣連接於一共用電位線，共用電位線形成於供電晶體4010形成之基板上。相對電極層4031及共用電位線可以透過配置於一對基板 之間之導電粒子，而使用共用連接部分以電氣連接於彼此。應該注意的是導電粒子係包括在密封材料4005內。
另者，可以使用呈現一藍相之液晶，即不需要一對準膜。一藍相為液晶相之其中一者，其產生於一膽固醇相變成一等方性相而膽固醇液晶溫度升高之前。由於藍相僅在一較窄之溫度範圍內產生，所以一含有5wt%或更多親手性媒介物之液晶成分即用於液晶層4008，以改善溫度範圍。包括呈現一藍相之液晶與一親手性媒介物之液晶成分具有一10微秒至100微秒(含)之短反應時間且其呈光學等方性；因此，對準處理即不需要且視角依存性小。
應該注意的是儘管一透射型液晶顯示裝置揭述作為本實施例中之一範例，本發明也可以施加於一反射型液晶顯示裝置或一透射反射型液晶顯示裝置。
在本實施例之液晶顯示裝置中，儘管一偏光板設於基板之外表面上(觀看者側)且用於一顯示元件之一著色層及一電極層依序設於基板之內表面上，偏光板仍可設於基板之內表面上。偏光板及著色層之多層式結構並不限於本實施例中者，其可依據偏光板及著色層之材料或製造過程之條件而適當地設定。再者，可設置一使用作為一黑色基質之遮光膜。
在此實施例中，為了減少因電晶體所致之表面粗度及改善電晶體之可靠性，在實施例1或2中所得之電晶體係以絕緣層(即絕緣層4020及4021)覆蓋，絕緣層之功能如同一保護膜或一平坦絕緣膜。應該注意的是保護膜用於防 止污染雜質(例如有機物、金屬、及存在於空氣中之水氣)進入且較佳為一濃厚膜。保護膜可由一濺鍍法形成，以具有一包括一氧化矽膜、一氮化矽膜、一氧氮化矽膜、一氮氧化矽膜、一氧化鋁膜、一氮化鋁膜、一氧氮化鋁膜、及一氮氧化鋁膜任一者在內之單層結構或一堆疊結構。儘管在此實施例中揭述一藉由濺鍍法形成保護膜之範例，許多方法皆可使用，而不限於濺鍍法。
在此實施例中，具有一堆疊結構之絕緣層4020形成作為一保護膜。在此，一氧化矽膜使用一濺鍍法形成作為絕緣層4020之一第一層。氧化矽膜作為保護膜之使用方式則有防止一用於源極與汲極層之鋁膜凸起的效果。
一絕緣層係形成以作為保護膜之一第二層。在此，就絕緣層4020之一第二層而言，一氮化矽膜係以一濺鍍法形成。氮化矽膜作為保護膜之使用方式可以防止遷移之離子(例如鈉離子或類似者)進入一半導體區，使電晶體之電氣特性變化得以抑制。
保護膜形成後，可以執行氧化物半導體層之退火(較高於或等於300℃且較低於或等於400℃)。
絕緣層4021形成作為一平坦絕緣膜。絕緣層4021可以使用一耐熱性有機材料形成，例如一丙烯酸樹脂、一聚醯亞胺、一苯並環丁烯基樹脂、聚醯胺、或一環氧樹脂。除此有機材料外，也可以使用一低介電常數材料(一低k材料)、一矽氧烷基樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或類似者。應該注意的是絕緣層4021可 以藉由堆疊複數個由上述材料任一者構成之絕緣膜而形成。
應該注意的是矽氧烷基樹脂相當於一包括矽-氧-矽鍵在內之樹脂，係使用一矽氧烷基材料作為一起始材料而形成。矽氧烷基樹脂可包括一有機基(例如一烷基或一芳基)或一氟基，以作為一取代基。此外，有機基可包括一氟基。
絕緣層4021之形成方法並不限於一特定方法，且依據材料而可使用以下方法：一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、一液滴噴射法(例如，一噴墨法、網版印刷、平版印刷、或類似者)、或類似者。再者，平坦絕緣層4021可利用一刮刀、一輥式塗布機、一幕簾式塗布機、一刮刀塗布機、或類似者形成。當絕緣層4021之烘烤步驟及半導體層之退火組合在一起時，一半導體裝置即可有效率製成。在使用一液體材料形成絕緣層4021之情況中，可以與一烘烤步驟同時執行氧化物半導體層之退火(較高於或等於300℃且較低於或等於400℃)。當絕緣層4021之烘烤步驟及氧化物半導體層之退火組合在一起時，一半導體裝置即可有效率製成。
像素電極層4030與相對電極層4031可以使用一透光之導電性材料形成，例如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(文後稱為ITO)、氧化銦鋅、或供氧化矽添加至此之氧化銦錫。
另者，一包括一導電性高分子(亦稱為一導電性聚合物)在內之導電性成分可以使用於像素電極層4030與相對電極層4031。使用導電性成分形成之像素電極較佳具有一每平方10000歐姆或更小之薄膜電阻及一在550奈米波長時大於或等於70%之光透射比。再者，包括在導電性成分內之導電性高分子之電阻率較佳為0.1Ω‧cm或更小。
就導電性高分子而言，可以使用一俗稱之π電子共軛導電性聚合物。範例有聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、及二或多類這些材料之一共聚物。
再者，許多信號及電位從一FPC 4018供給至各別形成之信號線驅動器電路4003及掃描線驅動器電路4004或像素部分4002。
在此實施例中，一連接端點電極4015使用同一導電膜作為包括在液晶元件4013內之像素電極層4030而形成。一端點電極4016則使用與電晶體4010、4011之源極與汲極層者相同之導電膜形成。
連接端點電極4015透過一異方性導電膜4019而電氣連接於一包括在FPC 4018內之端點。
應該注意的是圖11A1、11A2、及11B揭示之範例中，信號線驅動器電路4003係各別形成且安裝於第一基板4001上；惟，本實施例並不限於此結構。掃描線驅動器電路可以各別形成及安裝，或者僅部分之信號線驅動器電路或僅部分之掃描線驅動器電路可以各別形成及安裝。
圖12揭示一液晶顯示器模組之範例，其係使用一供實施例1或2中所述電晶體施加之電晶體基板2600而形成一半導體裝置。
圖12揭示液晶顯示器模組之範例，其中電晶體基板2600及一相對基板2601係藉由一密封材料2602而固接於彼此，且一包括一電晶體與類似者在內之像素部分2603、一包括一液晶層在內之顯示元件2604、一著色層2605、及類似者係設於基板之間，以形成一顯示區域。著色層2605須執行顏色顯示。在RGB系統中，與紅、綠、藍等色相對應之著色層係設置用於各別像素。極化板2606、2607及一擴散板2613設於電晶體基板2600及相對基板2601外。一光源包括一冷陰極管2610及一反射板2611。一電路板2612藉由一撓性佈線板2609而連接於電晶體基板2600之一佈線電路部分2608，及其包括一外部電路，例如一控制電路或一電源電路。極化板及液晶層可堆疊且一延遲板夾置於其間。
針對液晶顯示器模組，可以使用一扭曲向列性(TN)模式、一平面切換(IPS)模式、一邊緣電場切換(FFS)模式、一多區域垂直對準(MVA)模式、一圖像垂直對準(PVA)模式、一軸向對稱對準微單元(ASM)模式、一光學補償雙折射(OCB)模式、一鐵電性液晶(FLC)模式、一反鐵電性液晶(AFLC)模式、或類似者。
透過上述步驟，一極可靠之液晶顯示面板即可製成一半導體裝置。
應該注意的是本實施例中所述之結構可以在與其他實施例中所述之任意結構適當組合。
(實施例7)
在此實施例中，電子紙之一範例係揭述為一供實施例1或2中所述電晶體施加之半導體裝置。
圖13揭示主動式矩陣電子紙作為一半導體裝置之一範例。實施例1或2中所述之電晶體可以使用作為半導體裝置之一電晶體581。實施例1或2中所述之電晶體可以使用作為半導體裝置之一電晶體581。
圖13中之電子紙係一使用扭轉球顯示系統之顯示裝置範例。扭轉球顯示系統係指一方法，其中各呈黑色及白色之球形粒子配置在用於一顯示元件的一第一電極層與一第二電極層之間，且一電位差產生於第一電極層與第二電極層之間，以控制球形粒子之方位，使顯示得以執行。
密封於一基板580與一基板596之間之電晶體581係一具有一底閘極結構之電晶體，且一源極層與一汲極層係與形成於絕緣膜583、585中之一開孔內的一第一電極層587接觸，藉此使電晶體581電氣連接於第一電極層587。在第一電極層587與一第二電極層588之間設有球形粒子589，球形粒子589各具有一黑色區590a、一白色區590b、及一供填入液體以圍繞這些區之孔穴594。在球形粒子589周圍之一空隙係以一填料595填注，例如樹脂(參閱圖13)。在此實施例中，第一電極層587及第二電極 層588分別相當於一像素電極及一共同電極。第二電極層588電氣連接於一設在與電晶體581者相同之基板上方之共同電位線。藉由使用實施例1或2中所述之任一共同連接部分，第二電極層588及共同電位線可以透過設於該對基板之間之導電性粒子而電氣連接於彼此。
另者，可以使用一電泳元件以替代使用扭轉球之元件。可以使用一約大於或等於10微米且小於或等於200微米直徑之微膠囊，其中囊封透明液體、帶正電之白色微粒、及帶負電之黑色微粒。在設於第一電極層與第二電極層之間之微膠囊中，當一電場係由第一電極層與第二電極層施加時，白色微粒及黑色微粒彼此以相反方向移動，使白色或黑色得以顯示。一使用此原理之顯示元件係一電泳顯示元件，且統稱為電子紙。電泳顯示元件具有比一液晶顯示元件者高之反射比，因此可以不需要一輔助光、耗電量低、及一顯示部分可在暗處辨認出來。此外，即使是當電力未供給至顯示部分時，仍可維持一曾顯示之像素。因此，即使一具有顯示功能之半導體裝置(其可單純視為一顯示裝置或一備有一顯示裝置之半導體裝置)離開一無線電波源，仍可儲存一顯示像素。
透過上述步驟，一極可靠之電子紙即可製成一半導體裝置。
應該注意的是本實施例中所述之結構可以在與其他實施例中所述之任意結構適當組合。
(實施例8)
在此實施例中，一發光顯示裝置之一範例將揭述為一供實施例1或2中所述電晶體施加之半導體裝置。一利用電致發光之發光元件係在此揭述作為一包括在顯示裝置內之顯示元件。利用電致發光之發光元件係根據一發光材料是否為一有機化合物或一無機化合物而分類。大體上，前者稱為一有機EL元件，及後者稱為一無機EL元件。
在一有機EL元件中，藉由施加電壓於一發光元件，電子及電洞各別從一對電極注入至一容裝有一發光有機化合物之層中，電流即流動。接著，載體(電子及電洞)重新組合，因此，發光有機化合物被激發。接著，當發光有機化合物從激發態回到一基態時即造成發光。由於此一機制，此發光元件即稱為一電流激發式發光元件。
無機EL元件係根據其元件結構而分類成一分散型無機EL元件及一薄膜型無機EL元件。一分散型無機EL元件具有一發光層，即一發光材料之粒子散佈於一黏結劑中，且其發光機制為利用一供體能階與一受體能階之供體-受體重組型發光。一薄膜型無機EL元件具有一結構，即一發光層配置於介電層之間，介電層進一步被夾置於電極之間，且其發光機制為利用金屬離子內殼電子躍遷之局部型發光。請注意，一有機EL元件在此實施例中係揭述為一發光元件。
圖14揭示一可供數位時間灰階驅動施加之像素結構範例，以作為供本發明施加之一半導體裝置範例。
一可供數位時間灰階驅動施加之像素之結構及操作方式揭述如下。在此，一像素包括二個如實施例1或2中所述之n通道電晶體，且各使用一氧化物半導體層(一銦-鎵-鋅-氧基薄膜)於一通道形成區而形成。
一像素6400包括一切換電晶體6401、一驅動電晶體6402、一發光元件6404、及一電容器6403。在切換電晶體6401中，其一閘極連接於一掃描線6406，其一第一電極(一源極與一汲極之其中一者)連接於一信號線6405，及其一第二電極(源極與汲極之另一者)連接於驅動電晶體6402之一閘極。在驅動電晶體6402中，其閘極係透過電容器6403而連接於一電力供給線6407，其一第一電極連接於電力供給線6407，及其一第二電極連接於發光元件6404之一第一電極(像素電極)。發光元件6404之一第二電極相當於一共同電極6408。共同電極6408電氣連接於一設在同一基板上之共同電位線，且連接部分可以使用作為一共同連接部分。
應該注意的是發光元件6404之第二電極(共同電極6408)設定於一低電力供給電位。應該注意的是，參考於電力供給線6407之一高電力供給電位，低電力供給電位係一滿足於低電力供給電位<高電力供給電位之電位。就低電力供給電位而言，例如可以使用GND、0伏或類似者。高電力供給電位與低電力供給電位之間之差值則施加於發光元件6404，使電流流過發光元件6404，藉此使發光元件6404發光。各電位係經設定以令高電力供給電位 與低電力供給電位之間之差值較大於或等於發光元件6404之一順向臨限電壓。
當驅動電晶體6402之閘電容使用作為電容器6403之一替代物時，電容器6403可以省略。驅動電晶體6402之閘電容可以形成於通道區與閘極之間。
在使用一電壓輸入電壓驅動方法之例子中，一視頻信號輸入至驅動電晶體6402之閘極，而使得驅動電晶體6402處於充分接通或斷開二種狀態之任一者。亦即，驅動電晶體6402是在一線性區中操作。亦即，驅動電晶體6402是在一線性區中操作，因此一比電力供給線6407之電壓高的電壓即施加於驅動電晶體6402之閘極。應該注意的是一較高於或等於下列者之電壓係施加於信號線6405：電力供給線電壓+驅動電晶體6402之Vth。
在執行類比灰階方法以替代數位時間灰階方法之例子中，藉由改變信號輸入可使用與圖14中者相同之像素組態。
在執行類比灰階驅動之例子中，較高於或等於下列者之電壓係施加於驅動電晶體6402之閘極：發光元件6404之順向電壓+驅動電晶體6402之Vth。發光元件6404之順向電壓表示取得一所需亮度時之電壓，且其包括至少順向臨限電壓。藉由供驅動電晶體6402可在一飽和區域中操作之視頻信號輸入，電流可供給至發光元件6404。為了可在飽和區域中操作驅動電晶體6402，電力供給線6407之電位係設定較高於驅動電晶體6402之一閘極電位。當 使用一類比視頻信號時，可依據視頻信號而饋送電流給至發光元件6404，及執行類比灰階驅動。
應該注意的是像素組態並不限於圖14中所示者。例如，圖14中所示之像素可進一步包括一開關、一電阻器、一電容器、一電晶體、一邏輯電路、或類似者。
接著，發光元件之結構將參考圖15A至15C說明於後。一像素之截面結構將使用一n通道驅動電晶體舉例說明。一電晶體7011、一電晶體7021、及一電晶體7001係分別使用於圖15A、15B、15C中所示半導體裝置之驅動電晶體，其可用與實施例1或2中所述電晶體者相似之方式製造，且其係各包括一銦-鎵-鋅-氧基薄膜以作為一氧化物半導體層之極可靠電晶體。
為了擷取從發光元件發出之光，陽極及陰極之至少一者必須透光。一電晶體及一發光元件形成於一基板上。一發光元件可具有一頂部放射結構，其中光係擷取通過與基板相對立之表面；一底部放射結構，其中光係擷取通過基板側上之表面；或一雙重放射結構，其中光係擷取通過與基板相對立之表面及基板側上之表面。本發明之像素結構可施加於一具有這些放射結構任一者之發光元件。
一具有底部放射結構之發光元件將參考圖15A說明之。
圖15A係一像素之截面圖，其中驅動電晶體7011係一n型及光從一發光元件7012發出且通過一第一電極7013側。在圖15A中，發光元件7012之第一電極7013 形成於一透光性導電膜7017上，該透光性導電膜則電氣連接於驅動電晶體7011之一汲極層，及一EL層7014與一第二電極7015依序堆疊於第一電極7013上。
就透光性導電膜7017而言，可以使用一含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或供氧化矽添加至此之氧化銦錫等透光性導電膜。
發光元件之第一電極7013可以使用許多材料形成。例如，在第一電極7013使用作為一陰極之情況中，較佳使用一具有低功函之材料，例如一鹼金屬(例如鋰或銫)、一鹼土金屬(例如鎂、鈣、或鍶)、一含有上述任一者之合金(鎂：銀、鋁：鋰、或類似者)、一稀土金屬(例如鎰、鉺、或類似者)。在圖15A中，第一電極7013之厚度係使第一電極發光(較佳為大約5奈米至30奈米)。例如，一具有20奈米厚度之鋁膜係用於第一電極7013。
應該注意的是透光性導電膜及鋁膜可以堆疊及選擇性蝕刻，以形成透光性導電膜7017及第一電極7013。在此情況下，蝕刻較佳使用同一遮罩執行。
一間隔物7019形成於一接觸孔中之透光性導電膜7017上，該接觸孔形成於一保護絕緣層7035與一絕緣層7032中且到達汲極層。應該注意的是第一電極7013之周邊部分可利用一間隔物覆蓋。間隔物7019使用一有機樹脂膜(例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂)、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為 間隔物7019使用一光敏性樹脂材料形成具有一開孔於第一電極7013上方，使開孔之一側壁形成一具有連續曲度之傾斜表面。在一光敏性樹脂材料使用於間隔物7019之情況下，一抗蝕遮罩之形成步驟即可省略。
形成於第一電極7013與間隔物7019上之EL層7014可以使用一單層或堆疊之複數層形成，只要其包括至少一發光層即可。當EL層7014使用複數層形成時，EL層7014係藉由依序在第一電極7013上堆疊一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層而形成，第一電極之功能是作為陰極。應該注意的是並非所有這些層皆需設置。
堆疊順序並不限於上述堆疊順序。第一電極7013可以有如一陽極之功能，且一電洞注入層、一電洞傳輸層、一發光層、一電子傳輸層、及一電子注入層可依序堆疊於第一電極7013上。惟，當比較耗電量時，第一電極7013較佳為一陰極之功能且一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層依序堆疊於第一電極7013上，因為驅動器電路部分中之電壓增加可獲抑制且耗電量可以減少。
就形成於EL層7014上之第二電極7015而言，其可以使用許多材料。例如，在第二電極7015使用作為一陽極之情況中，較佳使用一具有高功函之材料，例如氮化鋯、鈦、鎢、鎳、鉑、或鉻，或較佳使用一透光性導電材料，例如ITO、IZO、或ZnO。一遮光膜7016例如使用一 遮光之金屬、一反射光之金屬、或類似者而形成於第二電極7015上。在此實施例中，一ITO膜使用作為第二電極7015，及一鈦膜使用作為遮光膜7016。
發光元件7012相當於一區域，其中包括透光層在內之EL層7014設於第一電極7013與第二電極7015之間。在圖15A所示之元件結構情形中，光是從發光元件7012發射至第一電極7013側，如箭頭所示。
應該注意的是在圖15A中，從發光元件7012發出之光通過一濾色層7033、絕緣層7032、一氧化物絕緣層7031、一閘極絕緣層7030、及一基板7010，隨後放射出去。
濾色層7033係藉由一液滴噴射法形成，例如噴墨法、印刷法、利用光刻技術之蝕刻法、或類似者。
濾色層7033由一覆蓋層7034覆蓋，亦由保護絕緣層7035覆蓋。應該注意的是具有一薄厚度之覆蓋層7034係揭示於圖15A中；惟，覆蓋層7034使用一樹脂材料形成(例如丙烯酸樹脂)，及其具有一將因濾色層7033所致凹凸不平之表面平坦化的功能。
接著，一具有雙重發射結構之發光元件將參考圖15B說明之。
在圖15B中，一發光元件7022之一第一電極7023形成於一透光性導電膜7027上，該透光性導電膜則電氣連接於驅動電晶體7021之一汲極層，及一EL層7024與一第二電極7025依序堆疊於第一電極7023上。
針對透光性導電膜7027而言，可以使用一含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或供氧化矽添加至此之氧化銦錫等透光性導電膜。
第一電極7023可以使用許多材料形成。例如，在第一電極7023使用作為一陰極之情況中，較佳使用一具有低功函之材料，更明確為一鹼金屬(例如鋰或銫)、一鹼土金屬(例如鎂、鈣、或鍶)、一含有上述任一者之合金(鎂：銀、鋁：鋰、或類似者)、一稀土金屬(例如鎰、鉺、或類似者)。在本實施例中，第一電極7023使用作為一陰極且第一電極7023之厚度係使第一電極7023發光(較佳為大約5奈米至30奈米)。例如，一具有20奈米厚度之鋁膜係用作為陰極。
應該注意的是透光性導電膜及鋁膜可以堆疊及選擇性蝕刻，以形成透光性導電膜7027及第一電極7023。在此情況下，蝕刻較佳使用同一遮罩執行。
一間隔物7029形成於一接觸孔中之透光性導電膜7027上，該接觸孔形成於一保護絕緣層7045與一絕緣層7042中且到達汲極層。應該注意的是第一電極7023之周邊部分可利用一間隔物覆蓋。間隔物7029使用一有機樹脂膜(例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂)、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為間隔物7029使用一光敏性樹脂材料形成具有一開孔於第一電極7023上方，使開孔之一側壁形成一具有連續曲度 之傾斜表面。在一光敏性樹脂材料使用於間隔物7029之情況下，一抗蝕遮罩之形成步驟即可省略。
形成於第一電極7023與間隔物7029上之EL層7024可以使用一單層或堆疊之複數層形成，只要其包括至少一發光層即可。當EL層7024使用複數層形成時，EL層7024係藉由依序在第一電極7023上堆疊一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層而形成，第一電極之功能是作為陰極。應該注意的是並非所有這些層皆需設置。
堆疊順序並不限於上述堆疊順序。第一電極7023可以使用作為一陽極，且一電洞注入層、一電洞傳輸層、一發光層、一電子傳輸層、及一電子注入層可依序堆疊於陽極上。惟，為了較低之耗電量，第一電極7023較佳使用作為一陰極且一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層依序堆疊於陰極上。
此外，形成於EL層7024上之第二電極7025可以使用許多材料。例如，在第二電極7025使用作為一陽極之情況中，較佳使用一具有高功函之材料，或一透明之導電材料，例如ITO、IZO、或ZnO。在此實施例中，第二電極7025使用一包括氧化矽在內之ITO膜形成，及使用作為一陽極。
發光元件7022相當於一區域，其中包括一透光層在內之EL層7024設於第一電極7023與第二電極7025之間。在圖15B所示之元件結構情形中，從發光元件7022 發出之光放射至第二電極7025及第一電極7023側，如箭頭所示。
應該注意的是在圖15B中，從發光元件7022發出至第一電極7023側之光通過一濾色層7043、絕緣層7042、一氧化物絕緣層7041、一閘極絕緣層7040、及一基板7020，隨後放射出去。
濾色層7043係藉由一液滴噴射法形成，例如噴墨法、印刷法、利用微影技術之蝕刻法、或類似者。
濾色層7043由一覆蓋層7044覆蓋，亦由保護絕緣層7045覆蓋。
應該注意的是當使用一具有雙重放射結構之發光元件，且全色顯示係執行於兩個顯示器表面上時，來自第二電極7025側之光並不通過濾色層7043；因此，一備有另一濾色層之密封基板較佳設在第二電極7025上。
接著，一具有頂部放射結構之發光元件將參考圖15C說明之。
圖15C係一像素之截面圖，其中驅動電晶體7001係一n型及光從一發光元件7002發出至一第二電極7005側。在圖15C中，發光元件7002之一第一電極7003形成電氣連接於驅動電晶體7001之一汲極層，及一EL層7004與第二電極7005依序堆疊於第一電極7003上。
第一電極7003可以使用許多材料形成。例如，在第一電極7003使用作為一陰極之情況中，較佳使用一具有低功函之材料，例如一鹼金屬(例如鋰或銫)、一鹼土金屬 (例如鎂、鈣、或鍶)、一含有上述任一者之合金(鎂：銀、鋁：鋰、或類似者)、一稀土金屬(例如鎰、鉺、或類似者)。
一間隔物7009形成於一接觸孔中之第一電極7003上，該接觸孔形成於一保護絕緣層7052與一絕緣層7055中且到達汲極層。應該注意的是第一電極7003之周邊部分可利用一間隔物覆蓋。間隔物7009使用一有機樹脂膜(例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂)、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為間隔物7009使用一光敏性樹脂材料形成具有一開孔於第一電極7003上方，使開孔之一側壁呈一具有連續曲度之傾斜狀。當間隔物7009使用一光敏性樹脂材料形成時，一抗蝕遮罩之形成步驟即可省略。
形成於第一電極7003與間隔物7009上之EL層7004可以使用一單層或堆疊之複數層形成，只要其包括至少一發光層即可。當EL層7004使用複數層形成時，EL層7004係藉由依序在使用作為一陰極之第一電極7003上堆疊一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層而形成。應該注意的是並非所有這些層皆需設置。
堆疊順序並不限於上述堆疊順序，且一電洞注入層、一電洞傳輸層、一發光層、一電子傳輸層、及一電子注入層可依序堆疊於使用作為一陽極之第一電極7003上。
在圖15C中，一電洞注入層、一電洞傳輸層、一發光 層、一電子傳輸層、及一電子注入層依序堆疊於一堆疊膜上，其中一鈦膜、一鋁膜、及一鈦膜依序堆疊，並形成一鎂：銀合金薄膜與ITO之堆疊層。
惟，在電晶體7001係一n型之情況下，較佳為一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層依序堆疊於第一電極7003上，因為驅動器電路中之電壓增加可獲抑制且耗電量可以減少。
第二電極7005使用一透光之導電性材料形成，以供光通過，及例如可以使用一含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或供氧化矽添加至此之氧化銦錫等透光性導電膜。
發光元件7002相當於一區域，其中EL層7004設於第一電極7003與第二電極7005之間。在圖15C所示之像素情形中，光從發光元件7002發出至第二電極7005側，如箭頭所示。
一平坦絕緣層7053可以使用一樹脂材料形成，例如一聚醯亞胺、一丙烯酸樹脂、苯並環丁烯基樹脂、聚醯胺、或一環氧樹脂。除此樹脂材料外，也可以使用一低介電常數材料(一低k材料)、一矽氧烷基樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或類似者。應該注意的是平坦絕緣層7053可以藉由堆疊複數個由上述材料構成之絕緣膜而形成。平坦絕緣層7053之形成方法並無特殊限制，依據材料，平坦絕緣層7053可使用一方法，例 如一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、一液滴噴射法(例如，一噴墨法、網版印刷、平版印刷、或類似者)，或一工具，例如一刮刀、一輥式塗布機、一幕簾式塗布機、或一刮刀塗布機形成。
在圖15C之結構中，當執行全色顯示時，例如，發光元件7002使用作為一綠色發光元件，相鄰發光元件之其中一者使用作為一紅色發光元件，及其餘者使用作為一藍色發光元件。另者，一可全色顯示之發光顯示裝置可以使用四類型之發光元件製成，除了該三類型之發光元件以外，其包括白色發光元件。
在圖15C之結構中，一可全色顯示之發光顯示裝置可依一方式製成，使得所配置之所有複數個發光元件為白色發光元件且一具有一濾色層或類似者之密封基板係配置於發光元件7002上。一呈現單色(例如白色)光之材料可以形成且與一濾色層或一顏色轉換層組合，藉此執行全色顯示。
毋須贅言，單色光之顯示也可以執行。例如，一發光裝置可以利用白色光發射形成，或者一局部色彩發光裝置可以利用單色光放射形成。
若有需要，可以設置一光學薄膜，例如一包括一圓形偏光板在內之偏光薄膜。
儘管一有機EL元件在本文內揭述為一發光元件，一無機EL元件也可以設置作為一發光元件。
應該注意的是本文內所述之範例中，供控制一發光元 件之驅動的電晶體(即一驅動電晶體)係電氣連接於發光元件；惟，也可以使用一結構，其中一供電流控制之電晶體係連接於驅動電晶體與發光元件之間。
本實施例中所述之一半導體裝置並不限於圖15A至15C中所示之結構，且其可以基於本發明之技術精神而有多種修改方式。
接著，作為一半導體裝置實施例的一發光顯示面板(亦稱之為一發光面板)之外觀與一截面將參考圖16A及16B說明於後，說明於實施例1或2之電晶體係應用於該半導體裝置實施例。圖16A係一面板之平面圖，其中形成於一電晶體及一發光元件係藉由一密封材料而密封於一第一基板與一第二基板之間。圖16B係沿圖16A中之H-I所取之截面圖。
一密封材料4505提供用於將設在一第一基板4501上之一像素部分4502、一信號線驅動器電路4503a、一信號線驅動器電路4503b、一掃描線驅動器電路4504a、及一掃描線驅動器電路4504b圍繞。此外，一第二基板4506設於像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b上。據此，像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b係藉由一填料4507而與第一基板4501、密封材料4505、及第二基板4506密封在一起。較佳為一面板係由一保護膜(例如一接合膜或一紫外線可固化樹脂膜)或一覆蓋材料以高氣密性及略為脫氣方式封裝 (密封)，使得面板不曝露於外界空氣。
形成於第一基板4501上之像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b各包括複數個電晶體。一包括在像素部分4502內之電晶體4510及一包括在信號線驅動器電路4503a內之電晶體4509係在圖16B中舉例說明。
針對電晶體4509、4510而言，可以使用實施例1或2中所述之極可靠電晶體，其包括一銦-鎵-鋅-氧基薄膜以作為一氧化物半導體層。在此實施例中，電晶體4509、4510係n通道電晶體。
一導電層4540設於一絕緣層4544之一部分上，該部分係與供像素部分中之電晶體4510之氧化物半導體層之通道形成區重疊。當導電層4540設於與氧化物半導體層之通道形成區重疊處時，在一BT測試前與後之間之電晶體4510之臨限電壓之變化量得以減少。導電層4540可具有一和電晶體4510中之閘極層者相同或不同之電位。導電層4540之電位可以是GND、0伏或在一浮接狀態。
參考編號4511表示一發光元件，及一第一電極層4517係一包括在發光元件4511內之像素電極，其電氣連接於電晶體4510之一源極層或一汲極層。應該注意的是發光元件4511之結構不限於本實施例中所述之結構，其包括第一電極層4517、一電致發光層4512、及一第二電極層4513。發光元件4511之結構可以依據光從發光元件4511擷取之方向、或類似者而適當改變。
一間隔物4520使用一有機樹脂膜、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為間隔物4520使用一光敏性樹脂材料形成，以具有一開孔部分於第一電極層4517上，使得開孔部分之一側壁形成一具有連續曲度之傾斜表面。
電致發光層4512可由一單層或堆疊之複數層形成。
一保護膜可形成於第二電極層4513及間隔物4520上，以防止氧、氫、水氣、二氧化碳、或類似者進入發光元件4511。針對保護膜，可以形成一氮化矽膜、一氮氧化矽膜、一類金剛石(DLC)薄膜、或類似者。
此外，許多信號及電位從一FPC 4518a及一FPC 4518b供給至信號線驅動器電路4503a、4503b、掃描線驅動器電路4504a、4504b、或像素部分4502。
在此實施例中，一連接端點電極4515係使用導電膜形成，相同於包括在發光元件4511內之第一電極層4517者，及一端點電極4516係使用導電膜而形成，相同於包括在電晶體4509、4510內之源極與汲極層者。
連接端點電極4515係透過一異方性導電膜4519以電氣連接於一包括在FPC 4518a內之端點。
定位於光從發光元件4511擷取之方向中的基板必須具有一透光性質。在此情況下係使用一透光性材料，例如一玻璃板、一塑膠板、一聚酯膜、或一丙烯酸膜。
就填料4507而言，除了一惰性氣體(例如氮或氬)外，可以使用一紫外線可固化樹脂或一熱固性樹脂。例 如，聚氯乙烯(PVC)、一丙烯酸樹脂、聚醯亞胺、一環氧樹脂、一矽酮樹脂、聚乙烯醇縮丁醛(PVB)、或乙烯-醋酸乙烯共聚物(EVA)皆可使用。在此實施例中，氮使用作為填料。
此外，若有需要，一光學膜可以適當地設於發光元件之一發光表面上，例如一偏光板、一圓形偏光板(包括一橢圓形偏光板)、一延遲板(四分之一波板或二分之一波板)、或一濾色片。再者，偏光板或圓形偏光板可以備有一抗反射膜。例如，可以執行抗眩光處理，藉此使反射光可以藉由表面上之凸起與凹部擴散，以利於減少眩光。
信號線驅動器電路4503a、4503b及掃描線驅動器電路4504a、4504b可以安裝作為驅動器電路，其使用一單晶性半導體膜或一多晶性半導體膜而形成於一各別製備之基板上。另者，僅有信號線驅動器電路或其一部分、或是僅有掃描線驅動器電路或其一部分可以各別形成與安裝。本實施例不限於圖16A及16B中所示之結構。
透過上述步驟，一極可靠之發光顯示裝置(顯示面板)即可製成一半導體裝置。
應該注意的是本實施例中所述之結構可以在與其他實施例中所述之任意結構適當組合。
(實施例9)
一供實施例1或2中所述電晶體施加之半導體裝置可使用作為電子紙。電子紙可用於所有領域中之電子裝置， 只要能顯示資料即可。例如，電子紙可施加於一電子書閱讀器(電子書)、一海報、車輛(例如火車)內者之車廂廣告、多種卡片之顯示(例如一信用卡)、或類似者。電子裝置之範例係揭示於圖17A、17B及圖18中。
圖17A揭示一使用電子紙形成之海報2631。在一廣告媒體為印刷紙之情況中，廣告係由人力取代；惟，藉由使用電子紙，即可在短時間內改變廣告顯示。再者，一影像可以穩定顯示而無顯示老化現象。應該注意的是海報具有一可以無線發射及接收資料之組態。
圖17B揭示一車輛(例如火車)內者之車廂廣告2632。在一廣告媒體為印刷紙之情況中，廣告係由人力取代；惟，藉由使用電子紙，即可在短時間內改變廣告顯示，不需要大量人力。再者，一影像可以穩定顯示而無顯示老化現象。應該注意的是車廂廣告具有一可以無線發射及接收資料之組態。
圖18揭示一電子書閱讀器。例如，電子書閱讀器2700包括二殼體，即一殼體2701及一殼體2703。殼體2701及殼體2703利用一鉸鏈葉2711組合，使得電子書閱讀器2700可以藉由鉸鏈葉2711作為一軸而開啟與關閉。藉由此一結構，電子書閱讀器2700得以操作如同一本書。
一顯示部分2705及一顯示部分2707分別在殼體2701及殼體2703中併合。顯示部分2705及顯示部分2707可以顯示一影像或不同影像。在顯示部分2705及顯 示部分2707顯示不同影像之情況中，例如，右側上之一顯示部分(圖18中之顯示部分2705)可以顯示文字而左側上之一顯示部分(圖18中之顯示部分2707)可以顯示圖形。
圖18揭示一範例，其中殼體2701備有一操作部分及類似者。例如，殼體2701備有一電源開關2721、一操作鍵2723、一喇叭2725、及類似者。頁面可以藉由操作鍵2723翻動。應該注意的是一鍵盤、一指示裝置、及類似者可設在與殼體之顯示部分相同之表面上。再者，一外接終端(一耳機終端、一USB終端、一可連接於多種線材(例如AC轉接頭及一USB線)之終端、或類似者)、一記錄媒體插入部分、及類似者可設於殼體之後表面或側表面上。再者，電子書閱讀器2700可以具有一電子字典之功能。
電子書閱讀器2700可具有一組態，以利無線發射及接收資料。吾人可使用一結構，其中一所想要的書本資料或類似者係從一電子書伺服器以無線方式找到及下載。
應該注意的是本實施例中所述之結構可以在與其他實施例中所述之任意結構適當組合。
(實施例10)
包括實施例1或2中所述電晶體在內之半導體裝置可施加於多種電子裝置(包括遊戲機在內)。此電子裝置之範例為一電視機組(亦稱為一電視機或一電視機接收器)、一電腦或類似者之一監視器、一照相機(例如一數位相機或 一數位攝影機)、一數位相框、一行動電話手機(亦稱為一行動電話或一行動電話裝置)、一可攜式遊戲機、一可攜式資訊終端機、一音頻播放器、一大型遊戲機(例如一彈珠台)、及類似者。
圖19A揭示一電視機組範例。在一電視機組9600中，一顯示部分9603併合於一殼體9601中。顯示部分9603可以顯示影像。在此，殼體9601係由一架台9605支撐。
電視機組9600可以利用殼體9601之一操作開關或一分離式遙控器9610操作。藉由遙控器9610之操作鍵9609，頻道即可切換且音量可以控制，藉此使一顯示於顯示部分9603上之影像可獲控制。再者，遙控器9610可備有一顯示部分9607，用於顯示從遙控器9610輸出之資訊。
應該注意的是電視機組9600備有一接收器、一數據機、及類似者。利用接收器，可以接收到一般電視廣播。再者，當顯示裝置透過數據機而連接於一有線或無線之通信網路時，即可執行一單向(從一寄件人到一收件人)或雙向(例如在一寄件人與一收件人之間或在收件人之間)資訊通信。
圖19B揭示一數位相框範例。例如，在一數位相框9700中，一顯示部分9703併合於一殼體9701中。顯示部分9703可以顯示多種影像。例如，顯示部分9703可顯示一由數位相機或類似者所拍攝之影像資料，並作為一般 相框之功能。
應該注意的是數位相框9700備有一操作部分、一外接終端(一USB終端、一可連接於多種線材(例如一USB線)之終端)、一記錄媒體插入部分、及類似者。儘管這些組件可設在與顯示部分相同之表面上，但是為了設計美感，較佳為將其設在側表面或後表面上。例如，一記憶體儲存一由數位相機或類似者所拍攝之影像資料，其係插入數位相框9700之記錄媒體插入部分中且資料載入，藉此使影像可顯示於顯示部分9703上。
數位相框9700可被組態以利無線發射及接收資料。透過無線通信，即可將所想要的影像資料載入以供顯示。
圖20A揭示一可攜式遊戲機包括一殼體9881及一殼體9891等二殼體，該兩殼體係由一接頭部分9893連接，使得可攜式遊戲機可以開啟或摺疊。一顯示部分9882及一顯示部分9883分別在殼體9881及殼體9891中併合。此外，圖20A中所示之可攜式遊戲機備有一喇叭部分9884、一記錄媒體插入部分9886、一LED燈9890、輸入構件(操作鍵9885、一連接終端9887、一感測器9888(具有一測量力、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、放射方向之射線、流動率、濕度、梯度、振動、氣味、或紅外線等功能)、及一麥克風9889)、及類似者。不用說，可攜式遊戲機之結構並不限於上述者，而且備有本發明之至少一半導 體裝置的另一結構也可以使用。可攜式遊戲機可適當地包括其他配件。圖20A中所示之可攜式遊戲機具有一讀取媒體中所儲存之一程式或資料以將其顯示於顯示部分上之功能，及一藉由無線通信而與另一可攜式遊戲機共用資料之功能。應該注意的是圖20A中所示之可攜式遊戲機之一功能並不限於上述者，且可攜式遊戲機可有多種功能。
圖20B揭示一大型遊戲機之吃角子老虎範例。在一吃角子老虎9900中，一顯示部分9903係在一殼體9901中併合。此外，吃角子老虎9900包括一操作構件，例如一啟動桿或一停止開關、一投幣孔、一喇叭、及類似者。不用說，吃角子老虎9900之結構並不限於上述者，而且備有本發明之至少一半導體裝置的另一結構也可以使用。吃角子老虎9900可適當地包括其他配件。
圖21A揭示一行動電話範例。一行動電話1000包括一供一顯示部分1002併合於其內之殼體1001、一操作鍵1003、一外接埠1004、一喇叭1005、一麥克風1006、及類似者。
資訊可以藉由手指或類似者觸碰顯示部分1002而輸入至圖21A所示之行動電話1000。再者，使用者可以藉由手指或類似者觸碰顯示部分1002而打電話或寫電子郵件。
顯示部分1002主要有三種螢幕模式。第一模式為一顯示模式，主要用於顯示影像。第二模式為一輸入模式，主要用於輸入資訊(例如文字)。第三模式為一顯示-及-輸 入模式，其中合併顯示模式與輸入模式等二模式。
例如，在打電話或寫電子郵件之情況中，顯示部分1002可置於一主要用於輸入文字的文字輸入模式中，且顯示於一螢幕上之文字也可以輸入。在此例子中，較佳在顯示部分1002之幾乎整個螢幕區域上顯示出一鍵盤或數字鍵。
當一包括一感測器(例如迴旋儀或加速度感測器)在內以偵測出傾斜度之偵測裝置設於行動電話1000內時，顯示部分1002之螢幕上之顯示可以藉由偵測行動電話1000之方向(即行動電話1000是在水平方向或垂直方向，以用於一風景模式或一人像模式)而自動切換。
再者，螢幕模式係藉由觸碰顯示部分1002或操作殼體1001之操作鍵1003而切換。另者，螢幕模式可依據顯示於顯示部分1002上之影像類型而切換。例如，當一針對一顯示於顯示部分上之影像的信號為動態影像之資料時，螢幕模式即切換至顯示模式。當信號為文字資料時，螢幕模式則切換至輸入模式。
再者，在輸入模式中，一信號係由顯示部分1002中之一光學感測器偵測且如果藉由觸碰顯示部分1002之輸入未在一期間內執行，則螢幕模式即受到控制，以利於從輸入模式切換至顯示模式。
顯示部分1002也可以有一影像感測器之功能。例如，當顯示部分1002與一手掌或手指接觸時，則採取手印、指紋、或類似者之一影像，藉此執行人員認證。再 者，當一發出近紅外光之背光或感測光源設於顯示部分中時，手指血管、手掌血管、或類似者之一影像皆可被採取。
圖21B揭示另一行動電話範例。圖21B中之行動電話具有一顯示裝置9410，其備有一殼體9411且包括一顯示部分9412及操作鍵9413，及一通信裝置9400，其備有一殼體9401且包括操作鍵9402、一外輸入端點9403、一麥克風9404、一喇叭9405、及一在接收到電話時會發光之發光部分9406。具有一顯示功能之顯示裝置9410可拆卸地附接於在箭頭所代表之二方向中皆有電話功能之通信裝置9400。因此，顯示裝置9410及通信裝置9400可以沿著其短側或長側而附接於彼此。此外，當僅需要顯示功能時，顯示裝置9410可以從通信裝置9400卸下及單獨使用。影像或輸入資訊可由通信裝置9400與顯示裝置9410之間之無線或有線通信發射或接收，其各具有一可充電式電池。
應該注意的是本實施例可以和其他實施例之任一者適當地組合。
本申請案係基於在2009年11月6日向日本專利局申請的日本專利申請案第2009-255315號，該案之全文以引用的方式併入本文中。

Claims (10)

  1. 一種顯示裝置，包含；在基板上方的第一電晶體與第二電晶體，該第一電晶體，係具有：第一導電層；第一氧化物半導體層，在該第一導電層上方；第一源極電極層及第一汲極電極層，具有與該第一氧化物半導體層重疊的區域；及第二導電層，在該第一氧化物半導體層上方，該第二電晶體，係具有：第二氧化物半導體層；第二源極電極層及第二汲極電極層，具有與該第二氧化物半導體層重疊的區域；及第三導電層，在該第二氧化物半導體層上方，該第一氧化物半導體層，係具有區域，該區域，係具有奈米晶體，該第一氧化物半導體層，係在該第一源極電極層與該第一汲極電極層之間，具有與該第一導電層及該第二導電層重疊的區域，該第二氧化物半導體層，係在該第二源極電極層與該第二汲極電極層之間，具有與該第三導電層重疊的區域。
  2. 一種顯示裝置，包含；在基板上方的第一電晶體與第二電晶體，該第一電晶體，係具有： 第一導電層；第一氧化物半導體層，在該第一導電層上方；第一源極電極層及第一汲極電極層，具有與該第一氧化物半導體層重疊的區域；及第二導電層，在該第一氧化物半導體層上方，該第二電晶體，係具有：第二氧化物半導體層；第二源極電極層及第二汲極電極層，具有與該第二氧化物半導體層重疊的區域；及第三導電層，在該第二氧化物半導體層上方，該第一氧化物半導體層，係具有區域，該區域，係具有粒度為1nm以上20nm以下的奈米晶體，該第一氧化物半導體層，係在該第一源極電極層與該第一汲極電極層之間，具有與該第一導電層及該第二導電層重疊的區域，該第二氧化物半導體層，係在該第二源極電極層與該第二汲極電極層之間，具有與該第三導電層重疊的區域。
  3. 一種顯示裝置，包含；在基板上方的第一電晶體與第二電晶體，該第一電晶體，係具有：第一導電層；第一氧化物半導體層，在該第一導電層上方；第一源極電極層及第一汲極電極層，具有與該第一氧化物半導體層重疊的區域；及 第二導電層，在該第一氧化物半導體層上方，該第二電晶體，係具有：第二氧化物半導體層；第二源極電極層及第二汲極電極層，具有與該第二氧化物半導體層重疊的區域；及第三導電層，在該第二氧化物半導體層上方，該第一氧化物半導體層，係具有區域，該區域，係具有粒度為1nm以上20nm以下的晶體，該第一氧化物半導體層，係在該第一源極電極層與該第一汲極電極層之間，具有與該第一導電層及該第二導電層重疊的區域，該第二氧化物半導體層，係在該第二源極電極層與該第二汲極電極層之間，具有與該第三導電層重疊的區域。
  4. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一氧化物半導體層，係端部具有漸縮形狀。
  5. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一導電層，係包含選自Al、Cr、Ta、Ti、Mo、W之元素。
  6. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一源極電極層及該第一汲極電極層，係包含選自Al、Cu、Cr、Ta、Ti、Mo、W之元素。
  7. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一氧化物半導體層，係具有5nm以上200nm以下之膜厚。
  8. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一氧化物半導體層，係具有：第一區域，具有第一結晶；及第二區域，具有第二結晶，該第一區域之結晶狀態，係與該第二區域之結晶狀態不同。
  9. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一氧化物半導體層具有隔著第一絕緣層與該第一導電層重疊的區域，該第一絕緣層，係具有氧化矽。
  10. 如申請專利範圍第1~3項中任一項之顯示裝置，其中，該第一氧化物半導體層具有隔著第二絕緣層與該第二導電層重疊的區域，該第二絕緣層，係具有氧化矽。
TW108109937A 2009-11-06 2010-10-26 半導體裝置及其製造方法 TWI683444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009255315 2009-11-06
JP2009-255315 2009-11-06

Publications (2)

Publication Number Publication Date
TW201941439A true TW201941439A (zh) 2019-10-16
TWI683444B TWI683444B (zh) 2020-01-21

Family

ID=43969860

Family Applications (9)

Application Number Title Priority Date Filing Date
TW099136529A TWI525834B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW108109937A TWI683444B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW108109938A TWI750464B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW110135733A TW202221795A (zh) 2009-11-06 2010-10-26 半導體裝置及電子裝置
TW104143586A TWI587523B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW113102315A TW202420603A (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW109102972A TWI755681B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW106109751A TWI666777B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW110133966A TW202218169A (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099136529A TWI525834B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW108109938A TWI750464B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW110135733A TW202221795A (zh) 2009-11-06 2010-10-26 半導體裝置及電子裝置
TW104143586A TWI587523B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW113102315A TW202420603A (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW109102972A TWI755681B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW106109751A TWI666777B (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法
TW110133966A TW202218169A (zh) 2009-11-06 2010-10-26 半導體裝置及其製造方法

Country Status (5)

Country Link
US (8) US8633480B2 (zh)
JP (13) JP5731795B2 (zh)
KR (10) KR102691611B1 (zh)
TW (9) TWI525834B (zh)
WO (1) WO2011055620A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240129225A (ko) 2009-12-04 2024-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20130090405A (ko) * 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101345535B1 (ko) * 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
KR102181898B1 (ko) 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8878177B2 (en) * 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6006930B2 (ja) * 2011-11-22 2016-10-12 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板、及びその製造方法
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
JP5980538B2 (ja) * 2012-03-29 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230104756A (ko) * 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
TWI493725B (zh) * 2012-07-18 2015-07-21 E Ink Holdings Inc 半導體結構
KR102013158B1 (ko) * 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
US9305941B2 (en) * 2012-11-02 2016-04-05 Apple Inc. Device and method for improving AMOLED driving
KR102712705B1 (ko) 2012-12-28 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6068748B2 (ja) * 2013-03-13 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
KR102705567B1 (ko) * 2013-12-02 2024-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
JPWO2016056204A1 (ja) 2014-10-10 2017-07-13 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102476776B1 (ko) * 2016-03-25 2022-12-13 에스케이하이닉스 주식회사 트랜지스터 및 이를 구비하는 이미지 센서
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US10126899B2 (en) * 2016-04-04 2018-11-13 Japan Display Inc. Detection device and display device
JP2016177863A (ja) * 2016-04-11 2016-10-06 株式会社半導体エネルギー研究所 半導体装置
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
US11222985B2 (en) * 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device
JP2017108161A (ja) * 2017-02-20 2017-06-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
WO2019048968A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20200068509A (ko) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 표시 장치
KR102701984B1 (ko) * 2018-12-26 2024-09-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
JP2020129635A (ja) * 2019-02-12 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
KR102688604B1 (ko) 2019-11-04 2024-07-25 삼성디스플레이 주식회사 표시 장치
KR102687115B1 (ko) * 2019-12-24 2024-07-22 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
KR20240032856A (ko) * 2021-07-13 2024-03-12 지나이트 코포레이션 박막 반도체 스위칭 장치
CN113674623A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 背光灯板、背光模组及显示装置

Family Cites Families (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07249778A (ja) * 1994-03-08 1995-09-26 Sony Corp 表示素子駆動装置およびその製造方法
US5898188A (en) 1994-07-06 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its fabrication
JP3375742B2 (ja) 1994-07-06 2003-02-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3943200B2 (ja) * 1997-08-01 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2000155313A (ja) * 2000-01-01 2000-06-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4257971B2 (ja) * 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7709843B2 (en) * 2003-10-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
US7093544B1 (en) * 2004-01-06 2006-08-22 Lexair, Inc. Control device for a railroad car
US7381579B2 (en) 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
KR100625999B1 (ko) 2004-02-26 2006-09-20 삼성에스디아이 주식회사 도너 시트, 상기 도너 시트의 제조방법, 상기 도너 시트를이용한 박막 트랜지스터의 제조방법, 및 상기 도너 시트를이용한 평판 표시장치의 제조방법
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4675680B2 (ja) * 2005-05-30 2011-04-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7304243B2 (en) 2005-07-22 2007-12-04 Connector Products, Inc. Cable connector
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
EP1938386B1 (en) 2005-08-09 2019-05-01 Cambridge Enterprise Limited Nanorod thin-film transistors
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2020686B1 (en) 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101275898B1 (ko) * 2006-09-22 2013-06-14 엘지디스플레이 주식회사 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI749346B (zh) * 2006-09-29 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
CN101689532B (zh) 2007-06-29 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP2009088049A (ja) * 2007-09-28 2009-04-23 Hitachi Displays Ltd 液晶表示装置
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP2009237558A (ja) * 2008-03-05 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101644406B1 (ko) * 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102160104B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 半导体装置
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101711249B1 (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101730347B1 (ko) * 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101914026B1 (ko) * 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102246127B1 (ko) * 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2494692B1 (en) * 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102691611B1 (ko) * 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102317763B1 (ko) * 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
US8633480B2 (en) 2014-01-21
JP6659810B2 (ja) 2020-03-04
KR20200047775A (ko) 2020-05-07
TW201941440A (zh) 2019-10-16
US20150333089A1 (en) 2015-11-19
US20230335561A1 (en) 2023-10-19
KR20230007544A (ko) 2023-01-12
JP2024014960A (ja) 2024-02-01
JP2022095673A (ja) 2022-06-28
US20190252416A1 (en) 2019-08-15
KR102148664B1 (ko) 2020-08-28
KR20200023529A (ko) 2020-03-04
KR20210096328A (ko) 2021-08-04
JP5731795B2 (ja) 2015-06-10
KR102691611B1 (ko) 2024-08-06
JP6279684B2 (ja) 2018-02-14
KR20190066086A (ko) 2019-06-12
TWI683444B (zh) 2020-01-21
KR102286284B1 (ko) 2021-08-06
US9093544B2 (en) 2015-07-28
US20200176486A1 (en) 2020-06-04
TWI750464B (zh) 2021-12-21
KR102484475B1 (ko) 2023-01-04
TW202420603A (zh) 2024-05-16
TW202027173A (zh) 2020-07-16
TW201613109A (en) 2016-04-01
US11776968B2 (en) 2023-10-03
TWI666777B (zh) 2019-07-21
JP2019179932A (ja) 2019-10-17
TW201737495A (zh) 2017-10-16
TWI525834B (zh) 2016-03-11
TW202221795A (zh) 2022-06-01
KR20240119187A (ko) 2024-08-06
JP7413425B2 (ja) 2024-01-15
US12080720B2 (en) 2024-09-03
JP2022109267A (ja) 2022-07-27
JP6817378B2 (ja) 2021-01-20
US11107840B2 (en) 2021-08-31
US20140131704A1 (en) 2014-05-15
US20210288079A1 (en) 2021-09-16
TW202218169A (zh) 2022-05-01
JP2018101788A (ja) 2018-06-28
JP2019114807A (ja) 2019-07-11
KR20180137596A (ko) 2018-12-27
US10249647B2 (en) 2019-04-02
KR20170089033A (ko) 2017-08-02
KR20120106743A (ko) 2012-09-26
KR102220606B1 (ko) 2021-03-02
WO2011055620A1 (en) 2011-05-12
TW201135941A (en) 2011-10-16
JP7389171B2 (ja) 2023-11-29
US20110108837A1 (en) 2011-05-12
KR101763126B1 (ko) 2017-07-31
US20190181160A1 (en) 2019-06-13
KR20190066085A (ko) 2019-06-12
JP2020113783A (ja) 2020-07-27
JP6444551B2 (ja) 2018-12-26
JP2011119718A (ja) 2011-06-16
JP6014196B2 (ja) 2016-10-25
KR102223595B1 (ko) 2021-03-05
JP2019024144A (ja) 2019-02-14
TWI755681B (zh) 2022-02-21
TWI587523B (zh) 2017-06-11
JP2017011296A (ja) 2017-01-12
US11107838B2 (en) 2021-08-31
KR101932407B1 (ko) 2018-12-27
JP2019114806A (ja) 2019-07-11
US10868046B2 (en) 2020-12-15
JP2015165577A (ja) 2015-09-17
JP2020053700A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
US11710745B2 (en) Semiconductor device and manufacturing method thereof
US12080720B2 (en) Semiconductor device and manufacturing method thereof