JP2022008386A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022008386A
JP2022008386A JP2021149168A JP2021149168A JP2022008386A JP 2022008386 A JP2022008386 A JP 2022008386A JP 2021149168 A JP2021149168 A JP 2021149168A JP 2021149168 A JP2021149168 A JP 2021149168A JP 2022008386 A JP2022008386 A JP 2022008386A
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
gate electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021149168A
Other languages
English (en)
Other versions
JP7112575B2 (ja
Inventor
淳一郎 坂田
Junichiro Sakata
俊成 佐々木
Toshinari Sasaki
みゆき 細羽
Miyuki Hosohane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022008386A publication Critical patent/JP2022008386A/ja
Priority to JP2022117215A priority Critical patent/JP7318074B2/ja
Application granted granted Critical
Publication of JP7112575B2 publication Critical patent/JP7112575B2/ja
Priority to JP2023117511A priority patent/JP2023156311A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

Figure 2022008386000001
【課題】安定した電気的特性を有するトランジスタを用いて安定した動作を行う表示装置
を提供することを課題とする。
【解決手段】酸化物半導体層をチャネル形成領域とするトランジスタを適用して表示装置
を作製するに際し、少なくとも駆動回路に適用するトランジスタの上に更なるゲート電極
を配する。酸化物半導体層をチャネル形成領域とするトランジスタを作製するに際しては
、酸化物半導体層に対して脱水化または脱水素化のための加熱処理を行い、上下に接して
設けられるゲート絶縁層及び保護絶縁層と酸化物半導体層の界面に存在する水分などの不
純物を低減する。
【選択図】図１１

Description

トランジスタで構成された回路を有する表示装置の作製方法に関する。
金属酸化物は多様に存在し、様々な用途に用いられている。金属酸化物として、酸化イ
ンジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有す
る導電性材料として用いられている。
金属酸化物には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、
例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような
半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが既に知られている
（例えば、特許文献１乃至特許文献４、および非特許文献１を参照）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば
、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａおよび
Ｚｎを有する多元系酸化物半導体として知られている（非特許文献２乃至非特許文献４を
参照）。
そして、上記のようなＩｎ－Ｇａ－Ｚｎ系酸化物で構成される酸化物半導体層をトラン
ジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文
献５および非特許文献６を参照）。
特開昭６０－１９８８６１号公報 特開平８－２６４７９４号公報 特表平１１－５０５３７７号公報 特開２０００－１５０９００号公報 特開２００４－１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ－Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０－３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８－３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ－Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３－ＺｎＧａ２Ｏ４－ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０－１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７－３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９－１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８－４９２
本発明の一態様は、電気的特性が良好であり且つ信頼性の高いトランジスタとその作製
方法を提供し、これを適用した、表示品質が良好であり且つ信頼性の高い表示装置を提供
することを課題とする。
本発明の一態様は、酸化物半導体層を有するトランジスタが設けられた表示装置であっ
て、該表示装置のアクティブマトリクス基板は、画素部と駆動回路部を有し、少なくとも
該駆動回路部では、バックチャネル部と重畳する位置に更なるゲート電極が設けられてお
り、該トランジスタの作製に際して、酸化物半導体層には加熱処理が行われ、該加熱処理
により、脱水化または脱水素化されることを特徴とする。更には、該加熱処理後に該酸化
物半導体層を覆って酸素を含む絶縁性無機材料により保護絶縁層が形成される。該加熱処
理によりキャリア濃度も変化する。
電気的特性が良好なトランジスタを作製し、特に、長期間の使用に際しても、しきい値
電圧がシフトしにくく、信頼性の高いトランジスタを作製することができ、このようなト
ランジスタを少なくとも駆動回路部に適用することで、表示装置の信頼性を向上させるこ
とができる。
本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明に適用できる電気炉を説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様であるトランジスタを説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である表示装置を説明する図。 本発明の一態様である電子機器を説明する図。 本発明の一態様である電子機器を説明する図。 本発明の一態様である電子機器を説明する図。 実施例１を説明する図。 実施例１を説明する図。 実施例１を説明する図。 実施例１を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例２を説明する図。 実施例３を説明する図。 実施例３を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の
形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成に
おいて、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通し
て用い、その繰り返しの説明は省略する。
なお、以下の実施の形態１乃至実施の形態４は、本発明の一態様である表示装置の少な
くとも駆動回路部に設けられるトランジスタについて説明する。
（実施の形態１）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタおよびその
作製方法について説明する。本発明の一態様である表示装置において、少なくとも駆動回
路部に、本実施の形態のトランジスタを適用する。
図１（Ａ）乃至図１（Ｃ）は、本発明の一態様に適用できるトランジスタの断面図を示
す。
トランジスタ４７１は、ボトムゲート型のトランジスタであって、基板４００上に設け
られた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と
、ソース電極およびドレイン電極層４０５と、を有する。更には、酸化物半導体層４０３
の一部に接してこれらを覆う第１の保護絶縁層４０７と、第１の保護絶縁層４０７上に設
けられ、酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている。
なお、第１の保護絶縁層４０７は、第２のゲート絶縁層と呼ぶこともできる。
チャネル形成領域を含む酸化物半導体層４０３の材料としては、半導体特性を有する酸
化物材料を用いればよい。例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造
の酸化物半導体を用いることができ、特に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用い
ることが好ましい。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、ＭｎおよびＣｏから選ばれた一の金
属元素または複数の金属元素を表す。例えば、ＭがＧａの場合には、ＧａとＮｉまたはＧ
ａとＦｅなど、Ｇａ以外の上記した金属元素が含まれる場合がある。
なお、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、Ｆｅ、Ｎｉ、そ
の他の遷移金属元素または該遷移金属の酸化物が含まれていてもよい。
なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のうち、Ｍ
として少なくともＧａを含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体
と呼び、該薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。
または、酸化物半導体層４０３に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓ
ｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ
－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－
Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。
なお、上記酸化物半導体に酸化シリコンを含ませてもよい。
酸化物半導体層４０３の形成では、少なくとも酸化物半導体膜を形成した後に、不純物
である水分（Ｈ２Ｏ）などを低減する加熱処理（脱水化または脱水素化のための加熱処理
）をして低抵抗化（キャリア濃度が高まり、好ましくは１×１０１８／ｃｍ３以上となる
）させ、該酸化物半導体膜（または加工された酸化物半導体層）に接して第１の保護絶縁
層４０７を形成することにより、高抵抗化（キャリア濃度が低まる、好ましくは１×１０
１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）させてチャネル形成領
域として用いることができる酸化物半導体層を形成することができる。
さらに、脱水化または脱水素化のための加熱処理によって水分などの不純物を脱離させ
る過程を経た後、不活性雰囲気下で徐冷（徐々に冷却）を行うことが好ましい。脱水化ま
たは脱水素化のための加熱処理および徐冷を行った後、酸化物半導体層に接して絶縁性酸
化膜の形成などを行って酸化物半導体層のキャリア濃度を低減させることで、トランジス
タ４７１の信頼性を向上させることができる。
更には、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、および上下に接
して設けられる層と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化
物半導体層４０３の界面、および第１の保護絶縁層４０７と酸化物半導体層４０３の界面
に存在する水分などの不純物を低減する。
酸化物半導体層４０３は、少なくとも無機絶縁膜と接する領域が高抵抗化酸化物半導体
領域であり、該高抵抗化酸化物半導体領域をチャネル形成領域として用いることができる
。
なお、酸化物半導体層４０３に用いるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜は、非晶質で
あっても、微結晶を含んでいても、多結晶であってもよい。または、「Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系非単結晶膜」と表記しているが、これに限定されず単結晶であってもよい。
高抵抗化酸化物半導体領域をチャネル形成領域として用いることによって、トランジス
タの電気的特性は安定し、オフ電流の増加などを防止することができる。
そして、酸化物半導体層４０３と接するソース電極およびドレイン電極層４０５を形成
する材料は、酸素親和性の高い金属を含有する材料が好ましい。酸素親和性の高い金属を
含有する材料としては、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム
、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いることが好ま
しい。
酸化物半導体層４０３と、酸素親和性の高い金属層とを接触させて熱処理を行うと、酸
化物半導体層４０３から金属層へと酸素原子が移動し、界面付近においてキャリア密度が
増加し、低抵抗な領域が形成される。該低抵抗な領域は界面を有する膜状であってもよい
。
このように、トランジスタのコンタクト抵抗を低くし、オン電流を大きくすることがで
きる。
図２（Ａ）乃至図２（Ｄ）にトランジスタ４７１の作製工程の断面図を示す。
まず、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成する。絶縁表
面を有する基板４００は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリ
ウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基
板」とも呼ばれる。）、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基
板などを用いることができる。絶縁表面を有する基板４００がマザーガラスの場合には、
第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代
（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×
９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍ
ｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍ
ｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍ
ｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などの
大きさのものを用いることができる。
または、後に参照する図１（Ｃ）と同様に、下地絶縁層を基板４００と第１のゲート電
極層４０１の間に形成してもよい。下地絶縁層は、基板４００からの不純物元素（ナトリ
ウムなど）の拡散を防止することができる絶縁膜により形成すればよく、例えば窒化シリ
コン、酸化シリコン、窒化酸化シリコン若しくは酸化窒化シリコンから選ばれた一または
複数の膜により積層して形成することができる。
第１のゲート電極層４０１は、モリブデン、チタン、クロム、タンタル、タングステン
、アルミニウム、銅、ネオジム若しくはスカンジウムなどの金属材料またはこれらを主成
分とする合金材料を用いて、単層で、または積層して形成することができる。
例えば、第１のゲート電極層４０１を２層の積層構造とする場合には、アルミニウム層
上にモリブデン層が積層された２層構造、または銅層上にモリブデン層を積層した２層構
造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、または窒化チタ
ン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造とする場
合には、タングステン層若しくは窒化タングステン層と、アルミニウムとシリコンの合金
層若しくはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層と、を積層し
た３層構造とすることが好ましい。
第１のゲート電極層４０１は、導電膜を基板４００の全面に形成した後、フォトリソグ
ラフィ工程を行って該導電膜上にレジストマスクを形成し、エッチングにより不要な部分
を除去することで形成する。第１のゲート電極層４０１は、配線および電極（第１のゲー
ト電極層４０１を含むゲート配線、容量配線、および端子電極など）を構成する。
次いで、第１のゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法などを用いて、酸化
シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを単層で、または積
層して形成することができる。例えば、原料ガスとして、ＳｉＨ４と、酸素および窒素の
いずれか一方または双方と、を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成
すればよい。または、酸素と窒素に代えて、一酸化二窒素などを用いてもよい。
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させて逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴ
ミなどを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源
を用いて電圧を印加してプラズマを発生させ、該プラズマに被処理物（例えば、基板）を
曝して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素またはヘリウムな
どを用いてもよい。または、アルゴン雰囲気に酸素、若しくは一酸化二窒素などを加えた
雰囲気で行ってもよい。または、アルゴン雰囲気に塩素若しくは四フッ化メタンなどを加
えた雰囲気で行ってもよい。
酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物をターゲットとして用いてスパ
ッタリング法により形成する。酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、
酸素雰囲気下、または希ガス（例えばアルゴン）および酸素雰囲気下においてスパッタリ
ング法により形成することができる。
なお、ゲート絶縁層４０２と酸化物半導体膜を大気に触れさせることなく連続的に形成
してもよい。ゲート絶縁層４０２と酸化物半導体膜を大気に触れさせることなく連続的に
形成することで、ゲート絶縁層４０２と酸化物半導体膜の界面が、大気成分や大気中に浮
遊する不純物（水やハイドロカーボンなど）に汚染されることなく形成されるので、トラ
ンジスタの特性のばらつきを低減することができる。
次に、酸化物半導体膜をフォトリソグラフィ工程により加工して、島状の第１の酸化物
半導体層４３０を形成する（図２（Ａ）を参照）。
第１の酸化物半導体層４３０に対して、不活性ガス（窒素、またはヘリウム、ネオン、
アルゴンなどの希ガス）雰囲気下或いは減圧下において加熱処理を行った後、不活性雰囲
気下で徐冷を行って第２の酸化物半導体層４３１を形成する（図２（Ｂ）を参照）。第１
の酸化物半導体層４３０に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化
物半導体層４３０に含まれる水素および水などの不純物を除去し、第２の酸化物半導体層
４３１が形成される。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに
、水または水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入
する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち、不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理には、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、またはランプ光を用いるＬＲＴＡ
（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱する方法な
どを用いることができる。
ここで、第１の酸化物半導体層４３０の加熱処理に電気炉を用いる場合について、図３
を用いて説明する。
図３は、電気炉６０１の概略図である。電気炉６０１は、チャンバー６０２を有し、チ
ャンバー６０２の外側にはチャンバー６０２を加熱するヒーター６０３が設けられている
。チャンバー６０２内には、基板６０４を搭載するサセプター６０５が設けられており、
チャンバー６０２内に基板６０４を搬入または搬出する。チャンバー６０２にはガス供給
手段６０６および排気手段６０７が接続されている。ガス供給手段６０６からは、チャン
バー６０２にガスが導入される。そして、排気手段６０７により、チャンバー６０２内を
排気し、またはチャンバー６０２内を減圧する。なお、電気炉６０１は、０．１℃／分以
上２０℃／分以下で昇温でき、０．１℃／分以上１５℃／分以下で降温できる構成とする
ことが好ましい。
ガス供給手段６０６は、ガス供給源６１１と、圧力調整弁６１２と、マスフローコント
ローラ６１４と、ストップバルブ６１５と、を有する。本実施の形態では、図３に示され
るように、ガス供給源６１１とチャンバー６０２の間に精製器６１３を設けることが好ま
しい。精製器６１３を設けることで、ガス供給源６１１からチャンバー６０２内に導入さ
れるガスに含まれる、水または水素などの不純物を除去することが可能であり、チャンバ
ー６０２内への水または水素などの侵入を防ぐことができる。
本実施の形態では、ガス供給源６１１から、窒素または希ガスをチャンバー６０２に導
入し、チャンバー６０２内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、
好ましくは４００℃以上６００℃以下に加熱されたチャンバー６０２において、基板６０
４（図１における基板４００）上に形成された第１の酸化物半導体層４３０を加熱するこ
とで、第１の酸化物半導体層４３０の脱水化または脱水素化を行うことができる。
または、排気手段６０７によって減圧下で２００℃以上６００℃以下、好ましくは４０
０℃以上６００℃以下に加熱されたチャンバー６０２において、基板６０４（図１におけ
る基板４００）上に形成された第１の酸化物半導体層４３０を加熱することで、第１の酸
化物半導体層４３０の脱水化または脱水素化を行うことができる。
次に、ヒーター６０３をオフし、チャンバー６０２を徐冷（徐々に冷却）する。第１の
酸化物半導体層４３０は、不活性ガス雰囲気下或いは減圧下における加熱処理と徐冷によ
って、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）され、
第２の酸化物半導体層４３１とすることができる。
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めること
ができる。
なお、減圧下で加熱処理を行った場合には、加熱後に不活性ガスをチャンバー６０２内
に導入して大気圧として冷却すればよい。
なお、加熱装置のチャンバー６０２内の基板６０４を３００℃程度まで冷却した後、基
板６０４を室温の雰囲気下に移動してもよい。この結果、基板６０４の冷却時間を短縮す
ることができる。
なお、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで
行うこともできる。例えば、窒素または希ガスが充填され、且つ２００℃以上６００℃以
下、好ましくは４００℃以上６００℃以下に加熱された第１のチャンバーにおいて、基板
６０４（図１における基板４００）上の第１の酸化物半導体層４３０を加熱する。次に、
窒素または希ガスが導入された搬送室を経て、窒素または希ガスが充填され、且つ１００
℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、
冷却する。加熱処理と冷却処理を異なるチャンバーで行うことで、スループットを向上さ
せることができる。
なお、不活性ガス雰囲気下或いは減圧下における第１の酸化物半導体層４３０に対する
加熱処理は、島状の第１の酸化物半導体層４３０に加工する前の酸化物半導体膜に対して
行ってもよい。その場合には、不活性ガス雰囲気下或いは減圧下における酸化物半導体膜
の加熱処理後に室温以上１００℃未満まで徐冷を行い、加熱装置から基板６０４（図１に
おける基板４００）を取り出し、フォトリソグラフィ工程を行う。
なお、不活性ガス雰囲気下或いは減圧下の加熱処理後の第１の酸化物半導体層４３０の
状態は、非晶質であることが好ましいが、一部が結晶化されていてもよい。
次いで、ゲート絶縁層４０２、第２の酸化物半導体層４３１上に導電膜を形成する。
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タン
グステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属
元素を組み合わせた合金などが挙げられる。
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える
程度の耐熱性を有する導電膜を用いる。例えば、該導電膜をアルミニウムのみで形成する
と、耐熱性が劣り、また腐蝕しやすいなどの問題があるので耐熱性導電性材料と組み合わ
せて形成するとよい。アルミニウムと組み合わせる耐熱性導電性材料としては、チタン、
タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元
素、または上述した金属元素を主成分とする合金、上述した元素を組み合わせた合金、ま
たは上述した元素を主成分とする窒化物などが挙げられる。
第２の酸化物半導体層４３１と該導電膜をエッチングし、第３の酸化物半導体層４３２
、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０
５ｂ）を形成する（図２（Ｃ）を参照）。なお、第３の酸化物半導体層４３２は一部（バ
ックチャネル部）がエッチングされており、溝部（凹部）を有する。
次に、第３の酸化物半導体層４３２に接して第１の保護絶縁層４０７を形成する。第１
の保護絶縁層４０７は、水分、水素イオンおよびＯＨ－などが低減され（すなわち、これ
らを含まず、または含む場合であってもほとんど含まない。）、これらの外部からの侵入
をブロックし、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン
、酸化窒化シリコンまたは窒化酸化シリコンを用いるとよい。
本実施の形態では、第１の保護絶縁層４０７としてスパッタリング法を用いて厚さ３０
０ｎｍの酸化シリコン膜を形成する。酸化シリコン膜の形成時の基板温度は、室温以上３
００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法
による形成は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例え
ばアルゴン）と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットと
して酸化シリコンターゲットを用いてもシリコンターゲットを用いてもよい。例えば、シ
リコンターゲットを用いて、酸素を含む雰囲気下でスパッタリングを行うことで、酸化シ
リコン膜を形成することができる。
第３の酸化物半導体層４３２に接して、スパッタリング法またはプラズマＣＶＤ法など
により第１の保護絶縁層４０７として酸化シリコン膜を形成すると、低抵抗化された第３
の酸化物半導体層４３２における少なくとも第１の保護絶縁層４０７と接する領域を高抵
抗化（キャリア濃度が低下、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物
半導体領域を形成することができる。
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷
および絶縁性酸化物の形成などによって第３の酸化物半導体層４３２のキャリア濃度を増
減させることが重要である。第３の酸化物半導体層４３２は、高抵抗化酸化物半導体領域
を有する酸化物半導体層４０３となる。（図２（Ｄ）を参照）。
次いで、第１の保護絶縁層４０７上に導電膜を形成した後、フォトリソグラフィ工程を
行い、該導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去して第
２のゲート電極層４０９（同一の層により形成される配線などを含む）を形成する。第２
のゲート電極層４０９を所望の上面形状とするため選択的にエッチングする際に、第１の
保護絶縁層４０７はエッチングストッパーとして機能する。
なお、第２のゲート電極層４０９が第１のゲート電極層４０１と接続される場合には、
第２のゲート電極層４０９となる導電膜を形成する前に第１の保護絶縁層４０７の所定の
箇所に、第１のゲート電極層４０１を露出させるように開口部を形成しておく。
第１の保護絶縁層４０７上に形成する導電膜としては、金属材料（アルミニウム、銅、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた金属元素の一若しくは複数、または上述した金属元素を主成分とする合金）を用い
ることができる。これらを用いた膜は十分な厚さで形成することで遮光性を有するため、
酸化物半導体層４０３を遮光することができる。
図１（Ａ）において、第２のゲート電極層４０９の幅は、第１のゲート電極層４０１の
幅よりも広く、酸化物半導体層４０３の幅よりも広い。図１（Ａ）に示すように、第２の
ゲート電極層４０９の幅を酸化物半導体層４０３の幅よりも広くし、第２のゲート電極層
４０９が酸化物半導体層４０３の上面を覆う形状とすることで、酸化物半導体層４０３を
遮光することができる。酸化物半導体層４０３の薄い領域は、ソース電極およびドレイン
電極層４０５で覆われていないため、光が照射されることによりトランジスタ４７１の電
気的特性に影響を及ぼすおそれがある。例えば、スパッタリング法で形成したＩｎ－Ｇａ
－Ｚｎ－Ｏ系非単結晶膜は波長４５０ｎｍ以下の光に感度を有するため、酸化物半導体層
４０３にＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる場合には、特に波長４５０ｎｍ以下
の光を遮光することができるように第２のゲート電極層４０９を設けるとよい。
なお、ここで、窒素雰囲気下または大気雰囲気下（大気中）においてトランジスタ４７
１に加熱処理を行ってもよい。ここで行う加熱処理は、好ましくは温度３００℃以下で行
い、第１の保護絶縁層４０７となる絶縁膜を形成した後であればいつでもよい。例えば、
ここで行う加熱処理として、窒素雰囲気下で３５０℃、１時間の加熱処理を行う。加熱処
理を行うと、トランジスタ４７１の電気的特性のばらつきを少なくすることができる。
以上の工程を経ることによって図１（Ａ）に示すトランジスタ４７１を形成することが
できる。
なお、本実施の形態にて用いるトランジスタは、図１（Ａ）に示す形態に限定されない
。図１（Ｂ）に示すように、第２のゲート電極層４０９Ｂの下に平坦化層（例えば樹脂層
）を設けてもよい。図１（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と
、酸化物半導体層４０３と、ソース電極およびドレイン電極層４０５と、を覆う第１の保
護絶縁層４０７と第２のゲート電極層４０９Ｂの間に樹脂層４０８を形成した形態を示す
。第２のゲート電極層４０９Ｂの下に樹脂層を設けると、これより下の構造物により生じ
る凹凸を緩和し、第２のゲート電極層４０９Ｂの被形成面を平坦にすることができる。な
お、樹脂層に限定されず、上面が平坦となる他の方法（スピンコーティング法またはリフ
ロー法など）を用いてもよい。
なお、図１（Ｂ）では、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する
。
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層
４０５と、厚さの薄い領域を有する酸化物半導体層４０３と、を覆う。樹脂層４０８は、
例えば、０．５μｍ～３μｍの厚さを有する感光性または非感光性の有機材料を用いるこ
とができる。樹脂層４０８に用いることができる感光性または非感光性の有機材料として
は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシ
クロブテン、またはこれらを積層して形成したものなどを挙げることができる。ここでは
、樹脂層４０８として、感光性のポリイミドを塗布法により形成する。ポリイミドを全面
に塗布した後に、露光、現像および焼成を行って、表面が平坦な１．５μｍの厚さのポリ
イミドからなる樹脂層４０８を形成する。
樹脂層４０８を設けることで、トランジスタ４７１Ｂの構造により生じる凹凸を緩和し
、平坦にすることができる。
図１（Ｃ）は、トランジスタが設けられた基板４００と第１のゲート電極層４０１Ｃの
間に下地絶縁層４１０が設けられ、第１のゲート電極層４０１Ｃの幅と第２のゲート電極
層４０９Ｃの幅の間の関係が図１（Ａ）と異なる形態を示す。
なお、図１（Ｃ）では、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する
。
下地絶縁層４１０は、厚さ５０ｎｍ～２００ｎｍの酸化窒化シリコン、窒化酸化シリコ
ン、または窒化シリコンなどにより形成することができ、基板４００としてガラスを用い
た場合のガラス基板からの不純物元素（例えばナトリウムなど）がトランジスタ４７１Ｃ
へと拡散し、特に、このような不純物元素の酸化物半導体層４０３への侵入をブロックす
ることができる。更には、下地絶縁層４１０により、第１のゲート電極層４０１Ｃの形成
時のエッチング工程で基板４００がエッチングされることを防止することができる。
なお、トランジスタ４７１Ｃは、トランジスタ４７１またはトランジスタ４７１Ｂと比
べて、第１のゲート電極層４０１Ｃの幅および第２のゲート電極層４０９Ｃの幅が異なる
。図１（Ｃ）に示すトランジスタ４７１Ｃの第１のゲート電極層４０１Ｃのチャネル長方
向の長さは、酸化物半導体層４０３のチャネル長方向の長さよりも大きい。一方で、トラ
ンジスタ４７１Ｃの第２のゲート電極層４０９Ｃのチャネル長方向の長さは、酸化物半導
体層４０３のチャネル長方向の長さよりも小さい。図１（Ｃ）に示すように、少なくとも
第２のゲート電極層４０９Ｃのチャネル長方向の長さは、酸化物半導体層４０３の薄い領
域（第１の保護絶縁層４０７と接触している領域）の長さ以上として重なる位置に配置す
ればよく、第２のゲート電極層４０９Ｃの長さを小さくすれば寄生容量を低減することが
できる。
なお、図１（Ａ）乃至図１（Ｃ）において、第１の保護絶縁層４０７を形成する前に、
露出している酸化物半導体層４０３の薄い領域に対して酸素ラジカル処理を行ってもよい
。酸素ラジカル処理を行うことによって、酸化物半導体層４０３の露出面近傍を改質し、
酸素過剰領域とすることができるため、高抵抗領域とすることができる。酸素ラジカルは
、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、またはオゾン発
生装置により供給されてもよい。供給された酸素ラジカルまたは酸素を薄膜に照射するこ
とによって酸化物半導体層４０３の表面（バックチャネル部の表面）を改質することがで
きる。なお、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行っても
よい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマ
を発生させて薄膜表面の改質を行うことである。
なお、図１（Ａ）乃至図１（Ｃ）において、第２のゲート電極層は、透光性を有する導
電性材料、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含む
インジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウ
ム錫酸化物、インジウム錫酸化物（以下、ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。
または、図１（Ａ）乃至図１（Ｃ）において、第２のゲート電極層に透光性を有する導
電性材料を用いる場合、画素電極と同じ材料とすることで、第２のゲート電極層と画素電
極を同じフォトマスクを用いて形成することもできる。第２のゲート電極層と画素電極を
同じ材料とすることで工程数を削減することができる。透光性を有する導電性材料を第２
のゲート電極層に用いる場合には、薄い領域を有する酸化物半導体層を遮光するための遮
光層を酸化物半導体層の薄い領域と重畳する位置に別途設けることが好ましい。遮光層は
、少なくとも４００～４５０ｎｍの波長域で約５０％未満の光透過率、好ましくは２０％
未満の光透過率となる材料および厚さで形成する。例えば、遮光層の材料として、クロム
（酸化クロムまたは窒化クロムでもよい）、窒化チタンなどの金属、または黒色樹脂を用
いることができる。光を遮光するために黒色樹脂を用いる場合、照射される光が強力であ
るほど遮光層の厚さが必要となるため、遮光層が薄膜であることが必要な場合には、遮光
性が高く、精細なエッチング加工および薄膜化が可能な金属を用いることが好ましい。
なお、上記の説明では、２階調のフォトマスクをフォトリソグラフィ工程に用いる例を
示したが、多階調マスクを用いて形成した複数（例えば２階調のフォトマスクを用いる場
合の二種類）の厚さの異なる領域を有するレジストマスクを用いると、レジストマスクの
数を減らすことができ、工程の簡略化および低コスト化が可能となる。なお、本明細書に
おいて、グレートーン露光用マスクや、ハーフトーン露光用マスクを総称して、便宜上、
多階調マスクと呼ぶ。なお、多階調マスクは３階調のものに限定されず、４階調であって
もよく、更に階調数が多くてもよい。
なお、多階調マスクを用いる場合には、酸化物半導体膜と、導電膜と、を積層して形成
した後、複数の厚さの異なる領域を有するレジストマスクを導電膜上に形成し、そのレジ
ストマスクを用いて厚さの薄い領域を有する酸化物半導体層と、ソース電極およびドレイ
ン電極層を形成する。この場合、ソース電極およびドレイン電極層の端部と酸化物半導体
層の端部が概略一致し、酸化物半導体層の側面が露呈する。従って、第１の保護絶縁層４
０７を形成する場合、酸化物半導体層は、ソース電極およびドレイン電極層と重ならない
領域（薄い領域）と側面の双方が、第１の保護絶縁層４０７と接する構成となる。
本実施の形態におけるトランジスタが有するチャネル形成領域の半導体層は高抵抗化領
域であるので、トランジスタの電気的特性は安定なものとなり、オフ電流の増加などを防
止することができる。従って、電気的特性が良好で信頼性のよいトランジスタを有する表
示装置とすることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態２）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実
施の形態１とは異なるトランジスタおよびその作製方法について説明する。本発明の一態
様である表示装置において、少なくとも駆動回路部に、本実施の形態のトランジスタを適
用する。
図４（Ａ）および図４（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。
トランジスタ４７２は、ボトムゲート型のトランジスタであって、基板４００上に設けら
れた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、
ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を有する。更
には、酸化物半導体層４０３の一部に接してこれらを覆う第１の保護絶縁層４０７と、第
１の保護絶縁層４０７上に設けられ、酸化物半導体層４０３と重畳する第２のゲート電極
層４０９が設けられている。なお、第１の保護絶縁層４０７は、第２のゲート絶縁層と呼
ぶこともできる。
酸化物半導体層４０３とソース電極およびドレイン電極層４０５の間には、低抵抗なｎ
型酸化物半導体層４０４を設けることで、トランジスタ４７２をより安定に動作させるこ
とができる。
まず、図５（Ａ）乃至（Ｄ）を用いて、図４（Ａ）に示すトランジスタ４７２の作製方
法の一例を示す。
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲ
ート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を成膜する工程ま
では実施の形態１と同一であるため、ここでは詳細な説明は省略し、図１（Ａ）と同じ箇
所は同一の符号を用いて説明する。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３３を実施の形態１と同様に形成す
る。
次いで、第１の酸化物半導体膜４３３上に、ソース領域またはドレイン領域として機能
する、第１のｎ型酸化物半導体膜４４０を形成する（図５（Ａ）を参照）。第１のｎ型酸
化物半導体膜４４０としては、第１の酸化物半導体膜４３３よりも低抵抗の酸化物半導体
膜を用いる。
第１のｎ型酸化物半導体膜４４０は、例えば、窒素ガスを含む雰囲気中でスパッタリン
グ法によりＩｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む金属酸化
物（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウム
、および亜鉛を含む酸化窒化物膜や、Ａｌ－Ｚｎ－Ｏ系非単結晶膜や、窒素を含ませたＡ
ｌ－Ｚｎ－Ｏ系非単結晶膜、すなわち、Ａｌ－Ｚｎ－Ｏ－Ｎ系非単結晶膜（ＡＺＯＮ膜と
も呼ぶ）を用いてもよい。
なお、本実施の形態で用いるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜は、非晶質であっても
、微結晶であっても、多結晶であってもよい。または、単結晶であってもよい。これらの
形成条件やターゲットの組成比を変えることで、第１の酸化物半導体膜４３３と第１のｎ
型酸化物半導体膜４４０の結晶状態を変化させることができる。
従って、酸化物半導体膜の形成条件やターゲットの組成比によって、ソース領域および
ドレイン領域となるｎ型酸化物半導体層と、チャネル領域を形成する酸化物半導体層４０
３の結晶状態は異なっていてもよい。例えば、ソース領域およびドレイン領域となるｎ型
酸化物半導体層が微結晶を含み、酸化物半導体層４０３が非晶質であってもよく、ソース
領域およびドレイン領域となるｎ型酸化物半導体層が非晶質であって、酸化物半導体層４
０３が微結晶を含んでいてもよい。
なお、第１の酸化物半導体膜４３３および第１のｎ型酸化物半導体膜４４０は、大気に
触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続的に形成す
ることで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物に
汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつ
きを低減することができる。なお、ゲート絶縁層４０２から第１のｎ型酸化物半導体膜４
４０までを連続的に形成してもよい。
次いで、実施の形態１と同様に、第１の酸化物半導体膜４３３の加熱処理を行う。第１
の酸化物半導体膜４３３は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐
冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）
され、低抵抗化された酸化物半導体膜（第２のｎ型酸化物半導体膜）とすることができる
。
第１の酸化物半導体膜４３３の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム
、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体膜４３３
に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体膜４３３に含ま
れる水素および水などの不純物を除去することができる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに
、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する
窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９
％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち、不純物濃度を１ｐ
ｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし
、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは
４００℃以上６００℃以下として、基板上に形成された第１の酸化物半導体膜４３３およ
び第１のｎ型酸化物半導体膜４４０を加熱する。または、排気手段によって減圧下で、２
００℃以上６００℃以下、好ましくは４００℃以上６００℃以下として、基板上に形成さ
れた第１の酸化物半導体膜４３３および第１のｎ型酸化物半導体膜４４０を加熱して第２
の酸化物半導体膜および第２のｎ型酸化物半導体膜を形成する。
加熱処理の後、電気炉のヒーターをオフし、チャンバーを徐冷（徐々に冷却）する。な
お、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好ましい
。
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めること
ができる。
次に、第２の酸化物半導体膜および第２のｎ型酸化物半導体膜上にレジストマスク（図
示しない）をフォトリソグラフィ工程により形成し、エッチング工程により、島状の第２
の酸化物半導体層４３１および第２のｎ型酸化物半導体層４３４に加工する（図５（Ｂ）
を参照）。
なお、ここでは加熱処理を行った後に酸化物半導体膜の加工を行ったが、酸化物半導体
膜の加工を行った後に加熱処理を行ってもよい。
次いで、上記レジストマスクを除去した後、第２のｎ型酸化物半導体層４３４上に導電
膜を形成する。
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タン
グステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属
元素を組み合わせた合金などが挙げられる。
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える
程度の耐熱性を有する導電膜を用いる。
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電
膜をエッチングし、ソース電極およびドレイン電極層４０５を形成する。なお、同じレジ
ストマスクを用いてソース電極およびドレイン電極層４０５により形成されるソース電極
とドレイン電極の間に挟まれた領域（バックチャネル部）の第２のｎ型酸化物半導体層４
３４をエッチングして、ソース領域およびドレイン領域となる第２のｎ型酸化物半導体層
４３７を形成する（図５（Ｃ）を参照）。なお、第２の酸化物半導体層４３１は一部のみ
がエッチングされ、溝部（凹部）を有する第３の酸化物半導体層４３２となる。
次いで、第３の酸化物半導体層４３２に接して、酸化シリコンまたは窒化酸化シリコン
などの酸素を含む無機絶縁膜を用いて第１の保護絶縁層４０７を形成する。ここでは、実
施の形態１と同様に第１の保護絶縁層４０７としてスパッタリング法を用いて膜厚３００
ｎｍの酸化シリコン膜を形成する。
低抵抗化した第１の酸化物半導体層４３２に接してスパッタリング法またはプラズマＣ
ＶＤ法などにより酸化シリコンで第１の保護絶縁層４０７を形成すると、低抵抗化された
第３の酸化物半導体層４３２において、少なくとも第１の保護絶縁層４０７と接する領域
を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗
化酸化物半導体領域を形成することができる。
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷
および絶縁性酸化物の形成などによって第３の酸化物半導体層４３２のキャリア濃度を増
減させることが重要である。第３の酸化物半導体層４３２は、高抵抗化酸化物半導体領域
を有する酸化物半導体層４０３となる。（図５（Ｄ）を参照）。
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すな
わち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０
９上に樹脂層を設けると、トランジスタ４７２の構造により生じる凹凸を緩和し平坦にで
きる。
そして、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７２に
加熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、第１の保
護絶縁層４０７となる絶縁膜を形成した後であればいつでもよい。例えば、窒素雰囲気下
で３５０℃、１時間の加熱処理を行う。該加熱処理を行うとトランジスタ４７２の電気的
特性のばらつきを軽減することができる。
以上の工程を経ることによって図４（Ａ）に示すトランジスタ４７２を得ることができ
る。なお、トランジスタ４７２では、第１の保護絶縁層４０７が第２のゲート絶縁層とし
て機能する。
図４（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層
４０３と、ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を
覆う第１の保護絶縁層４０７と第２のゲート電極層４０９の間に樹脂層４０８を形成した
形態を示す。
図４（Ｂ）に示すトランジスタ４７２Ｂは、図４（Ａ）と一部のみが異なる。図４（Ｂ
）では、図４（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層
４０５と、厚さの薄い領域を有する酸化物半導体層４０３と、を覆う。樹脂層４０８は、
例えば、０．５μｍ～３μｍの厚さを有する感光性または非感光性の有機材料により形成
することができ、感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポ
リアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積
層して形成したものなどを挙げることができる。ここでは、樹脂層４０８として、感光性
のポリイミドを塗布法により形成する。ポリイミドを全面に塗布した後に、露光、現像お
よび焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂層４０８を
形成する。
樹脂層４０８を設けることで、トランジスタ４７２Ｂの構造により生じる凹凸を緩和し
、平坦にすることができる。
なお、図４（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層
４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層
４０９によって酸化物半導体層４０３を遮光することができる。第２のゲート電極層４０
９から酸化物半導体層４０３の全体にゲート電圧を印加できる。
なお、図４（Ａ）に示す構造や、図４（Ｂ）に示す構造であっても、第１の保護絶縁層
４０７と樹脂層４０８を積層した部分が薄い場合には、第２のゲート電極層４０９とソー
ス電極およびドレイン電極層４０５との間の寄生容量が問題になることがある。寄生容量
が問題になる場合は、第２のゲート電極層４０９の幅を狭くして、第２のゲート電極層４
０９とソース電極およびドレイン電極層４０５が重畳する面積を縮小することが好ましい
。重畳する面積を縮小すれば、寄生容量を小さくできる。
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量
が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共
通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ
以上としてもよい。
なお、上記の説明では２階調のフォトマスクをフォトリソグラフィ工程に用いる例を示
したが、多階調マスクを用いて形成した複数（例えば、２階調のフォトマスクを用いる場
合の二種類）の厚さの異なる領域を有するレジストマスクを用いると、レジストマスクの
数を減らすことができ、工程の簡略化、低コスト化が可能となる。
多階調マスクを用いる場合、２種類が積層された酸化物半導体膜と、導電膜と、を積層
して形成した後、複数の厚さの異なる領域を有するレジストマスクを導電膜上に形成し、
そのレジストマスクを用いて厚さの薄い領域を有する酸化物半導体層と、ソース電極およ
びドレイン電極層を形成する。この場合、ソース電極層およびドレイン電極層の端部と酸
化物半導体層の端部が概略一致し、酸化物半導体層の側面が露呈する。従って、第１の保
護絶縁層４０７を形成する場合、酸化物半導体層は、ソース電極層およびドレイン電極層
と重ならない領域（薄い領域）と側面の双方が第１の保護絶縁層４０７と接する構成とな
る。
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であ
るので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することがで
きる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示
装置）とすることが可能となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態３）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実
施の形態１および実施の形態２とは異なるトランジスタおよびその作製方法について説明
する。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態
のトランジスタを適用する。
図６（Ａ）および図６（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。
トランジスタ４７３は、ボトムゲート型のトランジスタであって、基板４００上に設けら
れた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、
ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５
ｂ）と、チャネル保護層４０６と、を有する。更には、チャネル保護層４０６に接して第
１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、ソース電
極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と、第１の保護絶縁層
４０７上に酸化物半導体層４０３と重畳する第２のゲート電極層４０９が設けられている
。すなわち、本実施の形態にて説明するトランジスタ４７３は、チャネルストップ型であ
る。
まず、図７（Ａ）乃至図７（Ｄ）を用いて、図６（Ａ）に示すトランジスタ４７３の作
製方法の一例を示す。
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲ
ート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を形成する工程ま
では実施の形態１と同一であるため、ここでは詳細な説明は省略し、図２（Ａ）と同じ箇
所には同一の符号を用いて説明する。
ゲート絶縁層４０２上に、第１の酸化物半導体膜を実施の形態１と同様に形成する。
次いで、フォトリソグラフィ工程を行い、第１の酸化物半導体膜上にレジストマスクを
形成し、第１の酸化物半導体膜をエッチングして、島状の第１の酸化物半導体層４３０を
形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチ
ングを用いてもよい（図７（Ａ）を参照）。
次いで、実施の形態１と同様に第１の酸化物半導体層４３０の加熱処理を行う。第１の
酸化物半導体層４３０は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷
によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）さ
れ、低抵抗化された第２の酸化物半導体層４３１とすることができる。
第１の酸化物半導体層４３０の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム
、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体層４３０
に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体層４３０に含ま
れる水素および水などの不純物を除去することができる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに
、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する
窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９
％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし
、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは
４００℃以上６００℃以下として、加熱されたチャンバーにおいて、基板上に形成された
第１の酸化物半導体層４３０を加熱する。または、排気手段によって減圧下で、２００℃
以上６００℃以下、好ましくは４００℃以上６００℃以下として、基板上に形成された第
１の酸化物半導体層４３０を加熱して第２の酸化物半導体層４３１を形成する。
加熱処理の後、電気炉のヒーターをオフ状態にし、チャンバーを徐冷（徐々に冷却）す
る。なお、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好
ましい。
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めること
ができる。
次いで、第２の酸化物半導体層４３１に接して、チャネル保護層となる絶縁膜を形成す
る。第２の酸化物半導体層に接して形成するチャネル保護層となる絶縁膜は、水分、水素
イオン、およびＯＨ－などが低減され、これらの外部からの侵入をブロックし、酸素を含
む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、酸化窒化シリコンまた
は窒化酸化シリコンを用いて形成する。すなわち、チャネル保護層となる絶縁膜は、実施
の形態１で説明した第１の保護絶縁層４０７と同様に形成すればよい。
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタリング法を用いて厚さ
３００ｎｍの酸化シリコン膜を形成する。形成時の基板温度は、室温以上３００℃以下と
すればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は
、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）
と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットとして酸化シリ
コンターゲットを用いてもシリコンターゲットを用いてもよい。例えばシリコンターゲッ
トを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成するこ
とができる。
第２の酸化物半導体層４３１に接してスパッタリング法またはプラズマＣＶＤ法などに
より酸化シリコンでチャネル保護層となる絶縁膜を形成すると、低抵抗化された第２の酸
化物半導体層４３１において少なくともチャネル保護層となる絶縁膜と接する領域を高抵
抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化
物半導体領域を形成することができる。
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷
および絶縁性酸化物の形成などによって酸化物半導体層のキャリア濃度を増減させること
が重要である。第２の酸化物半導体層４３１は、高抵抗化酸化物半導体領域を有する酸化
物半導体層４０３となる。
次いで、フォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマ
スクを形成し、エッチングにより不要な部分を除去してチャネル保護層４０６を形成する
。なお、第１のゲート電極層４０１は、チャネル保護層４０６の幅（チャネル長方向の長
さ）よりも広いことが好ましい（図７（Ｂ）を参照）。
次いで、レジストマスクを除去した後、第２の酸化物半導体層４３１およびチャネル保
護層４０６上に導電膜を形成する。
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タン
グステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属
元素を組み合わせた合金などが挙げられる。
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える
程度の耐熱性を有する導電膜を用いる。
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電
膜をエッチングし、ソース電極およびドレイン電極層４０５（ソース電極４０５ａおよび
ドレイン電極４０５ｂ）を形成する。このエッチングにおいて、チャネル保護層４０６は
酸化物半導体層４０３のエッチングストッパーとして機能するため、酸化物半導体層４０
３はエッチングされない。
酸化物半導体層４０３のチャネル形成領域上に接してチャネル保護層４０６を設ける構
造であるため、酸化物半導体層４０３のチャネル形成領域に対する工程時におけるダメー
ジ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことがで
きる。従って、トランジスタ４７３の信頼性を向上させることができる。
次いで、ソース電極およびドレイン電極層４０５、並びにチャネル保護層４０６上に、
第１の保護絶縁層４０７を形成する。第１の保護絶縁層４０７は、水分、水素イオン、お
よびＯＨ－などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁性無
機材料を用いて形成する。具体的には、酸化シリコン、窒化シリコン、酸化窒化シリコン
、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化イ
ットリウム、酸化ハフニウム、酸化タンタルを挙げることができる（図７（Ｄ）を参照）
。
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すな
わち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０
９上に樹脂層を設けると、トランジスタ４７３の構造により生じる凹凸を緩和し平坦にで
きる。
なお、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７３に加
熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、チャネル保
護層４０６を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時
間の加熱処理を行う。該加熱処理を行うとトランジスタ４７３の電気的特性のばらつきを
軽減することができる。
以上の工程を経ることによって図６（Ａ）に示すトランジスタ４７３を得ることができ
る。なお、トランジスタ４７３では、チャネル保護層４０６と第１の保護絶縁層４０７が
積層された部分が第２のゲート絶縁層として機能する。
図６（Ｂ）に示すトランジスタ４７３Ｂは、図６（Ａ）と一部のみが異なる。図６（Ｂ
）では、図６（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図６（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層
４０３と、ソース電極およびドレイン電極層４０５と、を覆う第１の保護絶縁層４０７と
第２のゲート電極層４０９の間に樹脂層４０８を形成した形態を示す。
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層
４０５と、チャネル保護層４０６と、を覆う。樹脂層４０８は、例えば、厚さが０．５μ
ｍ～３μｍの感光性または非感光性の有機材料により形成することができ、感光性または
非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げ
ることができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形
成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦
な１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
樹脂層４０８を設けることで、トランジスタ４７３Ｂの構造により生じる凹凸を緩和し
、平坦にすることができる。
なお、図６（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層
４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層
４０９から酸化物半導体層４０３の全体にゲート電圧を印加できる。
なお、図６（Ａ）に示す構造や、図６（Ｂ）に示す構造であっても、チャネル保護層４
０６、第１の保護絶縁層４０７および樹脂層４０８を積層した部分が薄い場合には、第２
のゲート電極層４０９とソース電極およびドレイン電極層４０５との間の寄生容量が問題
になることがある。寄生容量が問題になる場合は、第２のゲート電極層４０９の幅を第１
のゲート電極層４０１の幅よりも狭くして、第２のゲート電極層４０９とソース電極およ
びドレイン電極層４０５が重畳する面積を縮小することが好ましい。重畳する面積を縮小
すれば、寄生容量を小さくできる。さらに、第１のゲート電極層４０１の幅をチャネル保
護層４０６の幅よりも狭くし、第２のゲート電極層４０９の幅をチャネル保護層４０６の
幅よりも狭くすることで、ソース電極およびドレイン電極層４０５と重ならないようにし
て寄生容量を更に低減する構成としてもよい。
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量
が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共
通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ
以上としてもよい。
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であ
るので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することがで
きる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示
装置）とすることが可能となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態４）
本実施の形態は、本発明の一態様である表示装置に適用できるトランジスタであって実
施の形態１乃至実施の形態３とは異なるトランジスタおよびその作製方法について説明す
る。本発明の一態様である表示装置において、少なくとも駆動回路部に、本実施の形態の
トランジスタを適用する。
図８（Ａ）および図８（Ｂ）は、本発明の一態様であるトランジスタの断面図を示す。
トランジスタ４７４は、ボトムゲート型のトランジスタであって、基板４００上に設けら
れた、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層４０３と、
ｎ型酸化物半導体層４０４ａ、ｎ型酸化物半導体層４０４ｂと、ソース電極およびドレイ
ン電極層４０５（ソース電極４０５ａおよびドレイン電極４０５ｂ）と、チャネル保護層
４０６と、を有する。更には、チャネル保護層４０６に接してこれらを覆う第１の保護絶
縁層４０７と、第１の保護絶縁層４０７上に酸化物半導体層４０３と重畳する第２のゲー
ト電極層４０９が設けられている。すなわち、本実施の形態にて説明するトランジスタ４
７４は、チャネルストップ型である。
まず、図９（Ａ）乃至図９（Ｄ）を用いて、図８（Ａ）に示すトランジスタ４７４の作
製方法の一例を示す。
なお、絶縁表面を有する基板４００上に第１のゲート電極層４０１を形成し、第１のゲ
ート電極層４０１を覆うゲート絶縁層４０２を形成し、酸化物半導体膜を形成する工程ま
では実施の形態３と同一であるため、ここでは詳細な説明は省略し、図７（Ａ）と同じ箇
所には同一の符号を用いて説明する。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３３を実施の形態１と同様に形成す
る。
次いで、実施の形態１と同様に第１の酸化物半導体膜４３３の加熱処理を行う。第１の
酸化物半導体膜４３３は、不活性ガス雰囲気下或いは減圧下における加熱処理および徐冷
によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）さ
れ、低抵抗化された第２の酸化物半導体膜とすることができる。
第１の酸化物半導体膜４３３の加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム
、ネオン、アルゴンなどの希ガス）下或いは減圧下で行う。第１の酸化物半導体膜４３３
に対して、上記の雰囲気下で加熱処理を行うことで、第１の酸化物半導体膜４３３に含ま
れる水素および水などの不純物を除去することができる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに
、水、水素などの不純物が含まれないことが好ましい。または、加熱処理装置に導入する
窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９
％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
本実施の形態では、電気炉は、０．１℃／分以上２０℃／分以下で昇温できる構成とし
、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上６００℃以下、好ましくは
４００℃以上６００℃以下として、加熱されたチャンバーにおいて、基板上に形成された
第１の酸化物半導体膜４３３を加熱する。
加熱処理の後、電気炉のヒーターをオフ状態にし、チャンバーを徐冷（徐々に冷却）す
る。なお、電気炉は、０．１℃／分以上１５℃／分以下で降温できる構成とすることが好
ましい。
上記のように加熱処理することで、後に形成されるトランジスタの信頼性を高めること
ができる。
次いで、第２の酸化物半導体膜に接して、チャネル保護層となる絶縁膜を形成する。第
２の酸化物半導体膜に接して形成するチャネル保護層となる絶縁膜は、水分、水素イオン
、およびＯＨ－などが低減され、これらの外部からの侵入をブロックし、酸素を含む絶縁
性無機材料を用いて形成する。具体的には、酸化シリコン膜、または窒化酸化シリコン膜
を用いる。
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタリング法を用いて厚さ
３００ｎｍの酸化シリコン膜を形成する。形成時の基板温度は、室温以上３００℃以下と
すればよく、ここでは１００℃とする。酸化シリコン膜のスパッタリング法による形成は
、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）
と酸素の混合ガス雰囲気下において行うことができる。なお、ターゲットとして酸化シリ
コンターゲットを用いてもシリコンターゲットを用いてもよい。例えばシリコンターゲッ
トを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成するこ
とができる。
第２の酸化物半導体膜に接してスパッタリング法またはプラズマＣＶＤ法などにより酸
化シリコンでチャネル保護層となる絶縁膜を形成すると、低抵抗化された第２の酸化物半
導体膜において少なくともチャネル保護層となる絶縁膜と接する領域を高抵抗化（キャリ
ア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域
を形成することができる。
トランジスタの作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷
および絶縁性酸化物の形成などによって酸化物半導体層のキャリア濃度を増減させること
が重要である。第２の酸化物半導体膜は、高抵抗化酸化物半導体領域を有する第３の酸化
物半導体膜となる。
次いで、フォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジストマ
スクを形成し、エッチングにより不要な部分を除去してチャネル保護層４０６を形成する
。なお、第１のゲート電極層４０１は、チャネル保護層４０６の幅（チャネル長方向の長
さ）よりも広いことが好ましい。
次いで、第３の酸化物半導体膜およびチャネル保護層４０６上に、ソース領域またはド
レイン領域として機能するｎ型酸化物半導体膜を形成する。ｎ型酸化物半導体膜としては
、第３の酸化物半導体膜よりも低抵抗の酸化物半導体膜となる膜を用いることができる。
ｎ型酸化物半導体膜は、例えば、窒素ガスを含む雰囲気中でスパッタリング法によりＩ
ｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含む金属酸化物（Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウム、および亜鉛
を含む酸窒化物膜や、Ａｌ－Ｚｎ－Ｏ系非単結晶膜や、窒素を含ませたＡｌ－Ｚｎ－Ｏ系
非単結晶膜、すなわちＡｌ－Ｚｎ－Ｏ－Ｎ系非単結晶膜（ＡＺＯＮ膜とも呼ぶ）を用いて
もよい。
なお、本実施の形態で用いるＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜は、非晶質であっても
、微結晶であっても、多結晶であってもよい。または、これに限定されず、単結晶であっ
てもよい。これらの形成条件やターゲットの組成比を変えることで、第３の酸化物半導体
膜とｎ型酸化物半導体膜の結晶状態は変化する。
従って、酸化物半導体膜の形成条件やターゲットの組成比によって、ソース領域および
ドレイン領域となるｎ型酸化物半導体膜と、チャネル領域を形成する第３の酸化物半導体
膜の結晶状態は異なっていてもよい。例えば、ソース領域およびドレイン領域となるｎ型
酸化物半導体膜が微結晶を含み、第３の酸化物半導体膜が非晶質であってもよく、ソース
領域およびドレイン領域となるｎ型酸化物半導体膜が非晶質であって、第３の酸化物半導
体膜が微結晶を含んでいてもよい。
次いで、フォトリソグラフィ工程を行い、ｎ型酸化物半導体膜上にレジストマスクを形
成し、ｎ型酸化物半導体膜と第３の酸化物半導体膜の不要な部分をエッチングにより除去
して酸化物半導体層４０３を形成する（図９（Ｂ）参照。）。
なお、上記の説明に限定されず、チャネル保護層となる絶縁膜上にレジストマスクを形
成し、エッチングによりチャネル保護層となる絶縁膜と第３の酸化物半導体膜の不要な部
分を除去し、該レジストマスクを縮小し、エッチングによりチャネル保護層となる絶縁膜
の不要な部分を更に除去してチャネル保護層４０６を形成してもよい。この場合には、チ
ャネル保護層となる絶縁膜上に最初に形成するレジストマスクは、多階調マスクにより形
成された、厚さの異なる複数の領域を有するレジストマスクであることが好ましい。
次いで、レジストマスクを除去した後、ｎ型酸化物半導体膜上に導電膜を形成する。
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、モリブデン、タン
グステンから選ばれた元素、これらの金属元素を主成分とする合金、またはこれらの金属
元素を組み合わせた合金などが挙げられる。
なお、該導電膜の形成後に加熱処理を行う場合には、少なくともこの加熱処理に耐える
程度の耐熱性を有する導電膜を用いる。
次いで、フォトリソグラフィ工程を行い、導電膜上にレジストマスクを形成し、該導電
膜をエッチングし、ソース電極およびドレイン電極層４０５を形成する。
そして、同じレジストマスクを用いてｎ型酸化物半導体膜のソース電極およびドレイン
電極層４０５により形成されるソース電極とドレイン電極の間に挟まれた領域をエッチン
グにより除去して、ソース領域およびドレイン領域となるｎ型酸化物半導体層４０４を形
成する。
酸化物半導体層４０３とソース電極およびドレイン電極層４０５の間に低抵抗なｎ型酸
化物半導体層４０４を設けることで、金属配線のみの場合に比べて、トランジスタ４７４
を安定して動作をさせることができる。
なお、このエッチングにおいて、チャネル保護層４０６は、酸化物半導体層４０３のエ
ッチングストッパーとして機能するため、酸化物半導体層４０３はエッチングされない。
チャネル保護層４０６は、酸化物半導体層４０３のチャネル形成領域に対する工程時にお
けるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防
ぐことができる。従って、トランジスタ４７４の信頼性を向上させることができる（図９
（Ｃ）を参照。）。
次いで、ソース電極およびドレイン電極層４０５、並びにチャネル保護層４０６上に、
第１の保護絶縁層４０７を形成する（図９（Ｄ）を参照）。第１の保護絶縁層４０７は、
水分、水素イオン、およびＯＨ－などが低減され、これらの外部からの侵入をブロックし
、酸素を含む絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、窒化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化
マグネシウム、酸化イットリウム、酸化ハフニウム、酸化タンタルを挙げることができる
。
なお、第１の保護絶縁層４０７の形成以後の工程は、実施の形態１と同一である。すな
わち、第１の保護絶縁層４０７上に第２のゲート電極層４０９を形成する。
なお、第２のゲート電極層４０９上に樹脂層を設けてもよい。第２のゲート電極層４０
９上に樹脂層を設けると、トランジスタ４７４の構造により生じる凹凸を緩和し平坦にで
きる。
なお、窒素雰囲気下、または大気雰囲気下（大気中）においてトランジスタ４７４に加
熱処理を行ってもよい。加熱処理は、好ましくは温度３００℃以下であって、チャネル保
護層４０６を形成した後であればいつでもよい。例えば、窒素雰囲気下で３５０℃、１時
間の熱処理を行う。該加熱処理を行うとトランジスタ４７４の電気的特性のばらつきを軽
減することができる。
以上の工程を経ることによって図８（Ａ）に示すトランジスタ４７４を得ることができ
る。なお、トランジスタ４７４では、チャネル保護層４０６と第１の保護絶縁層４０７が
積層された部分が第２のゲート絶縁層として機能する。
なお、図８（Ｂ）に示すトランジスタ４７４Ｂは、図８（Ａ）と一部のみが異なる。図
８（Ｂ）では、図８（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図８（Ｂ）は、第１のゲート電極層４０１と、ゲート絶縁層４０２と、酸化物半導体層
４０３と、ｎ型酸化物半導体層４０４と、ソース電極およびドレイン電極層４０５と、を
覆う第１の保護絶縁層４０７と第２のゲート電極層４０９の間に樹脂層４０８を形成した
形態を示す。
樹脂層４０８は、第１の保護絶縁層４０７を介して、ソース電極およびドレイン電極層
４０５と、チャネル保護層４０６と、を覆う。樹脂層４０８は、例えば、厚さが０．５μ
ｍ～３μｍの感光性または非感光性の有機材料により形成することができ、感光性または
非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
レジストまたはベンゾシクロブテン、またはこれらを積層して形成したものなどを挙げる
ことができる。ここでは、樹脂層４０８として、感光性のポリイミドを塗布法により形成
する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平坦な
１．５μｍの厚さのポリイミドからなる樹脂層４０８を形成する。
樹脂層４０８を設けることで、トランジスタ４７４Ｂの構造により生じる凹凸を緩和し
、平坦にすることができる。
なお、図８（Ａ）に示すように、第２のゲート電極層４０９の幅を第１のゲート電極層
４０１の幅および酸化物半導体層４０３の幅よりも広くすることで、第２のゲート電極層
４０９から酸化物半導体層４０３全体にゲート電圧を印加できる。
なお、図８（Ａ）に示す構造や、図８（Ｂ）に示す構造であっても、チャネル保護層４
０６、第１の保護絶縁層４０７および樹脂層４０８を積層した部分が薄い場合には、第２
のゲート電極層４０９とソース電極およびドレイン電極層４０５との間の寄生容量が問題
になることがある。寄生容量が問題になる場合は、第２のゲート電極層４０９の幅を第１
のゲート電極層４０１の幅よりも狭くして、ソース電極およびドレイン電極層４０５と重
畳する面積を縮小することが好ましい。重畳する面積を縮小すれば、寄生容量を小さくで
きる。さらに、第１のゲート電極層４０１の幅をチャネル保護層４０６の幅よりも狭くし
、第２のゲート電極層４０９の幅をチャネル保護層４０６の幅よりも狭くすることで、ソ
ース電極層またはドレイン電極層と重ならないようにして寄生容量を更に低減する構成と
してもよい。
なお、樹脂層４０８と第１の保護絶縁層４０７を積層した部分が十分に厚く、寄生容量
が問題にならない場合には、第２のゲート電極を駆動回路の複数のトランジスタを覆う共
通のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ
以上としてもよい。
本実施の形態のトランジスタが有するチャネル形成領域の半導体層は高抵抗化領域であ
るので、トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することがで
きる。よって、電気的特性が良好で信頼性のよいトランジスタを有する半導体装置（表示
装置）とすることが可能となる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態５）
本実施の形態は、２つのｎチャネル型トランジスタを用いた駆動回路のインバータ回路
の構成の一例を説明する。図１０（Ａ）に示すトランジスタは、実施の形態１の図１（Ａ
）に示したトランジスタ４７１などと同一であるため、同じ部分には同じ符号を用いて説
明する。なお、ｎ型酸化物半導体層１４ａ及びｎ型酸化物半導体層１４ｂは、実施の形態
２のｎ型酸化物半導体層４０４と同様であり、樹脂層１７は、実施の形態１の樹脂層４０
８と同様であり、第１の保護絶縁層１８は、実施の形態１の第１の保護絶縁層４０７と同
様であり、第２のゲート電極層４７０は、実施の形態１の第２のゲート電極層４０９と同
様である。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成す
る。２つのｎチャネル型トランジスタを組み合わせてインバータ回路を形成する場合、エ
ンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成す
る場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型トランジスタ同士で形成
する場合（以下、ＥＥＭＯＳ回路という）がある。
図１０（Ａ）は、駆動回路のインバータ回路の断面構造を示す。なお、図１０に示すト
ランジスタ２０および第２のトランジスタ４３は、逆スタガ型のチャネルエッチ型トラン
ジスタであり、酸化物半導体層上にソース領域またはドレイン領域を介して配線が設けら
れているトランジスタの一例である。
図１０（Ａ）において、基板１０上に第１のゲート電極１１および第３のゲート電極４
２を設けられている。第１のゲート電極１１および第３のゲート電極４２の材料は、モリ
ブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム若しく
はスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用いて、単層でま
たは積層して形成することができる。
第１のゲート電極１１および第３のゲート電極４２を覆う第１のゲート絶縁層１３上に
は、酸化物半導体層１６および第２の酸化物半導体層４７を設ける。
酸化物半導体層１６上には第１端子となる電極層（ソース電極層１５ａ）および第２端
子となる電極層（ドレイン電極層１５ｂ）が設けられ、第２端子となる電極層は、第１の
ゲート絶縁層１３に形成されたコンタクトホール４４を介して第３のゲート電極４２と直
接接続する。第２の酸化物半導体層４７上には第３端子４１１となる電極層を設ける。
トランジスタ２０は、第１のゲート電極１１と、第１のゲート電極１１を覆って第１の
ゲート絶縁層１３と、第１のゲート絶縁層１３を介して第１のゲート電極１１と重なる酸
化物半導体層１６と、を有し、第１端子となる電極層（ソース電極層１５ａ）は、負の電
圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位の電源線（接
地電源線）としてもよい。ただし、インバータ回路においては、第２端子となる電極層（
ドレイン電極層１５ｂ）に接続される配線の電位によっては、第１端子となる電極層はド
レイン電極層となり、第２端子となる電極層がソース電極層となる場合がある。
第２のトランジスタ４３は、第３のゲート電極４２と、第１のゲート絶縁層１３を介し
て第３のゲート電極４２と重なる第２の酸化物半導体層４７と、を有し、第３端子４１１
は、正の電圧ＶＤＨが印加される電源線（正電源線）である。なお、インバータ回路にお
いては、第２端子となる電極層（ドレイン電極層１５ｂ）に接続される配線の電位によっ
ては、第２端子となる電極層がソース電極層となり、第３端子４１１となる電極層がドレ
イン電極層となる場合がある。
ここでは、第２の酸化物半導体層４７とドレイン電極層１５ｂとの間にはバッファ層４
０８ａ（ソース領域またはドレイン領域とも呼ぶ）を設け、第２の酸化物半導体層４７と
第３端子４１１との間にはバッファ層４０８ｂ（ドレイン領域またはソース領域とも呼ぶ
）を設ける。
駆動回路のインバータ回路の上面図を図１０（Ｂ）に示す。図１０（Ｂ）において、鎖
線Ｚ１－Ｚ２で切断した断面が図１０（Ａ）に相当する。
トランジスタ２０をエンハンスメント型のｎチャネル型トランジスタとするため、本実
施の形態では、酸化物半導体層１６上に第２のゲート絶縁層と、該第２のゲート絶縁層上
に第２のゲート電極１９を設け、第２のゲート電極１９に印加する電圧によってトランジ
スタ２０のしきい値電圧を調整する。
なお、図１０（Ａ）および図１０（Ｂ）では、第２端子となる電極層（ドレイン電極層
１５ｂ）は、第１のゲート絶縁層１３に形成されたコンタクトホール４４を介して第３の
ゲート電極４２と直接接続する例を示したが、特に限定されず、接続電極を別途設けて第
２端子となる電極層（ドレイン電極層１５ｂ）と第３のゲート電極４２とを接続電極を介
して接続させてもよい。
本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせることができる。
（実施の形態６）
本実施の形態は、本発明の一態様である表示装置について、ブロック図、回路図、各信
号などの電位変化を示す波形図、上面図（レイアウト図）などを参照して説明する。
図１１（Ａ）は、アクティブマトリクス型液晶表示装置のブロック図の一例を示す。図
１１（Ａ）に示す液晶表示装置は、基板８００上に表示素子を備えた画素を複数有する画
素部８０１と、各画素のゲート電極に接続された走査線の電位を制御する走査線駆動回路
８０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路８０３と、を
有する。各画素には、図１１（Ｂ）に示すトランジスタ８０４が設けられている。トラン
ジスタ８０４は、第１の制御信号Ｇ１と第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ
端子間の電気的な制御を行う素子である。なお、図１１（Ｂ）に示すトランジスタ８０４
のシンボルは、上記実施の形態１乃至実施の形態４のいずれか一で説明したトランジスタ
に相当する。
なお、ここでは、走査線駆動回路８０２と信号線駆動回路８０３を基板８００上に形成
する形態を示したが、走査線駆動回路８０２の一部を、別の基板に形成したＩＣなどによ
り実装してもよい。信号線駆動回路８０３の一部を、別の基板に形成したＩＣなどにより
実装してもよい。走査線駆動回路８０２を基板８００上に複数設けてもよい。
図１２は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保
護回路、および画素部の位置関係を説明する図である。絶縁表面を有する基板８２０上に
は走査線８２３Ａと制御線８２３Ｂと信号線８２４が交差して配置され、画素部８２７が
構成されている。なお、画素部８２７は、図１１に示す画素部８０１に相当する。なお、
制御線８２３Ｂを信号線８２４と平行に配置してもよい。
画素部８２７は、複数の画素８２８がマトリクス状に配列して構成されている。画素８
２８は、走査線８２３Ａ、制御線８２３Ｂおよび信号線８２４に接続された画素トランジ
スタ８２９、保持容量部８３０、画素電極８３１を含んで構成されている。
ここで示す画素構成において、保持容量部８３０の一方の電極は画素トランジスタ８２
９と接続され、保持容量部８３０の他方の電極と容量線８３２が接続されている。画素電
極８３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）など）を駆
動する一方の電極を構成する。これらの表示素子の他方の電極（対向電極とも呼ぶ）は、
コモン端子８３３に接続されている。コモン端子からは共通電位（コモン電位とも呼ぶ）
が表示素子の対向電極に供給される。
保護回路８３５は、画素部８２７から延びた配線と信号線入力端子８２２の間に配設さ
れている。保護回路８３５は、走査線駆動回路８０２と画素部８２７の間に配設されてい
る。本実施の形態では、複数の保護回路により構成される保護回路８３５を配設すること
で、走査線８２３Ａ、制御線８２３Ｂ、信号線８２４、および容量線８３２に静電気など
によるサージ電圧が印加された場合に、画素トランジスタ８２９などが破壊されないよう
に構成されている。そのため、保護回路８３５には、サージ電圧が印加されたときに、コ
モン配線に電荷を逃がすことができるように構成されている。
本実施の形態では、信号線入力端子８２２の近傍に、一の配線に対して一の保護回路を
配設する例を示している。ただし、保護回路８３５の配設位置や、保護回路８３５に設け
る保護回路の数はこれに限定されない。
実施の形態１乃至実施の形態４のいずれか一に示したトランジスタを画素トランジスタ
８２９に適用することで、画素トランジスタ８２９のしきい値電圧の調整とトランジスタ
のオン電流の増大の一方または双方を実現することが可能となる。
図１３（Ａ）は、画素８２８に供給される信号の電位変化の概略を表す波形図を示す。
ここで、画素８２８の動作について説明する。図１３（Ａ）は、任意の画素に接続された
走査線８２３Ａ、制御線８２３Ｂ、信号線８２４、および容量線８３２のそれぞれの電位
についての波形を示す。図１３（Ａ）は、走査線８２３Ａの電位変化の概略を表す波形Ｇ
１、制御線８２３Ｂの電位変化の概略を表す波形Ｇ２、信号線８２４の電位変化の概略を
表す波形Ｄ、および容量線８３２の電位変化を表す波形ＣＯＭについて横軸を時間、縦軸
を電位としてこれらの時間変化を表したものである。なお、波形Ｇ１の高電源電位はＶ１
と表し、波形Ｇ１の低電源電位はＶ２と表し、波形Ｇ２の電位はＶＣと表し、波形Ｄの高
電源電位はＶＤ１と表し、波形Ｄの低電源電位はＶＤ２と表し、波形ＣＯＭの電位はＶＣ
ＯＭと表す。なお、図１３に示されるように、波形Ｇ１がＶ２からＶ１になった瞬間から
、Ｖ１が再びＶ２になり、再度Ｖ１になるまでの期間が、１フレーム期間である。図１３
に示されるように、波形Ｇ１がＶ２からＶ１になった瞬間から、Ｖ１が再びＶ２になるま
での期間が、１ゲート選択期間である。
図１３（Ａ）で１フレーム期間の１ゲート選択期間、すなわち走査線８２３ＡがＶ１で
あるとき、ＶＤ１からＶＤ２の範囲にある信号線８２４の電位が画素８２８内の保持容量
部８３０に保持される。また図１３（Ａ）で１フレーム期間の１ゲート選択期間以外の期
間、すなわち走査線８２３ＡがＶ２であるとき、ＶＤ１からＶＤ２の範囲にある信号線８
２４の電位に関わらず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力され
た電位を保持する。なお、制御線８２３Ｂの電位変化の概略を表す波形Ｇ２は、走査線８
２３Ａによる画素トランジスタ８２９の導通または非導通の制御が誤動作しない範囲で固
定された電位とすることが好ましい。制御線８２３Ｂの電位ＶｃをＶＤ２以下、好ましく
はＶ２からＶＤ２の範囲とすることで、走査線８２３Ａによる画素トランジスタ８２９の
導通または非導通の制御が誤作動しないようにすることができる。
図１３（Ｂ）は、一例として、信号線８２４の電位を一定期間、ＶＤ１に固定した場合
の電位変化の概略を表す波形図を示す。図１３（Ｂ）が図１３（Ａ）と異なる点は、信号
線８２４の電位変化を示す波形Ｄを具体的に示した点（図１３（Ａ）ではＶＤ１からＶＤ
２の範囲にある任意の電位としている）、画素８２８内の保持容量部８３０に保持される
電位変化の波形Ｃｐｉｘを示した点にある。図１３（Ｂ）では、波形Ｇ１をＶ１にする前
に波形ＤをＶＤ２からＶＤ１にし、その後波形Ｇ１をＶ１にして画素８２８内の保持容量
部８３０に保持される電位、すなわち波形Ｃｐｉｘの電位を上昇させる（図１３（Ｂ）に
示す最初の１ゲート選択期間を参照）。図１３（Ｂ）では、波形Ｇ１をＶ１にする前に波
形ＤをＶＤ１からＶＤ２にし、その後波形Ｇ１をＶ１にして画素８２８内の保持容量部８
３０の電位、すなわち波形Ｃｐｉｘの電位を下降させる（図１３（Ｂ）に示す２回目の１
ゲート選択期間を参照）。波形Ｇ１をＶ１とする前に波形ＤをＶＤ２からＶＤ１、または
ＶＤ１からＶＤ２にしておくことで、信号の遅延などによる誤作動を軽減することができ
る。なお、図１３（Ｂ）中、波形Ｄと波形Ｃｐｉｘは同じ電位となる期間があるが、明瞭
にするためにずらして示している。
図１３（Ａ）および図１３（Ｂ）に示されるように、制御線８２３Ｂを設けることによ
り、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタと同様の作用効果
を得ることに加え、画素トランジスタ８２９のしきい値電圧の制御を行うことができる。
特に、制御線８２３Ｂの波形Ｇ２を固定された電位にすることにより、しきい値電圧の安
定したトランジスタを得ることができ、好ましい。
なお、図１３（Ａ）、（Ｂ）に示す画素８２８に供給される信号の電位変化の概略を表
す波形図は、一例であって、他の駆動方法を組み合わせて用いてもよい。他の駆動方法の
一例としては、一定期間毎、１フレーム毎、または１画素毎に、共通電極の共通電位（コ
モン電位）に対して、画素電極に印加される電圧の極性を反転させる駆動方法（いわゆる
反転駆動）を用いてもよい。反転駆動を行うことによって、画像のちらつき（フリッカ）
などの表示ムラおよび表示素子（例えば液晶素子）の劣化を抑制することができる。なお
、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆動、ゲートラ
イン反転駆動、ドット反転駆動などが挙げられる。なお、表示方式として、プログレッシ
ブ方式またはインターレース方式などを用いることができる。画素に複数のサブ画素（副
画素ともいう）を設ける構成としてもよい。
図１４は、図１２に示した画素８２８のレイアウトの一例を示す。図１４に示すトラン
ジスタは、実施の形態１に示すものと同様、チャネルエッチ型である。図１４中の鎖線Ａ
－Ｂで切断した断面が図１（Ｃ）の断面に相当する。なお、図１４に示す画素のレイアウ
ト図は、走査線８２３Ａの延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の３色に対
応した画素を並べて配設した、いわゆるストライプ配置する例について示しているが、こ
れに限定されず、デルタ配置、またはベイヤー配置したレイアウトであってもよい。なお
、ＲＧＢの三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、または
ＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどを用いてもよい
。なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なっていてもよい。
図１４の画素の回路は、走査線８２３Ａとなる配線および容量線８３２の一方の電極と
なる配線として機能する第１の導電層１１０１、画素トランジスタ８２９のチャネル領域
を形成する酸化物半導体層１１０２、信号線８２４となる配線および容量線８３２の他方
の電極となる配線として機能する第２の導電層１１０３、画素電極８３１となる画素電極
層１１０４、制御線８２３Ｂとなる配線として機能する第３の導電層１１０５、および第
２の導電層１１０３と画素電極８３１とのコンタクトをとるための開口部１１０６（コン
タクト穴ともいう）について示すものである。図１４では、第１の導電層１１０１と平行
して設けられた第３の導電層１１０５が、酸化物半導体層１１０２の上に延設する構成に
ついて示したが、図１５に示すように第１の導電層１１０１上および酸化物半導体層１１
０２上を覆って設けられた構成としてもよい。図１５に示す構成として、遮光性を有する
導電性材料で第３の導電層１１０５を形成した場合、図１４のレイアウト図に比べて第３
の導電層１１０５の遮光性をさらに高めることができる。
なお、図１４などに示すレイアウト図において、トランジスタのソース領域およびドレ
イン領域の対向部分を、Ｕ字状、またはＣ字状の形状としてもよい。または、第１のゲー
ト電極として機能する第１の導電層１１０１を、Ｕ字状またはＣ字状の形状としてもよい
。なお、第１のゲート電極として機能する第１の導電層１１０１のチャネル長方向の幅は
、酸化物半導体層１１０２の幅よりも広くするとよい。そして、第２のゲート電極として
機能する第３の導電層１１０５の幅（チャネル長方向の幅）は、第１の導電層１１０１の
幅より狭く、酸化物半導体層１１０２の幅よりも狭い。
なお、図１６は、画素トランジスタと走査線の接続が図１２とは異なる例を示す。図１
６は、実施の形態１乃至実施の形態４のいずれか一に示したトランジスタを用いて、走査
線に接続された第１のゲート電極と制御線に接続された第２のゲート電極とを接続させて
同電位となる場合を示す。なお、図１６では、図１２での説明と同じ箇所に関しては、繰
り返しの説明を省略する。
図１６は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保
護回路、および画素部の位置関係を説明する図である。図１６が図１２と異なる点は、制
御線８２３Ｂがなく、図１２での走査線８２３Ａに対応する走査線８２３を有する点にあ
る。図１６に示すように走査線８２３に第２のゲート電極を接続して画素トランジスタを
制御することにより、制御線を省略することができ、配線の数、および信号線入力端子８
２２の数を削減することができる。
図１７は、図１６に示す画素８２８に供給される信号の電位変化の概略を表す波形図を
示す。図１６での画素８２８の動作について説明する。図１７は、任意の画素に接続され
た走査線８２３、信号線８２４、および容量線８３２のそれぞれの電位についての波形を
示す。なお図１７では図１３（Ａ）との違いを明瞭化するため、走査線８２３に接続され
て等しくなる第１のゲート電極の電位と第２のゲート電極の電位をわずかにずらして分け
て示す。図１７は、第１のゲート電極の電位変化の概略を表す波形Ｇ１、第２のゲート電
極の電位変化の概略を表す波形Ｇ２、信号線８２４の電位変化の概略を表す波形Ｄ、およ
び容量線８３２の電位変化を表す波形ＣＯＭについて横軸を時間、縦軸を電位としてこれ
らの時間変化を表したものである。なお、波形Ｇ１と波形Ｇ２の高電源電位はＶ１と表し
、波形Ｇ１と波形Ｇ２の低電源電位はＶ２と表し、波形Ｄの高電源電位はＶＤ１と表し、
波形Ｄの低電源電位はＶＤ２と表し、波形ＣＯＭの電位はＶＣＯＭと表す。なお、図１７
に示されるように、波形Ｇ１がＶ２からＶ１になった瞬間から、Ｖ１が再びＶ２になり、
再度Ｖ１になるまでの期間が、１フレーム期間である。図１７に示されるように、波形Ｇ
１がＶ２からＶ１になった瞬間から、Ｖ１が再びＶ２になるまでの期間が、１ゲート選択
期間である。
図１７で１フレーム期間の１ゲート選択期間、すなわち走査線８２３がＶ１であるとき
、ＶＤ１からＶＤ２の範囲にある信号線８２４の電位が画素８２８内の保持容量部８３０
に保持される。また図１７で１フレーム期間の１ゲート選択期間以外の期間、すなわち走
査線８２３がＶ２であるとき、ＶＤ１からＶＤ２の範囲にある信号線８２４の電位に関わ
らず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力された電位を保持する
。
図１７に示すように、波形Ｇ１と波形Ｇ２を同じ電位とすることで、画素トランジスタ
８２９のチャネルとなる領域を増やすことができ、画素トランジスタ８２９を流れる電流
量を増やすことができるため、表示素子を高速に動作させることができる。波形Ｇ１と波
形Ｇ２を同じ電位で駆動させる場合の他の構成として、図１８に示されるように、第１の
走査線駆動回路８０２Ａおよび第２の走査線駆動回路８０２Ｂを設ける構成が挙げられる
。図１８に示すように、第１の走査線駆動回路８０２Ａおよび第２の走査線駆動回路８０
２Ｂが、走査信号を供給する第１の走査線８２３Ｃおよび第２の走査線８２３Ｄにより、
トランジスタを制御してもよい。
なお、図１７に示す電位変化の概略を表す波形図は、図１３と同様に一例であって、他
の駆動方法を組み合わせて用いてもよい。他の駆動方法の一例としては、一定期間毎、１
フレーム毎、または１画素毎に、共通電極の共通電位（コモン電位）に対して、画素電極
に印加される電圧の極性を反転させる、駆動方法（上記した、いわゆる反転駆動）を用い
てもよい。反転駆動を用いることで、上記と同様の効果を奏する。
図１９は、図１６に示した画素８２８のレイアウト図の一例を示す。図１９に示すトラ
ンジスタは、実施の形態１に示すものと同様、チャネルエッチ型である。なお、図１９に
示す画素のレイアウト図は、走査線８２３の延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂ
は青）の３色に対応した画素を並べて配設した、いわゆるストライプ配置する例について
示しているが、これに限定されず、デルタ配置、またはベイヤー配置したレイアウトであ
ってもよい。なお、ＲＧＢの三色に限定されず、例えば、ＲＧＢＷ（Ｗは白）、またはＲ
ＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどを用いてもよい。
なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なっていてもよい。
図１９の画素の回路は、走査線８２３となる配線および容量線８３２の一方の電極とな
る配線として機能する第１の導電層１１０１、画素トランジスタ８２９のチャネル領域を
形成する酸化物半導体層１１０２、信号線８２４となる配線および容量線８３２の他方の
電極となる配線として機能する第２の導電層１１０３、画素電極８３１となる画素電極層
１１０４、第１の導電層１１０１に接続された第３の導電層１１０５、および第２の導電
層１１０３と画素電極８３１とのコンタクトをとるため、または第１の導電層１１０１と
第３の導電層１１０５とのコンタクトをとるための開口部１１０６（コンタクト穴ともい
う）について示すものである。図１９では、第３の導電層１１０５が、酸化物半導体層１
１０２の上に画素トランジスタ８２９毎に設けられる構成について示したが、図２０に示
すように第１の導電層１１０１上および酸化物半導体層１１０２上を覆って設ける構成と
してもよい。図２０に示す構成として、遮光性を有する導電性材料で第３の導電層１１０
５を形成した場合、図１９のレイアウト図に比べて第３の導電層１１０５の遮光性をさら
に高めることができる。
なお、図１９などに示すレイアウト図において、トランジスタのソース領域およびドレ
イン領域の対向部分を、Ｕ字状、またはＣ字状の形状としてもよい。または、ゲート電極
として機能する第１の導電層１１０１を、Ｕ字状またはＣ字状の形状とする構成でもよい
。なお、第１のゲート電極として機能する第１の導電層１１０１のチャネル長方向の幅は
、酸化物半導体層１１０２の幅よりも広くするとよい。なお、第２のゲート電極として機
能する第３の導電層１１０５の幅（チャネル長方向の幅）は、第１の導電層１１０１の幅
より広く、酸化物半導体層１１０２の幅よりも広い。
以上説明したように、実施の形態１乃至実施の形態４のいずれか一の構成のトランジス
タを用いることにより、上記実施の形態で説明した効果に加えて、しきい値電圧を適切な
ものとすることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容
に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
（実施の形態７）
本実施の形態は、実施の形態１乃至実施の形態４のいずれか一に示した酸化物半導体層
を用いたトランジスタを適用した発光表示装置について説明する。発光表示装置が有する
表示素子として、ここではエレクトロルミネッセンスを利用する発光素子を例として示す
。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無
機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれ
ている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらの
キャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を
形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムの発光素子
は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。
なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明する。
図２１は、上記実施の形態１乃至実施の形態４のいずれか一で述べたトランジスタを具
備する発光表示装置の画素の一例を示す。
発光表示装置が具備する画素の構成と動作について説明する。ここでは酸化物半導体層
（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜）をチャネル形成領域に用いたｎチャネル型
のトランジスタを１つの画素につき２つ有する例を示す。
画素６４００は、スイッチング用トランジスタ６４０１（第１のトランジスタ）、駆動
用トランジスタ６４０２（第２のトランジスタ）、容量素子６４０３および発光素子６４
０４を有する。スイッチング用トランジスタ６４０１では、第１のゲート電極が走査線６
４０６Ａに接続され、第２のゲート電極が制御線６４０６Ｂに接続され、第１の電極（ソ
ース電極およびドレイン電極の一方）が信号線６４０５に接続され、第２の電極（ソース
電極およびドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されてい
る。駆動用トランジスタ６４０２では、第１のゲート電極が容量素子６４０３を介して電
源線６４０７に接続され、第２のゲート電極が制御線６４０６Ｂに接続され、第１の電極
が電源線６４０７に接続され、第２の電極が発光素子６４０４の第１の電極（画素電極）
に接続されている。発光素子６４０４の第２の電極は共通電極６４０８に相当する。共通
電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分
を共通接続部とすればよい。
なお、発光素子６４０４の第２の電極（共通電極６４０８）は低電源電位に設定されて
いる。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電
源電位＜高電源電位を満たす電位をいい、低電源電位としては、例えばＧＮＤ、０Ｖなど
が挙げられる。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、
発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電
源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの
電位を設定する。
なお、容量素子６４０３は、駆動用トランジスタ６４０２のゲート容量を代用して省略
することも可能である。駆動用トランジスタ６４０２のゲート容量は、例えばチャネル領
域とゲート電極との間で形成されていればよい。
アナログ階調駆動を行う場合には、駆動用トランジスタ６４０２の第１のゲートに発光
素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のしきい値電圧以上の電圧をか
ける。発光素子６４０４の順方向の電圧とは、所望の輝度とする場合の電圧を指しており
、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域
で動作するようなビデオ信号を入力すると、発光素子６４０４に電流を流すことができる
。電源線６４０７の電位は、駆動用トランジスタ６４０２を飽和領域で動作させるため、
駆動用トランジスタ６４０２の第１のゲートの電位よりも高くする。ビデオ信号をアナロ
グ値とすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆
動を行うことができる。
図２１に示すように、制御線６４０６Ｂを設けることにより、実施の形態１乃至実施の
形態４のいずれか一に示したトランジスタと同様に、スイッチング用トランジスタ６４０
１と駆動用トランジスタ６４０２のしきい値電圧の制御を行うことができる。特に、駆動
用トランジスタ６４０２では、飽和領域で動作するようにビデオ信号を入力することとな
る。そのため、制御線６４０６Ｂの電位によってしきい値電圧の制御を行うことにより、
しきい値電圧のシフトによって生じる、入力するビデオ信号と発光素子の輝度との間のず
れを小さくすることができる。その結果、表示装置の表示品質の向上を図ることが出来る
。
なお、スイッチング用トランジスタ６４０１は、スイッチとして動作させるトランジス
タであり、制御線６４０６Ｂによる第２のゲートの電位の制御を行わなくてもよい。すな
わち、制御線６４０６Ｂは、駆動用トランジスタ６４０２の第２のゲートのみに接続され
ていてもよい。
なお、図２１に示す画素構成は、これに限定されない。例えば、図２１に示す画素に新
たにスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい
。
なお、デジタル階調駆動を行う場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするかまたはオフするかの二つの状態のいずれ
かとなるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域
で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、駆動用トラン
ジスタ６４０２の第１のゲートは、電源線６４０７の電位よりも高い電位とする。なお、
信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧
をかける。図２１と同じ画素構成を用いることができる。
次に、発光素子の構成について、図２２を用いて説明する。ここでは、駆動用トランジ
スタがｎチャネル型のトランジスタを例に挙げて、画素の断面構造について説明する。図
２２（Ａ）（Ｂ）（Ｃ）に示される駆動用トランジスタであるトランジスタ７００１、ト
ランジスタ７０１１およびトランジスタ７０２１は、実施の形態１で示すトランジスタ４
７１などと同様に作製することができ、酸化物半導体層をチャネル形成領域に用いたトラ
ンジスタである。
発光素子は、発光を取り出すために少なくとも陽極または陰極の一方が透明であればよ
い。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光
を取り出す上面射出構造（トップエミッション）や、基板側の面から発光を取り出す下面
射出構造（ボトムエミッション）や、基板側および基板とは反対側の面の双方から発光を
取り出す両面射出構造（デュアルエミッション）の発光素子があり、図２２に示すように
、本実施の形態では、いずれも適用することができる。
上面射出構造の発光素子について図２２（Ａ）を用いて説明する。
図２２（Ａ）には、実施の形態１に示すトランジスタ７００１を画素に配置する駆動用
トランジスタとし、トランジスタ７００１と電気的に接続する発光素子７００２から発せ
られる光が陽極７００５側に射出される場合の画素の断面図を示す。トランジスタ７００
１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコ
ンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ７００１のチャネル
はＩｎ－Ｚｎ－Ｏ系酸化物半導体により形成されている。
図２２（Ａ）では、発光素子７００２の陰極７００３と駆動用トランジスタであるトラ
ンジスタ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７
００５が順に積層されて形成されている。陰極７００３は仕事関数が小さく、且つ光を反
射する導電性材料であればよく、様々な材料を用いることができる。例えば、Ｃａ、Ａｌ
、ＭｇＡｇ、ＡｌＬｉなどが望ましい。
なお、図２２（Ａ）では、陰極７００３と同じ材料により形成された第２のゲート電極
７００９が酸化物半導体層を覆っており、第２のゲート電極７００９が酸化物半導体層を
遮光している。第２のゲート電極７００９は、トランジスタ７００１のしきい値電圧を制
御する。陰極７００３と第２のゲート電極７００９とを同じ材料により同一の層で形成す
ることで、工程数を削減することができる。
そして、第２のゲート電極７００９と陰極７００３の短絡を防止するために、絶縁材料
からなる隔壁７００６が設けられている。隔壁７００６の一部から露出している陰極７０
０３の一部と、隔壁７００６の双方に重なるように発光層７００４が設けられている。
そして発光層７００４は、単数の層により形成されていても、複数の層が積層されて形
成されていてもよい。複数の層が積層されて形成されている場合には、陰極７００３上に
電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する
。なお、これらの層を必ずしも全て設ける必要はない。陽極７００５は光を透過する透光
性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物または酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いてもよい。
陰極７００３と、陽極７００５と、これらで挟まれた発光層７００４と、により発光素
子７００２が形成されている。図２２（Ａ）に示した画素の場合、発光素子７００２から
発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２２（Ｂ）を用いて説明する。
図２２（Ｂ）には、実施の形態１に示すトランジスタ７０１１を画素に配置する駆動用
トランジスタとし、トランジスタ７０１１と電気的に接続する発光素子７０１２から発せ
られる光が陰極７０１３側に射出される場合の、画素の断面図を示す。トランジスタ７０
１１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリ
コンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ７０１１のチャネ
ルがＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体により形成されている。
図２２（Ｂ）では、駆動用トランジスタであるトランジスタ７０１１と電気的に接続さ
れた透光性を有する導電膜７０１０上に、発光素子７０１２の陰極７０１３が成膜されて
おり、陰極７０１３上に発光層７０１４と陽極７０１５が順に積層されて形成されている
。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、光を反射ま
たは遮蔽する遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２２（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただし、その厚さは、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。
例えば厚さ２０ｎｍのアルミニウム膜を、陰極７０１３として用いることができる。
そして、発光層７０１４は、図２２（Ａ）と同様に、単数の層により形成されていても
、複数の層が積層されて形成されていてもよい。陽極７０１５は光を透過する必要はない
が、図２２（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
そして遮蔽膜７０１６としては、例えば光を反射する金属膜などを用いることができるが
、これに限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。
なお、図２２（Ｂ）では、透光性を有する導電膜７０１０と同じ導電性材料により設け
られた第２のゲート電極７０１９が酸化物半導体層を覆う構成としている。本実施の形態
では、第２のゲート電極７０１９の材料として、酸化シリコンを含むインジウム錫酸化物
を用いる。第２のゲート電極７０１９は、トランジスタ７０１１のしきい値電圧を制御す
る。透光性を有する導電膜７０１０と第２のゲート電極７０１９とを同じ材料により同一
の層で形成することで、工程数を削減することができる。トランジスタ７０１１の酸化物
半導体層は、第２のゲート電極７０１９の上方の遮蔽膜７０１６によって遮光されている
。
陰極７０１３と、陽極７０１５と、これらで挟まれた発光層７０１４と、により発光素
子７０１２が形成されている。図２２（Ｂ）に示した画素の場合、発光素子７０１２から
発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２２（Ｃ）を用いて説明する。
図２２（Ｃ）には、実施の形態１に示すトランジスタ７０２１を画素に配置する駆動用
トランジスタとし、トランジスタ７０２１と電気的に接続する発光素子７０２２から発せ
られる光が陽極７０２５側と陰極７０２３側の双方に抜ける場合の画素の断面図を示す。
トランジスタ７０２１は、保護層７００７と樹脂層７０１７で覆われ、さらに樹脂層７０
１７上に窒化シリコンにより形成された第２の保護絶縁層７０１８を有し、トランジスタ
７０２１のチャネルはＺｎ－Ｏ系酸化物半導体により形成されている。
トランジスタ７０２１と接続電極７０２８を介して電気的に接続された透光性を有する
導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３
上に発光層７０２４と陽極７０２５が順に積層されて形成されている。陰極７０２３は、
図２２（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いる
ことができる。ただし、その厚さは、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ
程度）とする。例えば厚さ２０ｎｍのアルミニウム膜を、陰極７０２３として用いること
ができる。
そして、発光層７０２４は、図２２（Ａ）と同様に、単数の層により形成されていても
、複数の層が積層されて形成されていてもよい。陽極７０２５は、図２２（Ａ）と同様に
、透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、陽極７０２５と、これらで挟まれた発光層７０２４と、により発光素
子７０２２が形成されている。図２２（Ｃ）に示した画素の場合、発光素子７０２２から
発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、図２２（Ｃ）では、第２のゲート電極７０２９が酸化物半導体層を覆っている。
従って、第２のゲート電極７０２９の材料としては、遮光性を有する導電性材料（例えば
、Ｔｉ、窒化チタン、Ａｌ、Ｗなど）を用いる。ここでは、第２のゲート電極７０２９の
材料としては、チタンを用いる。第２のゲート電極７０２９によってトランジスタ７０２
１のしきい値電圧を制御する。トランジスタ７０２１の酸化物半導体層は、第２のゲート
電極７０２９によって遮光されている。トランジスタ７０２１と接続する接続電極７０２
８は、第２のゲート電極７０２９と同一の材料（すなわち、チタン）により同一の層とし
て形成する。
なお、ここでは、発光素子として有機ＥＬ素子を用いる場合について説明したが、発光
素子として無機ＥＬ素子を用いてもよい。
なお、本実施の形態では、発光素子の駆動を制御するトランジスタ（駆動用トランジス
タ）と発光素子が接続されている例を示したが、駆動用トランジスタと発光素子との間に
電流制御用トランジスタが接続されていてもよい。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観と
断面について、図２３を用いて説明する。図２３（Ａ）は、第１の基板上に形成されたト
ランジスタと発光素子を、第２の基板との間にシール材によって封止した発光表示パネル
の上面図であり、図２３（Ｂ）は、図２３（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号
線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂを囲
ってシール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３
ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、および走査線駆動回路４５
０４ｂの上に第２の基板４５０６が設けられている。よって、画素部４５０２、信号線駆
動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線
駆動回路４５０４ｂは、第１の基板４５００とシール材４５０５と第２の基板４５０６と
によって、充填材４５０３と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ムなど）やカバー材でパッケージング（封入）することが好ましい。
第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号
線駆動回路４５０３ｂ、走査線駆動回路４５０４ａおよび走査線駆動回路４５０４ｂは、
トランジスタを複数有しており、図２３（Ｂ）では、画素部４５０２に含まれるトランジ
スタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９と、を例示
している。
トランジスタ４５０９とトランジスタ４５１０には、ここではＺｎ－Ｏ系酸化物半導体
を用いる。本実施の形態において、トランジスタ４５０９とトランジスタ４５１０はｎチ
ャネル型トランジスタである。トランジスタ４５０９とトランジスタ４５１０は、第１の
保護層４５０７上の樹脂層４５０８と、樹脂層４５０８上の第２の保護絶縁層４５１４と
、で覆われている。なお、窒化シリコンにより形成された第２の保護絶縁層４５１４は、
樹脂層４５０８の上面と側面を覆って形成されている。トランジスタ４５０９の上方には
、第２のゲート電極４５２２が設けられており、トランジスタ４５１０の上方には、第２
のゲート電極４５２１が設けられている。第２のゲート電極４５２１と第２のゲート電極
４５２２は、同一の層により形成されており、トランジスタのしきい値電圧の制御を行い
、酸化物半導体層の保護層としても機能する。
第２のゲート電極４５２２の幅は、トランジスタ４５０９のゲート電極の幅よりも広く
、酸化物半導体層全体にゲート電圧を印加することができるようにするとよい。第２のゲ
ート電極４５２２を遮光性の導電性材料により形成する場合、トランジスタ４５０９の酸
化物半導体層への光を遮断することができる。第２のゲート電極４５２２を遮光性の導電
性材料により形成する場合、酸化物半導体の光感度によるトランジスタの電気特性の変動
を防止し、安定に動作させることができる。
第２のゲート電極４５２１の幅は、第２のゲート電極４５２２の幅とは異なり、トラン
ジスタ４５１０の第１のゲート電極の幅よりも狭くするとよい。第２のゲート電極４５２
１の幅をトランジスタ４５１０の第１のゲート電極の幅よりも狭くすることで、トランジ
スタ４５１０のソース電極またはドレイン電極と重なる面積を縮小して寄生容量を小さく
することができる。第２のゲート電極４５２１の幅は、トランジスタ４５１０の酸化物半
導体層の幅よりも狭く、一部しか遮光していないが、さらに上方には第２の電極層４５１
３が設けられており、第２の電極層４５１３を遮光性の導電性材料により形成することで
、酸化物半導体層全体を遮光することができる。
発光素子４５１１が有する画素電極である第１の電極層４５１７は、トランジスタ４５
１０のソース電極またはドレイン電極と接続されている。なお、発光素子４５１１は、第
１の電極層４５１７と、電界発光層４５１２と、第２の電極層４５１３と、が積層された
構造であるが、これに限定されない。発光素子４５１１から取り出す光の方向などに合わ
せて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する
。特に感光性の材料を用いて第１の電極層４５１７上に開口部を形成し、その開口部の側
壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で形成されていてもよいし、複数の層が積層されて形
成されていてもよい。
発光素子４５１１に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電
極層４５１３と隔壁４５２０を覆って保護膜を形成してもよい。保護膜としては、窒化シ
リコン膜、窒化酸化シリコン膜、ＤＬＣ膜などを挙げることができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、
走査線駆動回路４５０４ｂまたは画素部４５０２に与えられる各種信号と電位は、ＦＰＣ
４５１８ａおよびＦＰＣ４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極層４５１
７と同じ材料で同一の層として形成され、端子電極４５１６は、トランジスタ４５０９お
よびトランジスタ４５１０が有するソース電極およびドレイン電極と同じ材料で同一の層
として形成されている。なお、端子電極４５１６の下には、トランジスタ４５０９及びト
ランジスタ４５１０のゲート絶縁層４５０１を有する。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を
介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は、透光性で
あることを要する。その場合には、ガラス板、プラスチック板、ポリエステルフィルムま
たはアクリルフィルムのような透光性の基板を用いる。
なお、充填材４５０３としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬
化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリ
ル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート）を用いることができる。ここでは、充填材として窒
素を用いる。
なお、必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位
相差板（λ／４板、λ／２板）またはカラーフィルタなどの光学フィルムを適宜設けても
よいし、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａお
よび走査線駆動回路４５０４ｂは、別の基板上に単結晶半導体膜または多結晶半導体膜に
よって形成してもよい。なお、信号線駆動回路のみ、或いは走査線駆動回路の一部または
全部を別の基板上に形成してもよい。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製
することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態８）
本実施の形態は、実施の形態１乃至実施の形態４のいずれか一に示した酸化物半導体層
を用いたトランジスタを適用した液晶表示装置について説明する。実施の形態１乃至実施
の形態４のいずれか一の酸化物半導体層を用いたトランジスタを駆動回路、さらには画素
部に用いて表示機能を有する液晶表示装置を作製することができる。なお、該トランジス
タを用いて、駆動回路の一部または全体を、画素部と同じ基板上に形成し、システムオン
パネルを作製することができる。
液晶表示装置は表示素子として液晶素子（液晶表示素子）を含む。
なお、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコント
ローラを含むＩＣなどを実装した状態にあるモジュールと、を含む。さらに、該液晶表示
装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板は、電
流を表示素子に供給するための手段を各画素に備える。素子基板は、具体的には、表示素
子の画素電極のみが形成された状態であってもよいし、画素電極となる導電膜を成膜した
後に、エッチングして画素電極を形成する前の状態であってもよいし、あらゆる形態があ
てはまる。
なお、本明細書中における液晶表示装置は、画像表示デバイス、表示デバイス、もしく
は光源（照明装置含む）を指す。なおコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐ
ｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取
り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジ
ュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積
回路）が直接実装されたモジュールも全て液晶表示装置に含む。
液晶表示装置の一形態に相当する液晶表示パネルの外観および断面について、図２４を
用いて説明する。図２４（Ａ１）および（Ａ２）は、液晶素子４０１３を第１の基板４０
０１と第２の基板４００６との間にシール材４００５を配して封止したパネルの上面図を
示し、図２４（Ｂ）は、図２４（Ａ１）および（Ａ２）のＭ－Ｎにおける断面図に相当す
る。
図２４では、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４
００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と
、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４
００２と走査線駆動回路４００４は、第１の基板４００１と、シール材４００５と、第２
の基板４００６とによって、液晶層４００８と共に封止されている。本実施の形態におい
て液晶層４００８は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相
を示す液晶材料は、電圧無印加状態から電圧印加状態においては、応答速度が１ｍｓｅｃ
以下と短く、高速応答が可能である。ブルー相を示す液晶材料として液晶およびカイラル
剤を含む。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用い
る。例えば、５重量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。
液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液
晶などを用いる。
図２４（Ａ１）は、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形
成された信号線駆動回路４００３が実装されている。
図２４（Ａ２）は、信号線駆動回路の一部を第１の基板４００１上に形成した例であり
、第１の基板４００１上に信号線駆動回路４００３ｂが形成され、かつ別途用意された基
板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３ａが実
装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法
、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１
）は、信号線駆動回路をＣＯＧ方法により実装する例であり、図２４（Ａ２）は、信号線
駆動回路をＴＡＢ方法により実装する例である。
なお、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は
、トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれるトラン
ジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１と、が示さ
れている。トランジスタ４０１０およびトランジスタ４０１１上には第１の保護絶縁層４
０２０、第２の保護絶縁層である樹脂層４０２１および第３の保護絶縁層４０２２が設け
られている。トランジスタ４０１０およびトランジスタ４０１１には、実施の形態１乃至
実施の形態４のいずれか一に示したトランジスタを適用することができる。本実施の形態
において、トランジスタ４０１０およびトランジスタ４０１１は酸化物半導体層をチャネ
ル形成領域に用いるｎチャネル型トランジスタである。
トランジスタ４０１０およびトランジスタ４０１１は、第１の保護絶縁層４０２０と、
第２の保護絶縁層である樹脂層４０２１と、第３の保護絶縁層４０２２と、により覆われ
ている。第１の保護絶縁層４０２０は、トランジスタ４０１０およびトランジスタ４０１
１の酸化物半導体層およびゲート絶縁層４０１９上に接して設けられる。
なお、平坦化絶縁膜として用いる第２の保護絶縁層である樹脂層４０２１は、ポリイミ
ド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機
材料を用いて形成することができる。またこれらの有機材料の他に、低誘電率材料（ｌｏ
ｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）などを用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させて
、絶縁層を形成してもよい。なお、樹脂層４０２１は、透光性樹脂層であり、本実施の形
態では感光性ポリイミド樹脂を用いる。
絶縁層の形成方法は特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナ
イフコーターなどを用いることができる。
なお、第３の保護絶縁層４０２２は、大気中に浮遊する有機物や金属物、水蒸気などの
酸化物半導体層を汚染する不純物元素（ナトリウムなど）の侵入を防ぐためのものであり
、緻密な膜が好ましい。保護膜は、ＰＣＶＤ法やスパッタリング法を用いて、酸化シリコ
ン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜
、窒化アルミニウム膜、酸化窒化アルミニウム膜または窒化酸化アルミニウム膜を単層で
、または積層して形成すればよい。
第３の保護絶縁層４０２２は、プラズマＣＶＤ法により低パワー条件で得られる窒化シ
リコンにより形成される。窒化シリコンにより形成される下地絶縁層４００７と第３の保
護絶縁層４０２２は、画素部の外側で接する構造となっており、第２の保護絶縁層である
樹脂層４０２１の側面も封止し、窒化シリコン膜でトランジスタ４０１０およびトランジ
スタ４０１１を囲み、トランジスタ４０１０およびトランジスタ４０１１の信頼性を向上
させている。
第１の保護絶縁層４０２０上であってトランジスタ４０１１の酸化物半導体層と重なる
位置には、第２のゲート電極４０２８が形成される。第３の保護絶縁層４０２２上であっ
てトランジスタ４０１０の酸化物半導体層と重なる位置には、第２のゲート電極４０２９
が形成される。
第１の基板４００１上には画素電極層４０３０と共通電極層４０３１が設けられ、画素
電極層４０３０は、トランジスタ４０１０と電気的に接続されている。第２のゲート電極
４０２８および第２のゲート電極４０２９は、共通電極層４０３１と共通の電位とするこ
とができる。第２のゲート電極４０２８および第２のゲート電極４０２９は、共通電極層
４０３１により形成される。第２のゲート電極４０２８および第２のゲート電極４０２９
は、遮光性の材料を用いて形成すれば、トランジスタ４０１１およびトランジスタ４０１
０の酸化物半導体層を遮光する遮光層としても機能させることができる。
第２のゲート電極４０２８および第２のゲート電極４０２９は、共通電極層４０３１と
異なる電位とすることができ、この場合には第２のゲート電極４０２８および第２のゲー
ト電極４０２９と電気的に接続される制御線を設け、制御線の電位によってトランジスタ
４０１０およびトランジスタ４０１１のしきい値電圧の制御を行う構成とする。
なお、上記の記載に限定されず、第２のゲート電極４０２８および第２のゲート電極４
０２９は第１のゲート電極に接続されていてもよいし、フローティングであってもよい。
液晶素子４０１３は、画素電極層４０３０、共通電極層４０３１および液晶層４００８
を含む。本実施の形態では、基板に概略平行（すなわち水平な方向）な電界を生じさせ、
基板と平行な面内で液晶分子を動かして、階調を制御する方式を用いる。このような方式
として、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成や、
ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成が適
用できる。なお、第１の基板４００１および第２の基板４００６の外側にはそれぞれ偏光
板４０３２および偏光板４０３３が設けられている。
なお、第１の基板４００１および第２の基板４００６としては、透光性を有するガラス
基板またはプラスチック基板などを用いることができる。プラスチック基板としては、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（
ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルム
を用いることができる。または、アルミニウムホイルをＰＶＦフィルムやポリエステルフ
ィルムで挟んだ構造のシートを用いることもできる。
ポストスペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られるものであ
り、液晶層４００８の膜厚（セルギャップ）を調整するために設けられている。なお、こ
れに限定されず、球状のスペーサを用いていてもよい。柱状のポストスペーサ４０３５は
、第２のゲート電極４０２９と重なる位置に配置する。
図２４の液晶表示装置では、基板の外側（視認側）に偏光板を設けた例を示しているが
、偏光板は基板の内側に設けてもよい。
なお、ブラックマトリクスとして機能する遮光層を必要な位置に適宜設けてもよい。図
２４においては、トランジスタ４０１０およびトランジスタ４０１１の上方を覆うように
遮光層４０３４が第２の基板４００６側に設けられている。遮光層４０３４を設けること
により、コントラストを更に向上させ、トランジスタの安定に動作させることができる。
遮光層４０３４を設けると、トランジスタの酸化物半導体層へ入射する光の強度を減衰
させることができ、酸化物半導体層の光感度によるトランジスタの電気特性の変動を防止
し、安定に動作させることができる。
画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、および第２の
ゲート電極４０２９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて形
成することができる。
または、画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、およ
び第２のゲート電極４０２９は、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。
ところで、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または
画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給される。
トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対し
て、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化
物半導体を用いた非線形素子により設けることが好ましい。
図２４では、接続端子電極４０１５が画素電極層４０３０と同一の層により形成され、
端子電極４０１６がトランジスタ４０１０およびトランジスタ４０１１のソース電極およ
びドレイン電極層と同一の層により形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１７を介
して電気的に接続されている。
図２４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
した例を示しているが、これに限定されない。走査線駆動回路を別途形成して実装しても
よいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装して
もよい。
図２５は、液晶表示装置の断面構造の一例を示し、素子基板２６００と対向基板２６０
１がシール材２６０２により固着され、これらの間にトランジスタなどを含む素子層２６
０３および液晶層２６０４が設けられている。
カラー表示を行う場合には、例えば、バックライト部に複数種の発光色を射出する発光
ダイオードを配置すればよい。ＲＧＢ方式の場合には、液晶表示装置の表示エリアを複数
に分割した分割領域に、赤の発光ダイオード２６１０Ｒ、緑の発光ダイオード２６１０Ｇ
および青の発光ダイオード２６１０Ｂをそれぞれ配置する。
対向基板２６０１の外側には偏光板２６０６が設けられ、素子基板２６００の外側には
偏光板２６０７、および光学シート２６１３が配設されている。光源は、赤の発光ダイオ
ード２６１０Ｒ、緑の発光ダイオード２６１０Ｇおよび青の発光ダイオード２６１０Ｂと
反射板２６１１により構成され、回路基板２６１２に設けられたＬＥＤ制御回路２６１４
は、フレキシブル配線基板２６０９により素子基板２６００の配線回路部２６０８と接続
され、さらにコントロール回路や電源回路などの外部回路が組みこまれている。
本実施の形態は、このＬＥＤ制御回路２６１４によって個別にＬＥＤを発光させること
によって、フィールドシーケンシャル方式の液晶表示装置とする例を示したがこれに限定
されず、バックライトの光源として冷陰極管または白色ＬＥＤを用い、カラーフィルタを
設けてもよい。
本実施の形態では、ＩＰＳモードで用いる電極構成の例を示したがこれに限定されず、
ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉ
ｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍ
ｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態９）
本実施の形態は、酸化物半導体層を有するトランジスタを複数有する半導体装置として
電子ペーパーの一例について説明する。
図２６（Ａ）は、アクティブマトリクス型の電子ペーパーの断面図を示す。半導体装置
に用いられる表示部に配置されるトランジスタ５８１としては、実施の形態１乃至実施の
形態４のいずれか一で説明したトランジスタを用いる。
図２６（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の一例であ
る。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いて
、該球形粒子を第１の電極層と第２の電極層の間に配置し、第１の電極層と第２の電極層
の間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法をいう
。
トランジスタ５８１は、ボトムゲート構造のトランジスタであり、第１の電極層５８７
は、第１の保護絶縁層５８４、第２の保護絶縁層である樹脂層５８５および第３の保護絶
縁層５８６に形成された開口部を介してソース電極またはドレイン電極と電気的に接続し
ている。第１の保護絶縁層５８４はトランジスタ５８１を覆い、第１の保護絶縁層５８４
上の樹脂層５８５上には第２のゲート電極５８２が設けられ、第２のゲート電極５８２を
覆って第３の保護絶縁層５８６が設けられている。トランジスタ５８１が有する酸化物半
導体層は、第１の保護絶縁層５８４と、第２の保護絶縁層である樹脂層５８５と、第２の
ゲート電極５８２と、第３の保護絶縁層５８６とによって保護される構成となっている。
第１の電極層５８７と第２の電極層５８８との間には球形粒子５８９が設けられ、球形
粒子５８９は、キャビティ５９４、黒色領域５９０ａおよび白色領域５９０ｂを有し、球
形粒子５８９の周囲は、樹脂などの充填材５９５で充填されている（図２６（Ａ）参照。
）。第１の電極層５８７は画素電極に相当し、第２の電極層５８８は共通電極に相当する
。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電
気的に接続されている。共通接続部において、一対の基板間に導電性粒子を配置して第２
の電極層５８８と共通電位線とを電気的に接続することができる。
または、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な
液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～
２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設け
られるマイクロカプセルは、第１の電極層と第２の電極層に電位差を生じさせると、白い
微粒子と黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理
を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動
表示素子は液晶表示素子に比べて反射率が高いため、補助ライトが不要であり、消費電力
が小さく、薄暗い場所でも表示部を認識することが可能である。更には、表示部に電力を
供給することなく一度表示した像を保持することが可能である。そのため、該電子ペーパ
ーが電波発信源から無線により信号および電力を供給する構成である場合に、電波発信源
から表示機能付き半導体装置を遠ざけた場合であっても、表示された像を保存しておくこ
とが可能である。
実施の形態１乃至実施の形態４のいずれか一で説明したトランジスタをスイッチング素
子に用いることで、半導体装置として製造コストが低減された電子ペーパーを作製するこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポス
ター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示な
どに適用することができる。電子機器の一例を図２６（Ｂ）に示す。
図２６（Ｂ）は、電子書籍２７００の一例を示す。電子書籍２７００は、第１の筐体２
７０１と第２の筐体２７０３の２つの筐体で構成されている。第１の筐体２７０１と第２
の筐体２７０３は、軸部２７１１により結合されており、軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍と同様に動作させることが可能
となる。
第１の筐体２７０１には第１の表示部２７０５が組み込まれ、第２の筐体２７０３には
第２の表示部２７０７が組み込まれている。第１の表示部２７０５と第２の表示部２７０
７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい
。異なる画面を表示する構成とすることで、例えば右側の表示部（図２６（Ｂ）の第１の
表示部２７０５）には文章を表示し、左側の表示部（図２６（Ｂ）の第２の表示部２７０
７）には画像を表示することができる。
なお、図２６（Ｂ）に示す電子書籍２７００は、第１の筐体２７０１に操作部などを備
えている。例えば、第１の筐体２７０１において、電源２７２１、操作キー２７２３、ス
ピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。な
お、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備えていても
よい。筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣア
ダプタやＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部な
どを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を有
していてもよい。
電子書籍２７００は、無線通信により情報を送受信できる構成であってもよい。無線通
信により、電子書籍のサーバから所望の書籍データなどを購入し、ダウンロード可能な構
成としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態１０）
実施の形態１乃至実施の形態４のいずれか一において作製されるトランジスタを含む半
導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器と
しては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機）、コンピュータ
などに接続されるモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレ
ーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末
、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２７（Ａ）に示すテレビジョン装置は、筐体９６０１に表示部９６０３が組み込まれ
ている。表示部９６０３により、映像を表示することが可能である。ここでは、壁９６０
０に固定して筐体９６０１の裏側を支持した構成を示している。
図２７（Ａ）に示すテレビジョン装置の操作は、筐体９６０１が備える操作スイッチや
、リモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操
作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表
示される映像を操作することができる。リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、図２７（Ａ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とす
るとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介し
て有線または無線による通信ネットワークに接続することにより、一方向（送信者から受
信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行う
ことも可能である。
図２７（Ｂ）に示す携帯型遊技機は、筐体９８８１と筐体９８９１の２つの筐体で構成
されており、連結部９８９３により、開閉可能な構成で連結されている。筐体９８８１に
は表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
図２７（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ
９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度
、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、
振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）など
を備えている。もちろん、携帯型遊技機の構成はこれらに限定されず、少なくとも半導体
装置を備えた構成であればよく、その他付属設備が適宜設けられた構成としてもよい。図
２７（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを
読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有す
る機能を有する。なお、図２７（Ｂ）に示す携帯型遊技機が有する機能はこれに限定され
ず、その他の様々な機能を有していてもよい。
図２８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐
体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１
００４、スピーカ１００５、マイク１００６などを備えている。
図２８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、
情報を入力することができる。電話を掛ける、或いはメールを作成するなどの操作は、表
示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面のモードは、主として３つある。第１のモードは、画像の表示を
主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モー
ドである。第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力
モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力
を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場
合、表示部１００２の画面の大部分を用いてキーボードまたは番号ボタンを表示させるこ
とが好ましい。
携帯電話機１０００の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か、横か）を判別して、
表示部１００２の画面表示を自動的に切り替えるようにすることができる。
画面モードの切り替えは、表示部１００２を触れること、または筐体１００１の操作ボ
タン１００３を操作することにより行われる。または、表示部１００２に表示される画像
の種類によって切り替えるようにすることもできる。例えば、表示部１００２に表示する
画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り
替える構成とすればよい。
なお、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表
示部１００２のタッチ操作による入力が一定期間行われない場合には、画面のモードを入
力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１
００２に掌や指を触れたときに、掌紋、指紋などを撮像することで、本人認証を行うこと
ができる。なお、表示部１００２に近赤外光を発光するバックライトまたは近赤外光を発
光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２８（Ｂ）に示す携帯電話機は、筐体９４１１に、表示部９４１２および操作ボタン
９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子
９４０３、マイク９４０４、スピーカ９４０５、および着信時に発光する発光部９４０６
を含む通信装置９４００と、を有する。表示機能を有する表示装置９４１０は、電話とし
ての機能を有する通信装置９４００と矢印で示すように脱着可能であり、表示装置９４１
０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４
００の長軸同士を取り付けることもできる。なお、表示機能のみを必要とする場合、通信
装置９４００から表示装置９４１０を取り外し、表示装置９４１０を単独で用いることが
できる構成としてもよい。通信装置９４００と表示装置９４１０とは無線通信または有線
通信により画像や入力情報などを授受することができ、それぞれ充電可能なバッテリーを
有するとよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
トランジスタの信頼性を調べるための手法の一つに、バイアス－熱ストレス試験（以下
、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起
こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後に
おけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる
。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、
トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは
異なる電位を一定時間与える。基板温度は、試験目的に応じて適宜設定すればよい。なお
、ゲートに与える電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい
、ゲートに与える電位がソースおよびドレインの電位よりも低い場合を－ＢＴ試験という
。
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間
により決定することができる。ゲート絶縁膜中の電界強度は、ゲート、ソースおよびドレ
イン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が１００ｎｍの
ゲート絶縁膜中の電界強度を２ＭＶ／ｃｍとしたい場合には、電位差を２０Ｖとすればよ
い。
本実施例では、トランジスタの作製時におけるソースおよびドレイン形成前に行う熱処
理を、窒素雰囲気中で２５０℃、３５０℃、４５０℃とした３種類の試料のそれぞれにつ
いてＢＴ試験を行った結果を説明する。
なお、電圧とは、２点間における電位差のことをいい、電位とは、ある一点における静
電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう
が、電子回路において、ある一点における電位と基準となる電位（例えば接地電位）との
電位差のことを該ある一点における電位として示すことが多いため、以下の説明では、あ
る一点における電位と基準となる電位（例えば、接地電位）との差を該ある一点における
電位として示した場合において、特に指定する場合を除き、該ある一点における電位を電
圧ともいう。
ＢＴ試験は、基板温度を１５０℃、ゲート絶縁膜中の電界強度を２ＭＶ／ｃｍ、時間を
１時間とし、＋ＢＴ試験および－ＢＴ試験それぞれについて行った。
まず、＋ＢＴ試験について説明する。ＢＴ試験の対象となるトランジスタの初期特性を
測定するため、基板温度を４０℃とし、ソース－ドレイン間電圧（以下、ドレイン電圧と
いう）を１０Ｖとし、ソース－ゲート間電圧（以下、ゲート電圧という）を－２０Ｖ～＋
２０Ｖまで変化させたときのソース－ドレイン電流（以下、ドレイン電流という）の変化
特性、すなわちＶｇ－Ｉｄ特性を測定した。ここでは、基板温度を試料表面への吸湿対策
として４０℃としているが、特に問題がなければ、室温（２５℃）下で測定してもかまわ
ない。
次に、基板温度を１５０℃まで上昇させた後、トランジスタのソースおよびドレインの
電位を０Ｖとした。続いて、ゲート絶縁膜中の電界強度が２ＭＶ／ｃｍとなるように、ゲ
ートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが１００ｎｍであ
ったため、ゲートに＋２０Ｖを印加し、そのまま１時間保持した。ここでは時間を１時間
としたが、目的に応じて適宜時間を変更してもよい。
次に、ソース、ドレインおよびゲートへ電圧を印加したまま、基板温度を４０℃まで下
げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によ
りトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したままで基
板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。
次に、初期特性の測定と同じ条件でＶｇ－Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ－Ｉ
ｄ特性を得た。
続いて、―ＢＴ試験について説明する。―ＢＴ試験も＋ＢＴ試験と同様の手順で行うが
、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を－２０Ｖとする点が異
なる。
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて
試験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて―
ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、―ＢＴ試験結果を正しく評価す
ることができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行
った場合なども同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返
す場合はこの限りではない。
図２９（Ａ）乃至図２９（Ｃ）は、＋ＢＴ試験前後におけるトランジスタのＶｇ－Ｉｄ
特性を示す。図２９（Ａ）は、ソースおよびドレイン形成前に行う熱処理を、窒素雰囲気
中で２５０℃として作製したトランジスタの＋ＢＴ試験結果である。図２９（Ｂ）は同３
５０℃、図２９（Ｃ）は同４５０℃とした場合の＋ＢＴ試験結果である。
図３０（Ａ）乃至図３０（Ｃ）は、－ＢＴ試験前後におけるトランジスタのＶｇ－Ｉｄ
特性を示す。図３０（Ａ）は、ソースおよびドレイン形成前に行う熱処理を、窒素雰囲気
中で２５０℃として作製したトランジスタの－ＢＴ試験結果である。図３０（Ｂ）は同３
５０℃、図３０（Ｃ）は同４５０℃とした場合の－ＢＴ試験結果である。
なお、上記の図２９および図３０では、第２のゲート電極は、チタン層（５０ｎｍ）と
アルミニウム層（１００ｎｍ）とチタン層（５ｎｍ）を積層した３層の積層構造とした。
第２のゲート電極は、各画素に対して独立に引き回す構成とした。なお、比較例として、
第２のゲート電極を設けなかった場合の＋ＢＴ試験の結果を図３１に示し、－ＢＴ試験の
結果を図３２に示す。図３１（Ａ）は同２５０℃、図３１（Ｂ）は同３５０℃、図３１（
Ｃ）は同４５０℃とした場合の＋ＢＴ試験結果である。図３２（Ａ）は同２５０℃、図３
２（Ｂ）は同３５０℃、図３２（Ｃ）は同４５０℃とした場合の－ＢＴ試験結果である。
各図とも、横軸はゲート電圧（Ｖｇ）で、縦軸はドレイン電流（Ｉｄ）を対数目盛で示
している。なお、実線は初期特性を示し、破線はストレス印加後の特性を示している。
図２９および図３１から、熱処理の温度を２５０℃、３５０℃、４５０℃と上昇させる
に従って、＋ＢＴ試験後のしきい値電圧の変化量が小さくなっていくことがわかる。そし
て、図３０と図３２の比較から、第２のゲート電極を設けることで、－ＢＴ試験後のしき
い値電圧の変化量が小さくなっていくことがわかる。
図２９と図３１より、ソースおよびドレイン形成前に行う熱処理の温度が概ね４００℃
以上である場合に、少なくとも＋ＢＴ試験での信頼性を向上させることができる。そして
、図３０と図３２より、第２のゲート電極を設けることで、－ＢＴ試験での信頼性を向上
させることができる。従って、ソースおよびドレイン形成前に行う熱処理の温度が概ね４
００℃以上とし、第２のゲート電極を設けることで、＋ＢＴ試験および－ＢＴ試験での信
頼性を向上させることができる。
以上、本実施例で説明したように、本発明の一態様により、＋ＢＴ試験での信頼性と－
ＢＴ試験での信頼性をともに向上させることができる。
なお、このように－ＢＴ試験での信頼性の高いトランジスタは、表示装置の駆動回路部
のドライバ回路に適用することが特に有効である。
本実施例は、加熱温度の条件を振り、窒素雰囲気下で加熱処理を行った複数の試料を昇
温脱離分析装置（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ。
以下、ＴＤＳと呼ぶ。）測定で測定した結果について、図３４、図３５、および図３６を
参照して説明する。
ＴＤＳは、試料を高真空中で加熱・昇温中に試料から脱離、発生するガス成分を四重極
質量分析計で検出し、同定する分析装置であり、試料表面と内部から脱離するガスおよび
分子が観察できる。電子科学株式会社製のＴＤＳ（製品名：ＥＭＤ－ＷＡ１０００Ｓ）を
用い、測定条件は、昇温約１０℃／分とし、１×１０－８（Ｐａ）から測定を開始して、
測定中は約１×１０－７（Ｐａ）の真空度である。
図３４は、ガラス基板のみの試料（比較試料）と、ガラス基板上に設定膜厚５０ｎｍ（
実際にはエッチングしているので膜厚約３０ｎｍ）のＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜
を成膜した試料（サンプル１）を比較したＴＤＳの測定結果を示すグラフである。図３４
はＨ２ＯについてのＴＤＳ測定結果を示したものであるが、３００℃付近にピークが見ら
れることからＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜から水分（Ｈ２Ｏ）などの不純物が脱離
していることが確認できる。
図３５は、ガラス基板上に設定膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成
膜した試料（サンプル１）と、ガラス基板上に設定膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ
系非単結晶膜を成膜した後、大気雰囲気下において加熱温度３５０℃で１時間の加熱処理
を行った試料（サンプル２）と、窒素雰囲気下において加熱温度３５０℃で１時間の加熱
処理を行った試料（サンプル３）と、を比較したものであり、Ｈ２ＯについてのＴＤＳ測
定結果を示したものである。図３５の結果から、サンプル３において、３００℃付近のピ
ークがサンプル２よりも低減されているため、窒素雰囲気での加熱処理により水分（Ｈ２
Ｏ）などの不純物が脱離されていることが確認できる。従って、大気雰囲気において加熱
処理を行うよりも窒素雰囲気において加熱処理を行ったほうが、膜中の水分（Ｈ２Ｏ）な
どの不純物が低減されていることがわかる。
図３６は、ガラス基板上に設定膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成
膜した試料（サンプル１）と、窒素雰囲気下での加熱温度を２５０℃として１時間の加熱
処理を行った試料（サンプル４）と、窒素雰囲気下での加熱温度を３５０℃として１時間
の加熱処理を行った試料（サンプル３）と、窒素雰囲気下での加熱温度を４５０℃として
１時間の加熱処理を行った試料（サンプル５）と、窒素雰囲気下での加熱温度を３５０℃
とし１０時間の加熱処理を行った試料（サンプル６）を比較したものであり、Ｈ２Ｏにつ
いてのＴＤＳ測定結果を示したものである。図３６の結果から、測定した温度の範囲内に
おいて、窒素雰囲気下での加熱温度が高いほど、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜中か
ら脱離する水分（Ｈ２Ｏ）などの不純物が低減されていることがわかる。
図３５および図３６のグラフには、２００℃～２５０℃付近で確認できる水分（Ｈ２Ｏ
）などの不純物が脱離したことを示す第１のピークと、３００℃近傍で水分（Ｈ２Ｏ）な
どの不純物が脱離したことを示す第２のピークが確認できる。
なお、窒素雰囲気下で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１
週間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ
－Ｇａ－Ｚｎ－Ｏ系非単結晶膜が安定になることが判明している。
ここで、窒素雰囲気下での加熱温度条件を１５０℃、１７５℃、２００℃、２２５℃、
２５０℃、２７５℃、３００℃、３２５℃、３５０℃、３７５℃、４００℃、４２５℃、
４５０℃として、それぞれのキャリア濃度を測定した結果を図３３に示す。なお、Ｉｎ－
Ｇａ－Ｚｎ－Ｏ系非単結晶膜上に酸化物絶縁膜を形成すると、図３３中の点線に示すキャ
リア濃度（１×１０１４／ｃｍ３）以下となる。
次に、キャリア濃度とＨａｌｌ移動度（ホール移動度）の測定について説明する。図３
７（Ａ）は、酸化物半導体膜（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜）の物性（キャリア濃
度とＨａｌｌ移動度）を評価するための物性評価用試料５１０の立体視図を示す。ここで
、物性評価用試料５１０を作製して室温にてＨａｌｌ効果測定を行い、酸化物半導体膜の
キャリア濃度とＨａｌｌ移動度を評価した。物性評価用試料５１０は、基板５００上に酸
化窒化シリコンからなる絶縁膜５０１を形成し、その上に評価対象となる１０ｍｍ×１０
ｍｍの酸化物半導体膜５０２を形成し、その上にそれぞれ直径１ｍｍの電極５０３、電極
５０４、電極５０５および電極５０６を形成して作製した。図３７（Ｂ）は、Ｈａｌｌ移
動度の測定結果を示し、図３７（Ｃ）は、導電率の測定結果を示す。なお、Ｈａｌｌ効果
測定から求めた酸化物半導体膜のキャリア濃度は、図３３に示したものである。
図３３、図３４、図３５、図３６の結果から、２５０℃以上において、Ｉｎ－Ｇａ－Ｚ
ｎ－Ｏ系非単結晶膜中から水分（Ｈ２Ｏ）などの不純物が脱離することと、キャリア濃度
の変動との間に関係があることがわかる。すなわち、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜
中から水分（Ｈ２Ｏ）などの不純物が脱離することによってキャリア濃度が増加すること
がわかる。
なお、ＴＤＳ測定により、Ｈ２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ２、Ｏ２、Ｎ、Ｎ２、および
Ａｒのそれぞれについて測定を行ったところ、Ｈ、Ｏ、およびＯＨは、はっきりとピーク
が観測できたが、Ｈ２、Ｏ２、Ｎ、Ｎ２、およびＡｒはピークが観測できなかった。試料
は、ガラス基板に設定膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成膜したもの
を用いており、加熱条件は、窒素雰囲気下２５０℃１時間、窒素雰囲気下３５０℃１時間
、窒素雰囲気下３５０℃１０時間、窒素雰囲気下４５０℃１時間とし、比較例として加熱
処理なしのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜と、ガラス基板のみとをそれぞれ測定した
。図３８は、ＨのＴＤＳ結果を示し、図３９は、ＯのＴＤＳ結果を示し、図４０は、ＯＨ
のＴＤＳ結果を示し、図４１はＨ２のＴＤＳ結果を示す。なお、上記加熱条件での窒素雰
囲気の酸素密度は、２０ｐｐｍ以下である。
本実施例は、酸素密度の高い領域および酸素密度の低い領域を有する酸化物半導体層に
おける、加熱処理に伴う酸素の拡散現象を計算した結果について、図４２および図４３を
用いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔ
ｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
図４２に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７
０１を、酸素密度の低い層７０３上に酸素密度の高い層７０５が積層された構造とした。
ここでは、酸素密度の低い層７０３は、１５個のＩｎ原子、１５個のＧａ原子、１５個
のＺｎ原子、および５４個のＯ原子からなるアモルファス構造とした。
そして、酸素密度の高い層７０５は、１５個のＩｎ原子、１５個のＧａ原子、１５個の
Ｚｎ原子、および６６個のＯ原子からなるアモルファス構造とした。
そして、酸化物半導体層７０１の密度は５．９ｇ／ｃｍ３とした。
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、
古典ＭＤ（分子動力学）計算を行った。時間刻み幅は０．２ｆｓとし、総計算時間は２０
０ｐｓに設定した。ポテンシャルは、金属－酸素結合、および酸素－酸素結合にＢｏｒｎ
－Ｍａｙｅｒ－Ｈｕｇｇｉｎｓ型を適用した。更には、酸化物半導体層７０１の上端と下
端の原子の動きを固定した。
図４３は、計算結果を示す。ｚ軸座標の０ｎｍから１．１５ｎｍまでが酸素密度の低い
層７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍまでが酸素密度の高い層７０５
である。ＭＤ計算前の酸素の密度分布は実線７０７で示し、ＭＤ計算後の酸素の密度分布
は破線７０９で示す。
実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面よ
り、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては
、酸素密度の低い層７０３および酸素密度の高い層７０５において、酸素密度が均質であ
ることが分かる。
以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のよう
に、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡
散し、酸素密度が均質になることが分かる。
すなわち、実施の形態１に示すように、酸化物半導体層４０３上に絶縁性酸化物により
第１の保護絶縁層４０７を形成することで、酸化物半導体層４０３および絶縁性酸化物に
より第１の保護絶縁層４０７の界面において酸素密度が高まるため、当該酸素が酸化物半
導体層４０３の酸素密度の低い方へ拡散し、酸化物半導体層４３１が高抵抗化する。以上
のことから、本発明の一態様における表示装置が有するトランジスタの信頼性を向上させ
ることができる。
１０ 基板
１１ ゲート電極
１３ ゲート絶縁層
１４ａ ｎ型酸化物半導体層
１４ｂ ｎ型酸化物半導体層
１５ａ ソース電極層
１５ｂ ドレイン電極層
１６ 酸化物半導体層
１７ 樹脂層
１８ 保護絶縁層
１９ ゲート電極
２０ トランジスタ
４２ ゲート電極
４３ トランジスタ
４４ コンタクトホール
４７ 酸化物半導体層
４００ 基板
４０１ ゲート電極層
４０１Ｃ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ ｎ型酸化物半導体層
４０４ａ ｎ型酸化物半導体層
４０４ｂ ｎ型酸化物半導体層
４０５ ソース電極およびドレイン電極層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０６ チャネル保護層
４０７ 保護絶縁層
４０８ 樹脂層
４０８ａ バッファ層
４０８ｂ バッファ層
４０９ ゲート電極層
４０９Ｂ ゲート電極層
４０９Ｃ ゲート電極層
４１０ 下地絶縁層
４１１ 端子
４３０ 酸化物半導体層
４３１ 酸化物半導体層
４３２ 酸化物半導体層
４３３ 酸化物半導体膜
４３４ ｎ型酸化物半導体層
４３７ ｎ型酸化物半導体層
４４０ ｎ型酸化物半導体膜
４７０ ゲート電極層
４７１ トランジスタ
４７１Ｂ トランジスタ
４７１Ｃ トランジスタ
４７２ トランジスタ
４７２Ｂ トランジスタ
４７３ トランジスタ
４７３Ｂ トランジスタ
４７４ トランジスタ
４７４Ｂ トランジスタ
５００ 基板
５０１ 絶縁膜
５０２ 酸化物半導体膜
５０３ 電極
５０４ 電極
５０５ 電極
５０６ 電極
５１０ 物性評価用試料
５８１ トランジスタ
５８２ ゲート電極
５８４ 保護絶縁層
５８５ 樹脂層
５８６ 保護絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
６０１ 電気炉
６０２ チャンバー
６０３ ヒーター
６０４ 基板
６０５ サセプター
６０６ ガス供給手段
６０７ 排気手段
６１１ ガス供給源
６１２ 圧力調整弁
６１３ 精製器
６１４ マスフローコントローラ
６１５ ストップバルブ
７０１ 酸化物半導体層
７０３ 酸素密度の低い層
７０５ 酸素密度の高い層
７０７ 実線
７０９ 破線
８００ 基板
８０１ 画素部
８０２ 走査線駆動回路
８０２Ａ 走査線駆動回路
８０２Ｂ 走査線駆動回路
８０３ 信号線駆動回路
８０４ トランジスタ
８２０ 基板
８２２ 信号線入力端子
８２３ 走査線
８２３Ａ 走査線
８２３Ｂ 制御線
８２３Ｃ 走査線
８２３Ｄ 走査線
８２４ 信号線
８２７ 画素部
８２８ 画素
８２９ 画素トランジスタ
８３０ 保持容量部
８３１ 画素電極
８３２ 容量線
８３３ コモン端子
８３５ 保護回路
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１１０１ 導電層
１１０２ 酸化物半導体層
１１０３ 導電層
１１０４ 画素電極層
１１０５ 導電層
１１０６ 開口部
２６００ 素子基板
２６０１ 対向基板
２６０２ シール材
２６０３ 素子層
２６０４ 液晶層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０Ｂ 発光ダイオード
２６１０Ｇ 発光ダイオード
２６１０Ｒ 発光ダイオード
２６１１ 反射板
２６１２ 回路基板
２６１３ 光学シート
２６１４ ＬＥＤ制御回路
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００３ａ 信号線駆動回路
４００３ｂ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００７ 下地絶縁層
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１７ 異方性導電膜
４０１８ ＦＰＣ
４０１９ ゲート絶縁層
４０２０ 保護絶縁層
４０２１ 樹脂層
４０２２ 保護絶縁層
４０２８ ゲート電極
４０２９ ゲート電極
４０３０ 画素電極層
４０３１ 共通電極層
４０３２ 偏光板
４０３３ 偏光板
４０３４ 遮光層
４０３５ ポストスペーサ
４５００ 基板
４５０１ ゲート絶縁層
４５０２ 画素部
４５０３ 充填材
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 保護層
４５０８ 樹脂層
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１４ 保護絶縁層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５２１ ゲート電極
４５２２ ゲート電極
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６Ａ 走査線
６４０６Ｂ 制御線
６４０７ 電源線
６４０８ 共通電極
７００１ トランジスタ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００６ 隔壁
７００７ 保護層
７００９ ゲート電極
７０１０ 導電膜
７０１１ トランジスタ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 樹脂層
７０１８ 保護絶縁層
７０１９ ゲート電極
７０２１ トランジスタ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ 接続電極
７０２９ ゲート電極
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ 壁
９６０１ 筐体
９６０３ 表示部
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (2)

  1. チャネル形成領域が酸化物半導体層に配置される、第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、
    前記第１のトランジスタのチャネル形成領域の上方に配置され、前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第２のトランジスタのチャネル形成領域の上方であって前記第１の導電層と同層に配置され、前記第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第１のトランジスタのソース電極又はドレイン電極の一方と、前記第２のトランジスタのソース電極又はドレイン電極の一方と、として機能する第３の導電層と、
    前記第１のトランジスタのチャネル形成領域の下方及び前記第２のトランジスタのチャネル形成領域の下方に配置され、ゲート絶縁層として機能する領域を有する絶縁層と、
    前記絶縁層の下方に配置され、前記絶縁層に設けられたコンタクトホール内において前記第３の導電層と接する領域を有する第４の導電層と、
    を有し、
    平面視において、前記第１のトランジスタのチャネル長方向と前記第２のトランジスタのチャネル幅方向とは一致し、
    平面視において、前記第１の導電層は、前記第１のトランジスタのチャネル長方向に延伸する第１の領域から前記第１のトランジスタのチャネル幅方向に曲がった第２の領域において、前記第１のトランジスタのチャネル形成領域と重なりを有し、
    平面視において、前記第２の領域の前記第１のトランジスタのチャネル長方向の大きさは、前記第１の領域の前記第１のトランジスタのチャネル幅方向の大きさよりも大きく、
    平面視において、前記第２の導電層は、前記第２のトランジスタのチャネル幅方向に延伸する第３の領域において前記第２のトランジスタのチャネル形成領域と重なりを有する、半導体装置。
  2. チャネル形成領域が酸化物半導体層に配置される、第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、
    前記第１のトランジスタのチャネル形成領域の上方に配置され、前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第２のトランジスタのチャネル形成領域の上方であって前記第１の導電層と同層に配置され、前記第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第１のトランジスタのソース電極又はドレイン電極の一方と、前記第２のトランジスタのソース電極又はドレイン電極の一方と、として機能する第３の導電層と、
    前記第１のトランジスタのチャネル形成領域の下方及び前記第２のトランジスタのチャネル形成領域の下方に配置され、ゲート絶縁層として機能する領域を有する絶縁層と、
    前記絶縁層の下方に配置され、前記絶縁層に設けられたコンタクトホール内において前記第３の導電層と接する領域を有する第４の導電層と、
    を有し、
    平面視において、前記第１のトランジスタのチャネル長方向と前記第２のトランジスタのチャネル幅方向とは一致し、
    平面視において、前記第１の導電層は、前記第１のトランジスタのチャネル長方向に延伸する第１の領域から前記第１のトランジスタのチャネル幅方向に曲がった第２の領域において、前記第１のトランジスタのチャネル形成領域と重なりを有し、
    平面視において、前記第２の領域の前記第１のトランジスタのチャネル長方向の大きさは、前記第１の領域の前記第１のトランジスタのチャネル幅方向の大きさよりも大きく、
    平面視において、前記第２の導電層は、前記第２のトランジスタのチャネル幅方向に延伸する第３の領域において前記第２のトランジスタのチャネル形成領域と重なりを有し、
    平面視において、前記第３の領域の前記第２のトランジスタのチャネル長方向の大きさは、前記第１の領域の前記第１のトランジスタのチャネル幅方向の大きさよりも大きい、半導体装置。
JP2021149168A 2009-07-03 2021-09-14 半導体装置 Active JP7112575B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022117215A JP7318074B2 (ja) 2009-07-03 2022-07-22 半導体装置
JP2023117511A JP2023156311A (ja) 2009-07-03 2023-07-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009159052 2009-07-03
JP2009159052 2009-07-03
JP2020097653A JP2020167423A (ja) 2009-07-03 2020-06-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020097653A Division JP2020167423A (ja) 2009-07-03 2020-06-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022117215A Division JP7318074B2 (ja) 2009-07-03 2022-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2022008386A true JP2022008386A (ja) 2022-01-13
JP7112575B2 JP7112575B2 (ja) 2022-08-03

Family

ID=43412897

Family Applications (17)

Application Number Title Priority Date Filing Date
JP2010151608A Active JP5399334B2 (ja) 2009-07-03 2010-07-02 半導体装置
JP2013085983A Active JP5347079B2 (ja) 2009-07-03 2013-04-16 半導体装置
JP2013219803A Active JP5463433B1 (ja) 2009-07-03 2013-10-23 発光装置
JP2013219804A Withdrawn JP2014060411A (ja) 2009-07-03 2013-10-23 半導体装置
JP2014007783A Active JP5797788B2 (ja) 2009-07-03 2014-01-20 発光装置
JP2015081479A Active JP5993055B2 (ja) 2009-07-03 2015-04-13 半導体装置
JP2016160833A Active JP6177398B2 (ja) 2009-07-03 2016-08-18 半導体装置
JP2017005923A Withdrawn JP2017085158A (ja) 2009-07-03 2017-01-17 半導体装置の作製方法
JP2018089808A Active JP6581243B2 (ja) 2009-07-03 2018-05-08 半導体装置の作製方法
JP2018146642A Active JP6564505B2 (ja) 2009-07-03 2018-08-03 半導体装置
JP2019109471A Active JP6694097B2 (ja) 2009-07-03 2019-06-12 半導体装置
JP2019137623A Active JP6714133B2 (ja) 2009-07-03 2019-07-26 半導体装置
JP2020073295A Withdrawn JP2020123739A (ja) 2009-07-03 2020-04-16 表示装置
JP2020097653A Withdrawn JP2020167423A (ja) 2009-07-03 2020-06-04 半導体装置
JP2021149168A Active JP7112575B2 (ja) 2009-07-03 2021-09-14 半導体装置
JP2022117215A Active JP7318074B2 (ja) 2009-07-03 2022-07-22 半導体装置
JP2023117511A Pending JP2023156311A (ja) 2009-07-03 2023-07-19 半導体装置

Family Applications Before (14)

Application Number Title Priority Date Filing Date
JP2010151608A Active JP5399334B2 (ja) 2009-07-03 2010-07-02 半導体装置
JP2013085983A Active JP5347079B2 (ja) 2009-07-03 2013-04-16 半導体装置
JP2013219803A Active JP5463433B1 (ja) 2009-07-03 2013-10-23 発光装置
JP2013219804A Withdrawn JP2014060411A (ja) 2009-07-03 2013-10-23 半導体装置
JP2014007783A Active JP5797788B2 (ja) 2009-07-03 2014-01-20 発光装置
JP2015081479A Active JP5993055B2 (ja) 2009-07-03 2015-04-13 半導体装置
JP2016160833A Active JP6177398B2 (ja) 2009-07-03 2016-08-18 半導体装置
JP2017005923A Withdrawn JP2017085158A (ja) 2009-07-03 2017-01-17 半導体装置の作製方法
JP2018089808A Active JP6581243B2 (ja) 2009-07-03 2018-05-08 半導体装置の作製方法
JP2018146642A Active JP6564505B2 (ja) 2009-07-03 2018-08-03 半導体装置
JP2019109471A Active JP6694097B2 (ja) 2009-07-03 2019-06-12 半導体装置
JP2019137623A Active JP6714133B2 (ja) 2009-07-03 2019-07-26 半導体装置
JP2020073295A Withdrawn JP2020123739A (ja) 2009-07-03 2020-04-16 表示装置
JP2020097653A Withdrawn JP2020167423A (ja) 2009-07-03 2020-06-04 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022117215A Active JP7318074B2 (ja) 2009-07-03 2022-07-22 半導体装置
JP2023117511A Pending JP2023156311A (ja) 2009-07-03 2023-07-19 半導体装置

Country Status (5)

Country Link
US (10) US8304300B2 (ja)
JP (17) JP5399334B2 (ja)
KR (13) KR101476817B1 (ja)
CN (3) CN104091834B (ja)
TW (8) TWI538062B (ja)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5489859B2 (ja) 2009-05-21 2014-05-14 株式会社半導体エネルギー研究所 導電膜及び導電膜の作製方法
JP2011014884A (ja) * 2009-06-05 2011-01-20 Semiconductor Energy Lab Co Ltd 光電変換装置
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20120031026A (ko) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102174908B1 (ko) * 2009-07-10 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20130062919A (ko) 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101708384B1 (ko) * 2010-06-15 2017-02-21 삼성디스플레이 주식회사 액정 표시 장치
TWI509707B (zh) * 2010-08-16 2015-11-21 Semiconductor Energy Lab 半導體裝置之製造方法
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9167234B2 (en) * 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
TWI792087B (zh) * 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件
US20120299074A1 (en) * 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPWO2013108301A1 (ja) * 2012-01-20 2015-05-11 パナソニック株式会社 薄膜トランジスタ
KR20130140185A (ko) * 2012-01-20 2013-12-23 파나소닉 주식회사 박막 트랜지스터
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10199507B2 (en) * 2012-12-03 2019-02-05 Lg Display Co., Ltd. Thin film transistor, display device and method of manufacturing the same
KR102522133B1 (ko) * 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
CN103545377B (zh) * 2013-11-01 2015-12-30 深圳丹邦投资集团有限公司 一种氧化物薄膜晶体管及其制造方法
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9368491B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TWI552321B (zh) 2014-09-30 2016-10-01 群創光電股份有限公司 顯示面板及顯示裝置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
EP3235008A4 (en) * 2014-12-17 2018-07-25 Intel Corporation Integrated circuit die having reduced defect group iii-nitride structures and methods associated therewith
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102462475B1 (ko) 2015-04-20 2022-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102352740B1 (ko) * 2015-04-30 2022-01-18 삼성디스플레이 주식회사 마스크의 제조 방법 및 표시 장치의 제조 방법
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR102360845B1 (ko) 2015-06-15 2022-02-10 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
WO2017006203A1 (ja) * 2015-07-03 2017-01-12 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
WO2017006202A1 (ja) * 2015-07-03 2017-01-12 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
US9543330B1 (en) * 2015-07-24 2017-01-10 Chunghwa Picture Tubes, Ltd. Method of manufacturing a thin film transistor and a pixel structure
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
KR102595042B1 (ko) 2015-12-28 2023-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 포함하는 표시 장치
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017146463A (ja) 2016-02-17 2017-08-24 株式会社ジャパンディスプレイ 表示装置
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
CN108780758A (zh) * 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
CN106293244B (zh) * 2016-08-30 2017-11-17 京东方科技集团股份有限公司 触控显示面板及其驱动方法以及触控显示装置
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106773205B (zh) * 2016-12-26 2019-09-17 京东方科技集团股份有限公司 显示面板及其制作方法以及显示装置
JP6411556B2 (ja) * 2017-02-03 2018-10-24 株式会社半導体エネルギー研究所 半導体メモリ装置
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2018146878A (ja) * 2017-03-08 2018-09-20 カンタツ株式会社 レンズ素子および撮像レンズユニット
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107275342B (zh) 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法
JP7258754B2 (ja) 2017-07-31 2023-04-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN111902855B (zh) * 2018-03-26 2022-02-18 夏普株式会社 显示装置的制造方法以及显示装置
US10715924B2 (en) * 2018-06-25 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS microphone having diaphragm
KR102581399B1 (ko) 2018-11-02 2023-09-22 삼성전자주식회사 반도체 메모리 소자
CN109659370A (zh) * 2018-12-13 2019-04-19 武汉华星光电半导体显示技术有限公司 金属氧化物薄膜晶体管及其制作方法
KR20200086922A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 반도체 장치
DE102019116103B4 (de) * 2019-06-13 2021-04-22 Notion Systems GmbH Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
KR20220096489A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
WO2022178083A1 (en) * 2021-02-22 2022-08-25 Sunrise Memory Corporation Thin-film storage transistor with ferroelectric storage layer
US11508309B2 (en) 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
KR102661897B1 (ko) 2021-12-29 2024-04-29 한국전자기술연구원 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 반도체 소자 및 전자 기기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194670A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd アクティブマトリクス型表示装置
JP2007207413A (ja) * 2006-01-07 2007-08-16 Semiconductor Energy Lab Co Ltd 半導体装置、並びに当該半導体装置を具備する表示装置及び電子機器
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007318061A (ja) * 2006-05-26 2007-12-06 Korea Electronics Telecommun デュアルゲート有機トランジスタを用いたインバータ
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3615556B2 (ja) 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0990403A (ja) * 1995-09-27 1997-04-04 Advanced Display:Kk 薄膜トランジスタアレイおよびその製法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP2720862B2 (ja) 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100502093B1 (ko) 1997-09-25 2005-11-30 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4008133B2 (ja) 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP3587131B2 (ja) * 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
US6566685B2 (en) 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP2001332734A (ja) * 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP4249886B2 (ja) * 2000-07-25 2009-04-08 シャープ株式会社 薄膜半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002033487A (ja) * 2001-05-14 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP4312420B2 (ja) 2001-05-18 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003077832A (ja) * 2001-08-30 2003-03-14 Sharp Corp 半導体装置及びその製造方法
JP2003086803A (ja) * 2001-09-07 2003-03-20 Casio Comput Co Ltd 薄膜半導体素子の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003107443A (ja) 2001-09-27 2003-04-09 Toshiba Corp 液晶表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071623A (ja) 2002-08-01 2004-03-04 Casio Comput Co Ltd フォトセンサ
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3954002B2 (ja) * 2002-12-24 2007-08-08 韓國電子通信研究院 電界放出ディスプレイ
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004296654A (ja) 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20050015581A (ko) * 2003-08-06 2005-02-21 실리콘 디스플레이 (주) 오프셋을 가지는 박막트랜지스터형 광센서로 이루어진이미지 센서 및 그 제조방법.
JP2005079283A (ja) 2003-08-29 2005-03-24 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
KR100685239B1 (ko) 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
JP4009759B2 (ja) * 2004-02-17 2007-11-21 カシオ計算機株式会社 画像処理装置及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4708859B2 (ja) * 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006250985A (ja) 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101222541B1 (ko) 2005-06-30 2013-01-16 엘지디스플레이 주식회사 전계발광소자
US7456580B2 (en) 2005-06-30 2008-11-25 Lg Display Co., Ltd. Light emitting device
KR100681039B1 (ko) 2005-07-04 2007-02-09 엘지전자 주식회사 유기전계발광소자 및 그 표시장치, 그 구동방법
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR20070028859A (ko) 2005-09-08 2007-03-13 엘지.필립스 엘시디 주식회사 전계발광소자와 그 구동방법
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) * 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
WO2007080813A1 (en) 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TW200736786A (en) 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR20080000925A (ko) 2006-06-28 2008-01-03 엘지.필립스 엘시디 주식회사 전계발광표시장치와 그 구동방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5371143B2 (ja) * 2006-10-12 2013-12-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008282896A (ja) * 2007-05-09 2008-11-20 Seiko Epson Corp 半導体装置、電気光学装置および半導体装置の製造方法
KR100858821B1 (ko) 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JP5324837B2 (ja) 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2009043748A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
DE202007013031U1 (de) 2007-09-17 2007-11-22 BSH Bosch und Siemens Hausgeräte GmbH Kältegerät mit Tauwasserkanal
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099777A (ja) 2007-10-17 2009-05-07 Sony Corp 表示装置と電子機器
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US7768008B2 (en) 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP2009127981A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd クリーンルーム、成膜方法、および半導体装置の作製方法
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101490148B1 (ko) * 2008-09-19 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR102025505B1 (ko) * 2008-11-21 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI749283B (zh) * 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194670A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd アクティブマトリクス型表示装置
JP2007207413A (ja) * 2006-01-07 2007-08-16 Semiconductor Energy Lab Co Ltd 半導体装置、並びに当該半導体装置を具備する表示装置及び電子機器
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007318061A (ja) * 2006-05-26 2007-12-06 Korea Electronics Telecommun デュアルゲート有機トランジスタを用いたインバータ
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2014142641A (ja) 2014-08-07
US11978741B2 (en) 2024-05-07
JP2022145716A (ja) 2022-10-04
TW202123345A (zh) 2021-06-16
TW201624575A (zh) 2016-07-01
TW202221797A (zh) 2022-06-01
KR20220024384A (ko) 2022-03-03
CN101944506B (zh) 2014-08-20
KR20180006479A (ko) 2018-01-17
TWI714094B (zh) 2020-12-21
JP5993055B2 (ja) 2016-09-14
JP5463433B1 (ja) 2014-04-09
JP2019169734A (ja) 2019-10-03
TW201110243A (en) 2011-03-16
TWI788205B (zh) 2022-12-21
CN104091834A (zh) 2014-10-08
KR20210093826A (ko) 2021-07-28
US8735884B2 (en) 2014-05-27
TW201508842A (zh) 2015-03-01
JP6177398B2 (ja) 2017-08-09
JP2011029635A (ja) 2011-02-10
KR20200130223A (ko) 2020-11-18
US20220139967A1 (en) 2022-05-05
KR102282650B1 (ko) 2021-07-27
TWI538062B (zh) 2016-06-11
JP5399334B2 (ja) 2014-01-29
US20130037799A1 (en) 2013-02-14
US20200343276A1 (en) 2020-10-29
JP2019197918A (ja) 2019-11-14
US20180083049A1 (en) 2018-03-22
JP2018186299A (ja) 2018-11-22
KR102181511B1 (ko) 2020-11-20
KR20220115795A (ko) 2022-08-18
US11257847B2 (en) 2022-02-22
JP5797788B2 (ja) 2015-10-21
JP7318074B2 (ja) 2023-07-31
JP2015165582A (ja) 2015-09-17
TWI668766B (zh) 2019-08-11
JP2023156311A (ja) 2023-10-24
KR20200029436A (ko) 2020-03-18
US9130046B2 (en) 2015-09-08
US20230238387A1 (en) 2023-07-27
US10714503B2 (en) 2020-07-14
KR102365519B1 (ko) 2022-02-18
US20190172849A1 (en) 2019-06-06
KR20210046642A (ko) 2021-04-28
TW201812925A (zh) 2018-04-01
JP2018129547A (ja) 2018-08-16
JP2020167423A (ja) 2020-10-08
CN104091811B (zh) 2017-04-12
US9837441B2 (en) 2017-12-05
JP2014064010A (ja) 2014-04-10
KR102246151B1 (ko) 2021-04-28
JP2017011287A (ja) 2017-01-12
JP6581243B2 (ja) 2019-09-25
JP5347079B2 (ja) 2013-11-20
KR101713267B1 (ko) 2017-03-07
US20140209901A1 (en) 2014-07-31
JP6564505B2 (ja) 2019-08-21
TW201944497A (zh) 2019-11-16
TWI615903B (zh) 2018-02-21
CN101944506A (zh) 2011-01-12
KR101476817B1 (ko) 2014-12-26
KR20190016051A (ko) 2019-02-15
CN104091834B (zh) 2017-04-12
KR102091110B1 (ko) 2020-03-19
US9812465B2 (en) 2017-11-07
KR20140062009A (ko) 2014-05-22
KR20190086650A (ko) 2019-07-23
TWI471945B (zh) 2015-02-01
JP6714133B2 (ja) 2020-06-24
US20150325600A1 (en) 2015-11-12
JP2013201435A (ja) 2013-10-03
TW201432824A (zh) 2014-08-16
KR20110003265A (ko) 2011-01-11
KR20210137415A (ko) 2021-11-17
US20160225797A1 (en) 2016-08-04
JP2014060411A (ja) 2014-04-03
US8304300B2 (en) 2012-11-06
KR20170023924A (ko) 2017-03-06
JP7112575B2 (ja) 2022-08-03
TWI757994B (zh) 2022-03-11
TWI471950B (zh) 2015-02-01
US10211231B2 (en) 2019-02-19
JP2017085158A (ja) 2017-05-18
JP2020123739A (ja) 2020-08-13
JP6694097B2 (ja) 2020-05-13
KR102432245B1 (ko) 2022-08-11
US20110003418A1 (en) 2011-01-06
CN104091811A (zh) 2014-10-08
US11637130B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
JP7318074B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220722

R150 Certificate of patent or registration of utility model

Ref document number: 7112575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150