JP2009043748A - 半導体装置および電気光学装置 - Google Patents

Abstract

【課題】キンク効果などの発生を抑えて、安定した飽和特性を有する薄膜トランジスタを備えた半導体装置、および電気光学装置を提供すること。
【解決手段】半導体装置１において、薄膜トランジスタ１０ｎは、下地絶縁層１６の上層にバックゲート電極２ｎ、第１ゲート絶縁層３、半導体層４ｎ、第２ゲート絶縁層５、およびフロントゲート電極６ｎを備えている。半導体層４ｎにおいて、第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎは、チャネル領域４０ｎに隣接する低濃度領域４１２ｎ、４２２ｎと、この低濃度領域４１２ｎ、４２２ｎに対してチャネル領域４０ｎとは反対側に位置する高濃度領域４１１ｎ、４２１ｎとを備えている。バックゲート電極２ｎは、フロントゲート電極６ｎと同一の電位に保持され、チャネル領域４０ｎと対向する位置からに低濃度領域４１２ｎ、４２２ｎと対向する位置まで延在している。
【選択図】図３

Description

本発明は、絶縁層上に薄膜トランジスタを備えた半導体装置および電気光学装置に関するものである。

薄膜トランジスタは、有機エレクトロルミネッセンス（以下、ＥＬという）装置において有機ＥＬ素子に対する駆動用トランジスタや、オペアンプなどに代表されるアナログ回路を同一基板上に内蔵した液晶装置の構成素子として用いられている。このような用途において、薄膜トランジスタはその飽和特性が利用されているが、薄膜トランジスタの飽和特性は、シリコン基板上に形成されたＭＯＳトランジスタと比較して不完全であり、ドレイン電圧の変化に対してドレイン電流が増加する現象が認められている。このような現象を、図１４に示す薄膜トランジスタの電流−電圧特性（飽和特性）を参照して説明する。なお、図１４には、理想的な薄膜トランジスタの電流−電圧特性を実線Ｌ１で示し、従来の薄膜トランジスタの電流−電圧特性を実線Ｌ２で示し、実線Ｌ２において、キンク効果が顕著ではないと考えられる比較的ドレイン電圧が低い範囲におけるドレイン電流変化を延長した特性を点線Ｌ３で示してある。

まず、第１に、図１４に実線Ｌ２で示すように、薄膜トランジスタは、ドレイン電圧が高い範囲ではキンク効果と呼ばれる現象によりドレイン電流が増大し、ドレイン電圧に対するドレイン電流の変化率が大きい。かかるキンク効果によって増加した電流は、図１４に矢印Ｌ４で示される。かかる現象の発生原因は次のように考えられる。ドレイン電圧がピンチオフ点を超えるとドレイン端に比較的大きな電界が集中する。この電界が一定の電界強度を超えると、電界によって加速された電子によってインパクトイオン化が起こり、電子・正孔対が生成する。このため、本来のキャリアと逆極性のキャリアが生じ、逆極性のキャリアがドレイン電界によってチャネル領域に侵入する。このため、逆極性のキャリアによりチャネル領域のポテンシャルを引き下げられる結果、ドレイン電流が増加することとなる。なお、ドレイン端の電界集中を緩和することを目的に、図１５（ａ）に示すように、チャネル領域４０と隣接する位置に低濃度領域４１２を設けたＬＤＤ（Lightly Doped Drain）構造が採用されることがある。かかる低濃度領域を設けると、図１５（ｂ）に、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化（実線Ｌ７）、および電界効果移動度の変化（実線Ｌ８）を示すように、ソース−ドレイン耐圧は向上する。但し、低濃度領域の不純物濃度を低く設定すると、電界効果移動度が低下し、寄生抵抗が増大してしまうため、低濃度領域の不純物濃度を低下させるにも限界があって、ＬＤＤ構造のみによって、キンク効果を完全に抑えることは難しい。なお、図１５（ｂ）において、不純物濃度はホール効果の測定に基づいて求められた実効的な不純物濃度である。また、ソース−ドレイン耐圧は、図１４に矢印Ｌ４で示すキンク電流値が点線Ｌ３で示す値の１０％に達した時のドレイン電圧として定義した。この時のゲート電圧は閾値電圧である。電界効果移動度はドレイン電圧を０．１Ｖとして線形領域の移動度を評価した。

第２に、図１４に実線Ｌ２で示すように、薄膜トランジスタは、キンク効果が顕著ではないと考えられる比較的ドレイン電圧が低い範囲においても飽和特性は不十分であり、点線Ｌ３で示すように、電流は所定の傾きをもって増大する。

このような問題点は、薄膜トランジスタを用いて有機ＥＬ装置の駆動用トランジスタや、オペアンプなどに代表されるアナログ回路を構成した際、設計時に期待した動作と異なった動作を行なう原因となる。このため、薄膜トランジスタを有機ＥＬ装置の駆動用トランジスタに用いると、設定したガンマ特性と異なったデータ電圧輝度特性となる。特にデータ電圧が薄膜トランジスタの閾値に近い黒表示の時は、黒浮きが生じてコントラストが低下する。一方、薄膜トランジスタをオペアンプに用いると電圧ゲインが低下し、入力電圧と出力電圧にオフセットが生じるとともに、オフセット電圧にデータ電圧依存性が生じ、オフセット補正回路の動作も困難になる。さらに、薄膜トランジスタをソースフォロワ回路などのバッファアンプ回路に用いた場合、入力電圧と出力電圧の差が一定にならないため、やはり補正回路の動作が困難になる。

また、キンク効果が発生している状態で極めて大きなエネルギーを持ったキャリアが存在し、かかるホットキャリアは容易に絶縁膜中に注入され固定電荷を発生させて薄膜トランジスタ閾値を変化させる。また、ホットキャリアはポリシリコン中に欠陥準位を発生させ、移動度を低下させる。いずれの場合でも、キンク効果があらわれる状態で薄膜トランジスタを用いると、薄膜トランジスタの電圧電流特性の変化が激しく、所定の動作が得られなくなるので、データそのものを補正するなどの方法でこれらの回路動作を初期的に補正したとしても、問題の解決にならない。

一方、バックゲートおよびＬＤＤ構造を備えた薄膜トランジスタが提案されている（特許文献１、２）
特開２００６−２０３２４１号公報 特開２００６−２３７６２４号公報

しかしながら、特許文献１、２に記載の技術は、液晶装置の画素トランジスタに用いた薄膜トランジスタのオフ電流を小さくすることにあり、低濃度領域の不純物濃度と、飽和特性との関係は考慮されていない。また、特許文献１、２に記載の技術において、バックゲートも、閾値制御用端子に接続されているなど、あくまで閾値の制御用に用いられ、飽和特性を改善するための構成ではない。

以上の問題点に鑑みて、本発明の課題は、キンク効果などの発生を抑えて、安定した飽和特性を有する薄膜トランジスタを備えた半導体装置、および電気光学装置を提供することにある。

上記課題を解決するために、本発明では、絶縁層上に薄膜トランジスタを有する半導体装置において、前記薄膜トランジスタは、前記絶縁層上に形成されたバックゲート電極と、該バックゲート電極を覆う第１ゲート絶縁層と、該第１ゲート絶縁層の上層に形成された半導体層と、該半導体層を覆う第２ゲート絶縁層と、該第２ゲート絶縁層の上層に形成されたフロントゲート電極とを備え、前記半導体層は、チャネル領域に対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされる第１不純物導入領域と、ソース領域およびドレイン領域のうちの他方とされる第２不純物導入領域とを備え、前記第１不純物導入領域および前記第２不純物導入領域のうち、前記ドレイン領域とされる不純物導入領域は、前記チャネル領域に隣接する低濃度領域と、該低濃度領域に対して前記チャネル領域とは反対側に位置する高濃度領域とを備え、前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の少なくとも一部に対向する位置まで延在していることを特徴とする。

本発明において、ドレイン領域とされる不純物導入領域は、チャネル領域に隣接する低濃度領域を備え、バックゲート電極は、チャネル長方向において、チャネル領域に対向する位置から低濃度領域の少なくとも一部に対向する位置まで延在しているため、低濃度領域の不純物濃度を下げた時と同様、低濃度領域に、キャリアの少ない部分が新たに生じ、この部分にソース−ドレイン間の電圧の一部がかかる。このため、低濃度領域においてゲート電極の端部と対峙する部分に集中していたソース−ドレイン電圧が分散されるので、ソース−ドレイン耐圧を向上することができる。また、ドレイン領域の電界がバックゲート電極によってシールドされているので、ドレイン電圧が低い範囲での飽和特性の劣化を防止することができ、理想的な飽和特性を備えた薄膜トランジスタを実現することができる。

本発明においては、例えば、前記バックゲート電極と前記フロントゲート電極とに同電位を印加する構成が採用される。

本発明において、前記第１不純物導入領域および前記第２不純物導入領域は、前記フロントゲート電極に対して自己整合的に形成されていることが好ましい。

本発明において、薄膜トランジスタにおいて電流が流れる方向が切り換わる場合、前記第１不純物導入領域および前記第２不純物導入領域の双方が、前記低濃度領域および前記高濃度領域を備えている構成を採用することが好ましい。

本発明において、薄膜トランジスタにおいて電流が流れる方向が一方方向に定まっている場合、前記第１不純物導入領域および前記第２不純物導入領域のうちの一方のみが、前記低濃度領域および前記高濃度領域を備えていることが好ましい。このように構成すると、低濃度領域が１箇所のみであるので、薄膜トランジスタの寄生抵抗を低減することができる。

本発明において、前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の全体と対向する位置まで延在している構成を採用することができる。

この場合、前記低濃度領域の不純物濃度が７×１０¹⁶atoms／ｃｍ³以上であることが好ましい。また、前記低濃度領域の不純物濃度が１．４×１０¹⁷atoms／ｃｍ³以下であることが好ましい。かかる濃度範囲に設定すると、寄生抵抗の増大を防止しながら、ソース−ドレイン耐圧を向上することができる。

本発明において、前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の一部のみに対向する位置まで延在していることが好ましい。このように構成すると、新たに生じた低キャリア濃度領域は、バックゲートの端の外側まで広がることができるため、低濃度領域においてゲート電極の端部と対峙する部分に集中していたソース−ドレイン電圧が分散でき、ソース−ドレイン耐圧を向上することができる。

この場合、前記低濃度領域の不純物濃度が４×１０¹⁶atoms／ｃｍ³以上であることが好ましい。また、前記低濃度領域の不純物濃度が７×１０¹⁶atoms／ｃｍ³以上であることがさらに好ましい。かかる構成を採用した場合も、前記低濃度領域の不純物濃度が１．４×１０¹⁷atoms／ｃｍ³以下であることが好ましい。かかる濃度範囲に設定すると、寄生抵抗の増大を防止しながら、ソース−ドレイン耐圧を向上することができる。

本発明において、前記バックゲート電極が、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の一部のみに対向する位置まで延在している場合、前記バックゲート電極と前記低濃度領域とのチャネル長方向における重なり寸法は、０．５〜１．３μｍであることが好ましい。

本発明は、前記半導体層が多結晶シリコン膜である場合に適用すると効果的である。半導体層が多結晶シリコン膜である場合には、半導体層が単結晶シリコン層である場合に比較してキンク効果が発生しやすいので、本発明を適用すれば、半導体層が多結晶シリコン層である場合でもキンク効果の発生を防止することができる。

本発明を適用した半導体装置は、携帯電話機やモバイルコンピュータなどの電子機器に用いられる表示装置や、プリンタヘッドなどに使用される電気光学装置に用いることができ、この場合、前記半導体装置は、複数の画素が形成された素子基板である。このような電気光学装置において、本発明を適用した薄膜トランジスタは、各画素に構成された有機ＥＬ素子の駆動用や、液晶装置において素子基板上の駆動回路にオペアンプなどに代表されるアナログ回路を構成するのに用いられる。これらの用途のうち、有機ＥＬ素子の駆動用に用いると、黒表示時の電流リークが減少しコントラストが向上する。また、表示パネル内部の電源配線の抵抗による電源電圧の変動があっても駆動電流が変化しないため均一な表示が可能となり、より大容量・大型のディスプレイが可能となる。さらに、オペアンプのアナログ回路を構成する要素として用いると線形性がよくオフセットが小さな出力バッファを実現することができる。そのため、高品位の液晶表示装置を提供することができる。またオフセットがあると、それが原因で表示のちらつきや焼きつき現象が発生するが、本発明を適用すると、これらの問題も解決することができる。

以下に、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能とするため、各層や各部材毎に縮尺を相違させてある。また、以下の説明では、本発明を適用した薄膜トランジスタを備えた半導体装置として、有機ＥＬ装置の素子基板（半導体装置）において、有機ＥＬ装置（電気光学装置）において有機ＥＬ素子を駆動するための薄膜トランジスタなどに本発明を適用した例を説明する。また、本発明を適用した半導体装置では、同一の基板上に導電型の異なる薄膜トランジスタが形成されている場合があるので、以下の説明では、ｎチャネル型の薄膜トランジスタおよびｐチャネル型の薄膜トランジスタが同一の基板上に形成されているものとして説明する。

［実施の形態１］
（有機ＥＬ装置１００の全体構成）
図１は、本発明が適用される有機ＥＬ装置の電気的構成を示すブロック図、および電流制御用の薄膜トランジスタの等価回路図である。図１に示す有機ＥＬ装置１００は、駆動電流が流れることによって発光する有機ＥＬ素子４０を薄膜トランジスタで駆動制御する装置であり、このタイプの有機ＥＬ装置１００では、有機ＥＬ素子４０が自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。

有機ＥＬ装置１００では、素子基板１３上に、複数の走査線１２０と、この走査線１２０の延設方向に対して交差する方向に延設された複数のデータ線１１０と、走査線１２０に並列する複数の共通給電線１３０と、データ線１１０と走査線１２０との交差点に対応する画素１００ａとが構成され、画素１００ａは、画像表示領域にマトリクス状に配置されている。素子基板１３上には、データ線１１０に対して、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路（図示せず）が構成され、走査線１２０に対して、シフトレジスタおよびレベルシフタを備える走査線駆動回路（図示せず）が構成されている。また、複数の画素１００ａの各々には、走査線１２０を介して走査信号がゲート電極に供給される画素スイッチング用の薄膜トランジスタ２０と、この薄膜トランジスタ２０を介してデータ線１１０から供給される画像信号を保持する保持容量３０と、この保持容量３０によって保持された画像信号がゲートに供給される電流制御用の薄膜トランジスタ１０（駆動用薄膜トランジスタ）と、薄膜トランジスタ１０を介して共通給電線１３０に電気的に接続したときに共通給電線１３０から駆動電流が流れ込む有機ＥＬ素子４０とが構成されている。

（有機ＥＬ素子および素子基板の構成）
図２は、有機ＥＬ素子を備えた素子基板の断面図である。図２に示すように、素子基板１３において、有機ＥＬ素子４０は、例えば、陽極として機能する画素電極４４と、この画素電極４４からの正孔を注入／輸送する正孔輸送層４６と、有機ＥＬ物質からなる発光層４７（有機機能層）と、電子を注入／輸送する電子注入層４８と、陰極４９とがこの順に積層された構造になっている。有機ＥＬ装置１００が、発光層４７で発光した光を画素電極４４側から出射するボトムエミッション方式の場合には、素子基板１３の基体側から発光光を取り出す。このため、素子基板１３の基体としては、ガラス、石英、樹脂（プラスチック板、プラスチックフィルム）などの絶縁基板１５が用いられ、絶縁基板１５としては、ガラス基板が好適である。

また、素子基板１３上には、有機ＥＬ素子４０の下層側に模式的に示すように、図１を参照して説明したデータ線１１０、走査線１２０、共通給電線１３０、画素スイッチング用の薄膜トランジスタ１０６、保持容量１３３、電流制御用の薄膜トランジスタ１０７などを備えた回路部１９が形成されている。

（電流制御用の薄膜トランジスタの構成）
図３は、本発明の実施の形態１に係る半導体装置に構成された薄膜トランジスタの断面図である。

本形態において、図３に示す半導体装置１は、同一の絶縁基板１５上に、ｎチャネル型の薄膜トランジスタ１０ｎおよびｐチャネル型の薄膜トランジスタ１０ｐが構成されており、かかる薄膜トランジスタは、図１および図２を参照して説明した有機ＥＬ装置などにおいて、ｎチャネル型の薄膜トランジスタ１０ｎおよびｐチャネル型の薄膜トランジスタ１０ｐが各々、独立して回路に用いられることがあるとともに、ＣＭＯＳ回路を構成するように電気的に接続されて用いられることもある。

本形態の半導体装置１において、絶縁基板１５の上には下地絶縁層１６が形成されており、ｎチャネル型の薄膜トランジスタ１０ｎは、下地絶縁層１６の上層に形成されたバックゲート電極２ｎと、このバックゲート電極２ｎを覆う第１ゲート絶縁層３と、この第１ゲート絶縁層３の上層に形成された多結晶シリコン膜からなる半導体層４ｎと、この半導体層４ｎを覆う第２ゲート絶縁層５と、この第２ゲート絶縁層５の上層に形成されたフロントゲート電極６ｎとを備えている。第１ゲート絶縁層３は、例えば、厚さが３００ｎｍのシリコン酸化膜で形成され、第２ゲート絶縁層５は、例えば、厚さが１００ｎｍのシリコン酸化膜で形成されており、第１ゲート絶縁層３は第２ゲート絶縁層５に比して厚い。なお、ｎチャネル型の薄膜トランジスタ１０ｎおよびｐチャネル型の薄膜トランジスタ１０ｐは、絶縁基板１５の上に直接形成される場合があり、この場合、絶縁基板１５自身が絶縁層に相当する。

半導体層４ｎは、第１ゲート絶縁層３および第２ゲート絶縁層５を介してバックゲート電極２ｎおよびフロントゲート電極６ｎに対向するチャネル領域４０ｎに対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされるｎ型の第１不純物導入領域４１ｎと、ソース領域およびドレイン領域のうちの他方とされるｎ型の第２不純物導入領域４２ｎとを備えている。フロントゲート電極６ｎの上層には層間絶縁膜７が形成されている。層間絶縁膜７の上層には、ソース電極およびドレイン電極のうちの一方とされる第１電極８１ｎと、ソース電極およびドレイン電極ののうちの他方とされる第２電極８２ｎが形成されており、第１電極８１ｎおよび第２電極８２ｎは各々、層間絶縁膜７に形成されたコンタクトホールを介して第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎに接続されている。

本形態において、第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎのうち、ドレイン領域とされる不純物導入領域は、チャネル領域４０ｎに隣接する低濃度領域と、この低濃度領域に対してチャネル領域とは反対側に位置する高濃度領域とを備えており、ｎチャネル型の薄膜トランジスタ１０ｎはＬＤＤ構造を有している。本形態においては、薄膜トランジスタにおいて電流が流れる方向が切り換わるので、かかる電流が流れる方向の切り換わりによって、第１不純物導入領域４１ｎと第２不純物導入領域４２ｎとでは、ソース領域とドレイン領域と入れ替わる。従って、第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎの双方が、チャネル領域４０ｎに隣接する低濃度領域４１２ｎ、４２２ｎと、この低濃度領域４１２ｎ、４２２ｎに対してチャネル領域４０ｎとは反対側に位置する高濃度領域４１１ｎ、４２１ｎとを備えている。

また、ｎチャネル型の薄膜トランジスタ１０ｎは、バックゲート電極２ｎおよびフロントゲート電極６ｎを備えたダブルゲート構造を有している。但し、バックゲート電極２ｎは、閾値制御用に構成されているものではない。本形態において、バックゲート電極２ｎおよびフロントゲート電極６ｎは同一の電位に保持される。かかる構成は、バックゲート電極２ｎおよびフロントゲート電極６ｎを電気的に接続した構成あるいはゲート線駆動回路からバックゲート電極２ｎおよびフロントゲート電極６ｎに同一のゲート電位を供給することにより実現できる。

このように構成したｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎはフロントゲート電極６ｎに対して自己整合的に形成されている。これに対して、バックゲート電極２ｎは、チャネル長方向において、チャネル領域４０ｎに対向する位置から低濃度領域４１２ｎ、４２２ｎの少なくとも一部に対向する位置まで延在している。本形態において、バックゲート電極２ｎは、チャネル長方向において、チャネル領域４０ｎに対向する位置から低濃度領域４１２ｎ、４２２ｎの全体と対向する位置まで延在している。

本形態においては、後述する理由から、低濃度領域４１２ｎ、４２２ｎにおけるリンなどの不純物濃度は７×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下に設定されている。なお、高濃度領域４１１ｎ、４２１ｎにおけるリンなどの不純物濃度は、概ね０．１×１０²⁰〜約１０×１０²⁰atoms／ｃｍ³である。

ｐチャネル型の薄膜トランジスタ１０ｐは、導電型が反対である他、ｎチャネル型の薄膜トランジスタ１０ｎと同一の構造を有しており、下地絶縁層１６上に形成されたバックゲート電極２ｐと、このバックゲート電極２ｐを覆う第１ゲート絶縁層３と、この第１ゲート絶縁層３の上層に形成された半導体層４ｐと、この半導体層４ｐを覆う第２ゲート絶縁層５と、この第２ゲート絶縁層５の上層に形成されたフロントゲート電極６ｐとを備えている。半導体層４ｐは、第１ゲート絶縁層３および第２ゲート絶縁層５を介してバックゲート電極２ｐおよびフロントゲート電極６ｐに対向するチャネル領域４０ｐに対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされるｐ型の第１不純物導入領域４１ｐと、ソース領域およびドレイン領域のうちの他方とされるｐ型の第２不純物導入領域４２ｐとを備えている。第１電極８１ｐおよび第２電極８２ｐは各々、層間絶縁膜７に形成されたコンタクトホールを介して第１不純物導入領域４１ｐおよび第２不純物導入領域４２ｐに接続されている。

第１不純物導入領域４１ｐおよび第２不純物導入領域４２ｐはいずれも、チャネル領域４０ｐに隣接する低濃度領域４１２ｐ、４２２ｐ、この低濃度領域４１２ｐ、４２２ｐに対してチャネル領域４０ｐとは反対側に位置する高濃度領域４１１ｐ、４２１ｐとを備えている。かかる低濃度領域４１２ｐ、４２２ｐのボロンなどの不純物濃度は７×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下に設定されている。なお、高濃度領域４１１ｐ、４２１ｐにおけるボロンなどの不純物濃度は、概ね０．１×１０²⁰〜約１０×１０²⁰atoms／ｃｍ³である。

また、ｐチャネル型の薄膜トランジスタ１０ｐも、ｎチャネル型の薄膜トランジスタ１０ｎと同様、バックゲート電極２ｐおよびフロントゲート電極６ｐを備えたダブルゲート構造を有している。バックゲート電極２ｐはソース電極８１ｐに接続されている。また、。バックゲート電極２ｐは、ｎチャンネル型の薄膜トランジスタと同様、フロントゲート電極６ｐに接続してもよい。低濃度領域４１２ｐ、４２２ｐはフロントゲート電極６ｐに対して自己整合的に形成されており、バックゲート電極２ｐは、チャネル長方向において、チャネル領域４０ｐに対向する位置から低濃度領域４１２ｐ、４２２ｐの全体と対向する位置まで延在している。

（本形態の主な効果）
図４および図５を参照して、本発明の実施の形態１に係る半導体装置１の効果を説明する。図４は、本発明の実施の形態１に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果を示すグラフであり、不純物濃度はホール効果の測定に基づいて求められた実効的な不純物濃度である。また、ソース−ドレイン耐圧は、図１４に矢印Ｌ４で示すキンク電流値が点線Ｌ３で示す値の１０％に達した時のドレイン電圧として定義した。この時のゲート電圧は閾値電圧である。図５（ａ）、（ｂ）は、本発明の実施の形態１に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて低濃度領域４１２ｎ、４２２ｎおよびバックゲート電極２ｎを設けたことによるキンク効果に対する改善効果を示す説明図、およびバックゲート電極２ｎを設けない場合に飽和特性が劣化する理由を示す説明図である。

本発明の実施の形態１に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎについて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定したところ、図４に実線Ｌ１１で示す結果が得られた。なお、図４には、比較として、従来のｎチャネル型の薄膜トランジスタについて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果も図４に実線Ｌ７（図１５（ｂ）と同一のデータ）で示してある。

図４に実線Ｌ７で示すように、従来の薄膜トランジスタでは、低濃度領域の不純物濃度を高めていくと、ソース−ドレイン耐圧が低下していくのに対して、本発明の実施の形態１に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎでは、実線Ｌ１１で示すように、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めていくと、ソース−ドレイン耐圧が上昇していき、低濃度領域４１２ｎ、４２２ｎの不純物濃度が１．２×１０¹⁷atoms／ｃｍ³を超えると、低下していく傾向にある。

このため、本発明の実施の形態１に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度が７×１０¹⁶atoms／ｃｍ³未満では、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が低いが、低濃度領域４１２ｎ、４２２ｎの不純物濃度が７×１０¹⁶atoms／ｃｍ³以上では、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が高い。また、本発明の実施の形態１に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎにおいては、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めていくと、ソース−ドレイン耐圧が上昇していき、低濃度領域４１２ｎ、４２２ｎの不純物濃度が１．２×１０¹⁷atoms／ｃｍ³を超えると低下していくが、低濃度領域４１２ｎ、４２２ｎの不純物濃度が１．４×１０¹⁷atoms／ｃｍ³までは、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が高い。

それ故、本発明の実施の形態１に係る半導体装置１において、ソース−ドレイン耐圧を向上するという観点からすると、ｎチャネル型の薄膜トランジスタ１０ｎの低濃度領域４１２ｎ、４２２ｎの不純物濃度は、７×１０¹⁶atoms／ｃｍ³以上が好ましく、１．４×１０¹⁷atoms／ｃｍ³以下が好ましい。さらに好ましくは、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めた際にソース−ドレイン耐圧が低下していく範囲を避けるという観点からすると、低濃度領域４１２ｎ、４２２ｎの不純物濃度は、７×１０¹⁶atoms／ｃｍ³以上が好ましく、１．２×１０¹⁷atoms／ｃｍ³以下が好ましい。

かかる低濃度領域４１２ｎ、４２２ｎの不純物濃度の範囲は、従来のＬＤＤ構造の薄膜トランジスタにおける低濃度領域の不純物濃度（５×１０¹⁶atoms／ｃｍ³程度）と比較すると、不純物濃度が高いので、低濃度領域４１２ｎ、４２２ｎを設けた場合でも、図１５に実線Ｌ８で示すデータから分るように、電界効果移動度が高く、寄生抵抗の増大を無視することができる。

本形態のｎチャネル型の薄膜トランジスタ１０ｎにおいて、ソース−ドレイン耐圧が向上した理由は以下のように考えられる。まず、フロントゲート電極６ｎの電位をソース電位に近い電位に固定し、ソース−ドレイン間電圧を大きな値とする。このような状況はドレイン端に比較的大きな電界が集中し、キンク効果が最も顕著となる状況である。この時バックゲート電極２ｎはフロントゲート電極６ｎと接続されているため、ドレイン領域とバックゲート間に大きな電圧差が生じる。この時の電界は低濃度領域４１２ｎ、４２２ｎの実効的なキャリア濃度を低下させるように働く。従って、ＬＤＤ構造の薄膜トランジスタにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を下げた時と同じ効果によってソース−ドレイン耐圧を向上することができる。より具体的には、図５（ａ）に示すように、高濃度領域４１１ｎ、４２１ｎに近い低濃度領域４１２ｎ、４２２ｎに（図５（ａ）に円Ａ１で囲った領域内）、キャリアの少ない部分が新たに生じ、この部分にソース−ドレイン間の電圧の一部がかかる。このため、従来は、低濃度領域４１２ｎ、４２２ｎにおいて、ゲート電極の端部と対峙する部分（図５（ａ）に円Ａ２で囲った領域内）に集中していたソース−ドレイン電圧が、本形態では分散される。その際、低濃度領域４１２ｎ、４２２ｎの不純物濃度が適切でない時はこの効果は生じない。すなわち、不純物濃度が高すぎると、キャリアの少ない部分が新たに生じる前に、従来のゲート電極端でホットキャリアの発生が顕著となる。また、不純物濃度が低すぎる時は、先にキャリアの少ない領域が生じ、ソース−ドレイン電圧のほとんどが加わりホットキャリアの発生が顕著となる。従って、本形態のように、不純物濃度を適正な範囲に設定すると、ソース−ドレイン耐圧を向上することができる。

ここで、最大の効果が得られる低濃度領域４１２ｎ、４２２ｎの不純物濃度は、図４に示すように、１．２×１０¹⁷atoms／ｃｍ³である。かかる最良な条件は、第１ゲート絶縁層３の厚さ、第２ゲート絶縁層５の厚さ、低濃度領域４１２ｎ、４２２ｎのチャネル長方向における寸法によって異なるが、第２ゲート絶縁層５の厚さを５０〜１５０ｎｍとし、第１ゲート絶縁層３の厚さを２５０〜６００ｎｍとし、低濃度領域４１２ｎ、４２２ｎのチャネル長方向における寸法を０．３〜２．０μｍに設定した場合において、ｎチャネル型の薄膜トランジスタ１０ｎの低濃度領域４１２ｎ、４２２ｎの不純物濃度を７×１０¹⁶〜１．４×１０¹⁷atoms／ｃｍ³に設定するとソース−ドレイン耐圧を向上することが確認できた。

また、ｎチャネル型の薄膜トランジスタ１０ｎにおいて、図５（ｂ）に示すように、バックゲート電極２ｎがない場合には、矢印Ｅで示すように、ドレイン領域の電界が裏面の絶縁膜を介してチャネル領域の電位を変化させてしまい、キンク効果が顕著ではないと考えられる比較的ドレイン電圧が低い範囲において飽和特性が劣化させる。しかる本形態では、ドレイン領域の電界がバックゲート電極２ｎによってシールドされているので、ドレイン電圧が低い範囲での飽和特性の劣化を防止することができ、理想的な飽和特性を備えたｎチャネル型の薄膜トランジスタ１０ｎを実現することができる。

なお、上記の作用、効果などは、ｐチャネル型の薄膜トランジスタ１０ｐのバックゲート電極２ｐがソース電極８１ｐに接続されているときでも、フロントゲート電極６ｐに接続されているときでも同様であるため、説明を省略する。

（製造方法）
次に、図６および図７を参照して、本形態の半導体装置１を製造する際の薄膜トランジスタの製造方法の一例を説明する。図６および図７は、本形態の薄膜トランジスタの製造方法を示す工程断面図である。まず、図６（ａ）に示すように、超音波洗浄等により清浄化したガラス製等の絶縁基板１５を準備した後、必要に応じて、基板温度が１５０〜４５０℃の温度条件下で、プラズマＣＶＤ法などの方法により、絶縁基板１５の全面にシリコン酸化膜からなる下地絶縁層１６を形成する。

次に、バックゲート電極形成工程において、下地絶縁層１６の表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、バックゲート電極２ｎ、２ｐを形成する。

次に、図６（ｂ）に示すように、ＣＶＤ法などを用いて、下地絶縁層１６の上層にシリコン酸化膜からなる第１ゲート絶縁層３を形成する。

次に、基板温度が１５０〜４５０℃の温度条件下で、第１ゲート絶縁層３の上層に、非晶質のシリコン膜をプラズマＣＶＤ法により、例えば、４０〜５０ｎｍの厚さに形成した後、レーザアニール法や急速加熱法などにより、シリコン膜を多結晶化させる。次に、フォトリソグラフィ技術を用いてシリコン膜をパターニングし、図６（ｃ）に示すように、島状の多結晶シリコン膜からなる半導体層４ｎ、４ｐを形成する。

次に、図６（ｄ）に示すように、ＣＶＤ法などを用いて、半導体層４ｎ、４ｐを覆うように、シリコン酸化膜からなる第２ゲート絶縁層５を形成する。

次に、第１ゲート絶縁層３および第２ゲート絶縁層５を貫通するように、バックゲート電極２ｎ、４ｐまで到達するコンタクトホール（図示せず）を形成する。次に、フロントゲート電極形成工程において、第２ゲート絶縁層５の上層にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図６（ｅ）に示すように、フロントゲート電極６ｎ、６ｐを形成する。かかるフロントゲート電極６ｎ、６ｐは各々、第１ゲート絶縁層３および第２ゲート絶縁層５を貫通するコンタクトホール（図示せず）を介してバックゲート電極２ｎ、４ｐに接続する。

次に、図７（ａ）に示す低濃度ｎ型不純物導入工程においては、ｐチャネル型の薄膜トランジスタ１０ｐ用の半導体層４ｐ側をレジストマスク９１で覆った状態で、フロントゲート電極６ｎをマスクにして、低濃度ｎ型の不純物イオン（リンイオン）をｎチャネル型の薄膜トランジスタ１０ｎ用の半導体層４ｎに導入し、フロントゲート電極６ｎに対して自己整合的にｎ型の低濃度領域４１２ｎ、４２２ｎを形成する。その結果、半導体層４ｎにおいて、フロントゲート電極６ｎで覆われていた領域にチャネル領域４０ｎが形成される。

次に、図７（ｂ）に示す低濃度ｐ型不純物導入工程においては、ｎチャネル型の薄膜トランジスタ１０ｎ用の半導体層４ｎ側をレジストマスク９２で覆った状態で、フロントゲート電極６ｐをマスクにして、低濃度ｐ型の不純物イオン（ボロンイオン）をｐチャネル型の薄膜トランジスタ１０ｐ用の半導体層４ｐに導入し、フロントゲート電極６ｐに対して自己整合的にｐ型の低濃度領域４１２ｐ、４２２ｐを形成する。その結果、半導体層４ｐにおいて、フロントゲート電極６ｐで覆われていた領域にチャネル領域４０ｐが形成される。

次に、図７（ｃ）に示す高濃度ｎ型不純物導入工程において、半導体層４ｐ側を覆うとともに、フロントゲート電極６ｎを広めに覆うレジストマスク９３を形成した状態で、高濃度ｎ型の不純物イオン（リンイオン）を半導体層４ｎに導入し、ｎ型の高濃度領域４１１ｎ、４２１ｎを形成する。その結果、半導体層４ｎにおいて、レジストマスク９３で覆われていたチャネル領域近傍に低濃度領域４１２ｎ、４２２ｎが残る。

次に、図７（ｄ）に示す高濃度ｐ型不純物導入工程において、半導体層４ｎ側を覆うとともに、フロントゲート電極６ｐを広めに覆うレジストマスク９４を形成した状態で、高濃度ｐ型の不純物イオン（ボロンイオン）を半導体層４ｐに導入し、ｐ型の高濃度領域４１１ｐ、４２１ｐを形成する。その結果、半導体層４ｐにおいて、レジストマスク９３で覆われていたチャネル領域近傍に低濃度領域４１２ｐ、４２２ｐが残る。

次に、層間絶縁膜７形成工程において、ＣＶＤ法などを用いて、シリコン酸化膜からなる層間絶縁膜７（図３参照）を形成した後、コンタクトホールを形成し、しかる後に、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図３に示すように、第１電極８１ｎ、８１ｐ、および第２電極８２ｎ、８２ｐを形成する。その結果、ｎチャネル型の薄膜トランジスタ１０ｎ、およびｎチャネル型の薄膜トランジスタ１０ｎを備えた半導体装置１が完成する。なお、不純物を導入した後、加熱して、導入した不純物を活性化させてもよく、イオンシャワードーピングなどを利用して、半導体層４ｎ、４ｐに水素イオンを導入して、半導体層４ｎ、４ｐに存在していたダングリングボンドを終端化する工程を行ってもよい。また、図７（ａ）〜（ｄ）に示した工程についてその順序を入れ替えてもよい。

［実施の形態１の変形例］
図８は、本発明の実施の形態１の変形例に係る半導体装置に構成された薄膜トランジスタの断面図である。なお、本例の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。

実施の形態１では、薄膜トランジスタにおいて電流が流れる方向が切り換わるので、第１不純物導入領域４１ｎ、４１ｐおよび第２不純物導入領域４２ｎ、４２ｐの双方が、チャネル領域４０ｎ、４０ｐに隣接する低濃度領域４１２ｎ、４２２ｎ、４１２ｐ、４２２ｐと、この低濃度領域４１２ｎ、４２２ｎ、４１２ｐ、４２２ｐに対してチャネル領域４０ｎ、４０ｐとは反対側に位置する高濃度領域４１１ｎ、４２１ｎ、４１１ｐ、４２１ｐとを備えていたが、薄膜トランジスタにおいて、電流が流れる方向が定まっている場合、図８に示すように、第１不純物導入領域４１ｎ、４１ｐおよび第２不純物導入領域４２ｎ、４２ｐのうち、ドレイン領域となる第１不純物導入領域４１ｎ、４１ｐのみが、低濃度領域４１２ｎ、４１２ｐを備え、ソース領域となる第２不純物導入領域４２ｎ、４２ｐに低濃度領域が形成されていない構成を採用することが好ましい。このように構成すると、低濃度領域を形成したことに起因する寄生抵抗の大幅な増大を回避することができる。

また、ソース領域となる第２不純物導入領域４２ｎ、４２ｐについては、低濃度領域のチャネル長方向の寸法（ＬＤＤ長）を、ドレイン領域となる第１不純物導入領域４１ｎ、４１ｐに比して短くしてもよい。このように構成した場合も、低濃度領域を形成したことに起因する寄生抵抗の大幅な増大を回避することができる。

このような構成は、飽和領域の電流を用いて動作する有機ＥＬ装置の駆動用の薄膜トランジスタや、オペアンプなどに代表されるアナログ回路に用いられる薄膜トランジスタなど、電流が流れる方向が定まっている場合に有用である。

［実施の形態２］
（全体構成）
図９は、本発明の実施の形態２に係る半導体装置に構成された薄膜トランジスタの断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。

図９に示すように、本形態の半導体装置１において、ｎチャネル型の薄膜トランジスタ１０ｎは、下地絶縁層１６上に形成されたバックゲート電極２ｎと、このバックゲート電極２ｎを覆う第１ゲート絶縁層３と、この第１ゲート絶縁層３の上層に形成された多結晶シリコン膜からなる半導体層４ｎと、この半導体層４ｎを覆う第２ゲート絶縁層５と、この第２ゲート絶縁層５の上層に形成されたフロントゲート電極６ｎとを備えている。第１ゲート絶縁層３は、例えば、厚さが３００ｎｍのシリコン酸化膜で形成され、第２ゲート絶縁層５は、例えば、厚さが１００ｎｍのシリコン酸化膜で形成されており、第１ゲート絶縁層３は第２ゲート絶縁層５に比して厚い。

半導体層４ｎは、第１ゲート絶縁層３および第２ゲート絶縁層５を介してバックゲート電極２ｎおよびフロントゲート電極６ｎに対向するチャネル領域４０ｎに対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされるｎ型の第１不純物導入領域４１ｎと、ソース領域およびドレイン領域のうちの他方とされるｎ型の第２不純物導入領域４２ｎとを備えている。

第１不純物導入領域４１ｎおよび第２不純物導入領域４２ｎはいずれも、チャネル領域４０ｎに隣接する低濃度領域４１２ｎ、４２２ｎと、この低濃度領域４１２ｎ、４２２ｎに対してチャネル領域４０ｎとは反対側に位置する高濃度領域４１１ｎ、４２１ｎとを備えている。かかる低濃度領域４１２ｎ、４２２ｎのリンなどの不純物濃度は４×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下、好ましくは、７×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下に設定されている。ｎチャネル型の薄膜トランジスタ１０ｎは、同一の電位が印加されるバックゲート電極２ｎおよびフロントゲート電極６ｎを備えたダブルゲート構造を有している。低濃度領域４１２ｎ、４２２ｎはフロントゲート電極６ｎに対して自己整合的に形成されている。

本形態において、バックゲート電極２ｎは、チャネル長方向において、チャネル領域４０ｎに対向する位置から低濃度領域４１２ｎ、４２２ｎの一部のみと対向する位置まで延在している。

ｐチャネル型の薄膜トランジスタ１０ｐは、導電型が反対である他、ｎチャネル型の薄膜トランジスタ１０ｎと同一の構造を有しており、下地絶縁層１６上に形成されたバックゲート電極２ｐと、このバックゲート電極２ｐを覆う第１ゲート絶縁層３と、この第１ゲート絶縁層３の上層に形成された半導体層４ｐと、この半導体層４ｐを覆う第２ゲート絶縁層５と、この第２ゲート絶縁層５の上層に形成されたフロントゲート電極６ｐとを備えている。半導体層４ｐは、第１ゲート絶縁層３および第２ゲート絶縁層５を介してバックゲート電極２ｐおよびフロントゲート電極６ｐに対向するチャネル領域４０ｐに対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされるｐ型の第１不純物導入領域４１ｐと、ソース領域およびドレイン領域のうちの他方とされるｐ型の第２不純物導入領域４２ｐとを備えている。

第１不純物導入領域４１ｐおよび第２不純物導入領域４２ｐはいずれも、チャネル領域４０ｐに隣接する低濃度領域４１２ｐ、４２２ｐと、この低濃度領域４１２ｐ、４２２ｐに対してチャネル領域４０ｐとは反対側に位置する高濃度領域４１１ｐ、４２１ｐとを備えている。かかる低濃度領域４１２ｐ、４２２ｐのボロンなどの不純物濃度は４×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下、好ましくは、７×１０¹⁶atoms／ｃｍ³以上、１．４×１０¹⁷atoms／ｃｍ³以下に設定されている。ｐチャネル型の薄膜トランジスタ１０ｐも、ｎチャネル型の薄膜トランジスタ１０ｎと同様、バックゲート電極２ｐおよびフロントゲート電極６ｐを備えたダブルゲート構造を有している。バックゲート電極２ｐはソース電極８１ｐに接続されている。また、バックゲート電極２ｐは、ｎチャンネル型の薄膜トランジスタと同様、フロントゲート電極６ｐに接続してもよい。低濃度領域４１２ｐ、４２２ｐはフロントゲート電極６ｐに対して自己整合的に形成されている。

本形態において、バックゲート電極２ｐは、チャネル長方向において、チャネル領域に対向する位置から低濃度領域４１２ｐ、４２２ｐの一部のみと対向する位置まで延在している。

（本形態の主な効果）
図１０（ａ）、（ｂ）および図１１を参照して、本発明の実施の形態２に係る半導体装置１の効果を説明する。図１０（ａ）は、本発明の実施の形態２に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果を示すグラフであり、不純物濃度はホール効果の測定に基づいて求められた実効的な不純物濃度である。図１０（ｂ）は、本発明の実施の形態２に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて、バックゲート電極２ｎと低濃度領域４１２ｎ、４２２ｎとの、チャネル長方向における重なり寸法と、ソース−ドレイン耐圧との関係を示すグラフである。なお、ソース−ドレイン耐圧は、図１４に矢印Ｌ４で示すキンク電流値が点線Ｌ３で示す値の１０％に達した時のドレイン電圧として定義した。この時のゲート電圧は閾値電圧である。図１１は、本発明の実施の形態２に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて低濃度領域４１２ｎ、４２２ｎおよびバックゲート電極２ｎを設けたことによるキンク効果に対する改善効果を示す説明図である。

本発明の実施の形態２に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎについて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定したところ、図１０（ａ）に実線Ｌ１２で示す結果が得られた。なお、図１０（ａ）には、比較として、従来のｎチャネル型の薄膜トランジスタについて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果も図１０（ａ）に実線Ｌ７（図１５（ｂ）と同一のデータ）で示し、本発明の実施の形態１に係るｎチャネル型の薄膜トランジスタについて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果も図１０（ａ）に実線Ｌ１１（図４と同一のデータ）で示してある。

図１０（ａ）に実線Ｌ１２で示すように、本発明の実施の形態２に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎでは、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めていくと、ソース−ドレイン耐圧が上昇していき、低濃度領域４１２ｎ、４２２ｎの不純物濃度が約１．２×１０¹⁷atoms／ｃｍ³を超えると、低下していく傾向にある。

このため、本発明の実施の形態２に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度が４×１０¹⁶atoms／ｃｍ³未満では、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が低いが、低濃度領域４１２ｎ、４２２ｎの不純物濃度が４×１０¹⁶atoms／ｃｍ³以上では、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が高い。特に、低濃度領域４１２ｎ、４２２ｎの不純物濃度が７×１０¹⁶atoms／ｃｍ³以上では、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧がかなり高く、１２Ｖを超える。さらに、本発明の実施の形態２に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎは、実施の形態１に係るｎチャネル型の薄膜トランジスタに比較してさらにソース−ドレイン耐圧が高い。

また、本発明の実施の形態２に係る半導体装置１のｎチャネル型の薄膜トランジスタ１０ｎにおいては、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めていくと、ソース−ドレイン耐圧が上昇していき、低濃度領域４１２ｎ、４２２ｎの不純物濃度が約１．２×１０¹⁷atoms／ｃｍ³を超えると低下していくが、低濃度領域４１２ｎ、４２２ｎの不純物濃度が１．４×１０¹⁷atoms／ｃｍ³までは、従来のｎチャネル型の薄膜トランジスタに比較して、ソース−ドレイン耐圧が高い。

それ故、本発明の実施の形態２に係る半導体装置１において、ソース−ドレイン耐圧を向上するという観点からすると、ｎチャネル型の薄膜トランジスタ１０ｎの低濃度領域４１２ｎ、４２２ｎの不純物濃度は、４×１０¹⁶atoms／ｃｍ³以上が好ましく、１．４×１０¹⁷atoms／ｃｍ³以下が好ましい。

また、低濃度領域４１２ｎ、４２２ｎを設けた場合の寄生抵抗の増大を抑えるという観点からすると、低濃度領域４１２ｎ、４２２ｎの不純物濃度は、７×１０¹⁶atoms／ｃｍ³以上が好ましい。

さらに、低濃度領域４１２ｎ、４２２ｎの不純物濃度を高めた際にソース−ドレイン耐圧が低下していく範囲を避けるという観点からすると、低濃度領域４１２ｎ、４２２ｎの不純物濃度は、１．２×１０¹⁷atoms／ｃｍ³以下が好ましい。

なお、バックゲート電極２ｎが、チャネル長方向において、チャネル領域４０ｎに対向する位置から低濃度領域４１２ｎ、４２２ｎの一部のみと対向する位置まで延在している構成を採用した場合の効果については、図１１に示すように、図５１１に円Ａ３で囲った領域で新たに生じた低キャリア濃度領域は、バックゲート２ｎの端の外側まで広がることができるようになるためソース−ドレイン耐圧が向上したと考えられる。

また、本発明の実施の形態２に係る半導体装置１に用いたｎチャネル型の薄膜トランジスタ１０ｎにおいて、低濃度領域４１２ｎ、４２２ｎの不純物濃度を、０．９５×１０¹⁷atoms／ｃｍ³と、低濃度領域４１２ｎ、４２２ｎのチャネル長方向における寸法（ＬＤＤ長）を１．５μｍとした場合において、チャネル長方向におけるバックゲート電極２ｎと低濃度領域４１２ｎ、４２２ｎとの重なり寸法と、ソース−ドレイン耐圧との関係を測定したところ、図１０（ｂ）に示す結果が得られた。かかる結果によれば、バックゲート電極２ｎと低濃度領域４１２ｎ、４２２ｎとのチャネル長方向における重なり寸法は、０．５〜１．３μｍであることが好ましいことがわかる。

さらに、本形態では、ドレイン領域の電界がバックゲート電極２ｎによってシールドされているので、ドレイン電圧が低い範囲での飽和特性の劣化を防止することができ、理想的な飽和特性を備えたｎチャネル型の薄膜トランジスタ１０ｎを実現することができる。

なお、上記の作用、効果などは、ｐチャネル型の薄膜トランジスタ１０ｐでも同様であるため、説明を省略する。

［実施の形態２の変形例］
図１２は、本発明の実施の形態２の変形例に係る半導体装置に構成された薄膜トランジスタの断面図である。なお、本例の基本的な構成は、実施の形態２と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。

実施の形態２では、薄膜トランジスタにおいて電流が流れる方向が切り換わるので、第１不純物導入領域４１ｎ、４１ｐおよび第２不純物導入領域４２ｎ、４２ｐの双方が、チャネル領域４０ｎ、４０ｐに隣接する低濃度領域４１２ｎ、４２２ｎ、４１２ｐ、４２２ｐと、この低濃度領域４１２ｎ、４２２ｎ、４１２ｐ、４２２ｐに対してチャネル領域４０ｎ、４０ｐとは反対側に位置する高濃度領域４１１ｎ、４２１ｎ、４１１ｐ、４２１ｐとを備えていたが、薄膜トランジスタにおいて、電流が流れる方向が定まっている場合、図１２に示すように、第１不純物導入領域４１ｎ、４１ｐおよび第２不純物導入領域４２ｎ、４２ｐのうち、ドレイン領域となる第１不純物導入領域４１ｎ、４１ｐのみが、低濃度領域４１２ｎ、４１２ｐを備え、ソース領域となる第２不純物導入領域４２ｎ、４２ｐに低濃度領域が形成されていない構成を採用することが好ましい。このように構成すると、低濃度領域を形成したことに起因する寄生抵抗の大幅な増大を回避することができる。

また、図示を省略するが、ソース領域となる第２不純物導入領域４２ｎ、４２ｐについては、低濃度領域のチャネル長方向の寸法（ＬＤＤ長）を、ドレイン領域となる第１不純物導入領域４１ｎ、４１ｐに比して短くしてもよい。このように構成した場合も、低濃度領域を形成したことに起因する寄生抵抗の大幅な増大を回避することができる。

このような構成は、飽和領域の電流を用いて動作する有機ＥＬ装置の駆動用の薄膜トランジスタや、オペアンプなどに代表されるアナログ回路に用いられる薄膜トランジスタなど、電流が流れる方向が定まっている場合に有用である。

［その他の実施の形態］
半導体装置として、有機ＥＬ素子４０を用いた有機ＥＬ装置１００の素子基板１３を例に説明したが、液晶装置において素子基板上（半導体装置）の駆動回路には、図１３に示すようなオペアンプなどに代表されるアナログ回路が構成される。従って、本発明を適用した薄膜トランジスタ１０を用いて駆動トランジスタ、さらにはカレントミラー回路や出力回路を構成すれば、線形性がよくオフセットが小さな出力バッファを実現することができる。また、低い電源電圧のデジタル信号部分、高い電源電圧のデジタル回路部分、アナログ信号を扱う部分などそれぞれの回路要素に用いてもよい。

本発明が適用される有機ＥＬ装置の電気的構成を示すブロック図である。 有機ＥＬ素子を備えた素子基板の断面図である。 本発明の実施の形態１に係る半導体装置に構成された薄膜トランジスタの断面図である。 本発明の実施の形態１に係る半導体装置に用いたｎチャネル型の薄膜トランジスタにおいて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果を示すグラフである。 （ａ）、（ｂ）は、本発明の実施の形態１に係る半導体装置に用いた薄膜トランジスタにおいて低濃度領域およびバックゲート電極を設けたことによるキンク効果に対する改善効果を示す説明図、およびバックゲート電極を設けない場合に飽和特性が劣化する理由を示す説明図である。 本発明の実施の形態１に係る半導体装置の薄膜トランジスタの製造方法の一例を示す工程断面図である。 本発明の実施の形態１に係る半導体装置の薄膜トランジスタの製造方法の一例を示す工程断面図である。 本発明の実施の形態１の変形例に係る半導体装置に構成された薄膜トランジスタの断面図である。 本発明の実施の形態２に係る半導体装置に構成された薄膜トランジスタの断面図である。 （ａ）、（ｂ）は各々、本発明の実施の形態２に係る半導体装置に用いたｎチャネル型の薄膜トランジスタにおいて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化を測定した結果を示すグラフ、およびバックゲート電極と低濃度領域とのチャネル長方向における重なり寸法と、ソース−ドレイン耐圧との関係を示すグラフである。 本発明の実施の形態２に係る半導体装置に用いた薄膜トランジスタにおいて低濃度領域およびバックゲート電極を設けたことによるキンク効果に対する改善効果を示す説明図である。 本発明の実施の形態２の変形例に係る半導体装置に構成された薄膜トランジスタの断面図である。 本発明を適用した半導体装置の別の例として、液晶装置において素子基板上に形成される駆動回路の説明図である。 従来の薄膜トランジスタの問題を示す説明図である。 従来のＬＤＤ構造の薄膜トランジスタの説明図、およびこの薄膜トランジスタ薄膜トランジスタにおいて、低濃度領域の不純物濃度を変化させた場合におけるソース−ドレイン耐圧の変化と電界効果移動度の変化を示すグラフである。

符号の説明

１・・半導体装置、２ｎ、２ｐ・・バックゲート電極、３・・第１ゲート絶縁層、４ｎ、４ｐ・・半導体層、５・・第２ゲート絶縁層、６ｎ、６ｐ・・フロントゲート電極、１０ｎ、１０ｐ・・薄膜トランジスタ、１６・・下地絶縁層（絶縁層）、４０ｎ、４０ｐ・・チャネル領域、４１ｎ、４１ｐ・・第１不純物導入領域、４２ｎ、４２ｐ・・第２不純物導入領域、４１１ｎ、４２１ｎ、４１１ｐ、４２１ｐ・・高濃度領域、４１２ｎ、４２２ｎ、４１２ｐ、４２２ｐ・・低濃度領域

Claims (15)

1. 絶縁層上に薄膜トランジスタを有する半導体装置において、
   前記薄膜トランジスタは、前記絶縁層上に形成されたバックゲート電極と、該バックゲート電極を覆う第１ゲート絶縁層と、該第１ゲート絶縁層の上層に形成された半導体層と、該半導体層を覆う第２ゲート絶縁層と、該第２ゲート絶縁層の上層に形成されたフロントゲート電極とを備え、
   前記半導体層は、チャネル領域に対してチャネル長方向の両側に、ソース領域およびドレイン領域のうちの一方とされる第１不純物導入領域と、ソース領域およびドレイン領域のうちの他方とされる第２不純物導入領域とを備え、
   前記第１不純物導入領域および前記第２不純物導入領域のうち、前記ドレイン領域とされる不純物導入領域は、前記チャネル領域に隣接する低濃度領域と、該低濃度領域に対して前記チャネル領域とは反対側に位置する高濃度領域とを備え、
   前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の少なくとも一部に対向する位置まで延在していることを特徴とする半導体装置。
2. 前記バックゲート電極と前記フロントゲート電極とは同電位が印加されることを特徴とする請求項１に記載の半導体装置。
3. 前記第１不純物導入領域および前記第２不純物導入領域は、前記フロントゲート電極に対して自己整合的に形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１不純物導入領域および前記第２不純物導入領域の双方が、前記低濃度領域および前記高濃度領域を備えていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
5. 前記第１不純物導入領域および前記第２不純物導入領域のうちの一方のみが、前記低濃度領域および前記高濃度領域を備えていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
6. 前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の全体と対向する位置まで延在していることを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
7. 前記低濃度領域の不純物濃度が７×１０¹⁶atoms／ｃｍ³以上であることを特徴とする請求項６に記載の半導体装置。
8. 前記低濃度領域の不純物濃度が１．４×１０¹⁷atoms／ｃｍ³以下であることを特徴とする請求項６または７に記載の半導体装置。
9. 前記バックゲート電極は、チャネル長方向において、前記チャネル領域に対向する位置から前記低濃度領域の一部のみに対向する位置まで延在していることを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
10. 前記低濃度領域の不純物濃度が４×１０¹⁶atoms／ｃｍ³以上であることを特徴とする請求項９に記載の半導体装置。
11. 前記低濃度領域の不純物濃度が７×１０¹⁶atoms／ｃｍ³以上であることを特徴とする請求項９に記載の半導体装置。
12. 前記低濃度領域の不純物濃度が１．４×１０¹⁷atoms／ｃｍ³以下であることを特徴とする請求項９乃至１１の何れか一項に記載の半導体装置。
13. 前記バックゲート電極と前記低濃度領域とのチャネル長方向における重なり寸法は、０．５〜１．３μｍであることを特徴とする請求項９乃至１２の何れか一項に記載の半導体装置。
14. 前記半導体層は、多結晶シリコン膜であることを特徴とする請求項１乃至１３の何れか一項に記載の半導体装置。
15. 請求項１乃至１３の何れか一項に記載の半導体装置を備えた電気光学装置であって、
    前記半導体装置は、複数の画素が形成された素子基板であることを特徴とする電気光学装置。

Images