TW459275B - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW459275B
TW459275B TW089112657A TW89112657A TW459275B TW 459275 B TW459275 B TW 459275B TW 089112657 A TW089112657 A TW 089112657A TW 89112657 A TW89112657 A TW 89112657A TW 459275 B TW459275 B TW 459275B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
substrate
film
cylindrical spacer
patent application
Prior art date
Application number
TW089112657A
Other languages
English (en)
Inventor
Yoshiharu Hirakata
Yuugo Gotou
Yuko Kobayashi
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16268899&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW459275(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW459275B publication Critical patent/TW459275B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Description

A7 Δ B 9 2 7 5 _ B7 五、發明說明（1) 發明背景 本發明有關一種包括電路的薄膜電晶體（以下稱爲 TFTs )半導體裝置’及其製法。例如，本發明有關— 種如液晶顯示面板的光電裝置及包括此光電裝置的電子設 備。 並且，在本發明中，”半導體裝置”是指任何能利用半導 體特性來達成特定功能的裝置，任何的光電裝置，半導體 電路及電子設備均爲半導體裝置。 習知技術的描述 近年，在具絕緣表層之基底上利用半導體薄膜來形成 薄膜電晶體（TFT)爲相當重要的技術<•薄膜電晶體廣 泛地應用在電子裝置中，如I C或光電裝置，尤其，在影 像顯示裝置的開關元件上有極劇的發展。 液晶顯示器，E L顯示裝置，或接觸型影像顯示器爲 光電裝置的典型例子。 ' 一般而言，液晶顯示器包括一對基底，其以固定的間 隔相對的置放•以粒狀的隔體保持固定的基底間隔，並於 基底間密封液晶材料。 液晶顯示裝置的基地間隔一般設成1至2 Ομιη，且必 須均勻地控制在±1 μ m的精度內。由於基底間隔的變動不 但會造成不規則的色彩及干涉條紋而使顯示的品質， 同時亦會因外力的施加使電極接觸而造成電路的損壞，甚 至無法顯示。如此，在維持液晶顯示元件的品質上’隔體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) -----r---訂-------I ~ 線 . 經濟部智慧財產局員工消費合作：iia-t A7 45927 5 五、發明說明（2) 爲相當重要的元件。 以下，將簡單地描述製造液晶顯示裝置（T F T -L C D )的習知方法。 首先，備製一對基底。以陣列的形式將T F T元件及 像素電極形成在一基底上。將電極及濾色器形成於另一基 * 底上。接著，在每對基底上形成對齊薄膜後，實施拋光製 程。 隨後，將粒狀隔體均勻地散佈在任一基底的對齊薄膜 上。將兩基底結合，並將周邊部位以黏著劑接合，而形成 液晶室。接著，在利用真空注射法在液晶室中塡充液晶後 ，將注射部位密封。 ‘ 前述的製造流程爲一般製造TFT — LCD的程序。 在上述的習知步驟中，很難均勻地散佈粒狀隔體，且 隔體的聚集會造成透光性降低的問題，同時隔體下方元件 的損壞，會造成短路的情形。 此外，在利用真空注射法注射液晶材料的步驟中，基 底的中心部位在注射時會因壓力而呈凹下的形狀，且在其 周緣處，習知的隔體不具足夠的抗壓性，並造成損壞，而 N. 或隔體會發生移位且移動路徑會產生方向性的缺陷。 當使用習知的粒狀隔體（玻璃珠，塑膠珠）時，將粒 狀隔體均勻地散佈在基底上。因此隔體位於像素電極上> 並阻擋入射光或干擾液晶分子的方向。因而，很難調整傳 輸光的光量及色彩。此外，粒狀隔體谷易附上靜電，而易 於集中並使均勻散佈出現困難。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） f請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 訂 線 f^---I---· 45927 5 A7 ______B7__ 五、發明說明（3) 發明總結 本發明的目的在於提洪一種高品質的液晶顯示面板及 其製造方法，其設計上不需隔體。 依據本發明的一觀點，半導體裝置包括第一基底，第 二基底，及多個圓柱狀分布於第一基底及第二基底間的隔 體，其在第一基底及第二基底間維持一定的間隔。 此外，依據本發明另一觀點，半導體裝置包括第一基 底’第二基底，及多個分布於第一基底及第二基底間的圓 柱狀隔體，其中每一圓柱狀隔體的曲率半徑小於等於2 μ m ’或小於等於1 μ m。 ' 此外，在前述的結構中，每一圓柱隔體的高度Η爲 0 · 5至ΙΟμπί，較佳的是1 . 2至5μπΐ。 此外，在前述的結構中，每一圓柱隔體的寬度L 1小 於等於2 ΟμίΏ，較佳的是小於等於7μπΐ。 此外，在前述的結構中，每一圓柱隔體一側中心之切 平面與基底平面間的夾角爲6 5。至1 5。。 此外，在前述的結構中，每一圓柱隔體的頂端包括一 平面。 此外，在前述的結構中，每一圓柱隔體的剖面形狀呈 圓形，橢圓形，三角形，四方形，或多角形。 此外，在前述的結構中，每一圓柱隔體由絕緣材料所 構成。 此外，在前述的結構中，每一圓柱隔體形成於TF Τ ^-β-=-- -----Γ ϊ ---訂--I------線、 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公愛） f - 45927 5 A7 B7_____ 五、發明說明（4) 像素電極相互連接的接觸部位上。 圓柱隔體可僅形成於密封區，或形成於密封區與不具 元件的驅動電路區。此外，圓柱隔體可形成於密封區及像 素區，或形成於密封區與不具元件之驅動電路區及像素區 。進一步的，圓柱隔體可形成於密封區及驅動電路及像素 區間’而或圓柱隔體可形成於驅動電路及像素部位間以及 像素部位。 此外，圓柱隔體可形成於密封區，形成於不存在驅動 電路的密封區上，及像素部位上，而或圓柱隔體可瑕.成於 驅動電路及像素部位間的區域，且圓柱隔體可彤成於密封 區及像素部位間。此外，圓柱隔體可形成於密封區及驅動 電路間，而或圓柱隔體可形成於密封區及基底部位間。此 外，圓柱隔體可形成於基底的所有部位上》 再者，在前述的個別結構中，當形成圓柱隔體以便與 對齊薄膜接觸時，液晶的抬起角度介於4。至5°。 此外，在前述的結構中，當圓柱隔體覆蓋有對齊薄膜 時，液晶的抬起角度介於6°至1 0。。 此外，依據本發明的另一觀點，半導體裝置包括顯示 器，其備有第一基底，第二基底及配置於第一基底及第二 基底間的多個圓柱隔體，以及具有光電元件的接觸板。 此外，依據本發明.的另一觀點，半導體裝置包括顯示 器，其備有第一基底，第二基底及配置於第一基底及第二 基底間的多個圓柱隔體，以及具有壓感式偵測元件的接觸 板。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------V- -----r---訂-----------線'J <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 h A5927 5 A7 B7 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（5) 此外’依據本發明的另一觀點，半導體裝置包括顯示 器’其備有第~基底，第二基底及配置於第一基底及第二 基底間的多個圓柱隔體，以及具有電容式偵測元件的接觸 板。 此外’依據本發明的另一觀點，製作半導體裝置的方 ‘ 法包括步驟：在基底上形成TFT，形成平坦的薄膜以覆 蓋T F T ’在平坦薄膜上形成開口以抵達T F T，並形成 像素電極’在像素電極上形成對齊薄膜，進行對齊薄膜的 摩擦程序’在T F T連接像素電極之接觸部位上形成以絕 緣薄膜所製的圓柱隔體。 此外’依據本發明的另一觀點，製作半導體裝置的方 法包括步驟：在基底上形成τ F T，形成平坦的薄膜以覆 蓋TFT，在平坦薄膜上形成開口以抵達TFT，並形成 像素電極’在T F T連接像素電極之接觸部位上形成以絕 緣薄膜所製的圓柱隔體，在像素電極及圓柱隔體上形成對 .齊薄膜，進行對齊薄膜的摩擦程序。 在前述的結構中，形成以絕緣薄膜.所構成之圓柱隔體 的步驟包括：形成絕緣薄膜，以及將絕緣薄膜圖案化以形 成圓柱隔體。 圖示的簡單描述 圖1 A及1 B爲本發明之圓柱隔體之S EM觀察圖， 及其簡圖。 圖2 A至2 C顯示圓柱隔體的配置例及S EM觀察圖 -3 - " (請先閱讀背面之注意事項再填寫本頁) /^---„----訂----— — I!線· 卜 4592 7 5 五、發明說明（6) 〇 圖3 A至3 E顯示本發明的製造步驟。 圖4顯示本發明製造步驟的流程圖。 圖5A至5 F顯示AM— L· CD的製造步驟。 圖6A至6 F顯示AM —LCD的製造步驟。 圖7A至7D顯示AM— L· CD的製造步驟° 圖8 A至8 B顯示— L CD的製造步驟。 圖9爲T F T的剖面結構° 圖1 〇顯示AM— LCD的外觀。 圖1 1顯示像素部位的結構及驅動電路。 圖1 2爲像素結構的剖面圖。 圖1 3A及1 3 B顯示外部端子連接部位的例子° 圖14A至14E顯示本發明的製造步驟。 圖1 5顯示本發明製造步騾的流程圖。 圖16人及166顯示义^1一1^〇0的製造步驟° 圖1 7A及1 7B爲本發明圓柱隔體之SEM觀察圖 〇 圖1 8 A及1 8 B顯示圓柱隔體的配置例。 圖1 9A至1 9 C顯示圓柱隔體的配置例。 圖2 0爲主動陣列型液晶顯示器的剖面圖。 圖2 1爲主動陣列型液晶顯示器的剖面圖。 圖2 2 A及2 2 B顯示包括觸控部位的顯示裝置。 圖2 3顯示主動陣列型EL顯示器。 圖2 4顯示抗鐵電混合液晶對施加電壓的透光特性。 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） - — — — [1 — — — — — — . . _— I ./.IV .· (請先閱讀背面之注意事項再填寫本頁) —:----訂---------線r 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4592 7 5 Α7 Β7 五、發明說明（ 7) 圖2 5 A至2 [ 5 F顯示電子裝置例。 圖2 6 A至2 f 3 D顯示電子裝置例。 元件對照表 18 0 7 - 1 ί 3 1 2 :圓柱隔體 1309-1312:圓柱隔體 1410—1412:圚柱隔體 6 2 :像素電極 6 3 :圓柱隔體 6 5 :接觸區 2 0 1 :像素電極 2 0 3 :接觸部位 3 0 0 :第一基底 3〇1及305:對齊薄膜 3 0 2 :隔體材料層 3 0 3 :圓柱隔體 3 0 4 :第二基底 3 0 6 :密封材料的圖案 3 0 7 :液晶材料 5 0 1 :基底 5 0 2 :基底薄膜 5 〇 4 :結晶矽薄膜 505至508:活化層 5 1 1至5 1 3 :活化層 (諳先閲讀背面之注意事項再填寫本頁) 妓 訂----------線^- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 ! 1 4 5 9 2 7 5 a7 ____B?___ 五、發明說明（δ) 5 ◦ 9 :保護膜 5 1 0 :光阻 5 1 1至5 1 3 :活化層 514a至514d:光罩 515至517(b):η型雜質區 518 :閘極絕緣薄膜 5 1 9 :第一導電薄膜 5 2 0 :第二導電薄膜 5 2 1至5 2 4 a及5 2 4 b :閘極導線 525至530:雜質區 527至530: η型雜質區（c) ' 5 3 1至5 3 4 a及5 3 4 b :閘極導線 535a至535d:光罩 536至544:雜質區 5 4 5 :光罩 546至547:雜質區 5 4 8 :第一內層絕緣薄膜 549至553:通道形成區 5 5 4 :第二內層絕緣薄膜 5 5 9及5 6 0 :汲極導線 5 6 2 ‘·汲極導線 5 6 3 :被動薄膜 5 6 4 :第三內層絕緣薄膜 5 6 5 :遮蔽薄膜 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I __________ >r ：.：.丨...J 裝-----Γ---訂---------線「y /{ V.·.· (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 f ' 4 5927 5 A7 _B7 五、發明說明（9) 566:氧化矽薄膜 5 6 7 :陽極氧化物 5 6 8 :圓柱隔體 5 6 9 :像素電極 570及571:像素電極 5 7 2 :儲存電容 5 7 3 :對齊薄膜 5 7 5 :導電薄膜 5 7 6 :對齊薄膜 5 7 8 :液晶 5 7 9 :密封材料 5 8 0 :塡充劑 601:通道形成區 6 0 2 :源極區 6 0 3 :汲極區 604:通道形成區 6 0 5 :源極區 6 0 6 :汲極區 6 ◦ 7 : L 〇 v 區 608:通道形成區 6 0 9 :源極區 6 1 0 :汲極區 611 及 612:LDD 區 6 13及6 14:通道形成區 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------3裝----l·——訂---------線「-Y. V. (請先閱讀背面之注意事項再填寫本頁) ^ 459275 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1〇) 615 :源極區 6 1 6 :汲極區 617 及 620:Loif 區 618 及 619:L〇ff 區 621:η型雜質區（a) 701 : p 通道 TFT 702及7〇3:η通道TFT 704 :像素 TFT 8 0 1 :玻璃基底 8 0 2 :像素部位 8 0 3 :閘極側驅動電路 8 0 4 :源極側驅動電路 8 0 6 :像素電極 8 0 7 :儲存電容 8 0 8 :閘極導線 8 0 9 :源極導線 811:輸入/輸出端子 8 12及8 13:輸入/輸出導線 9 0 1 :源極驅動電路 9 0 2 :平移暫存器電路 9 0 3 :位準平移器電路 9 0 4 :緩衝電路 9 0 5 :取樣電路 9 0 6 :像素區 : . 1 "...............J 裝-----„----訂---------線、 -—·.. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 4 5 9 2^5 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11) 9 0 7 :閘極側驅動電路（A ) 9 0 8 :平移暫存器電路 909:位準平移器電路 910:緩衝電路 9 1 1 :閘極側驅動電路（B ) 912:預充電電路 1 0 0 0 :密封材料 1 0 0 1 :圓柱隔體 1 0 0 2 :外部端子連接部位 1 0 0 3 : I T 0 薄膜 1 0 0 5 :黏著劑 1 0 0 5 :對齊薄膜 1 1 0 0 :第一基底 1101:隔體層 1 1 0 2 :圓柱隔體 1 1 0 3 :對齊薄膜 1 1 0 4 :第二基底 1 1 0 6 :密封材料 1 1 0 7 :液晶層 1 2 0 2 :對齊薄膜 1 3 0 0 :密封材料 1 3〇1 :第一基底 1 3 0 2 :像素區 1 3 0 3 :閘極側驅動電路 (請先閲讀背面之注意事項再填寫本頁) 裝-----：----訂.----I I--線' 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14; 經濟部智慧財產局員工消費合作社印製 4 5 9 2 7 5 A7 ___B7_五、發明說明（12) 1 3 0 4 :源極側驅動電路 1305:訊號分割電路 1306:外部連接端子 1 3 ◦ 7 :圓柱隔體 1314: CMOS 電路 1 3 1 8 :像素電極 1 3 1 8 b : I T 0 薄膜 1 3 1 9 :液晶材料 1 3 2 0 ··電極 1 5 0 1 :基底 1 5 2 0 :閘極絕緣薄膜 1 5 2 6 :汲極區 1 5 2 8至1 5 3 1 :閘極 1 5 3 2 :電容導線 1550:第一內層絕緣薄膜 1 5 5 1至1 5 5 4 :源極導線 1 5 5 5至1 5 5 8 :汲極導線 (請先閱讀背面之注意事項再填寫本頁) 一裝-----„----訂----- ’i i
極 膜電 薄素 緣像 絕： 膜層 2 膜膜膜膜 薄內 6 薄薄薄薄 動二 5 齊光電齊 被第 1 對遮導對 » . * t Λ _* t t 9 0 1 1*3 4 5 5 6 6 0 0 0 0 5 5 5 6 6 6 6 τχ τ—- IX 1—I 一—I i—1 t—H 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 459275 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 1 6 0 6 :液晶 1 6 0 7 :圓柱隔體
1702 :第一η 通道TFT
1703 :第二 η 通道 TFT 1704:像素TFT 1 8 0 1 :第一基底 1 8〇8 :密封區 1815 : η 通道 TFT 1 8 1 6 :像素電極 1 8 1 7 :內層絕緣薄膜 1 8 1 8 a :像-素電極 1818b :ITO薄膜 1819:液晶材料 1 8 2 0 :電極 .1 8 2 1 :第二基底 1 8 2 2 :黏著劑 1841 : CMOS 電路 區 區 入 入 輸區 區輸 體像示盤體示音 主影顯鍵主顯聲 * »-'* 9 J _ * * 1 2 3 4'1 2 3 ooooooo ow CZU 一—t 一—1 一—_ 2 2 2 2 2 2 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 9 2 7 5 a? 五、發明說明（14) 經濟部智慧財產局員工消費合作社印製 2 1 0 4 :操作開關 2 1 0 5 :電池 2 1 0 6 :影像接收區 2 2 0 1 :主體 2 2 0 2 : 攝影區 2 2 0 3 :影像接收區 2 2 0 4 :操作開關 2 2 0 5 :顯示區 2 3 0 1 主體 2 3 0 2 顯不區 2 3 0 3 :臂區 2 4 0 1 =主體 2 4 0 2 : 顯不區 2 4 0 3 :揚聲區 2 4 0 4 : :記錄媒體 2 4 0 5 : :操作開關 2 4 0 7 : :螢幕區 2 5 0 1 : 主體 2 5 0 2 : 顯示區 2 5 0 3 : 顯示搜尋區 2 5 0 4 :操作開關 2 5 0 5 :影像接收區 2601及2702:顯不區 2 7 ◦ 1 :主體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 〕裝-----Γ---訂---------線、^_ 經濟部智慧財產局員工消費合作社印製 4 5 9 2 7 5 A7 _ B7 五、發明說明（15) 2 7 0 2 :顯示區 2 7 0 3 :鏡片 2 8 0 1 :光源系統 2 8 0 8 :反射鏡 2 8 ◦ 9 :像差平板 2 8 1 0 :投射光學系統 2 8 1 1 :反射器 2 8 1 2 :光源 2 8 1 3及2 8 1 4 :鏡片陣列 2815 :偏光轉換元件 2 8 1 6 :聚焦鏡 3 0 0 1 :數位相機 3 0 0 2 :接觸板 3002:光接收元件 3 0 0 3 :液晶面板 3004:LED背光板 3 1 0 0 :光發射元件 3 1 0 3 :液晶面板 3 1 0 4 :背光板 3 1 0 5 :輸入筆 3 1 0 6 :圓柱隔體 3 1 2 0 :接觸板 較佳實施例的詳細描述 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ，「裂-----r---訂----------線- (請先閱讀背面之注意事項再填寫本頁) A7 459275 ____B7 _ 五、發明說明（16) 以下參考圖1至圖4將描述實施本發明的模式。 在本發明中，圓柱隔體用以維持第一基底及第二基底 間的間隔。且圓柱隔體的形狀較佳的是滿足下述的條件。 (請先閱讀背面之注意事項再填窝本頁) 如圖1 B所示，在圓柱隔體中，假設中心部位的寬度 爲L1 ，上端的寬度爲L3 ’且下端的寬度爲L2。在圖 3A至3E的步驟中（圓柱隔體303形成於對齊薄膜 301上），圓柱隔體的寬度自L1至L3。然而，在圖 1 4A至1 4E的步驟中（對齊薄膜1 1 〇 3形成於圓柱 隔體1102上），對齊薄膜的厚度加上圚柱隔體的寬度 自L 1至L 3。附帶一提的，寬度L 2較原先形成之隔體 厚0 . 2 μ m。圓柱隔體的中心寬度小於2' 0 μ m，較佳的 是小於1 0 μ m，更佳的是小於7 μ m ^ 經濟部智慧財產局員工消費合作；^一印製 附帶一提的，在本發明中，下端是指圓柱隔體在第一 基庳側的寬度。上端是指圓柱隔體的上部。本發明之圓柱 隔體的上部呈一平面，因此當施加外力時，可將均勻的壓 力施加至隔體上。由於樹脂製的隔體具有極佳的彈性，因 此可穩定的吸收壓力。此外，不同於粒狀隔體，本發明的 圓柱隔體經由表面與元件接觸，因此可將壓力分散，且不 致將過大的壓力施加至單一點上。本發明的設計可使圓柱 隔體之上部及端部的曲率半徑R小於2μιη，較佳的是小於 1 μπι，因此可將均勻的壓力施加至隔體上。 在本發明中，較佳的是使隔體的各部位具有相同的寬 度，亦即L 1 = L 2 = L 3。此外’較佳的是使圓柱隔體 側部及基底間的角度介於6 5 °至1 1 5 °。 本紙張尺度適用中國囤家標準（CNS)A4規格（210 X 297公釐） 經濟印智慧財轰笱員L肖皆"乍土沪泛. 45927 5 A7 — — B7 五、發明說明（17) 然而，當實際形成圓柱隔體時，圓柱隔體的上部成爲 曲率半徑小於2 μ m，較佳的是小於1 μ m的端部，且在圓 柱隔體的下部形成逐漸減縮的形狀，因此寬度間的關係變 成L2>L1>L3。在減縮的部位處，易發生液晶的方 向性缺陷，並在其周圍發生光線的漏失。在本發明中，寬 •度設成0 . 8SL 1/L 2SL 3的範圍，因此可減少光線 的漏失。附帶一提的，在圖3Α至3Ε (圚柱隔體形成於 對齊薄膜上）的步驟中，較佳的是使1SL 2/L 1 . 1。此外，在圖14Α至14Ε (對齊薄膜形成於圓 柱隔體上）的步驟中，較佳的是使1SL2/L 1<2 . 5 〇 由於與第二基底的接觸面積減小，當施加外部壓力時 ，局部濕家較大的壓力。因而會損壌到隔體的強度。在本 發明中，使0 . 6SL3/L1S1 . 2 ，因而便強化隔體 的強度。 由於圓柱隔體的高度Η可經由前述步驟的條件，在一 範圍內自由地控制，因此可設成期望的値。例如，在液晶 顯示裝置中，依據裝置所使用的液晶材料，將高度設成最 佳的基底間隔（0 . 5μπΐ至ΙΟμίΏ，較佳的是1 . 2 μ m 至 5 μ m )。 樹脂絕緣材料（絕緣薄膜）爲理想的圓柱隔體材料= 樹脂材料製的絕緣薄膜，如聚硫亞氨可藉由施加溶液來形 成，且以施加溶液所製成的絕緣薄膜相當適於塡充小孔。 當然，可使用氧化矽薄膜。當使用以樹脂製成的絕緣薄膜 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公釐） v:裝-----^----訂---------線、 (請先閲讀背面之沒意事項再填寫本頁) fe 經濟部智慧財產局員工消費合作社印製 459275 A7 ____B7 五、發明說明（1δ) 時’可使用光聚化型絕緣薄膜或熱聚化型絕緣薄膜。尤其 ，當使用正負光感樹脂時，圓柱隔體可藉由簡單的步驟來 形成，因此其爲較佳的材料。此外，爲了避免光學退化， 最好是使用具有負感光性的材料。 圓柱隔體的剖面形狀可爲圓形或橢圓形。此外，形狀 * 可爲三角形，四方彤，或多邊形。 如圖2 Α所示，圓柱隔體均勻的配置。在圖2 Α中， 雖然採用此種結構以每隔6個像素（6列X 1行）放置一隔 體，本發明並不限於此，圓柱隔體的密度可爲每mm2， 1 0至2 0 0個。在圖2 A中，參考標號2 0 1代表像素 電極；且2 0 3爲未形成圓柱隔體的接觸部位。在圖2A 中，雖然圓柱隔體彤成於T F T與像素電極相連的接觸部 位上，隔體的位置並無特別的限制。例如，如果形成於導 線上或形成於遮光薄膜上，則其不會影響透光性，因此以 此種位置爲佳。此外，圓柱隔體可形成於像素部位之外的 .區域，例如不具元件的驅動電路區，密封區，驅動電路區 與密封區域間，像素部位與密封區域間，像素部位及驅動 電路區域間，或密封區域與基底的端部間。附帶一提的， 當圓柱隔體形成於密封區及基底端部間的區域時，由於在 接合步驟及基底切除步驟中均勻的施加壓力，因此可提高 良率。如果圓柱隔體形成於導線上（此導線自F P C的連 接端部延伸至驅動電路），便可強化與F P C連接部位的 機械強度。 以下將描述依據本發明，使用圓柱隔體的製造方法。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .M-----»----訂 -----—線「Γ 45927 5 a- _______ B7 五、發明說明（19) 圖3 A至3 E爲本發明形狀的剖面圖，且圖1 4顯示其步 驟的流程圖。 (諳先閱讀背面之注意事項再填寫本頁) 首先，備製第一基底3 0 0 ，其上形成有開關元件及 像素電極。此外，備製形成有電極的第二基底3 0 4。附 帶一提的，在圖3中，爲了簡化起見，不顯示開關元件， 像素電極等。接著，在第一基底3 0 0及第二基底3 0 4 上形成對齊薄膜3 0 1及3 0 5後，實施拋光程.序（圖 3 A )。 接著，將隔體材料層3 0 2形成於第一基底之對齊薄 膜3 01上（圖3B)。此處，雖然隔體形成於第一基底 上，可採用將隔體形成於第二基底上的步\驟。 當隔體圖案經由曝光光罩暴露形成的隔體材料層 3 0 2時，實施顯影程序並形成圓柱隔體3 0 3。（圖 3 C ) 經濟部智慧財產局員工消費合作社印製 接著將密封材料的圖案3 0 6形成於第亡基底3 0 4 上，第二基底3 0 4上形成有電極及對齊薄膜3 0 5。在 密封材料的圖案中，形成有形成液晶注射埠的圖案框，其 呈矩形並據相同的寬度。此處，雖然顯示密封區形成於第 二基底的例子，亦可採用在第一基底上形成密封區的步驟 。接著，將第一基底3 0 0與第二基底3 0 4接合=在接 合步驟中，當.利用對齊光罩精確地接合基底後，利用壓力 及培燒將密封材料硬化。（圖3D) 其後，將第一基底3 0 0及第二基底3 0 4切呈適當 的尺寸。且當自液晶主入淳注射液晶材料3 〇 7後，將主 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 459275 五、發明說明（20) 射阜密封。依此便形成液晶面板。 在前述的步驟中，顯示在第一基底上形成對齊薄膜後 ，再於其上形成圓柱隔體。然而，如圖1 4A至1 4 E所 示’可在第一基底1 1 〇 〇上形成圓柱隔體1 1 〇 2後， 再於其上形成對齊薄膜1 1 〇 3。 此外’可在濾色器及遮蔽薄膜形成於第一基底上時採 用此一步驟》 此外’雖然顯示主動陣列型液晶顯示器的例子，但本 發明並不限於此。例如，本發明可應用至簡單的陣列型液 晶顯示裝置上，且顯示系統可爲TN型或S TN型，而或 透明型，或反射型。 、. 以下的實施，例將更詳細的描述本發明的上述構造。 較佳實施例的詳細描述 〔實施例1〕 圖5 A至8 B顯示依據本發明的一實施例。此處並描 述同時在周邊部位製造像素區及驅動電路的方法。在顯示 的驅動電路中，CMOS爲平移暫存器及緩衝電路的基本 電路，爲了簡化說明，顯示以η通道T F T所形成的相同 電路。 在圖5 Α中，基底5 0 1較佳的是玻璃基底或石英基 ' ·. 底。此外，亦可使用拒表面絕緣薄膜之矽基底，金屬基底 或不鏽鋼基底。如果阻熱性許可的話，亦可使用塑膠基底 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----„----訂---------線、 經濟部智慧財產局員Η消費合怍；ώ印一^ d59275 A7 ———-_— __— 五、發明說明（21) 利用電漿CVD或漉鑛法，在基底5 Ο 1的表面上形 成厚度1 0 0至4 Ο Ομπι，由含矽之絕緣薄膜（"含矽的 絕緣薄膜”）所構成的基底薄膜5 0 2，並在其上製造 丁 F T s。 氧化氮矽薄膜S i OxNy爲包括特定比例之矽，氧 及氮的絕緣薄膜。在本實施例中，使用氧化氮砂的疊層薄 膜作爲基底薄膜5 0 2 ，其中包括氮含量2 0至5 0原子 %(典型爲20至30原子％)，厚度爲l〇〇nm的氧 化氮矽薄膜及氮含量1至2 0原子％ (典型爲5至1 0原 子％)厚度爲2 0 0 nm的氧化氮矽薄膜。須知所需的厚 度並不限於此。氧化氮矽中的氮，氧比可爲3 : 1至1 : 3 (典型値爲1 : 1)。氮氧化矽薄膜可利用SiH4， N2〇及NH3來製作。 配置基底薄膜5 0 2，以避免基底雜質的污染，且在 石英基底的情形下爲必要的配置。 在本實施例中，利用習知的薄膜沉積法，將含非結晶 結構之半導體薄膜形成於厚度3 〇至1 2 0 nm (較佳的 是50至70nm)之基底薄膜502上。非結晶半導體 薄膜及微結晶半導體薄膜皆爲含非結晶結構之半導體薄膜 。進一步的，亦包括如非結晶矽鍺薄膜之非結晶結構的複 合半導體薄膜。當形成上述厚度的薄膜時，最後完成 TFT時之活化層的厚度變成1 〇至1 〇 〇 nra (較佳的 是 30 至 5〇nm)。 3結晶結構（貫施例1中的結晶砂薄.膜）之半導體薄 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------终 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 24 - A7 459275 __---__B7 五、發明說明（22) 膜5 ◦ 3依據曰本專利公開第He i 7— 1 3 0 6 5 2號 所掲露的技術所形成（美國對應專利第5 6 4 3 8 2 6號 )。公告中的技術爲一種結晶化機構，其在使非結晶矽薄 膜進行結晶化的過程中，使用觸媒元素（選自鎳，鈷，鍺 ’錫，鉛’鈀，鐵，銅；典型者爲鎳）來促進其反應。 更具體的，使處媒保持在非結晶矽薄膜的表面來實施 熱處理’以將非結晶薄膜轉換成結晶薄膜。雖然本發明使 用公告中實施例1的技術，亦可使用實施例2的技術。此 外，雖然結晶矽薄膜中同時包含單晶矽薄膜及多晶矽薄膜 ，本實施例所形成之結晶矽薄膜具有晶粒邊界（圖5 A ) 〇 雖然非結晶矽薄膜依據氫元素的含量，但較佳的是加 熱至4 0 0至5 5 0°C並維持幾小時，以實施去氫製程而 將氫含量減至5原子％以下，並實施結晶化的程序。非結 晶矽薄膜可利用其他的結晶法來製造，如濺鑛或蒸著法， 但較佳的是充分地減少薄膜中的雜質元素，如氧或氮。 由於可利用相同的沉積法來製造基底薄膜及非結晶薄 膜，因此兩者可連續地形成。如此可在形成基底薄膜後， 避免因表面暴露於大氣而造.成的污染，同時減低TF T特 性的喪失。 接著，將由雷射光源所收聚的光線照射在結晶矽薄膜 5 0 3及5 0 4上（其後稱之爲雷射退火），其中結晶矽 薄膜5 0 4具有更佳的結晶性。雖然雷射光源以脈衝震盪 型或連續震盪型雷射爲佳，亦可使用連續震盪型氬雷射。 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝---I L----訂-------線f -2.5 - 459275 A7 B7_ 五、發明說明（23) 雷射光束的形狀可爲直線形I亦可爲矩形。（圖5B) 除了雷射光之外，可利用燈光來照射（其後稱之爲燈 照退火）。在燈罩退火中，可使用鹵素燈或紅外線燈。 利用雷射光及燈光來實施退火的程序稱爲光罩退火。 由於光罩退火程序可在短時間內進行退火處理，因此即使 使用低阻抗之玻璃基底，亦可有效地進行熱處理。當然1 可利用電爐來代替前述的退火處理。 在本實施例中，利用前述之脈衝震盪型雷射光來實施 雷射退火。雷射退火的條件爲：利用X e C 1作爲激發氣 體，處理溫度設爲室溫，脈衝震盪頻率爲3 OH z ，且雷 射的能量密度爲2 5 0至5 0 0m J/cm' 2。（典型値爲 3 5C^40 0mJ/cni2) 以上述方式所進行之雷射退火處理可將非結晶的區域 完全結晶化，並減少結晶區中的缺陷。據此，本製成可稱 爲以光照退火改善半導體薄膜之結晶性的程序。亦可使燈 照退火的條件最佳化，來獲得此種效果。在本說明書中， 此種程序稱之爲第一光照退火條件。 接著將結晶矽薄膜5 0 4圖案化，來形成島型半導體 薄膜（其後稱之爲活化層5 0 5至5 0 8)。利用結晶矽 薄膜同時形成對齊標記，此標記在其後用作較準之用。在 本實施例中，由於標記可在形成活化層時一起形成，因此 可節省形成標記的時間。 接著將保護膜5 0 9形成於活化層5 0 5至5 0 8上 ，以於其後進行雜質的摻入。保護膜5 0 9使用厚度 本紙張尺度適用中國囤家標準（CNS)A4规格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝-----r ---訂---------線'、 4 經濟部智慧財產局員工消費合作社印製 459275 A7 _____B7__五、發明說明（24) 100至2〇0nm (較佳的是130至17〇nm)的 氮氧化矽或氧化矽薄膜。保護膜5. 〇 9 '可使結晶矽薄膜不 致直接暴露於電漿中，並追蹤濃度控制。（圖5C) 接著’在其上形成光阻5 1 0，並將P型雜質元素經 由保護膜5 0 9摻入。P型雜質元素，一般爲週期表1 3 - 族的元素，更特定的則是硼及鎵元素。此程序用以控制 T F T的臨界電壓。此處，利用離子摻雜來摻入硼，其中 以電漿激化B2H6，且不發生質量的分離。當然，亦可使 用離子植入法，其中實施質量的分離》 藉由此種程序，形成活化層5 1 1至5 1 3 ，其加入 有濃度爲lxl (T1 3至1x1〇16原子/ cm3的P型雜質 。這些活化層511至513將於其後成爲η通道TFT 活化層。本說明書中的濃度是由SIMS (第二離子質譜 儀）所量測。 在本說明書中，至少具上述濃度範圍之P型雜質區的 雜質區定義爲P型雜質區（b)，（然而，不包括摻入濃 度爲1χ1 016原子/ cm3之η型雜質之區域）型雜 質元素一般爲第15族的元素，更特定的是指磷或砷。（ 圖5 E ) 低濃度雜質區515至517作爲CMOS電路汲取 樣電路之η通道T F T中的L D D區。在此種雜質區中， η型雜質元素的濃度爲2x1 0 16至5^1 0 19原子/ cm3 (典型値爲5χ1 017至5χ1 〇18原子/ cm3) 。在本說明書中，含上述濃度範圍之η型雜質元素的雜質 (請先閱讀背面之注意事項再填寫本頁) -----.1 . 訂--------線 " 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 ^ 459275 A7 --- B7 五、發明說明（2δ) 區定義爲η型雜質區（b)。 此處利用離子摻入法摻入濃度1x1 0 18原子/c m3 的磷，其中利用電漿激化磷化氫（PH3)而不造成質量的 分離。當然亦可使用具質量分離之離子植入法。在此製成 中，將磷經由保護膜5 0 9摻入結晶矽薄膜中。 接著，移除光罩5 1 4 a至5 1 4 d及保護膜5 0 9 ’並再次實施雷射照射程序。雷射光源以脈衝震盪型或連 續震盪型雷射爲佳，亦可使用連續震盪型氬雷射。雷射光 束的形狀可爲直線形，亦可爲矩形。然而由於目的在於使 摻入的雜質元素活化，因此較佳的是以未達結晶矽薄膜熔 點的能量來加以照射。亦可實施雷射退火梃序，並使保護 膜509留於其上（圖5F)。 在本實施例中，利用脈衝震盪型雷射來實施雷射退火 程序。其條件爲：K r F爲激化氣體，處理溫度設成室溫 ，脈衝震盪頻率爲3 0Hz，且雷射能量密度爲1 0 0至 300mJ/cm2(典型値爲150至2Q〇mJ/ cm2) 以上述方式實施之光照退火具有使半導體薄膜重新結 晶化的功能，此半導體薄膜藉由摻入雜質並活化摻入之N 型及P型雜質而成爲非結晶化。較佳的是上述的條件可在 不需融化半導體薄膜的情況下進行原子的配置，並同時活 化雜質原子。本程序指利用光照退火來活化N，P型雜質 原素的程序，或重新使半導體薄膜結晶化的程序，而或同 時進行兩者的程序。使燈照退火程序最佳化便可獲得此種 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -----r---訂·--------. 經濟部智慧財產局員工消費合作法印製 f ^ 459275 A7 __ B7 五、發明說明（26) 效果。在本說明書中，此條侔是指第二光照退火的條件。 藉由此種程序，η型雜質區515至517 (b)的 邊界，亦即，存在於η型雜質區（b )周圍之內質區便得 更爲淸晰。此指當完成TFT後，LDD區及通道形成區 可形成相當良好的接合部位。 在利用雷射退火來活化雜質元素時，亦可合倂利用電 爐所進行的退火程序。再以熱處理進行活化的過程中，考 慮到基底的熱阻抗，可以4 5 0至6 5 0°C (較佳的是 5 ◦ 0至5 5 0°C)來進行熱處理。 接著，閘極絕緣薄膜5 1 8覆蓋於活化層5 0 5及 5 1 1至5 1 3上。閘極絕緣薄膜5 1 8可形成至1 〇至 20 0 nm的厚度，較佳的是5 0至1 5 Onm的厚度。 在本實施例中，利用電漿CVD >以1^2〇及S i H4形成 厚度爲1 1 5 nrn之氮氧化矽薄膜。 接著，形成將作爲閘極導線之導電薄膜。可利用單層 導電薄膜來形成閘極導線，但較佳的是形成雙層的疊層薄 膜，或依需要形成三層的疊層薄膜。在本實施例中，形成 包括第一導電薄膜519的疊層及包括第二導電薄膜 520的疊層（圖6Β) 可使用鉬，鈦，鉬，鎢，鉻，鈮，矽，由這些金屬元 素所構成的化合物（如氮化鉬，氮化鎢及氮化鈦薄膜）， 及結合這些元素所構成的合金（如Μ ◦— W合金），或這 些薄膜的疊層。 第一導電薄膜5 1 9可形成1 〇至5 0 nm的厚度（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Λ. -----r-------- {請先閱讀背面之注意事項再填寫本頁) 線、> 卜 d 5 9 2 7 5 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（27) 較佳的是2 0至3 0 nm的厚度），且第二導電薄膜 5 2 0可形成2 0 0至4 0 〇 nm的厚度（較佳的是 250至350nm的厚度）。在本實施例中’以厚度 5 0 nm的氮化鉅作爲第一導電薄膜5 1 9 ’並以厚度 3 5 0 nm之鉬薄膜作爲第二導電薄膜5 2 0 ° 此外，氮化鎢薄膜及鎢薄膜的疊層及單層氣化鎢薄膜 及矽化鎢薄膜亦爲適當的例子。進一步的’當利用形成於 第一導電薄膜5 1 9下，厚度2至2 〇 nm的薄膜結構時 ，可提昇矽薄膜上之導電薄膜的黏著’並防止砍薄膜的氧 化。 再者，當第一實施例中利用金屬薄膜丨乍爲第二導電薄 膜5 2 0時’可有效的將表面暴露於氣氣及氮氣的環境中 以進行氮化處理。藉此，可避免金屬薄膜的表層氧化。 同時蝕刻第一導電薄膜5 1 9及第二^電薄膜5 2 ◦ 可同時形成閘極導線5 2 1至5 2 4 a及5 2 4 b。作爲 驅動電路之閘極導線5 2 2及5 2 3利用內置閘極絕緣薄 膜的方式疊於η型雜質區（b) 515至517上。從剖 面圖上，閘極導線5 2 4 a及5 2 4b爲兩個電極1但實 際上，其爲一連續圖案（圖6C)= 接著，將η型雜質元素利用閘極導線5 2 1至 5 2 4 b作爲光罩，而以自行對齊的方式摻入。摻於此雜 質區5 2 5至5 3 0中的磷濃度設成上述n型雜質區之 1/2至1/10倍（特定的是1//3至l·〆4倍）°在 本實施例中，含η型雜質元素的雜質區定義爲η犁雜質區 i請先閱讀背面之注意事項再填寫本頁) /裝
FI n ^-OJ«. n I^i I 線、、 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） A7 459275 _____._B7_____ 五、發明說明（2δ) (C )(圖 6 D )。 雖然已利用通道摻雜製程，以1χ1 Ο 15至1χ1 Ο18 原子/cm3的硼摻入η型雜質區η型雜質區（c) 5 27 至5 3 0中，由於磷以5至1 0倍於硼元素的濃度摻入Ρ 型雜質區中（b )，因此可忽略硼元素的效應。 然而嚴格來說，當與閘極重疊之η型雜質區（b ) 5 1 5至5 1 7的濃度依然爲2χ1 016至5χ1 Ο19原子/ c m 3時，進一步在與閘極導線重疊的部位加入濃度1 X 1 OiS至5χ1 018原子/ cm3的磷元素，並維持高濃度 的磷元素。 接著，以半對齊的方式触刻閘極絕緣_膜5 1 8 ，且 以閘極導線5 2 1至5 2 4 b作爲光罩。利用乾式蝕刻製 程並以C H F 3作爲蝕刻劑。蝕刻劑不限於此種材料β因此 ，形成位於閘極導線下方之閘極導線5 3 1至5 3 4 a及 5 3 4 b (圖 6 E )。 以此方式曝光活化層，可在下一個摻入雜質元素之摻 入程序中保持低的電壓。由於需要的劑量減小，因此可提 昇產率。當然，亦可藉由摻入，且不蝕刻閘極絕緣薄膜來 形成雜質區。 接著瑕成光罩5 3 5 a至5 3 5 d以覆蓋閘極導線，. 且利用加入η型雜質元素（第一實施例中的磷）來形成具 高磷含量之雜質區5 3 6至5 4 4。再次利用磷酸（ΡΗ3 )來實施摻入，並將這些區域的磷濃度設成1χ1 〇2(]至 ΙχΙΟ21原子/cm3。（較佳的是2χ102°至5χ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先間讀背面之注意事項再填寫本頁)
.裝-----=----訂---------線'^γ. ... '-V 經濟部智慧財產局員工消費合作社印製 459275 A7 B7 __ .................. 丨 111 1 丨·* "1 一， 1 ......11" I 丨 ' 丨·· 五、發明說明（29) 102i 原子/cm3)(圖 6F) 在此說明書中，含濃度高於前述値之η型雜質元素的 區域定義爲η型雜質區（a )。進一步的，雖然於前述程 序加入之磷或硼已包涵於雜質區5 3 6至5 4 4中，由於 其後將加入的磷含量極高，因此無須考慮磷與硼的影響， 因此在本說明書中可將雜質區5 3 6至5 4 4稱爲η型雜 質區（a )。 接著移除光罩5 3 5 a至5 3 5 d，並形成新的光罩 545。隨後，摻入P型雜質元素，並形成含.高濃度硼元 素之雜質區5 4 6至5 4 7。此處，利用離子摻入法摻入 濃度3x1 02°至3χ1 021原子/ cm3的乙硼烷（ B 2 Η 6 )(當然，亦可利用離子植入法）。在本說明書中 ，包括上述濃度之Ρ型雜質區的雜質區定義爲Ρ型雜質區 (a )。（圖 7 A ) 已將濃度1χ1 02〇至lxl Ο21原子/ cm3的磷摻 入雜質區5 4 6至5 47中（上述的η型雜質區（a ) 5 3 6及5 3 7。然而以至少3倍的濃度摻入硼元素。因 此，已形成的η型雜質區完全轉換成P型雜質區，並作爲 Ρ型雜質區。依此，可將雜質區5 4 6至5 4 7定義爲ρ 型雜質區。 在移除光罩5 4 5後，形成第一內層絕緣薄膜5 4 8 。包括矽，更具體的，包括氮化矽，氧化矽’氮氧化矽或 結合這些材料之疊層材的絕緣。薄膜厚度可爲5 0至 4〇0〇111(較佳的是100至20〇11111)。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) '裝-----r---訂---------線〔 經濟部智慧財產局員工消費合作社印製 .^92^5_Z_ 五、發明說明（30) 在本實施例中，採用厚度2 Ο 0 nm的氧化鉅薄膜_( 氮氣濃度爲25至5Omm原子％)，亦即利用材料 S iH4，N2〇及NH3。此第一內層絕緣薄膜548可 在其後的熱處理程序中，避免因閘極導線5 2 1至 5 2 4 a及5 2 4 b的氧化而造成的阻抗增加。 * 接著爲了活化η型p型導電雜質元素，且可以個別的 濃度來摻雜。可在此程序中實施火爐退火，雷射退火或快 速加熱退火（RTA)。利用第一實施例之火爐退火來實 施活化處理。在氮環境中實施3 0 0至6 5 0。。的熱處理 ，較佳的是4 0 0至5 5 0°C的熱處理，此處是以5 5 0 ° C處理4小時。 . 此時，用以使第1實施例之非結晶矽薄膜結晶化的促 媒元素在箭頭方向上移動，並在圖6 F製程的尚濃度碟區 域內被加以捕捉。此現象是導因於磷金屬的收集效應。結 果，其後在通道形成區5 4 9至5 5 3所含的促媒濃度減 .至1 X 1 0 1 7原子/ c m 3。然而S ϊ M S對鎳的偵測底限 爲1x1 0 17原子/cm3，因此無法在本技術量測其含量 0 相反的，促媒以高濃度凝結於促媒收集區中’並以5 X 10 18原子/cm3的濃度存在於這些區域中（典型的是 1χ1 0 19至5χ1 02。原子/ cm3)。然而’若將成爲 收集功能的區域作爲源極區或汲極區，則可假定鎳的存在 不會造成任何問題。 進一步的，在3 0 0至4 5 0°C中於3至1 〇 〇%的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝----l·---訂---------線、. 經濟部智慧財產局員工消費合作社印製 p. A7 > ./¾ 9 2 ^ b_B7_ . 五、發明說明（31) (請先閱讀背面之注意事項再填寫本頁) 氫環境內對活化層進行l至l 2小時的氫化處理。此程序 利用加熱的活化氫元素來中斷半導體層中的不連續鍵結。 可利用另一氫化機構來實施電漿氫化程序。 於活化程序後，在第一內層絕緣薄膜5 4 8上形成厚 度爲500nm至1·5mm的第二內層絕緣薄膜554 * 。在第一實施例中，利用電漿CVD形成厚度8 0 〇 nm 的氧化矽薄膜以作爲第二內層絕緣薄膜5 5 4。此1mm 厚的內層絕緣薄膜由第一內層絕緣薄膜5 4 8及第二內層 絕緣薄膜所形成5 5 4。 可利用如聚硫亞氨，丙烯酸’聚醯氨樹脂’ B C B等 有機樹脂絕緣薄膜作爲第二內層絕綠薄膜5'5 4。 接著形成接觸孔，以達個別T F T之源極區及汲極區 ，並形成源極導線及汲極導線。雖然.圖中未顯示’汲極導 線5 5 9及5 6 0自相同的導線而形成以形成CM〇 S電 路。在第1實施例中，利用濺鍍法形成1 〇 〇 n m之T i .薄膜，300nm之含Ti鋁薄膜’及15〇nm之Ti 薄膜的三層結構。 經濟部智慧財產局員工消費合作社印製 接著形成厚度介於5 0至5 0 0 nm之氮化矽薄膜’ 二氧化矽薄膜，或氮氧化矽薄膜的被動薄膜5 6 3 (圖 7 C )。 可在形成薄膜前，利用含氫氣體H2，NH3有效地實 施電漿處理，並於薄膜形成後實施熱處理。處理程序將激 化的氫氣供應至第一及第二內層絕緣薄膜。藉由在此狀態 下進行熱處理I由於加入第一及第二內層絕緣薄膜的氫氣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A 5 9 2 7 5 A7 —______ B7 五、發明說明（32) 在層間擴散因此可有效的使活化層氫化，並提昇被動層 5 6 3的品質。 進一步的，在形成被動層5 6 3後，實施額外的氫化 程序。例如，可在3至1 0 0%的氫環境中，於3 00至 4 5 0°C下進行1至1 2小時的熱處理。或者，可利用電 漿氫化來達成類似的結果。 此處，在被動層5 6 3將形成接觸孔的部位可行成開 口，以連接像素電極與汲極導線。 包括樹脂材料之第三內層絕緣薄膜5 6 4 (本說明書 中指電漿薄膜）形成將近1至3μηι的厚度（典型爲1 . 5 至2μπι的厚度），如圖7D所示。 ' 可利用聚硫亞氨，丙烯酸，聚醯氨樹脂，B C Β作爲 樹脂材料。以下爲使用樹脂材料的優點，超層構造：及低 的電界常數。除了上述的優點外，可使用其他的有機樹脂 ’如S i 〇合成物。如果希望有更佳的平坦性，可使用包 .括無機材料的絕緣薄膜。 雖然此處使用加熱聚化的丙烯酸薄膜，亦可使用利用 光學來聚化的聚化薄膜。當然，正型及負型光感材料均可 接受。 進一步的’可利用顏料來提供樹脂薄膜，來作爲第三 內層絕綠材料的一部分，並作爲濾色器》 接著在第三內層絕緣薄膜上瑕成包括像素區樹脂材料 的遮蔽薄膜5 6 5。”遮蔽薄膜’在本說明書中指導電薄膜 ，其具有遮光性及電磁波。· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
裝-----r I--訂·--------線A f r 4 5 9 2 7 5 a? ___B7 _ 五、發明說明（33) (請先閱讀背面之注意事項再填寫本頁) 遮蔽薄膜5 6 5由包括鋁1鈦’鉅或具有前述金屬的 薄膜所形成，且厚度爲1 〇 〇至3 0 0 n m。在本實施例 中，形成1 2 5nm厚’含lwt%鈦的鋁薄膜。在同樣 的情形中，在本書名書中此遮蔽薄膜是指”第—導電薄膜” 〇 . 在形成遮蔽薄膜5 6 5前’形成厚度爲之5至5 0 nm(典型爲20至30nm)之氧化矽薄膜。遮蔽薄膜 5 6 5接著形成於其上’並利用前述的蝕刻處理於前述遮 蔽薄膜5 6 5上形成氧化矽薄膜5 6 6。雖然配置有氧化 矽薄膜5 6 6以增加第三內層絕緣薄膜5 6 4及遮蔽薄膜 5 6 5的黏著性，較佳的是將其從不具遮谦薄膜5 6 5的 區域中移除，由於其將阻礙在第三內層絕緣薄膜中形成接 觸孔。可利用C F 4在第三內層絕緣薄膜5 6 4上進行電 漿處理而使表面強化來增進形成於此薄膜上之遮蔽薄膜的 黏著性。 經濟部智慧財產局員工消費合作社印製 進一步的，不僅是遮蔽薄膜，可利用含鈦的氧化鋁薄 膜形成其他的連接導線。例如’連接電路的連接導線可行 成於驅動電路的內側。然而，在此情況下，於置放形成遮 蔽薄膜或連接導線之材料前，需先在第三內層絕緣薄膜中 形成接觸孔。 接著，利用習知的陽極氧化或電漿氧化技術在遮蔽薄 膜5 6 5的表面上形成厚度2 0至1 0 0 nm (較佳的是 3 0至5 0 n m )的氧化物（在本說明書中利用陽極氧化 )。此處所形成的陽極氧化物5 6 7爲氧化鋁薄膜’由於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 459275 A7 ............. B7 五、發明說明（34) 遮蔽薄膜5 6 5以鋁爲主要的成分，且在第1實施例中進 行陽極氧化。陽極氧化物5 6 7將作爲本實施例之儲存電 容的電介質。 進一步的，此處所使用的結構具有僅於遮蔽薄膜表面 以陽極氧化所形成的絕緣體，但亦可利用氣相方法形成其 .他的絕緣體，如C V D，熱C V D或濺鍍法。在此例中， 較佳的是使薄膜厚度爲2 0至1 0 0 nm (更佳的是3 0 至 5 0 n m )。 接著在第三內層絕緣薄膜5 6 4及被動層5 6 3上形 成接觸孔，以到達汲極導線5 6 2，並形成像素電極 5 6 9。在此實施例中，像素電極.5 7 0及5 7 1爲鄰近 像素的像素電極。可利用像素電極5 6 9至5 7 1形成透 明的導電層，具體而言，以濺鑛法製作之厚度1 1 0 nm 的氧化錫銦（I TO)薄膜。本說明書中，像素電極是指” 第二導電薄膜”。 當形成反射形液晶顯示器時，可利用金屬薄膜作爲像 素電極。 進一步的，儲存電容5 7 2形成於像素電極5 6 9與 遮蔽薄膜5 6 5透過陽極氧化物5 6 7重疊的部位。雖然 僅計算儲存電容5 7 2。遮蔽薄膜與像素電極重疊的部位 皆可作爲儲存電容。 由於利用具介電常數7至9的鋁薄膜作爲介電儲存電 容，可減少形成電容所需的面積。再者’利用形成於像素 TF T上之遮蔽薄膜作爲儲存電容’可使主動陣列液晶顯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝----„----訂·--------線〈 經濟部智慧財產局員工消費合作社印製 459275 A7 ____B7 五、發明說明（35) 不裝置之影像顯耶區的孔率增加。 較佳的是將遮蔽薄膜5 6 5設成浮接的狀態或成爲固 定的電位，最好是成爲供同的電位（資料影像訊號的中間 電位）。 在前述的步驟中，形成其上具有像素T F T及像素電 極之主動陣列基底。 接著，將描述由主動陣列基底（第一基底）形成主動 陣列形液晶顯示器的步驟。首先，在像素T F T之第一基 底上形成對齊薄膜5 7 3，並形成像素電極。在相對的基 底5 7 4上形成透明導電薄膜5 7 5及對齊薄膜5 7 6。 可將濾色器或遮蔽薄膜形成在第二基地上'。在此實施例中 >使用聚亞硫酸薄膜作爲對齊薄膜。以滾乳塗佈機施加對 齊薄膜5 7 3後，將其於2 0 0°C加熱9 0分鐘。附帶一 提的’較佳的是在形成對齊薄膜5 7 3前洗去以第一基底 。其後’利用滾輪將對齊薄膜的表面摩擦，實施摩擦定向 .處理使得液晶分子以固定的角度定向。（6至1 0。較佳的 是7至8 °) 接著，將感光丙烯酸樹脂（NN700 :由JSR所 製）的間隔材料以9 0 0 r pm旋轉塗覆於對齊薄膜 573上’使其厚度爲4 . 7μπι。其後，利用加熱板以 8 0°C加熱3分鐘。加熱後之感光丙烯酸樹脂的厚度成爲 4 - Ο μ m。 將圓柱隔體的圖樣經由光罩以暴於以此方式所形成的 間隔材料層後’便進行顯影。顯影條件爲使用C D - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） !!lllii!lfl[v ·] I 1 I 1 I 1 ·ΙΙΙ1ΙΙΙ — (請先閱讀背面之注意事項再填寫本頁) 459275 A7 B7 五、發明說明（36> 7 0 0 ( Τ Μ Α Η 0 . 14%)的顯影溶液，溶液的溫 度爲1 8 ± 1 ° C ，且顯影時間爲6 0秒。接著，利用淸洗 烤箱進行1分鐘的加熱。 依此方式，圓柱隔體5 6 8形成於第一基底上（圖 8A)。由於圓柱隔體568的形成位置可自由的設計， • 因此可有效地使用影像顯示區。附帶一提的，透過顯影溶 液抬升角成爲4至5°。 圖1 2顯示此實施例的像素結構。如圖1 2所示，在 此實施例中，圓柱隔體6 3位於接觸區6 5上，在該處像 素TFT與像素電極6 2電性接觸。此外，在圖1 2中， 參考標號5 6 5代表遮蔽薄膜，且像素電極6 2經由未顯 示的氧化物5 6 7形成於其上。此時，儲存電容6 4 a至 6 4 c形成在遮蔽薄膜5 6 5，陽極氧化物5 6 7及像素 電極6 2上。藉由此實施例的結構，可塡入形成於接觸部 位的階梯部位（相當於第三內層絕緣薄膜5 6 4的薄膜厚 度），並可防止階梯所造成的液晶分子缺陷。 同樣的，在此實施例的一例中，圓柱隔體形成於 T F T及像素電極的接觸部位。然而，只要圓柱隔，體 5 6 8形成在未作爲影像顯示區的部位，如遮蔽薄膜或源 極導線的部位，則該部位並無特殊的限制。在此實施例中 ，圓柱隔體以每m m 2 —百個隔體規則地配置於像素區中。 ». 圖1 7 A顯示此實施例圓柱隔體的S EM觀察圖像區。圖 1 A爲其外週邊部位的觀察圖像。圖2 A顯示其配置，且 圖2 B及2 C爲圖1 A的S EM觀察圖像，並具有不同的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·-----„----訂---------線(、r <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員i消費合作社印製 459275 五、發明說明（37) 倍率。 此圓柱隔體的形狀具有稍微的錐形部位，頂部具有一 平坦表面，高度Η爲4μπΐ，寬度L 1爲6μπΐ，且曲率半 徑爲1 μ m。圓柱隔體的側邊中心及基底表面之切平面分別 呈8 5及9 5 °，且幾乎垂直。利用此種形狀可減少光的漏 失。 接著將形成像素部位及驅動電路之主動陣列基底利用 習知的室體組裝步驟透，密封材料5 7 9對的基底上。在 此實施例中，利用包含塡充劑5 8 0之密封材料始基底保 持固定的間隔。此外，在此實施例中，由於使用彈性佳的 樹脂隔體5 6 8，因此可吸收接合步驟所施加的壓力。此 外，在此實施例的隔體中，由於元件的接觸面積大於珠狀 隔體的接觸面積，因此不會使過大的壓力施加至特定的部 位上。 其後，將液晶5 7 8注入於兩基底間，並利用密封劑 完全地密封。可使用習知的密封材料。以此方式，完成圖 • 8之主動陣列型液晶顯示器》 經濟部智慧財產局員工消費合作社印製 此外，在圖8中，p通道TFT70 1及η通道 TFT7 0 2及7 0 3开乡成於驅動電路中，且η通道 TF Τ的像素FT7 0 4形成於像素部位。 此外，可實質地改變此程序的步驟。即使採用任一程 序，若最終T F Τ的結構如圖8 Β所示，則主動陣列基底 的功能並未改變，且不會損壞其功能。 通道形成區6 0 1，源極區6 0 2及汲極區6 0 3由 *» 40" (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 459275 五、發明說明（38) (請先閱讀背面之注意事項再填寫本頁) 驅動電路之P通道TFT7 0 1中的P形雜質區所彤成。 濃度lxl 02。至1χ1 〇21原子/cm3的磷存在於源極 區及汲極區的部位。進一步的，在圖7 B程序中，收集有 促媒的區域具有超過5x1 0 18原子/cm3的促媒濃度（ 典型爲1χ1 〇19至5x1 02〇原子/ cm3)。 進一步的，通道形成區6 0 4 ’源極區6 0 5及汲極 區6 0 6形成於η通道TFT7 0 2中，且藉由內插閘極 絕緣薄膜6 0 7而與閘極導線重疊之L D D區形成於通道 區的一側。此處，L ο ν區6 0 7含有2χ1 016至5χ 1019原子/cm3的磷，且完全與閘極導線重疊。 通道形成區6 0 8 ’源極區6 0 9及汲極區6 1 0形 成於η通道TFT703中。LDD區6 1 1及6 1 2形 成於通道形成區的兩側。由於置放有LDD區611及 6 1 2 ，因此在此結構中與閘極導線重疊，而實現藉由內 置絕綠薄膜而與閘極導線重疊之L D D區’與未與閘極導 .線重疊之L D D區。 經濟部智慧財產局員工消費合作社印製 圖9中的剖面圖顯示圖8 Β之TFT7 0 3的放大圖 ，其正由圖7 Β的製程加以製作。如圖所示，L D D區 6 1 1進一步分成Lov區6 1 2 a及Lo f f區 612b。Lov區611a及612a中的磷濃度爲2χ 1016至5χ1013原子/cm3，其含量爲Lo f ί區 611b及612b之1至2倍。 進一步的，通道形成區6 1 3及6 1 4 ’源極區 615 ，汲極區 616，Lof f 區 617 及 620 ’ 及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 459275 at —_ Β7 五、發明說明（39) 含Loff區618及619之η型雜質區（a) 62 1 形成於η通道TFT704中。源極區615 ，汲極區 616各由η型雜質區所形成，且Loi f區617至 6 2 0由η型雜質區所形成。 形成每一像素區的電路或元件結構及驅動電路可依所 * 需的電路規格而最佳化，且在本實施例中可增加半導體裝 置的操作性及其可靠度。尤其，放置於η通道TFT中的 LDD區依照電路的規格而不同，且適當的使用L 〇 v區 .及Loff區，可在同一基底上形成具高操作性並之 T F T，且可抑制熱載體並具低的操作電流。 在主動陣列型基底的例子中，具高操作'性之η通道 T F Τ 7 0 2適於如平移暫存器電路，訊號驅動電路，準 位平移電路及緩衝電路之驅動電路。換句話說，僅在通道 形成區的一側形置放L ο ν區，則可形成能減少阻質成分 的結構，而能抑制熱載體。如此，在上述的電路群中，源 極區及汲極區並未改變，且載體的移動方向並未改變。然 而，若需要的，L ο ν區可放置於通道形成區的兩側。 進一步的，η通道形成區7 0 3適於取樣電路1其可 抑制載體的抑制並降低操作電流。換句話說，可藉由放置 L ◦ ν區來抑制熱載體。進一步的，將取樣電路之源極與 汲極的功能反向，並使載體的移動方向變換1 8 0°:因而 必須使用相對於閘極導線呈線性對稱的構造。因此依情況 可僅形成L ο ν區。 進一步的，η通道T F Τ 7 0 4適用於像素區獲取樣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) 裝
n n n n^OJ I u I 1 I 經濟部智慧財產局員工消費合作社印製 …4592 7 5 A7 ________ B7 五、發明說明（40) 電路’其具有低的操作電流。亦即，不使用會增加關閉電 流値的L 〇 v區，僅使用L 〇 f f區，因此可實現低的操 作電流。進一步的，利用濃度低於驅動電路的區域作爲 L D D區，雖然電流値僅會稍稍降低，但是使電流値完整 降低的方法。此外，η型雜質區（a ) 6 2 1在低關閉電 •流上的效應極明顯。 進一步的，η通道TFT702之Lov區607的 長度可介於0 . 2μιη至1 . 5μιη。再者η通道TFT 70 3之Lov區6 1 1 a及6 1 2 a的長度可介於 0 · Ιμιη至 3 . Ομιη，典型的是 〇 . 2μιη至 1 . 5 μιη，且Loff區611a及612b的’長度可介於 1 ·〇μιη至3 . 5μιη，典型的是1 . 5μιη至2 . 0 μιη。且像素TFT704之Lo f f區6 17至620的 長度可介於0 . 5μπΐ至3 . 5μπΐ，典型的是2 . Ομπί 至 2 . 5 μ m。 圖1 0爲上述陣列型液晶顯示器的理想結構。主動陣 列型基底包括像素部位8 0 2，基底側·的驅動電路8 0 3 ，及形成於玻璃基底8 0 1之源極側上的驅動電路8 0 4 。像素部位中的像素TFT8 0 5爲η通道TFT，並與 像素電極8 0 6與儲存電容8 0 7連接（對應至圖8A之 儲存電容）。 周邊的驅動電路是以C OMS電路爲基礎而加以形成 。閘極側的驅動電路8 0 3及源極側的驅動電路8 0 4經 由閘極導線8 0 8與源極導線8 0 9連接至像素部位 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) * ---- L---—訂, 4592 7 5 A7 _________B7___ 五、發明說明（41) 802。與FPC810連接之外部輸入/輸出端子 8 1 1具有傳輸訊號至驅動電路的輸入/輸出導線8 1 2 {請先閱讀背面之注意事項再填寫本頁) 及8 1 3。參考標號8 1 4表示反向的基底（第二基底） 〇 雖然圖10的半導體裝置是指主動陣列型液晶顯示器 ，如圖1 0黏著有F P C的液晶面板一般稱爲液晶模組。 因而，本實施例中的主動陣列型液晶顯示器液稱爲液晶模 圖1 1顯示上述液晶顯示裝置的一例。本實施例的液 晶顯示裝置包括源極驅動電路9 0 1，閘極側驅動電路（ A) 9 07，閘極側驅動電路（B) 9 1'1 ，預充電電路 9 1 2及像素區9 0 6。在說明書中，驅動電路包括源極 側驅動電路及閘極側驅動電路。 源極側驅動電路9 0 1具有平移暫存器電路9 0 2， 位準平移器電路9 0 3，緩衝電路9 0 4，及取樣電路 9 0 5。進一步的，閘極側驅動電路（A) 9 0 7具有平 移暫存器電路9 0 8，位準平移器電路9 〇 9及緩衝電路 9 1 0。閘極側驅動電路（B ) 9 1 1具有類似的結構。 經濟部智慧財產局員工消費合作社印製 平移暫存器電路9 0 2及9 0 8的驅動電壓在5至 16伏爲高電壓（典型値爲1〇伏），且圖8B中的結構 9 0 2適於用於CMOS電路中的η通道TFT。 進一步的，位準平移器電路903，909，緩衝電 路9 0 4，9 1 0在1 4至1 6伏爲高電壓，但類似於平 移暫存器電路，圖8 B中包括η通道TFT7 〇 2之 ^44 : 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 5 9 2 7 5 a7 ____B7______ 五、發明說明（42) CM〇 S電路爲適當的電路。在每一電路中利用多閘極結 構，如雙閘極或三閘及結構作爲閘極導線可有效的增加穩 定性。 再者，取樣電路9 0 5具有1 4至1 5伏的驅動電壓 ，但源極及汲極反向，並需減低關閉電流値，因此圖8 B * 中包括η通道TFT70 3之CMOS電路爲適當的電路 。圖8 B僅顯示η通道TFT，但形成取樣電路時同時結 合η通道TFT及p通道TFT。 進一步的’像素區9 0 6具有1 4至1 6伏的驅動電 壓，但需將關閉電流降低’甚至低於取樣電路9 0 5之電 壓。因此，較佳的是使用未具有使關閉電 '流增加之L 〇 v 區的結構，且較佳的是使用圖8 B中的η通道TFT作爲 像素T F T。 實施例2 在此實施例中，將參考圖1 3 A及1 3 B描述圓柱隔 體不位於密封區並強化機械強度的例子。此實施例顯示圖 8 B中實施例1未顯示的部位。因此圖對應至圖8 B之實 施例1的部位，並部份以相同的參考標號表示。附帶一提 的，不同於實施例1之處僅在於密封材料1 〇 〇 〇中未顯 示塡充劑。 圖1 3 A爲外部終端連接部位的上視圖，且圖1 3 B 外部終端連接部位的剖面圖。此外，顯示上視圖中沿著剖 面線d — d ’的結構。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先間讀背面之注意事項再填寫本頁) 裝-----·! 訂---------, 4 5 9 2 7 5 a? ----------—_B7 五、發明說明（43) 在圖1 3A及1 3 B中，參考標號1 ◦ 〇 1代表圓柱 隔體，1 0 0 2代表外部端子連接部位；代表 (請先閲讀背面之注意事項再填寫本頁) IT ◦薄膜；1〇〇4代表電隔體；1〇〇5代表黏著劑 ;1006 代表 FPc。 連接於FP C 1 〇 0 6之外部端子連接部位1 〇 ◦ 2 自p通到TFT7 0 1之源極延伸。 在此實施例中’圓柱隔體1 〇 〇 1形成於密封區間， 其中具有密封材料1 〇 〇 〇及相對基底5 7 4的端點部位 。此圓柱隔體1 0 0 1位於拉出的導線間，且具有強化的 機械強度。此外，此圓柱隔體1 〇 〇 1可有效的在相對基 底的剪切步驟中，避免剪切缺陷。附帶一瘥的，p通道 T F T 7 0 1源極間的導線及外部端子連接部位稱爲拉出 的導線。 圓柱隔體可同實施例1之接觸點，形成於相同的步驟 中。 經濟部智慧財產局員工消費合作社印製 I T ◦薄膜1 0 〇 3在像素電極的同一步驟中形成於 外部端子連接部位1 0 0 2上，並彤成與F P C優良的接 觸。附帶一提的，導電隔體’如混合有黏著劑1 0 〇 5之 金膏以及FPC1006藉由挾持連接至IT◦薄膜。 〔實施例3〕 在此實施例中，將描述利用以下的方法形成隔體的例 子（圖1 4A至1 4 E顯示簡化的步驟’圖1 5爲流程圖 )。在此實施例中，步驟的程序與實施例1不同，且在形 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公楚） -46 - Ψ' ΤΆ59 2 '( 5 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（44) 成對齊薄膜前形成圓柱隔體。 首先將參考圖1 4 A至1 4 E簡單地進行說明。先在 第一基底1100 (圖14A)上形成隔體層11〇1。 接著’類似於實施例1 ，進行曝光及顯影，以形成圓柱隔 體1102(圖14B)。接著，形成覆於圓柱隔體 1102上的對齊薄膜1003 (圖14C)，接著，將 形成有對齊薄膜1 0 0 5及密封材料1 1 〇 6之第二基底 1104與第一基底1100接合（圖14D)。隨後， 將第一基底與第二基底切成適當的形狀，並注入液晶層 1107及密封，而完成液晶面板（圖14E)。 詳述如下。 ' 首先，類似於第1實施例，形成主動陣列基底。使用 相同的步驟直到形成像素電極5 6 9及5 7 0的步驟•接 著，利用相同於第1實施例的程序及條件.（薄膜形成條件 ，曝光，顯影，烘烤條件），將圓柱隔體1201形成在 第一基底上。 接著，形成對齊薄膜1 2 0 2以覆於圓柱隔體上（圖 1 6 A) »其後實施摩擦程序。其後，除了形成液晶顯示 器的步驟外，其他步驟皆與第1實施例相同。 圖1 7 B顯示此實施例圓柱隔體之S EM觀察圖。 此圓柱隔體的形狀具有稍微的錐形部位，頂部具有一 平坦表面，寬度L 1爲7至8μιη，且曲率半徑爲2μπι。 圓柱隔體之側邊中心表面的切平面與基底間的角度呈6 8。 ，在此實施例中，寬度L 1値包括對齊薄膜的厚度。在此 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 訂---------錢 A7 B7 ^ 459275 五、發明說明（4s) 實施例中，當寬度間的關係爲1 s L 2 / L 1 s 2 . 5時， 可減少光的漏失，因此較爲理想。 在實施例1中，顯影溶液使最終抬起角呈4。至5。。 在此實施例中，於形成圓柱隔體後，抬起角將呈6。至 1 ◦ °，較佳的是7 °至8 °，因此可形成優良的液晶方位。 附帶一提的，此實施例可結合實施例2。 〔實施例4〕 在此實施例中，如圖1 8 A所示，將描述圓柱隔體以 等間隔形成於基底上。 在圖1 8A中，參考標號1 3 0 0代赛密封材料； 1301代表第一基底；1302代表像素區；1303 代表閘極側驅動電路；1 3 0 4代表源極側驅動電路； 1 3 0 5代表訊號分割電路；1 3 0 6代表外部連接端子 〇 在此實施例中，圓柱隔體1 3 0 7位於像素區及源極 側驅動電路間，圓柱隔體1 3 0 9位於外部連接端子處； 圓柱隔體1 3 1 0位於像素區*圓柱隔體1 3 1 1位於閘 極側驅動電路且圓柱隔體1 3 1 2位於密封區。圓柱隔體 分別具有藉微影法所形成的等間隔。藉由等間隔的圓柱隔 體，可維持均勻的基地間隔。此外，藉由在密封區提洪圓 柱隔體1 3 1 2，可不使用塡充劑。此外，藉由在外部連 接端子處提供圓柱隔體1 3 0 9，可強化連接部位的機械 強度。附帶一提的*前述個別的圓柱隔體可利用實施例1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） fill — ^)· ---i l· 1 I I I I------ ./. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 459275 A7 B7 五、發明說明（46) 及實施例3的方法來製作。 圖1 8B顯示圖1 8A點線1 3 2 2的剖面圖。其中 使用相同於圖1 8A的參考標號。在圖1 8A中’參考標 號1314代表CMOS電路，1318代表像素電極’ 1318b代表IT◦薄膜。ITO薄膜1318b可連 * 接如FPC的外部連接端子。此外，參考標號1 3 19表 示液晶材料，且1 3 2 0代表相對的電極。 圖1 9 A至1 9 C顯示其他形式的隔體配置。圖 1 9 A顯示隔體均勻形成於密封區內的例子。圖1 9 B顯 示隔體未提供於像素區，但圓柱隔體1 4 1 〇形成於密封 區，且圓柱隔體1 4 0 9形成於外部連接端子的例子。圖 1 9 C顯示圓柱隔體1 4 1 1及1 4 1 2形成於密封區以 外的例子。附帶一提，可利用實施例1及實施例3的方法 製作上述的隔體。 此外，實施例可自由的結合實施例1及實施例3。 〔實施例5〕 在此實施例中，製作不同於實施例1之主動陣列形基 底。在T F T製程中使用相同於日本專利申請第 Heill-104646 號。 可使用低鹼玻璃基底或石英基底作爲基底1 5 0 1。 在基底1 5 0 1形成TFT的表面上，形成如氧化砂薄膜 ，氮化矽薄膜，但氧化矽薄膜的基本薄膜1 5 〇 2，以防 止雜質從基底1 5 0 1擴散。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -----..------------- 經濟部智慧財產局員工消費合作社印製 459275 a? __ B7 五、發明說明（47) 接著’利用電漿CVD或濺鍍形成具有厚度2 0至 1 5 0 nm (較佳的是3 0至8 0 nui)非結晶薄膜的半 導體薄膜。在此實施例中，利用電漿C VD形成厚度爲 5 5 n m之非結晶矽薄膜。接著，利用習知的結晶技術， 自非結晶薄膜形成結晶薄膜例如，可施加雷射結晶法或 加熱結晶法，然而，此處依據日本專利申請第H e i 7 — 1 3 Ο 6 5 2號，利用促媒結晶法來形成結晶矽薄膜。 接著，將結晶矽薄膜分成島區，藉此形成島區半導體 薄膜。其後，利用CVD或濺鍍形成厚度5 0至1 0 0 nm的氧化矽薄膜。隨後，在形成有η型TF. Τ薄膜之島 區半導體薄膜上形成光罩，加入1x1 0 16’至5χ1 017原 子/ c m3的硼元素以形成雜質元素ρ型導體，以控制臨界 電壓。接著，爲了形成驅動電路之η通道TF T的LDD 區，將加入雜質元素的η型導體加至島區半導體薄膜中。 依此，可先形成光罩。接著，利用氫氟酸移去光罩層，並 活化加入之雜質元素。可利用雷射活化法，在5 0 0至 6 0 0 ° C的氮氣中加熱1至4小時以進行活化。 接著，利用CVD或濺鍍形成包括厚1 〇至1 5〇 nm矽的絕緣薄膜。接著，將包含導電金屬鉅薄膜及包含 金屬薄膜的導電層（B)疊合》導電層（B)可由下述的 元素，鉬，鈦，鉬，鎢，或上述金屬合金所形成，而導電 層（A)包括厚度3 0 nm之氮化鈦，氮化鎢，氮化錫薄 膜，且導電層（B)使用厚3 5 0 nm的鉬薄膜，兩者皆 由濺鍍法所形成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •------------i 1--rm ^---------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 459275 五、發明說明（48) 接著，形成光罩，並同時蝕刻導電層（Α) ’導電層 (B )以彤成閘極1 5 2 8至1 5 3 1及電容導線 1 5 3 2。 隨後，爲了在驅動電路中形成P通道TFT的汲極區 ，實施加入P型雜質的步驟。此處，將閘極1 5 2 8作爲 ‘光罩，雜質區以自我對齊的方式形成。在此情形中’將形 成η通道T F T之區域先以光罩覆蓋。 接著，在m通道T F Τ中，形成作爲源極區或汲極區 的雜質區。 隨後，實施在像素陣列電路中加入η型雜質以形成η 通道TFT之LDD區。其後，爲了活化ϋ質元素，利用 氮氣的火爐退火實施活化程序。利用此活化處理，可自η 通道及Ρ通道T F Τ通道形成區中收集促媒元素。在此熱 處理中，氮化金屬層形成於閘極導線1 5 2 8 ，1 5 3 1 及電容導線1 5 3 2的表面，電容導線1 5 3 2存在於雜 質區上，並間置有閘極絕緣薄膜1 5 2 0。進一步的，實 施島半導體薄膜的氫化程序。 在完成活化及氫化步驟後，形成閘極導線1 5 4 7 * 1548及電容導線1549。 第一內層絕緣薄膜1 5 5 0以厚度爲5 0 0至 1 5 0 0 n m .的氧化矽或氮氧化砂薄膜所形成，並形成達 源極區或汲極區的接觸孔。並形成源極導線1 5 5 1至 1554及汲極導線1555至1 558。接著，形成厚 度爲50至5〇〇nm (較佳的是1 〇〇至300nm) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 一裝 l·----訂---------線、， 經濟部智慧財產局員工消費合作社印製 459275 經濟部智慧財產局貝工消費合作社印製 五、發明說明（49) 的氮化矽，氧化矽或氮氧化矽薄膜以作爲被動薄膜 1 5 5 9° 其後，形成包括有機樹脂，厚度爲1 · 0至1 . 5μιη 的第二內層絕緣薄膜1 5 6 0。接著，在第二內層絕緣薄 膜1 5 6 0中形成汲極區1 5 2 6，並形成像素電極 * 1 5 6 1及1 5 6 2。當形成透明式液晶顯示器時，像素 電極可利用透明導電薄膜來形成，且當製作反射形液顯示 器時，可由金屬薄膜彤成像素電極。 接著，形成圓柱隔體1 6 0 7。由於形成圓柱隔體的 步驟相同於實施例3，因此省略其說明。接著，類似於實 施例3，形成覆蓋圓柱隔體1 6 0 7的對齊薄膜1 6 0 1 。在形成對齊薄膜後，實施摩擦程序以使液晶分子具有固 定的抬起角（6 °至1 0 °，較佳的是7。至8 °)。在相對基 底的相對側形成遮光薄膜1 6 0 3，透明導電薄膜， 1604及對齊薄膜1605。形成有像素陣列電路及 CMO S電路之主動陣列基底以習知的室體組裝方式接合 於相對的基底上。其後，將液晶1 6 0 6注入於基底間， 並利用密封劑完成密封程序。可利用習知的液晶材料。依 此，便完成圖2 0中的主動陣列形液晶顯示器。 在圖20中，ρ通道TFT，第一η通道 TF 丁 1702，及第二η通道TFT1703形成於驅 動電路中，且像素TFT 1 7 0 4及儲存電容形成於顯示 區中。 附帶一提，此實施例可自由第結合實施例1及實施例 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 2耵公釐〉 (請先閱讀背面之注意事項再填窝本頁) .袭
-u D * K H 線ry 經濟部智慧財產局員工消費合作社印製 4592 7 5 A7 _______B7-------- 五、發明說明（50) 2。 〔實施例6〕 在此實施例中，將描述利用不同TF T來製液^顯 示器的例子。 在上述的實施例中雖然是使用上閘極型T F T ’在此 實施例中利用底閘極型T F Τ來製作第一基底° 在圖2 1中，參考標號1 8 4 1代*cM〇 路’ 1 8 1 5代表η通道TFT，1 8 1 6代表像素電極’ 1817代表內層絕緣薄膜，1818a代表像素18極’ .1818b代表ITO薄膜。ITO薄膜、1 818b可連 接如F P C的外部連接端子。此外，參考標號1 8 1 9表 示液晶材料，且1 8 2 0代表相對的電極。此外1 8 0 1 代表第一基底，1 8 0 8代表密封區，1 8 2 1代表第二 基底。1 8 2 2代表黏著劑。 此外，在此實施例中， 圓柱隔體1 8 0 7位於像素區及源極側驅動電路.間’ 圓柱隔體1 8 0 9位於外部連接端子處：圓柱隔體 1 8 1 0位於像素區，圓柱隔體1 8 1 1位於閘極側驅動 電路且圓柱隔體1 8 1 2位於密封區。圓柱隔體分別具有 藉微影法所形成的等間隔。藉由等間隔的圓柱隔體’可維 持均勻的基地間_隔。此外，藉由在密封區提供圓柱隔體 1 8 1 2，可不使用塡充劑。此外，藉由在外部連接端子 處提供圓柱隔體1 8 0 9，可強化連接部位的機械強度。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 〈請先閱讀背面之达意事項再填寫本頁} -Λ J 裝-----r ---訂---------^]/γ · ；459275 at _B7 五、發明說明（51) 附帶一提的，前述個別的圓柱隔體可利用實施例1及實施 例3的方法來製作。
附帶一提的，可利用習知的技術來製造上述的T F T 〇 此外，此實施例可自由第結合實施例1及實施例3。 〔實施例7〕 在此實施例中，將參考圖2 2A及2 2 B描述施加至 具液接觸板之液晶顯示器的圓柱隔體。 圖2 2A爲具有接觸板3 0 0 2之可攜式中端裝置的 外觀及剖面圖。 圖22A中，3001代表數位相機，3002代表 接觸板，3 0 0 3代表液晶面板，3 0 0 4代表L E D背 光板，3100代表光發射元件，且3002代表光接收 元件。 在具有此接觸板的顯示裝置中，當指尖或筆尖接觸到 接觸板3 0 0 2的表面時，來自發光元件3 1 0 0之光徑” a，，的部分被遮斷，且光徑” b ”的部分通過。由於光接收元 件3 2 0 0對應至具光路徑”a ”的發光元件，因此中斷的 部份未接收光量，因而接觸板可接收暫時的電位改變。 在此實施例中，本發明的圓柱隔體3 0 0 5用於液晶 顯示面板3 0 0 3中。利用實施例1及實施例3的方法製 造圓柱隔體。藉此，強化機械強度’而製作出更耐用的面 板。此外，藉由本發明的圓柱隔體，很難因外在的壓力而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-----r---訂--------- 經濟部智慧財產局員工消費合作社印製 A7 經濟部智慧財產局員工消費合作社印製 t ί* 4 5 9 2 7 5 _____B7__五、發明說明（52) 始基底間隔產生變化，因此不易使顯示的影像退化。 附帶一提的，在此實施例中，使甩利用L E D被光的 透明型LDC。然而，亦可使用無被光的反射型LCD 9 此外，L CD面板可依據外部光量自動變換成反射型或透 光型。 圖2 2 B顯示具接觸面板之可攜式資訊終端裝置的外 部圖及剖面圖。 在圖22B中，3120代表接觸板，3103代表 液晶面板，3 1 0 4爲背光板，3 1 0 5爲輸入筆。 在具有此接觸板的顯示裝置中，可在接觸板3 1 2 0 的表面上提供壓感型或電容型的偵測元件。'當輸入筆 3 1 0 5與其接觸時 > 偵測元件可偵測暫時的電壓變化。 在此實施例中，本發明的圓柱隔體3 1 0 6用於液晶 顯示板3103中。利用實施例1及實施例3的方法來製 作圓柱隔體。藉此，強化機械強度。此外，藉由本發明的 .圓柱隔體，基底間隔不易受外部的壓力而變化，因此顯示 的影像不致變形。由於具有壓感型或電容型偵測元件的接 觸板3102直接與LCD面板3103接觸，因此 L CD面板3 1 0 3可輕易地接收來自外部的壓力8 附帶一提的，本實施例的結構可自由地結合實施例1 至6。 〔實施例8〕 以下描述將本發明應用至形成於矽基底之反射型液晶 (請先閱讀背面之注意事項再填寫本頁) 裝 l·---訂----- 4J.1. 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 459275 五、發明說明（53) 顯示裝置。直接將η型雜質及p型雜質加入矽基底可直接 形成T F Τ結構，而非如實施例1加入包括結晶矽薄膜的 活化層。進一步的，由於形成反射型，因此可使用高反射 性的金屬薄膜（如鋁，銀或其合金）等作爲像素電極。 可自由地結合本發明之實施例1至7 = 〔實施例9〕 本發明亦可應用至將內層絕緣薄膜形成於習知 MO S F Ε Τ並於其上形成TF Τ的情形。亦即，可實現 三維結構的半導體裝置。進一步的，可利用SO I基底作 爲 SIM〇X，Smart-Cut ( SOITEC INC ，註冊’商標），ELTRAN (CANON INC的註冊商標）等。 可自由地結合本實施例與實施例1至8的任一結構。 〔實施例1 0〕 可將本發明應用至主動陣列EL(電子照射）顯示裝 置。其例顯示於圖23中。 圖2 3爲主動陣列E L顯示裝置的電路圖。參考標號 1 1代表像素區；X —方向的驅動電路1 2及Y方向的驅 動電路1 3配置於周邊部位。顯示區1 1的每一部位包括 開關T F Τ 1 4，儲存電容1 5，電流控制T F Τ 1 6， 有機EL元件17，X —方向訊號線18a (或18b) 方向訊號線19a (或19b或19c)連接至開關 TFT 1 4。電源線2 0 a及2 0 b連接至電流控制 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---- l·---訂--------- 經濟部智慧財產局員工消費合作社印製 A7 經濟部智慧財產局員工消費合作社印製 459275 ________B7 五、發明說明（54) T F Τ 1 6。 在本發明之主動陣列EL顯示裝置中，結合圖88之 p通道TFT7Q1，n通道TFT7Q2WQ3來形 成X-方向的驅動電路12及了方向的驅動電路13。開 關TFT14及電流控制TFT16由n通道 TFT704所形成。 〔實施例1 1〕 依據本發明可在液晶顯示裝置中使用不同的液晶材料 。以下爲材料例：ΤΝ液晶；PDLC (聚合物擴散型液 晶）；FL〇(鐵電液晶）；AFLC (抗鐵電液晶）； 及FLC及AFLC的混合物。 例如’液晶材料掲露於：F u r u e，Η ·等人，，具快速響應 時間及高灰階反差之單穩FLCD的特性及驅動圖”，SId，1 9989 ;Y〇shida，T _ ，等人”具寬視角及快速反應時間之全彩無 臨界之抗鐵電型LCD”，S I D9 7文摘1 841 ， 1997;及美國專利第5594469號。 尤其’當使用無臨界値的抗鐵電液晶時，由於液晶的 操作電壓降至±2 . 5V，因此5至8V的電壓便足夠。亦 即，可以相同的電壓源驅動驅動電路及像素陣列電路，因 而可全面地降低液晶顯示裝置的電源消耗。 進一步的，在這些無臨界抗鐵電L CD的例子中，部 分顯示出V型的光電反應特性，甚至發現具將近±2 . 之驅動電壓。 私紙張尺度適用中國國家標準（CNS)A4規格（2W X 297公釐）
V {請先閱讀背面之注杳P事項再填寫本頁)
^-51 經濟部智慧財產局員工消費合作社印製 ί 459275 Α7 _ Β7 五、發明說明（5δ) 圖2 4顯示具V型光電反應之無臨界抗鐵電混合液晶 的透光性及電壓間的關係。圖2 4的垂直軸代表透光率， 水平軸代表施加的電壓。入射側之偏極板的透光軸設成與 液晶顯示器之摩擦方向一致，且幾乎與無臨界抗鐵電混合 液晶之s m e c t i c層平行。進一步的，離開側之偏極 板的透光軸幾乎與入射側偏極板之透光軸垂直。 進一步的，鐵電液晶及抗鐵電液晶的優點在於相較於 Τ Ν液晶具有高的反應速度。由於可實現極快的T F Τ操 作，因此可實現具快速影像反應的液晶顯示裝置。 當然，本發明之液晶顯示裝置可有效的應用至電子裝 置的顯示器上，如個人電腦。 ' 本實施例可自由地與實施例1至10中的任一項結合 〔實施例1 2〕 利用發明的TFT可用於多種光電裝置中。亦即，本 發明可實施於所有包括光電顯示器的光電裝置中。 以下爲電子裝置的例子：攝影機：數位相機；頭戴顯 示器；穿戴型顯示器；汽車導航系統；個人電腦；可攜式 終端（如可攜式電腦，手機及電子記事簿）。某些例子顯 示於圖25A至25F。 圖25A爲個人電腦，包括：主體2001;影像輸 入區2002;顯示區2003;鍵盤2004。本發明 可應用於影像輸入區2 0 0 2 ’顯不區2 0 0 3及其他的 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----------------Λ) Μ-----r---訂---------線-------------------I — 4 5 9 2 7 5 a? _ B7 五、發明說明（56) 驅動電路。 圖25B爲攝影機，包括；主體21〇1;顯示區 2 102;聲音輸入區2 103;操開關2 104;電 池2 1 0 5，及影像接收區2 1 0 6。本發明可應用於顯 示區2 1 〇 2 ’及聲音輸入區2 1 0 3 ，其他的驅動電路 〇 圖25C爲可攜式電腦，其包括：主體2201;攝 影區2 2 ◦ 2 ;影像接收區2 2 0 3 ;操作開關2 2 0 4 :顯示區2 2 0 5。本發明可應用於顯示區2 2 0 5及其 他的驅動電路》 圖25D爲凸眼式顯示器，包括：主301;顯 示區2302及臂區2303 »本發明可應用於顯示區 2 3 0 2及其他的驅動電路。 圖2 5 E爲使用記錄媒體的播放器，包括主體 2401.;顯示區2402;揚聲區2403:記錄媒體 .2 4 0 4，及操作開關2 4 0 5。在此D V D及C D裝置 中可進行音樂鑑賞，影片鑑賞，遊戲甚至上網等。本發明 可應用於顯示區2 4 0 2及其他的驅動電路。 圖25F爲數位相機，包括：主體2501;顯示區 2502;顯示搜尋區2503;操作開關2504;及 影像接收區2 5 0 5。本發明可應用於顯示區2 5 0 2及 其他的驅動電路。 如上所述，本發明之陣列型液晶顯示器的應用相當廣 ，可應用於不同領域的電子裝置中。進一步‘的’可結合實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-----Γ---訂---------線^y . 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 9 2 7 5 a7 _____B7_____ 五、發明說明（57) 施例1至9及11來實現本發明的電子應用》 〔實施例1 3〕 以本發明所形成的T F T可用於不同的光電裝置中。 亦即，本發明可應用至包含光電顯示器的所有電子裝置中 〇 投影器爲此種電子裝置。且圖2 6 A至2 6 D顯示其 例子。 圖2 6A爲前式投影器，包括顯示區2 6 0 1及螢幕 區2 6 0 2。本發明可應用至顯示區2 6 0 1或其他的驅 動電路。 ’ 圖26B爲後式投影器，包括主體2701;顯示區 2702，鏡片2703;及螢幕區2407〇本發明可 應用至顯示區2 7 0 2或其他的驅動電路。 圖26C爲圖26A及26B之顯示區2601及 .2 702的結構=顯示區26〇1及2702包括：光源 系統2801;反射鏡2808;像差平板2809;及 投射光學系統2 8 1 0。投射光學系統2 8 1 〇包括具投 射鏡的光學系統。雖然本發明顯示3平板的例子，但並不 限於三平板的例子，如單板型爲適當的結構β進―步的， 操作者可適當地在圖2 6 C光學系統的箭頭方向，設置光 學鏡’具偏光功能的薄膜，調整像差的薄膜，丨R薄膜等 〇 圖2 6D顯示圖2 6 C之光學光源系統2 8 〇的結 (請先閱讀背面之注意事項再填寫本頁)
裝----l·---訂 ---- I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） "00 - ! r 459275 at _____B7 五、發明說明（58) 構》在本實施例中，光學光源系統2 8 Ο 1包括：反射器 2811;光源2812;鏡片陣列2813及2814 ;偏光轉換元件2815;及聚焦鏡2816。圖26D 中的光學光源系統僅提供爲例子，並無任何限制。例如， 操作者可適當地在光學光源系統中設置光學鏡，具偏光功 * 能的薄膜，調整像差的薄膜，I R薄膜等。如上所述，如 上所述，本發明之陣列型液晶顯示器的應用相當廣，可應 用於不同領域的電子裝置中。進一步的’可結合實施例1 至9及11來實現本發明的電子應用。 利用本發明的圓柱隔體可不需粒狀隔體，提供高品質 的液晶顯示器，並依據液晶使用的範圍及_動方法而自由 的加以設計。 此外，利用本發明的圓柱隔體，可避免液晶中的缺陷 . · ·- 〇 " 再者，利用本發明的圓柱隔體，可降低施加於元件上 .的負載，並可避免因元件損壞所造成的低良率及低可靠性 。如此，可提昇具液晶顯示裝置之光電裝置的操作性及可 (諳先閱讀背面之注意事項再填寫本頁) .裝-----·1--訂··------- 線、， 性 靠 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. ABCD I 459275 六、申請專利範園 1 , 一種半導體裝置，包括： 第一基底； (請先閱讀背面之注意事項再谢寫本頁) 第二基底，及 多個圓柱狀分布於第一基底及第二基底間的隔體，其 在第一基底及第二基底間維持一定的間隔。 2 . —種半導體裝置，包括： 第一基底； 第二基底，及 多個分布於第一基底及第二基底間的圓柱狀隔體，其 中每一該圓柱狀隔體的曲率半徑R小於等於2 μία，或小於 等於1 μ m。 3 ,如申請專利範圍第1或第2項之半導體裝置，其 中每一該圚柱隔體的高度Η爲0 . 5至1 Ομιη。 4.如申請專利範圍第1或第2項之半導體裝置，其 中每一該圓柱隔體的高度Η爲1 . 2至5μπι。 5 .如申請專利範圍第1或第2項之半導體裝置，其 中每一該圓柱隔體的寬度L 1小於等於2 ΟμίΏ。 經濟部智慧財產局員工消費合作社印製 6. 如申請專利範圍第1或第2項之半導體裝置，其 中每一該圓柱隔體的寬度L 1小於等於7μιη。 7. 如申請專利範圍第1或第2項之半導體裝置，其 中每一該·圓桂隔體一側中心之切平面與基底平面間的夾角 爲 6 5 °至 1 5 ° - 8. 如申請專利範圍第1或第2項之半導體裝置，其 中每一該圓柱隔體的頂端包括一平面。 本紙浪尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） -62- » 459275 A8CD 經濟部智慧財是局員工消費合作社印製 六、申請專利範圍 9. 如申請專利範圍第1或第2項之半導體裝置’其 中每一該圓柱隔體的剖面形狀呈圓形’橢圓形，三角形’ 四方形，或多角形。 10. 如申請專利範圍第1或第2項之半導體裝置， 其中每一該圓柱隔體由絕緣材料所構成。 11. 如申請專利範圍第1或第2項之半導體裝置’ 其中每一該圓柱隔體形成於薄膜電阻與像素電極相互連接 的接觸部位上。 1 2 .如申請專利範圍第1或第2項之半導體裝置’ 其中該圓柱隔體僅形成於密封區。 13. 如申請專利範圍第1或第2項之半導體裝置’ 其中該圓柱隔體形成於密封區與不具元件的驅動電路區。 14. 如申請專利範圍第1或第2項之半導體裝置’ 其中該圓柱隔體形成於密封區及像素區。 15. 如申請專利範圍第1或第2項之半導體裝置’ .其中該圓柱隔體形成於密封區與不具元件之驅動電路區及 像素區。 16. 如申請專利範圍第1或第2項之半導體裝置’ 其中該圓柱隔體彤成於密封區及驅動電路及像素區間的區 域。 1 7_..如.申請專利範圍第1或第2.項之半導體裝置’ 其中該圓柱隔體形成於驅動電路及像素部位間以及該像素 部位。 18.如申請專利範圍第1或第2項之半導體裝置’ (請先閱讀背面之注意事項再^寫本育) :装- 、訂. .坪 本紙張又度適用中國國家標準（CNS ) A4規格（公董） 459275 g D8 六、申請專利範圍 其中該圓柱隔體形成於密封區，形成於不存在驅動電路的 密封區上，及像素部位上。 19.如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於不存在元件的驅動電路區及驅動電 路及像素部位間的區域。 2 0 .如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於密封區，不存在元件的驅動電路區 及驅動電路及像素部位間的區域，及該像素部位上。 21.如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於密封區及像素部位間。 2 2 .如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於密封區及驅動電路間。 2 3 .如申請專利範圍第1或第.2項之半導體裝置， 其中該圓柱隔體形成於密封區及該基底部位間。 2 4 .如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於基底的所有部位上。 2 5 .如申請專利範圍第1或第2項之半導體裝置， 其中該圓柱隔體形成於對齊薄膜上，且該液晶的抬起角度 介於4。至5。。 2 6 .如申請專利範圍第1或第2項之半導體裝置， 其中該圓·柱隔體覆有對齊薄膜，且該液晶的抬起角度介於 . ►·· ► · 6 °至 1 0 0。 2 7 ·如申請專利範圍第1或第2項之半導體裝置， 其中該半導體裝置爲主動陣列型液晶顯示器。 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -64 - (請先閱讀背面之注意事項再'填寫本頁) ，-°- >- 經濟部智慧財產局員工消費合作社印製 BS C8 D8 459275 申請專利範圍 28 .如申請專利範圍第1或第2項之半導體裝置， 其中該半導體裝置爲E L顯示裝置，包括位於該第一基底 與該第二基底間的電子照射元件 29.如申請專利範圍第1或第2項之半導體裝置》 其中該半導體裝置包括：攝影機；數位相機；投影機；頭 戴顯示器，·汽車導航系統；個人電腦；及可攜式終端。 3 0 . —種半導體裝置，包括顯示器，顯示器備有第 —基底，第二基底及配置於第一碁底及第二基底間的多個 圓柱隔體，及 具有光電元件的接觸板。 3 1 _ —種半導體裝置，包括顯示器'顯示器備有第 —基底，第二基底及配置於第一基底及第二基底間的多個 圓柱隔體，及 具有壓感式偵測元件的接觸板。 3 2 . —種半導體裝置，包括顯示器，顯示器備有第 一基底，第二基底及配置於第一基底及第二基底間的多個 圓柱隔體，及 具有電容式偵測元件的接觸板。 3 3 . —種半導體裝置的製作方法，包括步驟： 在基底上形成薄膜電晶體； 形成·平的薄膜以覆蓋薄膜電晶體； 在平坦薄膜上形成開口以抵達該薄膜電晶體，並形成 像素電極； 在像素電極上形成對齊薄膜； 背 1¾ 之 注 項 再 馈 寫 W 訂 經濟部智慧时產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） -65- Α8 Β3 CS D8 459275 六、申請專利範圍 進行對齊薄膜的摩擦程序；及 (請先閱讀背面之注意事項再填寫本頁) 在薄膜電晶體連接像素電極之接觸部位上彤成以絕緣 薄膜所製的圓柱隔體。 3 4 . —種半導體裝置的製作方法，包括步驟： 在基底上形成薄膜電晶體： 形成平坦的薄膜以覆蓋薄膜電晶體；在平坦薄膜上彫 成開口以抵達薄膜電晶體，並形成像素電極； 在薄膜電晶體連接像素電極之接觸部位上形成以絕緣 薄膜所製的圓柱隔體； 在像素電極及圓柱隔體上形成對齊薄膜；及 進行對齊薄膜的摩擦程序。 ' 3 5 .如申請專利範圍第3 3或第3 4項之半導體裝 置的製作方法，其中該形成以絕緣薄膜所構成之圓柱隔體 的步驟包括：形成絕緣薄膜的步驟，以及將絕緣薄膜圖案 化以形成圓柱隔體的步驟。 3 6 .如申請專利範圍第3 3或第3 4項之半導體裝 置的製作方法，其中該半導體裝置爲主動陣列型液晶顯示 裝置。 經濟部智慧財產局員工消費合作社印製 3 7 .如申請專利範圍第3 3或第3 4項之半導體裝 置的製作方法，其中該半導體裝置包括：攝影機：數位相 機；投影·機：頭戴顯示器；汽車導航系統；個人電腦：及 可攜式終端》 3 8 .如申請專利範圍第3 3或第3 4項之半導體裝 置的製作方法，其中該半導體裝置爲E L顯示裝置。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公嫠） -66 -
TW089112657A 1999-07-06 2000-06-27 Semiconductor device and method of fabricating the same TW459275B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19110299 1999-07-06

Publications (1)

Publication Number Publication Date
TW459275B true TW459275B (en) 2001-10-11

Family

ID=16268899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112657A TW459275B (en) 1999-07-06 2000-06-27 Semiconductor device and method of fabricating the same

Country Status (4)

Country Link
US (8) US6638781B1 (zh)
JP (22) JP2001075500A (zh)
KR (1) KR100653758B1 (zh)
TW (1) TW459275B (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
JP2002333628A (ja) * 2001-05-07 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、カラーフィルタ基板およびアレイ基板
JP2002357837A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP2002357834A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置及び液晶表示装置の製造方法
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
JP4945036B2 (ja) * 2001-08-31 2012-06-06 オプトレックス株式会社 液晶表示セルの製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP2004061904A (ja) * 2002-07-30 2004-02-26 Sharp Corp カラーフィルタ基板および表示装置
AU2003268640A1 (en) * 2002-10-09 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Production method for light emitting device
KR100460210B1 (ko) * 2002-10-29 2004-12-04 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP4244289B2 (ja) 2002-10-31 2009-03-25 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
TWI362644B (en) 2003-01-16 2012-04-21 Semiconductor Energy Lab Liquid crystal display device and manufacturing method therof
TWI380080B (en) * 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
US7583250B2 (en) 2003-03-12 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
WO2005038518A1 (ja) * 2003-10-16 2005-04-28 Sharp Kabushiki Kaisha スペーサ付き基板、パネル、液晶表示パネル、パネルの製造方法および液晶表示パネルの製造方法
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100705319B1 (ko) * 2004-12-01 2007-04-10 엘지전자 주식회사 유기 전계발광표시소자 및 그 제조방법
US7916263B2 (en) * 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US7563490B2 (en) * 2004-12-06 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100685929B1 (ko) 2004-12-14 2007-02-23 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20060077536A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7969015B2 (en) 2005-06-14 2011-06-28 Cufer Asset Ltd. L.L.C. Inverse chip connector
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
KR101315198B1 (ko) * 2005-09-15 2013-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치의 제조방법
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR100768191B1 (ko) * 2005-11-12 2007-10-17 삼성에스디아이 주식회사 유기 발광 표시 장치의 제조방법 및 유기 발광 표시장치
JP2007147814A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 発光装置およびその製造方法並びに電子機器
US7731377B2 (en) 2006-03-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Backlight device and display device
IL176673A0 (en) * 2006-07-03 2007-07-04 Fermon Israel A variably displayable mobile device keyboard
CN103257491B (zh) * 2006-09-29 2017-04-19 株式会社半导体能源研究所 半导体设备
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
KR100970925B1 (ko) * 2006-12-29 2010-07-20 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101350479B1 (ko) * 2007-02-12 2014-01-16 삼성전자주식회사 Ｄｒｍ 디바이스를 이용하여 ｄｒｍ 기능과 부가 기능을수행하기 위한 방법 및 그 시스템
JP4577318B2 (ja) * 2007-03-02 2010-11-10 セイコーエプソン株式会社 液晶装置の製造方法
US8049851B2 (en) 2007-06-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a liquid crystal display device having a second orientation film surrounding a first orientation film
US8184256B2 (en) 2007-12-28 2012-05-22 Samsung Electronics Co., Ltd. Display panel and method for manufacturing the same
JP5154261B2 (ja) * 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
RU2467367C2 (ru) * 2008-04-14 2012-11-20 Шарп Кабусики Кайся Жидкокристаллическая панель отображения
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20100024751A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR101500425B1 (ko) * 2008-08-27 2015-03-09 삼성디스플레이 주식회사 터치 스크린 표시 장치
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP5202395B2 (ja) * 2009-03-09 2013-06-05 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US8624875B2 (en) * 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
TWI418903B (zh) * 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
JP5740132B2 (ja) 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP2011138804A (ja) * 2009-12-25 2011-07-14 Honda Motor Co Ltd ナノワイヤ太陽電池及びその製造方法
JP5782676B2 (ja) * 2010-03-10 2015-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2011242506A (ja) * 2010-05-17 2011-12-01 Sony Corp 表示装置の製造方法、および表示装置
US20130076996A1 (en) * 2010-06-11 2013-03-28 Sharp Kabushiki Kaisha Integrated touch panel with display device and method of manufacturing the same
JP2012108494A (ja) 2010-10-25 2012-06-07 Semiconductor Energy Lab Co Ltd 表示装置
JP5877992B2 (ja) 2010-10-25 2016-03-08 株式会社半導体エネルギー研究所 表示装置
US8953120B2 (en) 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20130000938A (ko) * 2011-06-24 2013-01-03 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법
KR20130010168A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 사용자 단말기 및 그의 표시 패널
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
JP5631847B2 (ja) * 2011-11-07 2014-11-26 Jx日鉱日石金属株式会社 圧延銅箔
JP5683432B2 (ja) * 2011-11-07 2015-03-11 Jx日鉱日石金属株式会社 圧延銅箔
JP2013104992A (ja) * 2011-11-14 2013-05-30 Seiko Epson Corp 偏光素子、偏光素子の製造方法、プロジェクター、液晶装置、および電子機器
DK2827177T3 (en) * 2012-03-15 2018-02-12 Soken Kagaku Kk ANTI-REFLECTION FILM
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
KR20140055097A (ko) * 2012-10-30 2014-05-09 삼성디스플레이 주식회사 터치 스크린 패널의 제조방법
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
JP2014206596A (ja) * 2013-04-11 2014-10-30 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP6534506B2 (ja) * 2013-07-05 2019-06-26 Hoya株式会社 基板の製造方法、多層反射膜付き基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法、及び基板加工装置
TWI683169B (zh) 2014-07-25 2020-01-21 日商半導體能源研究所股份有限公司 堆疊結構體、輸入／輸出裝置、資訊處理裝置及堆疊結構體的製造方法
JP2016200698A (ja) * 2015-04-09 2016-12-01 Jsr株式会社 液晶表示素子、感放射線性樹脂組成物、層間絶縁膜、層間絶縁膜の製造方法および液晶表示素子の製造方法
JP6483811B2 (ja) * 2015-04-13 2019-03-13 富士フイルム株式会社 透明基材フィルム積層体、タッチパネル用センサーフィルム、タッチパネル、画像表示装置および画像表示装置の視認性改善方法
MX2018012535A (es) * 2016-04-13 2019-02-25 Tactotek Oy Estructura multicapa con electronica multicapa incorporada.
CN108630829B (zh) * 2017-03-17 2019-11-08 京东方科技集团股份有限公司 显示面板的制作方法、显示面板及显示装置
KR102166474B1 (ko) * 2017-06-30 2020-10-16 주식회사 엘지화학 기판
CN112805771B (zh) * 2019-08-01 2023-04-04 京东方科技集团股份有限公司 显示基板及显示装置
CN111290155B (zh) * 2020-03-26 2021-04-27 武汉华星光电技术有限公司 一种彩膜基板、显示面板及电子装置

Family Cites Families (214)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US322698A (en) * 1885-07-21 Feank dibber
US4080038A (en) 1977-04-28 1978-03-21 Bunker Ramo Corporation Non-bulging quick snap-on strain relief adapter
JPS58140609U (ja) 1982-03-18 1983-09-21 株式会社白金製作所 磁力駆動装置
US4555746A (en) 1983-01-12 1985-11-26 Matsushita Electric Industrial Co., Ltd. Organic chip capacitor
JPS61184518A (ja) 1985-02-12 1986-08-18 Semiconductor Energy Lab Co Ltd 液晶表示装置作成方法
JPS61184518U (zh) 1985-05-09 1986-11-18
US4775225A (en) 1985-05-16 1988-10-04 Canon Kabushiki Kaisha Liquid crystal device having pillar spacers with small base periphery width in direction perpendicular to orientation treatment
DE3524086A1 (de) * 1985-07-05 1987-01-08 Vdo Schindling Fluessigkristallzelle
JPH07120730B2 (ja) 1986-01-13 1995-12-20 イビデン 株式会社 電子部品を搭載した樹脂基板
US4653864A (en) * 1986-02-26 1987-03-31 Ovonic Imaging Systems, Inc. Liquid crystal matrix display having improved spacers and method of making same
JPH0659228B2 (ja) 1986-06-10 1994-08-10 協和醗酵工業株式会社 アミノ酸の連続発酵生産方法
US5963288A (en) 1987-08-20 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device having sealant and spacers made from the same material
JPS6350817A (ja) 1986-08-20 1988-03-03 Semiconductor Energy Lab Co Ltd 液晶電気光学装置作製方法
US5379139A (en) 1986-08-20 1995-01-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and method for manufacturing same with spacers formed by photolithography
JPH0618903B2 (ja) 1986-12-25 1994-03-16 東洋紡績株式会社 熱収縮性ポリエステル系フイルム
JPH086053B2 (ja) 1987-04-08 1996-01-24 エスケ−化研株式会社 防藻防カビ塗料組成物
JPH0784267B2 (ja) 1987-04-28 1995-09-13 キヤノン株式会社 給紙装置
JPH0618903Y2 (ja) 1987-04-30 1994-05-18 昌芳 松本 盤状物用手提げ袋
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
DE3732519A1 (de) * 1987-09-26 1989-04-06 Olympia Aeg Anordnung zum eingeben und verarbeiten von zeichen und/oder grafischen mustern
JPH0291616A (ja) * 1988-09-28 1990-03-30 Seiko Epson Corp 液晶表示装置
JPH061213Y2 (ja) 1988-12-28 1994-01-12 株式会社土屋製作所 空気清浄器
JPH088181Y2 (ja) 1989-09-25 1996-03-06 松下電工株式会社 竪樋取付け装置
JPH0651319B2 (ja) 1989-10-20 1994-07-06 凸版印刷株式会社 射出成形ノズル及び射出成形方法
JPH088181B2 (ja) 1990-02-06 1996-01-29 日新電機株式会社 補償リアクトル装置
US5062198A (en) * 1990-05-08 1991-11-05 Keytec, Inc. Method of making a transparent touch screen switch assembly
JPH086053Y2 (ja) 1990-06-29 1996-02-21 カヤバ工業株式会社 ジャカード織機
JPH0493924A (ja) 1990-08-07 1992-03-26 Sony Corp 液晶表示装置
JPH04127128A (ja) 1990-09-18 1992-04-28 Sharp Corp アクティブマトリクス表示装置
TW228633B (zh) 1991-01-17 1994-08-21 Semiconductor Energy Res Co Ltd
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5199128A (en) * 1991-04-03 1993-04-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for cleaning rubber deposits from airport runways and roadways
CA2082136C (en) * 1991-11-08 1998-01-06 Hiroshi Tsujioka Coordinates input device
US5739882A (en) * 1991-11-18 1998-04-14 Semiconductor Energy Laboratory Co., Ltd. LCD polymerized column spacer formed on a modified substrate, from an acrylic resin, on a surface having hydrophilic and hydrophobic portions, or at regular spacings
JPH05158067A (ja) 1991-12-03 1993-06-25 Stanley Electric Co Ltd 液晶表示装置とその製造方法
JPH05158053A (ja) 1991-12-05 1993-06-25 Sharp Corp 液晶表示装置の製造方法
JPH05158052A (ja) * 1991-12-09 1993-06-25 Sharp Corp 液晶表示素子
JPH0618903A (ja) * 1991-12-12 1994-01-28 Hosiden Corp カラー液晶表示素子とその製造方法
JPH05259109A (ja) 1992-03-12 1993-10-08 Sony Corp メタル配線層の形成方法
JPH05281558A (ja) 1992-04-03 1993-10-29 Toshiba Corp 液晶表示素子
JPH05289109A (ja) 1992-04-08 1993-11-05 Sony Corp 液晶表示装置
US5473450A (en) 1992-04-28 1995-12-05 Sharp Kabushiki Kaisha Liquid crystal display device with a polymer between liquid crystal regions
JP3251690B2 (ja) 1992-06-01 2002-01-28 株式会社東芝 液晶表示素子
FR2693005B1 (fr) * 1992-06-26 1995-03-31 Thomson Lcd Disposition d'encapsulation et de passivation de circuit pour écrans plats.
EP0603420B1 (en) 1992-07-15 2001-06-13 Kabushiki Kaisha Toshiba Liquid crystal display
JPH0659228A (ja) 1992-08-12 1994-03-04 Toshiba Corp 液晶表示素子の製造方法
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JPH0651319U (ja) 1992-12-24 1994-07-12 エヌティエヌ株式会社 カーテンウォール用発音防止金具
AU671531B2 (en) * 1993-01-26 1996-08-29 Hughes Aircraft Company Liquid crystal cell with spacers and method of manufacturing same
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06230349A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd カラー液晶表示素子
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN1052110C (zh) 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
JP3210126B2 (ja) * 1993-03-15 2001-09-17 株式会社東芝 液晶表示装置の製造方法
JPH06273735A (ja) 1993-03-18 1994-09-30 Nippon Telegr & Teleph Corp <Ntt> 液晶セル
JP3108571B2 (ja) * 1993-10-27 2000-11-13 シャープ株式会社 液晶表示入出力装置
JP2933816B2 (ja) * 1993-07-15 1999-08-16 シャープ株式会社 液晶表示素子及びその製造方法
JPH07152024A (ja) * 1993-05-17 1995-06-16 Sharp Corp 液晶表示素子
US5539545A (en) * 1993-05-18 1996-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of making LCD in which resin columns are cured and the liquid crystal is reoriented
KR100186886B1 (ko) 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH0784267A (ja) * 1993-09-20 1995-03-31 Matsushita Electric Ind Co Ltd 液晶表示素子及び空間光変調素子
DE69427671T2 (de) * 1993-10-19 2002-05-08 Sharp Kk Flüssigkristallanzeigevorrichtung und ihr Herstellungsverfahren
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5673127A (en) * 1993-12-01 1997-09-30 Matsushita Electric Industrial Co., Ltd. Display panel and display device using a display panel
JP3269734B2 (ja) 1994-06-21 2002-04-02 シャープ株式会社 半導体装置及びその製造方法
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
JPH07181488A (ja) 1993-12-24 1995-07-21 Suzuki Sogyo Co Ltd 液晶表示装置における面状照明装置
JP3109967B2 (ja) 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3192546B2 (ja) 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3421690B2 (ja) * 1994-04-15 2003-06-30 株式会社ジェルテック 液晶表示装置における光錯乱防止構造並びにその製造方法
JPH07333655A (ja) 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型表示装置
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JP3155886B2 (ja) 1994-06-20 2001-04-16 キヤノン株式会社 表示装置及びその製造法
JPH0876129A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd 液晶表示素子およびその製造方法
JP2888177B2 (ja) 1994-09-28 1999-05-10 日本電気株式会社 液晶表示装置
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3894969B2 (ja) 1994-09-30 2007-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3277082B2 (ja) 1994-11-22 2002-04-22 シャープ株式会社 半導体装置およびその製造方法
JP3769317B2 (ja) 1995-01-13 2006-04-26 セイコーエプソン株式会社 液晶表示装置及びその製造方法
JP3491415B2 (ja) * 1995-01-13 2004-01-26 セイコーエプソン株式会社 液晶表示装置の製造方法
TW378276B (en) * 1995-01-13 2000-01-01 Seiko Epson Corp Liquid crystal display device and its fabrication method
JP2694126B2 (ja) 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JPH08234225A (ja) 1995-02-28 1996-09-13 Sony Corp 液晶表示装置
JPH08248427A (ja) 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3678788B2 (ja) 1995-03-16 2005-08-03 富士通株式会社 液晶表示装置
JPH08297286A (ja) * 1995-04-26 1996-11-12 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
US6286359B1 (en) 1995-08-18 2001-09-11 Director-General Of The Agency Of Industrial Science And Technology Method for testing frequency response characteristics of laser displacement/vibration meters
JPH09120062A (ja) 1995-08-18 1997-05-06 Toshiba Electron Eng Corp カラーフィルタ基板及びその製造方法、それを用いた液晶表示素子及びその製造方法
JP2647815B2 (ja) 1995-08-18 1997-08-27 工業技術院長 レーザー変位計・レーザー振動計の周波数特性測定法
JP3999824B2 (ja) * 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
JPH09120075A (ja) 1995-08-21 1997-05-06 Toshiba Electron Eng Corp 液晶表示素子
JP3708593B2 (ja) 1995-09-06 2005-10-19 東芝電子エンジニアリング株式会社 液晶表示装置、及びその製造方法
JP3638346B2 (ja) 1995-09-06 2005-04-13 東芝電子エンジニアリング株式会社 液晶表示素子
TW373098B (en) 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
US6888608B2 (en) 1995-09-06 2005-05-03 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH0973093A (ja) 1995-09-06 1997-03-18 Toshiba Electron Eng Corp 液晶表示装置、及びその製造方法
JPH0980447A (ja) * 1995-09-08 1997-03-28 Toshiba Electron Eng Corp 液晶表示素子
JP3199215B2 (ja) * 1995-09-14 2001-08-13 シャープ株式会社 液晶表示素子およびその製造方法
JP3347925B2 (ja) 1995-09-14 2002-11-20 シャープ株式会社 液晶表示素子
JP3299869B2 (ja) * 1995-09-27 2002-07-08 シャープ株式会社 液晶表示装置とその製造方法
JPH09171196A (ja) 1995-10-16 1997-06-30 Sharp Corp 液晶表示装置
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09127525A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示素子およびその製造方法
JPH09153619A (ja) 1995-11-30 1997-06-10 Sanyo Electric Co Ltd 薄膜トランジスタ
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3310152B2 (ja) 1996-01-18 2002-07-29 株式会社東芝 液晶表示装置およびその製造方法
JPH09203890A (ja) * 1996-01-25 1997-08-05 Sharp Corp 入力機能付き液晶表示素子および反射型入力機能付き液晶表示素子、並びにそれらの製造方法
US6236445B1 (en) * 1996-02-22 2001-05-22 Hughes Electronics Corporation Method for making topographic projections
US5852485A (en) 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
KR100386203B1 (ko) 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JP3634061B2 (ja) 1996-04-01 2005-03-30 株式会社半導体エネルギー研究所 液晶表示装置
GB2312773A (en) 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JP3841892B2 (ja) 1996-08-13 2006-11-08 株式会社半導体エネルギー研究所 表示装置及び表示機能を有する装置
JP3871736B2 (ja) 1996-06-25 2007-01-24 株式会社半導体エネルギー研究所 液晶表示装置及び撮影装置及び情報処理装置
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
JPH1062789A (ja) 1996-08-23 1998-03-06 Sharp Corp 液晶表示装置及びその製造方法
JPH1068955A (ja) 1996-08-29 1998-03-10 Toshiba Corp 液晶表示素子
JPH1068956A (ja) 1996-08-29 1998-03-10 Toshiba Corp 液晶表示素子及びその製造方法
JPH1090689A (ja) * 1996-09-10 1998-04-10 Citizen Watch Co Ltd 液晶表示パネル
JPH1096955A (ja) 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
JPH10153785A (ja) * 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
JPH10153797A (ja) 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
JPH10104418A (ja) 1996-10-03 1998-04-24 Toray Ind Inc 液晶表示装置用基板および液晶表示装置
JP3069949B2 (ja) 1996-10-09 2000-07-24 日精樹脂工業株式会社 射出成形機の入力装置
US5973763A (en) * 1996-10-16 1999-10-26 Seiko Epson Corporation Liquid crystal device including supporting columns
US6163257A (en) * 1996-10-31 2000-12-19 Detection Systems, Inc. Security system having event detectors and keypads with integral monitor
US6020947A (en) * 1996-11-06 2000-02-01 Sharp Kabushiki Kaisha Liquid crystal devices
JP3472422B2 (ja) * 1996-11-07 2003-12-02 シャープ株式会社 液晶装置の製造方法
TW542933B (en) 1996-12-19 2003-07-21 Sharp Kk Liquid crystal display device and process for producing the same
JP3808155B2 (ja) 1997-01-17 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JPH11133463A (ja) 1997-10-31 1999-05-21 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置及び電子機器
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3833327B2 (ja) 1997-02-03 2006-10-11 三洋電機株式会社 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ
US5831710A (en) 1997-02-06 1998-11-03 International Business Machines Corporation Liquid crystal display
JPH10228022A (ja) 1997-02-17 1998-08-25 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JP3828976B2 (ja) * 1997-03-03 2006-10-04 東芝電子エンジニアリング株式会社 液晶表示素子及びその製造方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
JPH10268316A (ja) 1997-03-24 1998-10-09 Toshiba Corp 液晶表示素子の製造方法
JPH10268361A (ja) 1997-03-27 1998-10-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその製造方法
US5978063A (en) 1997-04-15 1999-11-02 Xerox Corporation Smart spacers for active matrix liquid crystal projection light valves
KR20000016257A (ko) 1997-04-22 2000-03-25 모리시타 요이치 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법
JPH10339889A (ja) 1997-06-09 1998-12-22 Semiconductor Energy Lab Co Ltd 電気光学装置およびその製造方法
US6465268B2 (en) * 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
JP3998755B2 (ja) 1997-05-22 2007-10-31 株式会社半導体エネルギー研究所 半導体表示装置
JPH10325959A (ja) 1997-05-26 1998-12-08 Semiconductor Energy Lab Co Ltd 表示装置
JP4038272B2 (ja) 1997-06-04 2008-01-23 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置の組立て方法および組立て装置
US6016357A (en) * 1997-06-16 2000-01-18 International Business Machines Corporation Feedback method to repair phase shift masks
GB9713544D0 (en) 1997-06-26 1997-09-03 Sharp Kk Ferroelectric liquid crystal device manufacture
JP4831850B2 (ja) 1997-07-08 2011-12-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6330047B1 (en) 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
JPH1184386A (ja) 1997-09-01 1999-03-26 Toshiba Corp アクティブマトリクス型液晶表示装置
JP4159633B2 (ja) 1997-09-19 2008-10-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法並びに電子機器
JP3919900B2 (ja) 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JPH1195687A (ja) 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH1195194A (ja) 1997-09-24 1999-04-09 Toshiba Electronic Engineering Corp 液晶表示素子およびその製造方法
JPH11101986A (ja) 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11109372A (ja) * 1997-09-30 1999-04-23 Toshiba Electronic Engineering Corp 液晶表示素子用基板の製造方法、液晶表示素子の製造方法、液晶表示素子用基板及び液晶表示素子
JP3699828B2 (ja) * 1997-10-06 2005-09-28 シャープ株式会社 液晶表示素子およびその製造方法
JPH11119230A (ja) 1997-10-14 1999-04-30 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JPH11133600A (ja) * 1997-10-30 1999-05-21 Jsr Corp 表示パネルスペーサー用感放射線性樹脂組成物
US6108064A (en) * 1997-11-06 2000-08-22 Sharp Kabushiki Kaisha Reflective-type liquid crystal display device including a single polarizer plate
JP3299925B2 (ja) 1997-11-20 2002-07-08 シャープ株式会社 アクティブマトリクス型液晶表示装置の製造方法
JP3522095B2 (ja) * 1997-12-08 2004-04-26 松下電器産業株式会社 液晶表示素子
JP3380482B2 (ja) * 1997-12-26 2003-02-24 シャープ株式会社 液晶表示装置
JPH11295746A (ja) * 1998-02-16 1999-10-29 Sharp Corp 液晶素子の製造方法、液晶注入装置および液晶注入システム
US6369867B1 (en) * 1998-03-12 2002-04-09 Gl Displays, Inc. Riveted liquid crystal display comprising at least one plastic rivet formed by laser drilling through a pair of plastic plates
JP4011725B2 (ja) 1998-04-24 2007-11-21 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US20010040560A1 (en) * 1998-08-20 2001-11-15 Alan Amron Video display document
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
KR100324914B1 (ko) * 1998-09-25 2002-02-28 니시무로 타이죠 기판의 검사방법
JP2000122071A (ja) 1998-10-13 2000-04-28 Toshiba Corp 液晶表示素子及び液晶表示素子の製造方法
JP3661443B2 (ja) * 1998-10-27 2005-06-15 株式会社日立製作所 アクティブマトリクス液晶表示装置
KR100327696B1 (ko) * 1998-11-16 2002-03-09 니시무로 타이죠 액정표시장치 및 착색층 부재
JP4434359B2 (ja) * 1999-05-19 2010-03-17 東芝モバイルディスプレイ株式会社 平面表示装置及びその製造方法
JP4376989B2 (ja) * 1998-12-22 2009-12-02 東レ・ダウコーニング株式会社 固体材料用撥水処理剤
JP2000171805A (ja) * 1998-12-01 2000-06-23 Hitachi Ltd 液晶表示装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6285247B1 (en) 1999-01-21 2001-09-04 Agere Systems Guardian Corporation Optimized low voltage CMOS operation
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2000321580A (ja) * 1999-04-28 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3838818B2 (ja) 1999-06-17 2006-10-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示パネル及びその製造方法
JP2001005007A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 液晶表示装置
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP2001133791A (ja) * 1999-11-09 2001-05-18 Toshiba Corp 液晶表示装置
US6477767B1 (en) * 1999-12-06 2002-11-12 Hon Hai Precision Ind. Co., Ltd. Method for removing a braiding layer of a coaxial cable
JP2001311963A (ja) 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
US6876355B1 (en) 2000-05-18 2005-04-05 Lg. Philips Lcd Co., Ltd. Touch screen structure to prevent image distortion
KR20020004277A (ko) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 액정표시장치
US6690441B2 (en) * 2000-09-22 2004-02-10 Dai Nippon Printing Co., Ltd. Multi-domain vertical alignment mode liquid crystal display having spacers formed over zigzag like alignment-controlling projection

Also Published As

Publication number Publication date
JP5073093B2 (ja) 2012-11-14
JP2014067055A (ja) 2014-04-17
JP2011138171A (ja) 2011-07-14
US7808009B2 (en) 2010-10-05
US9069215B2 (en) 2015-06-30
US20090322698A1 (en) 2009-12-31
US7605902B2 (en) 2009-10-20
JP5478542B2 (ja) 2014-04-23
US20160282658A1 (en) 2016-09-29
JP2013050737A (ja) 2013-03-14
JP2012032844A (ja) 2012-02-16
KR100653758B1 (ko) 2006-12-05
US6638781B1 (en) 2003-10-28
JP2013235274A (ja) 2013-11-21
JP2013152494A (ja) 2013-08-08
JP5184439B2 (ja) 2013-04-17
JP2014132363A (ja) 2014-07-17
US9395584B2 (en) 2016-07-19
JP2011118445A (ja) 2011-06-16
JP2017215589A (ja) 2017-12-07
US9052551B2 (en) 2015-06-09
KR20010029895A (ko) 2001-04-16
JP2001075500A (ja) 2001-03-23
JP2014038360A (ja) 2014-02-27
JP5760036B2 (ja) 2015-08-05
JP2019066881A (ja) 2019-04-25
JP4785998B2 (ja) 2011-10-05
JP5853078B2 (ja) 2016-02-09
US20120120336A1 (en) 2012-05-17
JP2018142021A (ja) 2018-09-13
JP5581420B2 (ja) 2014-08-27
JP2013214087A (ja) 2013-10-17
US20140139762A1 (en) 2014-05-22
JP5396561B2 (ja) 2014-01-22
JP5707447B2 (ja) 2015-04-30
JP2009237578A (ja) 2009-10-15
JP2013190825A (ja) 2013-09-26
JP2016014909A (ja) 2016-01-28
JP5453570B1 (ja) 2014-03-26
JP2011141571A (ja) 2011-07-21
JP2006171789A (ja) 2006-06-29
JP4713365B2 (ja) 2011-06-29
JP6423980B2 (ja) 2018-11-14
JP5194142B2 (ja) 2013-05-08
JP2019133180A (ja) 2019-08-08
JP5453569B2 (ja) 2014-03-26
JP2014225044A (ja) 2014-12-04
JP2013164640A (ja) 2013-08-22
US7173281B2 (en) 2007-02-06
US20060151791A1 (en) 2006-07-13
US20040084673A1 (en) 2004-05-06
JP5514935B2 (ja) 2014-06-04
US20090040445A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
TW459275B (en) Semiconductor device and method of fabricating the same
TW469484B (en) A method for manufacturing an electrooptical device
TW454230B (en) Capacitor, semiconductor device, and manufacturing method thereof
TW478014B (en) Semiconductor device and method of manufacturing thereof
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
WO2014015576A1 (zh) Tft-lcd阵列基板
JP2008181138A (ja) 表示装置
JP2003031780A (ja) 薄膜トランジスタパネルの製造方法
JP4776759B2 (ja) 液晶表示装置およびその作製方法
JP4994491B2 (ja) プロジェクタ
JP4198703B2 (ja) 半導体装置
JP2005351934A (ja) アクティブマトリクス表示素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent