KR20130000938A - 액정 표시 장치 및 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치 및 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20130000938A
KR20130000938A KR1020110061761A KR20110061761A KR20130000938A KR 20130000938 A KR20130000938 A KR 20130000938A KR 1020110061761 A KR1020110061761 A KR 1020110061761A KR 20110061761 A KR20110061761 A KR 20110061761A KR 20130000938 A KR20130000938 A KR 20130000938A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
electrode
display area
spacer
Prior art date
Application number
KR1020110061761A
Other languages
English (en)
Inventor
조성호
이승재
김지수
박경순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110061761A priority Critical patent/KR20130000938A/ko
Priority to US13/312,199 priority patent/US20120327347A1/en
Publication of KR20130000938A publication Critical patent/KR20130000938A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치는 표시 영역과 비표시 영역을 갖는 제1 기판, 표시 영역의 제1 기판 상에 배치되는 제1 전극, 제1 기판에 대향하는 제2 기판, 표시 영역의 제2 기판 상에 배치되는 제2 전극, 제1 및 제2 전극 사이에 배치되는 액정층, 비표시 영역의 제1 및 제2 기판 사이에 배치되는 적어도 하나의 스페이서, 적어도 하나의 스페이서에 인접하여 배치되는 실런트 그리고 적어도 하나의 스페이서 하부에 배치되는 차단 구조물을 포함할 수 있다. 적어도 하나의 차단 구조물이 적어도 하나의 스페이서의 하부를 감싸는 구조를 가지기 때문에, 실런트를 형성하는 과정에서 발생되는 액정층이 오염되는 현상과 수분, 불순물들 등의 침투에 의해 액정층이 열화되는 현상을 방지할 수 있으며, 액정 표시 장치를 제조하는 동안 발생되는 테두리 얼룩과 같은 결함을 방지할 수 있다.

Description

액정 표시 장치 및 액정 표시 장치의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING A LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치 및 액정 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 차단 구조물을 구비하여 표시 패널의 결함과 액정층의 열화를 방지할 수 있는 액정 표시 장치 및 이러한 액정 표시 장치의 제조 방법에 관한 것이다.
액정 표시 장치는 액정의 광학적 특성을 이용하여 영상을 표시하는 장치로서, 통상적으로 액정 표시 패널과 액정 표시 패널로 광을 제공하는 백 라이트(back light) 어셈블리 등을 구비한다.
상기 액정 표시 패널은, 박막 트랜지스터(TFT)가 배열된 어레이 기판, 컬러 필터가 배치된 컬러 필터 기판, 상기 어레이 기판과 컬러 필터 기판 사이에 셀 갭(cell gap)을 제공하며, 두 기판들 사이를 봉입하기 위한 실런트(sealant), 상기 어레이 기판과 컬러 필터 기판 사이에 충진되어 두 기판들 사이에 형성되는 전기장(electric field)에 따라 광 투과도를 조절하는 액정층 등을 포함한다.
일반적으로, 종래의 액정 표시 장치에서의 액정층은 액정 주입(injection) 방식 또는 액정 직하(dropping) 방식으로 형성된다. 상기 액정 주입 방식에 있어서, 실런트에 의해 합착된 기판들 사이를 진공 상태로 유지하면서 삼투압 현상을 이용하여 액정층을 기판들 사이에 주입한다. 상기 액정 직하 방식에 따르면, 하나의 기판 상에 실런트를 도포한 후, 액정을 적하 및 분산시킨 다음, 합착 압력에 의해 액정층을 기판들 사이에 분포시킨다.
종래의 액정 표시 장치에 있어서, 두 기판들 사이에서 실런트는 주로 자외선(UV)에 의해 경화된다. 그러나, 전술한 방식으로 액정층을 형성하는 동안에 상기 실런트가 위치하는 액정 표시 패널의 주변부를 따라 얼룩과 같은 결함이 발생되며, 상기 실런트에 의해 액정층이 쉽게 오염되어 열화되는 문제점이 발생한다. 이러한 액정 표시 패널의 결함은 액정층, 실런트, 스페이서 등을 형성하는 공정들에서의 자외선 조사 시간, 세정 공정, 합착 공정의 공정 시간 등과 같은 다양한 원인들에 의해 발생되는 것으로 파악되고 있다. 특히, 종래의 액정 표시 장치를 제조하는 동안, 상대적으로 고온 및 다습 환경에서 실런트의 구성 성분이 상기 액정층과 반응하여 액정 표시 패널의 실 라인(seal line)을 따라 심각하게 테두리 얼룩이 발생하는 문제점이 있다. 또한, 상기 액정 표시 장치를 사용하는 동안 외부로부터의 수분이나 불순물들의 침투에 의하여 상기 액정층이 열화되는 문제도 빈번하게 발생된다.
본 발명의 일 목적은 차단 구조물을 구비하여 표시 패널의 결함을 개선하고 액정층의 열화를 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 차단 구조물을 구비하여 표시 패널의 결함을 개선하고 액정층의 열화를 방지할 수 있는 액정 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 액정 표시 장치는, 표시 영역과 비표시 영역을 갖는 제1 기판, 상기 표시 영역의 상기 제1 기판 상에 배치되는 제1 전극, 상기 제1 기판에 실질적으로 대향하는 제2 기판, 상기 표시 영역의 상기 제2 기판 상에 배치되는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되는 액정층, 상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 배치되는 적어도 하나의 스페이서, 상기 적어도 하나의 스페이서에 인접하여 배치되는 실런트, 상기 적어도 하나의 스페이서 하부에 배치되는 차단 구조물 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액정 표시 장치는 상기 제1 기판 상에 배치되는 보호층과 상기 보호층 상에 배치되는 절연층을 포함할 수 있다. 이 경우, 상기 차단 구조물은 상기 절연층에 형성되는 리세스와 상기 리세스 내에 배치되는 차단 부재를 포함할 수 있다. 예를 들면, 상기 차단 부재는 상기 리세스의 저면과 측벽 및 상기 절연층 상에 배치될 수 있다. 상기 스페이서는 상기 리세스에 부분적으로 매립될 수 있다. 상기 차단 부재는 상기 제1 전극 또는 상기 제2 전극과 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수 있다. 또한, 상기 차단 부재는 상기 제1 전극 또는 상기 제2 전극에 전기적으로 연결될 수 있다. 상기 차단 부재는 전압의 인가에 따라 상기 스페이서 주위에 전기장을 발생시킬 수 있다. 상기 스페이서 상부에는 보상 부재가 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 액정 표시 장치는 상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 배치되는 제1 스페이서 및 제2 스페이서를 포함할 수 있다. 이 경우, 상기 실런트는 상기 제1 및 제2 스페이서 사이에 배치될 수 있다. 상기 차단 구조물은 상기 제1 스페이서 하부의 상기 절연층에 형성되는 제1 리세스, 상기 제1 리세스 내에 배치되는 제1 차단 부재, 상기 제2 스페이서 하부의 상기 절연층에 배치되는 제2 리세스, 그리고 상기 제2 리세스 내에 배치되는 제2 차단 부재를 포함할 수 있다. 여기서, 상기 제1 및 제2 차단 부재는 각기 상기 제1 전극 또는 상기 제2 전극에 전기적으로 연결될 수 있다. 또한, 상기 제1 및 제2 스페이서는 각기 상기 제1 및 제2 리세스에 부분적으로 매립될 수 있다. 상기 제1 스페이서 상부에는 제1 보상 부재가 배치될 수 있고, 상기 제2 스페이서 상부에는 제2 보상 부재가 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 액정 표시 장치는 상기 제1 기판 상에 배치되는 층간 절연층과 상기 층간 절연층 상에 배치되는 보호층을 포함할 수 있다. 상기 차단 구조물은 상기 보호층을 관통하여 상기 층간 절연층을 부분적으로 노출시키는 리세스와 상기 층간 절연층, 상기 리세스의 측벽 및 상기 보호층 상에 배치되는 차단 부재를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 차단 구조물은 상기 보호층을 관통하여 상기 층간 절연층을 부분적으로 노출시키는 제1 리세스 및 제2 리세스와 상기 제1 및 제2 리세스 내에 각기 배치되는 제1 및 제2 차단 부재를 포함할 수 있다. 이 경우, 상기 액정 표시 장치는 상기 제1 리세스 및 상기 제2 리세스에 부분적으로 매립되는 제1 스페이서 및 제2 스페이서를 포함할 수 있으며, 상기 실런트는 상기 제1 및 제2 스페이서 사이에 배치될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 예시적인 실시예들에 따른 액정 표시 장치의 제조 방법에 있어서, 표시 영역과 비표시 영역을 갖는 제1 기판의 표시 영역에 스위칭 소자를 형성할 수 있다. 상기 제1 기판의 비표시 영역에 차단 구조물을 형성할 수 있으며, 상기 제1 기판의 표시 영역에 제1 전극을 형성할 수 있다. 상기 제1 기판에 대항하는 제2 기판의 표시 영역에 제2 전극을 형성할 수 있다. 상기 제1 전극과 상기 제2 전극 사이에 액정층을 형성할 수 있으며, 상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 적어도 하나의 스페이서를 형성할 수 있다. 상기 적어도 하나의 스페이서에 인접하여 실런트가 형성될 수 있다.
예시적인 실시예들에 따른 차단 구조물을 형성하는 과정에 있어서, 상기 제1 기판 상에 절연층을 형성한 후, 상기 비표시 영역의 상기 절연층에 적어도 하나의 리세스를 형성할 수 있다. 상기 적어도 하나의 리세스에 적어도 하나의 차단 부재를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 절연층을 형성하기 전에 상기 제1 기판 상에 상기 스위칭 소자를 덮는 보호층을 형성할 수 있다.
예시적인 실시예들에 따른 상기 적어도 하나의 리세스를 형성하는 과정에 있어서, 상기 표시 영역의 상기 절연층에 상기 스위칭 소자를 부분적으로 노출시키는 콘택 홀을 형성할 수 있다. 여기서, 상기 적어도 하나의 리세스는 차광 영역, 투과 영역 및 반투과 영역을 갖는 마스크를 사용하여 수행될 수 있다.
예시적인 실시예들에 따른 상기 차단 부재를 형성하는 과정에 있어서, 상기 적어도 하나의 리세스의 저면과 측벽, 상기 콘택 홀의 저면과 측벽 및 상기 절연층 상에 도전층을 형성할 수 있다. 상기 도전층을 패터닝하여 상기 적어도 하나의 차단 부재와 상기 제1 전극을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극을 형성하기 전에, 상기 비표시 영역의 상기 제2 기판 상에 상기 스페이서에 대응되는 보상 부재를 형성할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 적어도 하나의 차단 구조물이 적어도 하나의 스페이서의 하부를 감싸는 구조를 가지기 때문에, 실런트를 형성하는 과정에서 발생될 수 있는 액정층이 오염되는 현상과 상기 액정 표시 장치를 사용하는 동안 수분, 불순물들 등의 침투에 의해 액정층이 열화되는 현상을 효과적으로 방지할 수 있다. 또한, 상기 차단 구조물에 상기 스페이서가 부분적으로 수용되기 때문에, 비록 실런트 및/또는 스페이서의 높이 산포가 발생하더라도 액정 표시 장치를 제조하는 동안 발생되는 테두리 얼룩과 같은 결함을 방지할 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 액정 표시 장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 개략적인 평면도이다.
도 3은 본 발명의 다른 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 단면도이다.
도 4는 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 단면도이다.
도 7a 내지 도 7h는 본 발명의 예시적인 실시예들에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 본 발명의 예시적인 실시예들에 따른 액정 표시 장치 및 액정 표시 장치의 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 서로 교호적으로 명명될 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 단면도이다.
도 1을 참조하면, 상기 액정 표시 장치는 표시 영역(I)과 비표시 영역(II)을 포함할 수 있다. 상기 액정 표시 장치는, 제1 기판(100), 스위칭 소자(120), 보호층(121), 절연층(124), 제1 전극(151), 차단 구조물(blocking structure), 스페이서(spacer)(160), 실런트(sealant)(163), 액정층(218), 제2 기판(200), 차광막(203), 컬러 필터(206), 보상 부재(209), 제2 전극(212) 등을 구비할 수 있다.
제1 기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제1 기판(100)은 유리 기판, 석영 기판, 투명 금속 산화물 기판, 투명 플라스틱 기판 등으로 이루어질 수 있다. 상기 액정 표시 장치가 표시 영역(I)과 비표시 영역(II)을 구비함에 따라, 제1 및 제2 기판(100, 200)도 각기 표시 영역(I) 및 비표시 영역(II)을 포함할 수 있다.
스위칭 소자(120)는 제1 기판(100)의 표시 영역(I)에 배치될 수 있다. 예시적인 실시예들에 있어서, 스위칭 소자(120)는 박막 트랜지스터(TFT)를 포함할 수 있다. 이 경우, 스위칭 소자(120)는 게이트 전극(103), 게이트 절연층(106), 액티브층(109), 제1 오믹 콘택(ohmic contact) 패턴(113), 제2 오믹 콘택 패턴(114), 소스 전극(115), 드레인 전극(118) 등을 구비할 수 있다. 다른 예시적인 실시예들에 따르면, 스위칭 소자(120)는 반도체 산화물로 구성된 액티브층을 구비하는 산화물 반도체 소자를 포함할 수 있다.
게이트 전극(103)은 제1 기판(100)의 표시 영역(I)에 위치할 수 있다. 게이트 전극(103)은 금속, 합금, 금속 질화물 등을 포함할 수 있다. 예를 들면, 게이트 전극(103)은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 이들 금속의 합금, 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 텅스텐 질화물(WNx) 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 게이트 전극(103)은 전술한 금속, 합금 및/또는 금속 질화물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예시적인 실시예들에 따르면, 제1 기판(100) 상에는 게이트 전극(103)에 연결되는 게이트 라인(도시되지 않음)이 배치될 수 있으며, 이러한 게이트 라인을 통해 게이트 전극(103)에 구동 신호가 인가될 수 있다.
게이트 절연층(106)은 게이트 전극(103)을 덮으며 제1 기판(100) 상에 배치될 수 있다. 게이트 절연층(106)은 제1 기판(100)의 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다. 게이트 절연층(106)은 게이트 전극(103)의 프로파일(profile)을 따라 제1 기판(100) 상에서 균일한 두께를 가질 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연층(106)은 게이트 전극(103)을 커버하면서 충분한 두께를 가질 수 있다. 이 경우, 게이트 절연층(106)은 실질적으로 평탄한 상면을 가질 수 있다. 게이트 절연층(106)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 포함할 수 있다. 예를 들면, 게이트 절연층(106)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 벤조사이클로부텐(BCB)계 수지, 아크릴(acryl)계 수지 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
다시 도 1을 참조하면, 액티브층(109)은 아래에 게이트 전극(103)이 위치하는 부분의 게이트 절연층(106) 상에 배치될 수 있다. 액티브층(109)은 게이트 전극(103) 보다 실질적으로 넓은 면적을 가질 수 있다. 예시적인 실시예들에 있어서, 게이트 전극(103)으로 인하여 게이트 절연층(106)에는 단차부(stepped portion)가 생성될 수 있으며, 이에 따라 액티브층(109)도 게이트 절연층(106)과 실질적으로 동일하거나 실질적으로 유사한 구조를 가지는 단차부를 포함할 수 있다. 여기서, 액티브층(109)의 돌출부는 게이트 절연막(106)의 돌출부보다 실질적으로 넓은 폭을 가질 수 있다. 액티브층(109)은 실리콘을 포함할 수 있다. 예를 들면, 액티브층(109)은 아몰퍼스 실리콘, 불순물을 포함하는 아몰퍼스 실리콘, 폴리실리콘, 불순물을 포함하는 폴리실리콘 등으로 구성될 수 있다.
제1 오믹 콘택 패턴(113)과 제2 오믹 콘택 패턴(114)은 각기 액티브층(109)의 일측과 타측 상부에 소정의 간격을 개재하여 서로 이격되게 배치될 수 있다. 제1 및 제2 오믹 콘택 패턴(113, 114)은 각기 액티브층(109) 보다 실질적으로 작은 면적을 가질 수 있다. 이러한 제1 및 제2 오믹 콘택 패턴(113, 114)의 배치에 따라 액티브층(109)이 부분적으로 노출될 수 있다. 제1 및 제2 오믹 콘택 패턴(113, 114)은 각기 실리콘, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 및 제2 오믹 콘택 패턴(113, 114)은 각기 불순물을 포함하는 아몰퍼스 실리콘, 아몰퍼스 실리콘, 폴리실리콘, 불순물을 포함하는 폴리실리콘, 아연 산화물(ZnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 제1 및 제2 오믹 콘택 패턴(113, 114)도 각기 게이트 전극(103)에 기인하는 단차부를 가질 수 있다.
소스 전극(115)은 제1 오믹 콘택 패턴(113) 상에 배치될 수 있으며, 드레인 전극(118)은 제2 오믹 콘택 패턴(114) 상에 위치할 수 있다. 소스 및 드레인 전극(115, 118)은 각기 금속, 합금, 금속 질화물 등을 포함할 수 있다. 예를 들면, 소스 및 드레인 전극(115, 118)은 각기 알루미늄, 은, 크롬, 몰리브덴, 텅스텐, 티타늄, 구리, 탄탈륨, 이들 금속의 합금, 알루미늄 질화물, 텅스텐 질화물, 탄탈륨 질화물, 티타늄 질화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 소스 전극(115) 및 드레인 전극(118)은 각기 상술한 금속, 합금 및/또는 금속 질화물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
소스 전극(115)과 드레인 전극(118)은 서로 소정의 간격으로 이격될 수 있다. 소스 전극(115)은 게이트 절연층(106)의 일측으로부터 제1 오믹 콘택 패턴(113)을 덮도록 연장될 수 있으며, 드레인 전극(118)은 게이트 절연층(106)의 타측으로부터 제2 오믹 콘택 패턴(114)을 커버하면서 게이트 절연층(106) 상으로 연장될 수 있다. 이에 따라, 소스 전극(115)과 드레인 전극(118)은 각기 제1 오믹 콘택 패턴(113)과 제2 오믹 콘택 패턴(114) 보다 실질적으로 넓은 면적을 가질 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(106) 상에는 소스 전극(115)에 연결되어 데이터 신호를 인가하는 데이터 라인(도시되지 않음)이 배치될 수 있다. 여기서, 상기 데이터 라인은 상기 게이트 라인이 연장되는 방향에 대하여 실질적으로 직교하는 방향을 따라 게이트 절연층(106) 상으로 연장될 수 있다.
보호층(121)은 스위칭 소자(120)를 커버하면서 게이트 절연층(106) 상에 배치될 수 있다. 보호층(121)은 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다. 보호층(121)은 스위칭 소자(120)를 완전하게 덮을 수 있도록 충분한 두께를 가질 수 있다. 예시적인 실시예들에 있어서, 보호층(121)은 산화물, 질화물, 산질화물 등을 포함할 수 있다. 예를 들면, 보호층(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 보호층(121)은 평탄화 공정을 통해 수득되는 실질적으로 평탄한 상면을 가질 수 있다. 예를 들면, 보호층(121)의 상부를 화학 기계적 연마(CMP) 공정, 에치-백(etch-back) 공정 등을 통하여 평탄화시킬 수 있다. 다른 예시적인 실시예들에 따르면, 보호층(121)은 자기 평탄성(self-planarizing property)을 갖는 물질을 포함할 수 있다. 예를 들면, 보호층(121)은 아크릴계 수지, 폴리이미드(polyimide)계 수지, 실록산(siloxane)계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또 다른 예시적인 실시예들에 따르면, 보호층(121)은 무기 물질 및/또는 유기 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
절연층(124)은 보호층(121) 상에 배치될 수 있으며, 제1 기판(100)의 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다. 예시적인 실시예들에 있어서, 절연층(124)은 유기절연 물질을 포함할 수 있다. 예를 들면, 절연층(124)은 벤조사이클로부텐계 수지, 올레핀(olefin)계 수지, 폴리이미드계 수지, 아크릴계 수지, 폴리비닐(polyvinyl)계 수지 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 절연층(124)은 전술한 유기 절연 물질로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 절연층(124)은 상기 차단 구조물의 형성을 고려하여 충분한 두께를 가질 수 있다. 또한, 절연층(124)은 상기 액정 표시 장치의 배선들 사이의 커플링(coupling) 현상을 방지할 수 있으면서, 상기 액정 표시 장치의 개구율을 향상시키는 기능을 수행할 수 있다.
도 1에 도시한 바와 같이, 제1 전극(151)은 표시 영역(I)에 위치하는 절연층(124) 상에 배치될 수 있으며, 드레인 전극(118)에 전기적으로 접촉될 수 있다. 제1 전극(151)은 상기 액정 표시 장치의 각 화소 별로 제공되는 화소 전극으로 기능할 수 있다. 예시적인 실시예들에 있어서, 절연층(124)과 보호층(121)에는 드레인 전극(118)을 부분적으로 노출시키는 콘택 홀(142)이 마련될 수 있다. 이 경우, 제1 전극(151)은 노출되는 드레인 전극(118)과 콘택 홀(142)의 측벽 상에 배치될 수 있으며, 절연층(124) 상으로 연장될 수 있다. 다른 예시적인 실시예들에 따르면, 절연층(124)과 보호층(121)의 콘택 홀(142) 내에는 드레인 전극(118)에 접촉되는 콘택 구조물(도시되지 않음)이 제공될 수 있으며, 제1 전극(151)은 상기 콘택 구조물을 통하여 드레인 전극(118)에 전기적으로 연결될 수도 있다.
제1 전극(151)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 제1 전극(151)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 갈륨 산화물, 인듐 산화물, 아연 산화물, 주석 산화물, 티타늄 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 제1 전극(151)은 반사성을 갖는 물질로 이루어질 수 있다. 예를 들면, 제1 전극(151)은 알루미늄, 은, 백금(Pt), 크롬, 몰리브덴, 탄탈륨, 니오븀(Nb), 아연(Zn), 마그네슘(Mg), 이들의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 그러나 제1 전극(151)의 구성 물질은 상기 액정 표시 장치의 발광 방식에 따라 달라질 수 있다. 예를 들면, 상기 액정 표시 장치가 전면 발광 방식을 가질 경우, 제1 전극(151)은 투명 도전성 물질을 포함할 수 있다. 또한, 상기 액정 표시 장치가 배면 발광 방식을 가질 경우에는 제1 전극(151)은 반사성을 갖는 물질로 이루어질 수 있다. 또한, 제1 전극(151)은 상기 투명 도전성 물질 및/또는 상기 반사성을 갖는 물질을 포함하는 다층 구조를 가질 수도 있다.
제2 기판(200)은 제1 기판(100)에 실질적으로 대향하여 배치될 수 있다. 제2 기판(200)은 소정의 셀 갭(cell gap)을 개재하여 제1 기판(100)으로부터 이격될 수 있다. 이 경우, 스페이서(160)가 제1 및 제2 기판(100, 200) 사이에 상기 셀 갭을 확보하는 기능을 수행할 수 있다. 제2 기판(200)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제2 기판(200)은 유리 기판, 석영 기판, 투명 금속 산화물 기판, 투명 플라스틱 기판 등으로 구성될 수 있다. 예시적인 실시예들에 있어서, 제2 기판(200)은 제1 기판(100)과 실질적으로 동일한 물질을 포함할 수 있으나, 제1 기판(100)은 제2 기판(200)과 상이한 물질로 이루어질 수도 있다.
액정 분자들을 포함하는 액정층(218)은 상기액정 표시 장치의 표시 영역(I)에 위치하는 제1 기판(100)과 제2 기판(200) 사이에 배치될 수 있다. 즉, 액정층(218)은 표시영역(I)에서 제1 및 제2 기판(100, 200) 사이에 주로 스페이서(160)에 의해 제공되는 공간 내에 위치할 수 있다. 액정층(218)은 제1 전극(151)과 제2 전극(212) 사이에 형성되는 전기장에 따라 백라이트 등과 같은 광원(도시되지 않음)으로부터 발생되는 광의 투과도를 조절할 수 있다.
차광막(203)은 제2 기판(200) 상에 배치될 수 있다. 차광막(203)은 제2 기판(200)의 비표시 영역(II)으로부터 표시 영역(I)에 위치하는 스위칭 소자(120)의 상부까지 연장될 수 있다. 차광막(203)은 금속, 금속 산화물, 금속 질화물 등을 포함할 수 있다. 예를 들면, 차광막(203)은 크롬, 크롬 산화물(CrOx), 알루미늄 질화물(AlNx), 카드뮴(Cd), 니켈(Ni), 니켈 산화물(NiOx), 코발트, 코발트 산화물(CoOx), 망간(Mn), 망간 산화물(MnOx) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 차광막(203)은 전술한 금속, 금속 산화물 및/또는 금속 질화물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
컬러 필터(206)는 제2 기판(200)의 표시 영역(I)에 배치될 수 있다. 즉, 표시 영역(I)에서 컬러 필터(206)는 제1 전극(151)에 실질적으로 대향하여 위치할 수 있다. 예시적인 실시예들에 있어서, 상기 액정 표시 장치의 표시 영역(I)에는 복수의 컬러 필터(215)들이 제1 기판(100)과 제2 기판(200) 사이에 배치될 수 있다. 이러한 컬러 필터(215)들은 액정층(218)을 통과한 광을 색광들로 필터링할 수 있다. 예를 들면, 컬러 필터(215)들은 적색광을 구현하기 위한 적색 컬러 필터, 녹색광을 구현하기 위한 녹색 컬러 필터, 청색광을 구현하기 위한 청색 컬러 필터 등을 포함할 수 있다. 여기서, 차광막(203)이 컬러 필터(215)들로부터 누설되는 광을 차단하여 상기 액정 표시 장치의 콘트라스트 비(contrast ratio)를 향상시킬 수 있다.
예시적인 실시예들에 따르면, 컬러 필터(215)는 부분적으로 차광막(203)을 커버할 수 있다. 예를 들면, 컬러 필터(215)의 일측이 표시 영역(I)으로 연장되는 차광막(203)의 단부를 덮을 수 있다. 다른 예시적인 실시예들에 있어서, 차광막(203)과 컬러필터(215)는 실질적으로 서로 중첩되지 않을 수도 있다. 예를 들면, 차광막(203)의 단부가 컬러 필터(215)의 단부와 접촉될 수 있으며, 차광막(203)의 단부가 컬러 필터(215)의 단부로부터 이격될 수도 있다.
도 1에 도시한 예시적인 실시예들에 따른 액정 표시 장치에 있어서, 보상 부재(209)는 비표시 영역(II)의 차광막(203) 상에 배치될 수 있다. 보상 부재(209)는 표시 영역(I)에 인접할 수 있으며, 보상 부재(209) 아래에는 스페이서(160)가 위치할 수 있다. 보상 부재(209)는 제2 전극(212)을 개재하여 스페이서(160)를 지지하는 역할을 수행할 수 있으며, 보상 부재(209)는 스페이서(160)와 함께 상기 액정 표시 장치의 셀 갭을 확보하는 기능을 수행할 수 있다. 예시적인 실시예들에 있어서, 보상 부재(209)는 컬러 필터(206) 또는 차광막(203)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 보상 부재(209)는 스페이서(160)와 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수도 있다.
제2 전극(212)은 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있으며, 차광막(203), 컬러 필터(206), 보상 부재(209) 등을 커버할 수 있다. 제2 전극(212)은 상기 액정 표시 장치의 복수의 화소들에 공유되는 공통 전극의 역할을 수행할 수 있다. 제2 전극(212)은 투명도전성 물질을 포함할 수 있다. 예를 들면, 제2 전극(212)은 인듐 주석 산화물, 인듐 아연 산화물, 인듐 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 티타늄 산화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 전극(212)은 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 제2 전극(212)은 알루미늄, 은, 백금, 크롬, 몰리브덴, 탄탈륨, 니오븀, 아연, 마그네슘, 이들의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 전술한 제1 전극(151)의 경우와 유사하게, 제2 전극(212)은 상기 액정 표시 장치의 발광 방식에 따라 반사성을 갖는 물질 또는 투명 도전성 물질을 포함할 수 있다.
상기 액정 표시 장치의 표시 영역(I)에 있어서, 제1 전극(151) 상에는 제1 배향막(157)이 위치할 수 있으며, 제2 전극(212) 아래에는 제2 배향막(215)이 배치될 수 있다. 액정층(218)은 이러한 제1 및 제2 배향막(157, 215) 사이에 개재될 수 있다. 제1 전극(151)과 제1 배향막(157)은 각기 제2 전극(212)과 제2 배향막(215)에 실질적으로 대향할 수 있다. 다른 예시적인 실시예들에 따르면, 상기 액정 표시 장치는 제1 배향막(157)과 제2 배향막(215) 중에서 어느 하나 만을 포함할 수도 있다. 예를 들면, 제1 배향막(157)만이 제1 전극(151)을 커버하면서 절연층(124) 상에 배치되거나, 제2 배향막(215)만이 제2 전극(212) 상에 배치될 수도 있다. 또 다른 예시적인 실시예들에 있어서, 액정층(218)의 형성 방식에 따라서 상기 액정 표시 장치가 제1 및 제2 배향막(157, 215)을 모두 구비하지 않을 수도 있다.
도 1에 도시한 바와 같이, 상기 차단 구조물은 표시영역(I)과 비표시 영역(II) 사이의 절연층(124) 상에 배치될 수 있다. 상기 차단 구조물은 절연층(124)에 형성된 트렌치(trench), 그루브(groove), 덴트(dent) 또는 리세스(recess)(145)(이하, "리세스"라 언급함)와 리세스(145)에 배치되는 차단 부재(blocking member)(154)를 포함할 수 있다. 상기 차단 구조물의 리세스(145)는 표시 영역(I)에 인접하는 절연층(124) 상에 위치할 수 있다. 리세스(145)는 절연층(124)을 부분적으로 제거하여 수득될 수 있다. 예를 들면, 리세스(145)는 실질적으로 사각형의 형상, 실질적으로 사다리꼴의 형상, 실질적으로 라운드진(rounded) 형상 등과 같은 다양한 단면 형상을 가질 수 있다. 또한, 리세스(145)는 절연층(124)의 주변부를 따라 실질적으로 사각 띠의 형상, 실질적으로 원형 띠의 형상, 실질적으로 타원형 띠의 형상, 실질적으로 다각형 띠의 형상 등과 같은 다양한 평면 구조를 가질 수 있다. 이러한 리세스(145)의 폭은 스페이서(160)의 하부의 폭에 비하여 실질적으로 넓을 수 있다.
차단 부재(154)는 리세스(145)의 저면과 측벽 상에 위치할 수 있다. 이에 따라, 차단 부재(154)도 리세스(145)의 구조와 실질적으로 동일하거나 실질적으로 유사한 구조를 가질 수 있다. 이 경우, 차단 부재(154)의 양측부들은 비표시 영역(II)에서 절연층(124) 상으로 연장될 수 있다. 차단 부재(154)는 투명 도전성 물질, 반사성 물질 등을 포함할 수 있다. 예를 들면, 차단 부재(154)는 인듐 주석 산화물, 인듐 아연 산화물, 인듐 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 티타늄 산화물, 알루미늄, 은, 백금, 크롬, 몰리브덴, 탄탈륨, 니오븀, 아연, 마그네슘, 이들의 합금 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 차단 부재(154)는 제1 전극(151) 및/또는 제2 전극(212)과 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수 있다.
차단 부재(154)는 상기 게이트 라인, 상기 데이터 라인, 제1 전극(151), 제2 전극(212) 등에 전기적으로 연결될 수 있다. 예를 들면, 차단 부재(154)는 비표시 영역(II)에서 상기 게이트 라인 또는 상기 데이터 라인에 전기적으로 접속되거나, 제2 전극(212)에 전기적으로 연결될 수 있다. 다른 예시적인 실시예들에 있어서, 차단 부재(154)는 표시 영역(I)으로 연장되어 제1 전극(151)에 접속될 수도 있다. 이에 따라, 차단 부재(154)에 전압이 인가될 경우, 비표시 영역(II)에서 차단 부재(154)와 제2 전극(212) 사이에 위치하는 스페이서(160) 주위에 차단 부재(154)에 기인하는 전기장이 생성될 수 있다. 이와 같은 스페이서(160) 주위에 발생되는 전기장에 따라 외부로부터의 수분, 이온성 불순물들(ionic impurities) 등이 비표시 영역(II)에 트래핑(trapping)됨으로써, 상기 수분, 이온성 불순물들 등이 액정층(218)이 위치하는 표시 영역(I) 쪽으로 확산되는 현상을 방지할 수 있다. 따라서 상기 액정 표시 장치를 사용하는 동안 수분이나 불순물들로 인하여 액정층(218)이 열화되는 현상을 효과적으로 방지할 수 있다.
상기 액정 표시 장치의 셀 갭을 유지하기 위한 스페이서(160)의 하부는 상기 차단 구조물의 차단 부재(154)를 개재하여 리세스(145) 내에 매립될 수 있다. 즉, 스페이서(160)의 하부와 리세스(145)의 저면 사이 및 스페이서(160)의 하부와 리세스(145)의 측벽 사이에 차단 부재(154)가 위치할 수 있다. 따라서 스페이서(160)의 저면과 하부 측면은 차단 부재(154)에 접촉될 수 있다. 스페이서(160)가 상기 차단 구조물의 리세스(154)에 부분적으로 매립되는 경우, 비록 제1 및 제2 기판(100, 200)의 결합을 위한 실런트(163)의 사이즈가 균일하지 않을 경우라도 상기 액정 표시 장치의 셀 갭을 안정적으로 유지할 수 있다. 또한, 차단 부재(154)가 스페이서(160)의 하부를 감싸는 구조를 가지기 때문에, 실런트(163)를 형성하는 과정에서 발생될 수 있는 액정층(218)이 오염되는 현상과 상기 액정 표시 장치를 사용하는 동안 수분, 불순물들 등의 침투에 의해 액정층(218)이 열화되는 현상을 효과적으로 방지할 수 있다. 더욱이, 상기 차단 구조물의 리세스(145)에 스페이서(160)가 부분적으로 수용되기 때문에, 비록 스페이서(160)의 높이 산포가 발생하더라도 실런트(163), 수분, 불순물들 등에 의해 액정층(218)이 오염되는 현상을 방지하여 실 라인(seal line)을 따라 발생되는 테두리 얼룩과 같은 결함을 해결할 수 있다.
실런트(163)는 비표시 영역(II)의 제1 기판(100)과 제2 기판(200) 사이에서 위치할 수 있다. 실런트(163)는 제1 기판(100)과 제2 기판(200)을 결합시키는 역할을 수행할 수 있으며, 스페이서(160)와 함께 제1 및 제2 기판(100, 200) 사이에 액정층(218)이 제공될 공간을 확보할 수 있다.
도 2는 본 발명의 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 개략적인 평면도이다.
도 1 및 도 2를 참조하면, 실런트(163)는 표시 영역(I) 주변의 비표시 영역(II)에서 제1 및 제2 기판(100, 200)의 주변부에 제공되는 실 라인을 따라 배치될 수 있다. 예를 들면, 실런트(163)는 실질적으로 사각형 띠의 구조, 실질적으로 원형 띠의 구조, 실질적으로 타원형 띠의 구조, 실질적으로 다각형 띠의 구조 등과 같은 형태로 제1 및 제2 기판(100, 200) 사이에 배치될 수 있다. 여기서, 표시 영역(I)과 비표시 영역(II) 사이에는 스페이서(160)가 제공될 수 있다. 예를 들면, 스페이서(160)는 실런트(163)와 표시 영역(I) 사이에 개재될 수 있다. 전술한 바와 같이, 스페이서(160)는 상기 차단 구조물의 리세스(145)의 구조와 실질적으로 동일하거나 실질적으로 유사한 평면 구조를 가질 수 있다. 예시적인 실시예들에 있어서, 스페이서(160)와 실런트(163)는 각기 자외선(UV), 레이저 광, 가시광선 등을 조사하여 경화될 수 있는 물질을 포함할 수 있다. 예를 들면, 실런트(163)와 스페이서(160)는 에폭시 아크릴레이트(epoxy acrylate)계 수지, 폴리에스테르 아크릴레이트(polyester acrylate)계 수지, 우레탄 아크릴레이트(urethane acrylate)계 수지, 폴리부타디엔 아크릴레이트(polybutadine acrylate)계 수지, 실리콘 아크릴레이트(silicon acrylate)계 수지, 알킬 아크릴레이트(alkyl acrylate)계 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 실런트(163)는 탄소를 함유하는 광 경화성 수지를 포함할 수 있으며, 이에 따라 상기 액정 표시 장치의 광원으로부터 제1 및 제2 기판(100, 200)의 측방으로 광이 누출되는 현상을 방지하는 기능을 수행할 수도 있다.
도 3은 본 발명의 다른 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 개략적인 평면도이다. 도 3에 도시한 액정 표시 장치는 차단 구조물, 보호층, 절연층 등을 제외하면 도 1을 참조하여 설명한 액정 표시 장치와 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다.
도 3을 참조하면, 표시 영역(I)과 비표시 영역(II)을 갖는 제1 기판(300) 상에는 스위칭 소자(320)가 제공될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 기판(300)과 스위칭 소자(320) 사이에는 버퍼층(도시되지 않음)이 추가적으로 배치될 수 있다. 상기 버퍼층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
상기 액정 표시 장치의 표시 영역(I)에 있어서, 스위칭 소자(320)는 게이트 전극, 게이트 절연층, 액티브층, 제1 오믹 콘택 패턴, 제2 오믹 콘택 패턴, 소스 전극, 드레인 전극 등을 포함할 수 있다. 이러한 스위칭 소자(320)의 구성은 도 1을 참조하여 설명한 스위칭 소자(120)와 실질적으로 동일하거나 실질적으로 유사할 수 있다.
제1 기판(300) 상에는 스위칭 소자(320)를 덮는 층간 절연층(321)이 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(321)은 제1 기판(300) 상에서 스위칭 소자(320)를 직접 커버할 수 있다. 층간 절연층(321)은 실질적으로 평탄한 상면을 가질 수 있으며, 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다. 층간 절연층(321)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 포함할 수 있다.
층간 절연층(321) 상에는 보호층(370)이 위치할 수 있다. 보호층(370)은 유기 절연 물질 또는 무기 물질을 포함할 수 있다. 예를 들면, 보호층(370)은 아크릴계 수지, 폴리이미드계 수지, 실록산계 수지, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 보호층(370)은 층간 절연층(321) 상에서 실질적으로 평탄한 상면을 가질 수 있다. 보호층(370)도 표시 영역(I)으로부터 비표시 영역(II)까지 배치될 수 있다.
표시 영역(I)에 위치하는 보호층(370)과 층간 절연층(321)을 관통하여 스위칭 소자(320)의 드레인 전극의 일부를 노출시키는 콘택 홀(342)이 제공될 수 있다. 여기서, 제1 전극(351)은 노출된 드레인 전극, 콘택 홀(342) 및 보호층(370) 상에 배치될 수 있다. 제1 전극(351)은 투명 도전성 물질, 반사성을 갖는 물질 등을 포함할 수 있으며, 표시 영역(I)의 보호층(370) 상으로 연장될 수 있다.
제1 배향막(357)은 제1 전극(351)을 커버하며 보호층(370) 상에 배치될 수 있다. 제1 배향막(357)은 비표시 영역(II)에 인접하는 제1 전극(351)의 단부를 감싸며, 아래에 스위칭 소자(320)가 위치하는 보호층(370)의 일부까지 연장될 수 있다. 다른 예시적인 실시예들에 있어서, 액정층(418)의 배향 방식에 따라 제1 전극(351) 상에 제1 배향막(357)이 배치되지 않을 수도 있다.
비표시 영역(II)의 제2 기판(400) 상에는 차광막(403)이 배치될 수 있으며, 표시 영역(I)의 제2 기판(400) 상에는 컬러 필터(406)가 위치할 수 있다. 예시적인 실시예들에 있어서, 차광막(403)의 일측과 컬러 필터(406)의 일측은 부분적으로 중첩될 수 있다. 예를 들면, 차광막(403)의 단부를 컬러 필터(406)의 단부가 감쌀 수 있다.
제2 전극(412)은 차광막(403) 및 컬러 필터(406)를 커버할 수 있으며, 표시 영역(I)으로부터 비표시 영역(II)까지 배치될 수 있다. 제2 전극(412)은 투명 도전성 물질, 반사성을 갖는 물질 등을 포함할 수 있다. 표시 영역(I)에 있어서, 제2 전극(412) 상에는 제2 배향막(415)이 배치될 수 있다. 제2 배향막(415)은 제1 배향막(357)에 실질적으로 대향할 수 있으며, 이러한 제1 및 제2 배향막(357, 415) 사이에는 액정층(418)이 개재될 수 있다. 다른 예시적인 실시예들에 따르면, 제1 전극(412) 상에 제2 배향막(415)이 배치되지 않을 수도 있다. 비표시 영역(II)에 있어서, 제2 전극(412)과 차광막(403) 사이에는 보상 부재(409)가 배치될 수 있다. 보상 부재(409)는 컬러 필터(406), 차광막(403) 등과 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 보상 부재(409)는 광 경화성 수지를 포함할 수도 있다. 이 경우, 보상 부재(409)는 스페이서(360), 실런트(363) 등과 실질적으로 동일하거나 실질적으로 유사한 물질로 구성될 수도 있다.
도 3에 도시한 바와 같이, 상기 액정 표시 장치의 차단 구조물은 리세스(345)와 차단 부재(354)를 포함할 수 있다. 리세스(345)는 표시 영역(I)에 인접하는 보호층(370)을 관통하여 형성될 수 있다. 즉, 리세스(345)에 의해 보호층(370) 아래에 위치하는 층간 절연층(321)의 일부가 노출될 수 있다. 예시적인 실시예들에 있어서, 리세스(345)가 보호층(370)을 관통하여 형성되기 때문에, 보호층(370)의 두께와 리세스(345)의 깊이는 실질적으로 동일하거나 실질적으로 유사할 수 있다. 즉, 보호층(370)이 리세스(345)를 고려하여 충분할 두께를 확보할 필요가 없어진다.
상기 차단 구조물의 차단 부재(354)는 노출된 층간 절연층(321), 리세스(345)의 측벽 및 보호층(370)의 일부 상에 배치될 수 있다. 차단 부재(354)는 제2 전극(412) 및/또는 제1 전극(351)과 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수 있다. 차단 부재(354)는 제1 전극(351), 데이터 라인 및/또는 게이트 라인에 전기적으로 연결될 수 있으며, 소정의 전압이 인가될 경우에 차단 부재(354)와 제2 전극(412) 사이의 스페이서(360)의 주위에 전기장이 형성될 수 있다.
상기 액정 표시 장치의 비표시 영역(II)에 있어서, 스페이서(360)의 하부는 차단 부재(354)를 개재하여 리세스(345)에 수용될 수 있으며, 스페이서(360)의 상부는 제2 전극(412)을 개재하여 보상 부재(409) 아래에 위치할 수 있다. 실런트(363)는 스페이서(360)에 인접하여 보호층(370) 상에 위치될 수 있다. 실런트(363)는 제1 및 제2 기판(300, 400) 주변부의 실 라인을 따라 배치될 수 있으며, 스페이서(360)는 실런트(363)와 실질적으로 동일하거나 유사한 구조로 표시 영역(I)과 비표시 영역(II) 사이에 배치될 수 있다.
도 4는 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 설명하기 위한 단면도이며, 도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 나타내는 평면도이다. 도 4 및 도 5에 도시한 액정 표시 장치는 차단 구조물, 스페이서들 등을 제외하면 도 1 및 도 2를 참조하여 설명한 액정 표시 장치와 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다.
도 4에 도시한 바와 같이, 상기 액정 표시 장치는 제1 기판(500), 스위칭 소자(520), 보호층(521), 절연층(524), 제1 전극(551), 액정층(518), 제2 전극(612), 컬러 필터(606), 제1 스페이서(560), 제2 스페이서(561), 실런트(563), 제1 보상 부재(609), 제2 보상 부재(610), 차단 구조물, 제2 기판(600) 등을 포함할 수 있다. 여기서, 상기 차단 구조물은 제1 리세스(545), 제2 리세스(546), 제1 차단 부재(554) 및 제2 차단 부재(555)를 구비할 수 있다.
도 4를 참조하면, 상기 액정 표시 장치의 표시 영역(I)에는 스위칭 소자(520), 제1 전극(551), 제1 배향막(557), 액정층(518), 제2 배향막(615), 컬러 필터(606) 등이 배치될 수 있다. 여기서, 제1 전극(551)은 콘택 홀(542)을 통해 노출되는 스위칭 소자(520)의 드레인 전극에 연결될 수 있다. 상기 차단 구조물, 제1 및 제2 스페이서(560, 561), 제1 및 제2 보상 부재(609, 610), 실런트(563) 그리고 차광막(603)은 상기 액정 표시 장치의 비표시 영역(II)에 위치할 수 있다. 한편, 보호층(521), 절연층(524) 및 제2 전극(612)은 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다.
도 4 및 도 5에 도시한 바와 같이, 실런트(563)는 제1 및 제2 기판(500, 600)의 주변부에 위치할 수 있으며, 제1 및 제2 스페이서(560, 561)는 실런트(563)의 양측에 인접하여 배치될 수 있다. 즉, 제1 스페이서(560)는 표시 영역(I)에 인접하여 위치할 수 있으며, 제2 스페이서(561)는 실런트(563)에 인접하여 배치될 수 있다. 따라서 실런트(563)는 제1 스페이서(560)와 제2 스페이서(561) 사이에 위치할 수 있다. 예시적인 실시예들에 따르면, 상기 액정 표시 장치는 실런트(563)가 제1 스페이서(560)를 둘러싸며, 제2 스페이서(561)가 실런트(563)를 둘러싸는 구성을 가질 수 있다.
제1 및 제2 보상 부재(609, 610)는 제1 및 제2 스페이서(560, 561)에 각기 대응하여 배치될 수 있다. 즉, 제1 및 제2 보상 부재(609, 610)는 각기 제2 전극(612)을 개재하여 제1 및 제2 스페이서(560, 561) 상부에 위치할 수 있다. 다른 예시적인 실시예들에 따르면, 제1 스페이서(560) 및 제2 스페이서(561)의 형상이나 치수에 따라 제1 보상 부재(609) 및 제2 보상 부재(610) 중에서 적어도 하나가 구비되지 않을 수도 있다.
상기 차단 구조물의 제1 리세스(545)와 제1 차단 부재(554)는 제1 스페이서(560)의 아래에 배치될 수 있고, 제2 리세스(546)와 제2 차단 부재(555)는 제2 스페이서(561) 아래에 위치할 수 있다. 제1 및 제2 스페이서(560, 561)의 하부는 각기 제1 및 제2 차단 부재(554, 555)를 개재하여 제1 및 제2 리세스(545, 546)에 부분적으로 매립될 수 있다. 제1 및 제2 차단 부재(554, 555)는 각기 제1 전극(551) 및/또는 제2 전극(612)과 실질적으로 동일하거나 실질적으로 유사한 물질을 포함할 수 있다. 또한, 제1 및 제2 차단 부재(554, 555)는 각기 제1 전극(551), 제2 전극(612), 게이트 라인, 데이터 라인 등에 전기적으로 연결될 수 있다. 제1 및 제2 차단 부재(554, 555)에 소정의 전압들이 인가될 경우, 제1 및 제2 스페이서(560, 561) 주위에 각기 전기장들이 생성될 수 있다. 이에 따라, 실런트(563)를 중심으로 형성되는 전기장들에 의해 외부로부터의 수분, 이온성 불순물들 등의 침투를 보다 효과적으로 차단할 수 있으며, 테두리 얼룩과 같은 결함의 발생을 효율적으로 방지할 수 있다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 액정 표시 장치를 설명하기 위한 단면도이다. 도 6에 도시한 액정 표시 장치는 차단 구조물, 스페이서들 등을 제외하면 도 3을 참조하여 설명한 액정 표시 장치와 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다.
도 6을 참조하면, 표시 영역(I)의 제1 기판(700) 상에는 스위칭 소자(720)가 제공될 수 있으며, 이러한 스위칭 소자(720)를 덮는 층간 절연층(721)이 제1 기판(700) 상에 배치될 수 있다. 층간 절연층(721)은 표시 영역(1)으로부터 비표시 영역(II)까지 연장될 수 있다.
층간 절연층(721) 상에는 보호층(770)이 위치할 수 있으며, 표시 영역(I)에서 보호층(770)과 층간 절연층(721)을 관통하여 스위칭 소자(720)의 드레인 전극을 부분적으로 노출시키는 콘택 홀(742)이 마련될 수 있다. 제1 전극(751)은 노출된 드레인 전극과 콘택 홀(742)의 측벽 상에 배치될 수 있으며, 보호층(770) 상으로 연장될 수 있다. 제1 배향막(757)은 제1 전극(751)을 커버하면서 표시 영역(I)의 보호층(770) 상에 배치될 수 있으며, 경우에 따라 생략될 수 있다.
상기 액정 표시 장치의 비표시 영역(II)에 배치되는 차단 구조물은 제1 리세스(745), 제2 리세스(746), 제1 차단 부재(754) 및 제2 차단 부재(755)를 포함한다. 제1 리세스(745)는 보호층(770)의 일측을 관통하여 층간 절연층(721)의 제1 부분을 노출시킬 수 있으며, 제1 차단 부재(754)는 노출된 층간 절연층(721)의 제1 부분과 제1 리세스(745)의 측벽 상에 배치될 수 있다. 이 경우, 제1 차단 부재(754)는 보호층(770) 상으로 부분적으로 연장될 수 있다. 제2 리세스(746)는 보호층(770)의 타측을 관통하여 층간 절연층(721)의 제2 부분을 노출시킬 수 있다. 이러한 제1 및 제2 리세스(745, 746) 사이의 보호층(770) 상에는 실런트(763)가 위치할 수 있다. 제2 차단 부재(755)는 노출된 층간 절연층(721)의 제2 부분과 제2 리세스(746)의 측벽 상에 배치될 수 있다. 제2 차단 부재(755)도 비표시 영역(II)에서 보호층(770) 상으로 부분적으로 연장될 수 있다.
예시적인 실시예들에 있어서, 실런트(763)를 중심으로 제1 및 제2 스페이서(760, 761)가 배치될 수 있다. 제1 스페이서(760)는 제1 차단 부재(754)를 개재하여 제1 리세스(745) 내에 부분적으로 수용될 수 있으며, 제2 스페이서(761)는 제2 차단 부재(755)를 개재하여 제2 리세스(746) 내에 일부가 수용될 수 있다. 예를 들면, 제1 및 제2 스페이서(760, 761)의 하부들이 각기 제1 및 제2 리세스(745, 746)에 부분적으로 매립될 수 있다. 여기서, 제1 및 제2 스페이서(760, 761)와 실런트(763)는 도 4 및 도 5를 참조하여 설명한 제1 및 제2 스페이서(560, 561)와 실런트(563)의 구성들과 실질적으로 동일하거나 실질적으로 유사한 구성들로 배열될 수 있다. 제1 및 제2 차단 부재(754, 755)가 제1 전극(751), 제2 전극(812), 게이트 라인 및/또는 데이터 라인에 전기적으로 연결될 수 있으므로, 제1 및 제2 스페이서(760, 761)에는 수분, 불순물들 등의 침투를 방지할 수 있는 전기장들이 생성될 수 있다.
제2 기판(800)의 비표시 영역(II)에는 차광막(803)이 배치될 수 있다. 차광막(083)은 표시 영역(I)에 위치하는 스위칭 소자(720)의 상부까지 연장될 수 있다. 차광막(803) 상에는 제1 및 제2 스페이서(760, 761)에 각기 대응하는 제1 및 제2 보상 부재(809, 810)가 위치할 수 있다. 제1 및 제2 보상 부재(809, 810)는 제2 전극(812)을 개재하여 제1 및 제2 스페이서(760, 761)로부터 이격될 수 있다. 제2 기판(800)의 표시 영역(I)에는 컬러 필터(806)가 배치될 수 있으며, 차광막(803)이 표시 영역(I)의 일부까지 연장되는 경우, 컬러 필터(806)와 차광막(803)의 연장부는 부분적으로 중첩될 수 있다.
제2 전극(812)은 표시 영역(I)으로부터 비표시 영역(II)까지 연장될 수 있다. 제2 전극(812)은 컬러 필터(806), 차광막(803), 제1 보상 부재(809) 및 제2 보상 부재(810)를 커버할 수 있다. 표시 영역(I)의 제2 전극(812) 상에는 제2 배향막(815)이 배치될 수 있다. 제2 배향막(815)은 제1 배향막(757)에 실질적으로 대향할 수 있으며, 경우에 따라 생략될 수 있다. 액정층(818)은 표시 영역(I)에서 제1 및 제2 배향막(757, 815) 사이에 배치될 수 있다. 다른 예시적인 실시예들에 따르면, 제1 배향막(757) 및/또는 제2 배향막(815)이 배치되지 않을 경우에는 액정층(818)은 제1 전극(751), 제1 배향막(757), 제2 배향막(815) 및/또는 제2 전극(812) 사이에 개재될 수도 있다. 예를 들면, 상기 액정 표시 장치가 제1 및 제2 배향막(757, 815)을 모두 구비하지 않을 경우, 액정층(818)은 제1 및 제2 전극(751, 812)에 접촉될 수도 있다.
도 7a 내지 도 7h는 본 발명의 예시적인 실시예들에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 7a 내지 7h에 도시한 방법에 따르면 도 1을 참조하여 설명한 액정 표시 장치와 실질적으로 동일한 구성을 가지는 액정 표시 장치가 제조될 수 있지만, 차단 구조물을 형성하는 공정, 스페이서를 형성하는 공정 등의 일부 공정들에 대한 자명한 변경을 통하여 도 3, 도 4 또는 도 6을 참조하여 설명한 액정 표시 장치와 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 액정 표시 장치를 수득할 수 있다.
도 7a를 참조하면, 표시 영역(I)의 제1 기판(100) 상에 게이트 전극(103)을 형성한다. 제1 기판(100)은 투명 절연 기판으로 이루어질 수 있다. 예를 들면, 제1 기판(100)은 유리 기판, 석영 기판, 투명 금속 산화물 기판, 투명 플라스틱 기판 등으로 구성될 수 있다. 게이트 전극(103)은 금속, 합금, 금속 질화물 등을 사용하는 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 프린팅 공정 등을 통해 수득될 수 있다.
예시적인 실시예들에 따른 게이트 전극(103)을 형성하는 과정에 있어서, 제1 기판(100) 상에 전술한 금속, 합금 및/또는 금속 질화물을 사용하여 제1 도전층(도시되지 않음)을 형성한 다음, 이러한 제1 도전층을 패터닝하여 표시 영역(I)에 게이트 전극(103)을 형성할 수 있다. 이 경우, 제1 기판(100) 상에는 게이트 전극(103)에 전압을 인가하기 위한 게이트 라인(도시되지 않음)이 동시에 형성될 수 있다.
제1 기판(100) 상에 게이트 전극(103)을 덮는 게이트 절연층(106)을 형성한다. 게이트 절연층(106)은 표시 영역(I) 및 비표시 영역(II) 모두에 형성될 수 있다. 게이트 절연층(106)은 게이트 전극(103) 및/또는 상기 게이트 라인의 프로파일을 따라 제1 기판(100) 상에 균일하게 형성될 수 있다. 게이트 절연층(106)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 사용하여 형성될 수 있다. 또한, 게이트 절연층(106)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 스퍼터링 공정, 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다.
아래에 게이트 전극(103)이 위치하는 부분의 게이트 절연층(106) 상에 액티브층(109)과 오믹 콘택층(112)을 형성한다. 게이트 절연층(106)과 오믹 콘택층(112)은 표시 영역(I)의 제1 기판(100) 상부에 형성될 수 있다. 액티브층(109)은 게이트 전극(103) 보다 실질적으로 넓은 면적을 가질 수 있으며, 게이트 절연층(106)에 게이트 전극(103)으로 인한 단차부 발생될 경우, 액티브층(109)도 실질적으로 동일하거나 유사한 구조의 단차부를 가질 수 있다. 액티브층(109)은 실리콘을 사용하는 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 스퍼터링 공정, 스핀 코팅 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
오믹 콘택층(112)은 액티브층(109) 보다 실질적으로 작은 면적을 가질 수 있다. 오믹 콘택층(112)에는 게이트 전극(103)을 덮는 게이트 절연층(106)으로부터 유래되는 단차부가 생성될 수 있다. 오믹 콘택층(112)은 실리콘, 금속 산화물 등을 사용하여 형성될 수 있다. 또한, 오믹 콘택층(112)은 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 스퍼터링 공정, 스핀 코팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다.
도 7b를 참조하면, 오믹 콘택층(112)을 덮으면서 게이트 절연층(106) 상에 제2 도전층(도시되지 않음)을 형성한 다음, 상기 제2 도전층과 오믹 콘택층(112)을 부분적으로 식각한다. 이에 따라, 액티브층(109) 상에 제1 오믹 콘택 패턴(113) 및 제2 오믹 콘택 패턴(114)이 형성되는 동시에 제1 오믹 콘택 패턴(113)과 제2 오믹 콘택 패턴(114) 상에 각기 소스 전극(115)과 드레인 전극(118)이 형성된다. 상기 제2 도전층은 금속, 합금, 금속 질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제2 도전층은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 프린팅 공정 등을 통해 수득될 수 있다. 소스 및 드레인 전극(115, 118)의 형성에 따라 표시 영역의 제1 기판(100) 상에는 박막 트랜지스터(TFT)와 같은 스위칭 소자(120)가 제공될 수 있다. 예시적인 실시예들에 있어서, 소스 전극(115), 드레인 전극(118), 제1 오믹 콘택 패턴(113) 및 제2 오믹 콘택 패턴(114)은 1회의 식각 공정을 통해 수득될 수 있다. 또한, 소스 전극(115) 및 드레인 전극(118)을 형성하는 동안 게이트 절연층(106) 상에는 소스 전극(115)에 연결되는 데이터 라인(도시되지 않음)이 형성될 수 있다. 여기서, 상기 데이터 라인은 상기 게이트 라인이 연장되는 방향에 대하여 실질적으로 직교하는 방향을 따라 연장될 수 있다.
도 7c를 참조하면, 제1 기판(100) 상에 스위칭 소자(120)를 덮는 보호층(121)을 형성한다. 보호층(121)은 스위칭 소자(120)를 완전하게 커버할 수 있도록 충분한 두께를 가질 수 있다. 보호층(121)은 산화물, 질화물, 산질화물, 유기 절연 물질 등을 사용하여 형성될 수 있다. 또한, 보호층(121)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 가상 증착 공정, 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 보호층(121)에 대하여 평탄화 공정을 수행함으로써, 보호층(121)의 상면을 평탄화시킬 수 있다. 예를 들면, 보호층(121)은 화학 기계적 연마 공정, 에치 백 공정등을 통하여 평탄한 상면을 가질 수 있다.
보호층(121) 상에 절연층(124)을 형성한 다음, 절연층(124) 상에 포토레지스트막(127)을 형성한다. 예를 들면, 절연층(124)은 벤조사이클로부텐계 수지, 올레핀계 수지, 폴리이미드계 수지, 아크릴계 수지, 폴리비닐계 수지 등과 같은 유기 절연 물질을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 절연층(124)은 스핀 코팅 공정, 프린팅 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다.
도 7c에 도시한 바와 같이, 포토레지스트막(127) 상에 마스크(130)를 위치시킨다. 마스크(130)는 영역별로 광투과율 차이를 갖는 하프 톤(half tone) 마스크, 하프 톤 슬릿(half tone slit) 마스크 등을 포함할 수 있다.
마스크(130)는 투과 영역(III), 차단 영역(IV) 및 반투과 영역(V)을 포함할 수 있다. 포토레지스트막(127) 상에 마스크(130)를 배치하는 과정에 있어서, 마스크(130)의 투과 영역(III)은 아래에 드레인 전극(118)이 위치하는 포토레지스트막(127)의 제1 부분 상에 위치할 수 있고, 마스크(130)의 반투과 영역(V)은 후속하여 스페이서가 형성되는 포토레지스트막(127)의 제2 부분 상에 배치될 수 있다. 예를 들면, 마스크(130)의 반투과 영역(V)은 표시 영역(I)에 인접하는 비표시 영역(II)에 배치될 수 있다.
도 7d를 참조하면, 마스크(130)를 이용하여 포토레지스트막(127)을 노광 및 현상하여, 절연층(124) 상에 포토레지스트 패턴(133)을 형성한다. 상술한 구성을 갖는 마스크(130)를 사용하여 포토레지스트 패턴(133)을 형성하기 때문에, 포토레지스트 패턴(133)에는 개구(136)와 홈(groove)(139)이 형성될 수 있다. 즉, 하프톤 마스크, 하프톤 슬릿 마스크 등을 이용하여, 절연층(124) 상에 서로 상이한 깊이를 갖는 개구(136)와 홈(139)을 구비하는 포토레지스트 패턴(133)을 형성할 수 있다. 이 경우, 포토레지스트 패턴(133)의 개구(136)는 아래에 드레인 전극(118)이 위치하는 절연층(124)의 제1 부분 상에 형성될 수 있다. 또한, 포토레지스트 패턴(133)의 홈(139)은 후속하여 리세스(145)(도 7e 참조)절연층(124)의 제2 부분 상에 형성될 수 있다. 따라서, 절연층(124)의 제1 부분은 개구(136)에 의해 노출될 수 있지만, 절연층(124)의 제2 부분은 홈(139)에 의해 커버될 수 있다. 포토레지스트 패턴(133)의 홈(139)은 후속하여 형성되는 스페이서의 하부 폭보다 실질적으로 넓은 폭을 가질 수 있다.
도 7e를 참조하면, 포토레지스트 패턴(133)을 식각 마스크로 이용하여, 절연층(124)의 제1 부분과 절연층(124)의 제2 부분 및 보호층(121)의 일부를 식각함으로써, 콘택 홀(142)과 리세스(145)를 형성한다. 콘택 홀(142)은 절연층(124)의 제1 부분과 보호층(121)을 관통하여 드레인 전극(118)을 노출시킬 수 있으며, 리세스(145)는 절연층(124)의 제2 부분에 소정의 깊이로 형성될 수 있다. 절연층(124)의 콘택 홀(142)과 리세스(145)는 각기 포토레지스트 패턴(133)의 개구(136)와 홈(139)에 대응할 수 있다. 즉, 콘택 홀(142) 및 리세스(145)는 각기 개구(136) 및 홈(139)과 실질적으로 동일하거나 유사한 폭을 가질 수 있으며, 개구(136) 및 홈(139)과 연통될 수 있다. 절연층(124)에 콘택 홀(142)과 리세스(145)를 형성하는 식각 공정 동안, 포토레지스트 패턴(133)도 소모될 수 있으며, 이에 따라 포토레지스트 패턴(133)의 두께가 감소될 수 있다. 다른 예시적인 실시예들에 따르면, 도 7d 및 도 7e를 참조하여 설명한 공정들과 실질적으로 유사한 공정들을 수행하여 절연층(124)에 적어도 하나의 리세스를 형성할 수 있다. 예를 들면, 마스크(130)의 반투과 영역을 배치를 변경하여 절연층(124)에 제1 및 제2 리세스를 형성할 수 있다.
도 7f를 참조하면, 절연층(124)으로부터 포토레지스트 패턴(133)을 제거한다. 예를 들면, 포토레지스트 패턴(133)은 애싱(ashing) 공정 및/또는 스트리핑(stripping) 공정을 이용하여 제거될 수 있다.
콘택 홀(142)을 통해 노출되는 드레인 전극(118)과 절연층(124) 상에 제3 도전층(148)을 형성한다. 제3 도전층(148)은 절연층(124)의 리세스(145)와 콘택 홀(142)의 프로파일들을 따라 균일하게 형성될 수 있으며, 표시 영역(I)의 절연층(124) 상으로 연장될 수 있다. 예를 들면, 제3 도전층(148)은 콘택 홀(142)의 측벽과 저면 및 리세스(145)의 측벽과 저면 상에 균일한 두께로 형성될 수 있다. 제3 도전층(148)은 반사성을 갖는 물질, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 또한, 제3 도전층(148)은 화학 기상 증착 공정, 원자층 적층 공정, 스퍼터링 공정, 진공 증착 공정, 프린팅 공정 등을 이용하여 형성될 수 있다.
도 7g를 참조하면, 제3 도전층(148)을 패터닝하여 절연층(124) 상에 제1 전극(151)과 차단 부재(154)를 형성한다. 제1 전극(151)은 표시 영역(I)에서 드레인 전극(118), 콘택 홀(142)의 측벽 및 절연층(124) 상에 형성된다. 차단 부재(154)는 비표시 영역(II)에서 절연층(124)의 리세스(145)의 측벽과 저면 상에 형성된다. 예시적인 실시예들에 있어서, 차단 부재(154)의 양측부는 리세스(145)에 인접하는 절연층(124) 상으로 연장될 수 있다. 또한, 차단 부재(154)는 제1 전극(151)에 연결될 수 있다. 다른 예시적인 실시예들에 있어서, 절연층(124)에 복수의 리세스들이 형성될 경우, 제3 도전층(148)을 패터닝하는 공정을 부분적으로 변경하여 상기 리세스들에 복수의 차단 부재들을 형성할 수도 있다.
상기 액정 표시 장치의 표시 영역(I)에 위치하는 제1 전극(151) 상에 제1 배향막(157)을 형성한다. 제1 배향막(157)은 폴리이미드 수지, 탄소 나노 튜브, 폴리아미드 수지 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 상기 액정 표시 장치의 액정층의 액정 분자들을 소정의 방향으로 배향시키기 위하여 제1 배향막(157)에 대해 러빙(rubbing) 공정을 수행할 수 있다.
도 7h를 참조하면, 제1 기판(100)에 대향하는 제2 기판(200)을 마련한다. 제2 기판(200)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제2 기판(200)은 유리 기판, 석영 기판, 투명 금속 산화물 기판, 투명 플라스틱 기판 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 기판(200)은 제1 기판(100)과 실질적으로 동일한 물질로 이루어질 수 있지만, 제1 및 제2 기판(100, 200)이 서로 상이한 물질들로 구성될 수도 있다. 제2 기판(200)도 제1 기판(100)의 경우와 유사하게 표시 영역(I)과 비표시 영역(II)을 포함할 수 있다.
제2 기판(200) 상에 차광막(203)을 형성한다. 차광막(203)은 제2 기판(200)의 비표시 영역(II)에 위치할 수 있으며, 표시 영역(I)의 일부까지 연장될 수 있다. 예를 들면, 차광막(203)은 표시 영역(I)에 위치하는 스위칭 소자(120)의 상부까지 연장될 수 있다. 차광막(203)은 금속, 합금, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 차광막(203)은 크롬, 알루미늄, 티타늄, 알루미늄 합금, 크롬 합금, 티타늄 합금, 산화물, 알루미늄 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다. 또한, 차광막(203)은 스퍼터링 공정, 화학 기상 증착 공정, 진공 증착 공정, 프린팅 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다.
제2 기판(200)의 표시 영역(I)에 컬러필터(206)를 형성한다. 컬러 필터(206)는 표시 영역(I)에서 차광막(203)의 연장부와 부분적으로 중첩될 수 있다. 예시적인 실시예들에 있어서, 상기 액정 표시 장치의 표시 영역(I)에는 화소들에 따라 각기 적색광, 녹색광 및 청색광을 필터링할 수 있는 복수의 컬러 필터(206)들이 형성될 수 있다.
도 7h에 도시한 바와 같이, 비표시 영역(II)의 차광막(203) 상에는 후속하여 스페이서가 형성되는 위치에 보상 부재(209)가 형성된다. 예시적인 실시예들에 있어서, 보상 부재(209)는 컬러 필터(206)와 실질적으로 동일하거나 유사한 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 보상 부재(209)는 차광막(203)과 실질적으로 동일하거나 유사한 물질을 사용하여 형성될 수도 있다. 이 경우, 차광막(203)과 보상 부재(209)는 실질적으로 일체로 형성될 수 있다. 예를 들면, 하프톤 마스크 또는 하프톤 슬릿 마스크를 이용하여 차광막(203)을 형성하는 동안 차광막(203) 상에 보상 부재(209)가 형성될 수 있다. 또 다른 예시적인 실시예들에 따르면, 보상 부재(203)는 상기 스페이서와 실질적으로 동일하거나 유사한 물질을 사용하여 형성될 수도 있다. 이 때, 보상 부재(203)는 후술하는 광 경화 공정 동안 소정의 형상으로 경화되어 상기 스페이서를 지지하는 역할을 수행할 수 있다.
제2 기판(200)의 표시 영역(I)과 비표시 영역(II) 모두에 제2 전극(212)이 형성된다. 제2 전극(212)은 표시 영역(I)에서는 컬러 필터(206)와 차광막(203)의 일부를 커버할 수 있으며, 비표시 영역(II)에서는 보상 부재(209)와 차광막(203)을 덮을 수 있다. 제2 전극(212)은 투명 도전성 물질, 반사성을 갖는 물질 등을 사용하여 형성될 수 있다. 또한, 제2 전극(212)은 스퍼터링 공정, 진공 증착 공정, 화학 기상 증착 공정, 프린팅 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 전극(212)이 상기 스페이서가 위치하는 비표시 영역(II)까지 연장되기 때문에 차단 부재(154)에 소정의 전압이 인가될 경우, 상기 스페이서에 인접하여 제2 전극(212)과 차단 부재(154) 사이에 전기장이 생성될 수 있다.
다시 도 7h를 참조하면, 표시 영역(I)의 제2 전극(212) 상에 제2 배향막(215)을 형성한다. 제2 배향막(215)은 폴리이미드 수지, 탄소 나노 튜브, 폴리아미드 수지 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 액정층의 액정분자들의 초기 배향 방향을 조절하기 위하여 제2 배향막(215)에 대해 러빙 공정을 수행할 수 있다.
도 7g를 참조하여 설명한 제1 기판(100)과 도 7h를 참조하여 설명한 제2 기판(200) 사이에 적어도 하나의 스페이서(도시되지 않음)와 실런트(도시되지 않음)를 형성한 후, 표시 영역(I)의 제1 및 제2 기판(100, 200) 사이에 액정층(도시되지 않음)을 형성한다. 여기서, 상기 액정층은 상기 스페이서에 의해 제공되는 제1 및 제2 기판(100, 200) 사이의 공간에 형성될 수 있다. 즉, 상기 액정층은 제1 전극(151)과 제2 전극(212) 사이에 형성될 수 있다. 상기 스페이서 및 상기 실런트에 대해 광 경화 공정을 수행함으로써, 도 1을 참조하여 설명한 액정 표시 장치와 실질적으로 동일한 구성을 가지는 액정 표시 장치를 제조한다. 이 경우, 상기 스페이서는 차단 부재(154)가 형성된 리세스(145) 내에 수용되며, 상기 실런트는 상기 스페이서에 인접하여 비표시 영역(II)에 형성된다. 예시적인 실시예들에 있어서, 상기 스페이서와 상기 실런트는 광 경화성 수지를 사용하여 형성될 수 있다. 상기 스페이서는 상기 실런트와 실리적으로 동일한 수지로 구성될 수 있지만, 상기 스페이서와 상기 실런트가 서로 상이한 수지들로 이루어질 수도 있다.
도시하지는 않았으나, 전술한 절연층(124)을 식각하여 적어도 하나의 리세스를 형성하는 공정, 제3 도전층(148)을 패터닝하여 상기 적어도 하나의 리세스에 적어도 하나의 차단 부재를 형성하는 공정, 비표시 영역(II)에 적어도 하나의 스페이서와 적어도 하나의 보상 부재를 형성하는 공정 등과 같이 제조 방법의 부분적인 변경을 통하여 도 3, 도 4 또는 도 6에 도시한 액정 표시 장치와 실질적으로 동일하거나 실질적으로 유사한 구성을 가지는 액정 표시 장치를 제조할 수도 있다.
상술한 바에 있어서, 본 발명의 예시적인 실시예들을 설명하였지만, 본 발명은 이에 한정되지 않으며 해당 기술 분야에서 통상의 지식을 가진 자라면 다음에 기재하는 특허 청구 범위의 개념과 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 변형이 가능하다는 것을 이해할 수 있을 것이다.
본 발명의 예시적인 실시예들에 따른 액정 표시 장치는, 적어도 하나의 차단 구조물이 적어도 하나의 스페이서를 부분적으로 감싸는 구성을 가짐으로써, 수분, 불순물들 등의 침투에 의해 액정층이 열화되는 현상을 방지할 수 있다. 또한, 비록 고온 다습한 공정 조건들 하에서 액정 표시 장치를 제조하더라도 종래의 액정 표시 장치의 테두리 얼룩과 같은 결함을 효과적으로 방지할 수 있다.
100, 300, 500, 700: 제1 기판 103: 게이트 전극
106: 게이트 절연층 109: 액티브층
113: 제1 오믹 콘택 패턴 114: 제2 오믹 콘택 패턴
115: 소스 전극 118: 드레인 전극
120, 320, 520, 720: 스위칭 소자 121, 370, 521, 770: 보호층
124, 524: 절연층 142, 342, 542, 742: 콘택 홀
145, 345: 리세스 151, 351, 751: 제1 전극
154, 354: 차단 부재 157, 357, 557, 757: 제1 배향막
160, 360: 스페이서 163, 363, 563, 763: 실런트
200, 400, 600, 800: 제2 기판 203, 403, 603, 803: 차광막
206, 406, 606, 806: 컬러 필터 209, 409: 보상 부재
212, 412, 612, 812: 제2 전극 215, 415, 615, 815: 제2 배향막
218, 418, 618, 818: 액정층 321, 721: 층간 절연층
545, 745: 제1 리세스 546, 746: 제2 리세스
554, 754: 제1 차단 부재 555, 755: 제2 차단 부재
560, 760: 제1 스페이서 561, 761: 제2 스페이서
609, 809: 제1 보상 부재 610, 810: 제2 보상 부재

Claims (25)

  1. 표시 영역과 비표시 영역을 갖는 제1 기판;
    상기 표시 영역의 상기 제1 기판 상에 배치되는 제1 전극;
    상기 제1 기판에 대향하는 제2 기판;
    상기 표시 영역의 상기 제2 기판 상에 배치되는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 액정층;
    상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 배치되는 적어도 하나의 스페이서;
    상기 적어도 하나의 스페이서에 인접하여 배치되는 실런트; 및
    상기 적어도 하나의 스페이서 하부에 배치되는 차단 구조물을 포함하는 액정 표시 장치.
  2. 제1항에 있어서, 상기 제1 기판 상에 배치되는 보호층; 및
    상기 보호층 상에 배치되는 절연층을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서, 상기 차단 구조물은 상기 절연층에 형성되는 리세스 및 상기 리세스 내에 배치되는 차단 부재를 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서, 상기 차단 부재는 상기 리세스의 저면과 측벽 및 상기 절연층 상에 배치되는 것을 특징으로 하는 액정 표시 장치.
  5. 제3항에 있어서, 상기 스페이서는 상기 리세스에 부분적으로 매립되는 것을 특징으로 하는 액정 표시 장치.
  6. 제3항에 있어서, 상기 차단 부재는 상기 제1 전극 또는 상기 제2 전극과 동일한 물질을 포함하는 것을 특징으로 하는 액정 표시 장치.
  7. 제3항에 있어서, 상기 차단 부재는 상기 제1 전극 또는 상기 제2 전극에 전기적으로 연결되는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서, 상기 차단 부재는 전압의 인가에 따라 상기 스페이서 주위에 전기장을 발생시키는 것을 특징으로 하는 액정 표시 장치.
  9. 제3항에 있어서, 상기 스페이서 상부에 배치되는 보상 부재를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  10. 제2항에 있어서, 상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 배치되는 제1 스페이서 및 제2 스페이서를 포함하며, 상기 실런트는 상기 제1 및 제2 스페이서 사이에 배치되는 것을 특징으로 하는 액정 표시 장치.
  11. 제10항에 있어서, 상기 차단 구조물은,
    상기 제1 스페이서 하부의 상기 절연층에 형성되는 제1 리세스;
    상기 제1 리세스 내에 배치되는 제1 차단 부재;
    상기 제2 스페이서 하부의 상기 절연층에 배치되는 제2 리세스; 및
    상기 제2 리세스 내에 배치되는 제2 차단 부재를 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제11항에 있어서, 상기 제1 및 제2 차단 부재는 각기 상기 제1 전극 또는 상기 제2 전극에 전기적으로 연결되는 것을 특징으로 하는 액정 표시 장치.
  13. 제11항에 있어서, 상기 제1 및 제2 스페이서는 각기 상기 제1 및 제2 리세스에 부분적으로 매립되는 것을 특징으로 하는 액정 표시 장치.
  14. 제11항에 있어서, 상기 제1 스페이서 상부에 배치되는 제1 보상 부재 및 상기 제2 스페이서 상부에 배치되는 제2 보상 부재를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  15. 제1항에 있어서, 상기 제1 기판 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상에 배치되는 보호층을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  16. 제15항에 있어서, 상기 차단 구조물은,
    상기 보호층을 관통하여 상기 층간 절연층을 부분적으로 노출시키는 리세스; 및
    상기 층간 절연층, 상기 리세스의 측벽 및 상기 보호층 상에 배치되는 차단 부재를 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 제15항에 있어서, 상기 차단 구조물은,
    상기 보호층을 관통하여 상기 층간 절연층을 부분적으로 노출시키는 제1 리세스 및 제2 리세스; 및
    상기 제1 리세스 및 상기 제2 리세스 내에 각기 배치되는 제1 차단 부재 및 제2 차단 부재를 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 제17항에 있어서, 상기 제1 리세스 및 상기 제2 리세스에 부분적으로 매립되는 제1 스페이서 및 제2 스페이서를 더 포함하며, 상기 실런트는 상기 제1 및 제2 스페이서 사이에 배치되는 것을 특징으로 하는 액정 표시 장치.
  19. 표시 영역과 비표시 영역을 갖는 제1 기판의 표시 영역에 스위칭 소자를 형성하는 단계;
    상기 제1 기판의 비표시 영역에 차단 구조물을 형성하는 단계;
    상기 제1 기판의 표시 영역에 제1 전극을 형성하는 단계;
    상기 제1 기판에 대항하는 제2 기판의 표시 영역에 제2 전극을 형성하는 단계;
    상기 제1 전극과 상기 제2 전극 사이에 액정층을 형성하는 단계;
    상기 비표시 영역의 상기 제1 기판과 상기 제2 기판 사이에 적어도 하나의 스페이서를 형성하는 단계; 및
    상기 적어도 하나의 스페이서에 인접하여 실런트를 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  20. 제19항에 있어서, 상기 차단 구조물을 형성하는 단계는,
    상기 제1 기판 상에 절연층을 형성하는 단계;
    상기 비표시 영역의 상기 절연층에 적어도 하나의 리세스를 형성하는 단계; 및
    상기 적어도 하나의 리세스에 적어도 하나의 차단 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  21. 제20항에 있어서, 상기 절연층을 형성하기 전에, 상기 제1 기판 상에 상기 스위칭 소자를 덮는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 제20항에 있어서, 상기 적어도 하나의 리세스를 형성하는 단계는 상기 표시 영역의 상기 절연층에 상기 스위칭 소자를 부분적으로 노출시키는 콘택 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  23. 제22항에 있어서, 상기 적어도 하나의 리세스를 형성하는 단계는 차광 영역, 투과 영역 및 반투과 영역을 갖는 마스크를 사용하여 수행되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 제22항에 있어서, 상기 차단 부재를 형성하는 단계는,
    상기 적어도 하나의 리세스의 저면과 측벽, 상기 콘택 홀의 저면과 측벽 및 상기 절연층 상에 도전층을 형성하는 단계; 및
    상기 도전층을 패터닝하여 상기 적어도 하나의 차단 부재와 상기 제1 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  25. 제19항에 있어서, 상기 제2 전극을 형성하기 전에, 상기 비표시 영역의 상기 제2 기판 상에 상기 스페이서에 대응되는 보상 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020110061761A 2011-06-24 2011-06-24 액정 표시 장치 및 액정 표시 장치의 제조 방법 KR20130000938A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110061761A KR20130000938A (ko) 2011-06-24 2011-06-24 액정 표시 장치 및 액정 표시 장치의 제조 방법
US13/312,199 US20120327347A1 (en) 2011-06-24 2011-12-06 Liquid crystal display devices and methods of manufacturing liquid crystal display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061761A KR20130000938A (ko) 2011-06-24 2011-06-24 액정 표시 장치 및 액정 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130000938A true KR20130000938A (ko) 2013-01-03

Family

ID=47361522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061761A KR20130000938A (ko) 2011-06-24 2011-06-24 액정 표시 장치 및 액정 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20120327347A1 (ko)
KR (1) KR20130000938A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518915B (zh) * 2012-03-30 2016-01-21 群康科技(深圳)有限公司 陣列基板結構與顯示面板及其製造方法
JP6192914B2 (ja) 2012-10-01 2017-09-06 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR102081288B1 (ko) * 2013-08-08 2020-02-26 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103744216B (zh) * 2014-01-02 2018-01-05 北京京东方光电科技有限公司 一种液晶显示面板及其制作方法
CN104280958B (zh) * 2014-09-26 2017-03-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104777679B (zh) * 2015-04-30 2017-12-15 武汉华星光电技术有限公司 显示面板及显示装置
TWI528212B (zh) * 2015-05-21 2016-04-01 速博思股份有限公司 具偏向電極之生物辨識裝置及生物辨識裝置之偵測控制方法
CN205388669U (zh) * 2016-03-14 2016-07-20 京东方科技集团股份有限公司 显示面板及显示装置
US10078243B2 (en) * 2016-06-03 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device
CN109633989A (zh) * 2018-11-29 2019-04-16 武汉华星光电技术有限公司 显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373098B (en) * 1995-09-06 1999-11-01 Toshiba Corp Liquid crystal exposure component and its fabricating method
US5973763A (en) * 1996-10-16 1999-10-26 Seiko Epson Corporation Liquid crystal device including supporting columns
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3568862B2 (ja) * 1999-02-08 2004-09-22 大日本印刷株式会社 カラー液晶表示装置
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP4445077B2 (ja) * 1999-11-16 2010-04-07 東芝モバイルディスプレイ株式会社 アクティブマトリクス型の液晶表示装置
US6545500B1 (en) * 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
TW548627B (en) * 2000-11-06 2003-08-21 Nissha Printing Wide-area inputable touch panel
KR100628259B1 (ko) * 2000-11-22 2006-09-27 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널
JP4081643B2 (ja) * 2001-08-01 2008-04-30 株式会社日立製作所 液晶表示装置
WO2006040877A1 (ja) * 2004-10-14 2006-04-20 Sharp Kabushiki Kaisha 積層基板
KR101182311B1 (ko) * 2005-11-17 2012-09-20 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7508481B2 (en) * 2006-01-03 2009-03-24 United Microdisplay Optronics Corp. Liquid crystal panel having multiple spacer walls and method of making the same
KR20070082110A (ko) * 2006-02-15 2007-08-21 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
KR101303940B1 (ko) * 2006-10-16 2013-09-05 삼성디스플레이 주식회사 표시패널
JP2009244303A (ja) * 2008-03-28 2009-10-22 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20120327347A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
KR20130000938A (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR102115464B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR20090024383A (ko) 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
KR101623188B1 (ko) 액정표시장치 및 그 제조방법
KR20130107379A (ko) 표시 패널 및 이의 제조 방법
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR101837656B1 (ko) 액정표시장치
KR102183991B1 (ko) 액정표시패널 및 이의 제조 방법
KR102299630B1 (ko) Tft 기판의 제조 방법 및 그 구조
US9423656B2 (en) Liquid crystal display and method for fabricating the same
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
US20090135347A1 (en) Display device and manufacturing method thereof
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20080003086A (ko) 액정표시장치의 컬러필터기판 및 그 제조방법
KR101331901B1 (ko) 액정표시장치 및 그 제조방법
KR20110132724A (ko) 횡전계형 액정표시장치 및 이의 제조 방법
KR20080093621A (ko) 액정 표시장치 및 그 제조 방법
KR102188068B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8530291B2 (en) Method for manufacturing display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid