JPH06273735A - 液晶セル - Google Patents
液晶セルInfo
- Publication number
- JPH06273735A JPH06273735A JP5812893A JP5812893A JPH06273735A JP H06273735 A JPH06273735 A JP H06273735A JP 5812893 A JP5812893 A JP 5812893A JP 5812893 A JP5812893 A JP 5812893A JP H06273735 A JPH06273735 A JP H06273735A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- spacer
- substrate
- resist
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】分散形スペーサを使用せずに高精度のセル厚が
制御でき、かつ、配向制御が容易な液晶セルを得る。 【構成】アクティブ基板１上の画素電極４以外の領域
に、所定の高さの段差と画素電極４の表面に対し４５°
以下の傾きの側面壁とをもって形成された凸部８に突き
当てて、対向基板１０を設ける。
制御でき、かつ、配向制御が容易な液晶セルを得る。 【構成】アクティブ基板１上の画素電極４以外の領域
に、所定の高さの段差と画素電極４の表面に対し４５°
以下の傾きの側面壁とをもって形成された凸部８に突き
当てて、対向基板１０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブ基板を用い
る高精度なセル厚制御に適した液晶セルに関するもので
ある。
る高精度なセル厚制御に適した液晶セルに関するもので
ある。
【０００２】
【従来の技術】液晶ディスプレイ（ＬＣＤ）や液晶光ス
イッチなど、液晶の光学異方性を応用した各種液晶デバ
イスでは、応答速度やコントラストや視野角が、液晶層
の厚み（セル厚）に依存することはよく知られている。
特に高いコントラストを得るためには、上記セル厚を厳
密に制御されなければならない。その精度は所望の値に
対して、一般に５％以下の誤差で形成されるべきであ
り、ＳＴＮ液晶セルや強誘電性液晶セルでは０.１μｍ
以下に抑える必要がある。上記セル厚を制御する方法と
して、従来から、所定の断面寸法をもったスペーサと呼
ばれる微小粒をセル内に散布し、２枚の基板間を所定の
間隙に保持するスペーサ散布法が広く実用化されてい
る。図４は従来のアクティブ形液晶セルの断面図であ
る。薄膜トランジスタ等のアクティブ素子４５と画素電
極４６を搭載したアクティブ基板４１と対向基板４２と
の間に、液晶４３が封入された構造で、球状スペーサ４
４によってセル厚が決められる。上記スペーサの材質と
しては、ロッド状のグラスファイバや球状のプラスチッ
ク粒、またはシリカ粒やアルミナ粒が商品化され使用さ
れている。しかし、現行のスペーサ散布法ではつぎに示
す多くの問題があり、各種の工夫が試みられているが、
工程の複雑化や使用可能材料の制約等によって十分な解
決には到っていない。静電気等によりスペーサが集団
化して十分な分散ができず、セル厚にばらつきを生じ
る。液晶注入時や液晶セルの垂直放置時にスペーサが
移動する。スペーサ自体の寸法精度に限界があり、高
精度で均一性がよいスペーサは高価である。スペーサ
は画素領域にも分散されるため、スペーサおよびスペー
サ周囲のディスクリネーションを介してもれ光が透過
し、コントラストを低下させる。セル厚は散布スペー
サの最大粒径に支配されるので、散布装置は粒径ごとに
設けねばならない。アクティブ基板を用いた液晶セル
では下地パタンに対応した段差があるため、スペーサの
着地場所によって高さが異なる。
イッチなど、液晶の光学異方性を応用した各種液晶デバ
イスでは、応答速度やコントラストや視野角が、液晶層
の厚み（セル厚）に依存することはよく知られている。
特に高いコントラストを得るためには、上記セル厚を厳
密に制御されなければならない。その精度は所望の値に
対して、一般に５％以下の誤差で形成されるべきであ
り、ＳＴＮ液晶セルや強誘電性液晶セルでは０.１μｍ
以下に抑える必要がある。上記セル厚を制御する方法と
して、従来から、所定の断面寸法をもったスペーサと呼
ばれる微小粒をセル内に散布し、２枚の基板間を所定の
間隙に保持するスペーサ散布法が広く実用化されてい
る。図４は従来のアクティブ形液晶セルの断面図であ
る。薄膜トランジスタ等のアクティブ素子４５と画素電
極４６を搭載したアクティブ基板４１と対向基板４２と
の間に、液晶４３が封入された構造で、球状スペーサ４
４によってセル厚が決められる。上記スペーサの材質と
しては、ロッド状のグラスファイバや球状のプラスチッ
ク粒、またはシリカ粒やアルミナ粒が商品化され使用さ
れている。しかし、現行のスペーサ散布法ではつぎに示
す多くの問題があり、各種の工夫が試みられているが、
工程の複雑化や使用可能材料の制約等によって十分な解
決には到っていない。静電気等によりスペーサが集団
化して十分な分散ができず、セル厚にばらつきを生じ
る。液晶注入時や液晶セルの垂直放置時にスペーサが
移動する。スペーサ自体の寸法精度に限界があり、高
精度で均一性がよいスペーサは高価である。スペーサ
は画素領域にも分散されるため、スペーサおよびスペー
サ周囲のディスクリネーションを介してもれ光が透過
し、コントラストを低下させる。セル厚は散布スペー
サの最大粒径に支配されるので、散布装置は粒径ごとに
設けねばならない。アクティブ基板を用いた液晶セル
では下地パタンに対応した段差があるため、スペーサの
着地場所によって高さが異なる。
【０００３】これらの問題の多くを解決するために、所
定の厚みのスペーサパタンをオフセット印刷法等を利用
して基板に直接貼り付ける方法が、従来から提案されて
いた。この場合はスペーサパタンの形成後に、ポリイミ
ド等の配向膜を塗布し、さらに一軸配向性を与えるため
に、布等でラビング処理を行う必要があった。
定の厚みのスペーサパタンをオフセット印刷法等を利用
して基板に直接貼り付ける方法が、従来から提案されて
いた。この場合はスペーサパタンの形成後に、ポリイミ
ド等の配向膜を塗布し、さらに一軸配向性を与えるため
に、布等でラビング処理を行う必要があった。
【０００４】
【発明が解決しようとする課題】上記従来技術では、ス
ペーサパタンの段差が大きくて急峻なため、通常使われ
るオフセット印刷やスピンコーティング法では上記配向
膜の均一な塗布が困難であり、またラビング工程におい
ても、側面壁や段差の陰の部分では十分で均一な処理が
できないという問題があり、そのため、均一で欠陥がな
い液晶分子の配向状態を得ることは困難であった。さら
に従来法では、スペーサの設置位置合わせが難しく、高
さの制御も十分できないため、高いコントラストを有す
る大面積で高精細な液晶デバイスに適用可能な、簡便で
精度が高いセル厚制御は困難であった。
ペーサパタンの段差が大きくて急峻なため、通常使われ
るオフセット印刷やスピンコーティング法では上記配向
膜の均一な塗布が困難であり、またラビング工程におい
ても、側面壁や段差の陰の部分では十分で均一な処理が
できないという問題があり、そのため、均一で欠陥がな
い液晶分子の配向状態を得ることは困難であった。さら
に従来法では、スペーサの設置位置合わせが難しく、高
さの制御も十分できないため、高いコントラストを有す
る大面積で高精細な液晶デバイスに適用可能な、簡便で
精度が高いセル厚制御は困難であった。
【０００５】本発明は、分散形スペーサを使用せずに高
精度のセル厚が制御でき、かつ、配向制御が容易な液晶
セルを得ることを目的とする。
精度のセル厚が制御でき、かつ、配向制御が容易な液晶
セルを得ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、アクティブ
素子を搭載したアクティブ基板と、該アクティブ基板に
対向して設けた対向基板との間に、液晶を挟持してなる
液晶セルにおいて、上記アクティブ基板上の画素電極以
外の領域に、上記画素電極の表面から所定の高さの段差
をもち、かつ、側面壁の傾きが上記画素電極の表面に対
して４５°以下の角度をもつレジスト等の薄膜による凸
部を形成し、上記凸部の上端に突き当てて上記対向基板
を設けたことにより達成される。
素子を搭載したアクティブ基板と、該アクティブ基板に
対向して設けた対向基板との間に、液晶を挟持してなる
液晶セルにおいて、上記アクティブ基板上の画素電極以
外の領域に、上記画素電極の表面から所定の高さの段差
をもち、かつ、側面壁の傾きが上記画素電極の表面に対
して４５°以下の角度をもつレジスト等の薄膜による凸
部を形成し、上記凸部の上端に突き当てて上記対向基板
を設けたことにより達成される。
【０００７】
【作用】本発明による液晶セルは、アクティブ基板上の
画素電極以外の領域に、画素電極表面から所定の高さの
段差をもち、かつ、側面壁の傾きが上記画素電極の表面
に対し４５°以下の角度をもつ凸部を設けてスペーサと
し、上記凸部の上端に突き当てて設けた対向基板との間
に液晶を挟持している。上記凸部は、レジストパタンま
たはアクティブ素子部等の薄膜パタンによる交差部の凸
部により形成するが、レジストの厚さは使用するレジス
トの粘性や塗布時の速度等により比較的精度よく制御す
ることができる。また、上記凸部の側面壁の傾きは、ラ
ビング処理を行う際に段差の陰を生じないために設ける
もので、レジスト膜の露出および現像後にレジストパタ
ンを非酸化雰囲気の２５０〜３００℃の炉中でアニール
し、レジストの粘性を低下させることにより実現でき
る。
画素電極以外の領域に、画素電極表面から所定の高さの
段差をもち、かつ、側面壁の傾きが上記画素電極の表面
に対し４５°以下の角度をもつ凸部を設けてスペーサと
し、上記凸部の上端に突き当てて設けた対向基板との間
に液晶を挟持している。上記凸部は、レジストパタンま
たはアクティブ素子部等の薄膜パタンによる交差部の凸
部により形成するが、レジストの厚さは使用するレジス
トの粘性や塗布時の速度等により比較的精度よく制御す
ることができる。また、上記凸部の側面壁の傾きは、ラ
ビング処理を行う際に段差の陰を生じないために設ける
もので、レジスト膜の露出および現像後にレジストパタ
ンを非酸化雰囲気の２５０〜３００℃の炉中でアニール
し、レジストの粘性を低下させることにより実現でき
る。
【０００８】上記のように構成した液晶セルは、上記ス
ペーサが所定の高さと位置で均一に配置されるため、形
成されたセル厚のばらつきがなく、また、画素領域を避
けて配置されるために、コントラストの低下を防ぐこと
ができ、かつ、上記スペーサパタンのエッジの傾斜が緩
いために配向欠陥を防ぎ、高いコントラストをもつ高精
細な液晶セルを得ることができる。
ペーサが所定の高さと位置で均一に配置されるため、形
成されたセル厚のばらつきがなく、また、画素領域を避
けて配置されるために、コントラストの低下を防ぐこと
ができ、かつ、上記スペーサパタンのエッジの傾斜が緩
いために配向欠陥を防ぎ、高いコントラストをもつ高精
細な液晶セルを得ることができる。
【０００９】
【実施例】つぎに本発明の実施例を図面とともに説明す
る。図１は本発明による液晶セルの第１実施例を示す断
面図、図２は本発明の第２実施例を示す断面図、図３は
上記第１実施例を適用したアクティブマトリクス形液晶
セルの平面図である。
る。図１は本発明による液晶セルの第１実施例を示す断
面図、図２は本発明の第２実施例を示す断面図、図３は
上記第１実施例を適用したアクティブマトリクス形液晶
セルの平面図である。
【００１０】第１実施例 本発明の第１実施例を示す図１において、１はアクティ
ブ基板であり、ガラス基板２上に形成した薄膜トランジ
スタ３、画素電極４、層間絶縁膜５、金属配線６、保護
膜７、レジストパタン８、配向膜９からなる。上記薄膜
トランジスタ３、画素電極４、層間絶縁膜５、金属配線
６、保護膜７および配向膜９は、それぞれ数多くの構
成、材料、製造方法等が周知であるが、本発明はいずれ
の場合にも適用が可能である。ただし、ホトリソグラフ
ィ技術によりパタン形成する方法との適合性が最もよい
トップゲート構造の薄膜トランジスタで本実施例を示し
た。１０は対向基板であって、ガラス基板１１、対向電
極１２、配向膜１３からなる。上記アクティブ基板１と
上記対向基板１０との間には液晶１４が封入され、画素
電極４と対向電極１２との間に電圧を印加することによ
って、画素部１５の光学的特性を制御する。本発明の要
点は、上記画素部１５以外の領域、例えば上記薄膜トラ
ンジスタ３上に、レジストパタン８からなる凸部を形成
し、上記レジストパタン８の上端に上記対向基板１０を
突き当てることによって、上記レジストパタン８を液晶
層１４の厚さを決めるスペーサ（レジストスペーサとい
う）として用い、かつ、上記レジストスペーサの側面テ
ーパに緩やかな傾斜をもたせることである。
ブ基板であり、ガラス基板２上に形成した薄膜トランジ
スタ３、画素電極４、層間絶縁膜５、金属配線６、保護
膜７、レジストパタン８、配向膜９からなる。上記薄膜
トランジスタ３、画素電極４、層間絶縁膜５、金属配線
６、保護膜７および配向膜９は、それぞれ数多くの構
成、材料、製造方法等が周知であるが、本発明はいずれ
の場合にも適用が可能である。ただし、ホトリソグラフ
ィ技術によりパタン形成する方法との適合性が最もよい
トップゲート構造の薄膜トランジスタで本実施例を示し
た。１０は対向基板であって、ガラス基板１１、対向電
極１２、配向膜１３からなる。上記アクティブ基板１と
上記対向基板１０との間には液晶１４が封入され、画素
電極４と対向電極１２との間に電圧を印加することによ
って、画素部１５の光学的特性を制御する。本発明の要
点は、上記画素部１５以外の領域、例えば上記薄膜トラ
ンジスタ３上に、レジストパタン８からなる凸部を形成
し、上記レジストパタン８の上端に上記対向基板１０を
突き当てることによって、上記レジストパタン８を液晶
層１４の厚さを決めるスペーサ（レジストスペーサとい
う）として用い、かつ、上記レジストスペーサの側面テ
ーパに緩やかな傾斜をもたせることである。
【００１１】いま、上記画素部１５のセル厚を所望の値
ｄとするためには、上記画素部１５の下地膜厚ｈ0、上
記薄膜トランジスタ３の最大膜厚ｈ1を用いると、レジ
ストスペーサの厚さｈrは ｈr＝ｄ＋ｈ0−ｈ1 とすればよい。上記レジストの厚さは使用するレジスト
の粘性や塗布時の速度等で比較的精度よく制御できる方
法が周知であり、例えばスピン塗布法ではその精度も
０.１μｍ以下のばらつきを容易に達成することができ
る。レジスト材料としては市販の多くの材料を利用でき
るが、液晶や配向膜との反応性がないものであり、配向
アニール処理等の高温処理に耐えうる材料である必要が
ある。例えば、ポジ形レジストとしてシプレー社のマイ
クロポジット１４００を、ネガ形レジストとしては東レ
社のフォトニースを用い、配向膜として日本合成ゴム製
のオプトマーを用いることによって、良好な膜厚制御を
得ることができた。その結果、液晶セル厚として１〜６
μｍの範囲で所望の厚さを実現できた。
ｄとするためには、上記画素部１５の下地膜厚ｈ0、上
記薄膜トランジスタ３の最大膜厚ｈ1を用いると、レジ
ストスペーサの厚さｈrは ｈr＝ｄ＋ｈ0−ｈ1 とすればよい。上記レジストの厚さは使用するレジスト
の粘性や塗布時の速度等で比較的精度よく制御できる方
法が周知であり、例えばスピン塗布法ではその精度も
０.１μｍ以下のばらつきを容易に達成することができ
る。レジスト材料としては市販の多くの材料を利用でき
るが、液晶や配向膜との反応性がないものであり、配向
アニール処理等の高温処理に耐えうる材料である必要が
ある。例えば、ポジ形レジストとしてシプレー社のマイ
クロポジット１４００を、ネガ形レジストとしては東レ
社のフォトニースを用い、配向膜として日本合成ゴム製
のオプトマーを用いることによって、良好な膜厚制御を
得ることができた。その結果、液晶セル厚として１〜６
μｍの範囲で所望の厚さを実現できた。
【００１２】つぎに、レジスト膜の側面壁の傾斜を緩く
する方法を説明する。前記のように側面のテーパ角が大
きいとラビング処理に段差の陰を生じるため、その部分
で配向が乱れることになるが、その影響は上記テーパ角
が４５°以下で小さくなることが実験的に確かめられ
た。通常の露光・現像処理では、レジスト膜の側面壁の
傾斜は６０〜８０°あり、本発明の条件を満たさない。
そこで、露光・現像後のレジストパタンを非酸化雰囲気
の２５０〜３００℃の炉中でアニールし、レジストの粘
性を低下させてエッジ部をだれさせることによって、４
０〜４５°のテーパ角を形成した。これによって、塗布
した配向膜の厚さが均一になり、ラビング処理時に発生
していた陰の部分が消滅したことを確認できた。
する方法を説明する。前記のように側面のテーパ角が大
きいとラビング処理に段差の陰を生じるため、その部分
で配向が乱れることになるが、その影響は上記テーパ角
が４５°以下で小さくなることが実験的に確かめられ
た。通常の露光・現像処理では、レジスト膜の側面壁の
傾斜は６０〜８０°あり、本発明の条件を満たさない。
そこで、露光・現像後のレジストパタンを非酸化雰囲気
の２５０〜３００℃の炉中でアニールし、レジストの粘
性を低下させてエッジ部をだれさせることによって、４
０〜４５°のテーパ角を形成した。これによって、塗布
した配向膜の厚さが均一になり、ラビング処理時に発生
していた陰の部分が消滅したことを確認できた。
【００１３】本発明によると、上記効果の他に、上記画
素部１５にはスペーサが存在することがないので、上記
画素部１５を通る光に対して漏れ光が発生せず、より高
いコントラストの液晶デバイスを実現することが可能で
ある。また、レジストスペーサの位置を薄膜トランジス
タのアクティブ層のパタンと同一にすれば、ホトマスク
の増加を伴わず、かつ、スペーサ散布工程を省略して、
液晶セルを形成することが可能になるという効果があ
る。
素部１５にはスペーサが存在することがないので、上記
画素部１５を通る光に対して漏れ光が発生せず、より高
いコントラストの液晶デバイスを実現することが可能で
ある。また、レジストスペーサの位置を薄膜トランジス
タのアクティブ層のパタンと同一にすれば、ホトマスク
の増加を伴わず、かつ、スペーサ散布工程を省略して、
液晶セルを形成することが可能になるという効果があ
る。
【００１４】第２実施例 本発明の第２実施例は、図２に示すように上記第１実施
例におけるレジストスペーサを用いずに、アクティブ素
子部等の薄膜パタン交差部に生じる凸部を、スペーサの
代わりに用いた構成である。図２において、上記第１実
施例の図１に示したのと同じ構成要素に対しては詳細な
説明を省略するが、上記第１実施例との相異はレジスト
パタンにあるのではなく、薄膜トランジスタ３のゲート
電極２１上にオーバラップした金属配線６の突起部２２
が、対向基板１０に突き当てられていることである。こ
のとき、アクティブ基板１を構成するガラス基板２の表
面から上記金属配線の突起部２２までの高さｈ3と、前
記した画素部１５のセル厚の所望値ｄおよび上記画素部
１５の下地膜厚ｈ0との間にｈ3＝ｈ0＋ｄの関係がある
ように、各層の膜厚が制御されている。なお、上記アク
ティブ基板１の最も高い部分は必ずしも上記金属配線突
起部２２とは限らず、アクティブ素子の構造や配線部分
の構造等に依存するのは当然のことである。
例におけるレジストスペーサを用いずに、アクティブ素
子部等の薄膜パタン交差部に生じる凸部を、スペーサの
代わりに用いた構成である。図２において、上記第１実
施例の図１に示したのと同じ構成要素に対しては詳細な
説明を省略するが、上記第１実施例との相異はレジスト
パタンにあるのではなく、薄膜トランジスタ３のゲート
電極２１上にオーバラップした金属配線６の突起部２２
が、対向基板１０に突き当てられていることである。こ
のとき、アクティブ基板１を構成するガラス基板２の表
面から上記金属配線の突起部２２までの高さｈ3と、前
記した画素部１５のセル厚の所望値ｄおよび上記画素部
１５の下地膜厚ｈ0との間にｈ3＝ｈ0＋ｄの関係がある
ように、各層の膜厚が制御されている。なお、上記アク
ティブ基板１の最も高い部分は必ずしも上記金属配線突
起部２２とは限らず、アクティブ素子の構造や配線部分
の構造等に依存するのは当然のことである。
【００１５】本実施例では、各配線パタン側面のテーパ
角および最大高さを与える多層配線パタンの重なりの仕
方が重要である。本実施例では、例えば金属配線６の側
面のテーパ角を緩くするために、露光・現像後にレジス
トパタンを２５０℃以上でアニールし上記レジストパタ
ンのエッジを緩やかにしたのち、リアクティブイオンエ
ッチングを行った。これによって、テーパ角が３０〜４
５°の金属配線パタンを実現した。なお、緩いテーパ角
を実現する方法には各種の方法が周知であり、テーパ角
が４５°以下を実現できるならばどの方法でもよい。ま
た、多層パタンの重なりは順次パタンエッジがずれるよ
うにし、急峻な段差を生じないようにレイアウトすれば
よい。
角および最大高さを与える多層配線パタンの重なりの仕
方が重要である。本実施例では、例えば金属配線６の側
面のテーパ角を緩くするために、露光・現像後にレジス
トパタンを２５０℃以上でアニールし上記レジストパタ
ンのエッジを緩やかにしたのち、リアクティブイオンエ
ッチングを行った。これによって、テーパ角が３０〜４
５°の金属配線パタンを実現した。なお、緩いテーパ角
を実現する方法には各種の方法が周知であり、テーパ角
が４５°以下を実現できるならばどの方法でもよい。ま
た、多層パタンの重なりは順次パタンエッジがずれるよ
うにし、急峻な段差を生じないようにレイアウトすれば
よい。
【００１６】本実施例では、レジストスペーサとしての
レジストパタンの形成が不要なので、工程を短縮できる
という利点はあるが、液晶セル厚ｄをあまり大きくとれ
ないという制約があるため、上記液晶セル厚が２μｍ以
下でもよい強誘電性液晶セルに適している。
レジストパタンの形成が不要なので、工程を短縮できる
という利点はあるが、液晶セル厚ｄをあまり大きくとれ
ないという制約があるため、上記液晶セル厚が２μｍ以
下でもよい強誘電性液晶セルに適している。
【００１７】第３実施例 上記各実施例では液晶セルの構成を１画素のみで説明し
たが、実際にある面積にわたってセル厚を一定に保つに
は、スペーサに相当する部分が均一に分布されているこ
とが必要である。図３は上記の場合の好例として、アク
ティブマトリクス形の液晶セルの一部を示した概念的平
面図である。一例として第１実施例を適用した場合を示
し、３１は画素部、３２は配線部、３３はアクティブ素
子として薄膜トランジスタを示す。３４は上記薄膜トラ
ンジスタ３３のアクティブパタン上に、同一ホトマスク
を用いて形成したレジストスペーサであり、各画素に１
個ずつ等間隔で配列されている。高精細な液晶マトリク
スデバイスでは、各セルの寸法は０.０５〜０.５ｍｍ程
度であり、スペーサ部の密度は数個〜数百個／ｍｍ2と
なり、従来の分散形スペーサと同程度を実現でき、高精
度なセル厚制御が可能である。
たが、実際にある面積にわたってセル厚を一定に保つに
は、スペーサに相当する部分が均一に分布されているこ
とが必要である。図３は上記の場合の好例として、アク
ティブマトリクス形の液晶セルの一部を示した概念的平
面図である。一例として第１実施例を適用した場合を示
し、３１は画素部、３２は配線部、３３はアクティブ素
子として薄膜トランジスタを示す。３４は上記薄膜トラ
ンジスタ３３のアクティブパタン上に、同一ホトマスク
を用いて形成したレジストスペーサであり、各画素に１
個ずつ等間隔で配列されている。高精細な液晶マトリク
スデバイスでは、各セルの寸法は０.０５〜０.５ｍｍ程
度であり、スペーサ部の密度は数個〜数百個／ｍｍ2と
なり、従来の分散形スペーサと同程度を実現でき、高精
度なセル厚制御が可能である。
【００１８】
【発明の効果】上記のように本発明による液晶セルは、
アクティブ素子を搭載したアクティブ基板と、該アクテ
ィブ基板に対向して設けた対向基板との間に、液晶を挟
持してなる液晶セルにおいて、上記アクティブ基板上の
画素電極以外の領域に、上記画素電極の表面から所定の
高さの段差をもち、かつ、側面壁の傾きが上記画素電極
の表面に対して４５°以下の角度をもつレジスト等の薄
膜による凸部を形成し、上記凸部の上端に突き当てて上
記対向基板を設けたことにより、つぎに示す多くの利点
を生じる。すなわち、分散スペーサを用いないので各
スペーサが均一に配置され、液晶セル厚のばらつきが抑
えられ、スペーサは基板と一体に構成されているた
め、液晶注入時やセルの垂直放置時にも上記スペーサが
移動することはなく、スペーサの厚さはレジスト塗布
または下地膜厚で制御できるため、高精度なセル厚制御
を安価に行うことができ、上記各スペーサが画素領域
にないため、スペーサおよびスペーサ周囲のディスクリ
ネーションに起因するコントラスト低下が生じず、特
段の工程を増さずに下地膜厚制御のみで、１台のレジス
ト塗布機により任意のセル厚を随時形成でき、アクテ
ィブ基板を用いた液晶セルにおける下地の大きな段差を
レジストパタンで回避するか、逆にスペーサとして利用
することができ、スペーサパタンのエッジが緩いため
に配向欠陥が発生せず、良好な表示特性が実現できると
いう利点を生じ、その結果、高精度のセル厚が制御され
た液晶セルが得られ、高いコントラストが要求された大
面積で高精細な液晶デバイスが容易に実現できる。
アクティブ素子を搭載したアクティブ基板と、該アクテ
ィブ基板に対向して設けた対向基板との間に、液晶を挟
持してなる液晶セルにおいて、上記アクティブ基板上の
画素電極以外の領域に、上記画素電極の表面から所定の
高さの段差をもち、かつ、側面壁の傾きが上記画素電極
の表面に対して４５°以下の角度をもつレジスト等の薄
膜による凸部を形成し、上記凸部の上端に突き当てて上
記対向基板を設けたことにより、つぎに示す多くの利点
を生じる。すなわち、分散スペーサを用いないので各
スペーサが均一に配置され、液晶セル厚のばらつきが抑
えられ、スペーサは基板と一体に構成されているた
め、液晶注入時やセルの垂直放置時にも上記スペーサが
移動することはなく、スペーサの厚さはレジスト塗布
または下地膜厚で制御できるため、高精度なセル厚制御
を安価に行うことができ、上記各スペーサが画素領域
にないため、スペーサおよびスペーサ周囲のディスクリ
ネーションに起因するコントラスト低下が生じず、特
段の工程を増さずに下地膜厚制御のみで、１台のレジス
ト塗布機により任意のセル厚を随時形成でき、アクテ
ィブ基板を用いた液晶セルにおける下地の大きな段差を
レジストパタンで回避するか、逆にスペーサとして利用
することができ、スペーサパタンのエッジが緩いため
に配向欠陥が発生せず、良好な表示特性が実現できると
いう利点を生じ、その結果、高精度のセル厚が制御され
た液晶セルが得られ、高いコントラストが要求された大
面積で高精細な液晶デバイスが容易に実現できる。
【図１】本発明による液晶セルの第１実施例を示す断面
図である。
図である。
【図２】本発明の第２実施例を示す断面図である。
【図３】上記第１実施例を適用したアクティブマトリク
ス形液晶セルの平面図である。
ス形液晶セルの平面図である。
【図４】従来の液晶セルを示す断面図である。
１…アクティブ基板 ４…画素電極 ８…凸部（レジストパタン） １０…対向基板 １４…液晶
Claims (1)
- 【請求項１】アクティブ素子を搭載したアクティブ基板
と、該アクティブ基板に対向して設けた対向基板との間
に、液晶を挟持してなる液晶セルにおいて、上記アクテ
ィブ基板上の画素電極以外の領域に、上記画素電極の表
面から所定の高さの段差をもち、かつ、側面壁の傾きが
上記画素電極の表面に対して４５°以下の角度をもつレ
ジスト等の薄膜による凸部を形成し、上記凸部の上端に
突き当てて上記対向基板を設けたことを特徴とする液晶
セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5812893A JPH06273735A (ja) | 1993-03-18 | 1993-03-18 | 液晶セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5812893A JPH06273735A (ja) | 1993-03-18 | 1993-03-18 | 液晶セル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273735A true JPH06273735A (ja) | 1994-09-30 |
Family
ID=13075348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5812893A Pending JPH06273735A (ja) | 1993-03-18 | 1993-03-18 | 液晶セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06273735A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048091A (ko) * | 1997-12-08 | 1999-07-05 | 김영환 | 액정 표시 장치 및 그 제조방법 |
| WO2000010196A1 (en) * | 1998-08-15 | 2000-02-24 | Koninklijke Philips Electronics N.V. | Manufacture of electronic devices comprising thin-film circuit elements |
| US6115098A (en) * | 1997-12-25 | 2000-09-05 | Sharp Kabushiki Kaisha | LCD having an LC layer with spacers arranged so that LC molecules are in axial symmetry upon application of voltage |
| US6330049B1 (en) | 1998-03-25 | 2001-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device, and method for producing the same |
| US6396559B1 (en) | 1998-11-17 | 2002-05-28 | Sharp Kabushiki Kaisha | LCD including spacers used in combination with polymer walls |
| JP2005309239A (ja) * | 2004-04-23 | 2005-11-04 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP2005326887A (ja) * | 2005-08-05 | 2005-11-24 | Toshiba Corp | 液晶表示素子 |
| KR100796492B1 (ko) * | 2001-12-29 | 2008-01-21 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| US8045125B2 (en) | 1997-05-22 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a gap retaining member made of resin formed directly over the driver circuit |
| US8194219B2 (en) | 2003-05-14 | 2012-06-05 | Obayashiseikou Co., Ltd. | High quality and ultra large screen liquid crystal display device and production method thereof |
| US8859353B2 (en) | 1999-07-06 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1993
- 1993-03-18 JP JP5812893A patent/JPH06273735A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8045125B2 (en) | 1997-05-22 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a gap retaining member made of resin formed directly over the driver circuit |
| US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| KR19990048091A (ko) * | 1997-12-08 | 1999-07-05 | 김영환 | 액정 표시 장치 및 그 제조방법 |
| US6115098A (en) * | 1997-12-25 | 2000-09-05 | Sharp Kabushiki Kaisha | LCD having an LC layer with spacers arranged so that LC molecules are in axial symmetry upon application of voltage |
| US6330049B1 (en) | 1998-03-25 | 2001-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device, and method for producing the same |
| WO2000010196A1 (en) * | 1998-08-15 | 2000-02-24 | Koninklijke Philips Electronics N.V. | Manufacture of electronic devices comprising thin-film circuit elements |
| US6396559B1 (en) | 1998-11-17 | 2002-05-28 | Sharp Kabushiki Kaisha | LCD including spacers used in combination with polymer walls |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8859353B2 (en) | 1999-07-06 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9343570B2 (en) | 1999-07-06 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9786787B2 (en) | 1999-07-06 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100796492B1 (ko) * | 2001-12-29 | 2008-01-21 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| US8194219B2 (en) | 2003-05-14 | 2012-06-05 | Obayashiseikou Co., Ltd. | High quality and ultra large screen liquid crystal display device and production method thereof |
| TWI459105B (zh) * | 2003-05-14 | 2014-11-01 | Obayashiseiko Co Ltd | 生產橫向電場型主動陣列液晶顯示裝置的主動陣列基底的方法 |
| US7649601B2 (en) | 2004-04-23 | 2010-01-19 | Fujitsu Limited | Liquid crystal display having protrusion-like structures between pair of substrates |
| JP4679067B2 (ja) * | 2004-04-23 | 2011-04-27 | 富士通株式会社 | 液晶表示装置 |
| JP2005309239A (ja) * | 2004-04-23 | 2005-11-04 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP2005326887A (ja) * | 2005-08-05 | 2005-11-24 | Toshiba Corp | 液晶表示素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100252800B1 (ko) | 액정 장치 및 그 제조 방법 | |
| US6750938B2 (en) | Liquid crystal display device and liquid crystal display apparatus incorporating the same | |
| CA2132751C (en) | Improved liquid crystal light valves using internal, fixed spacers and method of incorporating same | |
| JPH05188374A (ja) | 液晶表示装置とその製造法 | |
| JPH1138424A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH07199193A (ja) | 液晶表示装置と液晶表示装置用基板の製造方法 | |
| US8310647B2 (en) | Image display device and manufacturing method of the same | |
| US6208402B1 (en) | Antiferroelectric liquid crystal panel | |
| JPH06273735A (ja) | 液晶セル | |
| JPH0588177A (ja) | 液晶表示素子 | |
| JPH112717A (ja) | カラーフィルタ | |
| JPH05158067A (ja) | 液晶表示装置とその製造方法 | |
| JP2565061B2 (ja) | 液晶表示装置 | |
| JP2002350857A (ja) | 液晶表示素子およびその製造方法 | |
| JPH03182718A (ja) | 液晶セルの製造方法 | |
| JP2818985B2 (ja) | 光弁装置とその製造方法 | |
| KR100686577B1 (ko) | 액정표시장치 제작방법 | |
| JPH0815707A (ja) | 液晶表示素子とその製造方法 | |
| JPH04331918A (ja) | 活性マトリックス液晶表示装置 | |
| JPH04223433A (ja) | 液晶表示素子およびその製造方法 | |
| JP2001159755A (ja) | 液晶表示装置及びその製造方法 | |
| KR100516054B1 (ko) | 균일한 기판 간격 및 높은 대비비를 갖는 액정 표시 장치 및 그제조 방법 | |
| JPH11153816A (ja) | 反強誘電性液晶パネル | |
| JPH05196942A (ja) | 液晶表示素子用基板の製造方法 | |
| JPH1115004A (ja) | 電気光学装置およびその製造方法 |