KR100325372B1 - 인쇄 배선판 및 그 제조방법 - Google Patents

인쇄 배선판 및 그 제조방법 Download PDF

Info

Publication number
KR100325372B1
KR100325372B1 KR1019997007007A KR19997007007A KR100325372B1 KR 100325372 B1 KR100325372 B1 KR 100325372B1 KR 1019997007007 A KR1019997007007 A KR 1019997007007A KR 19997007007 A KR19997007007 A KR 19997007007A KR 100325372 B1 KR100325372 B1 KR 100325372B1
Authority
KR
South Korea
Prior art keywords
conductor circuit
via hole
hole
printed wiring
wiring board
Prior art date
Application number
KR1019997007007A
Other languages
English (en)
Other versions
KR20000070749A (ko
Inventor
다까다마사루
키요타까 츄까다
히로유키 코바야시
미노우라히사시
유카이요시까주
콘도미츄히로
Original Assignee
엔도 마사루
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마사루, 이비덴 가부시키가이샤 filed Critical 엔도 마사루
Publication of KR20000070749A publication Critical patent/KR20000070749A/ko
Application granted granted Critical
Publication of KR100325372B1 publication Critical patent/KR100325372B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/021Components thermally connected to metal substrates or heat-sinks by insert mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Laser Beam Processing (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄 배선판의 제조시에 절연층(101∼103)의 사이에 설치한 내층도체회로(161, 131)와, 절연층의 최외곽 표면에서 내층도체회로에 향하여 설치한 블라인드비어홀(141)의 저부에 위치하는 내층도체회로(161)에는, 미리 그 중앙부분에 개구공(160)을 마련해 두고, 절연층의 최외곽 표면에서 레이저광을 조사하여, 블라인드비어홀(141, 142)을 형성한다. 그 후, 내층도체회로(131, 161) 및 블라인드비어홀(141, 142)의 표면에 금속도금막을 형성한다.

Description

인쇄 배선판 및 그 제조방법{PRINTED WIRING BOARD AND ITS MANUFACTURING METHOD}
인쇄 배선판은, 예를 들면, 도 61에 도시하는 바와 같이, 복수의 절연층(91∼93)을 적층하는 동시에, 각 층의 사이에 마련한 내층도체회로(95,97)와, 최외곽 표면의 외부도체회로(94)를, 비어홀(99a, 99b)에 마련한 금속도금 막(96)에 의해 전기적으로 접속하여 형성되어 있다. 절연층(91∼93)으로서는, 유리에폭시(glass-epoxy) 기판 등과 같은 수지기판이 사용되고 있다. 비어홀(99a, 99b)은, 일면이 피복되고 타면이 개구한 블라인드비어홀이다.
상기 비어홀의 천공방법으로서는, 드릴에 의한 방법, 레이저 광에 의한 방법 등이 있다.
그렇지만, 상기의 드릴천공방법은, 깊이 정밀도가 불균일하다. 또한, 근년은 배선패턴의 고밀도화가 진행되어, 비어홀의 지름은 점점 더 미세화되는 것이 요구되어 있다.
이러한 목적으로, 레이저광을 사용하여 천공하는 방법이 제안되어 있다(일본국 공개특허 소 62-216297호, 일본국 공개특허 평 3-165594호 공보).
이 방법에 의하면, 도 62에 도시하는 바와 같이, 레이저광(81)이 동박(copper foil), 금속도금막 등의 금속제의 내층도체회로(95, 97)에 대하여 반사한다고 하는 성질을 이용하여, 최외곽 표면에서 다중적층판내부의 내층도체회로까지, 비어홀(99a, 99b)을 천공할 수가 있다.
그러나, 도 62에 도시하는 바와 같이, 인쇄 배선판에 있어서는, 비어홀이 인쇄 배선판의 최외곽 표면에 가까운 내층도체회로(95)에 달하는 비교적 얕은 비어홀(99a)과, 최외곽 표면에서 먼 내층도체회로(97)에 달하는 비교적 깊은 비어홀(99b)이 혼재하고 있다.
그 결과, 레이저광(81)에 의해 천공 가공을 할 때, 도 63에 도시하는 바와 같이, 깊은 비어홀(99b)의 저부에 마련한 내층도체회로(97)는 손상하지 않지만, 얕은 비어홀(99b)의 저부의 내층도체회로(95)는, 그 중앙부분에 균열(breakage), 팽창(swell) 등과 같은 손상(98)이 생기는 경우가 있다.
이러한 손상이 발생하면, 내층도체회로(95), 비어홀(99a)의 각 표면 및 외부도체회로의 사이에 금속도금막을 형성하는 경우, 손상(98)에 의해 발생한 내층도체회로의 파손조각(98a)이 비어홀(99a)에 잔존하기 때문에, 금속도금막이 충분히 형성할 수 없다. 이러한 불충분한 금속도금막은, 내층도체회로(95)와 외부도체회로(94)와의 사이의 전기도통에 악영향을 미치게 하여, 때로는 인쇄 배선판 자체를 불합격품으로 만들어 버린다.
상기한 바와 같이, 내층도체회로(95)가 손상이 생기는 이유로서는, 도 62에도시하는 바와 같이, 얕은 비어홀(99a)의 경우뿐만 아니라, 깊은 비어홀(99b)의 경우도, 깊은 비어홀(99b)을 천공 가공하기 위해서 필요한 강도의 레이저광(81)을 조사하기 때문이다.
그래서, 각각의 비어홀의 가공깊이에 응한 강도의 레이저광을 조사하는 것이 고려되고 있다. 그러나, 1장의 인쇄 배선판에 마련하는 비어홀의 수는, 예컨대 500∼10000으로 수가 많고, 각 비어홀마다 레이저광의 강도를 조정하는 것은 번잡함과 동시에 그 때문에 값비싼 제어장치를 필요로 한다.
또한, 내층도체회로(95, 97)의 표면에는, 절연층(91, 92)과의 접착성을 확보하기 위해서, 흑산화처리막(black oxide film)을 마련하고 있다. 흑산화 처리막은, 레이저광의 에너지흡수율이 높기 때문에, 흑산화 처리막을 표면에 마련하고 있는 내층도체회로가 용융·팽창하여, 깨짐이나 손상이 생기는 우려가 있다.
또한, 비어홀 내는 수지 등으로 이루어지는 절연층이 노출하고 있기 때문에, 금속도금막을 형성하고 어렵다. 그 때문에, 비어홀내벽과 금속도금막과의 접합성이 낮게, 금속도금막의 박리, 탈락 등이 생겨, 비어홀의 전기적 도통에 악영향을 미치게 하는 우려가 있다.
또한, 비어홀에 금속도금막을 형성하기 위해서는, 비어홀의 내외에 전기도금 액을 유통시키면서 행하지만, 홀내경이 작게 됨에 따라서, 전기도금 액의 유통이 곤란해져 도금 막의 형성이 불균일하게 되고, 비어홀의 전기적 도통이 불충분하여 지는 우려가 있다.
또한, 비어홀내에, 금속도금막의 대신에, 땜납을 충전하여 도통을 부여하는것이 행하여지고 있지만, 이 경우에 비어홀의 내벽과 땜납과의 접합강도가 낮게, 외부압력에 의해서 땜납이 빠져 나와 버리는 일이 있다.
또한, 레이저광의 조사에 의한 천공을, 상기와 같은 비어홀형성의 이외에도 이용하는 것이 요구된다.
본 발명은 이러한 문제점에 비추어 보아, 레이저광에 의한 내층도체회로의 손상발생이 없고, 또한 확실한 도전성을 갖는 비어홀을 형성할 수가 있고, 레이저광에 의한 신규한 회로형성을 실현하는 인쇄 배선판 및 그 제조방법을 제공하고자 하는 것이다.
본 발명은, 레이저 광을 이용하여 비어홀을 형성한 인쇄 배선판(printed wiring board) 및 그 제조방법에 관한 것이다.
제1의 발명은, 적어도 2층의 합성 수지재의 절연층과, 상기 절연층의 사이에 마련한 내층도체회로와, 상기 절연층의 최외곽 표면에서 상기 내층도체회로에 향하여 설치한 블라인드비어홀을 갖는 인쇄 배선판의 제조 방법에 있어서, 상기 블라인드비어홀의 저부에 위치하는 내층도체회로에는 미리 그 중앙부분에 개구공을 마련해 두고, 이어서 상기 절연층의 최외곽 표면에서 레이저광을 조사하여, 상기 블라인드비어홀을 형성한 후, 상기 내층도체회로 및 블라인드비어홀의 표면에 금속도금막을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조방법이다.
제1의 발명에 있어서, 가장 주목해야 할 것은, 상기 내층도체회로에는, 미리 그 중앙부분에 개구공을 형성하여 두는 일이다.
다음에, 제1의 발명의 작용효과에 관하여 설명한다.
제1의 발명에 있어서는, 블라인드비어홀(blind via hole)을 형성해야 할 부분에 향해서, 레이저광을 조사하여, 인쇄 배선판의 최외곽 표면에서 내층도체회로에 도달하는 블라인드비어홀을 형성한다.
이 때, 레이저광은, 인쇄 배선판의 절연층을 그 높은 에너지에 의해서, 기화 제거되고, 순차 인쇄 배선판의 안쪽으로 천공되어 간다. 그리고, 레이저광의 선단(top)이 내층도체회로에 도달했을 때에는, 금속재의 내층도체회로에 의해서 레이저광이 반사된다. 이 때, 레이저광의 조사를 중지한다. 이것에 의해, 블라인드비어홀의 천공 가공이 종료한다.
여기서 중요한 것은, 다수의 블라인드비어홀의 천공에 있어서는, 예컨대, 각 구멍마다 순차 스폿적으로, 레이저광을 조사하는 것에 의해 천공 가공한다. 한편, 얕은 블라인드비어홀과 깊은 블라인드비어홀은, 그 천공 가공에 필요한 조사시간 또는 에너지가 다르다.
그러나, 조사는 상기와 같이 순차 연속적으로 행하여 가기 때문에, 각 구멍에 대하여는, 깊은 블라인드비어홀이 확실히 형성되도록 상기 시간이나 에너지를 설정하여, 같은 조건으로 모든 구멍을 가공한다.
그리고, 제1의 발명으로서는, 얕은 블라인드비어홀의 내층도체회로에는 상기 개구공을 형성하여 놓는다.
따라서, 얕은 블라인드비어홀의 천공 시에는, 내층도체회로에, 이미 레이저광이 도달하여 천공이 종료하고 있더라도, 깊은 블라인드비어홀을 천공하는 조건으로 계속해서 레이저광이 조사되게 된다. 그러나, 이 때, 그 레이저광의 중앙부의 에너지가 큰 부분은, 상기 개구공에 조사되어, 상기 개구공을 통과해 나간다.
그리고, 개구공을 통과한 레이저광은, 상기 개구공의 앞에 있는 절연층에만 조사된다. 따라서, 이 중층도체회로부분에 있어서는, 상기 개구공 보다 앞의 절연층은 조금 천공되지만, 내층도체회로 자체는 손상이 생기지 않는다.
또, 깊은 블라인드비어홀 쪽의 천공 시에는, 내층도체회로에 의한 상기 레이저광의 반사때에 그 조사를 중지하기 때문에, 손상은 생기지 않는다.
또한, 상기 레이저광은, 얕은 블라인드비어홀, 깊은 블라인드비어홀에 관계없고, 모든 구멍가공에 대하여 동시에 조사하는 방법도 있다. 이 때도 상기와 같은 작용효과가 얻어진다 (하기 실시예 참조).
이와 같이 형성한 깊이가 다른 각 블라인드비어홀에 대하여는, 종래와 같이, 그 내부에 상기 금속도금막을 형성한다. 이 때, 모든 내층도체회로는, 상기한 바와 같이, 레이저광에 의한 손상을 생기고 있지 않기 때문에, 상기 종래 예에 도시한 바와 같은 불충분한 금속도금막의 형성이라는 상태는 회피할 수 있고, 도전성에 뛰어 난 금속도금막을 형성할 수 있다.
제1의 발명에 있어서, 상기 합성 수지의 절연층으로서는, 합성 수지 단독, 합성 수지와 무기 필러로 이루어지는 수지 기재, 합성 수지와 무기질 천(cloth)으로 이루어지는 천 기재(cloth substrate)가 있다.
상기 합성 수지로서는, 에폭시 수지, 페놀 수지, 폴리이미드수지, 폴리부타디엔수지, 불화수지 등이 있다. 이것들의 합성 수지만에 의한 절연층은, 실시예에 도시하는 바와 같이, 프리플레그(prepreg) 접착층으로서 다른 절연층의 사이에 적층 형성하는 경우가 있다.
또한, 상기 합성 수지에 첨가하는 무기필러로서는, 유리 단섬유, 실리카분말, 마이카분말, 알루미나, 카본 등이 있다. 합성 수지와 무기필러와의 혼합물로 이루어지는 기재는, 합성 수지 단독의 경우에 비교하고 강도가 높다.
또한, 상기 천 기재는, 유리-에폭시기재, 유리-폴리이미드기재 등, 천형상으로 직성 또는 편성한 천과 합성 수지로 이루어지는 기재를 말한다. 이러한 천기재로서는 상기 천에 합성 수지를 함침시킨 기재가 있다. 또한, 상기 천의 재료로서는, 유리섬유사, 카본사, 아라미드사 등이 있다. 합성 수지는 상기와 같은 재료를 쓴다.
레이저광에 의한 천공은, 블라인드비어홀을 형성해야 할 부분에 레이저광을 조사하는 것에 의해 행한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
상기 블라인드비어홀은, 인쇄 배선판의 내부에 마련된 원하는 내층도체회로까지 형성한다. 이렇게 하여 천공된 블라인드비어홀에는, 그 저부의 내층도체회로, 블라인드비어홀의 벽면에서 외부도체회로에 걸쳐서 연속한 금속도금막을 형성한다.
다음에, 상기 인쇄 배선판이 상기 내층도체회로를 2단 이상 갖고 있고, 또한 각 내층도체회로에 상기 블라인드비어홀을 마련하는 경우에는, 상기 레이저광을 조사하는 쪽의 최외곽 표면에 가까운 측의 내층도체회로에는 상기 개구공을 마련해두고, 한편 상기 최외곽 표면에서 먼 측의 내층도체회로에는 상기 개구공을 마련하는 일없이, 각각 레이저광을 조사하는 것이 바람직하다. 이것에 의해, 상기와 같은 작용효과를 얻을 수 있다.
상기 내층도체회로에 마련한 개구공은, 블라인드비어홀의 지름의 30∼60%인 것이 바람직하다. 개구공 지름이 30% 미만에서는, 개구공을 마련한 내층도체회로와 개구공을 마련하고 있지 않은 최중심부분의 내층도체회로와의 사이의 거리가 큰 경우, 개구공을 마련한 내층도체회로가 레이저광에 의해 손상을 받는 우려가 있다. 한편 60%를 넘으면, 동도금과 내층도체회로와의 접속이 충분하지 않은 우려가 있다.
상기 금속도금막은, 상기 내층도체회로의 개구공을 덮도록 형성하는 것이 바람직하다. 이것에 의해, 블라인드비어홀의 저부도 완전히 금속도금막에 의해 피복되기 때문에, 블라인드비어홀 내에의 습기침입이 없다.
또한, 제1의 발명은, 접속신뢰성을 높게 요구되는 인쇄 배선판, 예를 들면 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드(daughter board), 플라스틱 패키지 등에 이용할 수 있다.
제2의 발명은, 적어도 2층의 합성 수지재의 절연층과, 상기 절연층의 사이에 마련한 내층도체회로와, 최외곽 표면에서 상기 내층도체회로에 향하여 설치되어, 깊이가 다른 다수의 블라인드비어홀을 갖는 인쇄 배선판을 제조할 때에, 상기 블라인드비어홀의 형성은 레이저광을 각 블라인드비어홀마다 순차 조사하는 것에 의하여 천공하는 방법에 있어서,
가장 얕은 블라인드비어홀인 기준 홀을 천공하기 위해서 필요한 에너지강도를 갖는 기준 레이저광을 이용하여, 상기 기준 홀의 천공에 있어서는 상기 기준 레이저광을 조사하여, 그 이상 깊은 블라인드비어홀의 천공에 있어서는 상기 기준 레이저광을 복수회 조사하여 천공하는 것을 특징으로 하는 인쇄 배선판의 제조방법이다.
제2의 발명에 있어서 가장 주목해야 할 것은, 상기 기준 레이저광을 이용하여, 상기 기준 홀에 관해서는 기준 레이저광을 조사하여, 한편 기준 홀 보다 깊은 블라인드비어홀의 천공에 있어서는, 상기 기준 레이저광을 복수회 조사하는 것이다.
다음에, 제2의 발명의 작용효과에 관하여 설명한다.
제2의 발명에 있어서는, 블라인드비어홀을 형성해야 할 부분에 향해서, 레이저광을 조사하여, 인쇄 배선판의 최외곽 표면에서 내층도체회로에 달하는 블라인드비어홀을 형성한다.
이 때, 레이저광은, 인쇄 배선판의 절연층을 그 높은 에너지에 의해서, 기화 제거시켜서, 순차 인쇄 배선판의 안쪽으로 천공해 간다. 그리고, 레이저광의 첨단이 내층도체회로에 도달했을 때에는, 이 금속제의 내층도체회로에 의해서 레이저광이 반사된다. 그 때문에, 여기서 레이저광의 조사를 중지한다. 이것에 의해, 블라인드비어홀의 천공 가공이 종료한다.
그리고, 다수의 블라인드비어홀의 천공에 있어서는, 각 구멍마다 순차 스폿적으로, 레이저광을 조사하는 것에 의해 천공 가공한다. 이 때, 얕은 블라인드비어홀과 깊은 블라인드비어홀은, 그 천공 가공에 필요한 에너지강도가 다르다.
그래서, 제2의 발명에 있어서는, 가장 얕은 블라인드비어홀인 기준 홀을 천공하는 것에 필요한 에너지강도를 갖는 기준 레이저광을 이용하여, 상기 기준 홀에대하여는 이 기준 레이저광을 한 번 조사하여 그 천공을 행한다. 한편, 기준 홀보다도 깊은 블라인드비어홀에 대하여는, 상기 기준 레이저광을 복수회 조사하여 천공한다.
그 때문에, 제2의 발명에 의하면, 다수의 블라인드비어홀을, 상기 기준 홀과 그 이외의 블라인드비어홀과 구분하고, 기준 레이저광의 조사회수를 정하면 좋다. 또한, 기준 홀 이외의 블라인드비어홀에 관해서도 수 종류의 깊이가 있지만, 각 블라인드비어홀의 깊이는, 인쇄 배선판의 설계 때에, 미리 알 수 있다.
한편, 레이저광발진기는, 예컨대 각 블라인드비어홀의 위치를 도시하는 좌표점까지 이동시켜, 그 때마다 기준 레이저광의 조사를 한다. 그리고, 이 이동, 좌표점에서의 정지는, 위치 결정용의 좌표제어장치에 의해, N/C 제어에 의해 행하여진다.
그 때문에, 예컨대, 상기 좌표제어장치에 의해서 위치 결정되는 레이저광발진기에, 각 블라인드비어홀마다 필요한 기준 레이저광의 조사회수를 설정해 두는 것에 따라, 각 블라인드비어홀마다 필요한 에너지강도의 조사를 할 수가 있다.
따라서, 다수의 블라인드비어홀의 천공에 요하는 시간이 단축되어, 코스트저감을 꾀할 수 있다. 또한, 장치적으로도 복수회의 조사를 하는 가 아닌가의 제어로 좋기 때문에, 장치면에서의 코스트도 저감할 수 있다.
따라서, 제2의 발명에 의하면, 상기 기준 레이저광의 조사회수를 조정하는 것만으로, 깊이가 다른 다수의 블라인드비어홀을 용이하게 천공을 설정할 수가 있다.
또, 상기 블라인드비어홀의 깊이는, 인쇄 배선판의 최외곽 표면에서 내층도체회로(최하면의 하면 회로도 포함한다)까지의 깊이이며, 각 깊이는 내층도체회로간의 거리에 응해서 다르다. 또한, 이 거리는, 내층도체회로사이에 마련한 절연층의 두께에 의해서 결정된다. 그 때문에, 블라인드비어홀의 깊이는, 대체, 기준 홀의 깊이의 정수 배에 가까운 것에 된다. 그 때문에, 기준 홀 이외의 블라인드비어홀에 대하여는, 상기 기준 레이저광을 복수회 조사하면 천공할 수 있게 된다.
제2의 발명에 있어서, 상기 합성 수지의 절연층으로서는, 예컨대 합성 수지 단독, 합성 수지와 무기필러로 이루어지는 수지기재, 합성 수지와 무기질 천으로 이루어지는 천기재가 있다.
상기 합성 수지로서는, 에폭시 수지, 페놀 수지, 폴리이미드수지, 폴리부타디엔수지, 불화수지 등이 있다. 이것들의 합성 수지만 에 의한 절연층은, 플리플레그 접착층으로서 다른 절연층의 사이에 적층 형성하는 경우가 있다.
레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
상기 기준 레이저광의 에너지강도는, 예컨대 레이저광의 주파수, 출력(W), 조사시간에 의해서, 실험적으로 정할 수 있다.
또, 상기 블라인드비어홀은, 원하는 내층도체회로까지 형성한다. 이렇게 하여 천공된 블라인드비어홀에는, 그 저부의 내층도체회로, 블라인드비어홀의 벽면에서 외부도체회로에 걸쳐서 연속한 금속도금막을 형성한다(도 10참조).
또한, 상기 기준 레이저광을 모든 블라인드비어홀의 천공에 대하여 한 번 조사하여, 그 후 상기 기준 홀보다도 깊은 블라인드비어홀에 대하여만, 상기 기준 레이저광을, 그 천공에 필요한 회수만큼 조사하는 것이 바람직하다.
이것에 의해, 많은 종류의 깊이의 구멍을 동일한 사이클에서, 균일한 상태의 구멍에 가공할 수 있는 효과를 얻을 수 있다.
상기 기준 레이저광의 조사는, 인접하는 블라인드비어홀을 순차 천공하여 가도록 조사하여, 그 때 상기 기준 홀의 천공에 있어서는 1회의 조사를, 그것보다 깊은 블라인드비어홀의 천공에 있어서는, 그 때마다, 그 천공에 필요한 회수의 조사를 하는 것이 바람직하다.
이것에 의해, 테이블이동 등 가공에 필요가 없는 움직임을 최소한으로 할 수 있으므로, 전체의 가공시간의 단축을 할 수 있다.
또한, 제2의 발명은, 접속신뢰성을 높게 요구되는 인쇄 배선판, 예컨대 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 팩키지 등에 이용할 수 있다.
제3의 발명은, 내층판의 표면에 내층도체회로를 마련하여, 상기 내층도체회로의 표면에 흑산화피막을 형성하고,
이어서 상기 내층판에 대하여 제2도체회로를 마련하고,
이어서 레이저광을 조사하여 상기 절연층의 최외곽 표면보다 상기 내층도체회로에 달하는 비어홀을 마련하고,
그 후 상기 비어홀의 내벽면에 금속도금막을 마련하는 것에 의해 인쇄 배선판을 제조하는 방법에 있어서,
상기 내층도체회로에서의 상기 레이저광이 조사되는 조사부는, 상기 흑산화피막이 마련되고 있지 않은 노출부를 형성하고 있는 것을 특징으로 하는 인쇄 배선판의 제조방법이다.
레이저광에 의한 천공은, 비어홀을 형성해야 할 부분에 레이저광을 조사하는 것에 의해 한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
또한, 상기 레이저광의 조사에 의한 비어홀의 형성은, 상기 절연층을 그 높은 에너지에 의해서, 기화 제거하면서, 순차 인쇄 배선판의 안쪽으로 구멍을 천공해 간다. 그리고, 상기 레이저광의 첨단이 내층도체회로에 도달했을 때에는, 이 금속제의 내층도체회로에 의해서 레이저광이 반사된다. 이 때, 레이저광의 조사를 중지한다.
제3의 발명의 작용에 관해서 설명한다.
제3의 발명에 관련된 제조방법에 있어서는, 레이저광의 조사부는 내층도체회로에 흑산화피막이 없는 노출부를 형성하여 놓는다.
이것 때문에, 상기 레이저광은 금속제의 내층도체회로에 의해 반사하여, 거의 내층도체회로에는 흡수되지 않는다. 그 때문에, 상기 내층도체회로가 매우 가열되는 것을 방지할 수 있다. 의하여, 내층도체회로에 열에 의한 손상이 생기지 않는다.
따라서, 제3의 발명에 있어서는, 상기 내층도체회로를 손상시키는 일없이, 레이저광을 이용하여 비어홀을 형성할 수가 있다. 또한, 레이저광에 의해 비어홀을형성하는 것에서, 보다 작은 지름의 비어홀을 얻을 수 있어, 고밀도, 고정밀도의 인쇄 배선판을 제조하기 쉬워진다.
이상과 같이, 제3의 발명에 의하면, 레이저광에 의해 비어홀을 형성하는 것에 있어서 내층도체회로에 손상이 생기지 않는다, 다층인쇄기판의 제조방법을 제공할 수가 있다.
또한, 제3의 발명에 있어서 얻어진 인쇄 배선판은, 접속신뢰성을 높게 요구된다, 예컨대, 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 사용할 수가 있다.
상기 노출부는, 상기 내층도체회로에 상기 흑 산화막을 형성한 후에, 상기 흑산화막을 에칭하여 형성하는 것이 바람직하다. 이것에 의해, 임의의 위치에 흑산화막을 용이하게 형성할 수가 있다.
또는, 상기 노출부는, 상기 내층도체회로에 대하는 상기 흑산화막의 형성시에, 상기 내층도체회로를 부분적으로 마스크해 둬, 상기 흑산화막이 형성되지 않도록 하는 것에 의해, 형성하는 것이 바람직하다.
이것에 의해, 상기 흑산화피막의 형성시에 용이하게 노출부를 형성할 수가 있다. 상기 절연층 및 상기 제2도체회로는 2조이상 마련하여 놓은 것이 바람직하다. 이것에 의해, 고밀도 배선의 인쇄 배선판을 용이하게 얻을 수 있다.
또, 상기 절연층 및 상기 제2도체회로가 2조이상 있는 경우로서는, 어떤 절연층 및 이 표면에 마련한 제2도체회로로 이루어지는 1조의 표면에, 더욱이 다른 절연층 및 제2 도체회로로 이루어지는 다른 1조를 마련할 수 있다(도 20참조). 즉,상기 제2 도체회로는 상기 절연층의 위에 형성하는 것으로, 이들이 1조로 되어 다층상으로 형성된다.
이 경우, 최외곽측에 마련한 절연층의 최외곽 표면보다, 어느 것인가의 제2도체회로의 표면에 달하는 비어홀을 마련할 수 있다(도 20참조).
또한, 상기 내층도체회로와 같이, 상기 제2도체회로의 표면에도 흑산화막이 형성되어, 또한, 상기 비어홀형성용의 레이저광이 조사되는 조사부는, 상기 흑산화막이 마련되고 있지 않은 노출부를 형성하고 있는 것이 바람직하다 (실시예 3 참조).
또한, 상기의 제조방법에 의해 얻어지는 인쇄 배선판으로서는, 예컨대, 절연층과, 상기 절연층에 인접하여 마련되고, 그 표면에 흑산화막을 갖는 내층도체회로와, 상기 절연층의 최외곽 표면에서 상기 내층도체회로에 달하는 비어홀을 가지고, 또한 상기 내층도체회로에서의 상기 비어홀의 저부에 위치하는 부위에는 내층도체회로에는 흑산화막을 마련하고 있지 않은 노출부가 형성되어 있는 것을 특징으로 하는 인쇄 배선판이 있다.
이 인쇄 배선판에 있어서는, 상기 비어홀의 저부가 되는 부분의 내층도체회로에는 흑산화막이 없고, 내층도체회로가 노출하고 있다. 이 부분에 있어서는 레이저광이 거의 흡수되지 않는다.
따라서, 상기 절연층에 대하여 비어홀을 마련하기 위해서, 상기 절연층에 레이저광을 조사했을 때의 내층도체회로의 이상가열을 방지할 수가 있어, 상기 내층도체회로의 용융 등에 의한 손상을 방지할 수가 있다.
이상과 같이, 제3의 발명에 의하면, 레이저광에 의해 비어홀을 형성하는 것에 있어서 내층도체회로에 손상이 생기지 않는다, 다층인쇄기판을 제공할 수가 있다.
제4의 발명은, 내층도체회로의 위에 2층 이상의 절연층을 갖는 동시에, 상기 절연층의 최외곽 표면보다 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 달하는 비어홀을 가지고, 또한 상기 비어홀 내에는 상기 내층도체회로와 상기 최외곽 표면에 마련한 외층도체회로를 전기적으로 도통시키는 내부금속도금 막을 마련하여 이루어지는 인쇄 배선판에 있어서,
상기 비어홀의 내부에 돌출하는, 개구공을 갖는 환상중간랜드를 마련하여 이루어지고,
또한 상기 비어홀은, 상기 환상중간랜드보다도 외부측의 외부비어홀의 지름이 상기 내층도체회로측의 내부비어홀의 지름보다도 큰 동시에, 상기 환상중간랜드에 있어서 단상부를 갖는 단상비어홀을 형성하고 있고,
또한, 상기 내부금속도금 막은 상기 외부비어홀 및 상기 내부비어홀의 내벽면에 따른 단상도금 막을 형성하고 있는 것을 특징으로 하는 인쇄 배선판이다.
제4의 발명의 작용에 관해서 설명한다.
제4의 발명에 따른 인쇄 배선판에 있어서는, 비어홀의 내부에 돌출하는 개구공을 갖는 환상중간랜드(annular middle land)를 마련하여 이루어진다. 또한, 상기 비어홀은 상기 환상중간랜드에 있어서 단상부를 갖는 단상비어홀이다. 더욱이, 상기 내부금속도금 막은 외부비어홀 및 내부비어홀의 내벽면에 따른 단상도금 막을형성하고 있다.
상기 환상중간랜드는 상기 비어홀의 단상부에서 노출한다. 이 노출부분은, 외경이 상기 외부비어홀의 지름과 같이, 내경이 내부비어홀의 지름과 같은 링형상을 보이고 있다. 여기에 있어 상기 내부도금 막은 단상도금 막을 형성하면서 접하고 있다(후술의 도 27참조).
그리고, 상기 내부금속도금 막은 비어홀내의 절연층의 노출부분에는 접합하기 어렵지만, 상기 환상중간랜드에 대하여는 강하게 접합할 수가 있다. 따라서, 상기 내부금속도금 막은 상기 환상중간랜드의 노출부분에 접합되어, 이것에 의해 상기 비어홀내에 강하게 접합할 수가 있다.
또한, 상기 환상중간랜드의 개구공의 내경 측면도 상기 비어홀에 대하여 노출하기 때문에, 이 부분에 있어서도 상기 내부금속도금 막은 접합할 수가 있다.
그러므로, 상기 내부금속도금 막의 박리·탈락을 방지할 수가 있다.
그런데, 상기 경계부분에는 후술하는 경계도체회로가 마련되어지는 것이 있지만, 상기 경계도체회로가 없는 부분에 비어홀을 형성한 경우에는, 상기 비어홀의 개구주연의 두께는, 경계부분에 경계도체회로를 마련한 개소보다도 경계도체회로의 두께 분만큼 얇아진다. 이것 때문에, 상기 경계도체회로의 두께 분의 움푹 패임이 상기 비어홀의 개구주연에 형성되어 버린다.
상기 환상중간랜드를 마련하는 것에 의해, 상기 환상중간 랜드의 두께 분, 상기 비어홀의 개구주연의 두께 분만큼 두텁게 되는 것에서, 상기 비어홀 개구주연의 움푹 패임을 방지할 수가 있다.
이상과 같이, 제4의 발명에 의하면, 비어홀내에 대하여 내부금속도금 막이 강하게 접합했다, 인쇄 배선판을 제공할 수가 있다.
상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에는 접속되어 있지 않은 더미랜드인 것이 바람직하다.
이것에 의해, 절연층이 다수 적층되어, 이것들의 절연층의 대부분에 경계도체회로가 존재하지 않는 부분에 비어홀을 마련한 경우이더라도, 비어홀 개구주연의 움푹 패임을 방지할 수가 있다.
상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에 접속된 도전랜드인 것이 바람직하다.
이것에 의해, 단일의 비어홀에 의해, 3층 이상의 도체층을 접속할 수가 있다. 그러므로, 비어 및 랜드의 배선 영역이 감소하기 위한 고밀도화가 가능하게 된다.
상기 환상중간랜드는, 동, 니켈 등의 금속에 의해 구성하는 것이 바람직하다.
상기 인쇄 배선판을 제조하는 방법으로서는, 예컨대, 내층도체회로의 위에 2층 이상의 절연층을 갖는 동시에, 상기 절연층의 최외곽 표면보다 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 달하는 비어홀을 가지고, 또한 상기 비어홀내에는 상기 내층도체회로와 상기 최외곽 표면에 마련한 외층도체회로를 전기적으로 도통시키는 내부금속도금 막을 마련하여 이루어지고,
또한 상기 비어홀의 내부에 돌출하는, 개구공을 갖는 환상중간랜드를 마련하여 되고,
또한 상기 비어홀은, 상기 환상중간랜드보다도 외부측의 외부비어홀의 지름이 상기 내층도체회로측의 내부비어홀의 지름보다도 큰 동시에, 상기 환상중간랜드에 있어서 단상부를 갖는 단상비어홀을 형성하고 있고,
또한, 상기 내부금속도금 막은 상기 외부비어홀 및 상기 내부비어홀의 내벽면에 따른 단상도금 막을 형성하고 있는 인쇄 배선판을 제조하는 방법에 있어서,
상기 비어홀은, 상기 최외곽 표면보다 상기 내층도체회로에 향해서 레이저광을 조사하는 것에 의해 형성하고, 이 때, 상기 레이저광은 상기 환상중간랜드의 상기 개구공을 관통하여 상기 내층도체회로까지 도달시켜, 또한 상기 레이저광은 상기 외부비어홀의 지름을 형성하는 것에 필요한 범위에 조사하여, 상기 비어홀 형성 후에 상기 금속도금막을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조방법이 있다.
이 제조방법에 의하면, 제4의 발명과 같이, 비어홀내와 내부금속도금 막이 강하게 접합한 인쇄 배선판을 얻을 수 있다.
또한, 상기 비어홀은 레이저광의 조사에 의해서 형성하기 때문에, 300μm 이하의 대단히 미세한 지름의 비어홀을 용이하게 얻을 수 있다.
이상과 같이, 이 제조방법에 의하면, 비어홀내에 대하여 내부금속도금 막이 강하게 접합하여, 가는 지름의 비어홀을 갖는다, 인쇄 배선판을 용이하게 제조할 수가 있다.
레이저광에 의한 비어홀 형성은, 비어홀을 형성해야 할 부분에 레이저광을조사하는 것에 의한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
또한, 상기 레이저광의 조사에 의한 비어홀의 형성은, 상기 절연층을 그 높은 에너지에 의해서, 기화 제거시켜서, 순차 인쇄 배선판의 안쪽으로 천공해 간다.
이 때, 상기 비어홀의 외경근방을 형성하는 레이저광은, 상기 비어홀에 노출한 환상중간랜드에 있어서 반사된다. 의하여, 이 환상중간랜드의 하부에 존재하는 절연층은 그대로 잔류한다.
또한, 상기 비어홀의 중앙부분을 형성하는 레이저광은, 상기 환상중간랜드의 개구공을 통과하여 더욱이 아래쪽의 절연층을 기화 제거한다. 그 후, 상기 내층도체회로에 도달했을 때에는, 이 금속제의 내층도체회로에 의해서 레이저광이 반사된다. 따라서, 이 때 레이저광의 조사를 정지한다.
이상과 같이 비어홀은 레이저광에 의해 환상중간랜드보다도 상부는 외경이 크고, 환상중간랜드보다도 하부는 외경이 작게 된다.
즉, 단상부를 갖는 단상비어홀을 형성할 수가 있다.
상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에는 접속되어 있지 않은 더미랜드인 것이 바람직하다.
상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에 접속된 도전랜드인 것이 바람직하다.
어느 쪽의 경우도 상기와 같은 작용효과를 얻을 수 있다.
제5의 발명은, 내층도체회로의 위에 2층 이상의 절연층을 갖는 동시에, 상기절연층의 최외곽 표면보다 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 달하는 비어홀을 가지고, 또한 상기 비어홀내에는 상기 내층도체회로와 상기 최외곽 표면에 형성된 외층도체회로를 전기적으로 도통시키는 내부금속도금 막을 마련하여 이루어지는 인쇄 배선판에 있어서,
상기 2층 이상의 절연층이 서로 대면하는 경계부분에는, 상기 비어홀의 주위에 개구공을 갖는 보강용의 환상 더미랜드를 마련하여 되고, 상기 환상 더미랜드는 상기 내부금속도금 막과 접합하고 있는 것을 특징으로 하는 인쇄 배선판이다.
상기 인쇄 배선판에 있어서, 상기 경계부분에는, 내층도체회로를 마련하는 것이 있지만, 상기 환상 더미랜드는, 상기 내층도체회로와 도통하지 않도록 별개에 마련한 것으로, 보강용의 랜드이다. 상기 환상 더미랜드는, 동, 니켈 등의 금속에 의해 구성하는 것이 바람직하다.
제5의 발명의 작용에 관해서 설명한다.
제5의 발명에 따른 인쇄 배선판에 있어서는, 비어홀의 주위에 보강용의 환상 더미랜드를 마련하여 이루어지고, 상기 환상 더미랜드는 비어홀내의 내부금속도금 막과 접합하고 있다.
상기 내부금속도금 막은 비어홀내의 절연층의 노출부분에는 접합하기 어렵지만, 상기 환상 더미랜드의 측면에 관해서는 강하게 접합할 수가 있다. 따라서, 상기 내부금속도금 막은 상기 비어홀내에 강하게 접합할 수가 있다.
그러므로, 상기 내부금속도금 막의 박리·탈락을 방지할 수가 있다.
그런데, 상기 경계부분에는 내층도체회로가 마련되어지는 것이 있지만, 상기내층도체회로가 없는 부분에 비어홀을 형성한 경우에는, 상기 비어홀의 개구주연은, 경계부분에 내층도체회로를 마련한 개소보다도 내층도체회로의 두께 분만큼 희미해진다. 이것 때문에, 상기 내층도체회로의 두께 분의 움푹 패임이 상기 비어홀의 개구주연에 형성되어 버린다. 이것은, 특히 4층 이상의 절연층을 관통하여 마련한 비어홀에 있어서 생기기 쉽다(도 33 참조). 상기 환상 더미랜드를 마련하는 것에 의해, 상기 비어홀개구주연의 움푹 패임을 방지할 수가 있다.
이상과 같이, 제5의 발명에 의하면, 비어홀내에 대하여 내부금속도금 막이 강하게 접합한 인쇄 배선판을 제공할 수가 있다.
또한, 제5의 발명에 있어서 얻어진 인쇄 배선판은, 접속신뢰성을 높게 요구된다, 예컨대, 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 사용할 수가 있다.
상기 환상 더미랜드는, 상기 비어홀의 지름보다도 큰 외경을 가지고, 상기 비어홀의 지름과 같은 지름의 개구공을 갖는 것이 바람직하다.
이것에 의해, 보다 환상 더미랜드를 안정하여 배치할 수 있는 동시에 보강효과를 한층 더 높일 수 있다.
상기 인쇄 배선판을 제조하는 방법으로서는, 내층도체회로의 위에 2층 이상의 절연층을 갖는 동시에,
상기 절연층의 최외곽 표면보다 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 달하는 비어홀을 가지고, 또한 상기 비어홀내에는 상기 내층도체회로와 상기 최외곽 표면에 형성된 바깥층도체회로를 전기적으로 도통시키는 내부금속도금 막을 마련하여 이루어지고,
또한, 상기 2층 이상의 절연층이 서로 대면하는 경계부분에는, 상기 비어홀의 주위에 개구공을 갖는 보강용의 환상 더미랜드를 마련하여 되고, 상기 환상 더미랜드는 상기 내부금속도금 막과 접합하고 있는 인쇄 배선판을 제조하는 방법에 있어서,
상기 비어홀은, 상기 최외곽 표면보다 상기 내층도체회로에 향해서 레이저광을 조사하는 것에 의해 형성하여, 이 때 레이저광은 상기 환상 더미랜드의 개구공을 관통하여 상기 내층도체회로까지 도달시켜, 그 후 상기 내부금속도금 막을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조방법이 있다.
이 제조방법에 의하면, 상기의 인쇄 배선판과 같이, 비어홀내와 내부금속도금 막과가 강하게 접합한 인쇄 배선판을 얻을 수 있다.
또한, 상기 비어홀은 레이저광의 조사에 의해서 형성하기 때문에, 300μm 이하의 대단히 미세한 지름의 비어홀을 용이하게 얻을 수 있다.
이상과 같이, 이 제조방법에 의하면, 비어홀내에 대하여 내부금속도금 막이 강하게 접합하여, 가는 지름의 비어홀을 갖는다, 인쇄 배선판을 용이하게 제조할 수가 있다.
레이저광에 의한 비어홀형성은, 비어홀을 형성해야 할 부분에 레이저광을 조사하는 것에 의해 한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
또한, 상기 레이저광의 조사에 의한 비어홀의 형성은, 상기 절연층을 그 높은 에너지에 의해서, 기화 제거시켜서, 순차 인쇄 배선판의 안쪽으로 천공해 간다. 그리고, 상기 레이저광의 첨단이 내층도체회로에 도달했을 때에는, 이 금속제의 내층도체회로에 의해서 레이저광이 반사된다. 따라서, 이 때, 여기서 레이저광의 조사를 중지한다.
상기 환상 더미랜드는, 상기 비어홀의 지름보다도 큰 외경을 가지고, 상기 비어홀의 지름과 같은 지름의 개구공을 갖는 것이 바람직하다.
이것에 의해, 상기와 같이, 보다 환상 더미랜드를 안정하여 배치할 수 있는 동시에 보강효과를 한층 더 높일 수 있다.
제6의 발명은, 절연층의 표면에 상부도체회로를, 한편 그 하면에 하부도체회로를 마련하여 이루어지고, 또한 상기 상부도체회로와 하부도체회로와의 사이에는 상기 절연층을 관통하여 상기 하부도체회로를 저부로 하는 블라인드비어홀을 마련하여 이루어지고, 또한 상기 블라인드비어홀에는 그 내벽에 상기 상부도체회로와 하부도체회로와의 사이를 전기적으로 접속하기 위한 비어도금 층을 마련하여 이루어지는 인쇄 배선판에 있어서,
상기 블라인드비어홀의 저부를 구성하는 하부도체회로에는 블라인드비어홀보다도 작은 지름을 갖는 도금 액유통구멍이 마련하여 놓은 것을 특징으로 하는 인쇄 배선판이다. 상기 도금 액유통구멍의 지름은 블라인드비어홀의 지름에 의해서도 다르지만, 상기 블라인드비어홀의 지름이 0.1∼0.3 mm인 경우에는, 상기 도금 액유통구멍의 지름은 0.01∼0.1 mm으로 하는 것이 바람직하다.
이것에 의해, 균일한 비어도금 층을 얻을 수 있다.
또, 상기 유통구멍의 지름이 0.01 mm 미만인 경우에는 도금 액을 유통시킨다고 하는 목적을 다할 수 없는 우려가 있다. 한편, 0.1mm 보다 큰 경우에는, 도금으로 구멍이 폐쇄되지 않고, 땜납 충전때의 땜납의 누출이 발생한다고 하는 문제가 생길 염려가 있다.
제6의 발명의 작용에 관해서 설명한다.
제6의 발명에 관련된 인쇄 배선판에 있어서는, 상기 블라인드비어홀의 저부를 구성하는 하부도체회로에는 블라인드비어홀보다도 작은 지름을 갖는 도금 액유통구멍이 마련하여 놓는다.
이것에 의해, 상기 비어도금 층의 형성할 때, 상기 도금 액유통구멍을 통하여 블라인드비어홀내외에 대하여 도금 액이 유통할 수가 있다. 이것 때문에, 블라인드비어홀의 내벽에 대하여 도금 성분을 충분히 포함한 도금 액이 상시 접촉하는 것이 되어, 얼룩 상태로 되지 않고 균일한 비어도금 층을 얻을 수 있다.
이것 때문에, 상부도체회로와 하부도체회로와의 전기적인 도통에 뛰어난, 즉 양자의 접속신뢰성에 뛰어 난 인쇄 배선판을 얻을 수 있다.
이상과 같이, 제6의 발명에 의하면, 블라인드비어홀에 대하여 얼룩 상태로 되지 않고 균일히 비어도금 층이 형성된 인쇄 배선판을 제공할 수가 있다.
또한, 제6의 발명에 있어서 얻어진 인쇄 배선판은, 접속신뢰성을 높게 요구된다, 예컨대, 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 사용할 수가 있다.
또한, 제6의 발명은, 절연층이 단층의 인쇄 배선판뿐만 아니라, 복수층의 인쇄 배선판에도 적용할 수 있는 것은 물론이다.
상기 도금 액유통구멍은 상기 비어도금 층에 의해 폐쇄되어 있는 것이 바람직하다. 이것에 의해, 땜납 충전시의 충전량이 균일화 할 수 있다.
상기 도금 액유통구멍의 지름은 상기 블라인드비어홀의 지름의 10∼40%인 것이 바람직하다. 이것에 의해, 도금 액의 유통을 충분히 할 수 있다. 한편, 상기 유통구멍의 지름이 블라인드비어홀의 지름의 10% 미만인 경우에는 도금 액을 유통시킨다고 하는 목적을 다할 수 없는 우려가 있다. 한편, 40%보다 큰 경우에는, 도금에 의해 구멍의 폐쇄가 불완전하게 되는 우려가 있다.
상기 인쇄 배선판을 제조하는 방법으로서는, 절연층의 표면에 상부도체회로를, 한편 그 하면에 하부도체회로를 마련하여 이루어지고, 또한 상기 상부도체회로와 하부도체회로와의 사이에는 상기 절연층을 관통하여 상기 하부도체회로를 저부로 하는 블라인드비어홀을 마련하여 이루어지고,
또한 상기 블라인드비어홀에는 그 내벽에 상기 상부도체회로와 하부도체회로와의 사이를 전기적으로 접속하기 위한 비어도금 층을 마련하여 이루어지고, 또한 상기 블라인드비어홀의 저부를 구성하다 하부도체회로에는 블라인드비어홀보다도 작은 지름을 갖는 도금 액유통구멍이 마련하여 놓은 인쇄 배선판을 제조하는 방법에 있어서,
상기 블라인드비어홀은 상기 절연층의 표면보다 상기 하부도체회로에 향해서 레이저광을 조사하는 것에 의하여 천공하고,
또한, 이 천공시에는 상기 레이저광에 의해서 하부도체회로에 도금 액유통구멍을 형성하여,
이어서, 화학도금 액을 상기 블라인드비어홀 및 상기 도금 액유통구멍에 유통시키는 것에 의해, 상기 블라인드비어홀내에 화학도금 층을 형성하여,
그 후 같이 전기도금 액을 유통시키면서 전기도금을 하고 상기 비어도금 층을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조방법이 있다.
이 제조방법에 있어서는, 하부도체회로에 형성한 도금 액유통구멍을 이용하여 전기도금 액을 유통시키면서 전기도금을 하여 비어도금 층을 형성한다. 이것에 의해, 상기 전기도금 액은 상기 도금 액유통구멍을 통하여 블라인드비어홀내외에 대하여 충분히 왕래할 수가 있다. 따라서, 얼룩 상태로 되지 않고 균일한 비어도금 층을 얻을 수 있다.
또한, 레이저광에 의해 비어홀을 형성하는 것에서, 보다 작은 지름의 비어홀을 얻을 수 있어, 고밀도, 고정밀도의 인쇄 배선판을 제조하기 쉬워진다.
또, 레이저광에 의한 천공은, 비어홀을 형성해야 할 부분에 레이저광을 조사하는 것에 의해 행한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
또한, 상기 레이저광의 조사에 의한 비어홀의 형성은, 상기 절연층을 그 높은 에너지에 의해서, 기화 제거시켜서, 순차 인쇄 배선판의 안쪽으로 천공해 간다. 그리고, 상기 레이저광의 첨단이 하부도체회로에 도달했을 때에는, 이 금속제의 하부도체회로에 의해서 레이저광이 반사된다. 따라서, 이 때, 레이저광의 조사를 중지한다.
또한, 레이저광의 에너지는 중심부에서 높게 주변단부에서 낮다. 이것 때문에, 레이저광을 사용하는 것에 의해, 상기 블라인드비어홀의 저부를 구성하는 하부도체회로의 중심부에 상기 도금 액유통구멍을 형성하는 것을 용이하게 할 수 있다.
상기 내층도체회로에는 미리 도금 액유통구멍형성용의 절연층의 노출부(즉 내층도체회로가 없는 부분)를 마련하여 놓는 것이 바람직하다. 상기 하부도체회로는 동박 등의 금속으로 이루어지기 때문에, 레이저광을 반사하여 버린다. 노출부를 마련하는 것에 의해, 상기 노출부보다 위쪽의 절연층이 기화 제거되어, 도금 액유통구멍을 얻을 수 있다.
제7의 발명은, 절연기판의 표면에, 도통용 구멍형성부분의 주변에 있어서 표면패턴을 형성하는 공정과, 절연기판의 하면에, 도통용 구멍형성부분을 폐쇄하는 하면 패턴을 형성하는 공정과, 절연기판에 도통용 구멍을 천공하는 공정과, 상기 도통용 구멍의 내벽에, 화학도금 처리 및 전기도금 처리를 하는 것에 의해 금속도금막을 형성하는 공정을 갖는 인쇄 배선판을 제조하는 방법에 있어서, 상기 전기도금 처리는, 상기 절연기판을 전기 도금 욕조에 침적한 상태로, 상기 도통용 구멍의 내벽을 피복하는 화학도금 막에 전류밀도 0.8∼1.4A/dm2의 전류를 흘리는 것에 의해 행하는 것을 특징으로 하는 인쇄 배선판의 제조방법이다.
제7의 발명의 작용 및 효과에 관해서 설명한다.
제7의 발명에 있어서는, 화학도금막에 흘리는 전류의 전류밀도를, 상기와 같이 종래보다도 작게 하고 있다. 그 때문에, 도통용 구멍의 내벽에, 후막 도금을 형성할 수가 있다. 그러므로, 금속도금막의 기계적 강도가 비싸게 되어, 도통용 구멍의 전기적 접속신뢰성이 향상한다.
또한, 지름이 작은 도통용 구멍의 내벽에도, 충분한 두께의 금속도금막을 형성할 수가 있기 때문에, 도통용 구멍의 고밀도설치화를 실현할 수가 있다.
또, 상부패턴을 형성하는 공정, 하부패턴을 형성하는 공정, 및 도통용 구멍을 천공하는 공정은, 어느 쪽을 먼저 행하더라도 좋고, 순서는 동일하지 않다.
상기 금속도금막은, 동인 것이 바람직하다. 이것에 의해, 연성이 좋고, 또한 전기저항이 적은 금속도금막을 형성할 수 있다.
상기 전기도금 처리는, 2회 이상하는 것이 바람직하다. 이것에 의해, 더 한층 두꺼운 금속도금막을, 단시간에 형성할 수가 있다. 또한, 금속도금막의 두께를 균일하게 할 수 있다. 한편, 전기도금 처리를 1회만 하는 경우에는, 후막의 금속도금막의 형성에 장시간을 요하는 경우가 있다.
상기 상면패턴, 하면 패턴은, 예컨대, 배선회로, 배드, 단자, 랜드 등의, 절연기판의 표면에 형성할 수 있는 모든 도전성패턴을 말하고, 예컨대, 금속박의 에칭, 금속도금 등에 의해 형성할 수가 있다.
상기 절연기판으로서는, 합성 수지 단독, 프리플레그 등이 있다. 상기 합성 수지로서는, 에폭시 수지, 페놀 수지, 폴리이미드수지, 폴리부타디엔수지, 불소수지 등이 있다.
인쇄 배선판은, 1의 절연기판으로 이루어지는 경우, 2이상의 절연기판의 적층체로 이루어진다. 2이상의 절연기판의 적층체의 경우, 도체용 구멍은 모든 절연기판을 관통하고 있더라도 좋고, 일부의 절연기판만을 관통하고 있더라도 좋다.
또한, 상기 인쇄 배선판은, 예컨대 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 이용할 수 있다.
또한, 상기 도체용 구멍의 천공은, 예컨대, 레이저광을 절연층의 천공 부분에 조사하는 방법, 화학적으로 절연층의 천공 부분을 용융하는 방법 등이 있다.
제8의 발명은, 절연기판의 표면에 마련한 도체패턴과, 상기 절연기판을 관통함 과 동시에 상기 도체패턴의 상면에 달하는 땜납 충전용구멍과, 상기 땜납 충전용구멍의 내부에 충전하여 이루어지는 땜납을 갖는 인쇄 배선판에 있어서, 상기 절연기판은, 섬유를 함유하고 있어, 또한 상기 땜납 충전용구멍의 벽면에는 상기 섬유의 단부가 돌출하고, 상기 섬유의 단부가 상기 땜납의 속에 돌출하고 있는 것을 특징으로 하는 인쇄 배선판이다.
제8의 발명의 작용 및 효과에 관해서 설명한다.
제8의 발명에 있어서는, 땜납 충전용구멍의 벽면에, 절연기판에 포함되고 있는 섬유의 단부가 돌출하고 있다. 이 섬유의 단부는, 땜납 충전용구멍의 내부에 충전된 땜납의 속에 매몰되어 있다. 그 때문에, 땜납이, 땜납 충전용구멍에 대하여 강하게 접합되는 것이 된다. 따라서, 인쇄 배선판이 외부에서 역학적 영향을 받은 경우에도, 땜납이 땜납 충전용구멍으로부터 빠져 나오는 것은 없다.
더욱이, 땜납 충전용구멍의 벽면에서 돌출한 섬유의 단부가 땜납의 내부로 매몰되어 있기 때문에, 절연기판이 0.05∼0.20 mm 정도의 얇은 판자로 땜납과 땜납 충전용구멍의 벽면과의 접합면적이 작더라도, 땜납이 땜납 충전용구멍으로부터 빠져 나오는 일은 없다. 상기 땜납 충전용구멍의 벽면에서 섬유의 단부를 뚫고나오게 하는 데 있어서는, 예컨대, 땜납 충전용구멍의 형성을 레이저광에 의해 행하는 방법이 있다.
상기 섬유는, 유리섬유, 수지섬유, 또는 세라믹섬유의 1종이상인 것이 바람직하다. 이것에 의해, 섬유의 땜납의 내부에의 파고 들어가는 힘이 향상하여, 땜납과 땜납 충전용구멍과의 접합강도가 보다 향상한다.
상기 섬유는, 예컨대, 펠트(felt) 또는 천(cloth)의 상태로, 상기 절연기판의 속에 포함되어 있다.
상기 인쇄 배선판을 제조하는 방법으로서는, 땜납 충전용구멍의 내부에 땜납을 충전하여 이루어지는 인쇄 배선판을 제조하는 방법에 있어서, 우선, 섬유를 함유하는 절연기판의 표면에 도체패턴을 형성하여, 이어서, 절연기판에 있어서의 도체패턴에 의해 피복되어 있지 않은 부분에 있어서, 상기 도체패턴에 향해서 레이저광을 조사하여, 땜납 충전용구멍을 형성함과 함께 상기 땜납 충전용구멍의 벽면에 절연기판의 내부에 포함되는 섬유의 단부를 뚫고나오게 한 상태와 이고, 이어서, 상기 땜납 충전용구멍의 내부에 땜납을 충전하는 것을 특징으로 하는 인쇄 배선판의 제조방법이 있다.
제8의 발명은, 상기 땜납 충전용구멍을 레이저광의 조사에 의해서 형성하는 것에 의해, 땜납 충전용구멍의 벽면에 섬유의 단부를 남기고 있다. 그 때문에, 용이하게 땜납 충전용구멍의 벽면에 섬유의 단부를 뚫고 나올 수 있다.
또한, 레이저광은, 절연기판만에 땜납 충전용구멍을 형성할 수 있고, 땜납충전용구멍의 한편의 개구부를 피복하는 도체패턴은, 그대로 남긴 상태로 할 수 있다. 그 때문에, 땜납 충전용구멍의 형성전에, 절연기판의 표리양면에 도체패턴을 형성해 두는 수 있어, 제조공정을 간략화할 수가 있다.
상기 섬유는, 유리섬유, 수지섬유, 또는 세라믹섬유의 1종이상인 것이 바람직하다. 이것에 의해, 섬유의 땜납의 내부로 파고 들어가는 힘이 향상하여, 땜납과 땜납 충전용구멍과의 접합강도가보다 향상한다.
상기 섬유는, 예컨대, 펠트 또는 크로스의 상태로, 상기 절연기판의 속에 포함되어 있다.
제9의 발명은, 적어도 2층의 절연층을 가지고, 상기 절연층의 사이에 내층도체회로를 가지고 되어, 또한 최외곽 표면에는 상기 내층도체회로에 향해서 블라인드비어홀을 천공하여 이루어지고, 또한 상기 블라인드비어홀의 내부에는 땜납을 충전하여 이루어지는 인쇄 배선판에 있어서,
상기 블라인드비어홀은, 그 벽면의 단면형상이 요철형상인 것을 특징으로 하는 인쇄 배선판이다.
제9의 발명의 작용에 관하여, 이하에 설명한다.
제9의 발명에 따른 인쇄 배선판에 있어서는, 블라인드비어홀의 벽면의 단면형상이 요철형상이다.
이것 때문에, 상기 블라인드비어홀에 충전된 땜납은 상기 요철에 대하여 파고 들어서, 이 부분에 고정된다. 따라서, 상기 땜납은 블라인드비어홀에 대하여 높은 밀착강도를 얻을 수 있다.
이상과 같이, 제9의 발명에 의하면, 블라인드비어홀에 충전한 땜납의 밀착강도가 높은 인쇄 배선판을 제공할 수가 있다.
또한, 제9의 발명에 의해 얻어진 인쇄 배선판은, 접속신뢰성을 높게 요구된다, 예컨대, 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 사용할 수가 있다.
상기 요철형상은 블라이드비어홀의 횡방향으로 넓어지는 오목형상, 블라인드비어홀의 안쪽방향으로 돌출하는 볼록 형상, 또는 파형상을 보이고 있는 것이 바람직하다(후술의 도 52, 도 54, 도 55참조).
이것에 의해, 충전한 땜납을 확실히 블라인드비어홀 내에 밀착시킬 수 있다.
상기 블라인드비어홀내에 충전된 땜납은, 땜납볼을 사이에 세우고 다른 PC 보드에 접속되어 있는 것이 바람직하다.
이것에 의해, 상기 PC 보드와 상기 블라인드비어홀과의 사이의 전기적 도통을 확실히 확보할 수가 있다.
또, 상기 PC 보드는 인쇄회로가 형성된 각종 기판류를 도시하고 있고, 구체적으로는 각종 장치등의 머더 보드, 자 보드, 메모리 모듈, 멀티칩 모듈, 카드 모듈 등을 들 수 있다.
상기 인쇄 배선판을 제조하는 방법으로서는, 적어도 2층의 절연층을 가지고, 상기 절연층의 사이에 내층도체회로를 가지고 되어, 또한 최외곽 표면에는 상기 내층도체회로에 향해서 블라인드비어홀을 천공하여 이루어지고, 또한 상기 블라인드비어홀의 내부에는 땜납을 충전하여 이루어지고, 더욱이 상기 블라인드비어홀은,그 벽면의 단면형상이 요철형상인 인쇄 배선판을 제조함에 있어서,
상기 블라인드비어홀은 레이저광을 조사하는 것에 의해 형성하여, 그 후 블라인드비어홀내에 용융땜납을 유입할 수 있는 것을 특징으로 하는 인쇄 배선판의 제조방법이 있다.
상기 제조방법에 의하면, 상기와 같이, 블라인드비어홀의 벽면의 단면형상이 요철형상인 인쇄 배선판을 제조할 수가 있다.
이것 때문에, 상기 블라인드비어홀에 충전된 충전땜납은 상기 요철형상에 대하여 파고들 수 있게 된다. 따라서, 상기 충전땜납의 블라인드비어홀에 대하는 높은 밀착강도를 얻을 수 있다.
또한, 상기 블라인드비어홀은 레이저광의 조사에 의해서 형성하기 때문에, 300μm 이하의 대단히 가는 지름으로 할 수 있다.
레이저광에 의한 블라인드비어홀 형성은, 블라인드비어홀을 형성해야 할 부분에 레이저광을 조사하는 것에 의해 한다. 레이저광으로서는, 에너지가 큰 탄산 가스레이저광, 열 영향이 없는 엑시머레이저를 쓰는 것이 바람직하다.
또한, 상기 레이저우편광의 조사에 의한 블라인드비어홀의 형성은, 상기 절연층을 그 높은 에너지에 의해서, 기화 제거시켜서, 순차 인쇄 배선판의 안쪽으로 천공해 간다. 그리고, 상기 레이저광의 첨단이 내층도체회로에 도달했을 때에는, 이 금속제의 내층도체회로에 의해서 레이저광이 반사된다. 따라서, 이 때 레이저광의 조사를 중지한다.
또, 상기 절연층을 유리사 등의 기재에 수지를 함침시킨 프리플레그에 의하여 구성함으로서, 레이저광 조사만으로 상기 요철형상의 단면을 갖는 블라인드비어홀을 얻을 수 있기 때문에, 바람직하다.
이것은, 레이저광에 의해 절연층을 기화 제거할 때, 수지의 부분의 쪽이 기재의 부분보다도 일찍이 제거되기 때문이다.
다음에, 제10의 발명은, 상기 레이저광의 조사에 의해 천공하는 기술을 이용하여 탑재용 요부를 형성하는 방법이다.
즉, 제10의 발명은, 전자부품을 탑재하기 위한 탑재용 요부와 도체패턴을 갖음 과 동시에, 상기 탑재용 요부의 저부에 방열판을 마련하여 이루어지는 인쇄 배선판을 제조하는 방법에 있어서,
절연기판에 도체패턴을 형성하여,
이어서, 상기 절연기판에 있어서의 탑재용 요부를 형성하는 탑재용 요부 형성 부분의 하면에 방열판을 접착하여,
이어서, 상기 탑재용 요부를 형성함에 있어서, 상기 탑재용 요부 형성 부분의 표면측에 레이저광을 조사하여, 탑재용 요부를 천공하는 것을 특징으로 하는 인쇄 배선판의 제조방법이다.
제10의 발명의 작용 및 효과에 관해서 설명한다.
제10의 발명에 있어서는, 도 56에 도시하는 바와 같이, 절연기판의 탑재용요부형성부분을 방열판에 의해 피복한 후에, 레이저광의 조사에 의해, 탑재용요부를 천공하고 있다. 그 때문에, 소망의 치수대로의 개구부가 용이하게 얻을 수 있다.
또한, 제10의 발명에 있어서는, 탑재용요부형성부분에 향해서, 레이저광을조사하여, 인쇄 배선판의 표면에서, 그 반대측에 접착한 방열판에 달하는 탑재용요부를 형성한다.
이 때, 레이저광은, 그 높은 에너지에 의해서, 탑재용 요부 형성 부분의 절연기판을 기화 제거시켜서, 순차 절연기판의 안쪽에 천공해 간다. 그리고, 레이저광의 첨단이 방열판에 도달했을 때, 금속제의 방열판에 의해서 레이저광이 반사된다. 그 때문에, 여기서 레이저광의 조사를 중지한다. 이것에 의해, 한 쪽의 개구부가 방열판에 의해 피복되어 되는 비관통의 탑재용요부를 형성할 수가 있다.
또한, 절연기판이 엷은 경우에도, 절연기판에 조금도 손상을 주는 일없이, 탑재용요부를 형성할 수가 있다.
더욱이, 탑재용요부의 저부는, 방열판의 표면이다. 그 때문에, 전자부품은, 탑재용요부의 내부에 있어, 방열판의 표면에 탑재되게 된다. 그러므로, 방열성에 뛰어 난 탑재용요부를 형성할 수가 있다.
또한, 복수개의 절연기판을 관통하는 탑재용요부를 형성하는 경우에도, 종래와 같이 탑재용요부형성용의 관통구멍을 각 절연기판마다 천공할 필요가 없다. 더욱이, 각 관통구멍을 연결하기 위한 각 절연기판의 위치 결정이 불필요하여 진다. 따라서, 제10의 발명의 제조방법에 의하면, 용이하고 또한 정확히 탑재용요부를 형성할 수가 있다.
상기 절연기판은, 2이상의 절연층을 적층함과 동시에, 절연기판의 내부에는 도체패턴을 갖는 것을 특징으로 하는 인쇄 배선판의 제조방법이 바람직하다. 이것에 의해, 인쇄 배선판의 고밀도 배선을 실현할 수가 있다.
상기 방열판의 두께는, 0.01∼2 mm인 것이 바람직하다. 이것에 의해, 탑재용요부의 저부에 관해서 높은 강도가 얻어짐과 동시에 방열판의 가공도 하기 쉬워진다. 한편, 0.01mm 미만의 경우에는, 탑재용요부의 저부의 강도가 낮게 되어, 방열판의 깨어짐이 생기는 경우가 있다. 또한, 2 mm을 넘는 경우에는, 방열판의 가공이 곤란하게 되는 우려가 있다.
상기 레이저광으로서는, 예컨대, 탄산 가스레이저, 엑시머레이저 등을 쓴다.
상기 절연기판으로서는, 예컨대, 합성 수지 단독, 합성 수지와 무기필러로 이루어지는 수지기재, 합성 수지와 무기질크로스로 이루어지는 크로스기재등을 쓸 수 있다. 상기 합성 수지로서는, 예컨대, 에폭시 수지, 페놀 수지, 폴리이미드수지, 폴리부타디엔수지, 불화수지 등이 있다. 이것들의 합성 수지만에 의한 절연기판은, 프리플레그, 솔더레지스트로서 다른 절연기판 사이에 적층 형성하는 경우가 있다.
또한, 상기 합성 수지에 첨가하는 무기필러로서는, 유리섬유, 실리카분말, 마이카분말, 알루미늄, 카본 등이 있다. 합성 수지와 무기필러와의 혼합물로 이루어지는 기재는, 합성 수지단독의 경우에 비교하여 강도가 높다.
또한, 상기 천(cloth)기재는, 유리에폭시기판, 유리폴리이미드 기판 등, 천형상으로 직성 또는 편성한 크로스와 합성수지로 이루어지는 기판을 말한다. 이러한 천기재로서는, 상기 천에 합성 수지를 함침시킨 기재가 있다. 또한, 상기 크로스의 재료로서는, 유리섬유사, 카본사, 아라미드사 등이 있다. 합성 수지로서는, 상기와 같은 재료를 쓴다.
상기 도체패턴으로서는, 배선패턴, 패드, 랜드, 단자 등, 절연기판의 평면방향에 형성된 도전성의패턴을 말한다. 도체패턴은, 금속박의 에칭, 금속도금 등에 의해 형성할 수가 있다.
제10의 발명에 의해 제조된 인쇄 배선판은, 예컨대, 메모리 모듈, 멀티칩 모듈, 머더 보드, 자 보드, 플라스틱 패키지 등에 이용할 수가 있다.
도면의 간단한 설명
도 1은 실시예 1에 따른 인쇄 배선판의 적층공정의 플로우 차트.
도 2는 실시예 1에서의, 레이저광에 의한 블라인드비어홀형성의 개략설명도.
도 3은 실시예 1에서의, 제1절연층의 확대설명도.
도 4는 실시예 1에서의, 개구공을 마련한 내층도체회로의 저면도.
도 5는 실시예 1에서의, 천공 가공에 의해 블라인드비어홀을 형성한 인쇄 배선판의 단면 설명도.
도 6은 실시예 1에서의, 블라인드비어홀에 금속도금막을 형성한 인쇄 배선판의 단면 설명도.
도 7은 실시예 1에서의, 레이저광조사의 설명도.
도 8은 실시예 2에서의, 레이저광에 의한 블라인드비어홀형성을 도시한, 도9의 Y-Y 선 절단 단면도.
도 9는 실시예 2에서의, 블라인드비어홀을 형성한 인쇄 배선판의 평면설명도.
도 10은 실시예 2에서의, 인쇄 배선판의 설명도.
도 11은 실시예 3에 따른 인쇄 배선판의 제조방법에 있어서, 내층판이 되는 동장적층판을 도시하는 설명도.
도 12는 도 1에 계속하여, 인쇄 배선판의 제조방법에 있어서, 관통공 (through hole)의 형성을 도시하는 설명도.
도 13은 도 12에 계속하여, 인쇄 배선판의 제조방법에 있어서, 내층도체회로의 형성을 도시하는 설명도.
도 14는 도 13에 계속하여, 인쇄 배선판의 제조방법에 있어서, 흑산화막 및 노출부의 형성을 도시하는 설명도.
도 15는 도 14에 계속하여, 인쇄 배선판의 제조방법에 있어서, 프리플레그 및 동박의 적층을 도시하는 설명도.
도 16은 도 15에 계속하여, 인쇄 배선판의 제조방법에 있어서, 절연층의 형성을 도시하는 설명도.
도 17은 도 16에 계속하여, 인쇄 배선판의 제조방법에 있어서, 동박의 패터닝을 도시하는 설명도.
도 18은 도 17에 계속하여, 인쇄 배선판의 제조방법에 있어서, 제2 도체회로의 형성을 도시하는 설명도.
도 19는 도 18에 계속하여, 인쇄 배선판의 제조방법에 있어서, 또 한 조의 절연층 및 제2 도체회로의 형성을 도시하는 설명도.
도 20은 실시예 3에 따른, 인쇄 배선판의 단면설명도.
도 21은 실시예 3에 따른, 내층도체회로의 표면에 마련한 마스크를 도시하는 설명도.
도 22는 실시예 3에 따른, 내층도체회로의 표면에 형성한 흑산화막을 도시하는 설명도.
도 23은 실시예 3에 따른, 제2 도체회로로 되는 동박패턴 및 노출부의 설명도.
도 24는 실시예 3에 따른, 레이저광의 조사에 의한 비어홀의 형성을 도시하는 설명도.
도 25는 실시예 4에 따른, 레이저광의 조사에 의한 비어홀형성의 설명도.
도 26은 실시예 4에 따른, 절연층에 대하는 도금을 이용한 동박패턴의 형성의 설명도.
도 27은 실시예 5에 따른, 인쇄 배선판의 단면설명도.
도 28은 도 27의 A-A선 절단 단면도.
도 29는 실시예 5에서의, 레이저광조사에 의한 비어홀형성의 설명도.
도 30은 실시예 6에 따른, 인쇄 배선판의 단면설명도.
도 31은 실시예 7에 있어서의, 인쇄 배선판의 단면설명도.
도 32는 도 31에서 A-A선 절단 단면도.
도 33은 실시예 8에 따른, 비어홀의 단면설명도.
도 34는 실시예 9에 따른, 동장(copper clad)적층판을 도시하는 단면설명도.
도 35는 실시예 9에 따른, 블라인드비어홀의 레이저광에 의한 천공을 도시하는 단면설명도.
도 36은 실시예 9에 따른, 블라인드비어홀에 대한 화학도금 층형성을 도시하는 단면설명도.
도 37은 실시예 9에 관련된, 인쇄 배선판의 단면설명도.
도 38은 실시예 10에 있어서의 인쇄 배선판의 단면도.
도 39는 비교예의 인쇄 배선판의 단면도.
도 40은 실시예 11에 있어서의, 인쇄 배선판의 단면도.
도 41은 실시예 11에 있어서의, 땜납 충전용구멍의 형성방법을 도시한, 절연기판의 단면도.
도 42는 실시예 11에 있어서의, 땜납 충전용구멍을 형성한 절연기판의 단면도.
도 43은 실시예 11에 있어서의, 땜납 충전용구멍의 벽면의 상태를 도시한, 인쇄 배선판의 부분 절단 사시도.
도 44는 실시예 12에 있어서의, 인쇄 배선판의 단면도.
도 45는 실시예 12에 있어서의, 땜납 충전용구멍의 내부에 충전한 땜납에 땜납볼을 접합하는 방법을 도시하는 설명도.
도 46은 실시예 13에 있어서의, 인쇄 배선판의 단면도.
도 47은 실시예 13에 있어서의, 땜납 충전용구멍의 내부에 땜납볼을 공급하는 방법을 도시하는 설명도.
도 48은 실시예 14에 따른, 인쇄 배선판의 제조에 있어서, 레이저광조사를도시하는 설명도.
도 49는 실시예 14에 따른, 인쇄 배선판의 제조에 있어서, 블라인드비어홀을 도시하는 설명도.
도 50은 실시예 14에 따른, 인쇄 배선판의 제조에 있어서, 땜납을 충전한 블라인드비어홀을 도시하는 설명도.
도 51은 실시예 14에 관련된, 인쇄 배선판의 제조에 있어서, 땜납볼의 설치를 도시하는 설명도.
도 52는 실시예 14에 따른, 인쇄 배선판의 요부단면을 도시하는 설명도.
도 53은 실시예 14에 따른, 인쇄 배선판 및 이것에 설치한 다른 전자부품을 도시하는 설명도.
도 54는 실시예 14에 관련된, 오목형상의 블라인드비어홀을 갖는 인쇄 배선판의 요부단면설명도.
도 55는 실시예 14에 관련된, 볼록 형상의 블라인드비어홀을 갖는 인쇄 배선판의 요부단면설명도.
도 56은 실시예 15의 인쇄 배선판의 제조방법의 공정설명도.
도 57은 실시예 15에 있어서의, 탑재용요부를 형성하는 방법을 도시하기 위한 인쇄 배선판의 단면도.
도 58은 실시예 15에 따른 인쇄 배선판의 단면도.
도 59는 실시예15에 있어서의, 전자부품을 탑재한 인쇄 배선판의 단면도.
도 60은 실시예 16에 따른 인쇄 배선판의 단면도.
도 6l은 종래 예의 인쇄 배선판의 설명도.
도 62는 종래 예의 레이저광에 의한 천공 가공의 설명도.
도 63은 종래 예의, 레이저광에 의한 천공 가공의 문제점을 설명하는 설명도이다.
부호의 설명
101... 제1절연층, 151,154... 레이저광조사구멍,
102... 제2절연층, l03... 제3절연층,
131,161... 내층도체회로, 133,153,155... 외부도체회로,
150... 개구공, 151,154... 레이저광조사구멍,
141,142... 블라인드비어홀, 171... 잉여구멍,
175,176... 금속도금막, 108... 레이저광발진기,
181... 레이저광, 210... 인쇄 배선판,
211,212,213... 절연층, 221∼225... 내층도체회로,
3A, 3C... 기준 홀,
3b, 3 D, 3 E... 큰 깊이의 블라인드비어홀,
241... 레이저광 발진기 242... 기준 레이저광
245... 좌표제어장치, 296... 금속도금막,
301... 인쇄 배선판, 303, 330... 비어홀,
304.305... 내층도체회로, 305... 땜납
306, 360... 제2도체회로, 315... 관통공(through hole),
319... 내층판, 328, 329... 절연층,
340... 흑산화막, 341, 361... 동박패턴,
342, 362... 금속도금막, 345... 막,
346... 마스크 349, 369... 노출부
381... 땜납볼, 382... 솔더레지스트
401, 408... 인쇄 배선판, 402, 403, 426... 비어홀,
404, 449... 환상중간랜드, 405... 내부금속도금 막,
417... 경계부분,
413, 414, 415, 416, 418... 절연층
419... 내층판, 420... 내벽면,
425, 435... 개구주연, 440, 447... 개구공,
441, 448... 노출부, 450... 단상도금 막,
452... 단상부, 453, 457... 외부비어홀,
454, 459... 내부비어홀, 458... 중간비어홀,
461... 내층도체회로, 462... 외층도체회로,
463, 464, 465... 경계도체회로, 501, 508... 인쇄 배선판,
502, 529, 503... 비어홀, 504... 환상 더미랜드,
511∼516, 518... 절연층, 517... 경계부분,
520, 530... 내벽면, 525, 535... 개구주연,
521... 내부금속도금 막, 528... 관통공
540... 개구공, 561... 외층도체회로,
562, 563, 564... 내층도체회로, 601... 인쇄 배선판,
611... 도금 액유통구멍, 615... 블라인드비어홀,
616... 비어도금 층, 617...화학도금 층,
619... 절연층 621... 상부도체회로,
622... 하부도체회로, 631... 레이저광조사부,
632... 노출부 703... 금속도금막
705... 표면패턴, 706... 하면패턴,
707... 도통용 구멍, 709... 절연기판,
731...얇은 막도금, 732... 후막도금,
761...전기리드, 801... 땜납 충전용구멍,
802... 인쇄 배선판, 804... 레이저광,
806... 절연기판, 807... 땜납,
808... 상대부재, 810... 벽면,
851, 852... 도체패턴, 861. 섬유,
862... 수지, 863... 단부,
870, 871... 땜납볼, 872,874... 상부,
873... 하부, 901... 인쇄 배선판,
904... 블라인드비어홀, 912... 땜납
913... 땜납볼, 915... 전자부품,
918, 919... 절연층, 920... 최외곽 표면,
921... 내층도체회로, 931... 외층도체회로,
940... 벽면, 941... 주연부,
942... 저부, 981... 레이저조사부,
1... 탑재용요부 10... 탑재용요부형성부분
2... 레이저광, 3, 31. 인쇄 배선판,
4... 전자부품. 41... 접착제,
44...본딩와이어, 5, 51, 52... 절연기판,
50... 다층기판, 59 ... 솔더레지스트,
6... 방열판, 7, 72, 76... 도체패턴,
73... 관통공, 74... 동도금 막,
실시예 1
제1의 발명의 실시예에 관련된, 인쇄 배선판의 제조방법에 관하여, 도1 내지 도 7을 참조하여 설명한다.
우선, 본 예에 있어서 제조하고자 하는 인쇄 배선판은, 도 6에 도시하는 바와 같이, 3층의 합성 수지재의 절연층(101, 102, 103)과, 상기 절연층(101∼103)의 사이에 마련한 내층도체회로(161, 131)를 포함하고, 상기 절연층(101∼103)의 최외곽표면에서 상기 내층도체회로(161, 131)에 향해서 블라인드비어홀(141, 142)이 형성되어 있다.
또한 상기 블라인드비어홀(141, 142)의 내벽에는, 각각, 상기 내층도체회로(161, 131)로부터 외부도체회로(153, 155)에 달하는 금속도금막(175, 176)이 마련하여 놓는다. 또, 참조 부호(133)는, 하면의 외부도체회로이다.
다음에, 상기 인쇄 배선판의 제조방법에 관하여 설명한다.
우선, 도 1(A)에 도시하는 바와 같이, 제1 절연층(101)을 준비한다. 상기 제1 절연층(101)은, 수지기재(110)의 상부 및 하부 면들에 접착한 동박(105, 106)으로 이루어지는 동장적층판이다. 상기 수지기재(110)는, 폴리이미드수지로 이루어진 필름이다.
다음에, 도 1(B)에 도시하는 바와 같이, 상기 제1절연층(101)에 대하여 에칭에 의해, 표면의 동박(105)에 레이저광 조사구멍(151, 154)을 마련하는 동시에, 외부도체회로(153, 155)를, 또한 하면에 내층도체회로(161)를 형성한다.
여기에 주목해야 할 것은, 이 중층도체회로(161)는, 도 1, 도 3, 및 도 4에 도시하는 바와 같이, 그 중앙부분에 개구공(160)을 갖는 것이다. 개구공(160)의 중심선(C)과 레이저광 조사구멍(151)의 중심선은 일치하고 있다 (도 3 참조).
다음에, 도 1(C)에 도시하는 바와 같이, 우선 접착시트로서의 프리플레그를 이용한 제2 절연층(102), 및 별도 형성한 제3 절연층(103)을 준비한다. 제2 절연층(102)은, 유리폴리이미드 재료이다. 또한 제3 절연층(103)은, 천 기재(130)와 그 상면에 형성한 내층도체회로(131)와, 하면에 형성한 하부외부도체회로(133)를 갖는다. 이러한 천기재(130)로서는, 유리사(glass cloth)에 폴리이미드수지를 함침시킨 것을 이용한다
이어서, 동 도에 도시하는 바와 같이, 상기 절연층(103)의 위에, 순차적으로 상기 제2 절연층(102), 제1 절연층(101)을 포개어, 그 후 이들을 열압착한다. 이것에 의해, 도 1(D)에 도시하는 바와 같이, 상기 각 층이 일체적으로 형성되어, 표면에 레이저광 조사구멍(151, 154)을 갖는 적층체(140)를 얻는다. 상기 레이저광조사구멍(151, 154)은, 상기 내층도체회로(161, 131)에 대면하고 있다.
상기 내층도체회로(161, 131)는, 모두 지름이 0.25 mm 이지만, 내층도체회로(161)는 그 중앙부분에 지름 0.05 mm의 상기 개구공(160)을 갖고 있다. 이 개구공(160)은, 블라인드비어홀(100㎛)의 지름의 50% 이다.
다음에, 도 2(A)에 도시하는 바와 같이, 상기 레이저광 조사구멍(151, 154)에 향해서, 레이저광 발진기(108)에서 같은 출력의 레이저광(181)을 동시에 조사한다. 상기 레이저광(181)중, 레이저광 조사구멍(151)에 조사된 레이저광은, 제1절연층(101)의 수지기재를 증발 제거하면서, 천공한다. 그리고, 레이저광(181)은, 결국 동박의 내층도체회로(161)에 도달하여, 얕은 쪽의 블라인드비어홀(141)을 형성한다. 그 때문에, 레이저광(181)은, 내층도체회로(161)에 의해 반사된다.
그러나, 이 시점으로서는, 레이저광 조사구멍(154)측에 조사된 레이저광(181)은, 아직, 깊은 블라인드비어홀(142)을 형성하고 있고, 그 내층도체회로(131)에 도달하지 않고 있다. 그 때문에, 레이저광(181)은, 양쪽의 내층도체회로(161, 131)에 대하여, 연속적으로 조사되고 있다.
그래서, 내층도체회로(161)에 조사되어 있는 레이저광(181)은, 도 7에 도시하는 바와 같이, 내층도체회로(161)의 중앙부분에 마련한 개구공(160)을 통과하여 제 2절연층(102)을 조사한다. 그 때문에, 도2 (B) 및 도 5에 도시하는 바와 같이 상기 개구공(160)보다도 아래쪽으로 잉여구멍(171)이 형성된다. 또, 이 때, 내층도체회로(161)에 닿은 레이저광은 약하기 때문에, 반사되어, 손상을 주지 않는다.
그리고, 내층도체회로(131)에 향해서 조사한 레이저광(181)이 내층도체회로(131)에 도달했을 때, 상기 레이저광(181)은 내층도체회로(131)에 의해 반사된다. 이 때, 레이저광(181)의 조사를 정지한다.
상기 레이저광으로서는, 엑시머레이저, 파장248 nm, 출력50W를 사용하였다.
이것에 의해, 도 4에 도시하는 바와 같이, 인쇄 배선판에, 깊이 0.08 mm가 얕은 블라인드비어홀(141)과 깊이 0.16mm의 깊은 블라인드비어홀(142)이 형성된다. 상기 블라인드비어홀(141, 142)의 지름은 모두 약 100㎛이었다.
그 후, 도 6에 도시하는 바와 같이, 블라인드비어홀(141, 142)의 내부에서 개구부에 걸쳐서 무전해동도금의 방법에 의해 금속도금막(175, 176)을 형성한다. 상기 금속 도금 막(175, 176)은, 내층도체회로(161, 131)의 표면, 블라인드비어홀(141, 142)의 벽면, 및 외부도체회로(153, 155)에 있어서의 블라인드비어홀의 개구 부분을 덮고 있다. 특히, 내층도체회로(161)에 있어서는, 금속도금막(175)은, 그 중앙부분의 개구공(160) 밑의 잉여구멍(171)에도 형성된다.
이상에 의하여, 각 층에 마련한 내층도체회로(161, 131)를, 블라인드비어홀(141, 142)에 마련한 금속도금막(175, 176)에 의해 전기적으로 접속하여, 인쇄 배선판을 얻을 수 있다.
이상과 같이, 본 실시예에 의하면, 얕은 블라인드비어홀에 마련하는 내층도체회로(161)에는 상기 개구공(160)을 형성하여 놓는다. 그 때문에, 이미 천공 가공된 블라인드비어홀의 내층도체회로에, 계속해서 레이저광(181)이 조사되더라도, 그 레이저광(181)의 중앙부의 에너지가 큰 부분은 상기 개구공(160)을 통과해 간다(도 7 참조).
그리고, 개구공을 통과한 레이저광(181)은, 상기 개구공(160)의 먼저 있는 제2절연층(102)에만 조사된다. 그 때문에, 이 중층도체회로(161)에 있어서는, 상기 개구공보다 앞의 제2절연층(102)은 조금 천공되지만, 내층도체회로(161)자체는 손상을 입지 않는다.
또, 깊은 블라인드비어홀(142)쪽의 내층도체회로(131)는, 상기 레이저광(181)의 반사때에 그 조사를 중지하기 때문에, 손상을 입지 않는다.
이와 같이 형성한 깊이가 다른 각 블라인드비어홀(141, 142)에 대하여는, 종래와 같이, 그 내부에 상기 금속도금막(175, 176)을 형성한다. 이 때, 어느 쪽의 내층도체회로도, 상기한 바와 같이, 레이저광에 의한 손상을 생기고 있지 않기 때문에, 상기 종래 예에 도시한 바와 같은 불충분한 금속도금막의 형성이라는 상태는 회피할 수 있고, 도전성에 뛰어 난 금속도금막을 형성할 수 있다.
실시예 2
제2의 발명의 실시예에 따른, 인쇄 배선판의 제조방법에 관하여, 도 8 내지도 l0을 참조하여 설명한다.
우선, 본 예에 있어서 제조하고자 하는 인쇄 배선판(210)은, 도 8, 및 도 9에 도시하는 바와 같이, 3층의 합성 수지제의 절연층(211, 212, 213)과, 상기 절연층(211∼213)의 사이에 마련한 내층도체회로(221∼225)를 포함하고, 인쇄 배선판(210)의 최외곽표면에서 상기 내층도체회로(221∼225)에 향해서 블라인드비어홀(3A∼3E)이 형성된다.
또한, 도 10에 도시하는 바와 같이, 상기 블라인드비어홀(3A∼3E)의 내벽에는, 각각, 최종적으로는 상기 내층도체회로에서 인쇄 배선판의 표면에 마련한 각 외부도체회로(216)에 달하는 금속도금막(296)을 마련하여 놓는다.
또, 도 8에 있어서, 참조 부호(224)는 인쇄 배선판의 하측면의 하면도체회로이지만, 여기서는 내층도체회로와 칭한다.
또한, 도 8과 도 9를 대비하면 알 수 있는 바와 같이, 인쇄 배선판(210)에는 도 9에 도시하는 바와 같이, 1∼5의 행과 A∼E의 열과의 교점에 블라인드비어홀을 마련하여 놓는다. 그리고, 예컨대 도 9의 Y-Y 단면에 있어서는, 도8에 도시하는 바와 같이 깊이가 다른 블라인드비어홀(3A∼3E)을 마련하여 놓는다.
이 중, 3A와 3C가 가장 얕은 블라인드비어홀인 기준 홀에 상당하여, 3B, 3E는 그것보다 깊은 블라인드비어홀이 되어, 3D가 가장 깊은 블라인드비어홀에 상당한다. 또, 3A∼3E는, 도9에 도시하는 제3행에 있어서의 A∼E 열의 블라인드비어홀을 도시하고 있다.
다음에, 상기 인쇄 배선판의 제조방법에 관하여 설명한다.
즉, 우선 가장 얕은 블라인드비어홀인 기준 홀(3A, 3C)을 천공하기 위해서 필요한 에너지강도를 갖는 기준 레이저광(242)을 이용하여, 상기 기준 홀(3A, 3C)의 천공에 있어서는 상기 기준 레이저광(242)을 1회 조사하여, 그 이상 깊은 블라인드비어홀(3B, 3D, 3E)의 천공에 있어서는 상기 기준 레이저광(242)을 복수회 조사하여 천공한다.
또, 상기 인쇄 배선판(210)은, 예컨대 서브트랙티브법(subtractive process) 등에 의해, 각 층마다 내층도체회로, 절연층을 형성하여, 적층하여, 열 압착하는 것에 의해 제작한 것이다.
그리고, 상면의 외부내층도체회로(216)에는, 상기 내층도체회로(221∼225)에 달하는 블라인드비어홀을 형성하기 위한 개구공(206)을 마련해 두고, 이 개구공에 상기 기준 레이저광(242)이 조사된다. 본 실시예에 있어서, 상기 절연층으로서는, 유리폴리이미드를 사용하고 있다.
다음에, 도 8에 도시하는 바와 같이, 상기 기준 레이저광(242)을 발사하는 레이저광 발진기(241)는, 각 조사위치, 즉 천공해야 할 블라인드비어홀의 위치에 레이저광 발진기(241)를 이동제어하기 위한 좌표제어장치(245)에 전기적으로 접속되어 있다.
상기 레이저광 발진기는, 도 9에 도시한, 열, 행의 방향, 즉 X-Y 방향에 이동하는 X-Y 이동기(미도시)를 갖는다.
상기 X-Y 이동기는, 상기 좌표제어장치(245)에 의해서, 이동 제어되어, 블라인드비어홀을 천공해야 할 위치에, 기준 레이저광(242)을 조사하는 동안 레이저광발진기(241)를 정지시킨다.
또한, 레이저광 발진기(241)는, 상기 기준 레이저광(242)을 스폿적으로 조사하는 발진기를 갖는 동시에, 필요에 응해서 상기 기준 레이저광(242)의 에너지강도를 조정하는 조정기를 갖는다.
또, 동일종류의 인쇄 배선판에 조사하는 기준 레이저광(242)의 에너지강도는 같으니까, 상기 조정기는 인쇄 배선판의 종류가 다를 때마다 필요에 따라서 조정한다.
본 예에 있어서, 상기 기준 레이저광으로서는, CO2레이저, 파장 10.6㎛, 출력3000W, 1회의 조사시간 0.01초로 하였다. 이것에 의해, 도 8에 도시하는 바와 같이, 인쇄 배선판(210)에, 깊이 0.08mm의 가장 얕은 블라인드비어홀인 기준 홀(3A, 3C)과, 깊이 0.16 mm가 깊은 블라인드비어홀(3B, 3E)과, 더욱 깊은 블라인드비어홀(3D)이 형성된다. 상기 블라인드비어홀(3A∼3E)의 지름은 모두 약100㎛ 이었다.
상기 블라인드비어홀의 천공에 있어서는, 가장 얕은 블라인드비어홀인 기준 홀(3A, 3C)을 천공하는 것에 필요한 에너지강도를 갖는 기준 레이저광(242)을 이용하여, 상기 기준 홀(3A, 3C)에 대하여는 이 기준 레이저광(242)을 1회 조사하여 천공을 행한다. 또한, 기준 홀에 의해 깊은 블라인드비어홀(3B, 3E)에 대하여는, 상기 기준 레이저광(242)을 2회 조사하여 천공한다. 또한, 더욱이 깊은 블라인드비어홀에 대하여는 기준 레이저광(242)을 3회 조사한다.
이와 같이, 본 실시예에 의하면, 다수의 블라인드비어홀을, 상기 기준 홀(3A, 3C)과 그 이외의 블라인드비어홀과 구분하여, 기준 레이저광(242)의 조사회수를 정하면 좋다. 또, 기준 홀(3A, 3C) 이외의 블라인드비어홀에 관해서도 수 종류의 깊이가 있지만, 각 블라인드비어홀의 깊이는, 인쇄 배선판(210)의 설계 때에, 미리 알 수 있다. 그 때문에, 각 블라인드비어홀의 조사회수도 미리 설정할 수가 있다.
상기 레이저광 발진기(241)는, 각 블라인드비어홀(도 8)의 위치를 도시하는 좌표점까지 이동하여, 기준 레이저광(242)을 조사한다. 그리고, 이 이동, 좌표점에서의 정지는, 위치 결정용의 상기 좌표제어장치(245)에 의해, 상기 X-Y 이동기를 N/C 제어하는 것에 의해 행한다.
본 예에 있어서는, 기준 레이저광은 인접하는 블라인드비어홀을 순차 조사해 나가, 그 깊이에 응해서, 그 때마다, 1회(기준 홀) 또는 복수회 조사하는 방법을 채용했다.
상기의 천공 후, 도 10에 도시한 바와 같이, 블라인드비어홀(3A∼3E)의 내부에서 개구부에 걸쳐서 무전해동도금의 방법에 의해 금속도금막(296)을 형성한다. 상기 금속 도금 막은, 내층도체회로(221∼225)의 표면, 각 블라인드비어홀의 벽면, 및 외부도체회로(216)에 있어서의 블라인드비어홀의 개구 부분을 덮고 있다.
이와 같이, 본 실시예에 의하면, 기준 레이저광을, 블라인드비어홀의 깊이에 응해서 1회 또는 복수회 조사하면 좋기 때문에, 다수의 블라인드비어홀의 천공에 요하는 시간이 단축되어, 코스트저감을 꾀할 수 있다. 또한, 장치적으로도 복수회의 조사를 할 것인가의 여부의 제어로 충분하기 때문에, 장치면에서의 코스트도 저감할 수 있다. 또한, 깊이가 다른 다수의 블라인드비어홀을 용이하게 천공할 수가 있다.
실시예3
제3의 발명의 실시예에 관련된 인쇄 배선판 및 그 제조방법에 관하여, 도 11 내지 도 24를 참조하여 설명한다.
도 20에 도시하는 바와 같이, 본 실시예의 인쇄 배선판(301)은, 절연층(329, 328)과, 상기 절연층(329)에 인접하여 마련되고 그 표면에 흑산화막(340)을 갖는 내층도체회로(304)를 포함하고, 상기 절연층(329)의 최외곽표면에서 상기 내층도체회로(304)에 이르도록 비어홀(303)이 형성된다.
또한, 상기 내층도체회로(304)에 있어서의 상기 비어홀(303)의 저부에 위치하는 부위에는 내층도체회로(304)에는 흑산화막(340)을 마련하고 있지 않은 노출부(349)가 형성되어 있다.
다음에, 상기 인쇄 배선판(301)에 관하여 상세하게 설명한다.
도 20에 도시하는 바와 같이, 인쇄 배선판(301)은, 내층도체회로(304)를 마련한 내층판(319)과, 상기 내층판(319)의 양면에 각각 적층된 2층의 절연층(329, 328) 및 상기 절연층(329, 328)의 표면에 각각 마련한 제2 도체회로(306, 360)로 이루어진다. 또, 상기 제2 도체회로(360)가, 인쇄 배선판(301)에 있어서의 외측도체회로로 이루어진다.
상기 내층판(319)에는 땜납(305)이 충전된 관통공(315)을 마련해 두고, 상기 관통공(315)에 의해서, 내층판(319)의 양면에 마련한 내층도체회로(304)의 도통이 확보되어 있다.
상기 내층도체회로(304)는 동박 패턴(341)과 상기 동박패턴(341)의 표면에 마련된 금속도금막(342)으로 이루어진다. 또한, 후술하는 바와 같이, 그 위에 적층되는 절연층(329)과의 사이의 밀착성을 확보하기 위해서, 흑산화막(340)을 마련하여 놓는다.
또한, 상기 비어홀(303)의 형성에 임하여 절연층(329)에는 레이저광이 조사된다. 이 조사부는, 상기 흑산화막(340)이 마련되어 있지 않은 노출부(349)를 형성하고 있다.
상기 내층판(319)의 양측에는 상기 절연층(329)을 마련하여 놓는다. 상기 절연층(329)의 표면에는 상기 제2 도체회로(306)를 마련하여 놓는다. 상기 내층도체회로(304)와 같이, 상기 제2 도체회로(306)도 동박패턴(361)과 금속도금막(362)으로 구성되어, 상기 제2 도체회로(306)의 표면에도 마찬가지로 흑산화막(340) 및 노출부(349)를 마련하여 놓는다.
다음에, 상기 절연층(329)에는, 다른 절연층(328), 더욱이 그 표면에는 외측도체회로로 되는 제2도체회로(360)를 마련하여 놓는다. 또한, 상기 절연층(328)에는, 그 최외곽표면보다 상기 제2도체회로(306)에 달하는 비어홀(303)을 마련하여 놓는다.
상기 절연층(328)의 표면 및 비어홀(303)에는 땜납볼(381)을 마련하여 놓는다. 또한, 상기 제2도체회로(360)의 표면은 솔더레지스트(382)에 의해 피복되어 이루어진다.
상기 인쇄 배선판(301)을 제조함에 있어서는, 내층판(319)의 표면에 내층도체회로(304)를 마련하여(도 13), 상기 내층도체회로(304)의 표면에 흑산화막(340)을 형성한다(도 14). 이어서 절연층(329)을 사이에 세워 제2 도체회로(306)를 형성하여, 레이저광을 조사하여 상기 절연층(329)의 최외곽표면보다 내층도체회로(304)에 달하는 비어홀(303)을 마련한다. 그 후 상기 비어홀(303)의 내벽면에 금속도금막(212)을 마련한다(도 18).
다음에, 상기 제조방법에 관하여 상세하게 설명한다.
우선, 도 11에 도시하는 바와 같이, 표면에 동박(370)을 갖는 동장적층판(307)을 준비한다. 다음에, 도 12에 도시하는 바와 같이, 상기 동박(370)을 에칭에 의해 패터닝하여, 동박패턴(341)으로 한다. 그 후, 상기 동장적층판(307)에 대하여 관통공(315)을 마련한다.
다음에, 도 13에 도시하는 바와 같이, 상기 관통공(315)의 내벽면 및 상기 동박패턴(341)에 대하여 무전해동도금에 의한 금속도금막(342)을 마련한다. 이상에 의하여, 상기 관통공(315)과 도통한 내층도체회로(304)를 얻었다. 그 후, 상기 관통공(315)에 대하여 땜납(305)을 충전한다.
다음에, 도 14에 도시하는 바와 같이, 상기 내층도체회로(304)에 대하여, 흑산화처리에 의한 흑산화막(340)을 마련한다.
상기 흑산화처리에 관해서, 이하의 다른 도면을 이용하여 설명한다.
우선, 도 21에 도시하는 바와 같이, 내층도체회로(304)의 표면전체에 대하여 막(345)을 마련한다. 이어서, 상기 노출부(349)로 이루어지는 부분의 내층도체회로(304)의 표면에 마련한 부분을 제외하고, 상기 막(345)을 에칭에 의해 제거한다. 이것에 의해 마스크(346)를 얻는다.
다음에, 상기 내층도체회로(304)의 표면을 화학 처리하는 것에 의해, 도 22에 도시하는 바와 같이, 상기 금속도금막(342)의 표면이 산화되어, 흑색의 산화동으로 이루어지는 흑산화막(340)이 형성된다. 단지, 상기 마스크(346)를 마련한 부분은 산화되지 않기 때문에, 흑산화막(340)이 형성되지 않았다.
그 후, 상기 마스크(346)를 에칭에 의해 박리 제거한다. 이것에 의해 도14에 도시하는 바와 같이, 노출부(349)가 형성된다.
다음에, 도 15에 도시하는 바와 같이, 상기 내층판(319)의 양면에 대하여, 프리플레그(378), 동박(370)을 적층하여, 압착한다. 이것에 의해, 도16에 도시하는 바와 같이, 내층판(319)과 절연층(329)과 동박(370)으로 이루어지는 적층체를 얻는다.
다음에, 도 17 및 도 23에 도시하는 바와 같이 상기 동박(370)을 패터닝하여, 동박패턴(361)으로 한다. 이어서, 도 24에 도시하는 바와 같이 레이저광을 조사하여, 절연층(329)에 대하여 비어홀(303)을 형성한다.
또, 상기 레이저광으로서는, 엑시머레이저 파장 248nm, 출력 50W를 이용한다.
다음에, 도 18에 도시하는 바와 같이, 상기 비어홀(303)의 내벽면 및 동박패턴(361)에 대하여, 상기 동박패턴(341)에 대하여 행한 무전해도금과 같이 하여, 금속도금막(362)을 형성한다.
더욱이, 상기 내층도체회로(304)에 대하여 행한 흑산화 처리와 같이 하여, 흑산화막(340)을 상기 제2 도체회로(306)에 마련한다.
다음에, 상기 절연층(329) 및 상기 제2도체회로(306)를 마련한 경우와 같이 하여, 상기 절연층(329)의 표면에, 도 19에 도시하는 바와 같이, 절연층(328), 비어홀(303) 및 제2 도체회로(360)를 형성한다.
그 후, 도 20에 도시하는 바와 같이, 상기 제2 도체회로(360) 및 비어홀(303)에 대하여 땜납볼(381)을 마련하고, 또한 상기 땜납볼(381) 사이에는 솔더레지스트(382)를 마련한다.
이상에 의하여, 인쇄 배선판(1)을 얻는다.
다음에, 본 실시예에 있어서의 작용효과에 관하여 설명한다.
본 실시예에 관련된 제조방법에 있어서는, 도 17에 도시하는 바와 같이, 레이저광의 조사부는 내층도체회로(304)에 흑산화막(340)이 없는 노출부(349)를 형성하고 있다.
이것 때문에, 상기 레이저광은 내층도체회로(304)에는 흡수되지 않는다. 그 때문에, 상기 내층도체회로(304)에 열에 의한 손상이 생기지 않는다.
따라서, 상기 내층도체회로(304)를 손상시키는 일없이, 레이저광을 이용하여 비어홀(303)을 형성할 수가 있다. 또한, 레이저광에 의해 비어홀(303)을 작성하는 것에서, 보다 작은 지름의 비어홀을 얻을 수 있다.
또한, 본 실시예에 있어서는, 절연층(328)의 최외곽표면보다 제2도체회로(306)에 달하는 비어홀(303)에 관해서도, 상기 비어홀(303)과 같이, 레이저광의 조사에 의해 작성한다. 그리고, 상기 레이저광의 조사부는 내층도체회로에 흑산화막(340)이 없는 노출부(369)를 형성하고 있다. 따라서, 비어홀(303)에 관해서도 비어홀(303)과 같은 효과를 얻을 수 있다.
실시예 4
본 실시예는, 도 25, 도 26에 도시하는 바와 같이, 동박패턴을 도금에 의해 마련한 경우의 인쇄 배선판의 제조방법이다.
우선, 실시예 3과 같은 프로세스를 지나서, 동장적층판에서 관통공(315) 및 내층도체회로(304)를 마련한 내층판(319)을 형성한다. 더욱이, 상기 내층도체회로(304)에 대하여, 흑산화막(340) 및 노출부(349)를 형성한다.
단, 상기 흑산화막(340) 및 노출부(349)의 작성에 있어서는, 미리, 상기 내층도체회로(304)의 표면전체에 흑산화막(340)을 마련한 후, 상기 흑산화막(340)의 불필요부분을 선택적으로 에칭하는 것에 의해 노출부(349)를 형성한다. 다음에, 상기 내층판(319)의 양면에 절연층(329)을 형성한다.
이어서, 도 25에 도시하는 바와 같이, 상기 절연층(329)에 대하여 레이저광을 조사하여, 비어홀(303)을 형성한다.
다음에, 상기 절연층(329)의 표면에 대하여, 물리적 연마 또는 화학처리(약액)에 의해 조화처리(roughening treatment)를 하여, 조화표면(roughenedsurface)(348)을 얻는다.
이어서, 상기 조화표면(348)에 대하여 마스크를 마련하여, 무전해도금을 실시한다. 그 후, 상기 마스크를 제거한다. 이것에 의해, 도 26에 도시하는 바와 같이 동박패턴(341)을 얻었다.
그 후는 실시예 3과 같이, 상기 동박패턴(341)과 상기 비어홀(303)의 내벽면에 대하여 금속도금막(342)을 마련하고, 비어홀(303)과 도통시킨 제2 도체회로(306)를 형성한다. 더욱이, 상기 절연층(329), 상기 비어홀(303)에 대하여 땜납볼, 솔더레지스트 등을 형성한다.
이상에 의하여, 실시예 3 및 도 20에 도시한 바와 같은 인쇄 배선판을 얻는다.
그 외는, 실시예 3과 동일하다.
본 예의 인쇄 배선판의 제조방법에 있어서는, 절연층에 수지를 썼기 때문, 그 절연두께를 40㎛정도에 누르는 것이 가능해져, 인쇄 배선판의 얇은 막화, 경량화에 적당하다.
그 외는 실시예 3과 같은 작용효과를 갖는다.
실시예 5
제4의 발명의 실시형태에 관련된 인쇄 배선판 및 그 제조방법에 관하여, 도 27 내지 도 29를 참조하여 설명한다.
도 27 및 도 28에 도시하는 바와 같이, 본 실시예의 인쇄 배선판(401)은, 내층도체회로(461)의 위에 2층의 절연층(418, 416)을 갖는 동시에, 절연층(416)의 최외곽표면보다 2층의 절연층(418, 416)을 관통하여 내층도체회로(461)에 달하는 비어홀(402)을 갖는다. 비어홀(402)의 내벽에는, 내층도체회로(461)와 최외곽표면에 마련한 외층도체회로(462)를 전기적으로 도통시키는 내부금속도금 막(405)을 마련하여 놓는다.
또한, 도 27 및 도 28에 도시하는 바와 같이, 인쇄 배선판(401)은, 비어홀(402)의 내부에 돌출한다, 개구공(440)을 갖는 환상중간랜드(404)를 마련하여 이루어진다.
더욱이, 비어홀(402)은, 환상중간랜드(404)보다도 외부측의 외부비어홀(453)의 지름이 내층도체회로(461)측의 내부비어홀(454)의 지름보다도 크고, 환상중간랜드(404)에 있어서 단상부(452)를 갖는 단상비어홀을 형성하고 있다.
또한, 내부금속도금 막(405)은 외부비어홀(453), 내부비어홀(454)의 내벽면에 따른 단상도금 막(450)을 형성하고 있다.
또, 비어홀(402)은 블라인드비어홀이다.
다음에, 상기 인쇄 배선판(401)에 관해서 상세하게 설명한다.
도 27에 도시하는 바와 같이, 인쇄 배선판(401)은, 외층도체회로(462), 내층도체회로(461)를 마련한 내층판(419)과, 내층도체회로(461)의 표면에 마련한 2층의 절연층(418, 416)과, 상기 절연층(418)의 표면에 마련한 경계도체회로(463) 및 환상중간랜드(404)와, 절연층(416)의 표면에 마련한 외층도체회로(462)로 이루어진다.
그리고, 도 28에 도시하는 바와 같이, 환상중간랜드(404)는, 경계도체회로(463)에 접속된 도전랜드이다.
인쇄 배선판(401)에는 절연층(416)의 최외곽표면보다 내층도체회로(461)에 달하는 비어홀(402)을 마련하여 놓는다.
비어홀(402)은 외부비어홀(453)과 내부비어홀(454)의 양자간에 존재하는 단상부(452)로 이루어진다.
비어홀(402)의 내벽면(20)은 절연층(416, 418)이 노출하고 있다. 또한 양 절연층(418, 416)의 사이, 즉 단상부(452)로부터는 환상중간랜드(404)가 노출하여, 여기에 노출부(441)를 형성한다. 또한, 환상중간랜드(404)의 개구공(440)의 내경부분도 비어홀(402)내에 노출한다.
여기에 있어서 내부금속도금 막(405)은, 비어홀(402)의 내벽면(420)에도 접합하고 있지만, 도 27에 도시하는 바와 같이, 주로 비어홀(402)의 개구주연(425)에 존재하는 외층도체회로(462), 환상중간랜드(404)의 노출부(411), 개구공(440)의 측면, 그리고 비어홀(402)의 저부에 면하는 내층도체회로(461)에 대하여 접합상태에 있다.
환상중간랜드(404)는, 도 27에 도시하는 바와 같이, 외부비어홀(453)의 지름보다도 큰 외경을 가지고, 내부비어홀(454)의 지름과 같은 지름의 개구공(440)을 갖는다. 또한, 환상중간랜드(404)는, 경계도체회로(463)와 동시에 일체적으로 동박을 에칭 형성한 것이다.
본 실시예에 관련된 인쇄 배선판(401)을 제조함에 있어서, 비어홀(402)은,도29에 도시하는 바와 같이, 절연층(416)의 최외곽표면보다 내층도체회로(461)에 향해서 레이저광을 조사하는 것에 의해 형성한다.
이 때, 레이저광은 환상중간랜드(404)의 개구공(440) 관통하여 내층도체회로(461)까지 도달시켜, 또한 레이저광은 외부비어홀(453)의 지름을 형성하는 것에 필요한 범위에 조사한다. 그리고, 비어홀(402)형성 후에 내부금속도금 막(405)을 형성한다.
다음에, 상기 제조방법에 관하여 상세하게 설명한다.
우선, 표면에 동박을 갖는 동장적층판을 준비하여, 상기 동박을 패터닝한다. 이어서, 상기 동박의 위에 동도금 막을 형성하여, 도 29에 도시하는 바와 같이, 내층판(419)의 표면에, 내층도체회로(461), 외층도체회로(462)를 형성한다.
다음에, 내층판(419)에 있어서의 내층도체회로(461)의 표면에 프리플레그 및 동박을 적층한다. 이어서, 동박을 패터닝하여, 그 후 상기 동박의 위에 동도금 막을 마련한다. 이것에 의해, 경계도체회로(463) 및 환상중간랜드(404)를 갖는 절연층(418)을 얻는다. 또한, 이 때에 후술하는 레이저광의 조사부(472)인 절연층(418)의 노출부도 형성된다.
다음에, 절연층(418)의 표면에, 상기와 같이 하여, 외측내층도체회로(462)를 갖는 절연층(416)을 형성한다. 같이, 이 때에 후술하는 레이저광의 조사부(471)인 절연층(418)의 노출부도 형성된다.
또, 조사부(471, 472)는 도 29에 도시하는 바와 같이, 동심원이며, 또한 조사부(472)는 조사부(471)보다도 작다. 또한, 조사부(471)는 외측비어홀(453)과 동지름, 조사부(472)는 안쪽비어홀(454)과 동지름이다. 또한, 조사부(472)는 환상중간랜드의 개구공(440)의 안쪽이기도 한다.
다음에, 도 29에 도시하는 바와 같이, 조사부(471)에 레이저광을 조사한다. 이것에 의해, 레이저광은 환상중간랜드(404)가 있는 부분까지 도달하여, 조사부(471)의 아래쪽으로 있는 절연층(416)을 기화 제거하여, 외측비어홀(453)을 형성한다.
환상중간랜드(404)는 금속으로 되기 때문에, 레이저광의 반사율이 높다. 따라서, 환상중간랜드(404)의 노출부(441)에 닿은 레이저광은 여기서 반사되어, 노출부(441)의 아래쪽으로 존재하는 절연층(418)은 기화 제거되지 않고서 그대로 잔류한다.
한편, 상기 개구공의 안쪽, 즉 조사부(472)는 절연층(418)이 노출한 상태에 있다. 따라서, 레이저광에 의해 이 부분의 절연층(418)은 기화 제거되어, 안쪽비어홀(454)을 형성한다. 그리고, 레이저광은, 내층도체회로(461)에 있어서 가로막아지고, 그것보다 아래쪽으로는 달하지 않는다.
그 후, 도 27에 도시하는 바와 같이, 무전해 동도금에 의해, 비어홀(402) 내에 내부금속도금 막(405)을 형성한다.
이상에 의하여 본 실시예에 관련된 인쇄 배선판(401)을 얻는다.
또, 본 실시예에 있어서는, 비어홀(402)은 지름100㎛, 환상 더미랜드(404)의 개구공(440)은, 지름 100㎛, 외경 200㎛으로 한다. 또한, 레이저광으로서는, 엑시머레이저, 파장 248 nm, 출력 50W를 이용한다.
다음에, 본 실시예에 있어서의 작용효과에 관하여 설명한다.
본 실시예의 인쇄 배선판(401)에 있어서는, 비어홀(402)의 내부에 돌출하는 개구공(440)을 갖는 환상중간랜드(404)를 마련하고 있다. 또한, 비어홀(402)은 환상중간랜드(404)에 있어서 단상부4(52)를 갖는 단상비어홀이다. 더욱이, 내부금속도금 막(405)은 외부비어홀(453), 내부비어홀(454)의 내벽면(420)에 따른 단상도금 막(450)을 형성하고 있다.
환상중간랜드(404)는 비어홀(402)의 단상부(425 452)에 있어서 노출부(441)를 갖는다. 이 노출부(441)는, 외경이 외부비어홀(453)의 지름과 같이, 내경이 내부비어홀(454)의 지름과 같은 링형상을 보이고 있다. 여기에 있어 내부도금 막(405)은 단상도금 막(450)을 형성하면서 접한다 (도 27 참조).
그리고, 내부금속도금 막(405)은 비어홀(402)내의 절연층(418, 416)의 노출부분은 접합하기는 어렵지만, 동도금 막으로 이루어지는 환상중간랜드(404)에 대하여는 강하게 접합할 수가 있다. 따라서, 내부금속도금 막(405)은 환상중간랜드(404)의 노출부(441)에 접합되어, 이것에 의해 비어홀(402)내에 강하게 접합할 수가 있다.
또한, 환상중간랜드(404)의 개구공(440)의 내경측면도 비어홀(402)에 대하여 노출하기 때문에, 이 부분에 있어서도 내부금속도금 막(405)은 접합할 수가 있다.
그러므로, 내부금속도금 막(405)의 박리·탈락을 방지할 수가 있다.
또한, 본 실시예에 관련된 인쇄 배선판(401)의 비어홀(402)은 레이저광의 조사에 의해서 형성하기 때문에, 대단히 미세한 크기로 할 수 있다.
실시예 6
본 실시예는, 도 30에 도시하는 바와 같이, 3층의 절연층(413∼415)을 관통하는 비어홀(403)을 갖는 인쇄 배선판(408)이다.
즉, 본 실시예에 관련된 인쇄 배선판(408)은, 내층판(419)과 상기 내층판(419)에 마련된 3층의 절연층(413∼415)으로 이루어진다. 내층판(419)의 표면에는 내층도체회로(461), 외층도체회로(462)를 마련하고 있다. 절연층(415)에는 외층도체회로(462)를 마련하고 있다. 또한, 절연층(413∼415)이 각각 대면하는 경계부분(417)에는 경계도체회로(464, 465)를 마련하여 놓는다.
비어홀(403)은 두개의 환상중간랜드(449, 404)에 있어서 단상부(452)를 갖는 단상비어홀이다. 비어홀(403)은, 환상중간랜드(449)보다도 외측의 외부비어홀(457), 환상중간랜드(449)와 (404)와의 사이의 중간비어홀(458), 환상중간랜드(404)보다 안쪽의 내부비어홀(459)로 이루어진다.
그리고, 비어홀(403)내에는 내부도금 막(405)이 형성되어 있다.
비어홀(403)의 주연에는, 그 내부에 돌출하는 환상중간랜드(404, 449)를 이층에 마련하여 놓는다. 상층에 마련한 환상중간랜드(449)는, 경계도체회로(465)에는 접속되어 있지 않은 더미랜드로, 그 형상은 링형상이다. 한편, 하층에 마련한 환상중간랜드(404)는, 경계도체회로(464)에 접속된 도전랜드이다.
또한, 환상중간랜드(449, 404)는 각각 개구공(447, 440)을 갖는다. 개구공(447)의 지름은 중간비어홀(458)의 지름과 같고, 개구공(440)의 지름은 내부비어홀(459)의 지름과 같다.
여기에 있어 내부금속도금 막(405)은, 비어홀(403)의 내벽면(430)에도 접합하고 있지만, 주로 비어홀(403)의 개구주연(435)에 존재하는 외층도체회로(462), 환상중간랜드(449, 404)의 노출부(448, 441), 개구공(440, 447), 및 비어홀(403)의 저부에 면하는 내층도체회로(461)에 대하여 접합상태에 있다. 또, 비어홀(403)은, 한 면이 피복된 블라인드비어홀이다.
또한, 인쇄 배선판(408)에는 절연층(415)을 관통하여 경계도체회로(464)에 달하는 비어홀(426)을 마련하여 두었다. 비어홀(426)의 구조는, 실시예5의 비어홀과 같은 구조이다. 또, 비어홀(426)에 관련된 환상중간랜드(404)는 경계도체회로(465)에 접속된 도전랜드이다.
그 외는, 실시예 5와 동일하다.
본 실시예에 있어서는, 경계도체회로(465)의 존재하지 않는 부분에, 환상 더미랜드(449)를 마련하는 것으로, 이것이 접속도체회로(465)의 두께를 보상하여, 비어홀(403)의 개구주연(435)의 움푹 패임을 방지할 수가 있다. 기타는, 본 예에 의하면, 실시예 5와 동일한 작용효과를 발휘할 수 있다.
실시예 7
제5의 발명의 실시예에 관련된 인쇄 배선판에 대하여, 도 31 및 도 32를 참조하여 설명한다.
도 31에 도시하는 바와 같이, 본 실시예의 인쇄 배선판(501)은, 내층도체회로(562)의 양면에 2층의 절연층(518, 516)을 적층하는 동시에, 절연층(516)의 최외곽표면보다 2층의 절연층(518, 516)을 관통하여 내층도체회로(562)에 달하는 비어홀(502)을 갖는다.
그리고, 비어홀(502)내에는 내층도체회로(562)내와 외층도체회로(561)를 전기적으로 도통시키는 내부금속도금 막(521)을 마련하고 있다. 비어홀(502)은 블라인드비어홀이다.
또한, 2층의 절연층(518, 516)이 서로 대면하는 경계부분(517)에는, 도 32에 도시하는 바와 같이, 비어홀(502)의 주위에 개구공(540)을 갖는 보강용의 환상 더미랜드(504)를 마련하고 있다. 환상 더미랜드(504)는 내부금속도금 막(521)과 접합하고 있다.
다음에 인쇄 배선판(501)에 관하여 상세하게 설명한다.
도 31에 도시하는 바와 같이, 인쇄 배선판(501)은, 내층도체회로(562)를 마련한 내층판(519)과, 상기 내층판(519)의 양면에 각각 적층된 2층의 절연층(518, 516) 및 상기 절연층(518)의 표면에 마련한 내층도체회로(563) 및 환상 더미랜드(504), 절연층(516)의 표면에 마련한 외층도체회로(561)로 이루어진다.
또, 내층판(519)에는 관통공(528)을 마련하여 놓는다. 관통공(528)내에는 내층판(519)의 양 표면에 마련한 두개의 내층도체회로(562)를 서로 전기적으로 도통시키는 금속도금막(505)을 마련하여 놓는다.
또한, 인쇄 배선판(501)에는, 절연층(516)의 최외곽표면보다 내층도체회로(562)에 달하는 비어홀(502), 절연층(516)의 최외곽표면보다 내층도체회로(563)에 달하는 비어홀(529)을 마련하여 놓는다.
또, 비어홀(502)은, 내층도체회로(563)의 존재하지 않는 부분에 형성되어 있다.
비어홀(502)의 내벽면(520)은 절연층(516, 518)이, 또한 양 절연층(518, 516)의 사이에서는 환상 더미랜드(504)의 개구공(540)이 노출하고 있다.
여기에 있어 내부금속도금 막(521)은 비어홀(502)의 내벽면(520)에도 접합하고 있지만, 주로 비어홀(502)의 개구주연(525)에 존재하는 외층도체회로(561), 환상 더미랜드(504)의 개구공(540), 그리고 비어홀(502)의 저부에 면하는 내층도체회로(562)에 대하여 접합상태에 있다.
환상 더미랜드(504)는 동도금으로 되어, 도32에 도시하는 바와 같이, 비어홀(502)의 지름보다도 큰 외경을 가지고, 비어홀(502)의 지름과 같은 지름의 개구공(540)을 갖는다. 또한, 환상 더미랜드(504)는, 내층도체회로(563)의 형성시에 에칭 형성한 것이다.
또한, 환상 더미랜드(504)는 내층도체회로(563)와 도통하지 않도록 별개에 마련한 보강용의 랜드이다.
또한, 비어홀(529)은, 절연층(516)을 관통하여, 내층도체회로(563)에 달하도록 형성되어 있다. 비어홀(529)의 내부에 대하여도, 내부금속도금 막(521)이 마련하고 있다. 내부금속도금 막(521)은, 주로 비어홀(529)의 개구주연(525)에 마련한 내층도체회로(561), 비어홀(529)의 내벽, 및 비어홀(529)의 저부에 면하는 내층도체회로(516)에 대하여, 접합상태에 있다.
다음에, 본 실시예에 관련된 다층인쇄기판의 제조방법에 관하여 설명한다.
우선, 표면에 동박을 갖는 동장적층판을 준비하여, 상기 동박을 패터닝한다. 이어서, 동장적층판을 천공하여, 관통공(528)을 형성한다. 이어서, 관통공(528)내에 금속도금막을 무전동도금에 의해 형성한다. 이상에 의하여, 관통공(528) 및 내층도체회로(562)를 갖는 내층판(519)을 얻는다.
다음에, 내층판(519)의 표면에 프리플레그 및 동박을 적층한다. 이어서, 동박을 에칭하는 것에 의해 패터닝하여, 내층도체회로(563) 및 환상 더미랜드(504)를 갖는 절연층(518)을 형성한다.
다음에, 상기와 같이, 절연층(518)의 표면에, 프리플레그 및 동박을 적층, 그 후 상기 동박을 패터닝한다. 이상에 의하여, 외측내층도체회로(561)를 갖는 절연층(516)을 얻는다.
그 후, 절연층(516)의 최외곽표면에서 레이저광을 조사한다. 이 때 레이저광은 환상 더미랜드(504)의 개구공(540)을 관통하여 내층도체회로(562)까지 도달시킨다. 이것에 의해, 내층도체회로(562)까지 달하는 비어홀(502) 및 내층도체회로(563)까지 달하는 비어홀(529)을 형성한다.
그 후, 무전해 동도금에 의해, 비어홀(502, 529)내에 내부금속도금 막(505)을 형성한다.
이상에 의하여 본 실시예에 관련된 인쇄 배선판(501)을 얻는다.
또, 비어홀(502, 529)은 지름 100㎛으로 하여, 환상 더미랜드(504)의 개구공(540)은 지름100 ㎛, 외경200 ㎛으로 한다. 또한, 레이저광으로서는, 엑시머레이저, 파장248 nm, 출력50W를 이용한다.
다음에, 본 실시예에 있어서의 작용효과에 관하여 설명한다.
본 예의 인쇄 배선판(501)에 있어서는, 비어홀(502)의 주위에 환상 더미랜드(504)를 마련하여 이루어지고, 상기 환상 더미랜드(504)는 비어홀(502)내의 내부금속도금 막(521)과 접합하고 있다.
내부금속도금 막(521)은 비어홀(502)내의 절연층(518, 516)의 노출한 부분에는 접합하기 어렵고, 접합강도가 약한 상태에 있지만, 환상 더미랜드(504)에 대하여는 강하게 접합할 수가 있다. 따라서, 내부금속도금 막(521)은 비어홀(502)내에 강하게 접합할 수가 있다. 그러므로, 내부금속도금 막(521)의 박리·탈락을 방지할 수가 있다.
또한, 본 실시예에 관련된 인쇄 배선판(501)의 비어홀(502, 529)은 레이저광의 조사에 의해서 형성하기 때문에, 대단히 가는 지름으로 할 수 있다.
실시예 8
본 실시예는, 도 33에 도시하는 바와 같이, 5층의 절연층(511∼515)을 관통하는 비어홀(503)을 갖는 인쇄 배선판(508)이다.
인쇄 배선판(508)은, 내층판(519)과 5층의 절연층(511∼515)을 적층한 적층판이다. 내층판(519)의 표면에는 내층도체회로(562), 외층도체회로(561)를 마련하고 있다. 절연층(515)에는 외층도체회로(561)가 마련하고 있다.
또한, 절연층(511∼515)이 각각 대면하는 경계부분(517)에는내층도체회로(563, 564)를 마련하여 놓는다. 일면의 내층도체회로(563)는, 비어홀(503)과 비도통이며, 타면의 내층도체회로(564)는, 비어홀(503)과 도통하고 있다. 그리고, 비어홀(503)은 내층도체회로(564)를 관통하도록 마련하고 있다.
비어홀(503)은 절연층(511, 512, 514)에 있어서의 내층도체회로(563)가 없는 부분으로, 개구공(540)을 갖는 보강용의 환상 더미랜드(504)를 마련한 부분에 마련하여 놓는다.
여기에 있어 비어홀(503)내에 마련한 내부금속도금 막(521)은, 비어홀(503)의 내벽면(530)에도 접합하고 있지만, 주로 비어홀(503)의 개구주연(535)에 존재하는 외층도체회로(561), 환상 더미랜드(504)의 개구공(540), 그리고 비어홀(503)의 저부에 면하는 내층도체회로(562)에 대하여 접합상태에 있다.
그 외는, 실시예 7과 동일하다.
본 예의 인쇄 배선판(508)에 있어서, 다른 절연층(511∼515)이 접하는 경계부분(517)에 내층도체회로(563, 187)를 마련하여 놓는다. 그리고, 비어홀(503)은 내층도체회로(563)가 존재하지 않지만, 내층절연회로(564)를 마련하여 놓은 부분에 형성되어 있다.
그런데, 환상 더미랜드(504)가 존재하지 않는 경우에는, 비어홀(503)의 개구주연(535)은 절연층(511, 512, 514)에 형성된 내층도체회로(563)의 두께 분만큼 움푹 패어 버리는 것이 된다.
그러나, 본 실시예의 인쇄 배선판(508)은 환상 더미랜드(504)를 마련하여 놓기 때문에, 금속도금막(521)이 강하게 접합하여, 또한 비어홀(503)의개구주연(535)에 있어서 움푹 패임 등이 발생하지 않는다.
그 외는, 실시예 7과 동일한 작용효과를 갖는다.
실시예 9
제6의 발명의 실시예 9에 관련된 인쇄 배선판 및 그 제조방법에 관하여, 도34∼도37을 참조하여 설명한다.
본 실시예의 인쇄 배선판은, 도 37에 도시하는 바와 같이, 절연층(619)의 표면에 상부도체회로(621)를 마련하는 한편, 그 하면에 하부도체회로(622)를 마련하여 이루어진다. 또한, 상부도체회로(621)와 하부도체회로(622)와의 사이에는, 절연층(619)을 관통하여 하부도체회로(622)를 저부로 하는 블라인드비어홀(615)을 마련하여 이루어진다. 블라인드비어홀(615)의 지름은 0.2mm 이다.
또한, 상기 블라인드비어홀(615)에는, 그 내벽에 상부도체회로(621)와 하부도체회로(622)와의 사이를 전기적으로 접속하기 위한 비어도금 층(616)을 마련하고 있다.
또한, 블라인드비어홀(615)의 저부를 구성하는 하부도체회로(622)에는, 블라인드비어홀(615)보다도 작은 지름을 갖는 도금 액유통구멍(611)을 마련하여 놓는다. 도금 액유통구멍(611)의 지름은 0.03 mm 이다. 도금 액유통구멍(611)은 비어도금 층(616)에 의해 폐쇄되어 있다.
인쇄 배선판(601)을 제조함에 있어서, 블라인드비어홀(615)은 절연층(619)의 표면보다 하부도체회로(622)에 향해서 레이저광을 조사하는 것에 의하여 천공하여,이 천공시에는 레이저광에 의해서 하부도체회로(622)에 도금 액유통구멍(611)을 형성한다.
이어서, 화학도금 액을 블라인드비어홀(615) 및 도금 액유통구멍(611)에 유통시키는 것에 의해, 블라인드비어홀(615)내에 화학도금 구멍(617)을 형성한다.
그 후 같은 방법으로 전기도금 액을 유통시키면서 전기도금을 하여 비어도금 층(616)을 형성한다. 화학도금 구멍(617)은, 비어도금 층(616)을 블라인드비어홀(615)에 대하여 형성하기 쉽게 하기 위해서 마련한다.
다음에, 상기 제조방법에 관하여 상세하게 설명한다.
도 34에 도시하는 바와 같이, 절연층(619)과 동박(620)으로 이루어지는 동장적층판(609)을 준비하여, 그 표면의 동박(620)을 패터닝한다. 이것에 의해, 상부도체회로(621) 및 하부도체회로(622)가 형성된 절연층(619)을 얻는다. 또한, 이 패터닝 시에 절연층(619)의 노출한 블라인드비어홀(615)형성용의 레이저광 조사부(631),전기도금 액유통구멍(611)형성용의 노출부(632)도 모두 형성한다.
이어서, 도 35에 도시하는 바와 같이, 상기 절연층(619)의 레이저광조사부(631)에 레이저광을 조사, 블라인드비어홀(615)을 얻는다. 단지, 레이저광의 에너지는 중심부에서 높게 주변단부에서 낮게 되어 있다. 또한, 금속으로 이루어지는 하부도체회로(622)는 레이저광을 반사한다. 이것 때문에, 노출부(632)에 있어서 레이저광은 절연층(619)을 관통하여, 여기에 구멍을 형성한다. 이것이 도금 액유통구멍(611)이 된다.
또, 상기 레이저광으로서는, 엑시머레이저, 파장248nm, 출력50W를 이용한다.
다음에, 상기 절연층(619)을, 화학 동도금 조에 침적한다. 그리고, 상기 화학도금액을 상기 블라인드비어홀(615)의 내외에 대하여 상기 도금액 유통구멍(611)을 통하여 유통시킨다.
이것에 의해, 도 36에 도시하는 바와 같이, 상기 블라인드비어홀(615)내 및 상기 상부도체회로(621), 하부도체회로(622)에 동이 석출되고, 동으로 이루어지는 화학도금층(617)을 얻는다.
다음에, 도 37에 도시하는 바와 같이, 상기 절연층(619)을, 전기동도금 액을 충전한 전기도금 조에 침적한다. 그리고, 상기 화학도금의 때와 같이 전기도금 액을 유통시키면서 전기도금을 행한다.
이것에 의해, 상기 화학도금층(617)의 표면에 동이 석출되고, 동으로 이루어지는 비어도금 층(616)을 얻는다.
이상에 의하여 본 실시예에 관련된 인쇄 배선판(601)을 얻는다.
다음에, 본 예에 있어서의 작용효과에 관하여 설명한다.
본 예에 관련된 인쇄 배선판에 있어서는, 상기 블라인드비어홀(615)의 저부를 구성하는 하부도체회로(621)에는 블라인드비어홀(615)보다도 작은 지름을 갖는 도금 액유통구멍(611)이 마련하여 놓는다.
이것에 의해, 상기 비어도금 층(616)의 형성의 때는, 상기 도금 액유통구멍(611)을 통하여 블라인드비어홀(615)내외에 대하여 도금 액을 유통할 수가 있다. 이것 때문에, 얼룩 상태로 되지 않고 균일한 비어도금 층(616)을 얻을 수 있다. 이것 때문에, 상부도체회로(621)와 하부도체회로(622)와의 전기적인 도통에뛰어 났다, 즉 양자의 접속신뢰성에 뛰어 난 인쇄 배선판(601)을 얻을 수 있다.
또, 본 실시예의 인쇄 배선판(601)은 상기 비어도금 층(616)에 의해 도금 액유통구멍(611)이 폐쇄된 상태에 있지만, 완성된 인쇄 배선판(601)에 대하여, 폐쇄되지 않고 관통구멍의 상태대로의 도금 액유통구멍이 있더라도 좋다.
또한, 본 실시예의 인쇄 배선판(601)은 단층의 배선판이지만, 본 예에 관련된 상부도체회로(621) 및 하부도체회로(622)의 표면에 더욱이 절연층(619)을 마련하여, 다층기판으로 하는 것도 가능하다.
실시예 10
제7의 발명의 실시예에 관련된 인쇄 배선판은, 도 38에 도시하는 바와 같이, 절연기판(709)의 표면 및 하면에 표면패턴(706) 및 하면패턴(705)을 마련하여, 양자간을 도통용 구멍(707)에 의해 전기적으로 접속하고 있다.
상기 인쇄 배선판의 제조방법에 관해서 설명한다.
우선, 유리에폭시 수지로 이루어지는 절연기판(709)을 준비한다. 절연기판(709)의 두께는 100㎛이다. 이어서, 절연기판(709)의표면 및 하면에, 동박을 접착하여, 이것을 에칭 등을 하는 것에 의해, 표면패턴(706) 및 하면패턴(705)을 형성함과 동시에, 전기도금 처리의 때에 도통용 구멍(707)의 내벽에 전기를 흘리기 위한 전기리드(761)를 형성한다. 표면패턴(706)은, 도체절연기판용 구멍 형성 부분을 제외하고, 그 주연에 형성한다. 하면패턴(705)은, 709의 도체용 구멍 형성 부분을 폐쇄하도록 형성한다.
이어서, 표면패턴(706)에 의해 피복되어 있지 않은 절연기판(709)에, 레이저광을 조사하여, 도통용 구멍(707)을 천공한다. 이 때, 도통용 구멍(707)의 저부가, 절연기판(709)의 하면에 형성한 하면패턴(705)에 달할 때까지 천공을 한다. 도통용 구멍(707)의 지름은 0.1 mm으로 한다.
이어서, 절연기판(709)에 화학동도금 처리를 한다. 화학동도금 처리는, 일반적인 방법으로 한다. 이것에 의해, 도통용 구멍의 내벽에, 두께 1㎛정도의 얇은 막도금 막(731)을 형성한다.
이어서, 절연기판(709)의 표면세정을 한다.
이어서, 절연기판(709)에 전기동도금 처리를 한다. 전기동도금 처리는, 절연기판(709)을 애노드와 동시에 전기도금 욕조에 침적한다. 화학도금막(731)은, 전기리드(761)를 통하여 전원의 부극에 접속하여, 캐소드로 한다. 또한, 전기도금 욕조에는, 황산동이 포함되고 있고, 그 욕조의 온도는 60℃으로 한다. 이 상태로, 화학도금막(731)에 전류밀도1.2a/dm2의 전류를 흘린다. 이것에 의해, 캐소드의 표면에서 동이 용출하여, 애노드로서 일하는 화학도금 막의 표면에 동이 석출한다. 이 전기도금 처리는, 20분간 행한다.
이 전기도금 처리를, 2회 되풀이하여 하여, 후막도금(732)을 형성한다. 이것에 의해, 얇은 막도금(731)과 후막 도금(732)에서 합계 막 두께 10㎛의 금속도금막(703)이 얻어진다.
그 후, 전기리드(761)를 제거한다.
이상에 의하여, 인쇄 배선판이 얻어진다.
얻어진 인쇄 배선판에 대하여, 그 도통용 구멍의 금속도금막의 형성상태에 관해서 현미경에 의해 관찰했다. 그 결과, 도통용 구멍의 내벽에, 균일한 두께에 금속도금막이 형성되어 있었다. 또한, 도통용 구멍의 내부의 금속도금막은, 10㎛이며, 표면패턴 및 하면패턴의 표면에 형성된 금속도금막의 두께(10㎛)와 같았다.
비교예
본 예에 있어서는, 전기도금 처리에 있어서 얇은 막도금에 흘리는 전류를, 1.5∼2.0a/dm2로 했다. 이 경우, 전기도금 처리를 행하더라도, 도통용 구멍의 내부에 정상으로 도금 금속이 석출하지 않는 경우가 있었다.
즉, 도 39에 도시하는 바와 같이, 전기도금 막(703)의 두께가 지극히 희미해지거나, 억지로는 도금 미석출부분(739)이 발생하는 경우가 있었다. 이 원인은, 좁은 도통용 구멍(797)의 내부에, 전해도금 반응에 의해 발생하는 수소가스가 고이기 때문이라고 생각된다.
실시예 11
제8의 실시예에 관련된 인쇄 배선판에 대하여, 도40∼도43을 참조하여 설명한다.
본 실시예의 인쇄 배선판(802)은, 도 40에 도시하는 바와 같이, 얇은 판자상의 절연기판(806)의 표면에 마련한 도체패턴(851, 852)과, 절연기판(806)을 관통함과 동시에 도체패턴(851)의 표면에 달하는 땜납 충전용구멍(801)을 갖고 있다. 땜납 충전용구멍(801)의 내부에는 땜납(807)이 충전되어 있다.
절연기판(806)은, 에폭시계의 수지(862)의 속에 유리사로 이루어지는 섬유(861)를 함침하고 있다. 도 40, 도 43에 도시하는 바와 같이, 땜납 충전용구멍(801)의 벽면(810)에는 섬유(861)의 단부(863)가 돌출하고 있다. 도 40에 도시하는 바와 같이, 섬유(861)의 단부(863)는, 땜납(807)의 속에 들어 가 있다.
절연기판(806)은, 두께 0.lmm의 얇은 판자이다. 땜납 충전용구멍(801)의 지름은 0.3 mm 이다.
본 예의 인쇄 배선판(802)은, 땜납 충전용구멍(801)을 다수 마련하고 있다. 또한, 인쇄 배선판(802)의 표면에는 전자부품을 탑재하기 위한 탑재부, 및 상대부재에 접속하기 위한 단자가 마련하고 있다.
다음에, 상기 인쇄 배선판의 제조방법에 관해서 설명한다.
우선, 도 41에 도시하는 바와 같이, 에폭시계의 수지(862)의 속에 유리사로 이루어지는 섬유(861)를 함침 하여 이루어지는 절연기판(806)을 준비한다. 이어서, 절연기판(806)의 표면 및 하면에 동박을 점착하여, 불필요부분을 에칭 제거하여 도체패턴(852, 851)을 형성한다. 이 때, 절연기판의 땜납 충전용구멍형성부분의 하면에는, 도체패턴(851)의 일부를 피복해 둬, 한편, 그 위 면에는 도체패턴(852)을 형성하지 않고 개구시켜 놓는다.
다음에, 땜납 충전용구멍형성부분(815)의 절연기판(806)에 레이저광(804)을 조사하여, 도 42에 도시하는 바와 같이, 절연기판(806)에 땜납 충전용구멍(801)을 천공한다. 이 때, 도 42, 도43에 도시하는 바와 같이, 땜납 충전용구멍(801)의 벽면(810)에 섬유(861)의 단부(863)들이 뚫고나오게 한다. 또한, 땜납 충전용구멍(801)의 한편의 개구부(811)를 피복하는 도체패턴(851)은, 천공하지 않고 남겨둔다.
이어서, 도 40에 도시하는 바와 같이, 도체패턴(852)에 의해 피복되어 있지 않다, 땜납 충전용구멍(801)의 타면의 개구부(812)로부터, 인쇄법에 의해, 페스트상의 땜납(807)을 땜납 충전용구멍(801)의 내부에 충전하여, 땜납(807)과 땜납 충전용구멍(801)을 접합한다.
이상에 의하여, 도 40에 도시하는 인쇄 배선판(802)을 얻는다.
다음에, 본 실시예의 작용 및 효과에 관해서 설명한다.
본 예에 있어서는, 도40에 도시하는 바와 같이, 땜납 충전용구멍(801)의 벽면(810)에, 절연기판(806)에 포함되고 있는 섬유(861)의 단부(863)가 돌출하고 있다. 이 섬유(861)의 단부(863)는, 땜납 충전용구멍(801)의 내부에 충전된 땜납(807)의 속에 파고 들어가고 있다. 그 때문에, 땜납(807)이, 땜납 충전용구멍(801)에 대하여 강하게 접합되는 것이 된다. 따라서, 인쇄 배선판(802)이 외부에서 역학적 영향을 받은 경우에도, 땜납(807)이 땜납 충전용구멍(801)으로부터 빠져 나오는 것은 없다.
더욱이, 땜납 충전용구멍(801)의 벽면(810)으로부터 노출한 섬유(861)의 단부(863)가 땜납(807)의 내부에 파고들어 가 있기 때문에, 얇은 판자상의 절연기판(806)으로 땜납 충전용구멍(801)의 벽면(810)과 땜납(807)과의 접합면적이 작더라도, 땜납(807)이 땜납 충전용구멍(801)으로부터 빠져 나오는 것은 없다.
따라서, 절연기판(806)의 표면과 하면과 마련한 도체패턴(852, 851)의 사이의 전기적 도통을 땜납 충전용구멍(801) 내의 땜납(807)에 의해 확실히 할 수 있다.
또한, 본 실시예에 있어서는, 도 41에 도시하는 바와 같이, 땜납 충전용구멍(801)을 레이저광(804)의 조사에 의해서 형성함으로서 이용하여, 땜납 충전용구멍(801)의 벽면(810)에 섬유(861)의 단부(863)를 남기고 있다. 그 때문에, 용이하게 땜납 충전용구멍(801)의 벽면(810)에 섬유(861)의 단부(863)를 돌출시킬 수 있다.
또한, 레이저광(804)은, 도 42에 도시하는 바와 같이, 절연기판(806)에만 땜납 충전용구멍(801)을 형성할 수 있고, 제조공정을 간략화할 수가 있다. 땜납 충전용구멍(801)의 한편의 개구부(811)를 피복하는 도체패턴(851)은 그대로 남긴 상태로 할 수 있다. 그 때문에, 땜납 충전용구멍(801)의 형성전에, 절연기판의 표면 및 하면의 양면에 미리 도체패턴(851, 852)을 형성해 둘 수 있다.
실시예 12
본 실시예의 인쇄 배선판은, 도 44에 도시하는 바와 같이, 땜납 충전용구멍(801)의 내부에 땜납(807)을 충전한 후, 그 위 끝에 땜납볼(871)을 접합한 것이다. 땜납볼(871)의 상부(872)는, 상대부재(8)와 접합되는 부분이다.
땜납볼(871)을, 땜납 충전용구멍(801)의 내부의 땜납(807)과 접합하는 것에 있어서는, 도 45에 도시하는 바와 같이, 땜납볼(871)의 하부(873)를 평탄면으로 하여 땜납볼(871)의 상부(872)는 구상으로 형성한다.
이어서, 실시예 11에서와 같이 땜납 충전용구멍(801)의 내부에 충전한 땜납(807)의 위에, 상기 땜납볼(871)의 하부(873)를 대면시킨 상태로, 땜납볼(871)을 재치(載置)한다. 이어서, 땜납볼(871)과 땜납(807)을 가열 용융시켜 양자를 접합한다.
그 외는 실시예 11과 동일하다.
본 실시예에 있어서도, 실시예11과 같이, 땜납 충전용구멍(801)에 대하여 땜납(807)이 강고히 접합되기 때문에, 땜납(807)의 위에 접합한 땜납볼(871)과 땜납 충전용구멍(801)과의 전기적인 접속신뢰성을 확보할 수 있다.
실시예 13
본 실시예의 인쇄 배선판은, 도 46, 도 47에 도시하는 바와 같이, 땜납 충전용구멍(801)의 내부에 구상의 땜납(870)을 공급하여, 그것을 가열 용융하는 것에 의해, 땜납 충전용구멍(801)의 내부에 땜납을 충전하고 있다.
즉, 도 47에 도시하는 바와 같이, 실시예 11과 같이 레이저광을 이용하여 땜납 충전용구멍(801)을 형성한다. 땜납 충전용구멍(801)의 지름은 0.3 mm으로 한다. 이어서, 절연기판(806)의 표면에, 지름 0.35 mm의 구상의 땜납볼(870)을 전동시키는 것에 의해, 땜납 충전용구멍(801)의 내부에 땜납볼(870)을 공급한다.
이어서, 땜납볼(870)을 가열 용융하여, 도 46에 도시하는 바와 같이, 땜납 충전용구멍(801)의 벽면(810)에 돌출하고 있는 섬유(861)의 단부(863)를 땜납볼(870)의 내부에 파고 들어가게 한다.
상기 땜납볼(870)의 상부(874)는, 상대부재(808)와 접합되는 부분이다.
그 외는 실시예 11과 동일하다.
본 실시예에 있어서도, 땜납 충전용구멍(801)의 벽면(810)으로부터 돌출한 섬유(861)의 단부(863)가 땜납볼(870)의 내부에 파고 들어가고 있기 때문에, 땜납 충전용구멍(801)과 땜납볼(870)과의 접합강도가 높다.
실시예 14
제9의 발명의 실시예에 따른 인쇄 배선판 및 그 제조방법에 관하여, 도 48∼도 55를 참조하여 설명한다.
본 실시예의 인쇄 배선판(901)은, 도 52, 도 53에 도시하는 바와 같이, 2층의 절연층(918, 919)을 갖고 있다. 절연층(918, 919)의 사이에는 내층도체회로(921)가 형성되어 있다. 절연층(918)의 최외곽표면(929)에는 내층도체회로(921)에 향해서 블라인드비어홀(904)이 천공되어 있다. 블라인드비어홀(904)의 내부에는 땜납(912)이 충전되어 있다. 블라인드비어홀(904)의 벽면(940)의 단면형상은 파형상이다.
이하, 인쇄 배선판(901)에 관하여 상세하게 설명한다.
도 52에 도시하는 바와 같이, 절연층(918)의 최외곽표면(920)에는 외층도체회로(931)를 마련하여 놓는다.
땜납(912)이 충전된 블라인드비어홀(904)은, 외층도체회로(931)와 저부(942)에 존재하는 내층도체회로(921)와의 사이의 도통을 확보하도록 형성되어 있다.
도 53에 도시하는 바와 같이, 블라인드비어홀(904)에 충전된 땜납(912)에는 땜납볼(913)을 사이에 두고 다른 전자부품(915)이 탑재되어 있다. 또, 블라인드비어홀(904)에 충전된 땜납(912)과 땜납볼(913)을 편의상 다른 부호를 붙였지만, 양자는 일체화하고 있다.
다음에, 인쇄 배선판(901)의 제조방법에 관하여 설명한다.
우선, 그 표면에 동박을 갖는 동장적층판을 준비하여, 상기 동박을 패터닝한다. 이어서, 동박표면에 무전해동도금을 실시하여, 절연층(919) 및 내층도체회로(921), 외층도체회로(931)를 얻는다.
다음에, 절연층(919)의 표면에 프리플레그 및 동박을 적층한다. 이어서, 동박을 패터닝한다. 그후, 동박에 대하여 무전해 동도금을 실시하여, 절연층(918)과 외층도체회로(931)를 형성한다.
이 때, 최외곽표면(920)에 있어서 절연층(918)이 노출한 레이저광 조사부(981)도 동시에 형성된다.
또, 프리플레그로서는 유리사에 에폭시 수지가 함침된 것을 사용한다.
다음에, 도 48에 도시하는 바와 같이, 레이저광 조사부(981)에 레이저광 발진기(980)를 이용하여 레이저광을 조사한다. 이것에 의해, 절연층(918)은 기화 제거되어, 내층도체회로(921)까지 달하는 블라인드비어홀(904)을 얻는다.
그런데 절연층(918)에 있어서의 유리사의 부분은 에폭시수지의 부분보다도 기화 제거하고 어렵다. 따라서, 도 49에 도시하는 바와 같이, 벽면(940)은 파형상이 된다. 즉, 블라인드비어홀(904)에 대하여 돌출한 부분은 유리사가 존재하는 부분이며, 블라인드비어홀(904)에 대하여 움푹 팬 부분은 에폭시 수지가 주로 존재하는 부분이다.
또한, 레이저광으로서는, 엑시머레이저광, 파장 248 nm, 출력 50W를 이용하였다.
다음에, 도 49에 도시하는 바와 같이, 블라인드비어홀(904)에 대하여 용융 땜납을 따라 넣는다. 이것에 의해, 도 50에 도시하는 바와 같이, 블라인드비어홀(904)에 땜납(912)이 충전된다. 다음에, 도 51에 도시하는 바와 같이, 땜납(912)의 표면에 땜납볼(913)을 놓고, 도 52에 도시하는 바와 같이, 땜납(912)에 가열 융착한다. 그 후, 도 53에 도시하는 바와 같이, 땜납볼(913)의 위에 전자부품(915)을 접착한다.
이상에 의하여 본 실시예에 관련된 인쇄 배선판(901)을 얻는다.
다음에, 본 실시예에 있어서의 작용효과에 대하여 설명한다.
인쇄 배선판(901)에 있어서는, 도 53에 도시하는 바와 같이, 블라인드비어홀(904)의 벽면(940)의 단면형상이 요철형상(파형상)이다. 이것 때문에, 블라인드비어홀(904)에 충전된 땜납(912)은 요철에 대하여 파고드는 것에 의해, 이 부분에 고정된다. 따라서, 땜납(912)은 블라인드비어홀(904)에 대하여 높은밀착강도를 얻을 수 있다.
또한, 본 실시예의 인쇄 배선판(901)에 있어서, 절연층(918)은 유리사에 에폭시 수지를 함침시킨 프리플레그에 의해 구성되어 있기 때문에, 레이저광의 조사만으로 파형상의 단면을 갖는 블라인드비어홀(904)을 얻을 수 있다. 또한, 레이저광에 의해 천공되어 있기 때문에, 블라인드비어홀(904)은 100㎛의 작은 지름의 구멍을 얻을 수 있다.
또, 본 실시예에 관련된 블라인드비어홀(904)의 형상의 다른 예로서는, 도 54에 도시하는, 블라인드비어홀(904)의 가로방향으로 넓어지는 오목형상, 도 55에 도시하는, 블라인드비어홀(904)의 안쪽방향으로 돌출하는 볼록 형상을 들 수 있다.
실시예 15
제10의 발명의 실시예에 관련된 인쇄 배선판의 제조방법에 대하여 도 56∼도 59를 참조하여 설명한다.
본 실시예의 제조방법의 개요를 설명한다. 우선, 도56에 도시하는 바와 같이, S1 공정에서, 절연기판에 도체패턴을 형성한다. 이어서, S2 공정에서, 절연기판에 있어서의 탑재용요부 형성부분의 하면에, 절연기판에 방열판을 접착한다. 이어서, S3 공정에서, 상기 탑재용요부 형성부분의 표면측에서 레이저광을 조사하여 탑재용요부를 천공한다.
다음에, 상기의 제조방법에 관해서 상세하게 설명한다.
우선, S1공정에서, 유리에폭시 수지기판으로 이루어지는 절연기판을 준비한다. 절연기판의 두께는 0.3mm 이다. 이어서, 절연기판의 한편의 표면에 동박을 점착하여, 노광법, 에칭 등을 한다. 이것에 의해, 도 57에 도시하는 바와 같이, 상기의 동박으로부터 도체패턴(7)을 형성한다. 이어서, 도체패턴(7)의 표면에, Ni/Au 도금 막을 피복한다.
이어서, 절연기판(5)의 표면을, 솔더레지스트(59)에 의해 피복한다. 이 때, 솔더레지스트(51)에는, 도체패턴(7)에 있어서의 본딩 패드(71)를 노출시키는 개구부를 형성한다.
또한, 절연기판(5)에 있어서의 탑재용요부 형성부분(10)의 하면에, 방열판(6)을 접착한다. 방열판(6)은, 두께0.2 mm의 동판이다.
이어서, 도 57에 도시하는 바와 같이, 탑재용요부 형성부분(10)의 표면측에서 레이저광(2)을 조사한다. 레이저광(2)으로서는, 탄산 가스레이저를 쓴다. 레이저광의 조사는, 탑재용요부(1)의 저부가 방열판(6)의 표면에 달했을 때에 중지한다. 이것에 의해, 도 58에 도시하는 바와 같이, 절연기판(5)에 천공을 하여 탑재용요부(1)를 형성한다. 이상에 의하여, 인쇄 배선판(3)을 얻는다.
상기 인쇄 배선판(3)에는, 도 59에 도시하는 바와 같이, 탑재용요부(1)의 저부에 은페이스트 등의 접착제(41)를 이용하여 전자부품(4)을 탑재한다. 전자부품(4)은, 본딩와이어(44)를 사이에 두고 본딩 패드(71)와 접속하는 것에 의해, 도체패턴(7)과 전기적으로 접속한다.
다음에, 본 실시예의 작용 및 효과에 관해서 설명한다.
도 56에 도시하는 바와 같이, 절연기판의 탑재용요부 형성부분을 방열판에의해 피복한 후에, 레이저광의 조사에 의해, 탑재용요부를 천공하고 있다. 그 때문에, 소망치수의 개구부를 용이하게 얻을 수 있다.
또한, 본 실시예에 있어서는, 도 57에 도시하는 바와 같이, 탑재용요부 형성부분(10)의 표면에 향해서, 레이저광(2)을 조사하여, 탑재용요부(1)를 천공한다.
이 때, 레이저광(2)은, 절연기판(5)을 높은 에너지에 의해서, 기화 제거시켜서 순차적으로 절연기판(5)의 안쪽에 천공해 간다. 그리고, 레이저광(2)의 첨단이 방열판(6)에 도달했을 때, 이 금속제의 방열판(6)에 의해서 레이저광(2)이 반사된다. 그 때문에, 여기서 레이저광(2)의 조사를 중지한다. 이것에 의해, 한 쪽의 개구부가 방열판(6)에 의해 피복되어 되는 비관통의 탑재용요부(1)를 형성할 수가 있다.
또한, 레이저광(2)의 조사에 의해 탑재용요부(1)를 형성하고 있기 때문에, 절연기판에 손상을 주는 일없이, 천공을 할 수 있다.
더욱이, 도 59에 도시하는 바와 같이, 탑재용요부(1)의 저부는, 방열판(6)의 표면이다. 그 때문에, 전자부품(4)은, 탑재용요부(1)의 내부에 있어, 방열판(6)의 표면에 탑재되게 된다. 그러므로, 방열성이 뛰어난 탑재용요부(1)를 형성할 수가 있다.
실시예16
본 실시예의 인쇄 배선판은, 도 60에 도시하는 바와 같이, 2장의 절연기판(51, 52)을 적층하여 이루어지는 다층기판(50)을 갖는다. 절연기판(51,52)의 사이에는, 도체패턴(72)이 형성되어 있다.
다층기판(50)의 내부에 마련한 상기의 도체패턴(72)은, 다층기판(50)의 표면에 마련한 도체패턴(7, 76)과, 관통공(73)을 사이에 두고 전기적으로 접속되어 있다.
상기 인쇄 배선판(31)을 제조하는 것에 있어서는, 우선, 두께 0.2 mm의 가학성을 갖는 플렉시블필름을 2장 준비한다. 이들을 절연기판(51, 52)으로 한다. 이어서, 절연기판(51, 52)의 표면에, 도체패턴(7, 72, 76)을 형성하여, 이들을 수지성 접착재에 의해 접착하여, 다층기판(50)을 얻는다.
이어서, 드릴을 이용하여 다층기판(50)에 관통공(73)을 천공하고, 이어서 그 내벽에 동도금 막(74)을 피복한다. 이어서, 다층기판(50)의 표면을, 관통공(73) 및 탑재용요부 형성부분의 주변을 제외하고, 솔더레지스트(59)에 의해 피복한다. 그 후, 상기 실시예 15와 같이 레이저광의 조사에 의해 탑재용요부(1)를 형성하여 상기 인쇄 배선판(31)을 얻는다. 그 외는, 실시예 15와 동일하다.
본 실시예에 있어서는, 다층기판(50)의 표면뿐만 아니라, 그 내부에도 도체패턴(72)을 형성하고 있다. 그 때문에, 인쇄 배선판(31)의 고밀도 배선을 실현할 수가 있다. 또한, 레이저광의 조사에 의해, 2장의 절연기판(51, 52)을 관통하는 탑재용요부(1)를 형성하고 있다. 그 때문에, 종래와 같이 각 절연기판마다 미리 관통구멍을 형성할 필요가 없고, 또한 이것들의 관통구멍을 연결하기 위한 위치맞춤을 행할 필요도 없다. 따라서, 본 실시예의 제조방법에 의하면, 용이하게 인쇄 배선판(31)을 제조할 수 있다.
기타, 본 실시예에 있어서도, 실시예 15와 동일한 효과를 얻을 수 있다.
본 발명에 의하면, 레이저광에 의한 내층도체회로의 손상발생이 없고, 또한 확실한 도전성을 갖는 비어홀을 형성할 수가 있어, 레이저광에 의한 신규인 회로형성을 실현된다, 인쇄 배선판의 제조방법을 제공할 수가 있다.

Claims (6)

  1. 내층도체회로 위에 위치하는 2개 이상의 절연층과, 상기 절연층의 최외곽표면으로부터 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 달하는 비어홀과, 또한 상기 비어홀내에 형성되고 상기 내층도체회로와 상기 최외곽표면에 마련한 외층도체회로를 전기적으로 연결시키는 내부금속도금막을 구비하며, 개구공을 갖는 환상중간랜드를 상기 비어홀의 내부로 돌출하도록 배치하고, 상기 비어홀은 상기 환상중간랜드 외부에 위치된 외부 비어홀세그먼트와 상기 내층도체회로의 측면에 위치하고 그 지름이 상기 외부 비어홀세그먼트의 지름보다 작은 내부 비어홀세그먼트로 구성되며 상기 환상중간랜드에 위치하는 단상부를 갖는 단상비어홀이며, 또한, 상기 내부금속도금막은 상기 외부비어홀과 상기 내부비어홀의 내벽면을 따라 형성된 단상도금막임을 특징으로 하는 인쇄 배선판.
  2. 제13항에 있어서, 상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련된 경계도체회로에는 접속되어 있지 않은 더미랜드인 것을 특징으로 하는 인쇄 배선판.
  3. 제13항에 있어서, 상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에 접속된 도전랜드인 것을 특징으로 하는 인쇄 배선판.
  4. 내층도체회로의 위에 2층 이상의 절연층을 배치하고, 상기 절연층의 최외곽표면으로부터 상기 2층 이상의 절연층을 관통하여 상기 내층도체회로에 이르도록 비어홀을 형성하고, 또한 상기 비어홀내에는 상기 내층도체회로와 상기 최외곽표면에 마련한 외층도체회로를 전기적으로 도통시키는 내부금속도금막을 형성하고, 개구공을 갖는 환상중간랜드를 상기 비어홀의 내부로 돌출하도록 배치하여 인쇄배선판을 제조하며, 특히 상기 비어홀은 상기 환상중간랜드 외부에 위치된 외부 비어홀세그먼트와 상기 내층도체회로의 측면에 위치하고 그 지름이 상기 외부 비어홀세그먼트의 지름보다 작은 내부 비어홀세그먼트로 구성되며 상기 환상중간랜드에 위치하는 단상부를 갖는 단상비어홀이며, 또한, 상기 내부금속도금막은 상기 외부비어홀과 상기 내부비어홀의 내벽면을 따라 형성된 단상도금막이며, 상기 비어홀은 상기 최외곽표면에서 상기 내층도체회로쪽으로 레이저광을 조사하는 것에 의해 형성하고, 이 때, 상기 레이저광을 상기 환상중간랜드의 상기 개구공을 관통하여 상기 내층도체회로까지 도달시키고, 상기 레이저광을 상기 외부비어홀의 지름을 형성하는 데 필요한 범위까지 조사하고, 상기 비어홀 형성 후에 상기 금속도금막을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조방법.
  5. 제16항에 있어서, 상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에는 접속되어 있지 않은 더미랜드인 것을 특징으로 하는 인쇄 배선판의 제조방법.
  6. 제16항에 있어서, 상기 환상중간랜드는 상기 2층 이상의 절연층이 서로 대면하는 경계부분에 마련한 경계도체회로에 접속된 도전랜드인 것을 특징으로 하는 인쇄 배선판.
KR1019997007007A 1997-02-03 1998-01-23 인쇄 배선판 및 그 제조방법 KR100325372B1 (ko)

Applications Claiming Priority (22)

Application Number Priority Date Filing Date Title
JP9-35,633 1997-02-03
JP3563397 1997-02-03
JP4724897 1997-02-13
JP9-47,248 1997-02-13
JP9-49,883 1997-02-17
JP4988397 1997-02-17
JP5248497 1997-02-19
JP9-52,482 1997-02-19
JP5248297 1997-02-19
JP5248397 1997-02-19
JP9-52,484 1997-02-19
JP9-52,483 1997-02-19
JP6192197 1997-02-27
JP9-61,921 1997-02-27
JP6551197 1997-03-03
JP9-65,511 1997-03-03
JP6915897 1997-03-05
JP9-69,158 1997-03-05
JP8578697 1997-03-19
JP9-85,786 1997-03-19
JP9-367,268 1997-12-24
JP36726897A JP3395621B2 (ja) 1997-02-03 1997-12-24 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000070749A KR20000070749A (ko) 2000-11-25
KR100325372B1 true KR100325372B1 (ko) 2002-03-04

Family

ID=27581955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997007007A KR100325372B1 (ko) 1997-02-03 1998-01-23 인쇄 배선판 및 그 제조방법

Country Status (6)

Country Link
US (2) US6590165B1 (ko)
EP (5) EP1816905B1 (ko)
JP (1) JP3395621B2 (ko)
KR (1) KR100325372B1 (ko)
AT (1) ATE368370T1 (ko)
WO (1) WO1998034447A1 (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
JP2001007526A (ja) * 1999-06-18 2001-01-12 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
EP1207730B1 (en) 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
JP2001308530A (ja) * 2000-04-24 2001-11-02 Ibiden Co Ltd 積層配線板およびその製造方法
JP2002319762A (ja) * 2001-04-20 2002-10-31 Toppan Printing Co Ltd 多層配線基板
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP3728495B2 (ja) * 2001-10-05 2005-12-21 独立行政法人産業技術総合研究所 多層膜マスク欠陥検査方法及び装置
JP2003133366A (ja) * 2001-10-25 2003-05-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003136268A (ja) * 2001-11-06 2003-05-14 Hitachi Via Mechanics Ltd プリント基板の穴あけ加工方法
US7138733B2 (en) * 2001-12-13 2006-11-21 Hewlett-Packard Development Company, L.P. Redundant data and power infrastructure for modular server components in a rack
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
JP2003163465A (ja) * 2002-11-19 2003-06-06 Ibiden Co Ltd プリント配線板の製造方法
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Tdk株式会社 電子部品の製造方法および電子部品
KR100629887B1 (ko) * 2003-05-14 2006-09-28 이규한 금속 칩스케일 반도체패키지 및 그 제조방법
US7071419B2 (en) * 2003-10-08 2006-07-04 Motorola, Inc. Tear resistant flexible substrate
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
US7317255B2 (en) * 2004-09-30 2008-01-08 Kyocera Wireless Corp. Reliable printed wiring board assembly employing packages with solder joints
JP4608297B2 (ja) 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
TWI283152B (en) * 2005-06-20 2007-06-21 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
US7649375B2 (en) * 2005-06-30 2010-01-19 Teradyne, Inc. Connector-to-pad printed circuit board translator and method of fabrication
JP2007027476A (ja) * 2005-07-19 2007-02-01 Sharp Corp 多層プリント配線板の製造方法および多層プリント配線板
JP5025113B2 (ja) * 2005-09-29 2012-09-12 三洋電機株式会社 回路装置
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP4899409B2 (ja) * 2005-10-21 2012-03-21 パナソニック株式会社 多層プリント配線基板及びその製造方法
JP5016876B2 (ja) * 2006-09-06 2012-09-05 株式会社ディスコ ビアホールの加工方法
US7557304B2 (en) * 2006-11-08 2009-07-07 Motorola, Inc. Printed circuit board having closed vias
JP5409996B2 (ja) 2006-12-25 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 多層プリント配線板
JP2008182163A (ja) * 2007-01-26 2008-08-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US7829462B2 (en) * 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5094323B2 (ja) 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
KR101164598B1 (ko) * 2007-10-16 2012-07-10 삼성테크윈 주식회사 다층 회로기판의 제조 방법
JP4309448B2 (ja) 2007-11-27 2009-08-05 株式会社東芝 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
EP2244285A1 (en) * 2009-04-24 2010-10-27 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
CN102187749A (zh) * 2008-10-21 2011-09-14 埃托特克德国有限公司 用于在衬底上形成焊料沉积物的方法
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102009029114B4 (de) * 2009-09-02 2017-06-01 Robert Bosch Gmbh Mikromechanisches System
KR101051551B1 (ko) * 2009-10-30 2011-07-22 삼성전기주식회사 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
US8365399B2 (en) * 2009-12-03 2013-02-05 International Business Machines Corporation Method of connecting components to a printed circuit board
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
TWI393508B (zh) * 2009-12-17 2013-04-11 Unimicron Technology Corp 線路板及其製程
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
US10297550B2 (en) 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
JP5450272B2 (ja) * 2010-06-10 2014-03-26 日本メクトロン株式会社 レーザ加工方法、及び該レーザ加工方法を用いた多層フレキシブルプリント配線板の製造方法
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US8756803B2 (en) * 2010-09-22 2014-06-24 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
CN102006721B (zh) * 2010-11-19 2015-10-21 中兴通讯股份有限公司 印刷电路板基板及其制作方法
JP5170227B2 (ja) * 2010-12-10 2013-03-27 富士通セミコンダクター株式会社 多層配線基板及びその製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9337613B1 (en) * 2013-03-12 2016-05-10 Western Digital Technologies, Inc. Chip on submount carrier fixture
US20140268610A1 (en) * 2013-03-15 2014-09-18 Gregory HALVORSON Method and system for forming a microvia in a printed circuit board
JP6273684B2 (ja) * 2013-03-18 2018-02-07 富士通株式会社 電子機器の外装部材、電子機器、電子機器の外装部材の製造方法
JP2014220330A (ja) * 2013-05-07 2014-11-20 日立金属株式会社 光配線基板、光配線基板の製造方法、及び光モジュール
US20150014044A1 (en) * 2013-07-15 2015-01-15 International Business Machines Corporation High speed via
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
CN104955276A (zh) * 2014-03-24 2015-09-30 深南电路有限公司 电路板台阶孔的加工方法和具有台阶孔的电路板
TWI667865B (zh) * 2014-05-07 2019-08-01 易鼎股份有限公司 Flexible circuit board line lap structure
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
RU2572831C1 (ru) * 2014-09-03 2016-01-20 Открытое акционерное общество "Научно-производственное предприятие "Полет" Способ изготовления печатных плат
US20160074968A1 (en) * 2014-09-11 2016-03-17 Suss Microtec Photonic Systems Inc. Laser etching system including mask reticle for multi-depth etching
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
JPWO2018042846A1 (ja) * 2016-08-30 2019-06-24 株式会社村田製作所 電子デバイス及び多層セラミック基板
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN108156748A (zh) * 2017-12-29 2018-06-12 加弘科技咨询(上海)有限公司 印制电路板双面贴装时的信号线扇出方法及印制电路板
CN108401358B (zh) * 2018-01-24 2020-06-23 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
DE102018127631A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung
DE102018127630A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung einer beidseitig bedruckten Trägerfolie mit Fülldruck
CN109801874A (zh) * 2019-01-31 2019-05-24 绵阳京东方光电科技有限公司 过孔结构及其制造方法、电子器件、显示装置
JP7145979B2 (ja) * 2019-07-31 2022-10-03 深南電路股▲ふん▼有限公司 回路基板及びその製造方法
CN110391515B (zh) * 2019-08-20 2024-03-05 广州安博新能源科技有限公司 一种具有抗震功能的复合汇流排
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
TWI741370B (zh) * 2019-09-17 2021-10-01 李家銘 具有層間導孔的線路結構的製法
CN110933856A (zh) * 2019-12-30 2020-03-27 东莞市五株电子科技有限公司 一种高频盲孔板制作工艺及高频盲孔板
JP6826241B1 (ja) * 2020-03-31 2021-02-03 株式会社メイコー Ivh多層基板及びその製造方法
US11398419B2 (en) * 2020-07-16 2022-07-26 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構
CN114765923A (zh) * 2021-05-20 2022-07-19 上海贺鸿电子科技股份有限公司 一种5g基站隔离器三层线路板及其制备方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
FR2423953A1 (fr) 1978-04-18 1979-11-16 Radiotechnique Compelec Circuit imprime a composants electroniques incorpores et son procede de fabrication
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
JPS5864097A (ja) 1981-10-14 1983-04-16 株式会社日立製作所 多層印刷回路板の製造方法
EP0180183A3 (en) 1984-10-29 1987-09-23 Kabushiki Kaisha Toshiba Multilayer printed wiring board
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4642160A (en) 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS62216297A (ja) 1986-03-17 1987-09-22 富士通株式会社 多層プリント板の孔加工法
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH0734508B2 (ja) * 1989-04-10 1995-04-12 三菱電機株式会社 多層配線板
JPH0354885A (ja) * 1989-07-24 1991-03-08 Canon Inc プリント基板の孔加工方法
JPH03165594A (ja) 1989-11-24 1991-07-17 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH03165093A (ja) * 1989-11-24 1991-07-17 Toshiba Corp 多層プリント配線板
JPH03211791A (ja) * 1990-01-12 1991-09-17 Fujitsu Ltd プリント基板の金属板層構造
JPH045891A (ja) * 1990-04-23 1992-01-09 Hitachi Seiko Ltd プリント基板の穴明け加工法
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JPH04233258A (ja) * 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JPH04162796A (ja) 1990-10-26 1992-06-08 Fujitsu Ltd 薄膜多層基板
JP2539287B2 (ja) * 1990-11-20 1996-10-02 日本メクトロン株式会社 回路部品搭載用端子を備えた回路基板の製造法
JPH07112113B2 (ja) * 1991-01-28 1995-11-29 松下電工株式会社 多層回路板のバイアホール加工方法
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
JPH0575253A (ja) * 1991-08-27 1993-03-26 Hitachi Constr Mach Co Ltd レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
DE4129835A1 (de) 1991-09-07 1993-03-11 Bosch Gmbh Robert Leistungselektroniksubstrat und verfahren zu dessen herstellung
JP3002307B2 (ja) * 1991-10-04 2000-01-24 日本メクトロン株式会社 回路部品試験用可撓性回路基板の製造法
JPH06295962A (ja) 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06302965A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 薄膜多層基板におけるビア形成方法
DE59409539D1 (de) * 1993-07-07 2000-11-02 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JP2611671B2 (ja) * 1994-07-26 1997-05-21 日本電気株式会社 半導体装置
JPH08330734A (ja) 1995-05-31 1996-12-13 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JPH09130049A (ja) * 1995-11-01 1997-05-16 Cmk Corp 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JPH09172261A (ja) * 1995-12-20 1997-06-30 Nippon Avionics Co Ltd 多層プリント配線板の製造方法
JP2778569B2 (ja) 1996-01-22 1998-07-23 日立エーアイシー株式会社 多層印刷配線板およびその製造方法
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JPH10190233A (ja) 1996-12-19 1998-07-21 Victor Co Of Japan Ltd 多層配線基板の製造方法
JPH10224041A (ja) 1997-01-31 1998-08-21 Nippon Carbide Ind Co Inc 多層配線板およびその製造方法
JP3211791B2 (ja) 1998-12-22 2001-09-25 日本電気株式会社 ループ処理方式

Also Published As

Publication number Publication date
EP1827068A3 (en) 2007-10-03
ATE368370T1 (de) 2007-08-15
JP3395621B2 (ja) 2003-04-14
EP1816905B1 (en) 2010-10-06
US7552531B2 (en) 2009-06-30
JPH10322027A (ja) 1998-12-04
WO1998034447A1 (fr) 1998-08-06
EP1827065A2 (en) 2007-08-29
EP0971570A4 (en) 2006-01-04
EP1827069B1 (en) 2009-04-22
KR20000070749A (ko) 2000-11-25
EP1827069A2 (en) 2007-08-29
EP1827065A3 (en) 2007-10-10
EP0971570A1 (en) 2000-01-12
US6590165B1 (en) 2003-07-08
US20030150644A1 (en) 2003-08-14
EP0971570B1 (en) 2007-07-25
EP1827068A2 (en) 2007-08-29
EP1827069A3 (en) 2007-10-03
EP1816905A3 (en) 2007-10-03
EP1816905A2 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100325372B1 (ko) 인쇄 배선판 및 그 제조방법
US7339118B1 (en) Printed wiring board and method for manufacturing the same
WO1998031204A1 (en) Printed wiring board and method of manufacturing the same
JP2002232135A (ja) 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
KR20100132454A (ko) 양면 회로 기판 및 그 제조 방법
JP3855768B2 (ja) プリント配線板及びその製造方法
KR100691297B1 (ko) 프린트배선판및 그 제조방법
JP4131261B2 (ja) プリント配線板
JP3925192B2 (ja) プリント配線板及びその製造方法
JP2002237679A (ja) プリント配線板及びその製造方法
JP2002237680A (ja) プリント配線板及びその製造方法
JP3296274B2 (ja) 多層電子部品搭載用基板及びその製造方法
KR100343228B1 (ko) 볼 그리드 어레이 기판의 제조 방법
JP2004228534A (ja) 多数個取り配線基板用母基板へのレーザによる穿孔方法
JP2024147936A (ja) 配線基板及び配線基板の製造方法
JP3825428B2 (ja) 配線基板の製造方法
JPH11163528A (ja) 多層電子部品搭載用基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee