JP7145979B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP7145979B2
JP7145979B2 JP2020568500A JP2020568500A JP7145979B2 JP 7145979 B2 JP7145979 B2 JP 7145979B2 JP 2020568500 A JP2020568500 A JP 2020568500A JP 2020568500 A JP2020568500 A JP 2020568500A JP 7145979 B2 JP7145979 B2 JP 7145979B2
Authority
JP
Japan
Prior art keywords
hole
blind via
via hole
circuit board
boss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020568500A
Other languages
English (en)
Other versions
JP2021534569A (ja
Inventor
智 李
雪川 韓
栄 崔
振波 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Publication of JP2021534569A publication Critical patent/JP2021534569A/ja
Application granted granted Critical
Publication of JP7145979B2 publication Critical patent/JP7145979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本出願は、回路基板の技術分野に関し、特に、回路基板及びその製造方法に関する。
重要な電子接続部材として、PCB( Printed Circuit Board、プリント回路基板)はほとんどすべての電子製品に使用されており、「電子システム製品の母」と見なされている。現在、電子製品は、2つの明らかな傾向を示している。1つは軽量、薄型、短尺、小型で、もう1つは高速、高周波である。それに伴って、下流のPCBを高密度、高集積、パッケージング、微細化、及び多層化の方向に発展させ、高多層基板とHDI(High Density Interconnect、高密度相互接続)の需要が高まっている。高多層基板は、配線長が短く、回路インピーダンスが低く、高周波・高速で動作し、性能が安定的で、より複雑な機能を担当でき、電子技術が高速・高周波、多機能、大容量へ発展するに避けられない傾向である。特に、大規模集積回路の詳細な適用により、PCBはさらに高精度で高層化へ進まれる。
HDI配線密度は、通常の多層基板に比べて明らかな利点があり、通信分野のバックボーンネットワークでますます使用される。通信ネットワークスイッチやルーティング製品等の密度はますます高くなり、配線スペースはますます少なくなり、限られたスペースでより多くの信号を送信できるようにする必要があり、通常の多層基板ではその需要を満たすことが困難であった。高密度相互接続回路基板(HDI)は、ビルドアップ方式を採用して基板を作成し、通常の多層基板をコアボードとして積み重ねてビルドアップし、孔開けと孔内の金属化のプロセスにより、回路の層間の相互接続機能が可能になる。スルーホールのみの通常の多層基板と比較して、HDIはブラインドビアホールと埋め込み孔を正確に設定してスルーホールの数を減らし、PCBの配線面積を節約し、部品密度を大幅に向上させる。
現在、HDI技術は、L1-3層、L1-4層の接続等のクロスレイヤー接続を実現できる。現在、業界の一般的なHDIは、約1:1のめっき能力のアスペクト比を達成でき、特定のものは1.2:1に達することもできるが、ブラインドビアホールのめっき薬品液の交換能力の制限により、アスペクト比が1.2:1を超えると、ブラインドビアホールのめっきと金属化がボトルネックになり、HDI技術の比較的単純なプロセスフローによるより多くの層間の相互接続が制限される。
本出願は、主にプリント基板製品の配線密度を高めるための回路基板及びその製造方法を提供する。
本出願が採用する技術案として、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する溝が設けられ、前記溝には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記溝の横断面における第1方向の寸法は、めっき液が溝の任意の場所に接触できるように、第2方向の寸法よりも大きく、めっきにより前記導電性物質を形成する回路基板を提供する。
また、本出願が採用する技術案として、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板の一方の表面には内部に窪んだ孔が形成され、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の軸方向で開口部に隣接する位置の直径は、前記孔の内部に十分な空間を有するように、前記開口部から遠く離れた位置の直径よりも大きく、めっきにより前記導電性物質を形成する回路基板を提供する。
また、本出願が採用する技術案として、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、厚さ方向に孔が形成されており、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記導電性物質を形成するために、前記孔の横断面は2つの異なる方向での寸法が異なるか、又は軸方向での空間の大きさが異なり、めっき液を、前記寸法の大きい位置から寸法の小さい位置、又は軸方向空間の大きい位置から軸方向空間の小さい位置に入らせる回路基板を提供する。
また、本出願が採用する技術案として、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する孔が設けられ、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の横断面の第1方向の寸法は第2方向の寸法よりも大きく、前記孔の深さと前記第1方向の寸法の比率は1.2未満であるか、又は、
前記孔の横断面の第1方向の寸法は第2方向の寸法と等しく、前記孔の深さと前記第1方向の寸法又は前記第2方向の寸法の比率は2未満である回路基板を提供する。
本出願が採用する技術案として、
表面に回路層が含まれている、積層配置された複数のコアボードを提供することと、
前記回路基板に前記コアボードの一部を貫通する溝を配置することと、
前記溝に導電性物質を形成して前記コアボードにおける少なくとも2つの前記回路層を接続することと、を含み、
前記溝の横断面における第1方向の寸法は第2方向の寸法よりも大きい回路基板の製造方法を提供する。
本出願が提供する回路基板は、表面の少なくとも一部に回路層が含まれる積層配置された複数のコアボードを備え、回路基板には、コアボードの一部を貫通する溝が設けられ、溝には、コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、前記溝の横断面における第1方向の寸法は第2方向の寸法よりも大きい。従来の円形のビアホールと比較して、溝のアスペクト比が低減され、めっき薬品液を溝中の任意の場所に接触させることができ、めっき能力が改善される。
本出願の回路基板の第1実施例の構造模式図である。 本出願の回路基板の溝の横断面の構造模式図である。 本出願の回路基板の第2実施例の構造模式図である。 本出願の回路基板の第2実施例の構造模式図である。 本出願の回路基板の第3実施例の構造模式図である。 本出願の回路基板の第4実施例の構造模式図である。 本出願の回路基板の第5実施例の構造模式図である。 本出願の回路基板の製造方法の第1実施例のフローチャートである。 本出願の回路基板の製造方法の第1実施例のフローチャートである。 本出願の回路基板の製造方法の第2実施例のフローチャートである。
当業者が本出願の技術案をよりよく理解できるようにするために、以下では、本出願の実施例の添付図面を参照しながら、本出願の実施例の技術案を明確かつ完全に説明する。当然のことながら、ここで説明する実施例は本出願の実施例の全てではなく一部にすぎない。当業者が創造的な作業なしに本出願の実施例に基づいて得られる全ての他の実施例は、本出願の保護範囲に含まれるべきである。
以下、添付図面及び実施例を参照しながら、本出願を詳細に説明する。
図1aを参照すると、本出願の回路基板の第1実施例の構造模式図であり、積層配置された複数のコアボード11、12を備え、少なくとも一部のコアボード11、12の表面に回路層111、121が含まれ、回路基板には、コアボード11、12の一部を貫通する溝13が設けられ、溝13にはコアボード11、12における少なくとも2つの回路層111、121を接続するための導電性物質が形成されている。
ここで、コアボード11、12はいずれも銅張積層板であり、銅張積層板は回路基板を作るための基本材料であり、基材板及び基材を覆う銅箔を含む。基材板は、紙基板や、ガラス繊維布基板、合成繊維布基板、不織布基板、複合基板等の材料を樹脂に含浸させて、接着シートを作製し、複数枚の接着シートを組み合わせることにより作製され、作製された基材板の片面又は両面を銅箔で覆い、ホットプレス及び硬化処理して銅張積層板を作製する。回路層111、121はコアボード11、12の表面の銅箔上に配置される。
従来の技術では、回路層を接続する孔は一般に円形であったが、本実施例では、図1bに示すように、従来の円形の孔を一方向に伸ばして孔の形状を溝13の形状に変更している。具体的に、溝13の横断面における第1方向の寸法は第2方向の寸法よりも大きい。一実施例において、溝13の横断面の形状は、めっき薬品液が溝13に入り、溝13の任意の場所に接触してめっきできる限り、楕円形等であってもよい。具体的に、一実施例において、溝13の深さと溝13の横断面における第1方向の寸法の比率は1.2未満である。
本実施例において、溝13の形状を変化する時に溝13の横断面の面積を可能な限り大きくし、さらに、同じ深さの条件下でアスペクト比(溝の深さと溝の長軸の比率)を低減して、めっき能力を向上させ、めっき中にめっき薬品液が溝13の任意の位置に接触できて導電性物質を形成する。一実施例において、導電性物質は銅である。
本実施例において、溝13の開口部の位置は回路基板の表面の回路層111上に位置し、溝13の底部は回路基板の中間層の回路層121と重なり、溝13には導電性物質が充填され、溝13が回路基板の表面の回路層111と回路基板の中間層の回路層121を接続する。
本実施例において、溝13は、開口部の位置が回路基板の表面の回路層111上に位置し、底部が回路基板の中間に位置し、回路基板の中間のコアボード12の回路層121と重なり、溝13内の導電性物質によって回路層111と回路層121とを電気的に接続する。この実施例では、溝13によって形成された回路層を接続するための溝は1つであるため、回路層111と回路層121の上の回路はそれぞれ導通される。
一実施例において、溝13は回路基板の中間に位置する。具体的に、図2に示すように、本出願の回路基板の第2実施例の構造模式図である。溝13の開口部の位置は回路層112と重なり、溝13の底部は回路層122と重なり、溝13内には導電性物質が充填されて、コアボード11の回路層112とコアボード12の回路層122を電気的に接続する。
なお、溝13内でめっきを行って導電性物質を充填する場合、導電性物質を溝13の開口部の位置と面一にさせる必要がある。
第1実施例と同様に、溝13の底部はコアボード12の中の1つの回路層に位置し、具体的に、溝13の底部全体は回路層122と重なり、且つ、回路層122の上の回路は互いに接続される。即ち、回路層122の上の回路が電気的に接続される。一実施例において、図4bに示すように、回路層122の上の回路は互いに接続されていなくてもよい。
本実施例は、溝13の形状を変更して溝13の横断面の面積を増加させ、さらにアスペクト比を低減することにより、ブラインドビアホールのめっき能力を向上させ、ブラインドビアホールのアスペクト比を拡大し、プリント基板の製品の配線密度を高める。
図3aを参照すると、本出願の回路基板の第3実施例の構造模式図であり、回路基板の溝13底部にはボス14があり、ボス14と対向する溝13の側壁との間にブラインドビアホールが形成され、溝13の底部のボス14の位置以外の他の位置(例えば、ブラインドビアホール)の不完全なめっきで導電性物質と全部が接触しないことを防止するために、ボス14の厚さを予めに設定された閾値の範囲内に限定する。即ち、ボス14の高さとブラインドビアホールの直径との比率は予めに設定された閾値よりも小さい。予めに設定された閾値は、めっき薬品液が溝13に入って孔壁を含む溝13の任意の位置に接触できる値、即ち、めっき薬品液がちょうど溝13の任意の位置に入ることができるアスペクト比の閾値である。具体的に、一実施例では、ボス14の高さとブラインドビアホールの直径との比率は1未満である。
本実施例において、ボス14は、溝13の底部の一方側に位置し溝13の側壁に接続され、溝13の底部の他方側のボス14のない部分とボスの側壁がブラインドビアホールを形成し、且つ、溝13の底部のボス14の位置以外の他のすべての位置は回路層121と重なる。溝13内が導電性物質により満たすように溝13中でめっきを行った後、導電性物質は溝13の開口部の位置と面一になり、導電性物質が溝13の底面の回路層121に接触されて溝13の開口部の位置の回路層111と溝13の底部の回路層121が電気的に接続される。
本実施例において、ボス14は1つであり、他の実施例では、ボス14が複数存在し得る。図3bに示すように、本出願の回路基板の第4実施例の構造模式図であり、ボス141、142を備え、ボス141、142は、溝13の底部の両側に位置し、溝13の側壁に接続されており、ボス141、142間は接続されていない。第2実施例と同様に、本実施例における溝13の底部のボス141、142の位置以外の他のすべての位置が回路層121と重なる。
上記の図1a、図2、図3a、及び図3bに示す実施例では、溝13によって形成された、回路層111と回路層121又は回路層112と回路層122を接続するための孔は1つである。従って、回路層111、回路層121、回路層112、及び回路層122の上の回路は互いに接続される。なお、上記の実施例における溝13及びボス14を有する溝は、例えば、いずれも図2に示すように、回路基板の中間に位置してもよい。
図4aを参照すると、本出願の回路基板の第5実施例の構造模式図である。本実施例において、ボス143は、溝13の底部の中間に位置し、且つ、一方向において溝の側壁と接続され、他の方向では溝の側壁と接続しない。ボス143上には絶縁物質が形成され、溝13を電気的に接続しない第1ブラインドビアホール131及び第2ブラインドビアホール132に分割し、導電性物質は第1ブラインドビアホール131及び第2ブラインドビアホール132に位置する。
本実施例において、溝13の底部は、コアボード12の中の1つの回路層121上に位置し、回路層121と少なくとも部分的に重なる。具体的に、溝13における第1ブラインドビアホール131及び第2ブラインドビアホール132の底部はいずれも回路層121に位置している。
本実施例において、第1ブラインドビアホール131及び第2ブラインドビアホール132のメッシュが切断されて2つの独立した孔を形成する。さらに、回路層121には互いに導通していない回路1211及び1212が含まれ、第1ブラインドビアホール131の底部の導電性物質が回路1211に接触され、第2ブラインドビアホール132の底部の導電性物質が回路1212に接触される。一実施例では、溝13の開口部の位置の回路層111の、第1ブラインドビアホール131及び第2ブラインドビアホール132の位置に対応する回路は互いに導通しなくてもよい。
本実施例において、溝13の底部はコアボード12の中の1つの回路層121に位置し、且つ、第1ブラインドビアホール131及び第2ブラインドビアホール132の底部はコアボード12の中の1つの回路層121に位置する。他の実施例では、溝13は複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含む。具体的に、図4bに示すように、本出願の回路基板の第6実施例の構造模式図である。本実施例において、溝13のずれている多層底部はコアボードの2つの回路層121、122にそれぞれ位置する。さらに、第1ブラインドビアホール131の底部は回路層121と重なり、第2ブラインドビアホール132の底部は回路層122と重なり、第1ブラインドビアホール131内の導電性物質は回路層121に接触され、第1ブラインドビアホール131の開口部の位置での回路層111と第1ブラインドビアホール131の底部の回路層121を電気的に接続し、第2ブラインドビアホール132内の導電性物質は回路層122に接触され、第2ブラインドビアホール132の開口部の位置での回路層111と第2ブラインドビアホール132の底部の回路層122を電気的に接続する。一実施例では、第1ブラインドビアホール131及び第2ブラインドビアホール132の開口部の位置での回路層111のうち、第1ブラインドビアホール131及び第2ブラインドビアホール132の位置に対応する回路は互いに接続しなくてもよい。
上記の第3実施例乃至第6実施例において、溝13は、第2実施例と同様に回路基板の中間に位置することができる。且つ、本出願の第1実施例乃至第6実施例は、従来の孔の形状を円形から横断面が伸ばされた形態に変更して、その横断面の第1方向における寸法を第2方向の寸法よりも大きくすることで、断面積をある程度大きくし、アスペクト比を低減し、めっき能力を向上させる目的を達成する。
本出願の他の実施形態では、孔の形状を変更せず、依然として円形に設定し、その軸方向の開口部の位置の直径は、開口部から遠く離れた位置の直径よりも大きくてもよい。しかし、この実施形態では、孔の直径をできるだけ大きくして、孔内にめっきを行うのに十分な空間を確保する必要がある。具体的に、孔の深さと孔の開口部の位置の直径の比率を2未満にする必要がある。
一実施例では、孔が円形であり、横断面の面積が十分に大きい場合、めっき薬品液の十分な交換空間を有することができるように保証するために、孔の底部に上記の第2実施例乃至第5実施例のようなボスを配置して、孔の底部における孔のアスペクト比を低減し、さらに、めっき中に導電性物質が孔内の任意の場所に接触できるようにしてもよい。
本出願は、上記の第1実施例乃至第6実施例の回路基板の製造方法も提供する。図5を参照すると、本出願の第1実施例乃至第4実施例の製造方法のフローチャートであり、以下のようなステップS41~S43を含む。ステップS41では、表面に回路層が含まれる、積層配置された複数のコアボードを提供する。
作製完了した回路基板を提供する。通常、回路基板は積層配置されたコアボードで構成されるのが一般的である。コアボードの表面には回路層があり、コアボードは銅張積層板であり、銅張積層板は回路基板を作るための基本材料であり、基材板及び基材を覆う銅箔を含む。基材板は、紙基板や、ガラス繊維布基板、合成繊維布基板、不織布基板、複合基板等の材料を樹脂に含浸させて、接着シートを作製し、複数枚の接着シートを組み合わせることにより作製され、作製された基材板の片面又は両面を銅箔で覆い、ホットプレス及び硬化処理して銅張積層板を作製する。回路層はコアボードの表面の銅箔上に配置される。回路基板を製造するために、コアボードの積層時に、プリプレグによって高温でプレス接合される。
ステップS42では、回路基板にコアボードの一部を貫通する溝を配置する。
通常、回路基板の最外層の回路を接続する場合、回路基板の最外層に回路基板を貫通するスルーホールを設け、回路基板の外層と内層を接続するか、又は内層と内層を接続しようとする場合、回路基板に外層から特定の内層まで貫通するブラインドビアホールを設けるか、又は回路基板に特定の内層から別の特定の内層まで貫通するブラインドビアホールを設けた後、ブラインドビアホール内でめっきを行って導電性を有するようにする。ブラインドビアホールの底部が閉じているため、ブラインドビアホールが導通させるべき回路層が比較的深いと、アスペクト比の制限により、めっき中に、薬品液はブラインドビアホールの底部まで入ることができない。従って、本出願ではこの問題を解決するために一般的に使用される円形のブラインドビアホールを溝に変更し、溝の横断面における第1方向の寸法を第2方向の寸法よりも大きくする。一実施例では、溝の深さと溝の横断面における第1方向の寸法の比率を1.2未満にする。
ステップS43では、溝に導電性物質を形成してコアボードにおける少なくとも2つの回路層を接続する。
溝の配置が完了した後、溝によって接続されている回路を電気的に接続しようとする場合、溝内に導電性物質を配置する必要がある。具体的に、溝内でめっきを行って、めっき液を溝内に入らせ、溝の任意の場所に接触させて、導電性物質を形成する。一実施例では、溝は導電性物質で満たされ得る。別の実施例では、溝は側壁のみに導電性物質を有し得る。
図6を参照すると、ステップS42は具体的にステップS421及びS422を含む。
ステップS421では、回路基板に溝を開設し、溝の底部と接続する必要がある回路層との間が連通しないようにする。
メカニカルドリル又はメカニカルミリングを使用して回路基板に溝を開設する。メカニカルドリル又はメカニカルミリングは精度が高くないため、溝の配置プロセス中の回路層への損傷を避けるために、メカニカルドリル又はメカニカルミリングを使用して溝を配置する場合、溝の底部を回路層と連通しないようにする。即ち、回路層と溝の底部には一定の厚さがある。
ステップS422では、溝の底部の一部を接続する必要がある回路層に連通させ、他の一部にボスが形成されるように、溝の底部を処理する。
レーザードリルを使用して溝の底部を処理し、溝の底部を接続する必要がある回路層に連通させる。このプロセスでは、溝の底部の一部を接続する必要がある回路層に連通させ、他の一部にボスを形成してもよい。これにより、ボスによって溝の底部のアスペクト比をさらに低減することができる。また、ボスを除去してもよい。
本実施例において、作製された溝は1つであり、2つの異なる層の回路層を接続するためのものであり、各層の回路層における回路を電気的に接続する。
図7を参照すると、本出願の第3実施例及び第4実施例の回路基板の製造方法であり、本方法は、図6と比較すると、ステップS43の後に以下のステップを含む点で異なる。
ステップS431では、導電性物質の表面を保護層で覆っている。
具体的に、溝内でめっきを行って導電性物質を充填した後、溝の表面に露出した導電性物質の表面にめっきを行って、導電性物質を覆う保護層を形成する。本実施例では、保護層の材料がスズである。
ステップS432では、導電性物質の表面のボスの位置に対応する保護層を除去する。
レーザーを使用して導電性物質の表面のボスの位置に対応する保護層を除去し、ボスの位置に対応する導電性物質を露出させる。
ステップS433では、ボスの上の露出した導電性物質を除去して、溝を第1ブラインドビアホール及び第2ブラインドビアホールに分割する。
アルカリエッチングを使用してボスの上に露出した導電性物質を除去して、溝を第1ブラインドビアホール及び第2ブラインドビアホールに分割し、第1ブラインドビアホール及び第2ブラインドビアホールには導電性物質が充填される。この時、ボスの上の導電性物質を除去すると、保護層は、第1ブラインドビアホール及び第2ブラインドビアホールの導電性能に影響を与えることなく、第1ブラインドビアホール及び第2ブラインドビアホール中の導電性物質の完全性を保護することができる。
ステップS434では、ボスの上に絶縁物質を充填して、第1ブラインドビアホール及び第2ブラインドビアホールを電気的に遮断する。
ボスの上に絶縁物質を充填して、第1ブラインドビアホール及び第2ブラインドビアホールをさらに電気的に遮断する。
本実施例では、第1ブラインドビアホール及び第2ブラインドビアホールは互いに独立した孔である。なお、第1ブラインドビアホール及び第2ブラインドビアホールの底部が同じ層の回路層を貫通した場合、第1ブラインドビアホールの底部の導電性物質が接触する回路と第2ブラインドビアホールの底部の導電性物質が接触する回路は互いに接続されない。また、第1ブラインドビアホール及び第2ブラインドビアホールの底部が異なる層の回路層を貫通した場合、第1ブラインドビアホール及び第2ブラインドビアホールの底部の導電性物質が接触する回路層は異なる層である。
本実施例では、回路基板について関連する構成の一部のみを説明したが、他の構成は従来技術の回路基板の構成と同じであるため、ここでは繰り返して説明しない。
本出願は、回路層を接続するための孔のアスペクト比を変化することにより、具体的に、一方では、横断面の第1方向における寸法が第2方向における寸法よりも大きくなるように孔の形状を変化させて、溝を形成し、且つ、溝の深さと第1方向の寸法との比率を1.2未満して、アスペクト比を低減させ、めっき薬品液が溝の任意の位置に接触できるように、溝の底部にめっきのための十分なスペースを確保する。他方では、孔の形状を変えずに円形とするが、孔の深さと孔の直径の比率を2未満し、めっきで導電性物質を形成するのに十分なスペースを確保する。本出願は、一方で、ブラインドビアホールのめっき能力を向上することができ、他方で、プリント回路基板の製品の配線密度を高めることもできる。
以上の説明は本出願に係る実施形態に過ぎず、本出願の保護範囲を制限するものではない。本出願の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本出願の保護範囲内に含まれるべきである。

Claims (12)

  1. 回路基板であって、
    少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
    前記回路基板の一方の表面には内部に窪んだ孔が形成され、前記孔、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質で充填され、
    前記孔の軸方向で開口部に隣接する位置の直径は、前記孔の内部に十分な空間を有するように、前記開口部から遠く離れた位置の直径よりも大きく、めっきにより前記導電性物質を形成し、
    前記孔の底部にはボスがあり、前記ボスの一方側の側壁は前記孔の壁と接し、前記孔の直径を軸方向において急激に変化させ、
    前記ボスの側壁と対向する前記孔の側壁との間にブラインドビアホールが形成され、前記ボスの高さと前記ブラインドビアホールの直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が孔に入って前記ブラインドビアホールの孔壁を含む孔の任意の位置に接触できるようにする値であり、
    前記ボスの数は2つであり、前記ボスは前記孔の底部の両側に位置し前記孔の2つの側壁にそれぞれ接続されて、前記孔の底部の中間にブラインドビアホールを形成するか、又は、
    前記ボスの数は1つであり、前記ボスは前記孔の底部の中央に位置し、一方向で前記孔の側壁に接続され、他の方向で前記孔の側壁に接続されていないので、前記孔の底部に第1ブラインドビアホール及び第2ブラインドビアホールを形成し、
    前記孔は、複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含み、
    前記ボスの上には、前記第1ブラインドビアホール及び前記第2ブラインドビアホールを電気的に絶縁するための絶縁物質が形成され、
    前記導電性物質は、前記ブラインドビアホール又は前記第1ブラインドビアホール及び第2ブラインドビアホールを充填し、
    前記ブラインドビアホール又は前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は異なる層の回路層と接触する回路基板。
  2. 前記孔の底部は、前記複数のコアボードの中の1つの回路層に位置し、少なくとも部分的に前記回路層と重なる請求項に記載の回路基板。
  3. 前記導電性物質は、前記ボスを覆い、前記の開口端と面一である請求項に記載の回路基板。
  4. 前記孔の深さと前記孔の開口部の位置の直径の比率は2未満である請求項1から3のいずれか一項に記載の回路基板。
  5. 前記ボスの高さと前記ブラインドビアホールの直径との比率は1未満である請求項に記載の回路基板。
  6. 回路基板であって、
    少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
    前記回路基板には、厚さ方向に孔が形成されており、前記孔、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質で充填され、
    前記導電性物質を形成するために、前記孔の横断面は2つの異なる方向での寸法が異なるか、又は軸方向での空間の大きさが異なり、めっき液を、前記寸法の大きい位置から寸法の小さい位置、又は軸方向空間の大きい位置から軸方向空間の小さい位置に入らせ
    前記孔の底部は、少なくとも部分的に前記回路層と重なり、
    前記孔は、複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含み、
    前記孔の底部の少なくとも一部にはボスがあり、前記ボスは、前記孔の底部の中間位置に位置して、前記孔を互いに接続しない第1ブラインドビアホール及び第2ブラインドビアホールに分割し、前記導電性物質は、前記第1ブラインドビアホール及び第2ブラインドビアホールを充填し、前記ボスの上には、前記第1ブラインドビアホール及び第2ブラインドビアホールを電気的に絶縁するための絶縁物質が形成され、
    前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は異なる層の回路層と接触する回路基板。
  7. 前記ボスの高さと、前記ボスの側壁と対向する前記孔の側壁との間の孔の直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が孔に入って前記第1ブラインドビアホール及び前記第2ブラインドビアホールの孔壁を含む孔の任意の位置に接触できるようにする値である請求項に記載の回路基板。
  8. 前記孔の厚さ方向の寸法と前記孔の横断面で大きい方の寸法との比率は1.2未満である請求項に記載の回路基板。
  9. 前記ボスの高さと、前記ボスの側壁と対向する前記孔の側壁との間の孔の直径との比率は1未満である請求項に記載の回路基板。
  10. 請求項1から9のいずれか一項に記載の回路基板の製造方法において、
    表面に回路層が含まれている、積層配置された複数のコアボードを提供することと、
    前記回路基板に前記コアボードの一部を貫通する溝を配置することと、
    前記溝導電性物質で充填して前記コアボードにおける少なくとも2つの前記回路層を接続することと、を含む
    路基板の製造方法。
  11. 前記回路基板に前記コアボードの一部を貫通する溝を配置することは、
    記回路基板に溝を開設し、前記溝の底部と接続する必要がある回路層との間が連通しないようにすることと、
    前記溝の底部の一部を前記接続する必要がある回路層に連通させ、他の一部にボスが形成されるように、前記溝の底部を処理することと、をさらに含む請求項10に記載の回路基板の製造方法。
  12. 前記溝に導電性物質を形成して前記コアボードにおける少なくとも2つの前記回路層を接続することの後に、
    前記導電性物質の表面に保護層を覆うことと、
    前記導電性物質の表面の前記ボスの位置に対応する保護層を除去することと、
    前記ボスの上の露出した導電性物質を除去して、前記溝を第1ブラインドビアホール及び第2ブラインドビアホールに分割することと、
    前記ボスの上に絶縁物質を形成して、前記第1ブラインドビアホール及び第2ブラインドビアホールが電気的に絶縁するようにすることと、をさらに含む請求項10に記載の回路基板の製造方法。
JP2020568500A 2019-07-31 2019-07-31 回路基板及びその製造方法 Active JP7145979B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/098737 WO2021016961A1 (zh) 2019-07-31 2019-07-31 线路板及其制作方法

Publications (2)

Publication Number Publication Date
JP2021534569A JP2021534569A (ja) 2021-12-09
JP7145979B2 true JP7145979B2 (ja) 2022-10-03

Family

ID=74228243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020568500A Active JP7145979B2 (ja) 2019-07-31 2019-07-31 回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US11317511B2 (ja)
JP (1) JP7145979B2 (ja)
KR (1) KR102591926B1 (ja)
WO (1) WO2021016961A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148591B2 (ja) 1999-01-04 2008-09-10 イビデン株式会社 パッケージ基板
JP4162795B2 (ja) 1999-03-12 2008-10-08 大阪瓦斯株式会社 ガスメータにおける緊急遮断弁の復帰操作用治具
JP2009124098A (ja) 2007-11-12 2009-06-04 Samsung Electro-Mechanics Co Ltd 電気部材及びそれを用いた印刷回路基板の製造方法
JP2012156498A (ja) 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
WO2012132325A1 (ja) 2011-03-25 2012-10-04 住友ベークライト株式会社 プリント配線基板、プリント配線基板の製造方法および半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148591A (ja) * 1990-10-12 1992-05-21 Fujitsu Ltd 多目的ビア
JPH04162795A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd 薄膜多層基板
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP2002064274A (ja) * 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
US7049526B2 (en) * 2003-11-03 2006-05-23 Intel Corporation Microvia structure and fabrication
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
KR20090057820A (ko) * 2007-12-03 2009-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20090106723A (ko) * 2008-04-07 2009-10-12 삼성테크윈 주식회사 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
US8445329B2 (en) * 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
KR101273773B1 (ko) * 2011-12-07 2013-06-12 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
CN104519659B (zh) * 2013-09-30 2018-04-13 北大方正集团有限公司 一种电路板通层盲孔的制作方法及电路板
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
US9756735B2 (en) * 2014-10-17 2017-09-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP6536057B2 (ja) * 2015-02-06 2019-07-03 日本電気株式会社 配線基板およびその製造方法
US10149392B2 (en) * 2015-02-16 2018-12-04 Nippo Mektron, Ltd. Manufacturing method of flexible printed wiring board
CN105307423A (zh) * 2015-10-28 2016-02-03 安捷利电子科技(苏州)有限公司 一种hdi刚挠结合板层间盲孔全铜填充的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148591B2 (ja) 1999-01-04 2008-09-10 イビデン株式会社 パッケージ基板
JP4162795B2 (ja) 1999-03-12 2008-10-08 大阪瓦斯株式会社 ガスメータにおける緊急遮断弁の復帰操作用治具
JP2009124098A (ja) 2007-11-12 2009-06-04 Samsung Electro-Mechanics Co Ltd 電気部材及びそれを用いた印刷回路基板の製造方法
JP2012156498A (ja) 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
WO2012132325A1 (ja) 2011-03-25 2012-10-04 住友ベークライト株式会社 プリント配線基板、プリント配線基板の製造方法および半導体装置

Also Published As

Publication number Publication date
US11317511B2 (en) 2022-04-26
WO2021016961A1 (zh) 2021-02-04
KR20210015775A (ko) 2021-02-10
US20210084761A1 (en) 2021-03-18
KR102591926B1 (ko) 2023-10-19
JP2021534569A (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
US9900978B2 (en) Printed circuit boards and methods for manufacturing same
JP5125166B2 (ja) 多層配線基板及びその製造方法
US7991250B2 (en) Printed circuit board
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
CN102067305B (zh) 电子衬底内的同心通路
CN100431394C (zh) 具有复合介质的基板及其所组成的多层基板
WO2014022688A1 (en) Multi-layer transmission lines
KR20190099739A (ko) 인터포저와 이를 포함하는 인쇄회로기판
US8058561B2 (en) Circuit board and manufacturing method thereof
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
WO2014153999A1 (zh) 一种封装基板单元及其制作方法和基板组件
JP7145979B2 (ja) 回路基板及びその製造方法
EP2120519B1 (en) Electrical interconnect structure and process thereof and circuit board structure
WO2022257525A1 (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN211047387U (zh) 线路板
TWI778356B (zh) 軟硬結合電路板及其製作方法
JP2005116811A (ja) 多層配線回路基板およびその作製方法
CN113543465B (zh) 多层电路板及其制作方法
TW202304051A (zh) 具有波導的電路板及其製造方法
CN112312648A (zh) 线路板及其制作方法
TWI813979B (zh) 電路板的製作方法以及電路板
CN113745187A (zh) 具有增加芯层走线面积的载板结构及其制作方法
CN114585157A (zh) 埋容线路板的制作方法及埋容线路板
CN117279242A (zh) 电路板的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220920

R150 Certificate of patent or registration of utility model

Ref document number: 7145979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150