CN102067305B - 电子衬底内的同心通路 - Google Patents

电子衬底内的同心通路 Download PDF

Info

Publication number
CN102067305B
CN102067305B CN2009801235529A CN200980123552A CN102067305B CN 102067305 B CN102067305 B CN 102067305B CN 2009801235529 A CN2009801235529 A CN 2009801235529A CN 200980123552 A CN200980123552 A CN 200980123552A CN 102067305 B CN102067305 B CN 102067305B
Authority
CN
China
Prior art keywords
path
conductive layer
coupled
signal
access structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801235529A
Other languages
English (en)
Other versions
CN102067305A (zh
Inventor
阿尔温德·钱德拉舍卡朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102067305A publication Critical patent/CN102067305A/zh
Application granted granted Critical
Publication of CN102067305B publication Critical patent/CN102067305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种在具有多个导电层的电子衬底中的多壁通路结构。所述多壁通路结构包括：外部通路，其耦合到一对所述导电层；内部通路，其位于所述外部通路内且耦合到所述同一对导电层；及电介质层，其位于所述内部通路与外部通路之间。在各种实施例中，所述对导电层可为所述电子衬底的内部导电层或外部导电层。在其它实施例中，提供一种制备多壁通路结构的方法。

Description

电子衬底内的同心通路
技术领域
本发明大体上涉及多层电子衬底，且明确地说涉及具有多壁通路的电子衬底。
背景技术
通路为电耦合多层衬底(例如多层印刷电路板衬底或封装衬底)的导电层的经镀敷的孔。常规通路具有一个连接不同导电层的信号路径。在具有许多电信号的密集封装设计中，可能需要不同导电层之间的许多连接，且由通路及其相关联捕获衬垫所占据的空间可能足以扩展衬底的总体大小。将需要增加电信号密度而不伴随地增加由通路及其捕获衬垫所占据的空间。
发明内容
在一方面中，提供一种在具有多个导电层的电子衬底中的多壁信号携载通路(via)结构。所述多壁信号携载通路结构包括：a)外部通路，其用于耦合到衬底的一对导电层，所述外部通路形成在所述对导电层之间的第一信号路径；b)内部通路，其位于外部通路内，用于耦合到所述对导电层，所述内部通路形成在所述对导电层之间的第二信号路径；及c)电介质层，其位于内部通路与外部通路之间。
在另一方面中，提供一种具有多个导电层的电子衬底。所述衬底包括多壁信号携载通路结构，所述多壁信号携载通路结构具有：a)外部通路，其耦合到衬底的一对导电层，所述外部通路形成第一信号路径；b)内部通路，其位于外部通路内且耦合到同一对导电层，所述内部通路形成第二信号路径；及c)电介质层，其位于内部通路与外部通路之间。
在又一方面中，提供一种制备衬底中的多壁信号携载通路结构的方法。所述方法包含：a)提供具有多个导电层的电子衬底；b)形成耦合到一对导电层且形成第一信号路径的第一通路；c)在第一通路内沉积第一电介质层；及d)在第一通路内且穿过第一电介质层形成第二通路，第二通路经耦合到同一对导电层且形成第二信号路径。
多壁信号携载通路结构可提供两个或两个以上信号路径，其互连电子衬底的同一对导电层，但占据常规的一个路径通路的空间。因此，多壁通路结构提供增加的信号密度。多壁通路结构还可提供在类似长度的路径上的信号路由(例如在信号的差分对的情况)。
前述内容已相当广泛地概述了本发明的特征及技术优点，以便于可更好地理解以下的详细描述。以下将描述形成权利要求书的主题的额外特征及优点。所属领域的技术人员应了解所揭示的概念及特定实施例可易于用作修改或设计其它结构以用于执行本发明的相同目的的基础。所属领域的技术人员还应认识到，所述等效构造并不脱离如在所附权利要求书中阐述的本发明的精神及范围。当结合附图考虑时，从以下描述将更好地理解据信为本发明的特性的新颖特征(关于其组织及操作方法两者)以及其它目的及优点。然而应明确了解，仅出于说明及描述的目的而提供附图中的每一者，且其并不既定作为本发明的限制的定义。
附图说胆
为更完全地理解本发明，现结合附图参考以下描述。
图1为电子衬底中的多壁通路结构的剖视图；
图2为多壁通路结构的俯视图；
图3为多层电子衬底的剖视图；
图4为通孔的剖视图；
图5为经镀敷的通孔的剖视图；
图6为通路的剖视图；
图7为填充有电介质材料的通路的剖视图；
图8为通路内的通孔的剖视图；
图9为通路内的经镀敷的通孔的剖视图；以及
图10为在通路结构上方的阻焊掩模的剖视图。
具体实施方式
参看图1所展示的实施例，说明具有两个内部导电层104及106以及两个外部导电层108及110的电子封装102。每一导电层通过电介质材料112与另一导电层分开。电子衬底可为例如积层(buildup)或层压多层印刷电路板或者积层或层压封装衬底的任何多层衬底。常规多层衬底可通过以下过程而制备：通过将单面层压件的一个或一个以上层添加到核心层压件的每一面而使所述核心层压件积层。用于层压件中的电介质材料的实例包括(但不限于)：FR-2酚醛棉纸、FR-4玻璃织物及环氧树脂、G-10玻璃织物及环氧树脂、CEM-1棉纸及环氧树脂、CEM-3玻璃织物及环氧树脂、CEM-5玻璃织物及聚酯、聚酰亚胺及通常用于制备多层衬底的其它电介质材料。
图1及图2中所展示的实施例中包括多壁通路结构114。多壁通路结构114包含在外部通路118内的内部通路116，且可被视作具有“通路内通路(via within a via)”的设计。如本文所使用，术语“多壁”指所述“通路内通路”的设计。为方便起见，内部通路116及外部通路118可被描述为“同心”，其中理解“同心”描述了通路内通路的设计而非通路的实际对准。因此，通路可能实际上彼此同心或可能并非实际上彼此同心。内部通路116及外部通路118两者耦合到同一对导电层，在此状况下为外部导电层108、110。电介质材料层120使内部通路116与外部通路118电绝缘。接点122、124分别使内部通路116及外部通路118耦合到外部导电层108、110。在实施例中，阻焊掩模126存在于多层衬底的两个面上。
虽然在此实施例中，描述了具有四个导电层的衬底，但在其它实施例中，衬底可具有两个、六个、八个、十个、十二个，或十二个以上导电层。因此，多壁通路结构的壁可连接未由介入导电层分开或由两个以上介入导电层分开的若干对导电层。
虽然描述了具有单一多壁通路结构的衬底，但其它实施例包括具有一个以上多壁通路结构的衬底。
一旦制备了具有一个或一个以上多壁通路结构的衬底，即可将所述衬底并入用于例如手机、计算机等的电子装置中的组合件中。
本文所描述的多壁通路结构的一个优点为：可使用现有的制造工艺制备多壁通路结构。
多壁通路结构可通过以下方法制备，所述方法包含：a)提供包含多个导电层的电子衬底；b)形成耦合到一对导电层的第一通路；c)以电介质材料填充第一通路；及d)在第一通路内且穿过电介质材料形成第二通路，其中第二通路耦合到同一对导电层。在完成的多壁通路结构中，第一通路被视作外部通路，而第二通路被视作内部通路。
可通过以下方法制备通路，所述方法包含：穿过衬底形成通孔(through hole)，接着以导电材料镀敷所述通孔。视例如孔的大小及便利性的考虑而定，通孔可通过打孔、钻孔或激光作用而制造。在一些实施例中，通路制备包括在镀敷之前清洁通孔。通孔可通过溅镀或电镀法而经镀敷或金属化。举例来说，可涂覆无电镀铜，继之以电解铜。在镀敷过程期间可涂覆的其它金属包括(但不限于)：镍、金、钯或银。或者，可以导电聚合物镀敷通孔。
填充第一通路且使第一通路与第二通路分开的电介质材料可为环氧树脂。电介质材料的其它实例包括(但不限于)：聚苯(PPE)、环状聚苯醚(annylated polyphenylene ether)(APPE)、苯并环丁烯(BCB)、氰酸酯(三嗪)树脂、聚四氟乙烯(PTFE)、双马来酰亚胺三嗪(BT)树脂、聚酰亚胺、聚酯、酚系树脂及聚苯醚酮(PEEK)。
在图3到图10所展示的特定实施例中，现将描述示范性多壁通路的构造。在图3中，提供包含多个导电层304、306、308、310的电子衬底302。在图4中，通孔402穿过衬底302而形成。在图5中，导电材料502(例如铜)镀敷于通孔402中及导电层304、310的对的部分上。镀敷于导电层304、310的对上的导电材料502经遮蔽或图案化以形成用于使第一经形成的通路606连接到导电层304、310的对的接点602、604，如图6所展示。
如图7中所见，接着在压力下以电介质材料702(例如环氧树脂)填充第一通路606，其中电介质材料702经沉积在接点602、604的至少一部分上。电介质材料702经平坦化及图案化以移除过量电介质材料。
如图8中所见，内部第二通路通过以下过程而制备：穿过电介质材料702且在第一通路606内形成通孔802。图9展示在通孔802中及在经图案化电介质材料702上的第二导电材料902的镀敷。如所见，经镀敷的导电材料902可经遮蔽或图案化以形成用于使经形成的第二通路908连接到导电层304、310的对的接点904、906。在此实施例中，电介质材料702在外部第一通路606与内部第二通路908的接点602、604之间形成绝缘层910、912。多壁通路结构1002由图3到图10中所展示的实施例产生。在一些实施例中，阻焊掩模1004、1006可涂覆于含有通路的衬底的两个表面上，如图10中所见。
虽然描述了具有两个通路的多壁通路结构，但还提供具有三个或三个以上同心通路的多壁通路结构。举例来说，通过以下方法可将第三通路添加到多壁通路结构1002，所述方法包含：以电介质材料填充内部第二通路，平坦化及图案化电介质材料，穿过电介质材料形成通孔，在通孔内镀敷导电材料，接着遮蔽或图案化经镀敷的材料，其与图7到图10中所展示的方法类似。可通过重复地在最内部通路内添加另一通路而包括额外通路。在某些实施例中，提供具有三个或三个以上同心通路的多壁通路结构。
在另一实施例中，最内部通路的空腔可用电介质材料、导电材料填充或保持未经填充。
在各种实施例中，一个通路的导电材料可与通路结构的任何其它通路的导电材料相同或不同。在某些实施例中，在多壁通路结构的所有通路中，导电材料为铜。类似地，两个通路之间的电介质材料可与使多壁通路结构的任何其它两个通路分开的电介质材料相同或不同。
在其它实施例中，多壁通路结构可连接若干对内部导电层。举例来说，在四层衬底中，可连接内部两个导电层。此可通过以下过程而实现：在具有两个导电层的核心层压件中形成多壁通路结构，接着将一层单面层压件添加到核心的每一面。结果是具有连接内部导电层的多壁通路结构的四层衬底。类似地，通过将一层单面层压件添加到含有多壁通路结构的四层层压件的两个面，可制备具有连接第二导电层及第五导电层的多壁通路结构的六层衬底。以类似方式，可制备连接具有六个以上导电层的衬底的内部导电层的多壁通路结构。
多壁通路结构的每一实施例提供互连同一对内部或外部导电层的至少两个信号路径。因为多壁通路结构所占据的空间与常规的一个路径通路所占据的空间相当，所以多壁通路结构提供增加的信号密度。此外，多壁通路结构可包括于信号的差分对的电路中，使得所述差分对的两个成员具有类似路径长度。举例来说，使用常规的一个路径通路，差分对的一个成员连接到与另一成员不同的通路。视每一通路的位置而定，此可意味着差分对具有不同总路径长度。与之相比，通过使用多壁通路结构，差分对的总路径长度将是类似的，因为差分对的每一成员连接到同一多壁通路结构。
如本文所描述，多壁信号携载通路结构提供互连一对导电层的两个或两个以上信号路径，因此增加信号密度。
虽然已详细描述本发明及其优点，但应了解在不脱离如由所附权利要求书所界定的本发明的精神及范围的情况下可在本文中进行各种变化、取代和变更。此外，本申请案的范围并不既定限于说明书中所描述的过程、机器、制造、物质组成、手段、方法及步骤的特定实施例。如所属领域的技术人员将易于从本发明而了解，可根据本发明利用执行大体上与本文中所描述的对应实施例相同的功能或实现大体上与本文中所描述的对应实施例相同的结果的现有或随后待开发的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围中包括所述过程、机器、制造、物质组成、手段、方法或步骤。

Claims (20)

1.一种在具有多个导电层的电子衬底中的多壁信号携载通路结构，其包含：
外部通路，其用于耦合到所述衬底的一对导电层，所述外部通路形成所述对导电层之间的第一信号路径；
一对外部接点，其将所述对导电层耦合到所述外部通路；
内部通路，其位于所述外部通路内，用于耦合到所述对导电层，所述内部通路形成所述对导电层之间的第二信号路径；
一对内部接点，其将所述对导电层耦合到所述内部通路；以及
电介质层，其位于所述内部通路与所述外部通路之间。
2.根据权利要求1所述的多壁信号携载通路结构，其中所述对导电层为外部导电层。
3.根据权利要求1所述的多壁信号携载通路结构，其中所述对导电层为内部核心导电层。
4.根据权利要求1所述的多壁信号携载通路结构，其进一步包含：
至少一个额外通路，其位于所述内部通路内，用于耦合到所述对导电层，所述至少一个额外通路形成所述对导电层之间的另一信号路径；以及
电介质层，其位于所述至少一个额外通路与所述内部通路之间。
5.根据权利要求1所述的多壁信号携载通路结构，其进一步包含接触区域，所述接触区域包含所述对外部接点以及所述对内部接点，所述对外部接点以及所述对内部接点由经图案化电介质层分开。
6.一种具有多个导电层的电子衬底，所述衬底包含多壁信号携载通路结构，所述多壁信号携载通路结构包含：
外部通路，其耦合到所述衬底的一对导电层，所述外部通路形成第一信号路径；
一对外部接点，其将所述对导电层耦合到所述外部通路；
内部通路，其位于所述外部通路内且耦合到所述对导电层，所述内部通路形成第二信号路径；
一对内部接点，其将所述对导电层耦合到所述内部通路；以及
电介质层，其位于所述内部通路与所述外部通路之间。
7.根据权利要求6所述的电子衬底，其中所述对导电层为外部导电层。
8.根据权利要求6所述的电子衬底，其中所述对导电层为内部导电层。
9.根据权利要求6所述的电子衬底，其中所述多壁信号携载通路结构进一步包含：
至少一个额外通路，其安置于所述内部通路内且耦合到所述对导电层，所述至少一个额外通路形成另一信号路径；以及
电介质层，其位于所述至少一个额外通路与所述内部通路之间。
10.根据权利要求6所述的电子衬底，其中所述多壁信号携载通路结构进一步包含接触区域，所述接触区域包含所述对外部接点以及所述对内部接点，所述对外部接点以及所述对内部接点由经图案化电介质层分开。
11.根据权利要求6所述的电子衬底，其中所述电子衬底为印刷电路板衬底。
12.根据权利要求6所述的电子衬底，其中所述电子衬底为积层或层压衬底。
13.根据权利要求6所述的电子衬底，其中所述多壁信号携载通路结构被并入到信号的差分对的信号路径中。
14.一种制造衬底中的多壁信号携载通路结构的方法，其包含：
提供包含多个导电层的电子衬底；
形成耦合到一对所述导电层的第一通路，其形成所述对导电层之间的第一信号路径；
形成一对外部接点，其将所述对导电层耦合到所述第一通路；
在所述第一通路内沉积第一电介质层；
图案化所述第一电介质层；
在所述第一通路内且穿过所述第一电介质层形成第二通路，所述第二通路耦合到所述对导电层且形成所述对导电层之间的第二信号路径；以及
形成一对内部接点，其将所述对导电层耦合到所述第二通路；。
15.根据权利要求14所述的方法，其中所述第二通路由以下过程形成，所述过程包含：
在所述第一通路内且穿过所述第一电介质层形成通孔；
在所述通孔中及在所述对导电层中的每一层的一部分上镀敷导电材料；以及
图案化镀敷于所述对导电层中的每一层的所述部分上的所述导电材料。
16.根据权利要求14所述的方法，其中所述对导电层为外部导电层。
17.根据权利要求14所述的方法，其中所述对导电层为内部导电层。
18.根据权利要求14所述的方法，其进一步包含在所述对导电层中的每一层上沉积阻焊掩模。
19.根据权利要求14所述的方法，其进一步包含：
在所述第二通路内沉积第二电介质层；以及
在所述第二通路内形成额外通路，所述额外通路耦合到所述对导电层且形成所述对导电层之间的额外信号路径。
20.根据权利要求19所述的方法，其进一步包含重复地进行以下操作：
在最内部通路内沉积电介质材料；以及
在所述最内部通路内形成另一通路，所述另一通路耦合到所述对导电层且形成另一信号路径。
CN2009801235529A 2008-06-27 2009-06-19 电子衬底内的同心通路 Active CN102067305B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/163,028 US8273995B2 (en) 2008-06-27 2008-06-27 Concentric vias in electronic substrate
US12/163,028 2008-06-27
PCT/US2009/048029 WO2009158286A1 (en) 2008-06-27 2009-06-19 Concentric vias in electronic substrate

Publications (2)

Publication Number Publication Date
CN102067305A CN102067305A (zh) 2011-05-18
CN102067305B true CN102067305B (zh) 2013-12-04

Family

ID=41061103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801235529A Active CN102067305B (zh) 2008-06-27 2009-06-19 电子衬底内的同心通路

Country Status (9)

Country Link
US (1) US8273995B2 (zh)
EP (1) EP2313920B1 (zh)
JP (1) JP5524203B2 (zh)
KR (2) KR20120125675A (zh)
CN (1) CN102067305B (zh)
ES (1) ES2719532T3 (zh)
HU (1) HUE044085T2 (zh)
TW (1) TWI404480B (zh)
WO (1) WO2009158286A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
EP2463809A1 (fr) 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
CN102300401A (zh) * 2011-08-12 2011-12-28 三星半导体(中国)研究开发有限公司 实现多信号传输的通孔结构及其制造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
US9367789B2 (en) 2012-05-16 2016-06-14 Nagravision S.A. Process for the production of an electronic card having an external connector and such an external connector
CN103687288B (zh) * 2012-09-11 2017-04-05 上海耐普微电子有限公司 印刷电路板的连接部件及连接结构
WO2015116093A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Printed circuit board with co-axial vias
US9706667B2 (en) * 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
CN106653318B (zh) * 2017-02-28 2019-06-18 华为技术有限公司 电感器件和交错并联直流变换器
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
TWI781786B (zh) * 2021-01-28 2022-10-21 欣興電子股份有限公司 共軸通孔結構及其製造方法
US11792918B2 (en) * 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
EP1176641A2 (en) * 2000-07-27 2002-01-30 Fujitsu Limited Front-and-back electrically conductive substrate and method for manufacturing same
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
EP1713314A1 (en) * 2004-02-04 2006-10-18 Ibiden Co., Ltd. Multilayer printed wiring board
EP1746652A1 (en) * 2005-07-19 2007-01-24 Shinko Electric Industries Co., Ltd. Circuit substrate and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421083A (en) 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
AU5323000A (en) * 1999-06-11 2001-01-02 Teradyne, Inc. Split via surface mount connector and related techniques
JP2001168530A (ja) * 1999-12-13 2001-06-22 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP4390368B2 (ja) * 2000-06-08 2009-12-24 新光電気工業株式会社 配線基板の製造方法
US7091424B2 (en) 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7081650B2 (en) 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
JP4608297B2 (ja) 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
DE102004060962A1 (de) 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US7613007B2 (en) 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
TWI272886B (en) 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
US7989915B2 (en) 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
EP1176641A2 (en) * 2000-07-27 2002-01-30 Fujitsu Limited Front-and-back electrically conductive substrate and method for manufacturing same
EP1713314A1 (en) * 2004-02-04 2006-10-18 Ibiden Co., Ltd. Multilayer printed wiring board
EP1746652A1 (en) * 2005-07-19 2007-01-24 Shinko Electric Industries Co., Ltd. Circuit substrate and method of manufacturing the same

Also Published As

Publication number Publication date
US20090321126A1 (en) 2009-12-31
TW201018343A (en) 2010-05-01
WO2009158286A1 (en) 2009-12-30
ES2719532T3 (es) 2019-07-11
KR20120125675A (ko) 2012-11-16
EP2313920A1 (en) 2011-04-27
US8273995B2 (en) 2012-09-25
JP2011526080A (ja) 2011-09-29
EP2313920B1 (en) 2019-01-09
TWI404480B (zh) 2013-08-01
KR101213184B1 (ko) 2012-12-18
JP5524203B2 (ja) 2014-06-18
HUE044085T2 (hu) 2019-09-30
CN102067305A (zh) 2011-05-18
KR20110020941A (ko) 2011-03-03

Similar Documents

Publication Publication Date Title
CN102067305B (zh) 电子衬底内的同心通路
CN102448244B (zh) 用于高速信号设计的印刷电路板
TWI710301B (zh) 薄型天線電路板的製作方法
US6426470B1 (en) Formation of multisegmented plated through holes
CN102742372B (zh) 电路板及其制造方法
EP0446656A1 (en) Method of manufacturing a multilayer circuit board
US8256106B2 (en) Method for fabricating circuit board structure with capacitors embedded therein
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
CN107454761B (zh) 高密度增层多层板的制造方法
US20060060377A1 (en) Method of forming a multi-layer printed circuit board and the product thereof
CN100459078C (zh) 一种基板的制造方法
CN211047387U (zh) 线路板
JP7145979B2 (ja) 回路基板及びその製造方法
US11910540B2 (en) Circuit board with solder mask on internal copper pad
KR102662860B1 (ko) 인쇄회로기판
CN103857207B (zh) 电路板及其制作方法
CN112312648A (zh) 线路板及其制作方法
TWI251453B (en) Stacked multi-layer circuit board and method for fabricating the same
CN117336949A (zh) 多层电路板及其制作方法
TW200531243A (en) Semiconductor package substrate with conductive structure of interlayer and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant