JP2011526080A - 電子基板における同心状ビア - Google Patents

Abstract

複数の導電性層を有する電子基板における多壁ビア構造。この多壁ビア構造は、１対の前記導電性層に結合された外側ビアと、前記と同じ対の導電性層に結合された、前記外側ビア内の内側ビアと、前記内側および外側ビア間における誘電体層とを含む。種々の実施の形態において、前記１対の導電性層は、前記電子基板の内側導電性層または外側導電性層でありうる。他の実施の形態では、多壁ビア構造を作成する方法が提供される。

Description

本開示は、一般的には多層電子基板に関し、特に多壁ビア（multiwall vias）を有する電子基板に関する。

ビアは、多層プリント回路基板やパッケージ基板のような多層基板の導電性層を電気的に結合するメッキされた孔である。従来のビアは、異なる導電性層を接続する１つの信号経路を有する。多くの電気信号を有する稠密なパッケージ・デザインでは、異なる導電性層の間の多数の接続が必要とされ、ビアとそれらの関連するキャプチャ・パッド（capture pads）によって占有されるスペースは基板の全体の寸法を拡大するのに十分でありうる。ビアとそれらのキャプチャ・パッドによって占有されるスペースを同時に増大することなしに電気信号密度を上げることが望ましいであろう。

１つの態様では、多壁信号搬送ビア構造が、複数の導電性層を有する電子基板に設けられる。多壁信号搬送ビア構造は、ａ）基板の１対の導電性層に結合するための外側ビアであって、１対の導電性層間に第１の信号経路を生成する外側ビア、ｂ）１対の導電性層に結合するための、外側ビア内に配置された内側ビアであって、１対の導電性層間に第２の信号経路を生成する内側ビア、およびｃ）内側ビアと外側ビアとの間の誘電体層を含む。

他の態様では、複数の導電性層を有する電子基板が設けられる。その基板は、ａ）基板の１対の導電性層に結合された外側ビアであって、第１の信号経路を生成する外側ビア、ｂ）外側ビア内に配置されかつ同じ対の導電性層に結合された内側ビアであって、第２の信号経路を生成する内側ビア、およびｃ）内側ビアと外側ビアとの間の誘電体層を有する多壁信号搬送ビア構造を含む。

他の態様では、基板に多壁信号搬送ビア構造を作成する方法が提供される。その方法は、ａ）電子基板に複数の導電性層を設けること、ｂ）１対の導電性層に結合された第１のビアを形成することおよび第１の信号経路を生成すること、ｃ）第１のビア内に誘電体層を沈積すること、およびｄ）第１のビア内に第２のビアを形成すること、第１の誘電体層を介して第２のビアが同じ対の導電性層に結合されること、そして第２の信号経路を生成することを含む。

多壁信号搬送ビア構造は、電子基板の同じ対の導電性層を連結するが従来の１経路ビア（one path via）のスペースを占有する２つまたはそれより多くの信号経路を提供することができる。したがって、その多壁ビア構造は、増大した信号密度を提供する。多壁ビア構造は、例えば差動対信号（differential pair of signals）によって、同様の長さの経路による信号ルーティングをも提供することができる。

上記では、下記の詳細な説明がより良く理解されるように、本開示の特徴および技術的利点をかなり大まかに説明した。請求項の主題を形成する付加的な特徴および利益が後で説明されるであろう。開示された概念及び特定の実施形態は、本開示と同じ目的を実行するための他の構成を修正または設計するための基礎として容易に利用されうることが当業者により認識されるであろう。このような均等な構成は、添付請求項に示された本発明の精神および範囲から逸脱しないことも当業者により認識されるであろう。添付図面に関連して検討されると、本開示の特徴と考えられる新規な特徴が、それの構成および動作の方法の両者について、他の目的および利益とともに、下記の説明からより良く理解されるであろう。しかし、図面のそれぞれは、例示および説明の目的のためのみに提示されたものであり、本発明の範囲の定義としては意図されていないことが明確に理解されるべきである。

本開示のさらに完全な理解のために、添付図面に関連してなされる下記の説明がここで参照される。

図１は、電子基板における多壁ビア構造の断面図である。 図２は、多壁ビア構造の上面図である。 図３は、多層電子基板の断面図である。 図４は、貫通孔の断面図である。 図５は、めっき貫通孔の断面図である。 図６は、ビアの断面図である。 図７は、誘電体材料を充填されたビアの断面図である。 図８は、ビア内の貫通孔の断面図である。 図９は、ビア内のめっき貫通孔の断面図である。 ビア構造上のはんだマスクの断面図である。

詳細な説明

図１に示された実施の形態を参照すると、電子パッケージ１０２は、２つの内側導電性層１０４および１０６と、２つの外側導電性層１０８および１１０を有している。各導電性層は、誘電体材料１１２によって互いに分離されている。電子基板は、ビルドアップまたはラミネート多層プリント回路基板あるいはビルドアップまたはラミネーロ・パッケージ基板のような任意の多層基板であってもよい。従来の多層基板は、コア・ラミネートの各面に付加された片面ラミネートの１つまたは複数の層で両面コア・ラミネートをビルドアップする（building up）ことによって作成されうる。ラミネートに使用される誘電体材料の例は、ＦＲ−２フェーノール・コットン紙、ＦＲ−４ガラス織布およびエポキシ樹脂、Ｇ−１ガラス織布およびエポキシ、ＣＥＭ−１コットン紙およびエポキシ、ＣＥＭ−３ガラス織布およびエポキシ、ＣＥＭ−５ガラス織布およびポリエステル、ポリアミド、および多層基板を作成する場合に通常使用される他の誘電体材料を含むが、それらに限定されない。

図１および２に示された実施の形態には、多壁ビア構造１１４が含まれている。多壁ビア構造１１４は、外側ビア１１８内に内側ビア１１６を具備しており、「ビア内ビア」（“via within a via”）デザインを有しているものとみなすことができる。ここで使用される場合には、「多壁」（“multiwall”）という用語は、「ビア内ビア」デザインを意味する。内側ビア１１６および外側ビア１１８は、便宜上「同心状」として説明されることができ、この場合、「同心状」はビア内ビア・デザインを記述するがビアの実際上の整列を記述するものではないという理解を伴う。したがって、ビアは、実際に互いに同心状であってもよく、あるいは、なくてもよい。内側ビア１１６および外側ビア１１８は両方とも、同じ対の導電性層に、この場合には、外側導電性層１０８、１１０に結合される。誘電体材料の層１２０は、内側ビア１１６を外側ビア１１８から電気的に絶縁する。接点１２２、１２４は、内側ビア１１６および外側ビア１１８をそれぞれ外側導電性層１０８、１１０に結合する。この実施の形態では、はんだマスク１２６が多層基板の両側上に存在する。

この実施の形態では、４つの導電性層を有する基板が説明されているが、他の実施の形態では、基板は、２つ、６つ、８つ、１０、１２、または１２より多い導電性層を有することができる。したがって、多壁ビア構造の１つの壁は、介在する導電性層によって分離されていない、あるいは２つより多い介在導電性層によって分離された複数対の導電性層を連結することができる。

単一の多壁ビア構造を有する基板が記述されるが、他の実施の形態は、１つより多い多壁ビア構造を有する基板を含む。

１つまたは複数の多壁ビア構造を有する基板が作成されると、その基板は、セル電話、コンピュータ、等のような電子装置における使用のためのシステムに組み込まれうる。

ここに記述される多壁ビア構造の１つの利点は、それが既存の製造方法を使用して作成されうることである。

多壁ビア構造は、ａ）複数の導電性層を具備した電子基板を設けること、ｂ）１対の導電性層に結合される第１のビアを形成すること、ｃ）前記第１のビアに誘電体材料を充填すること、およびｄ）前記第１のビア内および前記誘電体材料を通じて第２のビアを形成すること、前記第２のビアは同じ対の導電性層に結合される、を具備する方法によって作成されうる。完成した多壁ビア構造では、第１のビアは外側ビアとみなされ、第２のビアは内側ビアとみなされる。

ビアは、基板に貫通孔を形成すること、そしてその貫通孔を導電性材料でめっきすることを具備する方法によって作成されうる。その貫通孔は、孔のサイズや利便性などのような観点に応じて、打ち抜き、穿孔、あるいはレーザ加工によって作成されうる。いくつかの実施の形態では、ビア作成は、めっきする前に貫通孔をクリーニングすることを含む。貫通孔は、スパッタリングまたは電気めっきによってめっきまたは金属化されうる。例えば、無電解銅が適用され、続いて、電解銅が適用されうる。めっき処理時に適用されうる他の金属は、ニッケル、金、パラジウムまたは銀を含むが、それらに限定されない。あるいは、貫通孔は、導電性ポリマーでめっきされてもよい。

第１のビアに充填し、そして第１のビアを第２のビアから分離する誘電体材料は、エポキシ樹脂であってもよい。誘電体材料の他の例は、ポリフェニレン（ＰＰＥ）、アニレーテッドポリフェニレンエーテル（ＡＰＰＥ）、ベンゾシクロブテン（ＢＣＢ）、シアネート（トリアジン）樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）、ビスマレイミドトリアジン（ＢＴ）樹脂、ポリイミド、ポリエステル、フェノールおよびポリ（フェニレンエーテルケトン）（ＰＥＥＫ）を含むが、それらに限定されない。

図３−１０に示された特定の実施の形態において、例示的な多壁ビアがここで説明される。図３において、複数の導電性層３０４、３０６、３０８、３１０を具備した電子基板３０２が提供される。図４において、貫通孔４０２が基板３０２に形成される。図５において、銅のような導電性材料が貫通孔４０２内と１対の導電性層３０４、３１０の一部分上にめっきされる。１対の導電性層３０４、４１０上にめっきされた導電性材料５０２は、図６に示されているように、最初に形成されたビア６０６を１対の導電性層３０４、３１０に接続するための接点６０２、６０４を形成するためにマスクされるまたはパターン化される。

図７に示されているように、第１のビア６０６は次にエポキシ樹脂のような誘電体材料７０２を加圧充填され、その誘電体材料７０２は接点６０２、６０４の少なくとも一部分上に堆積される。誘電体材料７０２は、余剰の誘電体材料を除去するために平坦化されかつパターン化される。

図８に示されているように、内側の、第２のビアは、誘電体材料７０２を通じてそして第１のビア６０６内に貫通孔８０２を形成することによって作成される。図９は、貫通孔８０２内およびパターン化された誘電体材料７０２上に第２の導電性材料をめっきすることを示す。めっきされた導電性材料９０２は、図示のように、形成された第２のビアを１対の導電性層３０４、３１０に接続するための接点９０４、９０６を形成するためにマスクされまたはパターン化されうる。この実施の形態では、誘電体材料７０２は、外側の、第１のビア６０６および内側の、第２のビア９０８の接点６０２、６０４間に絶縁層９１０、９１２を形成する。多壁ビア構造１００２は、図３−１０に示された実施の形態から得られる。いくつかの実施の形態において、図１０に示されているように、ビアを含む基板の両面上にはんだマスク１００４、１００６が添着されうる。

２つのビアを有する多壁ビア構造が説明されたが、３つまたはそれより多くの同心状ビアを有する多壁ビア構造も提供される。例えば、図７−１０に示された方法と同様に、内側の、第２のビアに誘電体材料を充填すること、その誘電体材料を平坦化しかつパターン化すること、誘電体材料に貫通孔を形成すること、その端通孔内に導電性材料をめっきすること、そして、めっきされた材料をマスクすることまたはパターン化することを具備する方法によって、第３のビアが多壁ビア構造１００２に付加されうる。付加ビアは、最も内側のビア内に他のビアを繰り返し付加することによって含まれうる。ある実施の形態では、３つまたはそれより多くの同心状ビアを有する多壁ビア構造が提供される。

他の実施の形態では、最も内側のビアの空洞は、誘電体材料または導電性材料を充填されてもよく、あるいは充填されないままであってもよい。

種々の実施の形態において、１つのビアの導電性材料は、ビア構造の任意の他のビアの導電性材料と同一であってもよくあるいは異なっていてもよい。ある実施の形態では、多壁ビア構造のすべてのビアにおいて導電性材料は銅である。同様に、２つのビア間の誘電体材料は、多壁ビア構造の任意の他の２つのビアを分離する誘電体材料と同じであってもよくあるいは異なっていてもよい。

他の実施の形態では、多壁ビア構造は、複数の対の内側導電性層を接続することができる。例えば、４層基板では、内側の２つの導電性層が接続されうる。これは、２つの導電性層を有するコア・ラミネート内に多壁ビア構造を形成し、そしてコアの各側に片面ラミネートの層を付加することによって達成されうる。その結果は、内側の導電性層を接続する多壁ビア構造を有した４層基板である。同様に、第２および第５の導電性層を接続する多壁ビア構造を有した６層基板が、多壁ビア構造を含む４層ラミネートの両側に片面ラミネートの層を付加することによって作成されうる。同様にして、基板の内側導電性層を６つより多い導電性層と接続する多壁ビア構造が作成されうる。

多壁ビア構造の各実施の形態は、同じ対の内側または外側導電性層を相互接続する少なくとも２つの信号経路を提供する。多壁ビア構造によって占有されるスペースは、従来の１経路ビアによって占有されるスペースと同等であるから、多壁ビア構造は増大した信号密度を提供する。さらに、多壁ビア構造は、差動対信号の回路内に含まれ、その差動対の両方の部材が同様の経路長を有するようになされうる。例えば、従来の１経路ビアを使用すると、差動対の１つの部材が他の部材とは異なるビアに接続する。各ビアの場所に応じて、これは、差動対が異なる全経路長を有することを意味しうる。対照的に、多壁ビア構造を使用することにより、差動対の各部材が同じ多壁ビア構造に接続するので、差動対の全経路長は同様となるであろう。

ここにおいて説明されたように、多壁信号搬送ビア構造は、１対の導電性層を相互接続する２つまたはそれより多くの信号経路を提供するので、信号密度を増大させる。

本発明およびそれの利点が詳細に説明されたが、添付請求項によって定義される本発明の精神および範囲から逸脱することなしに、種々の変化、置換および変更がなされうることが理解されるべきである。さらに、本願の範囲は、本明細書に記載された処理、機械、製造物、組成物、手段、方法および工程の特定の実施の形態に限定されるようには意図されていない。ここに記載された対応する実施の形態と実質的に同じ機能を発揮するまたは実質的に同じ結果を達成する現存するまたは後で開発される処理、機械、製造物、組成物、手段、方法、または工程が本発明に従って利用できることを当業者は本開示から容易に認識するであろう。したがって、添付請求項は、このような処理、機械、製造物、組成物、手段、方法、または工程をそれらの範囲内に含むように意図されている。

Claims (20)

1. 複数の導電性層を有する電子基板内の多壁信号搬送ビア構造であって、
   前記基板の１対の導電性層に結合するための外側ビアであり、前記１対の導電性層間に第１の信号経路を形成する外側ビアと、
   前記１対の導電性層に結合するための、前記外側ビア内の内側ビアであり、前記１対の導電性層間に第２の信号経路を形成する内側ビアと、
   前記内側ビアおよび前記外側ビア間における誘電体層と、
   を具備する多壁信号搬送ビア構造。
2. 前記１対の層は外側導電性層である請求項１の多壁信号搬送ビア構造。
3. 前記１対の層は内側導電性層である請求項１の多壁信号搬送ビア構造。
4. 前記１対の導電性層に結合するための、前記内側ビア内の少なくとも１つの付加ビアであって、前記１対の導電性層の間に他の信号経路を形成する少なくとも１つの付加ビアと、
   前記少なくとも１つの付加ビアおよび前記内側ビア間の誘電体層と、
   をさらに具備する請求項１の多壁信号搬送ビア構造。
5. 外側ビア・トレースおよび内側ビア・トレースを含む接点領域をさらに具備し、前記トレースはパターン化された誘電体層によって分離される請求項１の多壁信号搬送ビア構造。
6. 複数の導電性層を有する電子基板であって、
   前記基板の１ついの導電性層に結合された外側ビアであり、第１の信号経路を形成する外側ビアと、
   前記１対の導電性層に結合された、前記外側ビア内の内側ビアであり、第２の信号経路を形成する内側ビアと、
   前記内側ビアおよび前記外側ビア間における誘電体層と、
   を具備した多壁信号搬送ビア構造を具備する電子基板。
7. 前記１対の層は外側導電性層である請求項６の電子基板。
8. 前記１対の層は内側導電性層である請求項６の電子基板。
9. 前記多壁信号搬送ビア構造は、
   前記内側ビア内に配置されかつ前記１対の導電性層に結合された少なくとも１つの付加ビアであり、他の信号経路を形成する少なくとも１つの付加ビアと、
   前記少なくとも１つの付加ビアおよび前記内側ビア間における誘電体層と、
   をさらに具備する請求項６の電子基板。
10. 前記多壁信号搬送ビア構造は、パターン化された外側ビア・トレースとパターン化された内側ビア・トレースを具備し、前記トレースはパターン化された誘電体層によって分離されている接点領域をさらに具備する請求項６の電子基板。
11. 前記電子基板は、プリント回路基板である請求項６の電子基板。
12. 前記電子基板は、ビルドアップまたはラミネート基板である請求項６の電子基板。
13. 前記多壁信号搬送ビア構造は、差動対信号の信号経路内に組み込まれた請求項６の電子基板。
14. 基板内に多壁信号搬送ビア構造を作成する方法であって、
    複数の導電性層を具備する電子基板を設けること、
    １対の導電性層に結合され、前記１対の導電性層の間に第１の信号経路を形成する第１のビアを形成すること、
    前記第１のビア内に第１の誘電体層を堆積すること、
    前記第１の誘電体層をパターン化すること、
    前記第１のビア内でかつ前記第１の誘電体層を貫通して第２のビアを形成すること、前記第２のビアは前記１対の導電性層に結合されかつ前記１対の導電性層の間に信号経路を形成すること、
    を具備する方法。
15. 前記第２のビアは、
    前記第１のビア内にかつ前記第１の誘電体層を貫通して貫通孔を形成すること、
    前記貫通孔内にかつ前記１対の導電性層の各層の一部分上に導電性材料をめっきすること、および
    前記１対の導電性層の各層の前記一部分上にめっきされた前記導電性材料をパターン化すること、
    を具備する方法によって形成される請求項１４の方法。
16. 前記１対の導電性層は外側導電性層である請求項１４の方法。
17. 前記１対の導電性層は内側導電性層である請求項１４の方法。
18. 前記１対の導電性層の各層上にはんだマスクを堆積することをさらに具備する請求項１４の方法。
19. 前記第２のビア内に第２の誘電体層を堆積すること、および
    前記第２のビア内に、前記１ついの導電性層に結合されかつ前記１対の導電性層間に付加信号経路を形成する付加ビアを形成すること、
    をさらに具備する請求項１４の方法。
20. 最内側ビア内に誘電体材料を堆積すること、および
    前記１対の導電性層に結合されかつ他の信号経路を形成する他のビアを前記最内側ビア内に形成すること、
    を反復して具備する請求項１９の方法。

Images