KR20110020941A - 전자 기판의 동심 비아 - Google Patents

전자 기판의 동심 비아 Download PDF

Info

Publication number
KR20110020941A
KR20110020941A KR1020117001759A KR20117001759A KR20110020941A KR 20110020941 A KR20110020941 A KR 20110020941A KR 1020117001759 A KR1020117001759 A KR 1020117001759A KR 20117001759 A KR20117001759 A KR 20117001759A KR 20110020941 A KR20110020941 A KR 20110020941A
Authority
KR
South Korea
Prior art keywords
conductive layers
pair
multiwall
signaling
electronic substrate
Prior art date
Application number
KR1020117001759A
Other languages
English (en)
Other versions
KR101213184B1 (ko
Inventor
아빈드 찬드라세카란
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110020941A publication Critical patent/KR20110020941A/ko
Application granted granted Critical
Publication of KR101213184B1 publication Critical patent/KR101213184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

전자 기판 내의 다중벽 비아 구조물은 다수의 전도층들을 갖는다. 다중벽 비아 구조물은 한 쌍의 전도층들에 연결된 외부 비아, 외부 비아 내에 있고 동일한 한 쌍의 전도층들에 연결되는 내부 비아, 및 내부 비아와 외부 비아 사이의 유전체층을 포함한다. 다양한 실시예들에서, 상기 한 쌍의 전도층들은 전자 기판의 내부 전도층들 또는 외부 전도층들일 수 있다. 다른 실시예들에서, 다중벽 비아 구조물을 마련하는 방법이 제공된다.

Description

전자 기판의 동심 비아{CONCENTRIC VIAS IN ELECTRONIC SUBSTRATE}
본 개시물은 일반적으로 다층 전자 기판들에 관한 것으로서, 특히 다중벽(multiwall) 비아들(vias)을 갖는 전자 기판들에 관한 것이다.
비아들은 다층 인쇄회로보드 기판 또는 패키지 기판과 같은 다층 기판의 전도층들을 전기적으로 연결하는 도금된 홀들(plated holes)이다. 종래의 비아들은 상이한 전도층들을 연결하는 하나의 신호 경로를 갖는다. 많은 전기 신호들을 갖는 조밀한(dense) 패키지 설계에서, 상이한 전도층들 간의 다수의 연결들이 요구될 수 있고, 비아들 및 이들의 연관된 캡쳐 패드(capture pad)들에 의해 점유된 공간은 기판의 전체 크기를 확장하기에 충분할 수 있다. 비아들 및 이들의 캡쳐 패드들에 의해 점유된 공간을 부수적으로 증가시키지 않으면서 전기 신호 밀도를 증가시키는 것이 바람직하다.
일 양상에서, 다중벽 신호전달 비아 구조물은 다수의 전도층들을 갖는 전자 기판에 제공된다. 다중벽 신호전달 비아 구조물은, a) 기판의 한 쌍의 전도층들에 연결하기 위한 외부 비아(outer via) ― 상기 외부 비아는 상기 한 쌍의 전도층들 사이에 제 1 신호 경로를 생성함 ―; b) 상기 한 쌍의 전도층들에 연결하기 위해 상기 외부 비아 내에 위치된 내부 비아(inner via) ― 상기 내부 비아는 상기 한 쌍의 전도층들 사이에 제 2 신호 경로를 생성함 ―; 및 c) 상기 내부 비아와 상기 외부 비아 사이의 유전체층을 포함한다.
다른 양상에서, 다수의 전도층들을 갖는 전자 기판이 제공된다. 상기 기판은 다중벽 신호전달 비아 구조물을 포함하고, 상기 다중벽 신호전달 비아 구조물은, a) 기판의 한 쌍의 전도층들에 연결된 외부 비아 ― 상기 외부 비아는 제 1 신호 경로를 생성함 ―; b) 동일한 상기 한 쌍의 전도층들에 연결되고 상기 외부 비아 내에 위치된 내부 비아 ― 상기 내부 비아는 제 2 신호 경로를 생성함 ―; 및 c) 상기 내부 비아와 상기 외부 비아 사이의 유전체층을 갖는다.
추가적인 양상에서, 기판에서 다중벽 신호전달 비아 구조물을 마련하는 방법이 제공된다. 상기 방법은, a) 전자 기판에 다수의 전도층들을 제공하는 단계; b) 한 쌍의 상기 전도층들에 연결된 제 1 비아를 형성하고 제 1 신호 경로를 생성하는 단계; c) 상기 제 1 비아 내에서 제 1 유전체층을 증착하는 단계; 및 d) 상기 제 1 비아 내에서 그리고 상기 제 1 유전체층을 통과하게 제 2 비아를 형성하는 단계 ― 상기 제 2 비아는 동일한 상기 한 쌍의 전도층들에 연결되고 제 2 신호 경로를 생성함 ― 를 포함한다.
다중벽 신호전달 비아 구조물은 전자 기판의 동일한 쌍의 전도층들을 상호연결하지만 종래의 하나의 경로 비아의 공간을 점유하는 2개 이상의 신호 경로들을 제공할 수 있다. 따라서, 다중벽 비아 구조물은 증가된 신호 밀도를 제공한다. 다중벽 비아 구조물은 또한 차동(differential) 쌍의 신호들에서와 같이, 유사한 길이들의 경로들을 통한 신호 라우팅을 제공할 수 있다.
전술한 것은 이하의 상세한 설명이 보다 잘 이해될 수 있도록 본 개시물의 특징들 및 기술적 장점들을 다소 폭넓게 요약되었다. 청구범위의 청구대상을 형성하는 부가적인 특징들 및 장점들은 이후에 설명될 것이다. 제시된 개념 및 특정 실시예들이 본 개시물의 동일한 목적들을 수행하기 위해 다른 구조들을 변형 또는 설계하기 위한 기초로서 용이하게 사용될 수 있다는 점은 통상의 당업자에 의해 인식되어야 한다. 또한, 그러한 동등한 구성들이 첨부된 청구범위에서 상술된 바와 같은 본 발명의 사상과 범주를 벗어나지 않는다는 점은 통상의 당업자에 의해 인식되어야 한다. 추가적인 목적들 및 장점들과 함께, 이의 구성 및 동작 방법에 대하여 개시물의 특성으로 판단되는 신규한 특징들은 첨부된 도면들과 연계하여 고려될 때 이하의 설명으로부터 보다 잘 이해될 것이다. 그러나, 각각의 도면들은 예시 및 설명만을 목적으로 제공되며 본 발명의 제한들의 정의로서 의도되지 않는다는 점을 명백히 이해한다.
본 개시물의 보다 완전한 이해를 위하여, 이제 첨부된 도면들과 연계하여 이하의 설명들을 참조한다.
도 1은 전자 기판의 다중벽 비아 구조물의 단면도이다.
도 2는 다중벽 비아 구조물의 최상부도이다.
도 3은 다층 전자 기판의 단면도이다.
도 4는 관통 홀(through hole)의 단면도이다.
도 5는 도금된 관통 홀의 단면도이다.
도 6은 비아의 단면도이다.
도 7은 유전체 물질로 충진된 비아의 단면도이다.
도 8은 비아 내의 관통 홀의 단면도이다.
도 9는 비아 내의 도금된 관통 홀의 단면도이다.
도 10은 비아 구조물 위의 땜납 마스크(solder mask)의 단면도이다.
도 1에 도시된 실시예를 참조하면, 2개의 내부 전도층들(104, 106), 및 2개의 외부 전도층들(108, 110)을 갖는 전자 패키지(102)가 도시된다. 각각의 전도층은 유전체 물질(112)에 의해 서로 분리된다. 전자 기판은 성장(buildup) 또는 적층(laminate) 다층 인쇄회로보드, 또는 성장 또는 적층 패키지 기판과 같은 임의의 다층 기판일 수 있다. 종래의 다층 기판은 코어 적층물(core laminate)의 각 측면에 부가된 1면(single-sided) 적층물의 하나 이상의 층들을 갖는 2면(two-sided) 코어 적층물을 성장시킴으로써 마련될 수 있다. 적층물들에 사용된 유전체 물질의 예들은 FR-2 페놀 코튼 페이퍼(phenolic cotton paper), FR-4 평직 유리(woven glass) 및 에폭시 수지, G-10 평직 유리 및 에폭시, CEM-1 코튼 페이퍼 및 에폭시, CEM-1 코튼 페이퍼 및 에폭시, CEM-3 평직 유리 및 에폭시, CEM-5 평직 유리 및 폴리에스테르, 폴리이미드, 및 다층 기판들을 마련하는데 전형적으로 사용되는 다른 유전체 물질들을 포함하지만, 이들로 제한되지 않는다.
다중벽 비아 구조물(114)은 도 1 및 도 2에 도시된 실시예에 포함된다. 다중벽 비아 구조물(114)은 외부 비아(118) 내에 내부 비아(116)를 포함하고, "비아 내부 비아(via within via)" 설계를 갖는 것으로 고려될 수 있다. 본 명세서에서 사용되는 것처럼, "다중벽(multiwall)"이란 용어는 "비아 내부 비아" 설계를 지칭한다. 내부 비아(116) 및 외부 비아(118)는 편의를 위하여 "동심(concentric)"인 것으로 설명될 수 있으며, "동심"은 비아 내부 비아를 설명하지만 비아들의 실제 정렬을 설명하지는 않는다. 따라서, 비아들은 실제적으로 서로 동심일 수 있거나, 또는 동심이 아닐 수 있다. 내부 비아(116) 및 외부 비아(118)는 둘다 동일한 쌍의 전도층들에 연결되고, 이 경우 외부 전도층들(108, 110)에 연결된다. 유전체 물질의 층(120)은 외부 비아(118)로부터 내부 비아(116)를 전기적으로 절연시킨다. 콘택들(contacts)(122, 124)은 내부 비아(116) 및 외부 비아(118)를 각각 외부 전도층들(108, 110)에 연결한다. 본 실시예에서, 땜납 마스크(126)는 다층 기판의 양측면들 상에 존재한다.
본 실시예에서, 4개의 전도층들을 갖는 기판이 설명되지만, 다른 실시예들에서, 기판들은 2개, 6개, 8개, 10개, 12개, 또는 12개 보다 많은 전도층들을 가질 수 있다. 따라서, 다중벽 비아 구조물의 벽은 전도층들에 삽입(intervening)됨으로써 분리되지 않거나, 또는 2개 보다 많은 삽입 전도층들에 의해 분리되는 전도층들의 쌍들을 연결할 수 있다.
단일 다중벽 비아 구조물을 갖는 기판이 설명되지만, 다른 실시예들은 하나 보다 많은 다중벽 비아 구조물을 갖는 기판들을 포함한다.
하나 이상의 다중벽 비아 구조물을 갖는 기판이 마련되면, 기판은 셀 전화, 컴퓨터 등과 같은 전자 디바이스에서 사용하기 위한 어셈블리 내에 포함될 수 있다.
본 명세서에서 설명된 다중벽 비아 구조물의 한가지 장점은 현존하는 제조 프로세스들을 사용하여 마련될 수 있다는 점이다.
다중벽 비아 구조물은 a) 다수의 전도층들을 포함하는 전자 기판을 제공하는 단계; b) 한 쌍의 전도층들에 연결된 제 1 비아를 형성하는 단계; c) 상기 제 1 비아를 유전체 물질로 충진하는 단계; 및 d) 상기 제 1 비아 내에 그리고 상기 유전체 물질을 통과하게 제 2 비아를 형성하는 단계를 포함하는 방법에 의해 마련될 수 있으며, 상기 제 2 비아는 동일한 상기 한 쌍의 전도층들에 연결된다. 완성된 다중벽 비아 구조물에서, 상기 제 1 비아는 외부 비아로서 고려되는 반면, 상기 제 2 비아는 내부 비아로서 고려된다.
비아는 기판을 통과하는 관통 홀을 형성한 다음, 전도성 물질로 상기 관통 홀을 도금하는(plating) 단계를 포함하는 방법에 의해 마련될 수 있다. 관통 홀은 홀의 사이즈와 같은 그러한 고려사항들에 따라 그리고 편의에 따라, 펀칭(punching), 드릴링(drilling) 또는 레이징(lasing)에 의해 제조될 수 있다. 일부 실시예들에서, 비아 마련은 도금 이전에 관통 홀을 세정하는 단계를 포함한다. 관통 홀은 스퍼터링 또는 전기도금(electroplating)에 의해 도금 또는 금속화될 수 있다. 예를 들어, 무전해(electroless) 구리가 인가된(applied) 다음, 전해(electrolytic) 구리가 후속될 수 있다. 도금 프로세스 동안 인가될 수 있는 다른 금속들은 니켈, 금, 팔라듐, 또는 은을 포함하지만, 이들로 제한되지 않는다. 대안적으로, 관통 홀은 전도성 폴리머로 도금될 수 있다.
제 1 비아를 충진하고 제 2 비아로부터 제 1 비아를 분리시키는 유전체 물질은 에폭시 수지일 수 있다. 유전체 물질의 다른 예들은 폴리페닐렌(PPE), 에닐레이티드(annylated) 폴리페닐렌 에테르(APPE), 벤조사이클로부텐(BCB), 시안산염(트리아진) 수지들, 폴리테트라플루오르에틸렌(PTFE), 비스말레이미드(bismaleimide) 트리아진(BT) 수지들, 폴리이미드, 폴리에테르, 페놀, 및 폴리(페닐렌에테르케톤)(PEEK)을 포함하지만, 이들로 제한되지 않는다.
도 3-10에 도시된 특정 실시예에서, 예시적인 다중벽 비아의 구성이 이제 설명될 것이다. 도 3에서, 다수의 전도층들(304, 306, 308, 310)을 포함하는 전자 기판(302)이 제공된다. 도 4에서, 관통 홀(402)은 기판(302)을 통과하게 형성된다. 도 5에서, 구리와 같은 전도성 물질(502)은 관통 홀(402) 내에 그리고 한 쌍의 전도층들(304, 310)의 일부분 위에 도금된다. 한 쌍의 전도층들(304, 310) 위에 도금된 전도성 물질(502)은 도 6에 도시된 것처럼, 먼저 형성된 비아(606)를 한 쌍의 전도층들(304, 310)에 연결하기 위한 콘택들(602, 604)을 생성하도록 마스킹 또는 패턴화된다.
도 7에 도시된 것처럼, 제 1 비아(606)는 그 다음 압력 하에서 에폭시 수지와 같은 유전체 물질(702)로 충진되고, 유전체 물질(702)은 콘택들(602, 604)의 적어도 일부분 위에 증착된다. 유전체 물질(702)은 초과 유전체 물질을 제거하기 위해 평탄화 및 패턴화된다.
도 8에 도시된 것처럼, 내부 제 2 비아는 유전체 물질(702)을 통과하게 그리고 제 1 비아(606) 내에 관통 홀(802)을 형성함으로써 마련된다. 도 9는 관통 홀(802) 내에 그리고 패턴화된 유전체 물질(702) 위에 제 2 전도성 물질(902)의 도금을 도시한다. 도시된 것처럼, 도금된 전도성 물질(902)은 형성된 제 2 비아(908)를 한 쌍의 전도층들(304, 310)에 연결하기 위한 콘택들(904, 906)을 생성하도록 마스킹 또는 패턴화될 수 있다. 본 실시예에서, 유전체 물질(702)은 내부 제 2 비아(908) 및 외부 제 1 비아(606)의 콘택들(602, 604) 사이에 절연층들(910, 912)을 형성한다. 다중벽 비아 구조물(1002)은 도 3-10에 도시된 실시예로부터 비롯된다. 일부 실시예들에서, 땜납 마스크(1004, 1006)는 도 10에 도시된 것처럼, 비아-포함 기판의 두 표면들 위에 인가될 수 있다.
2개의 비아들을 갖는 다중벽 비아 구조물이 설명되지만, 3개 이상의 동심 비아들을 갖는 다중벽 비아 구조물들이 또한 제공된다. 예를 들어, 제 3 비아는 도 7-10에 도시된 방법과 유사하게, 내부 제 2 비아를 유전체 물질로 충진시키는 단계, 상기 유전체 물질을 평탄화 및 패턴화하는 단계, 상기 유전체 물질을 통과하게 관통 홀을 형성하는 단계, 상기 관통 홀 내에 전도성 물질을 도금하는 단계, 그 다음 도금된 물질을 마스킹 또는 패턴화하는 단계를 포함하는 방법에 의해 다중벽 비아 구조물(1002)에 부가될 수 있다. 부가적인 비아들은 최내부(innermost) 비아 내에 다른 비아를 반복적으로 부가함으로써 포함될 수 있다. 특정 실시예들에서, 3개 이상의 동심 비아들을 갖는 다중벽 비아 구조물들이 제공된다.
다른 실시예에서, 최내부 비아의 캐비티(cavity)는 유전체 물질, 전도성 물질로 충진될 수 있거나, 또는 충진되지 않은채 남겨질 수 있다.
다양한 실시예들에서, 하나의 비아의 전도성 물질은 비아 구조물의 임의의 다른 비아의 전도성 물질과 동일하거나 상이할 수 있다. 특정 실시예들에서, 전도성 물질은 다중벽 비아 구조물의 모든 비아들에서 구리이다. 유사하게, 2개의 비아들 사이의 유전체 물질은 다중벽 비아 구조물의 임의의 다른 2개의 비아들을 분리시키는 유전체 물질과 동일하거나 상이할 수 있다.
다른 실시예들에서, 다중벽 비아 구조물은 내부 전도층들의 쌍들을 연결할 수 있다. 예를 들어, 4-층(four-layer) 기판에서, 내부 2개의 전도층들이 연결될 수 있다. 이는 2개의 전도층들을 갖는 코어 적층물에 다중벽 비아 구조물을 형성한 다음, 1면(single-sided) 적층물의 한 층을 상기 코어 적층물의 각 측면에 부가함으로써 달성될 수 있다. 그 결과는 내부 전도층들을 연결하는 다중벽 비아 구조물을 갖는 4-층 기판이다. 유사하게, 1-면 적층물의 한 층을 다중벽 비아 구조물을 포함하는 4-층 적층물의 양측면들에 부가함으로써, 제 2 및 제 5 전도층들을 연결하는 다중벽 비아 구조물을 갖는 6-층 기판이 마련될 수 있다. 유사한 방식으로, 6개보다 많은 전도층들을 갖는 기판들의 내부 전도층들을 연결하는 다중벽 비아 구조물들이 마련될 수 있다.
다중벽 비아 구조물의 각 실시예는 동일한 쌍의 내부 또는 외부 전도층들을 상호연결하는 적어도 2개의 신호 경로들을 제공한다. 다중벽 비아 구조물에 의해 점유된 공간은 종래의 하나의 경로 비아에 의해 점유된 공간과 동등하기 때문에, 다중벽 비아 구조물은 증가된 신호 밀도를 제공한다. 더욱이, 다중벽 비아 구조물은 차동 쌍의 두 멤버들이 유사한 경로 길이들을 가지도록 차동 쌍의 신호들의 회로 내에 포함될 수 있다. 예를 들어, 종래의 하나의 경로 비아를 사용하여, 차동 쌍의 하나의 멤버가 다른 멤버와 상이한 비아에 연결된다. 각 비아의 위치에 따라, 이는 차동 쌍이 상이한 전체 경로 길이들을 갖는다는 것을 의미할 수 있다. 대조적으로, 다중벽 비아 구조물을 사용함으로써, 차동 쌍의 전체 경로 길이들은 차동 쌍의 각 멤버가 동일한 다중벽 비아 구조물에 연결되기 때문에 유사하다.
본 명세서에서 설명된 것처럼, 다중벽 신호전달 비아 구조물은 한 쌍의 전도층들을 상호연결하는 2개 이상의 신호 경로들을 제공하고, 이에 따라 신호 밀도를 증가시킨다.
본 발명과 그 장점들이 상세히 설명되었지만, 다양한 변화들, 대체들 및 변경들이 첨부된 청구범위에 의해 정의된 바와 같은 본 발명의 사상과 범주를 벗어남이 없이 본 명세서에서 이루어질 수 있다는 점을 이해해야 한다. 더욱이, 본 출원의 범주는 본 명세서에서 설명된 프로세스, 기계, 제조, 물질의 조성, 수단, 방법들 및 단계들의 특정 실시예들로 제한하려고 의도되지 않는다. 개시물로부터 통상의 당업자가 용이하게 인식하는 겻처럼, 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는 현재 존재하는 또는 나중에 개발될 프로세스들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들이 본 발명에 따라 사용될 수 있다. 따라서, 첨부된 청구범위는 그러한 프로세스들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들을 청구범위의 범주 내에 포함하는 것으로 의도된다.

Claims (20)

  1. 다수의 전도층들을 갖는 전자 기판 내의 다중벽(multiwall) 신호전달 비아 구조물(via structure)로서,
    상기 기판의 한 쌍의 전도층들에 연결하기 위한 외부 비아(outer via) ― 상기 외부 비아는 상기 한 쌍의 전도층들 사이에 제 1 신호 경로를 생성함 ―;
    상기 한 쌍의 전도층들에 연결하기 위한, 상기 외부 비아 내의 내부 비아(inner via) ― 상기 내부 비아는 상기 한 쌍의 전도층들 사이에 제 2 신호 경로를 생성함 ―; 및
    상기 내부 비아와 상기 외부 비아 사이의 유전체층
    을 포함하는 다중벽 신호전달 비아 구조물.
  2. 제 1 항에 있어서,
    상기 한 쌍의 전도층들은 외부 전도층들인,
    다중벽 신호전달 비아 구조물.
  3. 제 1 항에 있어서,
    상기 한 쌍의 전도층들은 내부 코어 전도층들인,
    다중벽 신호전달 비아 구조물.
  4. 제 1 항에 있어서,
    상기 한 쌍의 전도층들에 연결하기 위한, 상기 내부 비아 내의 적어도 하나의 부가적인 비아 ― 상기 적어도 하나의 부가적인 비아는 상기 한 쌍의 전도층들 사이에 다른 신호 경로를 생성함 ―; 및
    상기 적어도 하나의 부가적인 비아와 상기 내부 비아 사이의 유전체층을 더 포함하는,
    다중벽 신호전달 비아 구조물.
  5. 제 1 항에 있어서,
    외부 비아 트레이스(trace) 및 내부 비아 트레이스를 포함하는 콘택 영역(contact area)을 더 포함하고, 상기 트레이스들은 패턴화된(patterned) 유전체층에 의해 분리되는,
    다중벽 신호전달 비아 구조물.
  6. 다수의 전도층들을 갖는 전자 기판으로서,
    상기 기판은 다중벽 신호전달 비아 구조물을 포함하고, 상기 다중벽 신호전달 비아 구조물은,
    상기 기판의 한 쌍의 전도층들에 연결된 외부 비아 ― 상기 외부 비아는 제 1 신호 경로를 생성함 ―;
    상기 외부 비아 내에 있고 상기 한 쌍의 전도층들에 연결되는 내부 비아 ― 상기 내부 비아는 제 2 신호 경로를 생성함 ―; 및
    상기 내부 비아와 상기 외부 비아 사이의 유전체층
    을 포함하는, 다수의 전도층들을 갖는 전자 기판.
  7. 제 6 항에 있어서,
    상기 한 쌍의 전도층들은 외부 전도층들인,
    다수의 전도층들을 갖는 전자 기판.
  8. 제 6 항에 있어서,
    상기 한 쌍의 전도층들은 내부 전도층들인,
    다수의 전도층들을 갖는 전자 기판.
  9. 제 6 항에 있어서,
    상기 다중벽 신호전달 비아 구조물은,
    상기 내부 비아 내에 배치되고 상기 한 쌍의 전도층들에 연결되는 적어도 하나의 부가적인 비아 ― 상기 적어도 하나의 부가적인 비아는 다른 신호 경로를 생성함 ―; 및
    상기 적어도 하나의 부가적인 비아와 상기 내부 비아 사이의 유전체층을 더 포함하는,
    다수의 전도층들을 갖는 전자 기판.
  10. 제 6 항에 있어서,
    상기 다중벽 신호전달 비아 구조물은 패턴화된 외부 비아 트레이스 및 패턴화된 내부 비아 트레이스를 포함하는 콘택 영역을 더 포함하고, 상기 트레이스들은 패턴화된 유전체층에 의해 분리되는,
    다수의 전도층들을 갖는 전자 기판.
  11. 제 6 항에 있어서,
    상기 전자 기판은 인쇄회로보드 기판인,
    다수의 전도층들을 갖는 전자 기판.
  12. 제 6 항에 있어서,
    상기 전자 기판은 성장(buildup) 또는 적층(laminate) 기판인,
    다수의 전도층들을 갖는 전자 기판.
  13. 제 6 항에 있어서,
    상기 다중벽 신호전달 비아 구조물은 차동(differential) 쌍의 신호들의 신호 경로들에 포함되는,
    다수의 전도층들을 갖는 전자 기판.
  14. 기판에서 다중벽 신호전달 비아 구조물을 제조하는 방법으로서,
    다수의 전도층들을 포함하는 전자 기판을 제공하는 단계;
    한 쌍의 전도층들 사이에 제 1 신호 경로를 생성하는 상기 한 쌍의 전도층들에 연결된 제 1 비아를 형성하는 단계;
    상기 제 1 비아 내에 제 1 유전체층을 증착하는 단계;
    상기 제 1 유전체층을 패턴화(patterning)하는 단계; 및
    상기 제 1 비아 내에 그리고 상기 제 1 유전체층을 통과하게 제 2 비아를 형성하는 단계 ― 상기 제 2 비아는 상기 한 쌍의 전도층들에 연결되고 상기 한 쌍의 전도층들 사이에 제 2 신호 경로를 생성함 ―
    를 포함하는 다중벽 신호전달 비아 구조물을 제조하는 방법.
  15. 제 14 항에 있어서,
    상기 제 2 비아는,
    상기 제 1 비아 내에 그리고 상기 제 1 유전체층을 통과하게 관통 홀(through hole)을 형성하는 단계;
    상기 한 쌍의 전도층들의 각 층의 일부분 위에 그리고 상기 관통 홀 내에 전도성 물질을 도금하는(plating) 단계; 및
    상기 한 쌍의 전도층들의 각 층의 일부분 위에 도금된 상기 전도성 물질을 패턴화하는 단계를 포함하는 프로세스에 의해 형성되는,
    다중벽 신호전달 비아 구조물을 제조하는 방법.
  16. 제 14 항에 있어서,
    상기 한 쌍의 전도층들은 외부 전도층들인,
    다중벽 신호전달 비아 구조물을 제조하는 방법.
  17. 제 14 항에 있어서,
    상기 한 쌍의 전도층들은 내부 전도층들인,
    다중벽 신호전달 비아 구조물을 제조하는 방법.
  18. 제 14 항에 있어서,
    상기 한 쌍의 전도층들의 각 층 위에 땜납 마스크(solder mask)를 증착하는 단계를 더 포함하는,
    다중벽 신호전달 비아 구조물을 제조하는 방법.
  19. 제 14 항에 있어서,
    상기 제 2 비아 내에 제 2 유전체층을 증착하는 단계; 및
    상기 제 2 비아 내에 부가적인 비아를 형성하는 단계 ― 상기 부가적인 비아는 상기 한 쌍의 전도층들에 연결되고 상기 한 쌍의 전도층들 사이에 부가적인 신호 경로를 생성함 ―
    를 더 포함하는, 다중벽 신호전달 비아 구조물을 제조하는 방법.
  20. 제 19 항에 있어서,
    최내부(innermost) 비아 내에 유전체 물질을 증착하는 단계; 및
    상기 최내부 비아 내에 다른 비아를 형성하는 단계 ― 상기 다른 비아는 상기 한 쌍의 전도층들에 연결되고 다른 신호 경로를 형성함 ―
    를 반복적으로 더 포함하는, 다중벽 신호전달 비아 구조물을 제조하는 방법.
KR1020117001759A 2008-06-27 2009-06-19 전자 기판의 동심 비아 KR101213184B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/163,028 US8273995B2 (en) 2008-06-27 2008-06-27 Concentric vias in electronic substrate
US12/163,028 2008-06-27
PCT/US2009/048029 WO2009158286A1 (en) 2008-06-27 2009-06-19 Concentric vias in electronic substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028794A Division KR20120125675A (ko) 2008-06-27 2009-06-19 전자 기판의 동심 비아

Publications (2)

Publication Number Publication Date
KR20110020941A true KR20110020941A (ko) 2011-03-03
KR101213184B1 KR101213184B1 (ko) 2012-12-18

Family

ID=41061103

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127028794A KR20120125675A (ko) 2008-06-27 2009-06-19 전자 기판의 동심 비아
KR1020117001759A KR101213184B1 (ko) 2008-06-27 2009-06-19 전자 기판의 동심 비아

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127028794A KR20120125675A (ko) 2008-06-27 2009-06-19 전자 기판의 동심 비아

Country Status (9)

Country Link
US (1) US8273995B2 (ko)
EP (1) EP2313920B1 (ko)
JP (1) JP5524203B2 (ko)
KR (2) KR20120125675A (ko)
CN (1) CN102067305B (ko)
ES (1) ES2719532T3 (ko)
HU (1) HUE044085T2 (ko)
TW (1) TWI404480B (ko)
WO (1) WO2009158286A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
EP2463809A1 (fr) 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
CN102300401A (zh) * 2011-08-12 2011-12-28 三星半导体(中国)研究开发有限公司 实现多信号传输的通孔结构及其制造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
SG11201407290PA (en) 2012-05-16 2014-12-30 Nagravision Sa Method for producing an electronic card having an external connector and such an external connector
CN103687288B (zh) * 2012-09-11 2017-04-05 上海耐普微电子有限公司 印刷电路板的连接部件及连接结构
WO2015116093A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Printed circuit board with co-axial vias
US9706667B2 (en) * 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
CN106653318B (zh) * 2017-02-28 2019-06-18 华为技术有限公司 电感器件和交错并联直流变换器
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN111010797A (zh) 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
US11792918B2 (en) * 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure
TWI781786B (zh) * 2021-01-28 2022-10-21 欣興電子股份有限公司 共軸通孔結構及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
AU5323000A (en) * 1999-06-11 2001-01-02 Teradyne, Inc. Split via surface mount connector and related techniques
JP2001168530A (ja) * 1999-12-13 2001-06-22 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP4390368B2 (ja) * 2000-06-08 2009-12-24 新光電気工業株式会社 配線基板の製造方法
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
JP4855075B2 (ja) 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US7613007B2 (en) 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
TWI272886B (en) * 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
US7989915B2 (en) * 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device

Also Published As

Publication number Publication date
TWI404480B (zh) 2013-08-01
WO2009158286A1 (en) 2009-12-30
KR101213184B1 (ko) 2012-12-18
HUE044085T2 (hu) 2019-09-30
US20090321126A1 (en) 2009-12-31
JP2011526080A (ja) 2011-09-29
TW201018343A (en) 2010-05-01
CN102067305B (zh) 2013-12-04
JP5524203B2 (ja) 2014-06-18
KR20120125675A (ko) 2012-11-16
EP2313920A1 (en) 2011-04-27
US8273995B2 (en) 2012-09-25
EP2313920B1 (en) 2019-01-09
ES2719532T3 (es) 2019-07-11
CN102067305A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR101213184B1 (ko) 전자 기판의 동심 비아
US6426470B1 (en) Formation of multisegmented plated through holes
US20080119041A1 (en) Method for fabricating closed vias in a printed circuit board
US5142775A (en) Bondable via
US20120112345A1 (en) High bandwidth semiconductor ball grid array package
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
CN113826450A (zh) 印刷布线板以及印刷布线板的制造方法
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
CN107454761B (zh) 高密度增层多层板的制造方法
CN211047387U (zh) 线路板
CN112216673A (zh) 部件承载件、制造部件承载件的方法及使用方法
KR102662860B1 (ko) 인쇄회로기판
CN104254191A (zh) 无芯层封装基板及其制作方法
US11122674B1 (en) PCB with coin and dielectric layer
TWI463929B (zh) 電路板及其製作方法
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
US20220095451A1 (en) Method for manufacturing multilayer printed circuit board
JP5871154B2 (ja) 多層配線基板及びその製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
CN100505978C (zh) 电路板
KR101328206B1 (ko) 인쇄회로기판 제조방법
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
CN118019248A (zh) 印制电路板的制备方法及印制电路板
CN112312650A (zh) 微细层间线路结构及其制法
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7