CN112216673A - 部件承载件、制造部件承载件的方法及使用方法 - Google Patents

部件承载件、制造部件承载件的方法及使用方法 Download PDF

Info

Publication number
CN112216673A
CN112216673A CN202010599952.5A CN202010599952A CN112216673A CN 112216673 A CN112216673 A CN 112216673A CN 202010599952 A CN202010599952 A CN 202010599952A CN 112216673 A CN112216673 A CN 112216673A
Authority
CN
China
Prior art keywords
component carrier
exposed planar
conductive surface
stack
planar conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010599952.5A
Other languages
English (en)
Inventor
伯恩哈德·赖特迈尔
塞巴斯蒂安·萨特勒
埃里克·施拉费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN112216673A publication Critical patent/CN112216673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及部件承载件，所述部件承载件包括：第一叠置件，第一叠置件包括至少一个第一电绝缘层结构和至少一个第一导电层结构，至少一个第一导电层结构具有第一连接体，第一连接体具有第一暴露的平面导电表面；以及第二叠置件，第二叠置件包括至少一个第二电绝缘层结构和至少一个第二导电层结构，至少一个第二电绝缘层结构具有第二连接体，第二连接体具有第二暴露的平面导电表面；其中，第一叠置件与第二叠置件被彼此连接，使得第一暴露的平面导电表面与第二暴露的平面导电表面被连接以建立竖向二维导电连接。本发明还涉及制造部件承载件的方法以及使用部件承载件用于高频应用和/或用于高功率应用的方法。

Description

部件承载件、制造部件承载件的方法及使用方法
技术领域
本发明涉及一种部件承载件、制造部件承载件的方法以及使用方法。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能增长和这种电子部件的日益微型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量增加的情况下，采用具有若干电子部件的日益强大的阵列状部件或封装件，该阵列状部件或封装件具有多个接触件或连接部，并且在这些接触件之间的间隔越来越小。移除运行期间由这种电子部件和部件承载件本身生成的热成为日益突显的问题。同时，部件承载件应是机械稳固且电气可靠的，以便在即使恶劣的条件下也能够运行。
此外，当沿着部件承载件的布线结构传播的高频信号彼此混合或相乘以生成失真信号时，可能会出现伪影。此外，信号反射也是不希望的现象。这会大大降低移动通信系统的整体性能等。
发明内容
本发明的目的是提供一种在高频应用方面具有高性能的部件承载件。
为了实现以上限定的目的，提供了根据本发明的一种部件承载件、一种制造部件承载件的方法以及使用方法。
根据本发明的示例性实施方式，提供了一种部件承载件，所述部件承载件包括：第一叠置件，所述第一叠置件包括至少一个第一电绝缘层结构和至少一个第一导电层结构，所述至少一个第一导电层结构具有第一连接体，第一连接体具有第一(特别是暴露的)平面导电表面；以及第二叠置件，所述第二叠置件包括至少一个第二电绝缘层结构和至少一个第二导电层结构，所述至少一个第二导电层结构具有第二连接体，第二连接体具有第二(特别是暴露的)平面导电表面，其中，所述第一叠置件与所述第二叠置件被彼此连接，使得所述第一(特别是暴露的)平面导电表面与所述第二(特别是暴露的)平面导电表面(特别是至少也机械地)被连接以建立竖向二维导电连接(或平面连接或区域连接)。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，所述方法包括：提供第一叠置件，所述第一叠置件包括至少一个第一电绝缘层结构和至少一个第一导电层结构，所述至少一个第一导电层结构具有第一连接体，第一连接体具有第一暴露的平面导电表面；提供第二叠置件，所述第二叠置件包括至少一个第二电绝缘层结构和至少一个第二导电层结构，所述至少一个第二导电层结构具有第二连接体，第二连接体具有第二暴露的平面导电表面，且此后，将所述第一叠置件与所述第二叠置件彼此连接，从而将所述第一暴露的平面导电表面与所述第二暴露的平面导电表面(特别是至少也机械地)连接以建立竖向二维导电连接。
根据本发明的又一示例性实施方式，具有上述特征的部件承载件被用于高频应用，特别是用于传导射频(RF)信号，特别是具有高于1GHz的频率的射频信号。附加地或替代地，具有上述特征的部件承载件可以被用于高功率应用(特别是使用一个或更多个半导体功率芯片和/或至少1安培、特别是至少10安培的电流)。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或更多个部件以提供机械支撑和/或电连接的任意支撑结构。换而言之，部件承载件可以被构造成用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件也可以是组合上述类型的部件承载件中的不同部件承载件的混合板。
在本申请的上下文中，术语“层结构”可以特别地表示连续层、图案化层或在共同平面内的多个非连续的岛。
在本申请的上下文中，术语“高频应用”可以特别地表示由部件承载件完成的任务或部件承载件有助于的任务，其中，该任务可以与射频信号的处理有关。这样的射频信号或高频信号可以是部件承载件的沿着用于通信的频率范围内的布线结构传播的电信号或电磁信号或其他信号。特别地，射频(RF)信号可以例如具有在3kHz与300GHz之间的范围内的频率。
在本申请的上下文中，术语“具有暴露的平面导电表面的连接体”可以特别地表示如下导电体：所述导电体具有要与另一连接体的彼此配合的其他暴露的平面导电表面连接的扁平或平坦的连接表面。
在本申请的上下文中，术语“建立二维导电连接”可以特别地表示所述暴露的平面导电表面之间的连接区域可以是扩展的二维区域，而不是点接触部或边缘接触部。因此，所述两个平面导电表面可以面对面放置，使得导电表面的抵接凸缘面可以形成大面积的连接。平面导电表面之间的连接可以是直接的(即，在平面导电表面之间没有材料)或间接的(即，在平面导电表面之间具有材料)。
在本申请的上下文中，术语“至少也机械连接的表面”可以特别地表示，所述暴露的平面导电表面之间的连接可以通过如下方式来实现：例如通过将具有暴露的平面导电表面的容易制造的连接体按压在一起(其间具有导电材料或不具有导电材料)而在它们之间建立机械相互作用。然而，这种连接机构可以可选地与另外的连接技术相结合，例如在暴露的平面导电表面中的相应的一个暴露的平面导电表面上提供附加的连接介质(诸如烧结或焊接介质)等。
根据本发明的示例性实施方式，可以制造一种部件承载件，在所述部件承载件中可以通过如下方式来建立多个叠置的层结构上的电接触：(例如，纯机械地)耦接两个预成型的暴露的平面导电表面而不是钻过孔并随后通过镀敷使用导电材料来填充所述过孔。通过采取这种措施，放宽了制造(特别是具有高频能力的)部件承载件的限制(特别是在形状和形式方面)，然而允许具有暴露的平面导电表面(例如直接或间接抵接的凸缘面)的相对的连接体之间的可靠且低欧姆的电连接。特别地，这种在部件承载件中形成电连接的架构特别是对于高频应用可以是高度有利的，因为在不同叠置件的平面导电表面之间形成二维电连接可以避免交界面处的电磁信号不期望的反射。二维电触点与暴露的平面导电表面的自由选择的几何形状相结合，使得能够执行措施(例如，阻抗匹配)来调节部件承载件以符合高频要求。
根据本发明的示例性实施方式，提供了一种部件承载件，所述部件承载件设置有平面连接体的机械连接的布置，以用于建立二维的竖向的平面的面与平面的面的互连。这可以使得能够替换传统的椭圆形掩埋过孔以提供呈任意形状的互连。此外，这种连接架构可以消除在制造期间、特别是在层压和/或电互连期间流入到部件承载件的不期望的区域(特别是一个或更多个腔体中)的电介质材料(诸如预浸料)或导电材料(例如银膏)的影响。因此，本发明的示例性实施方式可以显示出改进的射频(RF)性能。此外，经连接的连接体的剖面形状没有形状限制，并且可以被直接放置在所需的位置处(例如，部件承载件内部中的腔体)。此外，这样的制造概念可以使得能够创建用于屏蔽电磁辐射的基本连续的屏蔽。除此之外，这种概念不涉及用于在制造期间连接部件承载件的叠置件的胶对容易制造的部件承载件的RF性能的影响。因此，本发明的示例性实施方式可以使创建更智能的互连成为可能。特别地，示例性实施方式可以通过不同种类的过孔连接铜层，以在诸如印刷电路板之类的部件承载件内形成电连接结构。
示例性实施方式的详细描述
在下文中，将解释部件承载件和方法的其他示例性实施方式。
特别地，竖向二维导电连接可以通过如下方式建立：使连接体竖向地靠近，直到通过将所述连接体的平面导电表面彼此直接抵接或以所述连接体的平面导电表面之间具有导电材料的方式抵接而建立导电连接为止。平面导电表面之间的这种导电材料可以是连接介质，如焊膏或烧结膏，例如如图3所示。附加地或替代地，平面导电表面之间的这种导电材料可以是也具有两个相反的平面导电表面的至少一个导电结构(例如金属填充的过孔，特别是具有的高度与直径之间的纵横比小于1)，例如如图1所示。
在一实施方式中，第一连接体形成第一覆铜层的至少一部分，且第二连接体形成第二覆铜层的至少一部分，其中，第一叠置件与第二叠置件之间的连接是通过(特别是直接或间接地)连接所述第一覆铜层与所述第二覆铜层而建立的。因此，本发明的示例性实施方式的要点在于两个相互连接的覆铜层。微过孔是如何电连接这两个覆铜层的一个示例。除微过孔外的其他可能还可以是通过接触镀敷的导电层、铜膏、铜块、深路由、激光槽等。覆铜层也可以彼此直接连接。
在一实施方式中，第一暴露的平面导电表面与第二暴露的平面导电表面还被至少机械地连接成在第一暴露的平面导电表面与第二暴露的平面导电表面之间在第一暴露的平面导电表面的整个表面区域和第二暴露的平面导电表面的整个表面区域上建立导电连接。换句话说，在连接体的凸缘面处的所述暴露的平面导电表面的整个相对的表面区域可以用于建立所述接触。
在一实施方式中，第一暴露的平面导电表面和第二暴露的平面导电表面具有基本相同的形状和/或基本相同的表面面积。特别地，相对的暴露的平面导电表面可以具有相同的周长并且可以具有相同的尺寸。这确保了连接体之间的相互良好限定的连接。
在一实施方式中，第一暴露的平面导电表面与第二暴露的平面导电表面是平行的。两个导电表面都可以是扁平的或平坦的，并且两个导电表面可以连接成使得限定所述表面的平面被设置成彼此平行。
在一实施方式中，第一暴露的平面导电表面与第二暴露的平面导电表面还通过竖向互连体(诸如，金属填充的过孔)和导电连接介质(特别是焊接结构、烧结结构和导电胶中的至少一者)中的至少一者连接。这样的导电连接介质可以例如用于减小抵接的导电表面之间的接触电阻。此外，这样的导电连接介质可以被构造成用于实现所连接的连接体之间的阻抗匹配。夹在连接体之间的竖向互连体可以允许通过中央第三叠置件来对连接体进行连接。
在另一实施方式中，第一暴露的平面导电表面与第二暴露的平面导电表面彼此直接接触。因此，可以在暴露的平面导电表面之间建立直接物理接触，从而获得良好限定且低欧姆的连接。
在一实施方式中，第一连接体和第二连接体中的至少一者具有非圆形剖面，特别地具有矩形剖面。附加地或替代地，第一暴露的平面导电表面和第二暴露的平面导电表面中的至少一者可以具有非圆形表面区域，特别是矩形表面区域。考虑到在相对的连接体之间在相对的连接体的暴露的平面导电表面处的机械地实现的(特别是压力触发的)连接，连接体的任何期望的剖面都是可能的。这与通常形成具有圆形剖面的铜填充的过孔是相反的。特别地，矩形剖面对于高频域中的电磁信号的传输是特别有利的。
在一实施方式中，至少一个第一导电层结构包括第一导电迹线，所述第一导电迹线位于第一平面中并且与第一连接体连接，其中，至少一个第二导电层结构包括第二导电迹线，所述第二导电迹线位于第二平面中并且与第二连接体连接。位于不同平面中的导电迹线可以通过经连接的连接体而互连。因此，根据本发明的示例性实施方式的连接架构可以通过由通常连接的暴露的平面导电表面建立的竖向贯通连接，而以简单的方式实现在不同平行平面中延伸的不同导电迹线的连接。
在一实施方式中，第一暴露的平面导电表面与第二暴露的平面导电表面是阻抗匹配的。每个迹线和连接体均具有特征阻抗。如果不同阻抗彼此抵接，则可能发生电磁信号的至少部分反射，且因此特别是在高频域中的信号会损耗。当在相邻的连接体之间且在暴露的平面导电表面处进行阻抗匹配时，可以有利地避免或至少显著减小这种反射损耗。阻抗匹配可以通过执行允许测量信号衰减和信号反射的网络分析(特别是使用矢量网络分析装置)来测量。因此，连接体的电连接的暴露的平面导电表面可以有利地被配置成用于建立匹配的阻抗。
在一实施方式中，第一叠置件包括第一腔体，且第二叠置件包括第二腔体，所述第一腔体与所述第二腔体被至少一个另外的电绝缘层结构分隔开，所述至少一个另外的电绝缘层结构被经连接的连接体中的至少一个连接体和/或被经连接的连接体之间的竖向互连体穿过。在这样的实施方式中，可以在连接的叠置件中实现腔体，以在部件承载件的内部形成谐振器体积。从描述上来说，这种谐振器体积可以被成形和定尺寸成使得特定波长的电磁辐射能够在谐振器体积中产生驻波或定波。因此，相对应地构造的部件承载件可以用作频率滤波器。耦接腔体并在空间上将腔体分隔开的至少一个另外的电绝缘层结构可以被配置成用于微调这种部件承载件的滤波特性。
在一实施方式中，第一腔体和第二腔体中的至少一者由衬有导电涂层的壁至少部分地限界。相对应地，导电涂层可以与经连接的连接体中的至少一个连接体电耦接。这样的导电涂层可以是铜层。高度有利地，整个腔体(特别地仅除了形成用于提供信号和从腔体中引出信号的一个或更多个通孔之外)可以衬有导电涂层。因此，可以通过由涂层形成的这种笼来实现电磁辐射的基本上气密的屏蔽。优选地，两个腔体的导电涂层可以通过经由连接体的暴露的平面导电表面连接的连接体来短路。采取这种措施对于形成用于微波的谐振器可以是高度有利的。
可选地，部件承载件包括被嵌入在或被安装在将腔体分隔开的至少一个另外的电绝缘层结构中的部件。通过嵌入在腔体之间的一个或更多个电绝缘层结构中的或者被表面安装在这样的一个或更多个另外的电绝缘层结构的一个主表面上(并且从而延伸到腔体中的一个腔体中)的这样的可选部件，可以可选地实现腔体的电磁特性的精细调节。因此，所述部件可以被配置成或者能够操作成用于调节部件承载件的微波滤波功能。就调节诸如高频滤波器之类的高频部件的功能而言，这可以是有利的，但是是可选的。此外对于阻抗匹配，这样的经嵌入的部件可以是有用的。
在一实施方式中，导电涂层至少部分地内衬对腔体中的至少一个腔体进行限界的壁，所述导电涂层具有通孔，导电迹线穿过所述通孔被引导进入和/或离开相应的腔体。因此，可以形成由腔体的涂层提供的气密电磁屏蔽的仅一个通孔或更多个通孔，以引导信号进入腔体和/或离开腔体。除了这样的通孔之外，可以有利地获得电磁辐射的全周向屏蔽，以防止电磁辐射从环境传播到腔体中以及从腔体传播到环境中。
在一实施方式中，部件承载件包括在与导电迹线电耦接的腔体中的一个腔体中的谐振器结构。这样的谐振器结构可以被成形和定尺寸成使得仅一个波长的微波能够在谐振器型腔体中形成驻波。例如，这种谐振器结构可以形成为在上述另外的电绝缘层结构(一个或更多个)上的一个或更多个导电片。
在一实施方式中，连接体中相应的一个连接体的厚度与粘合电绝缘结构的厚度基本相同，所述粘合电绝缘结构粘合地连接所述叠置件并且被布置成侧向地邻近于相应的连接体。通过采取这种措施，可以可靠地防止电绝缘材料(诸如树脂)流入到腔体中。通过具有与一个或更多个粘合电绝缘结构相同的总厚度的连接体的存在，电绝缘材料(诸如树脂)流入到腔体中在机械上是不能够实现的。
在一实施方式中，连接体中的至少一个连接体的高度与长度之间的比率小于1，特别是小于0.5。因此，连接体中的每个连接体的纵横比可以显著低于传统的铜填充的过孔的典型纵横比。
在一实施方式中，所述方法包括将第一暴露的平面导电表面形成为突出超过第一叠置件的其余部分。相对应地，该方法可以包括将第二暴露的平面导电表面形成为突出超过第二叠置件的其余部分。通过突出超过相应叠置件的其余部分，可以使相应的连接体与相对的且配合的另外连接体在空间上靠近。这可以简化在连接体之间的经由连接体的暴露的平面导电表面至少部分地机械地形成的连接的形成。
在一实施方式中，所述方法包括将第一暴露的平面导电表面与第二暴露的平面导电表面按压在一起，以在第一暴露的平面导电表面与第二暴露的平面导电表面之间建立机械连接。这样的按压暴露的平面导电表面以建立相互连接可以例如与如下层压程序同时进行：使用至少部分未固化的材料(例如环氧树脂)将叠置件连接在一起，以形成叠置件之间的粘合连接。因此，粘合地连接叠置件与机械地连接暴露的平面导电表面可以同时进行。
在一实施方式中，所述方法包括在不通过电绝缘固体材料来按压第一暴露的平面导电表面与第二暴露的平面导电表面的情况下将第一暴露的平面导电表面与第二暴露的平面导电表面按压在一起。通过避免具有其暴露的平面导电表面的连接体延伸或刺穿电绝缘材料，可以经由连接体的暴露的平面导电表面建立连接体之间的可靠的机械连接。
在一实施方式中，所述方法包括将作为两个单独的预成型体的第一连接体和第二连接体相连接。因此，连接体可以在对连接体进行连接以在连接体之间建立导电连接的时间点已经被容易地制造(且因此呈预定的形状和构型)。这使得连接的形成简单且快速。
在一实施方式中，所述方法包括对第一暴露的平面导电表面与第二暴露的平面导电表面进行阻抗匹配。因此，可以提供阻抗受控的电连接。阻抗可以表示为电路的电阻与电抗(又由电容与电感组成)之和。根据所描述的实施方式，可以通过经连接的两个连接体来实现阻抗控制。通过这种阻抗匹配，可以防止电磁信号在连接体之间的界面处的任何不期望的反射。这样的阻抗匹配可以提高部件承载件的电性能。
在一实施方式中，所述方法包括将至少一个另外的电绝缘层结构插入在包括第一腔体的第一叠置件与包括第二腔体的第二叠置件之间，其中，所述至少一个另外的电绝缘层结构可以被穿过以用于对经连接的连接体进行电耦接。在这样的实施方式中，所述另外的电绝缘层结构可以例如是第三叠置件或形成第三叠置件的一部分。特别地，所有三个叠置件可以是芯，即完全固化的介电层结构，可选地包括导电层结构。
在另一实施方式中，连接体中相应的一个连接体包括在相应的暴露的平面导电表面处的表面修饰。例如，这种表面修饰可以是腐蚀防护。
在一实施方式中，部件承载件用于5G。根据5G标准的移动无线通信涉及高频传输，其中每次传输的数据量较高。根据本发明的示例性实施方式的部件承载件满足这些苛刻的要求。第五代(5G)网络以增加的移动数据速率，特别是显著高于100Mb/s为特征。当实现根据本发明的示例性实施方式的部件承载件时，第五代通信网络可以体验优异的网络传输保真度。
在一实施方式中，部件承载件用于高于1GHz，特别是高于100GHz的高频应用。特别地，对于这样的高频，信号传输特别易于失真。即使具有这样的高频值，根据本发明示例性实施方式的部件承载件的高性能也允许低损耗信号传输。在一实施方式中，部件承载件用于介于微米与毫米之间的波长范围内或以下的高频应用。
特别地，示例性实施方式也可以用于高功率应用(例如，用于在两个非常宽的迹线(诸如功率迹线或接地层)之间建立互连，以减小过渡电阻)。对于高功率应用，频率范围可以从DC(直流电)到100GHz。
在一实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是特别是通过施加机械压力和/或热形成的所提及的电绝缘层结构(一个或更多个)和导电层结构(一个或更多个)的叠置件。所提及的叠置件可以提供板形部件承载件，所述板形部件承载件能够为另外的部件提供大的安装表面，但是仍然非常薄且紧凑。
在一实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中部件承载件仍然为在部件承载件上安装部件提供了大的基底。此外，特别是作为嵌入式电子部件的示例的裸管芯，得益于其较小的厚度，可以被方便地嵌入诸如印刷电路板之类的薄板中。板形部件承载件还确保短的电连接路径，且因此抑制了运输期间的信号失真。
在一实施方式中，部件承载件被构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构例如通过施加压力和/或通过供应热能而形成的板状的部件承载件。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包含树脂和/或玻璃纤维、所谓的预浸料或FR4材料。各种导电层结构可以通过如下过程以期望的方式彼此连接：例如通过激光钻孔或机械钻孔而形成穿过层压件的通孔，并通过用导电材料(特别是铜)填充所述通孔，从而形成作为通孔连接部的过孔。除了可以被嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被构造成用于在板状的印刷电路板的一个或两个相反的表面上容纳一个或更多个部件。它们可以通过焊接被连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示具有与要安装在其上的部件(特别是电子部件)基本相同的尺寸的小型的部件承载件。更具体地，基板可以被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，但是所述基板具有相对较高密度的侧向和/或竖向设置的连接部。侧向连接部是例如传导路径，而竖向连接部可以是例如钻孔。这些侧向和/或竖向连接部设置在基板内，并且可用于提供(特别是IC芯片的)所容置的部件或未容置的部件(例如裸管芯)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还可以包括“IC基板”。基板的电介质部分可以由具有增强颗粒(诸如增强球，特别是玻璃球)的树脂构成。
基板或中介层可以包括(或由以下组成)：至少一层玻璃、硅(Si)或可光成像的有机材料或干蚀刻的有机材料，如环氧基积层材料(诸如环氧基积层膜)或聚合物复合物，如聚酰亚胺、聚苯并恶唑或苯并环丁烯。
在一实施方式中，所述至少一个电绝缘层结构包括以下项中的至少一者：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、类玻璃材料)、预浸料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷和金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球。虽然预浸料特别是FR4对于刚性的PCB来说通常是优选的，但是对于基板也可以使用其他材料，特别是环氧基积层膜。对于高频应用，可以在部件承载件中施用诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他的低DK材料、较低DK材料、超低DK材料之类的高频材料作为电绝缘层结构。
在一实施方式中，所述至少一个导电层结构可以包含铜、铝、镍、银、金、钯和钨中的至少一者。虽然铜通常是优选的，但是其他材料或其涂层形式也是可能的，特别是涂覆有例如石墨烯之类的超导材料。
在一实施方式中，部件承载件还包括电子部件，所述电子部件安装在部件承载件材料上和/或嵌入在部件承载件材料中、特别是嵌入在叠置件中。例如，所述电子部件可以是射频半导体芯片，所述射频半导体芯片被配置成用于经由布线结构发射和/或接收射频信号并且与导电布线结构电耦接。因此，所述电子部件可以被配置成用于执行射频应用，特别是涉及高于1GHz的频率的射频应用。
所述至少一个部件可以被表面安装在部件承载件上和/或被嵌入在部件承载件中，并且所述至少一个部件可以特别地选自：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导体连接件)、电子部件、或者上述的组合。例如，所述部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、蓄能器、开关、摄像机、天线、逻辑芯片和能量收集单元。但是，可以在部件承载件中嵌入其他部件。例如，磁性元件可以被用作部件。这种磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件、多铁性元件或亚铁磁元件，例如铁氧体芯)，或者这种磁性元件可以是顺磁元件。然而，该部件也可以是例如呈板中板构型的基板、中介层或另外的部件承载件。部件可以被表面安装在部件承载件上和/或可以被嵌入在部件承载件的内部。此外，也可以使用其他部件，特别是那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件作为所述部件。
在一实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热而叠置并连接在一起的多层结构的组合件。
在处理部件承载件的内部层结构之后，可以用一个或更多个另外的电绝缘层结构和/或导电层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个或两个相反的主表面。换而言之，可以继续积层直到获得所需数量的层。
在完成电绝缘层结构和导电层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘阻焊剂施加到层叠置件或部件承载件的一个或两个相反的主表面上。例如，可以在整个主表面上形成例如阻焊剂并随后对阻焊剂的层进行图案化，以暴露一个或更多个导电表面部分，该导电表面部分将用于将部件承载件与电子外围进行电耦接。保持被阻焊剂覆盖的部件承载件的表面部分、特别是含铜的表面部分可以有效地被保护以免受氧化或腐蚀。
在表面处理方面，还可以选择性地将表面修饰应用于部件承载件的暴露的导电表面部分。这种表面修饰可以是在部件承载件的表面上的暴露的导电层结构(诸如，特别是包含铜或由铜组成的焊盘、导电迹线等)上的导电覆盖材料。如果这种暴露的导电层结构不被保护，则暴露的导电部件承载件材料(特别是铜)可能氧化，从而使部件承载件不太可靠。然后可以形成表面修饰，例如作为表面安装的部件与部件承载件之间的界面。表面修饰具有保护暴露的导电层结构(特别是铜电路)并且例如通过焊接来实现与一个或更多个部件的结合过程的功能。用于表面修饰的适当材料的示例是OSP(有机可焊性保护材料)、无电镍金(ENIG)、金(特别是硬金)、化学锡、镍-金、镍-钯等。
根据下文将要描述且参考这些实施方式的示例进行解释的实施方式的示例，本发明的上述方面和其他方面是显而易见的。
附图说明
图1示出了根据本发明的示例性实施方式的部件承载件的三维剖视图。
图2示出了根据本发明的示例性实施方式制造的部件承载件的剖面。
图3示出了根据本发明的另一示例性实施方式的部件承载件的三维视图。
图4和图5示出了根据本发明的示例性实施方式制造的部件承载件的剖视图。
图6至图10示出了在执行根据本发明的示例性实施方式制造图10所示的部件承载件的方法期间获得的结构的剖视图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
在参考附图之前，将进一步详细地描述示例性实施方式，将基于已经被开发的本发明的示例性实施方式来总结一些基本的考虑因素。
根据本发明的示例性实施方式，提供了一种部件承载件(诸如印刷电路板，PCB)，所述部件承载件通过容易制造的连接体的二维连接、即特别是通过形成覆铜层而不是椭圆形过孔，而实现竖向电连接。
传统地，椭圆形镀敷过孔已被用于在部件承载件的不同平面或层之间建立电连接。由于过孔不能直接放置在形成在部件承载件中的腔体的边缘，因此耦接到腔体中的电磁场也可以通过高损耗的无流动预浸料传播。这继而可能导致部件承载件的品质因数下降。另外，在所提及的情况下，存在不期望的预浸料溢出的可能性，这可能会大大降低在部件承载件中形成的微波结构的性能。
此外，由于在将不同芯按压在一起之后放置镀敷通孔的过孔，因此用于形成过孔的钻头会破坏腔体的密封，这可能导致腔体内的镀敷化学品(来自镀敷过孔)溢出。增加过孔到腔体边缘的距离可以规避此问题。然而，随着更多的预浸料与RF场相互作用，这可能导致更高的损耗。
此外，使用过孔和镀敷的通孔额外具有以下缺点：由于通过钻孔工艺形成的过孔的几何形状，因此它们可能受到严格的形状限制。此外，相邻过孔之间的最小所需距离限制了小型化。就用于高频应用的腔体形成而言，粘合预浸料本质上可以形成电磁屏蔽的一部分，这降低了可靠性和效率。
根据本发明的示例性实施方式，与用于制造部件承载件而组合的不同层叠置件有关的两个(或更多个)先前形成的连接体的二维连接可以提供覆铜层架构，作为掩埋过孔的概念的替代。相对应的制造方法，例如参见图1，也可以有利地利用改进的半加成工艺(mSAP)。例如，可以建立两个导电壁(例如用于连接体)，所述两个导电壁可以在将层叠置件按压在一起用于也对连接体进行连接的按压过程期间被连接。有利地，这种制造方法不涉及对连接体的任何形状限制。由连接体可以直接放置在部件承载件的所需位置处(例如在腔体中)可以带来益处。应用这种概念可以允许创建针对电磁辐射的基本连续的屏蔽。而且，可以有利地避免胶对RF性能的任何影响。特别地，本发明的示例性实施方式可以在RF关键结构周围创建基本上完全封闭的金属屏蔽。例如，这样的实施方式可以用于基板集成波导、空气腔体结构(即，可调节滤波器，有利地具有用于不同频带的一个覆盖区)、空气填充的基板集成波导、在两个信号迹线之间形成阻抗匹配的互连(例如高速和RF信号)等。
根据本发明的示例性实施方式，提供了一种部件承载件(特别是印刷电路板，PCB)，所述部件承载件特别能够以低信号损耗和高精度处理高频信号。特别地，铜壁可以被设置为具有暴露的平面导电表面的相互连接的连接体，其可以防止粘合材料(例如在固化期间流动的预浸料)流入到不期望的空间中，诸如部件承载件内的腔体中。此外，相互连接部件承载件的不同叠置件的这种架构可以允许自由地选择所连接的连接体及连接体的暴露的平面导电表面的形状和尺寸。这可以例如针对高频应用有利地用于通过调节连接体的形状系数来实施适当的阻抗匹配。高度有利地，所述连接体可以在部件承载件内被连接，使得在部件承载件的操作期间电信号或电流沿着连接体被引导。因此，除了它们的机械耦接功能之外，具有暴露的平面导电表面的连接体还可以有助于部件承载件的电子功能。
下面将参照图1详细描述提供上述和其他优点的实施方式：
图1示出了根据本发明示例性实施方式的部件承载件100的三维剖视图。
所示的部件承载件100包括第一层叠置件102，所述第一层叠置件102具有多个第一电绝缘层结构104和多个第一导电层结构106，所述第一导电层结构106包括具有第一暴露的平面导电表面108的呈壁形的导电第一连接体110(还请参见细节189)。此外，部件承载件100包括第二层叠置件112，所述第二层叠置件又包括多个第二电绝缘层结构114和多个第二导电层结构116，所述第二导电层结构116包括具有第二暴露的平面导电表面118的呈壁形的导电第二连接体120。
如图所示，第三层叠置件152可以被竖向地夹在第一层叠置件102与第二层叠置件112之间。第三层叠置件152也可以包括导电层结构(参见平坦的竖向互连体157)和另外的电绝缘层结构136。
参照图1，电绝缘层结构104、114、136可以例如包括树脂(诸如环氧树脂)，所述树脂可选地包括诸如玻璃纤维之类的增强颗粒。例如，电绝缘层结构104、114可以由预浸料制成。包括连接体110、120的导电层结构106、116和平坦的竖向互连体157可以是层压到电绝缘层结构104、114的相反主表面上的图案化铜层和/或可以是镀敷铜结构。
例如，可以基于具有层压的铜箔的完全固化的芯来制造第一叠置件102、第二叠置件112和第三叠置件152。叠置件102、112、152可以通过层压、即施加热和/或压力来固化叠置件102、112、152之间的先前未固化的粘合电绝缘结构154、155而相互连接。因此，根据图1的部件承载件100可以被配置为呈板形的层压型部件承载件100，特别是印刷电路板(PCB)。
有利地，连接体110的第一暴露的平面导电表面108和连接体120的第二暴露的平面导电表面118与介于连接体110的第一暴露的平面导电表面108与连接体120的第二暴露的平面导电表面118之间的第三层叠置件152的平坦的竖向互连体157机械地连接，以经由第三层叠置件152建立第一层叠置件102与第二层叠置件112之间的竖向的二维的导电连接。因此，第三叠置件152被连接在第一叠置件102与第二叠置件112之间，使得连接体110、120通过第三叠置件152将第一叠置件102与第二叠置件112电连接。由此，第一暴露的平面导电表面108与第二暴露的平面导电表面118也通过竖直互连体157被连接。如图所示，第一暴露的平面导电表面108和第二暴露的平面电导电表面118可以具有相同的形状和相同的表面面积。此外，第一暴露的平面导电表面108与第二暴露的平面导电表面118平行地布置。
同样如图1所示，第一叠置件102包括第一腔体124，且第二叠置件112包括第二腔体126。第一腔体124通过第三叠置件152的另外的电绝缘层结构136而与第二腔体126分隔开。侧向分离腔体124、126的第三叠置件152被竖向互连体157穿过，所述竖向互连体又连接到连接体110、120。
此外，第一腔体124和第二腔体126中的每一者几乎完全衬有或涂覆有导电涂层138、140，从而覆盖限界腔体124、126的层叠置件102、112的暴露的壁，所述导电涂层138、140特别是铜。导电涂层138、140与呈壁形的连接的连接体110、120电耦接，所述连接体110、120可以沿着腔体124、126的侧边缘延伸。
同样如图1所示，可选部件142(例如，半导体管芯或半导体MEMS，微机电系统)被嵌入(或被表面安装，未示出)在另外的电绝缘层结构136中。
除此之外，腔体126中的导电涂层140在其竖向后壁中具有通孔144，导电迹线146(也优选地也由铜制成)穿过所述通孔被引导或插入到腔体126中。此外，片状谐振器结构156(优选地由铜制成)形成在腔体126中的上部另外的电绝缘层结构136上，并且片状谐振器结构156与导电迹线146电耦接。在所示的实施方式中，在第一腔体124中不存在谐振器结构156可以是有利的。
如细节189所示，连接体110、120中的相应的一个连接体的竖向厚度h与分别相邻的粘合电绝缘结构154、155的竖向厚度d是基本相同的，所述粘合电绝缘结构154、155粘合地连接叠置件102、112、152并且被布置成侧向地邻近于相应的连接体110、120。换句话说，为了通过层压连接叠置件102、112、152，粘合电绝缘结构154、155可以通过施加压力和/或热而变得可流动，并且粘合电绝缘结构154、155在完全固化时可以重新凝固。有利地，在用于连接叠置件102、112、152的该层压过程期间，连接体110、120和分配的粘合电绝缘结构154、155的基本(例如，公差为±10％)相同的厚度h＝d确保粘合电绝缘结构154、155的树脂不会流入腔体124、126中。这使高频损耗保持很小。
图1示出了具有用于产生电磁波的谐振器的部件承载件100。谐振器体积由第一腔体124和第二腔体126的组合形成。腔体124、126由另外的电绝缘层结构136分隔开，所述另外的电绝缘层结构136可以形成位于第一叠置件102与第二叠置件112之间的第三叠置件152的一部分。例如，所有三个叠置件102、112、152可以是芯，即，包括诸如FR 4之类的电绝缘材料和作为导电材料的铜的完全固化的层叠置件。可以经由入口迹线146将要在谐振器中滤波的信号提供给谐振器。通孔144形成在限界第二腔体126的铜涂覆的后壁中，以将高频信号引导到第二腔体126中。信号经由迹线146传播到谐振器结构156，谐振器结构156即，在另外的电绝缘层结构136的顶部主表面上并延伸到第二腔体126中的图案化铜片。可选地，部件142(诸如RF部件)可以被嵌入在一个或更多个另外的电绝缘层结构136中(如图所示)，或者部件142可以被表面安装在一个或更多个另外的电绝缘层结构136的上主表面或下主表面上。例如，部件142可以是MEMS开关，部件142可以被配置成用于使根据图1的频率滤波器可调节。所述部件142因此可以允许谐振器的滤波特性的精细调节。在传播到谐振器中之后，经由迹线146提供的电磁信号可以在由腔体124、126形成的谐振器体积中产生驻波。因此，图1所示的部件承载件100可以用作频率滤波器。
然而应当说，部件142是可选的并且也可以省略。在这样的实施方式中，可以通过相应地对腔体124、126进行成形和定尺寸来实现对图1所示的谐振器的滤波特性的调节。
如图所示，由腔体124、126限界的谐振器体积的基本上整个周长由仅除了用于将电磁信号耦接到谐振器体积中的至少一个通孔144之外基本上连续的涂层138、140形成为导电屏蔽结构。因此，可以提供仅除通孔144之外的完全气密的适当的电磁屏蔽。这防止电磁辐射从环境到腔体124、126中以及从腔体124、126到环境中的不期望的传播。
此外如图所示，连接体110、120电连接至涂层138、140。因此，所有所述导电结构被电耦接或被带到相同的电势。此外，由连接体110、120提供的铜壁确保在对叠置件102、112、152进行连接的层压过程期间没有预浸料流入到腔体124、126中。
例如，一个或更多个另外的电绝缘层结构136可以由特定的高频电介质制成，即，在电磁辐射在谐振器中传播的情况下确保低损耗。可替代地，另外的电绝缘层结构136也可以由FR4制成。
如图所示，第一连接体110位于第一叠置件102的顶表面处、侧向地邻近于粘合绝缘层结构154。相对应地，第二连接体120位于第二叠置件112的下主表面处、侧向地邻近于另外的粘合电绝缘层结构155。在通过层压连接叠置件102、112、152期间，粘合电绝缘结构154、155的先前未固化的材料可以变得可流动，开始交联且然后将重新凝固。由于相应的连接体110、120和分别相邻或侧向连接的先前未固化的粘合绝缘结构154、155的竖向高度是相同的，因此防止了可流动的树脂流入到腔体124、126中。连接体110、120与相应的粘合绝缘结构154、155的竖向高度相比的相同高度，确保了由连接体110、120、竖向互连体(一个或更多个)157以及涂层138、140限定的法拉第笼保持基本不间断(唯一的例外是第二腔体126的后壁中的通孔144)。因此，可以获得适当的电磁屏蔽，同时避免预浸料流入到腔体124、126中(其可能对谐振器的滤波性能具有负面影响)。在已经容易地制造了连接体110、120之后，通过将连接体110、120压在一起来对连接体110、120进行连接，进一步提高了关于连接体110、120的形状的设计的自由度。
通过由利用平坦的竖向互连体157而不是椭圆形结构机械地耦接连接体110、120的相反的平面平行凸缘面而在叠置件102、112之间提供竖向互连，可以实现堆积铜壁以分别连接各个平面或层级。平坦的竖向互连体157可以例如是微过孔，或者可以以其他方式形成。这可以有利地涉及低的预浸料高度。随着用于馈线的间隙变得很小，可以通过在盖中铣削馈线通道来避免任何潜在的问题。呈互连的连接体110、120形式的覆铜层可以由两部分制成，这两部分可以被压在一起并且通过预浸料的粘合而被保持就位。
所示实施方式的益处在于，没有预浸料可以溢出到腔体124、126中，并且RF场的更多部分可以被限定在空气中。此外，作为覆铜层的低损耗芯可以有利地直接放置在相应的腔体124、126的边缘处。这可以导致由部件承载件100提供的微波滤波功能的品质因数(Q因数)的显著提高，如通过仿真确认的那样。
与传统的PCB绑定传输方法相比，本发明的所示示例性实施方式可以有助于减少RF关键应用的传输损耗。这样的实施方式可以利用平面技术的益处(即，高设计自由度)进一步提供与基板集成波导相似的性能。所示示例性实施方式可以以嵌入式悬浮带状线基板的形式用作滤波器。由于高度谐振的结构会极大地响应于制造公差，因此这很好地表明了制造技术高度适合于特定的频率范围。由于嵌入式悬浮带状线基板具有与微带或带状线结构类似的设计限制，因此，还可以利用嵌入式悬浮带状线基板来生产可以以平面技术制造的所有其他系统部件(诸如传输线/馈线、耦接器等)。
部件承载件100的所示的实施方式被设计成在mm波范围(30GHz)的起始附近操作。然而，本发明的其他示例性实施方式还可以被设计成用于较低的频带和较高的频带。
图2示出了根据本发明的示例性实施方式制造的部件承载件100的剖视图。
图2示出了谐振器156可以在第二腔体126中被复制或被设置两次。还可以看到，谐振器结构156可以被短路或直接电连接至涂层140的周围的导电材料(和连接体120)。两个通孔144形成在周围的导电笼中，每个通孔用于将相应的迹线146引导到腔体126中。
图3示出了根据本发明的另一示例性实施方式的部件承载件100的三维视图。图3的实施方式示出了使用连接体110、120的直接或间接机械连接的、在不同平行平面130、134中延伸的水平迹线128、132之间的层变化。
根据图3，第一导电层结构106包括第一导电迹线128，所述第一导电迹线在第一平面130中并且与具有矩形剖面的竖向突出的第一连接体110连接。相对应地，第二导电层结构116包括第二导电迹线132，所述第二导电迹线在第二平面134中并且与具有与第一连接体110相同的矩形剖面的竖向突出的第二连接体120连接。另外，在不同平面130、134中的导电迹线128、132是通过经连接的连接体110、120而互连的。
根据图3的细节170，第一暴露的平面导电表面108与第二暴露的平面导电表面118是通过诸如烧结膏之类的导电连接介质122连接的。这种间接连接可以保持低的连接电阻。可替代地且未示出，第一暴露的平面导电表面108与第二暴露的平面导电表面118也可以彼此直接物理接触，特别是在第一暴露的平面导电表面108与第二暴露的平面导电表面118之间没有导电连接介质122。这可以允许特别简单地建立电连接，即仅机械连接。
如图3所示，连接体110、120中的每一者的竖向高度L与水平长度B之间的比率可以非常小，例如小于0.2。
从图3也可以看出，第一连接体110和第二连接体120均具有矩形形状的非圆形剖面。由于所描述的制造概念，因此关于该形状的选择的设计自由度很高。
如图所示，第一暴露的平面导电表面108与第二暴露的平面导电表面118是机械地连接的以建立竖向的整个表面导电连接。换句话说，整个第一暴露的平面导电表面108连接至整个第二暴露的平面导电表面118。这种设计可以确保第一暴露的平面导电表面108与第二暴露的平面导电表面118是阻抗匹配的。结果，高频损耗可以很小。
此外，图3的实施方式示出了本发明的示例性实施方式可以代替薄的预浸料层中的掩埋过孔并且可以控制该电连接的形状，这对于过孔而言是不容易实现的。
因此，图3示出了如何通过竖向互连结构来互连不同平面130、134中的迹线128、132，所述竖向互连结构由具有矩形剖面的两个连接体110、120组成，所述两个连接体在暴露的平面导电表面108、118处进行连接。细节170示出了诸如焊接材料或烧结材料之类的连接介质122，所述连接介质122可以被夹在通过按压连接的暴露的平面导电表面108、118之间，例如以减小连接体110、120之间的连接电阻，如果期望或需要的话。
与在不同平面中具有圆形剖面连接迹线183、185的传统的铜填充的过孔181相比，通过机械地连接的连接体110、120的连接可以是适当地阻抗匹配的，并且通过机械地连接的连接体110、120的连接在所使用的几何形状方面显示出高的设计自由度。因此，根据本发明的示例性实施方式，可以以更高的精度和更高的设计自由度来完成层变化。连接体110、120可以再次被构造为相互按压连接的铜壁，即，通过相互按压而被连接的两个容易制造的铜体。
图4和图5示出了根据本发明的示例性实施方式制造的部件承载件100的剖视图。
图4示出了两个图像，在这两个图像之间可以布置有腔体124、126，如图4示意性所示。因此，左侧的图像示出了部件承载件100的左剖面部分，而右侧的图像示出了部件承载件100的剖面的右部分。
仍然参照图4，第一连接体110属于第一覆铜层，另外的铜层部分111也属于所述第一覆铜层。换句话说，第一覆铜层由用附图标记110、111表示的两个半部形成。第二连接体120属于第二覆铜层，另外的铜层部分121也属于第二覆铜层。因此，第二覆铜层由用附图标记120、121表示的两个半部形成。通过连接所述第一覆铜层与所述第二覆铜层来建立叠置件102、112、152之间的连接。相应的金属填充的过孔，参见附图标记115，被用于通过芯型叠置件152建立电接触。图4(与图1相比)详细示出了相应的覆铜层的两个半部(用于图1的设计的仿真，假设一个铜块或两个铜块被实施，不存在区别)。图4示出了两个覆铜层(一个覆铜层在构成叠置件152的RF芯的上方且一个覆铜层在构成叠置件152的RF芯的下方)以及微过孔115。两个覆铜层可以通过将壁的所述两个半部按压在一起而形成。因此，本发明实施方式的要点与两个覆铜层有关，而微过孔115仅是示例，并且微过孔115可以由铜浆、一个以上的铜块、深路由、激光槽等代替。
图5的图示对应于图4的图示，但示出了另一示例。
图6至图10示出了在实施根据本发明的示例性实施方式制造如图10所示的部件承载件100的方法期间获得的结构的剖视图。此外在该实施方式中，与传统方法相反，不需要通过预浸料来按压铜。参照图6至图10所示的制造过程，图6至图9的相对应的左侧示出了对第一叠置件102的处理，而图6至图9的相应的右侧示出了对第二叠置件112的处理。图10示出了对根据图9处理的叠置件102、112进行连接的结果。
参照图6，提供了第一层叠置件102，所述第一层叠置件包括：第一电绝缘层结构104；以及在第一电绝缘层结构104的相反的两个主表面上的第一导电层结构106。相对应地，提供了第二叠置件112，所述第二叠置件包括：第二电绝缘层结构114；以及在第二电绝缘层结构114的相反的两个主表面上的第二导电层结构116。层叠置件102、112中的每一者可以被实现为具有双侧基部铜的芯。
如图6所示，叠置件102、112中的每一者可以被配置为由中央电绝缘层结构104、114构成的芯，所述中央电绝缘层结构可以是例如完全固化的FR4层，在中央电绝缘层结构的相反的两个主表面上覆盖有相应的铜箔或铜层，作为相应的导电层结构106、116。
参照图7，可以构造图6所示的芯。
为了获得图7所示的层结构，在相应的电绝缘层结构104、114的相反的两个主表面上的导电层结构106、116被图案化。这可以例如通过组合的光刻和蚀刻程序来完成。
参照图8，可以在所需的表面上堆积覆铜层。
如图8所示，在图7中分别示出的层结构然后可以在叠置件102的上部导电层结构106的中央部分和叠置件112的下部导电层结构116的中央部分上经受选择性的导电材料的沉积。结果，形成了突出的连接体110、118。
参照图9，可以在连接体110、120或连接体110、120的一部分(未示出)的平面水平表面上形成可选的表面修饰160、162。
如图9所示，将作为连接体110的自由端的第一暴露的平面导电表面108形成为突出超过第一叠置件102的其余部分。相对应地，将作为连接体120的自由端的第二暴露的平面导电表面118形成为突出超过第二叠置件112的其余部分。
参照图9，可以选择性地使突出的连接体110、120经受可选的表面修饰处理，从而在相应的连接体110、120的相应的暴露的表面部分上形成相应的表面修饰160、162。
参照图10，通过将如图9所示的第一层叠置件102的上主表面与如图9所示的第二层叠置件112的下主表面相连接而获得所示的部件承载件100。可以将粘合电绝缘结构136夹在叠置件102、112之间以用于连接目的。
因此，第一暴露的平面导电表面108与第二暴露的平面导电表面118可以直接互连，以在第一暴露的平面导电表面108与第二暴露的平面导电表面118之间建立二维导电连接。这可以通过在不通过电绝缘固体材料来按压第一暴露的平面导电表面108与第二暴露的平面导电表面118的情况下将第一暴露的平面导电表面108与第二暴露的平面导电表面118按压在一起来实现。第一连接体110和第二连接体120两者可以设置为两个单独的预成型体。连接体110、120均可以有利地包括在相应的暴露的平面导电表面108、118处的表面修饰160、162。因此，图9中所示的经处理的叠置件102、112可以被按压在一起以建立电接触。可选地，可以在它们之间使用烧结膏或银膏(比较图3中的附图标记122)。可以从形成用于将叠置件102、112互连的粘合电绝缘结构154、155的预浸料中切出互连形状。因此，不需要通过预浸料按压铜。
应当注意，术语“包括”不排除其他元件或步骤，并且冠词“一”或“一种”不排除复数。此外，可以将与不同实施方式关联描述的元件组合起来。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施方式的实现不限于图中所示和上面描述的优选实施方式。相反，即使在基本上不同的实施方式的情况下，也可以使用所示的解决方案和根据本发明的原理的多种变型。

Claims (15)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
第一叠置件(102)，所述第一叠置件包括至少一个第一电绝缘层结构(104)和至少一个第一导电层结构(106)，所述至少一个第一导电层结构(106)具有第一连接体(110)，所述第一连接体具有第一暴露的平面导电表面(108)；
第二叠置件(112)，所述第二叠置件包括至少一个第二电绝缘层结构(114)和至少一个第二导电层结构(116)，所述至少一个第二导电层结构(116)具有第二连接体(120)，所述第二连接体具有第二暴露的平面导电表面(118)；
其中，所述第一叠置件(102)与所述第二叠置件(112)被彼此连接，使得所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)被连接以建立竖向二维导电连接。
2.根据权利要求1所述的部件承载件(100)，所述部件承载件包括以下特征中的至少一者：
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)被连接成在所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)之间在所述第一暴露的平面导电表面(108)的整个表面区域和所述第二暴露的平面导电表面(118)的整个表面区域上建立导电连接；
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)具有基本相同的形状和/或基本相同的表面面积；
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)是平行的。
3.根据权利要求1所述的部件承载件(100)，所述部件承载件包括以下特征中的一者：
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)是通过所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)之间的竖向互连体(157)和导电连接介质(122)中的至少一者而连接的；
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)是彼此直接接触的，特别是彼此仅物理接触。
4.根据权利要求1所述的部件承载件(100)，所述部件承载件包括以下特征中的至少一者：
其中，所述第一连接体(110)形成第一覆铜层的至少一部分，并且所述第二连接体(120)形成第二覆铜层的至少一部分，并且其中，所述第一叠置件(102)与所述第二叠置件(112)之间的所述连接是通过特别是直接或间接地连接所述第一覆铜层与所述第二覆铜层而建立的；
其中，所述第一连接体(110)和所述第二连接体(120)中的至少一者具有非圆形剖面，特别地，所述第一连接体(110)和所述第二连接体(120)中的至少一者具有矩形剖面；
其中，所述第一暴露的平面导电表面(108)和所述第二暴露的平面导电表面(118)中的至少一者具有非圆形表面区域，特别地，所述第一暴露的平面导电表面(108)和所述第二暴露的平面导电表面(118)中的至少一者具有矩形表面区域；
其中，所述至少一个第一导电层结构(106)包括第一导电迹线(128)，所述第一导电迹线位于第一平面(130)中并且与所述第一连接体(110)连接，其中，所述至少一个第二导电层结构(116)包括第二导电迹线(132)，所述第二导电迹线位于第二平面(134)中并且与所述第二连接体(120)连接，并且其中，位于不同平面(130、134)中的所述导电迹线(128、132)是通过经连接的所述连接体(110、120)而互连的；
其中，所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)是阻抗匹配的。
5.根据权利要求1所述的部件承载件(100)，其中，所述第一叠置件(102)包括第一腔体(124)，并且所述第二叠置件(112)包括第二腔体(126)，所述第一腔体(124)与所述第二腔体(126)被至少一个另外的电绝缘层结构(136)分隔开，所述至少一个另外的电绝缘层结构被经连接的所述连接体(110、120)中的至少一者和/或被经连接的所述连接体(110、120)之间的竖向互连体(157)穿过，其中，特别地，所述第一腔体(124)和所述第二腔体(126)中的至少一者由至少部分衬有导电涂层(138、140)的壁限界。
6.根据权利要求5所述的部件承载件(100)，所述部件承载件包括以下特征中的至少一者：
其中，所述导电涂层(138、140)与经连接的所述连接体(110、120)中的至少一个连接体电耦接；
所述部件承载件包括嵌入在所述至少一个另外的电绝缘层结构(136)中或安装在所述至少一个另外的电绝缘层结构(136)上的部件(142)，其中，特别地，所述部件被配置成或者能够操作成用于调节所述部件承载件(100)的微波滤波功能；
其中，所述导电涂层(138、140)至少部分内衬对所述腔体(124、126)中的至少一个腔体进行限界的所述壁，所述导电涂层具有通孔(144)，所述导电迹线(146)穿过所述通孔被引导到相应的所述腔体(124、126)中，特别地，在与所述导电迹线(146)电耦接的所述腔体(124、126)中的至少一个腔体中包括谐振器结构(156)。
7.根据权利要求1所述的部件承载件(100)，其中，所述连接体(110、120)中相应的一个连接体的厚度(h)与粘合电绝缘结构(154、155)的厚度(d)是基本相同的，所述粘合电绝缘结构粘合地连接所述叠置件(102、112)并且被布置成侧向地邻近于相应的所述连接体(110、120)。
8.根据权利要求1所述的部件承载件(100)，其中，所述连接体(110、120)中的至少一个连接体的高度(L)与长度(B)之间的比率小于1，特别地，所述连接体(110、120)中的至少一个连接体的高度(L)与长度(B)之间的比率小于0.5，特别地，所述连接体(110、120)中的至少一个连接体的高度(L)与长度(B)之间的比率小于0.2。
9.根据权利要求1所述的部件承载件(100)，其中，所述连接体(110、120)中相应的一个连接体包括限定相应的所述暴露的平面导电表面(108、118)的表面修饰(160、162)。
10.根据权利要求1所述的部件承载件(100)，所述部件承载件包括第三叠置件(152)，所述第三叠置件被连接在所述第一叠置件(102)与所述第二叠置件(112)之间，使得所述连接体(110、120)通过所述第三叠置件(152)将所述第一叠置件(102)与所述第二叠置件(112)电连接。
11.根据权利要求1所述的部件承载件(100)，所述部件承载件包括以下特征中的至少一者：
所述部件承载件包括被表面安装在所述部件承载件(100)上和/或被嵌入在所述部件承载件中的至少一个部件(142)，其中，所述至少一个部件(142)特别地选自：电子部件、非导电嵌体和/或导电嵌体、传热单元、光导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、密码部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、蓄能器、开关、摄像机、天线、磁性元件、另外的部件承载件以及逻辑芯片；
其中，所述导电层结构(106、116)中的至少一个导电层结构包括铜、铝、镍、银、金、钯和钨中的至少一者，所提及的材料中的任一材料可选地涂覆有诸如石墨烯之类的超导材料；
其中，所述电绝缘层结构(104、114、136)中的至少一个电绝缘层结构包括树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层材料；聚四氟乙烯；陶瓷和金属氧化物中的至少一者；
其中，所述部件承载件(100)成形为板；
其中，所述部件承载件(100)被构造为印刷电路板和基板中的一者；
其中，所述部件承载件(100)被构造为层压型部件承载件(100)。
12.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供第一叠置件(102)，所述第一叠置件包括至少一个第一电绝缘层结构(104)和至少一个第一导电层结构(106)，所述至少一个第一导电层结构(106)具有第一连接体(110)，所述第一连接体具有第一暴露的平面导电表面(108)；
提供第二叠置件(112)，所述第二叠置件包括至少一个第二电绝缘层结构(114)和至少一个第二导电层结构(116)，所述至少一个第二导电层结构(116)具有第二连接体(120)，所述第二连接体具有第二暴露的平面导电表面(118)；
此后，将所述第一叠置件(102)与所述第二叠置件(112)彼此连接，从而连接所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)以建立竖向二维导电连接。
13.根据权利要求12所述的方法，所述方法包括以下特征中的至少一者：
其中，所述方法包括将所述第一暴露的平面导电表面(108)形成为竖向地突出超过所述第一叠置件(102)的其余部分；
其中，所述方法包括将所述第二暴露的平面导电表面(118)形成为竖向地突出超过所述第二叠置件(112)的其余部分；
所述方法包括将所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)按压在一起，其中，所述方法特别地包括在不通过电绝缘固体材料来按压所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)的情况下将所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)按压在一起；
其中，所述方法包括将作为两个单独的预成型体的所述第一连接体(110)与所述第二连接体(120)相连接；
其中，所述方法包括对所述第一暴露的平面导电表面(108)与所述第二暴露的平面导电表面(118)进行阻抗匹配；
其中，所述方法包括将至少一个另外的电绝缘层结构(136)插入在包括第一腔体(124)的所述第一叠置件(102)与包括第二腔体(126)的所述第二叠置件(1112)之间，其中，所述至少一个另外的电绝缘层结构(136)被穿过以用于对经连接的所述连接体(110、120)进行电耦接。
14.一种使用根据权利要求1所述的部件承载件(100)用于高频应用和/或用于高功率应用的方法。
15.根据权利要求14所述的方法，所述方法包括以下特征中的至少一者：
其中，所述部件承载件(100)用于特别是根据5G的无线通信；
其中，所述部件承载件(100)用于高于1GHz、特别是高于100GHz的频率范围中的高频应用；
其中，所述部件承载件(100)用于介于微米与毫米之间的波长范围中的高频应用、或者低于该波长范围的高频应用。
CN202010599952.5A 2019-07-10 2020-06-28 部件承载件、制造部件承载件的方法及使用方法 Pending CN112216673A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19185550.1A EP3764759A1 (en) 2019-07-10 2019-07-10 Opposing planar electrically conductive surfaces connected for establishing a two-dimensional electric connection area between component carrier stacks
EP19185550.1 2019-07-10

Publications (1)

Publication Number Publication Date
CN112216673A true CN112216673A (zh) 2021-01-12

Family

ID=67226173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010599952.5A Pending CN112216673A (zh) 2019-07-10 2020-06-28 部件承载件、制造部件承载件的方法及使用方法

Country Status (3)

Country Link
US (1) US11322482B2 (zh)
EP (1) EP3764759A1 (zh)
CN (1) CN112216673A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471186B (zh) * 2021-05-31 2023-08-29 西南电子技术研究所（中国电子科技集团公司第十研究所） 卫星通信多通道射频收发接口单元3d集成封装架构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384701A (zh) * 2001-05-07 2002-12-11 索尼公司 多层印刷电路板及其制造方法
WO2007149046A1 (en) * 2006-06-22 2007-12-27 Meds Technologies Pte Ltd Quasi-planar circuits with air cavities
US20180277517A1 (en) * 2017-03-27 2018-09-27 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815739B2 (en) 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US20050121225A1 (en) * 2003-12-03 2005-06-09 Phoenix Precision Technology Corporation Multi-layer circuit board and method for fabricating the same
US7196274B2 (en) 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
TWI314031B (en) 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
AT14563U1 (de) 2014-03-31 2016-01-15 At&S Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit zumindest einer optoelektronischen Komponente
US10292279B2 (en) 2016-04-27 2019-05-14 Multek Technologies Limited Disconnect cavity by plating resist process and structure
US20180233484A1 (en) * 2017-02-14 2018-08-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US20180233423A1 (en) 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die
US10986739B2 (en) 2017-05-05 2021-04-20 Skyworks Solutions, Inc. Method of making printed circuit board structure including a closed cavity
US11158571B2 (en) * 2018-12-20 2021-10-26 Micron Technology, Inc. Devices including conductive interconnect structures, related electronic systems, and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384701A (zh) * 2001-05-07 2002-12-11 索尼公司 多层印刷电路板及其制造方法
WO2007149046A1 (en) * 2006-06-22 2007-12-27 Meds Technologies Pte Ltd Quasi-planar circuits with air cavities
US20180277517A1 (en) * 2017-03-27 2018-09-27 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP3764759A1 (en) 2021-01-13
US20210013182A1 (en) 2021-01-14
US11322482B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
CN110572926B (zh) 部件承载件中的rf功能和电磁辐射屏蔽
US10861636B2 (en) Inductor made of component carrier material comprising electrically conductive plate structures
CN113013134B (zh) 部件承载件及其制造方法和使用方法及智能装置
CN109309276B (zh) 部件承载件的腔体中位于高频电介质上的天线结构
CN110323200B (zh) 具有阻抗匹配的互连结构的电子组件和电子系统
US11527807B2 (en) Electronic device having first and second component carrier parts with cut-outs therein and adhesively joined to form a cavity that supports an electronic component therein
US20220248532A1 (en) Opposing Planar Electrically Conductive Surfaces Connected for Establishing a Two-Dimensional Electric Connection Area Between Component Carrier Stacks
CN112216673A (zh) 部件承载件、制造部件承载件的方法及使用方法
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN111818720A (zh) 具高无源互调性能的部件承载件及其制造和使用方法
CN112349678B (zh) 部件承载件及其制造方法
US20230134610A1 (en) Component Carrier for Microwave Applications With Stack Pieces Interconnected at an Electrically Conductive Connection Interface
US20220377895A1 (en) Magnetic Inlay With An Adjustable Inductance Value for a Component Carrier and a Manufacturing Method
CN211320082U (zh) 部件承载件
EP4060808A1 (en) Component carrier with embedded high-frequency component and integrated waveguide for wireless communication
EP4081005A1 (en) Component carrier
CN116779281A (zh) 电感器嵌体及其制造方法以及部件承载件
CN115379644A (zh) 具有磁性元件的部件承载件、磁性嵌体及制造方法以及用途
CN115376794A (zh) 磁性嵌体及其制造方法以及包括磁性嵌体的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination