CN1384701A - 多层印刷电路板及其制造方法 - Google Patents

多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1384701A
CN1384701A CN02119000.3A CN02119000A CN1384701A CN 1384701 A CN1384701 A CN 1384701A CN 02119000 A CN02119000 A CN 02119000A CN 1384701 A CN1384701 A CN 1384701A
Authority
CN
China
Prior art keywords
metal
core substrate
conductor pattern
multilayer board
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02119000.3A
Other languages
English (en)
Other versions
CN1213646C (zh
Inventor
宫崎广仁
渡边喜夫
安田诚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1384701A publication Critical patent/CN1384701A/zh
Application granted granted Critical
Publication of CN1213646C publication Critical patent/CN1213646C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层印刷电路板包括各自具有导线分布图的各核心衬底。核心衬底这样层叠,使得相邻核心衬底的导线分布图彼此面对。在核心衬底之间设置至少一个绝缘层,以便使各导线分布图彼此绝缘。在核心衬底之间有至少一个连接件,该连接件把导线分布图相互连接。该连接件包括含有熔点低于核心衬底的耐热温度的第一种金属和熔点高于所述耐热温度的第二种金属的合金。所述连接件是通过把在相邻核心衬底之一的导线分布图上形成的第一种金属的凸块热压粘结到在另一核心衬底的导线分布图上形成的第二种金属的凸块上而形成的。

Description

多层印刷电路板及其制造方法
技术领域
本发明涉及多层印刷电路板以及制造多层印刷电路板的方法。
技术背景
小型轻便的电子部件需要高密度印刷电路板。这种高密度印刷电路板通常是通过一种制造工艺来生产的，在该工艺中形成绝缘层、导线分布图以及具有小直径的凹坑，形成绝缘连接中间层和导电图案，然后把各导电层层叠起来。在这种制造工艺中，导电层是通过重复相同的步骤一层接一层地层叠起来的，这需要很多时间。此外，由于层叠步骤是重复的，因此产量降低而且各导电层不能准确地对准。
解决上述问题的方法是把配备有构成导电层的导线分布图的各核心衬底一次层叠。参照图10(A)，在这种用于形成多层印刷电路板50的单级工艺中，在敷铜核心衬底60至62的两面上形成导线分布图51至56，并且在敷铜核心衬底60至62中形成用于连接导线分布图51至56的镀敷通孔57至59。
参考图10(B)，通过分别在相应的导线分布图52和55的预定位置上镀敷而形成凸块63和64，以便导线分布图52和55分别与在核心衬底61上形成的导线分布图53和54电连接。接着，在核心衬底60到62上设置置半固化片65和66。参考图10(C)，核心衬底60到62通过热压与半固化片65和66相互粘结，从而形成多层印刷电路板50。
在这种生产多层印刷电路板的单级工艺中，导电层通过铜糊、锡铅焊料、高熔点焊料等相互连接。含有还原剂的铜糊不适合用来制造具有精细图案的印刷电路板。
锡铅焊料中的铅对人体和环境有负面影响。而且，其低熔点焊料具有183℃的低熔点。在电子部件的表面安装期间，这种易熔质的体积由于熔化而膨胀。低熔点焊料的熔化和膨胀妨碍了多层印刷电路板的导电层之间的可靠电连接。
另一方面，为了连接导电层，必须在高温下熔化高熔点焊料。敷铜核心衬底在这样的高温下不耐用。
发明内容
本发明的一个目的是：利用一种在制造多层印刷电路板的过程中形成的而在电子部件的表面安装期间不会熔化的焊料，提供一种多层印刷电路板，它具有增强的耐热性和增强的可靠性，。
本发明的另一个目的是提供一种制造所述多层印刷电路板的方法。
根据本发明的第一方面，多层印刷电路板包括：多个具有导线分布图的核心衬底，所述多个核心衬底这样层叠，使得相邻的核心衬底的导线分布图彼此面对；设置在所述多个核心衬底之间的至少一个绝缘层，绝缘层把导线分布图相互绝缘；以及在所述多个核心衬底之间的至少一种连接，所述连接把导线分布图相互连接。所述连接包括一种合金，该合金含有熔点低于所述多个核心衬底的耐热温度的第一种金属和熔点高于所述多个核心衬底的耐热温度的第二种金属。
根据本发明的第二方面，制造印刷电路板的方法包括以下步骤：在多个核心衬底中每个衬底的一面上形成第一导线分布图，而在另一面上形成第二导线分布图；在所述多个核心衬底中每个衬底的第一导线分布图上形成含有第一种金属的第一金属层，在第二导线分布图上形成含有第二种金属的第二金属层，所述第一种金属的熔点低于所述核心衬底的耐热温度，而第二种金属的熔点高于所述核心衬底的耐热温度；把多个核心衬底这样层叠，使得所述多个核心衬底之一的第一导线分布图上的第一金属层面对相邻核心衬底的第二导线分布图上的第二金属层；以及通过热压把第一金属层与第二金属层粘结，从而形成含有第一种金属和第二种金属的合金层。
在把各核心衬底上的导线分布图相互连接的所述连接件中，形成含有熔点低于核心衬底的耐热温度的低熔点金属和熔点高于核心衬底的耐热温度的高熔点金属的合金。更具体地说，在所述连接中，通过把在低于核心衬底的耐热温度的温度熔化的低熔点金属扩散到高熔点金属中，形成这种合金。由于所产生的合金的熔点高于核心衬底的耐热温度，所以在把电子部件安装到外导线分布图上所用的流动焊接温度或回熔焊接温度下，所述合金不会熔化，这就得到导线分布图之间的可靠电连接。具有提高的熔点的连接增强了高温环境中导线分布图的连接可靠性。
附图说明
图1是根据本发明的多层印刷电路板的剖视图；
图2(A)和2(B)是所述多层印刷电路板的连接件的局部剖视图；
图3是表示锡银合金系的熔点变化的曲线图；
图4是表示锡锌合金系的熔点变化的曲线图；
图5是表示锡铜合金系的熔点变化的曲线图；
图6是表示锡金合金系的熔点变化的曲线图；
图7是用于说明根据本发明的多层印刷电路板的连结力的测量的剖视图；
图8是用于说明根据本发明的多层印刷电路板的连结力的测量的剖视图；
图9是表示根据本发明的多层印刷电路板的连接的剖视图；
图10(A)到10(C)是说明通过单级工艺制造已知的多层印刷电路板的方法的剖视图。
具体实施方式
现在参考附图来描述根据本发明的示例性多层印刷电路板。参考图1，根据本发明的多层印刷电路板1具有六个导电层。多层印刷电路板1包括核心衬底10到12、绝缘层14和15以及在绝缘层14和15中形成的连接件16。核心衬底10到12分别包括基底3a到3c。此外，核心衬底10包括内导线分布图4和外导线分布图8，核心衬底11包括内导线分布图5和6，而核心衬底12包括内导线分布图7和外导线分布图9。导线分布图4面对导线分布图5，而导线分布图6面对导线分布图7。绝缘层14把导线分布图4与导线分布图5隔离，而绝缘层15把导线分布图6与导线分布图7隔离。连接件16把对置的导线分布图4和5电连接，并且把对置的导线分布图6和7电连接。
核心衬底10到12都是在由玻璃-环氧树脂等构成的绝缘基底的两面上层叠铜箔而形成的敷铜叠层结构。电路图案被曝光在各个铜箔上，经显影和蚀刻而形成内导线分布图4到7和外导线分布图8和9。核心衬底10到12中每一个具有在预定位置上的镀敷通孔18，用于导线分布图4到9之间的电连接。镀敷通孔18是这样形成的：通过钻孔或激光加工在基底3a到3c的预定位置上形成通孔，然后通过电镀或无电镀敷把铜镀在孔内部。
通过将绝缘热固性树脂半固化片、如环氧树脂半固化片置于核心衬底10到12之间，并且在加热的条件下对叠层结构加压，从而形成绝缘层14和15。因此，绝缘层14和15与这些核心衬底10到12彼此粘结，并且使核心衬底10到12彼此绝缘。
各连接件16都是由合金构成的，所述合金含有熔点低于核心衬底10到12的耐热温度的第一种金属(低熔点金属)和熔点高于所述多个核心衬底10到12的耐热温度的第二种金属(高熔点金属)。参考图2(A)和2(B)，以导线分布图4和5之间的连接件16作为示例。连接件16是如下形成的：将高熔点金属和低熔点金属中的一种金属镀在导线分布图4的预定位置上，从而形成凸块(第一凸块)，而将其中的另一种金属镀在导线分布图5的预定位置上，从而形成另一凸块(第二凸块)。使第一凸块和第二凸块彼此接触并通过加热而彼此粘结。
低熔点金属具有低于核心衬底10到12的耐热温度的熔点，例如低于260℃。高熔点金属具有高于所述耐热温度的熔点，例如超过260℃，这是在用于把电子部件安在外导线分布图上的流动焊接或回熔焊接期间的温度。
接近低共熔点的高熔点金属和低熔点金属的合金具有低于低熔点金属的熔点的熔点。采用在低于核心衬底10到12的耐热温度的温度下熔化的低熔点金属来形成凸块之一。在低于耐热温度的温度下对核心衬底10到12加热，使得低熔点金属扩散到高熔点金属中。从而形成合金。以这种方式在低于耐热温度的温度下形成连接件16。
随着合金中高熔点金属的比例增加，连接件16中的低熔点金属和高熔点金属的合金的熔点向高熔点金属的熔点移动。本发明中，在所述另一凸块上提供的高熔点金属的比例高于在所述一个凸块上提供的低熔点金属的比例。因此，连接件16中的合金在用于把电子部件安装在导线分布图8和9上的流动焊接或回熔焊接期间不会熔化，确保了导线分布图8和9的电连接。此外，熔点提高了的连接件16增强了在高温环境下多层印刷电路板1的导线分布图4到9的连接可靠性。
更明确地说，如图2(A)中所示，在导线分布图5上形成镀锡凸块20，而在导线分布图4上形成镀银凸块21。使镀锡凸块20和镀银凸块21相互接触，并且对其加热而形成连接件16。导线分布图5上的镀锡凸块20的锡具有231.97℃的熔点，该熔点低于镀银凸块21的熔点961.93℃，并且低于核心衬底10到12的耐热温度260℃。
镀锡凸块20的锡在高于231.97℃的温度下熔化，并且扩散到与镀锡凸块20接触的镀银凸块21中。因此，在连接件16中，由锡和银构成的合金层23是在低于核心衬底10到12的260℃耐热温度的温度下、在镀锡凸块20与镀银凸块21之间的界面处形成的。通过调节扩散到镀银凸块21中的锡的量，合金层23可具有高于流动焊接或回熔焊接期间的温度的熔点。参考图3，当Sn∶Ag重量之比为93∶7时，合金具有260℃的熔点。而且熔点随着银含量的增加而提高。
参考图1，Ag-Sn合金层23的连接件16是在低于核心衬底10到12的耐热温度的温度下形成的，并且在用于把电子部件安装在导线分布图8和9的流动焊接或回熔焊接温度下不会熔化，确保了导线分布图4到9的电连接。此外，构成连接件16的合金的熔点的提高增强了在高温环境下多层印刷电路板1的导线分布图4到9的连接可靠性。
在连接件16处，锡银合金把导线分布图4与导线分布图5电连接。连接件16的熔点由于锡银合金的形成而变得高于核心衬底的耐热温度。在多层印刷电路板1中，连接件16不会在用于把电子部件安装在外导线分布图8和9上的流动焊接或回熔焊接温度下熔化，这维持了导线分布图4到7之间的电连接，其中流动焊接或回熔焊接温度应当低于核心衬底的耐热温度。此外，连接件16的熔点的提高增强了在高温环境下、多层印刷电路板1的导线分布图4到9的连接可靠性。
在上述实施例中，合金由银和锡组成。但是，在本发明中，可以使用任何其他的金属的组合，只要这些金属可以在低于流动或回熔焊接温度的温度下互相粘结，并且形成熔点高于流动或回熔焊接温度的合金。
例如，连接件16可以用包含锡和锌(熔点：415℃)的Sn-Zn合金、包含锡和铜(熔点：1083℃)的Sn-Cu合金、或者包含锡和金(熔点：1063℃)的Sn-Au合金构成。如图4所示，当锌含量按重量计高于16％时，Sn-Zn合金的熔点高于260℃；如图5所示，当铜含量按重量计高于2％时，Sn-Cu合金的熔点高于260℃；以及如图6所示，当金含量按重量计高于23％时，Sn-Au合金的熔点高于260℃。
在导线分布图4到7中每一个上形成的镀金属的凸块可以包含单种金属、或者两种或两种以上的金属。例如，连接件16可以由Sn91Zn9合金和锌形成。在这种情况下，在按重量计比例Sn91Zn9∶Zn＝92∶8的条件下，锡和锌形成低共熔晶体，而且当锌含量高于上述比例时，合金具有高于260℃的熔点。
现在参考图1描述制造多层印刷电路板的方法。多层印刷电路板1是通过把具有导线分布图4到9的核心衬底与绝缘树脂半固化片层叠、并且通过加热把叠层压制而生产的。
将铜箔粘结在环氧树脂-玻璃纤维衬底的两面上，从而形成敷铜叠层结构。在敷铜叠层结构中的预定位置上通过钻孔或激光加工形成通孔，并且从通孔中去除污迹。通过无电镀敷将铜箔的表面和通孔的内壁镀上铜，从而形成导电层。从而，敷铜叠层结构具有用于把导线分布图4到9电连接到核心衬底10到12的镀敷通孔18。
接着，通过对镀层和铜箔进行曝光、显影和蚀刻，在敷铜叠层结构的各个铜箔中形成内导线分布图4到7和外导线分布图8和9。导线分布图8、5和7分别电连接到导线分布图4、6和9，镀敷通孔18贯穿核心衬底10到12。
通过镀敷等方法，在核心衬底10到12的预定位置上形成熔点低于核心衬底10到12的耐热温度的低熔点金属的第一凸块，并且在核心衬底10到12的预定位置上形成熔点高于核心衬底10到12的耐热温度的高熔点金属的第二凸块。更具体地说，在导线分布图5和7上形成具有低熔点的锡凸块20，而在导线分布图4和6上形成具有高熔点的银凸块21。
将核心衬底10到12与环氧树脂半固化片层叠，使得导线分布图5和7上的镀锡凸块20分别与导线分布图4和6上的镀银凸块21接触。在大约130℃的条件下，通过半固化片的固化，把核心衬底10到12压制30分钟，从而形成把导线分布图4和6分别与导线分布图5和7绝缘的绝缘层14和15。在一定压力下，在高于231.97℃而低于260℃的温度下加热核心衬底10到12，使得镀锡凸块20中的锡扩散到镀银凸块21中。结果，如图2(A)所示，在镀锡凸块20与镀银凸块21之间的界面处形成锡银合金层。从而导线分布图4和6通过连接件16连接到导线分布图5和7。
合金层23包含锡和银，并且具有高于260℃的熔点。因此，在把电子部件安装在导线分布图8和9上的流动焊接或回熔焊接处理期间，合金层23不会熔化，这确保了导线分布图之间的电连接。由于合金层23具有提高的熔点，所以可以在高温环境下维持导电层之间的电连接。
透过组成图案的网目(screen)，把焊膏涂敷在外导线分布图8和9上的焊盘上。在双面安装的情况下，如果需要，就采用粘合剂，使得要安装的元件不会从核心衬底10到12上剥离。各种表面安装器件被安装在各个焊盘上，而通孔安装器件被安装在通孔中。把核心衬底10到12转移到热气炉和红外炉中，并在大约260℃下加热，从而通过焊接把安装器件固定。从而生产出多层印刷电路板1。
通过目视检查并借助于外观测试器来检查生产出的多层印刷电路板1的安装情况和焊接情况，并且还利用测试器进行导电层连接测试和电操作测试。
现在描述根据本发明的形成多层印刷电路板的方法的实例。参考图7，在第一实例中，通过镀敷，在直径为1.0mm的铜线26的末端上形成起低熔点金属层作用的10μm长的锡段29，而通过镀敷在核心衬底27的铜箔28上形成起高熔点金属层作用的10μm厚的银层30。使锡段29与银层30接触，并且在加热板31上在260℃下把核心衬底27的相对面加热2分钟，同时用倒装焊接机把500gf的压力加在铜线26上。从而把锡段29粘结到核心衬底27的镀银层30上。
连接到核心衬底27的铜线26的剪应力大约为1700gf。这个样品受到216次循环(大约72小时)的热冲击测试，每次循环包括保持在-25℃下9分钟、室温下1分钟以及260℃下9分钟。测试期间剪应力不会减小。
参考图8，在第二实例中，在通过涂敷粘结在核心衬底35a上的12μm厚的铜箔上形成10μm厚的锡-铅(Sn-Pb)焊料层36，而在粘结于核心衬底35b上的12μm厚的铜箔上形成100-120μm厚的金(Ag)针状凸块37。把核心衬底35a和35b与其间的50μm的半固化片38层叠在一起，使得锡铅焊料层36与金凸块37接触，并且通过热压使它们彼此粘结。核心衬底35a和35b被在180℃下加热90分钟。在此过程中，每个锡-铅焊料层36扩散到相应的金凸块37中，形成锡、铅和金的三元合金。
该样品受到热冲击测试。在金凸块37与锡铅焊料层36之间的界面处的结合强度是不够的。因此，不管增加的熔点如何，这种组合呈现出低结合力。
在根据上述实施例的多层印刷电路板中，通过在具有导线分布图的核心衬底的预定位置上热粘结金属凸块作为连接件16，形成具有高熔点的合金层。或者，可以仅在一个核心衬底上形成金属凸块，使得该金属凸块与另一个核心衬底上形成的导电图案之间形成连接。
下面描述图1中所示连接件16的形成的实施例。参考图9，对粘结在核心衬底10上的铜箔进行蚀刻而形成导线分布图，并且在导线分布图的预定位置上形成具有10μm厚的镀锡层28。在核心衬底11上，通过对粘结于导线分布图5上的铜箔进行蚀刻而形成导线分布图5。在导线分布图5的预定位置上，通过电镀形成具有100μm厚的镀铜凸块40。在核心衬底10与核心衬底11之间放置50μm厚的半固化片41，使得核心衬底10上的镀锡层28与镀铜凸块40接触。通过热压使它们彼此粘结。
镀锡层28在超过231.97℃的温度下熔化，并且层中的锡被扩散到镀铜凸块40中。因此，在低于核心衬底10到12的耐热温度、即低于260℃的温度下，在连接处，在镀锡层28与镀铜凸块40之间的界面处形成由锡和铜构成的合金层42。
控制扩散到镀铜凸块40中的镀锡层28的成分，使得合金层42具有高于流动或回熔焊接温度的熔点。更具体地说，根据图5，调节构成合金层42的锡与铜的比例，使得熔点变得高于260℃。
结果，Cu-Sn合金层42的连接件16可以在低于核心衬底10到12的耐热温度的温度下形成，并且在用于把电子部件安装到外导线分布图8和9中的流动或回熔焊接温度下不会熔化，确保了导线分布图4到9的电连接。这种连接件16的熔点的提高还促进了高温环境下、导线分布图4到9的高连接可靠性。
根据本发明的多层印刷电路板和用于制造多层印刷电路板的方法，用于连接在核心衬底10到12上形成的导线分布图4到9的连接件16是由合金形成的，该合金含有熔点低于核心衬底10到12的耐热温度的低熔点金属和熔点高于核心衬底10到12的耐热温度的高熔点金属。
在低于核心衬底10到12的耐热温度的温度下，连接件16处的低熔点金属熔化并且扩散到高熔点金属中，从而形成具有较高熔点的合金。在用于把电子部件安装在导线分布图8和9上的流动或回熔焊接温度下，连接件16处的合金不熔化，这确保了导线分布图之间的电连接。此外，具有较高熔点的连接件16确保了高温环境下多层印刷电路板1的导线分布图之间的连接可靠性。
在上述实施例中，多层印刷电路板是刚性的。本发明也可应用于柔性多层印刷电路板及其制造方法。

Claims (8)

1.一种多层印刷电路板，它包括：
多个具有导线分布图的核心衬底，所述多个核心衬底这样层叠，使得相邻的核心衬底的所述导线分布图彼此面对；
设置在所述多个核心衬底之间的至少一个绝缘层，所述绝缘层使所述导线分布图相互绝缘；以及
在所述多个核心衬底之间的至少一个连接件，所述连接件把所述导线分布图相互连接，所述连接件包括合金，该合金含有熔点低于所述多个核心衬底的耐热温度的第一种金属和熔点高于所述多个核心衬底的所述耐热温度的第二种金属。
2.如权利要求1所述的多层印刷电路板，其特征在于：所述连接是通过把所述相邻核心衬底之一的所述导线分布图上形成的所述第一种金属的凸块热压粘结到所述另一核心衬底的所述导线分布图上形成的所述第二种金属的凸块而形成的。
3.如权利要求1所述的多层印刷电路板，其特征在于：所述连接件是通过把在所述相邻核心衬底之一的所述导线分布图上形成的、所述第一种金属和所述第二种金属之一的凸块热压粘结到在所述另一核心衬底的所述导线分布图上形成的、所述第一种金属和所述第二种金属中另一个的金属层而形成的。
4.如权利要求1所述的多层印刷电路板，其特征在于：所述第一种金属是锡，而所述第二种金属是从包括银、锌、铜和金的组中选择的。
5.一种制造印刷电路板的方法，它包括以下步骤：
在多个核心衬底中每一个衬底的一面上形成第一导线分布图，而在另一面上形成第二导线分布图；
在所述多个核心衬底中每一个衬底的所述第一导线分布图上形成含有第一种金属的第一金属层，在所述第二导线分布图上形成含有第二种金属的第二金属层，所述第一种金属的熔点低于所述核心衬底的耐热温度，而所述第二种金属的熔点高于所述核心衬底的所述耐热温度；
把所述多个核心衬底这样层叠，使得所述多个核心衬底之一的所述第一导线分布图上的所述第一金属层面对所述相邻核心衬底的所述第二导线分布图上的所述第二金属层；以及
把所述第一金属层与所述第二金属层通过热压粘合，从而形成含有所述第一种金属和所述第二种金属的合金层。
6.如权利要求5所述的用于制造多层印刷电路板的方法，其特征在于：所述第一金属层和所述第二金属层包括金属凸块。
7.如权利要求5所述的用于制造多层印刷电路板的方法，其特征在于：所述第一金属层和所述第二金属层中的一个包括金属凸块，而另一个包括金属薄膜。
8.如权利要求5所述的用于制造多层印刷电路板的方法，其特征在于：所述第一种金属是锡，而所述第二种金属是从包括银、锌、铜和金的组中选择的。
CN02119000.3A 2001-05-07 2002-05-08 多层印刷电路板及其制造方法 Expired - Fee Related CN1213646C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP136489/2001 2001-05-07
JP136489/01 2001-05-07
JP2001136489A JP3826731B2 (ja) 2001-05-07 2001-05-07 多層プリント配線基板及び多層プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1384701A true CN1384701A (zh) 2002-12-11
CN1213646C CN1213646C (zh) 2005-08-03

Family

ID=18983756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02119000.3A Expired - Fee Related CN1213646C (zh) 2001-05-07 2002-05-08 多层印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US20020170171A1 (zh)
JP (1) JP3826731B2 (zh)
CN (1) CN1213646C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316861C (zh) * 2004-03-31 2007-05-16 全懋精密科技股份有限公司 多层电路板及其制法
CN100391320C (zh) * 2005-05-23 2008-05-28 松维线路板（深圳）有限公司 一种多层印刷线路板的生产方法
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
CN101400222A (zh) * 2008-10-20 2009-04-01 深圳市深南电路有限公司 印刷电路板组件及其制造方法
CN1722940B (zh) * 2004-06-10 2010-08-11 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
CN103458629A (zh) * 2012-05-30 2013-12-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN112216673A (zh) * 2019-07-10 2021-01-12 奥特斯奥地利科技与系统技术有限公司 部件承载件、制造部件承载件的方法及使用方法
WO2023272650A1 (zh) * 2021-06-30 2023-01-05 华为技术有限公司 一种封装基板及其制作方法、芯片封装结构、电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060042832A1 (en) * 2004-08-27 2006-03-02 Kiyoshi Sato Multilayer circuit board and method of producing the same
JP2007103466A (ja) 2005-09-30 2007-04-19 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法、電子機器
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
US20080308300A1 (en) * 2007-06-18 2008-12-18 Conti Mark A Method of manufacturing electrically conductive strips
JP5111206B2 (ja) * 2008-04-02 2013-01-09 Ｎｔｎ株式会社 パターン修正方法およびパターン部品
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP5483920B2 (ja) * 2009-04-22 2014-05-07 株式会社メイコー プリント基板の製造方法
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
FR2984073B1 (fr) * 2011-12-13 2014-09-12 Thales Sa Procede de realisation de carte imprimee
US10172244B1 (en) * 2018-05-09 2019-01-01 International Business Machines Corporation Construction of printed circuit board having a buried via
CN216531888U (zh) * 2019-02-05 2022-05-13 株式会社村田制作所 树脂多层基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US6060175A (en) * 1990-09-13 2000-05-09 Sheldahl, Inc. Metal-film laminate resistant to delamination
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5896276A (en) * 1994-08-31 1999-04-20 Nec Corporation Electronic assembly package including connecting member between first and second substrates
US6023029A (en) * 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US6437591B1 (en) * 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6437989B1 (en) * 1999-07-10 2002-08-20 Endress + Hauser Gmbh + Co. Circuit board with an electronic component and a method for producing a connection between the circuit board and the component
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316861C (zh) * 2004-03-31 2007-05-16 全懋精密科技股份有限公司 多层电路板及其制法
CN1722940B (zh) * 2004-06-10 2010-08-11 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
CN100391320C (zh) * 2005-05-23 2008-05-28 松维线路板（深圳）有限公司 一种多层印刷线路板的生产方法
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
US8278562B2 (en) 2007-06-22 2012-10-02 Princo Middle East Fze Multi-layer substrate and manufacturing method thereof
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
CN101400222A (zh) * 2008-10-20 2009-04-01 深圳市深南电路有限公司 印刷电路板组件及其制造方法
CN103458629A (zh) * 2012-05-30 2013-12-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN103458629B (zh) * 2012-05-30 2016-12-21 碁鼎科技秦皇岛有限公司 多层电路板及其制作方法
CN112216673A (zh) * 2019-07-10 2021-01-12 奥特斯奥地利科技与系统技术有限公司 部件承载件、制造部件承载件的方法及使用方法
WO2023272650A1 (zh) * 2021-06-30 2023-01-05 华为技术有限公司 一种封装基板及其制作方法、芯片封装结构、电子设备

Also Published As

Publication number Publication date
JP3826731B2 (ja) 2006-09-27
US20020170171A1 (en) 2002-11-21
CN1213646C (zh) 2005-08-03
JP2002335082A (ja) 2002-11-22

Similar Documents

Publication Publication Date Title
CN1213646C (zh) 多层印刷电路板及其制造方法
CN1134209C (zh) 在电路板的顶表面上形成金属化图形的方法及多层电路板
US6187418B1 (en) Multilayer ceramic substrate with anchored pad
CN1223250C (zh) 多层布线衬底及其制造方法
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
EP1069811B1 (en) Multi-layer wiring board and method for manufacturing the same
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
CN1287647C (zh) 电路板及其制造方法
US7608477B2 (en) Process for substrate incorporating component
US20090107709A1 (en) Printed circuit board and manufacturing method thereof
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2002290052A (ja) 多層配線基板
JP2002198656A (ja) 高密度実装用基板の製法
WO1995013901A1 (en) Metallurgically bonded polymer vias
KR20220033829A (ko) 인쇄회로기판 및 이의 제조 방법
JP2022545734A (ja) 回路基板
JP2003133474A (ja) 電子装置の実装構造
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2008160150A (ja) 基板の製造方法
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2023531457A (ja) 銅箔付樹脂及びこれを含む回路基板
JP2012151228A (ja) 複合配線基板及び複合配線基板の製造方法
KR101241639B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN117098306A (zh) 布线基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050803

Termination date: 20130508