TWI404480B - 電子基板內之同心貫孔 - Google Patents

電子基板內之同心貫孔 Download PDF

Info

Publication number
TWI404480B
TWI404480B TW098121681A TW98121681A TWI404480B TW I404480 B TWI404480 B TW I404480B TW 098121681 A TW098121681 A TW 098121681A TW 98121681 A TW98121681 A TW 98121681A TW I404480 B TWI404480 B TW I404480B
Authority
TW
Taiwan
Prior art keywords
hole
pair
conductive layers
electronic substrate
external
Prior art date
Application number
TW098121681A
Other languages
English (en)
Other versions
TW201018343A (en
Inventor
Arvind Chandrasekaran
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201018343A publication Critical patent/TW201018343A/zh
Application granted granted Critical
Publication of TWI404480B publication Critical patent/TWI404480B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

電子基板內之同心貫孔
本揭示案大體上係關於多層電子基板,且詳言之,係關於具有多壁貫孔之電子基板。
貫孔為電耦接多層基板(諸如多層印刷電路板基板或封裝基板)之諸導電層的經電鍍之孔。習知貫孔具有一連接不同導電層之信號路徑。在具有許多電信號之密集封裝設計中,可能要求不同導電層之間的許多連接,且由貫孔及其相關聯捕獲襯墊所佔據的空間可能足以擴展基板之總體大小。將需要增加電信號密度而不伴隨地增加由貫孔及其捕獲襯墊所佔據之空間。
在一態樣中,提供一種在具有多個導電層之電子基板中之多壁信號載運貫孔結構。該多壁信號載運貫孔結構包括:a)一外部貫孔,其用於耦接至基板之一對導電層,該外部貫孔產生在該對導電層之間的第一信號路徑;b)一內部貫孔,其位於外部貫孔內,用於耦接至該對導電層,該內部貫孔產生在該對導電層之間的第二信號路徑;及c)一介電層,其在內部貫孔與外部貫孔之間。
在另一態樣中,提供一種具有多個導電層之電子基板。該基板包括多壁信號載運貫孔結構,該多壁信號載運貫孔結構具有:a)一外部貫孔,其耦接至基板之一對導電層,該外部貫孔產生第一信號路徑;b)一內部貫孔,其位於外部貫孔內且耦接至同一對導電層,該內部貫孔產生第二信號路徑;及c)一介電層,其在內部貫孔與外部貫孔之間。
在又一態樣中,提供一種製備基板中之多壁信號載運貫孔結構的方法。該方法包含:a)提供具有多個導電層之電子基板;b)形成耦接至一對導電層且產生第一信號路徑的第一貫孔;c)在第一貫孔內沈積第一介電層;及d)在第一貫孔內且穿過第一介電層形成第二貫孔,第二貫孔經耦接至同一對導電層且產生第二信號路徑。
多壁信號載運貫孔結構可提供兩個或兩個以上信號路徑,其互連電子基板之同一對導電層,但佔據習知的一路徑貫孔之空間。因此,多壁貫孔結構提供增加之信號密度。多壁貫孔結構亦可提供在類似長度之路徑上的信號導引(諸如對於信號之差動對的情況)。
前述內容已相當廣泛地概述了本揭示案之特徵及技術優點,以便於可更好地理解以下之詳細描述。以下將描述形成申請專利範圍之主題的額外特徵及優點。熟習此項技術者應瞭解所揭示之概念及特定實施例可易於用作修改或設計其他結構用於執行本揭示案之相同目的之基礎。熟習此項技術者亦應認識到,該等等效構造並不脫離如在隨附申請專利範圍中闡述之本發明之精神及範疇。當結合附圖考慮時,自以下描述將更好地理解據信為本揭示案之特性的新穎特徵(關於其組織及操作方法)以及其他目的及優點。然而應明確瞭解,僅為說明及描述之目的而提供諸圖中之每一者,且其並不意欲作為本發明之限制的定義。
為更完全地理解本揭示案,現結合隨附圖式參考以下描述。
參看圖1所展示之實施例,說明具有兩個內部導電層104及106,以及兩個外部導電層108及110的電子封裝102。每一導電層藉由介電材料112與另一導電層分開。電子基板可為諸如增層(buildup)或層壓多層印刷電路板,或者疊加或層壓封裝基板之任何多層基板。習知多層基板可藉由以下過程而製備:藉由添加至一兩面核心層板之每一面的一或多層之單面層板使該核心層板增層。用於層板中之介電材料的實例包括(但不限於):FR-2酚醛棉紙、FR-4玻璃織物及環氧樹脂、G-10玻璃織物及環氧樹脂、CEM-1棉紙及環氧樹脂、CEM-3玻璃織物及環氧樹脂、CEM-5玻璃織物及聚酯、聚醯亞胺及通常用於製備多層基板之其他介電材料。
圖1及圖2中所展示之實施例中包括多壁貫孔結構114。多壁貫孔結構114包含在外部貫孔118內之內部貫孔116,且可被視作具有「貫孔內貫孔(via within a via)」的設計。如本文所使用,術語「多壁」指代該「貫孔內貫孔」的設計。為方便起見,內部貫孔116及外部貫孔118可被描述為「同心」,其中理解「同心」描述了貫孔內貫孔的設計而非貫孔之實際對準。因此,貫孔可能實際上彼此同心或可能並非實際上彼此同心。內部貫孔116及外部貫孔118兩者耦接至同一對導電層,在此狀況下為外部導電層108、110。介電材料層120使內部貫孔116與外部貫孔118電絕緣。接點122、124分別使內部貫孔116及外部貫孔118耦接至外部導電層108、110。在實施例中,阻焊劑126存在於多層基板之兩個面上。
雖然在此實施例中,描述了具有四個導電層之基板,但在其他實施例中,基板可具有兩個、六個、八個、十個、十二個,或十二個以上導電層。因此,多壁貫孔結構之壁可連接未由介入導電層分開或由兩個以上介入導電層分開的導電層之對。
雖然描述了具有單一多壁貫孔結構之基板,但其他實施例包括具有一個以上多壁貫孔結構的基板。
一旦具有一或多個多壁貫孔結構的基板經製備,該基板即可併入用於諸如手機、電腦及其類似物之電子裝置中的總成中。
本文所描述之多壁貫孔結構之一優點為:其可使用現有之製造過程而製備。
多壁貫孔結構可由一方法製備,該方法包含:a)提供包含多個導電層之電子基板;b)形成耦接至一對導電層的第一貫孔;c)以介電材料填充第一貫孔;及d)在第一貫孔內且穿過介電材料形成第二貫孔,其中第二貫孔耦接至同一對導電層。在完成之多壁貫孔結構中,第一貫孔被視作外部貫孔,而第二貫孔被視作內部貫孔。
貫孔可藉由一方法而製備,該方法包含:穿過基板形成通孔,接著以導電材料電鍍該通孔。視如孔之大小及便利性之考慮而定,通孔可藉由打孔、鑽孔或雷射作用而製造。在一些實施例中,貫孔製備包括在電鍍之前清潔通孔。通孔可藉由濺鍍或電鍍法而經電鍍或金屬化。舉例而言,可塗覆無電鍍銅,繼之以電解銅。在電鍍過程期間可塗覆之其他金屬包括(但不限於):鎳、金、鈀或銀。或者,可以導電聚合物電鍍通孔。
填充第一貫孔且使第一貫孔與第二貫孔分開之介電材料可為環氧樹脂。介電材料之其他實例包括(但不限於):聚苯(PPE)、環狀聚苯醚(annylated polyphenylene ether)(APPE)、苯并環丁烯(BCB)、氰酸酯(三嗪)樹脂、聚四氟乙烯(PTFE)、雙馬來醯亞胺三嗪(BT)樹脂、聚醯亞胺、聚酯、酚系樹脂及聚苯醚酮(PEEK)。
在圖3至圖10所展示之特定實施例中,現將描述例示性多壁貫孔之構造。在圖3中,提供包含多個導電層304、306、308、310之電子基板302。在圖4中,通孔402穿過基板302而形成。在圖5中,導電材料502(諸如銅)電鍍於通孔402中及導電層304、310之對的部分上。電鍍於導電層304、310之對上的導電材料502經遮蔽或圖案化以產生用於使經形成之第一貫孔606連接至導電層304、310之對的接點602、604,如圖6所展示。
如圖7中所見,接著在壓力下以介電材料702(諸如環氧樹脂)填充第一貫孔606,其中介電材料702經沈積在接點602、604之至少一部分上。介電材料702經平坦化及圖案化以移除過量介電材料。
如圖8中所見,內部第二貫孔藉由以下過程而製備:穿過介電材料702且在第一貫孔606內形成通孔802。圖9展示在通孔802中及在經圖案化介電材料702上之第二導電材料902的電鍍。如所見,經電鍍之導電材料902可經遮蔽或圖案化以產生用於使經形成之第二貫孔908連接至導電層304、310之對的接點904、906。在此實施例中,介電材料702在外部第一貫孔606與內部第二貫孔908的接點602、604之間形成絕緣層910、912。多壁貫孔結構1002由圖3至圖10中所展示之實施例產生。在一些實施例中,阻焊劑1004、1006可塗覆於含有貫孔之基板的兩個表面上,如圖10中所見。
雖然描述了具有兩個貫孔之多壁貫孔結構,但亦提供具有三個或三個以上同心貫孔之多壁貫孔結構。舉例而言,藉由一方法可將第三貫孔添加至多壁貫孔結構1002,該方法包含:以介電材料填充內部第二貫孔,平坦化及圖案化介電材料,穿過介電材料形成通孔,在通孔內電鍍導電材料,接著遮蔽或圖案化經電鍍之材料,其與圖7至圖10中所展示之方法類似。可藉由重複地在最內部之貫孔內添加另一貫孔而包括額外貫孔。在某些實施例中,提供具有三個或三個以上同心貫孔之多壁貫孔結構。
在另一實施例中,最內部貫孔之空腔可由介電材料、導電材料填充或保持為未經填充。
在各種實施例中,一貫孔之導電材料可與貫孔結構之任何其他貫孔的導電材料相同或不同。在某些實施例中,在多壁貫孔結構之所有貫孔中,介電材料為銅。類似地,兩個貫孔之間的介電材料可與使多壁貫孔結構之任何其他兩個貫孔分開的介電材料相同或不同。
在其他實施例中,多壁貫孔結構可連接內部導電層之對。舉例而言,在四層基板中,內部兩個導電層可經連接。此可藉由以下過程而實現:在具有兩個導電層之核心層板中形成多壁貫孔結構,接著將單面層板之層添加至核心的每一面。結果係具有連接內部導電層之多壁貫孔結構的四層基板。類似地,藉由將單面層板之層添加至含有多壁貫孔結構之四層層板的兩個面,可製備具有連接第二導電層及第五導電層之多壁貫孔結構的六層基板。以類似方式,可製備連接具有六個以上導電層之基板之內部導電層的多壁貫孔結構。
多壁貫孔結構之每一實施例提供互連同一對內部或外部導電層的至少兩個信號路徑。因為由多壁貫孔結構所佔據之空間與由習知一路徑貫孔所佔據之空間相當,所以多壁貫孔結構提供增加之信號密度。此外,多壁貫孔結構可包括於信號之差動對的電路中,使得該差動對之兩個成員具有類似路徑長度。舉例而言,使用習知的一路徑貫孔,差動對之一個成員連接至與另一成員不同的貫孔。視每一貫孔之位置而定,此可意謂差動對具有不同總路徑長度。與之相比,藉由使用多壁貫孔結構,差動對之總路徑長度將類似,因為差動對之每一成員連接至同一多壁貫孔結構。
如本文所描述,多壁信號載運貫孔結構提供互連一對導電層的兩個或兩個以上信號路徑,因此增加信號密度。
雖然已詳細描述本發明及其優點,但應瞭解在不脫離如由隨附申請專利範圍所界定之本發明之精神及範疇的情況下可在本文中進行各種變化、取代或變更。此外,本申請案之範疇並不意欲限於說明書中所描述之過程、機器、製造、物質組成、手段、方法及步驟之特定實施例。如一般熟習此項技術者將易於自本揭示案而瞭解,可根據本發明利用執行大體上與本文中所描述之對應實施例相同之功能或達成大體上與本文中所描述之對應實施例相同之結果之現有或隨後待開發的過程、機器、製造、物質組成、手段、方法或步驟。因此,隨附申請專利範圍意欲在其範疇中包括此等過程、機器、製造、物質組成、手段、方法或步驟。
102...電子封裝
104、106...內部導電層
108、110...外部導電層
112...介電材料
114...多壁貫孔結構
116...內部貫孔
118...外部貫孔
120...介電材料層
122、124...接點
126...阻焊劑
302...電子基板
304、306、308、310...導電層
402...通孔
502...導電材料
602、604...接點
606...外部第一貫孔、第一貫孔
702...介電材料、經圖案化介電材料
802...通孔
902...第二導電材料、經電鍍之導電材料
904、906...接點
908...內部第二貫孔、第二貫孔
910、912...絕緣層
1002...多壁貫孔結構
1004、1006...阻焊劑
圖1為電子基板中之多壁貫孔結構之剖視圖;
圖2為多壁貫孔結構之俯視圖;
圖3為多層電子基板之剖視圖;
圖4為通孔之剖視圖;
圖5為經電鍍之通孔的剖視圖;
圖6為貫孔之剖視圖;
圖7為經填充介電材料之貫孔的剖視圖;
圖8為貫孔內之通孔的剖視圖;
圖9為貫孔內之經電鍍之通孔的剖視圖;及
圖10為在貫孔結構上方之阻焊劑的剖視圖。
102...電子封裝
104、106...內部導電層
108、110...外部導電層
112...介電材料
114...多壁貫孔結構
116...內部貫孔
118...外部貫孔
120...介電材料層
122、124...接點
126...阻焊劑

Claims (12)

  1. 一種在具有多個導電層之一電子基板中之多壁信號載運貫孔結構,其包含:一外部貫孔,其產生在該電子基板之一對外部導電層之間的一第一信號路徑;一對外部接點,其將該電子基板之該對外部導電層耦接至該外部貫孔;一內部貫孔,其在該外部貫孔內,該內部貫孔產生在該對外部導電層之間的一第二信號路徑;一對內部接點,其將該對外部導電層耦接至該內部貫孔;及一介電層,其在該內部貫孔與該外部貫孔之間。
  2. 如請求項1之多壁信號載運貫孔結構,其進一步包含一接觸區域,該接觸區域包含該對外部接點及該對內部接點,該對外部接點與該對內部接點係由一經圖案化介電層分開。
  3. 一種具有多個導電層之電子基板,該基板包含一多壁信號載運貫孔結構,該多壁信號載運貫孔結構包含:一外部貫孔,其產生一第一信號路徑;一對外部接點,其將該電子基板之該對外部導電層耦接至該外部貫孔;一內部貫孔,其在該外部貫孔內,該內部貫孔產生一第二信號路徑;一對內部接點,其將該對外部導電層耦接至該內部貫 孔;及一介電層,其在該內部貫孔與該外部貫孔之間。
  4. 如請求項3之電子基板,其中該多壁信號載運貫孔結構進一步包含:至少一額外貫孔,其安置於該內部貫孔內且耦接至該對導電層,該至少一額外貫孔產生另一信號路徑;及一介電層,其在該至少一額外貫孔與該內部貫孔之間。
  5. 如請求項3之電子基板,其中該多壁信號載運貫孔結構進一步包含一接觸區域,該接觸區域包含該對外部接點及該對內部接點,該對外部接點與該對內部接點係由一經圖案化介電層分開。
  6. 如請求項3之電子基板,其中該電子基板係一印刷電路板基板。
  7. 如請求項3之電子基板,其中該電子基板係一增層或層壓基板。
  8. 如請求項3之電子基板,其中該多壁信號載運貫孔結構經併入至信號之一差動對的信號路徑中。
  9. 一種製造一基板中之一多壁信號載運貫孔結構之方法,其包含:提供一包含多個導電層之電子基板;形成一第一貫孔以產生在該電子基板之一對外部導電層之間的一第一信號路徑;形成一對外部接點以將該電子基板之該對外部導電層 耦接至該第一貫孔;在該第一貫孔內沈積一第一介電層;圖案化該第一介電層;在該第一貫孔內且穿過該第一介電層形成一第二貫孔,該第二貫孔產生在該對外部導電層之間的一第二信號路徑;及形成一對內部接點,其將該對外部導電層耦接至該第二貫孔。
  10. 如請求項9之方法,其中該第二貫孔係由一製程形成,該製程包含:在該第一貫孔內且穿過該第一介電層形成一通孔;在該通孔中及在該對導電層中之每一層的一部分上電鍍一導電材料;及圖案化電鍍於該對導電層中之每一層之該部分上的該導電材料。
  11. 如請求項9之方法,其進一步包含在該對導電層中之每一層上沈積一阻焊劑。
  12. 一種在具有多個導電層之一電子基板中之多壁信號載運貫孔結構,其包含:用於在該電子基板之一對外部導電層之間發信之第一構件;一對外部接點,其將該電子基板之該對外部導電層耦接至該第一發信構件;用於在該對外部導電層之間發信之第二構件,該第二 發信構件係在該第一發信構件內;一對內部接點,其將該對外部導電層耦接至該第二發信構件;及一絕緣構件,其在該第二發信構件與第一發信構件之間。
TW098121681A 2008-06-27 2009-06-26 電子基板內之同心貫孔 TWI404480B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/163,028 US8273995B2 (en) 2008-06-27 2008-06-27 Concentric vias in electronic substrate

Publications (2)

Publication Number Publication Date
TW201018343A TW201018343A (en) 2010-05-01
TWI404480B true TWI404480B (zh) 2013-08-01

Family

ID=41061103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121681A TWI404480B (zh) 2008-06-27 2009-06-26 電子基板內之同心貫孔

Country Status (9)

Country Link
US (1) US8273995B2 (zh)
EP (1) EP2313920B1 (zh)
JP (1) JP5524203B2 (zh)
KR (2) KR20120125675A (zh)
CN (1) CN102067305B (zh)
ES (1) ES2719532T3 (zh)
HU (1) HUE044085T2 (zh)
TW (1) TWI404480B (zh)
WO (1) WO2009158286A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
EP2463809A1 (fr) 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
CN102300401A (zh) * 2011-08-12 2011-12-28 三星半导体(中国)研究开发有限公司 实现多信号传输的通孔结构及其制造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
US9367789B2 (en) 2012-05-16 2016-06-14 Nagravision S.A. Process for the production of an electronic card having an external connector and such an external connector
CN103687288B (zh) * 2012-09-11 2017-04-05 上海耐普微电子有限公司 印刷电路板的连接部件及连接结构
WO2015116093A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Printed circuit board with co-axial vias
US9706667B2 (en) * 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
CN106653318B (zh) * 2017-02-28 2019-06-18 华为技术有限公司 电感器件和交错并联直流变换器
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
TWI781786B (zh) * 2021-01-28 2022-10-21 欣興電子股份有限公司 共軸通孔結構及其製造方法
US11792918B2 (en) * 2021-01-28 2023-10-17 Unimicron Technology Corp. Co-axial via structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
US20070124930A1 (en) * 2005-12-02 2007-06-07 Cisco Technology, Inc. Coaxial via in PCB for high-speed signaling designs

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421083A (en) 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
AU5323000A (en) * 1999-06-11 2001-01-02 Teradyne, Inc. Split via surface mount connector and related techniques
JP2001168530A (ja) * 1999-12-13 2001-06-22 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP4390368B2 (ja) * 2000-06-08 2009-12-24 新光電気工業株式会社 配線基板の製造方法
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US7091424B2 (en) 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7081650B2 (en) 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
KR101131760B1 (ko) 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
JP4608297B2 (ja) 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
DE102004060962A1 (de) 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US7613007B2 (en) 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
TWI272886B (en) 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
US7989915B2 (en) 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
US20070124930A1 (en) * 2005-12-02 2007-06-07 Cisco Technology, Inc. Coaxial via in PCB for high-speed signaling designs

Also Published As

Publication number Publication date
US20090321126A1 (en) 2009-12-31
TW201018343A (en) 2010-05-01
WO2009158286A1 (en) 2009-12-30
ES2719532T3 (es) 2019-07-11
KR20120125675A (ko) 2012-11-16
EP2313920A1 (en) 2011-04-27
US8273995B2 (en) 2012-09-25
JP2011526080A (ja) 2011-09-29
CN102067305B (zh) 2013-12-04
EP2313920B1 (en) 2019-01-09
KR101213184B1 (ko) 2012-12-18
JP5524203B2 (ja) 2014-06-18
HUE044085T2 (hu) 2019-09-30
CN102067305A (zh) 2011-05-18
KR20110020941A (ko) 2011-03-03

Similar Documents

Publication Publication Date Title
TWI404480B (zh) 電子基板內之同心貫孔
CN101496227B (zh) 新型集成电路支撑结构及其制作方法
US6426470B1 (en) Formation of multisegmented plated through holes
TWI710301B (zh) 薄型天線電路板的製作方法
US9736948B2 (en) Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
TW201029133A (en) Printed circuit board structure and fabrication method thereof
CN102124824A (zh) 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
US20190098755A1 (en) Printed wiring board and method for manufacturing same
US20060060377A1 (en) Method of forming a multi-layer printed circuit board and the product thereof
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR102662860B1 (ko) 인쇄회로기판
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JPH11289165A (ja) 多層配線基板およびその製造方法
JP5871154B2 (ja) 多層配線基板及びその製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101328206B1 (ko) 인쇄회로기판 제조방법
KR20100132359A (ko) 잉크젯팅방식에 의한 범프타입의 인쇄회로기판의 제조방법
TW200531243A (en) Semiconductor package substrate with conductive structure of interlayer and method for fabricating the same
KR20100132357A (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
TW200533257A (en) Circuit board structure and method for fabricating the same
KR20110026213A (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees