TWI813979B - 電路板的製作方法以及電路板 - Google Patents

電路板的製作方法以及電路板 Download PDF

Info

Publication number
TWI813979B
TWI813979B TW110113857A TW110113857A TWI813979B TW I813979 B TWI813979 B TW I813979B TW 110113857 A TW110113857 A TW 110113857A TW 110113857 A TW110113857 A TW 110113857A TW I813979 B TWI813979 B TW I813979B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
circuit substrate
dielectric layer
groove
Prior art date
Application number
TW110113857A
Other languages
English (en)
Other versions
TW202241224A (zh
Inventor
高琳潔
魏永超
Original Assignee
大陸商鵬鼎控股（深圳）股份有限公司
大陸商宏啟勝精密電子（秦皇島）有限公司
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股（深圳）股份有限公司, 大陸商宏啟勝精密電子（秦皇島）有限公司, 鵬鼎科技股份有限公司 filed Critical 大陸商鵬鼎控股（深圳）股份有限公司
Publication of TW202241224A publication Critical patent/TW202241224A/zh
Application granted granted Critical
Publication of TWI813979B publication Critical patent/TWI813979B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

一種電路板的製作方法，包括以下步驟：提供內層線路基板；覆蓋單面覆銅板於所述內層線路基板表面，所述單面覆銅板包括外層介質層與底銅層，所述底銅層位於所述外層介質層背離所述內層線路基板的表面；蝕刻所述單面覆銅板，形成線路槽，其中，所述線路槽貫穿所述底銅層以及所述外層介質層的部分；在所述線路槽中以及所述底銅層表面形成鍍銅層；以及蝕刻所述鍍銅層以及所述底銅層進行線路製作以形成外層線路層，得到所述電路板，其中，所述外層線路層朝向所述內層線路基板的部分嵌埋於所述外層介質層中。本申請還提供一種電路板。

Description

電路板的製作方法以及電路板
本申請涉及電路板領域，尤其涉及一種電路板的製作方法以及電路板。
隨著人們對電腦、消費性電子以及通訊等各項電子產品需求的增加，電子產品的功能多樣化，電子產品中的封裝結構也越來越集中化，對電路板的厚度也具有越來越高的要求。
現有的製作工藝，通常將線路層形成於介質層的表面，不利於減小電路板的厚度；並且線路層與介質層的接觸面積有限，線路圖案與介質層之間的附著效果有限。
因此，有必要提供一種降低電路板厚度以及增加線路層與介質層之間的附著效果的製作方法，以解決上述問題。
一種電路板的製作方法，包括以下步驟：提供內層線路基板； 覆蓋單面覆銅板於所述內層線路基板表面，所述單面覆銅板包括外層介質層與底銅層，所述底銅層位於所述外層介質層背離所述內層線路基板的表面；蝕刻所述單面覆銅板，形成線路槽，其中，所述線路槽貫穿所述底銅層以及所述外層介質層的部分；在所述線路槽中以及所述底銅層表面形成鍍銅層；以及蝕刻所述鍍銅層以及所述底銅層進行線路製作以形成外層線路層，得到所述電路板，其中，所述外層線路層朝向所述內層線路基板的部分嵌埋於所述外層介質層中。
在一些實施方式中，所述製作方法還包括：覆蓋防焊層於所述外層介質層的表面，所述防焊層還覆蓋所述外層線路層；以及在所述防焊層上形成開口，以使所述外層線路層的部分暴露於所述開口。
在一些實施方式中，在形成所述外層線路層的步驟中，蝕刻所述鍍銅層和/或所述底銅層的部分，以使所述外層線路層的部分區域背離所述內層線路基板的表面不在同一平面上以形成焊墊；所述焊墊暴露於所述開口。
在一些實施方式中，形成所述線路槽的步驟包括：採用曝光、顯影的方式蝕刻所述底銅層形成開槽，所述外層介質層暴露於所述開槽；以及採用等離子體蝕刻暴露於所述開槽的所述外層介質層的部分，以形成所述線路槽。
在一些實施方式中，所述內層線路基板包括內層介質層以及貫穿所述內層介質層相對兩表面的第一導電柱； 在形成所述線路槽的步驟中，還包括步驟：形成盲孔，所述第一導電柱暴露於所述盲孔；在所述線路槽中形成所述鍍銅層的步驟中，所述鍍銅層還填充所述盲孔；以及在形成所述外層線路層的步驟中，還包括在所述盲孔中形成第二導電柱，所述第二導電柱連接所述外層線路層。
一種電路板，包括內層線路基板以及外層線路基板，外層線路基板與所述內層線路基板電連接；所述外層線路基板包括外層介質層以及外層線路層，所述外層線路層朝向所述內層線路基板的部分嵌埋於所述外層介質層中，所述外層線路層背離所述內層線路基板的部分凸伸於所述外層介質層。
在一些實施方式中，所述電路板還包括防焊層，所述防焊層位於所述外層線路基板背離所述內層線路基板的表面；所述防焊層具有開口，所述外層線路層包括焊墊，所述焊墊暴露於所述開口。
在一些實施方式中，所述焊墊暴露於所述開口的表面不在同一平面上。
在一些實施方式中，所述焊墊暴露於所述開口的表面呈臺階狀或者凹槽狀。
在一些實施方式中，所述內層線路基板包括內層介質層以及第一導電柱，所述第一導電柱貫穿所述內層介質層；所述外層線路基板還包括與外層線路層電連接的第二導電柱；所述第二導電柱與所述第一導電柱連接。
本申請提供的電路板的製作方法，將外層線路層的部分埋設於外層介質層中，可以增加所述外層線路層與所述外層介質層的接觸面積，從而提升外層線路層與外層介質層之間的附著效果；另外，還可以降低外層線路基板的厚度，從而降低所述電路板整體的厚度。
100、100a:電路板
10:內層線路基板
12:內層介質層
14:第一導電柱
20:單面覆銅板
22:外層介質層
24:底銅層
242:開槽
244:線路槽
245:盲孔
30:鍍銅層
40:外層線路基板
42:外層線路層
422:焊墊
44:第二導電柱
50:防焊層
52:開口
55:凹槽
圖1為本申請實施例提供的內層線路基板的截面示意圖。
圖2為在圖1所示的內層線路基板上覆蓋單面覆銅板後的截面示意圖。
圖3為蝕刻圖2所示的底銅層形成開槽後的截面示意圖。
圖4為蝕刻圖3所示的暴露於所述開槽的外層介質層形成線路槽以及盲孔後的截面示意圖。
圖5為在圖4所示的線路槽、盲孔中以及底銅層表面形成鍍銅層後的截面示意圖。
圖6為蝕刻圖5所示鍍銅層以及底銅層形成外層線路層後的截面示意圖。
圖7為重複圖2至圖6的步驟後的截面示意圖。
圖8為在圖7所示的外層線路基板形成具有開口的防焊層後得到的電路板的截面示意圖。
為了能夠更清楚地理解本申請的上述目的、特徵和優點，下面結合附圖和具體實施方式對本申請進行詳細描述。需要說明的是，在不衝突的情況下，本申請的實施方式及實施方式中的特徵可以相互組合。在下面的描述中闡述了很多具體細節以便於充分理解本申請，所描述的實施方式僅僅是本申請一部分實施方式，而不是全部的實施方式。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施方式的目的，不是旨在於限制本申請。本 文所使用的術語“和/或”包括一個或多個相關的所列項目的所有的和任意的組合。
在本申請的各實施例中，為了便於描述而非限制本申請，本申請專利申請說明書以及申請專利範圍中使用的術語“連接”並非限定於物理的或者機械的連接，不管是直接的還是間接的。“上”、“下”、“上方”、“下方”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也相應地改變。
請參閱圖1至圖8，本申請實施例提供一種電路板100的製作方法，包括步驟S1-S6。
步驟S1：請參閱圖1，提供內層線路基板10。
所述內層線路基板10可以為軟板、硬板或軟硬結合板。
所述內層線路基板10包括內層介質層12以及貫穿所述內層介質層12相對兩表面的第一導電柱14。
所述內層介質層12的材質包括但不限於聚醯亞胺(polyimide，PI)、液晶高分子聚合物(liquid crystal polymer，LCP)、改性聚醯亞胺(modified polyimide，MPI)、聚丙烯(Polypropylene，PP)以及聚四氟乙烯(Polytetrafluoroethylene，PTFE)等材料中的一種。
所述內層線路基板10還可以包括內層線路層(圖未示)，所述內層線路層與所述第一導電柱14電連接。
所述內層線路基板10可以為單層線路基板、雙層線路基板或者多層線路基板。
步驟S2：請參閱圖2，覆蓋單面覆銅板20於所述內層線路基板10表面，所述單面覆銅板20包括外層介質層22與底銅層24，所述底銅層24位於所述外層介質層22背離所述內層線路基板10的表面。
可以在所述內層線路基板10的其中一表面覆蓋一所述單面覆銅板20，也可以在所述內層線路基板10的相對兩表面分別覆蓋一所述單面覆銅板20。
步驟S3：請參閱圖3以及圖4，蝕刻所述單面覆銅板20，形成線路槽244，其中，所述線路槽244貫穿所述底銅層24以及所述外層介質層22的部分。
所述外層介質層22的材質可以選自PI、LCP、MPI、PP以及PTFE等材料中的一種。
沿所述單面覆銅板20的疊設方向蝕刻所述單面覆銅板20形成所述線路槽244。蝕刻的過程中，先蝕刻所述底銅層24並貫穿所述底銅層24，然後再蝕刻被蝕刻的底銅層24覆蓋的外層介質層22的部分以形成所述線路槽244，即所述線路槽244貫穿所述底銅層24但不貫穿所述外層介質層22，以使後續在所述線路槽244中形成嵌埋於所述外層介質層22的外層線路層42(請參閱圖6)。
在一些實施方式中，在形成所述線路槽244的步驟中，還同時形成盲孔245，所述第一導電柱14暴露於所述盲孔245，以便於後續在所述盲孔245中形成連接所述第一導電柱14的第二導電柱44(請參閱圖6)。
在一些實施方式中，形成所述線路槽244以及所述盲孔245的步驟可以包括：
步驟S301：請參閱圖3，可以先採用曝光、顯影的方式蝕刻所述底銅層24以形成開槽242，所述外層介質層22暴露於所述開槽242。
步驟S302：請參閱圖4，採用等離子體蝕刻暴露於所述開槽242的外層介質層22，以形成所述線路槽244以及所述盲孔245。可以通孔控制等離子體蝕刻的時間、功率等參數控制蝕刻深度。
步驟S4：請參閱圖5，在所述線路槽244中以及所述底銅層24表面形成鍍銅層30。
可以藉由電鍍的方式形成所述鍍銅層30。
在一些實施方式中，所述鍍銅層30還填充於所述盲孔245中，並與所述第一導電柱14連接。
步驟S5：請參閱圖6，蝕刻所述鍍銅層30以及所述底銅層24進行線路製作以形成外層線路層42，得到所述電路板100。
可以理解地，所述外層線路層42朝向所述內層線路基板10的部分嵌埋於所述外層介質層22中，所述外層線路層42背離所述內層線路基板10的部分凸伸於所述外層介質層22。其中，外層線路層42的部分嵌埋於所述外層介質層22中，相較於現有線路層位於介質層表面的線路圖案，可以增加所述外層線路層42與所述外層介質層22的接觸面積，從而提升附著效果；另外，外層線路層42的部分嵌埋於所述外層介質層22中，可以降低外層線路基板40的厚度，從而降低所述電路板100整體的厚度。
在形成所述外層線路層42的步驟中，還包括將盲孔245中的鍍銅層30形成第二導電柱44的步驟，所述第二導電柱44連接所述第一導電柱14以及所述外層線路層42。
所述外層介質層22、所述外層線路層42與所述第二導電柱44共同形成外層線路基板40。所述外層線路基板40與所述內層線路基板10電連接。
請參閱圖7，在一些實施方式中，可以根據電路板100中線路層的層數的需要，進行增層步驟，增層步驟可以重複步驟S2-S5。
在一些實施方式中，所述製作方法還包括：
步驟S6：請參閱圖8，在所述外層線路基板40背離所述內層線路基板10的表面形成防焊層50，並在所述防焊層50上形成開口52，以使所述外層線路層42的部分暴露於所述開口52。
可以理解地，所述防焊層50覆蓋於所述外層介質層22背離所述內層線路基板10的表面，所述防焊層50還覆蓋所述外層線路層42，所述外層線路 層42背離所述內層線路基板10的部分嵌埋於所述防焊層50中。所述開口52貫穿所述防焊層50，暴露於所述開口52的部分為焊墊422，可以用於與導電體(圖未示)連接從而與其他電路板(圖未示)進行電連接。
在一些實施方式中，蝕刻所述鍍銅層30以及所述底銅層24形成外層線路層42的步驟中，沿所述疊設方向，蝕刻所述鍍銅層30和/或所述底銅層24的部分，以使所述外層線路層42的部分區域背離所述內層線路基板10的表面不在同一平面上，例如形成一臺階狀或者凹槽狀，具有臺階狀或者凹槽狀的外層線路層42暴露於所述開口52形成所述焊墊422，可以增加所述焊墊422與導電體的接觸面積，提升所述導電體與所述焊墊422的附著效果，從而提升多個電路板的連接可靠性。另外，所述防焊層50上具有所述開口52，所述開口52與所述外層線路基板40組合形成一凹槽55，在一些實施方式中，當所述電路板100a與其他電路板電連接時，可以先在所述凹槽55中注入液態的焊料，在焊接過程中，所述凹槽55可以避免所述焊料晃動而引起兩個電路板之間的對位偏差。
請再次參閱圖6至圖8，本申請還提供一種電路板100，所述電路板100包括內層線路基板10與外層線路基板40，所述外層線路基板40位於所述內層線路基板10表面。
所述內層線路基板10可以包括內層介質層12、內層線路層以及第一導電柱14，所述第一導電柱14貫穿所述內層介質層12，所述內層線路層位於所述內層介質層12表面並與所述第一導電柱14電連接。
在一些實施方式中，所述內層線路基板10可以為單層線路基板、雙層線路基板或者多層線路基板。當所述內層線路基板10為多層線路基板時，所述內層線路基板10還包括內埋於所述內層介質層12的其他線路層。
所述外層線路基板40可以包括外層介質層22、外層線路層42以及第二導電柱44，所述外層線路基板40與所述內層線路基板10電連接。其中，所 述外層線路層42朝向所述內層線路基板10的部分嵌埋於所述外層介質層22中，所述外層線路層42背離所述內層線路基板10的部分凸伸於所述外層介質層22。其中，外層線路層42的部分嵌埋於所述外層介質層22中，相較於現有線路層位於介質層表面的線路圖案，可以增加所述外層線路層42與所述外層介質層22的接觸面積，從而提升附著效果；另外，外層線路層42的部分嵌埋於所述外層介質層22中，可以降低外層線路基板40的厚度，從而降低所述電路板100整體的厚度。
所述第二導電柱44貫穿所述外層介質層22並與所述第一導電柱14連接，以實現外層線路基板40與所述內層線路基板10的電連接。所述第二導電柱44還電連接外層線路層42。
請參閱圖8，在一些實施方式中，所述電路板100a還包括防焊層50，所述防焊層50位於所述外層線路基板40背離所述內層線路基板10的表面，所述防焊層50覆蓋所述外層介質層22以及外層線路層42。其中，所述外層線路層42背離所述內層線路基板10的部分嵌埋於所述防焊層50中。
所述防焊層50上具有開口52，所述外層線路層42包括焊墊422，所述焊墊422暴露於所述開口52，所述焊墊422在後續過程中與其他電路板電連接。在一些實施方式中，當所述電路板100a與其他電路板電連接時，可以先在所述開口52中注入液態的焊料，在焊接過程中，所述開口52的周緣可以避免所述焊料晃動而引起兩個電路板之間的對位偏差。
所述焊墊422暴露於所述開口52的表面不在同一平面上，包括但不限於臺階狀或凹槽狀，可以增加所述焊墊422與用於電連接的導電體的接觸面積，提升附著效果。在本實施方式中，所述焊墊422暴露於所述開口52的表面呈臺階狀。
在一些實施方式中，所述內層線路基板10與所述外層線路基板40之間還可以根據需要設置其他相互電連接的線路基板。
本申請提供的電路板100的製作方法，將外層線路層42的部分埋設於外層介質層22中，可以增加所述外層線路層42與所述外層介質層22的接觸面積，從而提升外層線路層42與外層介質層22之間的附著效果；另外，還可以降低外層線路基板40的厚度，從而降低所述電路板100整體的厚度。
以上實施方式僅用以說明本申請的技術方案而非限制，儘管參照以上較佳實施方式對本申請進行了詳細說明，本領域的普通技術人員應當理解，可以對本申請的技術方案進行修改或等同替換都不應脫離本申請技術方案的精神和範圍。
100a:電路板
10:內層線路基板
12:內層介質層
14:第一導電柱
22:外層介質層
40:外層線路基板
42:外層線路層
422:焊墊
44:第二導電柱
50:防焊層
52:開口
55:凹槽

Claims (6)

  1. 一種電路板的製作方法，其改良在於：包括以下步驟：提供內層線路基板；覆蓋單面覆銅板於所述內層線路基板表面，所述單面覆銅板包括外層介質層與底銅層，所述底銅層位於所述外層介質層背離所述內層線路基板的表面；蝕刻所述單面覆銅板，形成線路槽，其中，所述線路槽貫穿所述底銅層以及所述外層介質層的部分；在所述線路槽中以及所述底銅層表面形成鍍銅層；蝕刻所述鍍銅層以及所述底銅層進行線路製作以形成外層線路層，並蝕刻所述鍍銅層和/或所述底銅層的部分，以使所述外層線路層的部分區域背離所述內層線路基板的表面不在同一平面上以形成焊墊，得到所述電路板，其中，所述外層線路層朝向所述內層線路基板的部分嵌埋於所述外層介質層中；覆蓋防焊層於所述外層介質層的表面，所述防焊層還覆蓋所述外層線路層；以及在所述防焊層上形成開口，以使所述外層線路層的部分暴露於所述開口，所述焊墊暴露於所述開口。
  2. 如請求項1所述之電路板的製作方法，其中形成所述線路槽的步驟包括：採用曝光、顯影的方式蝕刻所述底銅層以形成開槽，所述外層介質層暴露於所述開槽；以及採用等離子體蝕刻暴露於所述開槽的所述外層介質層的部分，以形成所述線路槽。
  3. 如請求項1所述之電路板的製作方法，其中所述內層線路基板包括內層介質層以及貫穿所述內層介質層相對兩表面的第一導電柱； 在形成所述線路槽的步驟中，還包括步驟：形成盲孔，所述第一導電柱暴露於所述盲孔；在所述線路槽中形成所述鍍銅層的步驟中，所述鍍銅層還填充所述盲孔；以及在形成所述外層線路層的步驟中，還包括在所述盲孔中形成第二導電柱，所述第二導電柱連接所述外層線路層。
  4. 一種電路板，其改良在於：包括：內層線路基板；以及外層線路基板，與所述內層線路基板電連接，所述外層線路基板包括：外層介質層；外層線路層，所述外層線路層朝向所述內層線路基板的部分嵌埋於所述外層介質層中，所述外層線路層背離所述內層線路基板的部分凸伸於所述外層介質層；以及防焊層，所述防焊層位於所述外層線路基板背離所述內層線路基板的表面；所述防焊層具有開口，所述外層線路層包括焊墊，所述焊墊暴露於所述開口，所述焊墊暴露於所述開口的表面不在同一平面上。
  5. 如請求項4所述之電路板，其中所述焊墊暴露於所述開口的表面呈臺階狀或者凹槽狀。
  6. 如請求項4所述之電路板，其中所述內層線路基板包括內層介質層以及第一導電柱，所述第一導電柱貫穿所述內層介質層；所述外層線路基板還包括與外層線路層電連接的第二導電柱；所述第二導電柱與所述第一導電柱連接。
TW110113857A 2021-04-14 2021-04-16 電路板的製作方法以及電路板 TWI813979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110402159.6A CN115226325A (zh) 2021-04-14 2021-04-14 电路板的制作方法以及电路板
CN202110402159.6 2021-04-14

Publications (2)

Publication Number Publication Date
TW202241224A TW202241224A (zh) 2022-10-16
TWI813979B true TWI813979B (zh) 2023-09-01

Family

ID=83601876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113857A TWI813979B (zh) 2021-04-14 2021-04-16 電路板的製作方法以及電路板

Country Status (3)

Country Link
US (2) US11617263B2 (zh)
CN (1) CN115226325A (zh)
TW (1) TWI813979B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086340A (ja) * 2004-09-16 2006-03-30 Tdk Corp 多層基板及びその製造方法
JP2009158905A (ja) * 2007-12-27 2009-07-16 Korea Circuit Co Ltd 埋込型印刷回路基板の製造方法
TW201742212A (zh) * 2016-04-14 2017-12-01 三井金屬鑛業股份有限公司 表面處理銅箔、附有載體之銅箔以及使用此等之貼銅層積板及印刷配線板之製造方法
CN108346586A (zh) * 2017-01-22 2018-07-31 欣兴电子股份有限公司 封装体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300231B1 (en) * 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
US7480435B2 (en) * 2005-12-30 2009-01-20 Intel Corporation Embedded waveguide printed circuit board structure
US20070154157A1 (en) * 2005-12-30 2007-07-05 Horine Bryce D Quasi-waveguide printed circuit board structure
US7727882B1 (en) * 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
JP5313626B2 (ja) * 2008-10-27 2013-10-09 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
US8866311B2 (en) * 2012-09-21 2014-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having pillars and related methods
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP2016021534A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
CN110798974B (zh) * 2018-08-01 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086340A (ja) * 2004-09-16 2006-03-30 Tdk Corp 多層基板及びその製造方法
JP2009158905A (ja) * 2007-12-27 2009-07-16 Korea Circuit Co Ltd 埋込型印刷回路基板の製造方法
TW201742212A (zh) * 2016-04-14 2017-12-01 三井金屬鑛業股份有限公司 表面處理銅箔、附有載體之銅箔以及使用此等之貼銅層積板及印刷配線板之製造方法
CN108346586A (zh) * 2017-01-22 2018-07-31 欣兴电子股份有限公司 封装体装置及其制造方法

Also Published As

Publication number Publication date
US20220338348A1 (en) 2022-10-20
US20230199954A1 (en) 2023-06-22
TW202241224A (zh) 2022-10-16
US11617263B2 (en) 2023-03-28
CN115226325A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2011228632A (ja) 多層配線基板
KR100674321B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
TWI608777B (zh) 柔性電路板及其製作方法
TWI678136B (zh) 電路板的製作方法及由該方法製得的電路板
TW201435936A (zh) 用樹脂基板並藉由電鑄造而製造線圈元件的方法
TW201640974A (zh) 印刷配線板及其製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
TWI677268B (zh) 電路基板的製作方法及電路基板
JP4488187B2 (ja) ビアホールを有する基板の製造方法
JP2013106034A (ja) プリント回路基板の製造方法
TWI813979B (zh) 電路板的製作方法以及電路板
JP2013062293A (ja) 多層配線基板の製造方法
TW202310693A (zh) 電路板及其製造方法
TW201742213A (zh) 電路板及其製作方法
TWI849915B (zh) 電路板元件的製作方法以及電路板元件
TWI830644B (zh) 柔性電路板及其製備方法
TWI792566B (zh) 電路板的製作方法
CN113873786B (zh) 一种电路板的加工方法及电路板
JP2006339349A (ja) プリント配線板とその製造方法
WO2021203327A1 (zh) 埋入式电路板及其制备方法
JP2018011013A (ja) セミアディティブ法によりプリント回路基板を作成する方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
CN116939961A (zh) 一种不露铜的开槽方法及封装电路板