近年、配線パターンだけでなくインダクタンス(L)やキャパシタンス(C)を基板に内蔵する、いわゆるエンベディッド化に対する要求が高まりを見せている。この内蔵LCには以下のことが要求される。
まず、高周波回路に使用されるLでは、インピーダンスを制御するうえでパターンの幅方向の制御が重要となる。パターンの厚みがある程度薄くても伝送特性への影響は少ない。一方、電源系の平滑回路等に使用されるL(チョークコイル)では、直流抵抗が低いことが好ましい。したがって導体パターンの断面積をいかに大きく取れるかが重要となる。
また、高周波回路に使用されるCでは、静電容量のばらつきを低減させることが重要であり、具体的には、静電容量のばらつきを±5%以下に抑える必要がある。これを実現するにはパターンの幅方向の制御が重要となるが、パターンの厚みがある程度薄くても問題はない。さらに、配線パターンについては、インピーダンスを制御するうえでパターンの幅や厚みのばらつきを低減させることが重要となる。
このような条件の下、例えばパワーアンプ用基板のように、パターンの幅方向の精度が要求される「マッチング回路用L」と、直流抵抗ができるだけ低いことが要求される(導体の厚みが求められる)「電源回路用L(チョークコイル)」を構成しなければならない場合において、上述したいずれかのパターニング方法を選択した場合には、多層基板の同一層内に両方のLを形成することはできないという問題があった。
すなわち、パターンの幅や厚みに所望の精度を求めようとすると、同一層内に厚みの異なるパターンを形成することができないという構造上の制約・矛盾から、設計の自由度が制限され、小型化、高性能化への要求に答えることが困難となっていた。
したがって、本発明の目的は、設計の自由度が高く、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる多層基板及びその製造方法を提供することである。
本発明による多層基板は、積層された複数の絶縁層と、各絶縁層間に形成された配線パターンとを備え、前記配線パターンは、所定の厚みを有する第1の配線パターンと、前記第1の配線パターンよりも厚い第2の配線パターンを含み、これらが同一層内に混在していることを特徴とする。ここに、「同一層内」とは、互いに接する絶縁層間の境界近傍を意味し、第1及び第2の配線パターンがともに絶縁層間の境界上にまたがって存在している場合、第1及び第2の配線パターンがともに境界面の一方の面に接している場合、及び第1及び第2の配線パターンのいずれか一方が境界面の一方の面に接しており且つ他方が境界面の他方の面に接している場合を含むことを意味する。なお、ビルドアップ層上にさらにビルドアップ層を形成する場合など、同じ材質からなる絶縁層の積層により、絶縁層間の境界の明確な判別が困難な場合も考えられるが、そのような場合でも上下の絶縁層の間に第1及び第2の配線パターンが存在することは明らかであるから、この場合には、第1及び第2の配線パターン付近に絶縁層間の境界が存在しているものとみなすことができる。
本発明によれば、例えば、第1の配線パターンとして構成された高周波回路用LCパターン及び通常の配線パターンと、第2の配線パターンとして構成されたチョークコイル用Lパターンとを同一層内に構成することができる等、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適した高性能な多層基板を実現することができる。
本発明において、前記第1の配線パターンは、前記複数の絶縁層のうち所定の絶縁層の表面上に形成されており、前記第2の配線パターンは、前記所定の絶縁層内に少なくとも一部が埋め込まれていることが好ましい。
本発明によれば、第1の配線パターンをサブトラクティブ法によって構成することができ、第2の配線パターンをアディティブ法によって構成することができるので、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。
本発明においては、異なる層に存在する配線パターンどうしを接続するビアホールをさらに備えていることが好ましい。
本発明によれば、第2の配線パターンをビアホールと同時に形成することができるので、工程を増やすことなく通常の工程の範囲内で第2の配線パターンを形成することができる。
本発明において、前記第1の配線パターンの厚み(t1)が1μm〜18μmの範囲内で選択され、前記第1の配線パターンの厚みと前記第2の配線パターンの厚みとの比(t2/t1)が1.5〜20の範囲内となるように前記第2の配線パターンの厚み(t2)が選択されることが好ましい。この範囲内であれば、設計の自由度を阻害されることなく必要とされる場所に最適な回路パターンを描くことができる。
本発明において、前記第2の配線パターンの少なくとも一部がチョークコイルとして機能することが好ましい。これによれば、例えば、特性の良好なパワーアンプ用の多層基板を実現することができる。
本発明による多層基板の製造方法は、多層基板の一部を構成する絶縁層の表面に所定の厚みを有する第1の配線パターンを形成する第1の工程と、前記絶縁層にパターン形成用溝を形成する第2の工程と、前記パターン形成用溝の内部を導電性材料で埋めて前記第1の配線パターンよりも厚い第2の配線パターンを形成する第3の工程とを含んでいることを特徴とする。
本発明によれば、同一層内に異なる厚みを有するパターンを形成することができるので、例えば、導電層のパターニングにより形成される薄いパターンについては高周波回路用LCパターン及び通常の配線パターンとし、パターン形成用溝による厚いパターンいついてはチョークコイル用Lパターンとすることで、特性の良好なパワーアンプ用多層基板を実現することができる等、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適した高性能な多層基板を製造することができる。
本発明において、前記第1の工程は、前記絶縁層の少なくとも一方の表面に形成された導電層をパターニングする工程を含み、前記第3の工程は、下地導電層を形成する工程と、導電性材料を形成すべきでない領域にマスクを形成する工程と、電解メッキ法により前記導電性材料を成長させる工程とを含んでいることが好ましい。
本発明によれば、上述した薄いパターンについてはアディティブ法で形成することができ、厚いパターンについてはサブトラクティブ法で形成することができるので、各素子に求められる最適なパターン形状、ばらつきを任意に選択でき、設計の自由度が高く、高密度実装に適した多層基板を製造することができる。ここで、前記マスクを形成する工程は、感光性材料をほぼ全面に形成した後、露光により前記感光性材料をパターニングすることにより行うことが好ましく、またはスクリーン印刷法によって前記絶縁性材料を選択的に形成することにより行うことが好ましい。
本発明において、前記第2の工程は、ビアホールを形成する工程を含んでおり、前記第3の工程は、前記ビアホールの内部を導電性材料で埋める工程を含んでいることが好ましい。
本発明によれば、第2の配線パターンをビアホールの形成工程と同時に形成することができるので、工程を増やすことなく通常の工程の範囲内でパターン形成用溝による配線パターンを形成することができる。
本発明において、前記第2の工程は、他の絶縁層に含まれる導電層が前記ビアホールの底部を構成するよう、前記ビアホールを形成することが好ましい。
本発明によれば、底部を有する孔をほぼ完全に埋めることが可能なメッキ液を用いて導電性材料を形成することにより、工程を簡素化することが可能となる。
本発明において、前記第3の工程は、前記ビアホール及び前記パターン形成用溝の内部を埋める導電性材料を選択的に形成する工程であることが好ましい。
本発明によれば、ビアホール及びパターン形成用溝の内部の少なくとも一部を埋める導電性材料を選択的に形成していることから、研磨により生じる絶縁層の厚みばらつきを抑制することが可能となる。
本発明において、前記絶縁層は、コア基板であっても構わないし、前記コア基板上に設けられるビルドアップ層であっても構わない。さらにその両方であっても構わない。本発明をコア基板及びビルドアップ層の両方に適用した場合には、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。
このように、本発明によれば、パターンの幅や厚みのばらつきが少なく、さらに絶縁層に対するパターンの厚み精度が必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターン(第1の配線パターン)については、厚みが一定の導電層をサブトラクティブ法によりパターンエッチングすることにより、パターンの厚みを比較的薄くすることができ、チョークコイル用Lパターン(第2の配線パターン)については、ビアホール形成と同一工程にて孔開け加工によりパターン形成用溝を形成し、その後、ビアホールと同時にパターン形成用溝内に導電性材料を埋める工程を経ることにより、アスペクト比が高く、導体断面積が比較的大きな(直流抵抗が低い)パターンとすることができる。すなわち、本実施形態によれば、各素子に求められる最適なパターン形状、ばらつきを任意に選択できるので、設計の自由度が高く、高密度実装に適した高性能な多層基板を実現することができる。
また、本発明によれば、研磨により生じる導電性材料の厚みばらつきが抑制されることから、サブトラクティブ法等のパターニング法により配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、多層基板の内部にコンデンサやインダクタなどの受動素子を内蔵させた場合であってもインピーダンスのばらつきを抑制することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
本実施形態による多層基板の製造方法は、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルドアップ層」の両方に対して適用が可能である。まず、本実施形態による多層基板の製造方法を「コア基板」に対して適用した場合について、略断面図である図1〜図16を参照しながら説明する。
まず、コア基板10を用意する(図1)。加工前のコア基板10は、絶縁層11と、絶縁層11の両面にそれぞれ形成された導電層12,13によって構成されている。絶縁層11は、多層基板の作製において全体的な機械的強度を確保する役割を果たし、特に限定されるものではないが、その材料としては、ガラスクロス、ケブラー、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等が含浸された材料を用いることが好ましく、その厚みとしては20μm〜200μm程度に設定することが好ましい。また、レーザー加工条件の均一化を目的として、LCP、PPS、PES,PEEK,PI等の芯材のないシート材料を絶縁層11として用いてもよい。導電層12,13は、金属箔、特に銅箔によって構成することが好ましく、その厚み(t1)としては1〜18μm程度に設定することが好ましい。導電層12,13を金属箔によって構成する場合、プリント配線板用として用いられる電解銅箔(硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの)または、圧延銅箔を使用すればその厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔の厚みを調整してもよい。
次に、コア基板10の両面に感光性材料によって構成されるドライフィルム14,15をそれぞれ貼り付ける(図2)。これにより、導電層12,13のほぼ全面がドライフィルム14,15によって覆われた状態となる。そして、ドライフィルム14を露光、現像することによってドライフィルム14の一部分を除去し、導電層12の一部分12a,12bを露出させる(図3)。
次に、ドライフィルム14をマスクとして導電層12をエッチングし、絶縁層11を部分的に露出させる(図4)。絶縁層の露出した領域の一部分11aはビアホールの開口部となり,他の部分11bはパターン形成用溝の開口部となる。
次に、ドライフィルム14,15を剥離し(図5)、レーザー加工により、絶縁層11の露出した領域の一部分11aにビアホール16を形成するとともに、絶縁層11の露出した領域の他の部分11bにパターン形成用溝17を形成する(図6)。レーザー加工では、レーザーパワーや照射時間を場所ごとに最適なレベルにすることで、ビアホール16及びパターン形成用溝17をそれぞれ作り分ける。ビアホール16は、絶縁層11を貫通しているが、このとき導電層13がストッパーとして機能することから、この導電層13がビアホール16の底部16aを構成することになる。ビアホール16の直径については、特に限定されないが、30〜200μm程度に設定することが好ましい。一方、パターン形成用溝17は、絶縁層11が所定の深さまで掘り込まれるだけであり、ビアホール16のように絶縁層11を貫通しない。パターン形成用溝17の深さは、導電層12,13の厚み(t1)とパターン形成用溝17を用いて最終的に形成される配線パターンの厚み(t2)との比(t2/t1)が、1.5〜20の範囲内となるように設定されることが好ましい。
次に、ビアホール16及びパターン形成用溝17の内壁を含む露出面のほぼ全面に下地導電層18を形成する(図7)。下地導電層18の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層18は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから3.0μmの範囲より適時選択すればよい。
次に、感光性材料によって構成されるドライフィルム19をコア基板10の表面に貼り付ける(図8)。これにより、下地導電層18のほぼ全面がドライフィルム27に覆われた状態となる。そして、ドライフィルム19を露光、現像することにより、ビアホール16及びパターン形成用溝17の開口部にあるドライフィルム19を除去する(図9)。残ったドライフィルム19は、その後に行う電解メッキのマスクとして用いられる。
次に、電解メッキ法によりドライフィルム19によって覆われていない領域に導電性材料20を成長させる(図10)。つまり、コア基板10の全面にではなく、ドライフィルム19によって覆われていない領域に導電性材料20を選択的に形成する。これにより、ビアホール16の内部がほぼ完全に導電性材料20によって埋められた状態となる。またパターン形成用溝17の内部も導電性材料20で埋められた状態となる。
電解メッキは、ビアホール16及びパターン形成用溝17の内部が導電性材料で完全に埋まるように行うことが好ましい。メッキ液の種類については適宜選択すればよく、例えば、導電性材料を銅(Cu)とする場合には、メッキ液として硫酸銅を用いることができる。ビアホール16の内部に空洞が残るような場合には、ビアホール16の内部を導電性樹脂で埋めることが好ましい。空洞が残っていると、空洞内にめっき液等が残留し、これがビアホールの腐食の原因となるからである。導電性樹脂の代わりに絶縁性樹脂を用いることも可能であるが、ビアホール16を介した上下層間の電気的接続を確実とするためには、導電性樹脂を用いることが好ましい。
次に、ドライフィルム19を剥離した後(図11)、コア基板10の表面と平行に導電性材料20を研磨し、全面を平坦化する(図12)。このとき、下地導電層18が除去され、さらに導電層12の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨は、化学的な研磨及びバフを用いた機械的な研磨のいずれか一方のみを用いても構わないが、これらを併用することが好ましい。特に、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行えば、非常に高い平坦性を確保することが可能となる。
かかる研磨工程において、導電層12の表面が大幅に研磨されると、導電層12の厚みばらつきがやや大きくなる可能性があるが、導電性材料20が全面ではなく選択的に形成されていることから、導電性材料20の研磨に伴って導電層12が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。これに対し、仮にドライフィルム19を用いることなく全面に導電性材料20を形成した場合には、比較的厚い(例えば20μm)導電性材料20を全面的に研磨する必要があることから、導電層12の最終的な厚みばらつきはかなり大きくなってしまう。本実施形態において、導電性材料20を形成すべきでない領域にドライフィルム19からなるマスクを形成したのは、この点を考慮したためである。但し、本発明において、導電性材料20を形成すべきでない領域にマスクを形成することは必須でない。
次に、ドライフィルム21,22をコア基板の両面にそれぞれ貼り付け(図13)、ドライフィルム21,22を露光、現像することによってドライフィルム21,22をパターニングし、導電層12,13を部分的に露出させる(図14)。そして、導電層12,13の露出した部分をエッチングにより除去する(図15)。このときパターニングされる導電層12,13は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。残った導電層12,13は、通常の配線パターン(第1の配線パターン)23及びビアホール上の電極パターン25の一部となる。最後にドライフィルム21,22を剥離することにより、コア基板10に対する一連の加工が完了し、第1の配線パターン23、第2の配線パターン24及びビアホール上の電極パターン25が形成された加工済みコア基板26が完成する(図16)。
図17乃至図19は、配線パターンの形状を示す平面図である。
例えば、配線パターン23の形状を図17に示すような対向パターンとすることによってコンデンサ素子を構成することができ、また配線パターン23(又は24)の形状を図18に示すようなミアンダ状のパターン、或いは、図19に示すようなスパイラル状のパターン、或いは、図20に示すようなヘリカル状のパターンとすることによってインダクタ素子を構成することができる。尚、図19において、スパイラル状のパターンの中心にはビアホール16上の電極パターン25が形成されており、導電性材料20が充填されたビアホール16を介して他の層の配線パターンと接続される。また、図20において、略ループ状のパターンの終端部分にはビアホール16上の電極パターン25が形成されており、導電性材料20が充填されたビアホール16を介して他の層の略ループ状パターンと接続され、これによりパターン全体がヘリカル状のパターンとして構成される。これらの受動素子のインピーダンスは配線パターンの幅や厚みによって大きく変動するが、本実施形態による方法を用いれば、高精度なパターニングが可能であることから、これら受動素子の特性のばらつきを大幅に低減することが可能となる。
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第1の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、パターン形成用溝による第2の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したコア基板を作製することができる。
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第2の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第2の配線パターンを形成することができる。
さらにまた、本実施形態によれば、ビアホールやパターン形成用溝の内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、コア基板上に高周波用LC等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる。
次に、本実施形態による多層基板の製造方法を「ビルドアップ層」に対して適用した場合について、略断面図である図21乃至図37を参照しながら説明する。
本実施形態による方法は、図1〜図16を用いて説明した方法によって作製された加工済みコア基板26上に積層するビルドアップ層へ適用してもよく、また後述する他の方法によって作製されたコア基板上に積層するビルドアップ層へ適用してもよいが、いずれにしても、本発明による多層基板の製造方法によって作製されたコア基板上に積層するビルドアップ層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板26(図16参照)に積層するビルドアップ層に対し、本発明を適用した場合を例に説明する。
まず、加工済みコア基板26を用意し、コア基板26上にビルドアップ層を積層する(図21)。加工前のビルドアップ層30は、Bステージのエポキシ樹脂等からなる熱硬化性樹脂31に金属箔32が設けられたシート(樹脂付き金属箔)からなる。このシートを熱硬化性樹脂31側がコア基板26を向くように貼り合わせ、この積層体を熱プレスすれば、熱硬化性樹脂31が硬化するので、ビルドアップ層30はコア基板26と一体化する(図22)。これにより、熱硬化性樹脂31はビルドアップ層の絶縁層となり、金属箔32は導電層となる。
次に、ビルドアップ層30の表面に感光性材料によって構成されるドライフィルム33を貼り付ける(図23)。これにより、導電層32のほぼ全面がドライフィルム33によって覆われた状態となる。そして、ドライフィルム33を露光、現像することによってドライフィルム33の一部分を除去し、導電層12の一部分32a,32bを露出させる(図24)。
次に、ドライフィルム33をマスクとして導電層32をエッチングし、絶縁層31を部分的に露出させる(図25)。絶縁層の露出した領域の一部分31aはビアホールの開口部となり、他の部分31bはパターン形成用溝の開口部となる。
次に、ドライフィルム33を剥離し(図26)、レーザー加工により、絶縁層31の露出した領域の一部分31aにビアホール34を形成するとともに、絶縁層31の露出した領域の他の部分31bにパターン形成用溝35を形成する(図27)。レーザー加工では、レーザーパワーや照射時間を場所ごとに最適なレベルにすることで、ビアホール34及びパターン形成用溝35をそれぞれ作り分ける。ビアホール34は、絶縁層31を貫通しているが、このときコア基板26上の導電層(ここでは電極パターン23)がストッパーとして機能することから、この導電層がビアホール34の底部34aを構成することになる。ビアホール34の直径については、特に限定されないが、30〜200μm程度に設定することが好ましい。一方、パターン形成用溝35は、絶縁層31が所定の深さまで掘り込まれるだけであり、ビアホール34のように絶縁層31を貫通しない。パターン形成用溝35の深さは、導電層32の厚み(t1)とパターン形成用溝35を用いて最終的に形成される配線パターンの厚み(t2)との比(t2/t1)が、1.5〜20の範囲内となるように設定されることが好ましい。
次に、ビアホール34及びパターン形成用溝35の内壁を含む露出面のほぼ全面に下地導電層36を形成する(図28)。下地導電層36の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層36は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから3.0μmの範囲より適時選択すればよい。
次に、感光性材料によって構成されるドライフィルム37をビルドアップ層30の表面に貼り付ける(図29)。これにより、下地導電層36のほぼ全面がドライフィルム37に覆われた状態となる。そして、ドライフィルム37を露光、現像することにより、ビアホール34及びパターン形成用溝35の開口部にあるドライフィルム37を除去する(図30)。残ったドライフィルム37は、その後に行う電解メッキのマスクとして用いられる。
次に、電解メッキ法によりドライフィルム37によって覆われていない領域に導電性材料38を成長させる(図31)。つまり、ビルドアップ層の全面にではなく、ドライフィルム37によって覆われていない領域に導電性材料38を選択的に形成する。これにより、ビアホール34の内部がほぼ完全に導電性材料38によって埋められた状態となる。またパターン形成用溝35の内部も導電性材料で埋められた状態となる。
次に、ドライフィルム37を剥離した後(図32)、ビルドアップ層30の表面と平行に導電性材料38を研磨し、全面を平坦化する(図33)。ここでも、上記実施形態と同様、下地導電層36が除去され、さらに導電層12の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。この場合も、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行うことにより、非常に高い平坦性を確保することが可能となる。
かかる研磨工程おいて、導電層32の表面が大幅に研磨されると、導電層32の厚みばらつきがやや大きくなる可能性があるが、導電性材料38が全面ではなく選択的に形成されていることから、導電性材料38の研磨に伴って導電層32が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。但し、本発明において、導電性材料38を形成すべきでない領域にマスクを形成することは必須でない。
次に、ドライフィルム39をビルドアップ層の表面に貼り付け(図34)、ドライフィルム39を露光、現像することによってドライフィルム39をパターニングし、導電層32を部分的に露出させる(図35)。そして、導電層32の露出した部分をエッチングにより除去する(図36)。このときパターニングされる導電層32は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。残った導電層32は、通常の配線パターン(第1の配線パターン)40及びビアホール上の電極パターン42の一部となる。最後にドライフィルム39を剥離することにより、ビルドアップ層30対する一連の加工が完了し、第1の配線パターン40、第2の配線パターン41及びビアホール上の電極パターン42が形成された多層基板43が完成する(図37)。
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第1の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、パターン形成用溝による第2の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第2の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第2の配線パターンを形成することができる。
さらにまた、本実施形態によれば、ビアホールやパターン形成用溝の内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、ビルドアップ層上に高周波用LC等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる
次に、本発明による多層基板の製造方法の他の好ましい実施形態について詳細に説明する。
本実施形態による多層基板の製造方法も、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルドアップ層」の両方に対して適用が可能である。以下、本実施形態による多層基板の製造方法を「ビルドアップ層」に対して適用した場合について、略断面図である図38〜図51を参照しながら説明する。なお、上述した実施形態と同様、コア基板及びビルドアップ層に対する基本的なプロセスは同じであることから、本実施形態においては「ビルドアップ層」についてのみ説明し、コア基板についての説明は省略する。また上述した実施形態と同一要素には同一の符号を付して詳細な説明を省略する。
本実施形態による方法は、図1〜図16を用いて説明した方法によって作製された加工済みコア基板26上に積層するビルドアップ層へ適用してもよく、また本実施形態による方法によって作製されたコア基板上に積層するビルドアップ層へ適用してもよいが、いずれにしても、本発明による多層基板の製造方法によって作製されたコア基板上に積層するビルドアップ層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板26(図16参照)に積層するビルドアップ層に対し、本発明を適用した場合を例に説明する。
まず、加工済みコア基板26を用意し、コア基板26上にビルドアップ層30を積層する(図38)。加工前のビルドアップ層30は、Bステージのエポキシ樹脂等からなる熱硬化性樹脂31に金属箔32が設けられたシート(樹脂付き金属箔)からなる。このシートを熱硬化性樹脂31側がコア基板26を向くように貼り合わせ、この積層体を熱プレスすれば、熱硬化性樹脂31が硬化するので、ビルドアップ層30はコア基板26と一体化する(図39)。これにより、熱硬化性樹脂31はビルドアップ層の絶縁層となり、金属箔32は導電層となる。
次に、ビルドアップ層30の表面に感光性材料によって構成されるドライフィルム33を貼り付ける(図40)。これにより、導電層32のほぼ全面がドライフィルム33によって覆われた状態となる。そして、ドライフィルム33を露光、現像することによって、ドライフィルム33をパターニングし、導電層32を部分的に露出させる(図41)。
次に、ドライフィルム33をマスクとして導電層32をエッチングし、絶縁層31を部分的に露出させる(図42)。絶縁層の露出した領域の一部分31aはビアホールの開口部となり、他の部分31bはパターン形成用溝の開口部となる。一方、残った導電層32は、主として、所定の厚みを有する通常の配線パターン(第1の配線パターン)となる。すなわち、本実施形態においては、第1の配線パターンを形成するためのパターンエッチングと、ビアホール及びパターン形成用溝の形成領域を確保するためのエッチングとが同一工程にて行われる点が上述した実施形態とは異なっている。このときパターニングされる導電層32は、その厚みバラツキが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。したがって、配線パターンの幅を所望の幅とすることが可能となる。
次に、ドライフィルム33を剥離し(図43)、レーザー加工により、絶縁層31の露出した領域の一部分31aにビアホール34を形成するとともに、絶縁層11の露出した領域の他の部分31bにパターン形成用溝35を形成する(図44)。
次に、ビアホール34及びパターン形成用溝35の内壁を含む露出面のほぼ全面に下地導電層36を形成する(図45)。下地導電層36の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。
次に、感光性材料によって構成されるドライフィルム37をビルドアップ層30の表面に貼り付ける(図46)。これにより、下地導電層36のほぼ全面がドライフィルム37に覆われた状態となる。そして、ドライフィルム37を露光、現像することにより、ビアホール34及びパターン形成用溝35の開口部にあるドライフィルム37を除去する(図47)。残ったドライフィルム37は、その後に行う電解メッキのマスクとして用いられる。
次に、電解メッキ法によりドライフィルム37によって覆われていない領域に導電性材料38を成長させる(図48)。これにより、ビアホール34の内部がほぼ完全に導電性材料38によって埋められた状態となる。またパターン形成用溝35の内部も導電性材料で埋められた状態となる。
次に、ドライフィルム37を剥離した後(図49)、ビルドアップ層30の表面と平行に導電性材料38を研磨し、全面を平坦化する(図50)。これにより、第1の配線パターン39よりも厚い第2の配線パターン41及びビアホール上の電極パターン42の一部が形成された状態となる。そして、酸などのエッチング液を用いて配線パターン等が形成されていない部分の不要な下地導電層36を除去(ソフトエッチング)することにより、ビルドアップ層に対する一連の加工が完了し、第1の配線パターン40、第2の配線パターン41及びビアホール上の電極パターン42が形成された多層基板43が完成する(図51)。
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第1の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、パターン形成用溝による第2の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。
さらに、本実施形態によれば、レーザー加工によるビアホールの形成と同一工程にてパターン形成用溝を形成し、その後、ビアホールの内部を導電性材料で埋める工程にてパターン形成用溝内を導電性材料で埋めて第2の配線パターンを形成するので、工程を増やすことなく通常の工程の範囲内で第2の配線パターンを形成することができる。
さらにまた、本実施形態によれば、導電層に対する一回のエッチング工程で、第1の配線パターンを形成するためのパターンエッチングと、ビアホール及びパターン形成用溝の形成領域を確保するためのエッチングを一緒に行うので、上述した実施形態に比べて工程数を少なくすることができる。
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記各実施形態においては、レーザー加工によりビアホール及びパターン形成用溝を形成したが、これに限定されるものではなく、必要とされる研削厚み、研削幅(径)、研削レート等の諸条件を考慮して、例えば、ミリング、ドライブラスト、ウェットブラスト、ドリル等、最適な方法を取ればよい。
また、上各記実施形態においては、電解メッキのマスクとしてパターニングされたドライフィルムを用いたが、ドライフィルムをパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成し、これをマスクとして用いることも可能である。
また、上述した第1の実施形態においては、ドライフィルムを剥離した後に導電性材料を研磨しているが、ドライフィルムを剥離する前に一旦導電性材料を研磨し、さらに、ドライフィルムを剥離した後、再び研磨を行えば、研磨の回数は増えるものの、導電性材料の厚みがほぼ一定且つ薄く揃えられることから、より高精度なパターニングを行うことが可能となる。さらに、上記各実施形態では導電層の研磨を行わなかったが、導電層の厚みを揃える必要がある場合には、導電層についても研磨を行えばよい。
また、上記各実施形態においては、パターン形成用溝による配線パターン(第2の配線パターン)については電解メッキ法等のアディティブ法により形成し、他の配線パターン(第1の配線パターン)についてはエッチング法等のサブトラクティブ法により形成しているが、両方の配線パターンをアディティブ法によって形成しても構わない。すなわち、本発明による多層基板の製造方法は、少なくとも、多層基板の一部を構成する絶縁層にパターン形成用溝を形成する第1の工程と、パターン形成用溝の内部を導電性材料で埋める第2の工程と、絶縁層の表面に配線パターンを形成する第3の工程とを備えていればよい。この場合、第1の配線パターンの厚み精度が多少悪化するが、その厚みを十分に薄く設定すれば、厚み精度の悪化を抑制することが可能となる。
また、上述した第1の実施形態においては、最初にビアホールとともにパターン形成用溝による第2の配線パターンを形成し、その後、第1の配線パターンを形成しており、また第2の実施形態においては、最初にエッチングにより第1の配線パターンを形成し、その後、ビアホールとともにパターン形成用溝による第2の配線パターンを生成していることから、本発明においては、これらの配線パターンの形成の順序は問わない。すなわち、多層基板の製造工程中に、多層基板の一部を構成する絶縁層の表面に所定の厚みを有する第1の配線パターンを形成する工程と、この絶縁層にパターン形成用溝を形成した後、パターン形成用溝の内部を導電性材料で埋めて第1の配線パターンよりも厚い第2の配線パターンを形成する工程とが、順序を問わず含まれていればよい。