JP6705883B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6705883B2
JP6705883B2 JP2018227875A JP2018227875A JP6705883B2 JP 6705883 B2 JP6705883 B2 JP 6705883B2 JP 2018227875 A JP2018227875 A JP 2018227875A JP 2018227875 A JP2018227875 A JP 2018227875A JP 6705883 B2 JP6705883 B2 JP 6705883B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
film
gate electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018227875A
Other languages
English (en)
Other versions
JP2019050421A (ja
Inventor
塩野入　豊
豊 塩野入
三宅　博之
博之 三宅
加藤　清
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019050421A publication Critical patent/JP2019050421A/ja
Priority to JP2020084961A priority Critical patent/JP6987176B2/ja
Application granted granted Critical
Publication of JP6705883B2 publication Critical patent/JP6705883B2/ja
Priority to JP2021194192A priority patent/JP2022024155A/ja
Priority to JP2023198717A priority patent/JP2024015031A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

不揮発性半導体記憶装置に係り、データを保持するメモリセルの構成及び駆動方法に関す
る。
半導体記憶装置（以下、単に記憶装置とする）には、揮発性メモリに分類されるＤＲＡＭ
、ＳＲＡＭ、不揮発性メモリに分類されるマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フ
ラッシュメモリ、強誘電体メモリなどがあり、単結晶の半導体基板を用いて形成されたこ
れらのメモリの多くは既に実用化されている。上記の半導体メモリの中でも、フラッシュ
メモリは、データの書き込みと消去を繰り返し行うことができ、電源の供給がなくてもデ
ータの保持が可能な不揮発性メモリであるために、利便性が高く、また、物理的な衝撃に
強いため、主にＵＳＢメモリ、メモリーカードなどの携帯型の記憶媒体に用いられ、市場
に広く出回っている。
フラッシュメモリには、複数のメモリセルが直列に接続された構造を有するＮＡＮＤ型と
、複数のメモリセルがマトリクス状に接続された構造を有するＮＯＲ型とがあるが、いず
れのフラッシュメモリも、記憶素子として機能するトランジスタを各メモリセルに有する
。そして、この記憶素子として機能するトランジスタは、フローティングゲートと呼ばれ
る電荷を蓄積するための電極を、ゲート電極と、活性層である半導体膜との間に有してお
り、フローティングゲートにおける電荷の蓄積によりデータの記憶を行うことができる。
下記の特許文献１と特許文献２には、ガラス基板上に形成された、フローティングゲート
を有する薄膜トランジスタについて記載されている。
特開平６−０２１４７８号公報 特開２００５−３２２８９９号公報
ところで、不揮発性メモリは、データの書き込み時に記憶素子に印加される電圧の絶対値
が、２０Ｖ前後と、揮発性メモリに比べて一般的に大きい傾向にある。データの書き換え
を繰り返し行うことができるフラッシュメモリの場合は、データの書き込み時のみならず
、データの消去時にも、記憶素子として用いるトランジスタに大きい電圧を印加する必要
がある。よって、データの書き込み、消去などの、フラッシュメモリの動作時において消
費される電力は高く、そのことが、フラッシュメモリを記憶装置として用いる電子機器の
、低消費電力化を阻む一因となっている。特に、カメラや携帯電話などの携帯型の電子機
器にフラッシュメモリを用いる場合、消費電力の高さは、連続使用時間の短縮化というデ
メリットに繋がる。
また、フラッシュメモリは不揮発性メモリではあるが、微少な電荷のリークによりデータ
が消失してしまう。そのため、データの保持期間は現状５年から１０年程度であると言わ
れており、より長い保持期間の確保が可能なフラッシュメモリの実現が望まれている。
さらに、フラッシュメモリは、データの書き込みと消去を繰り返し行うことが可能ではあ
るが、フローティングゲートに電荷を蓄積する際に、トンネル電流によりゲート絶縁膜が
劣化しやすい。そのため、１つの記憶素子におけるデータの書き換え回数は数万から数十
万回程度が限度であり、より多くの書き換え回数に耐えうるようなフラッシュメモリの実
現が望まれている。
上述の課題に鑑み、本発明は、消費電力を抑えることができる記憶装置、当該記憶装置を
用いた半導体装置の提供を目的の一つとする。また、本発明は、さらに長い期間において
データの保持が可能な記憶装置、当該記憶装置を用いた半導体装置の提供を目的の一つと
する。また、本発明は、データの書き換え回数を増やすことができる記憶装置、当該記憶
装置を用いた半導体装置の提供を目的の一つとする。
本発明の一態様では、通常のゲート電極の他に、閾値電圧を制御するための第２のゲート
電極が備えられたトランジスタを記憶素子として用い、不揮発性の記憶装置を構成する。
そして、上記記憶装置では、絶縁膜に囲まれたフローティングゲートに高電圧で電荷を注
入するのではなく、記憶素子として用いるトランジスタの閾値電圧を制御するための第２
のゲート電極の電位を、オフ電流が極めて小さいトランジスタによって制御することで、
データの書き込みを行う。すなわち、本発明の一態様に係る記憶装置は、少なくとも、第
２のゲート電極によって閾値電圧が制御されるトランジスタと、該第２のゲート電極の電
位を保持するための容量素子と、当該容量素子の充放電を制御するためのスイッチング素
子として用いるトランジスタとで、構成されることを特徴としている。
記憶素子として用いるトランジスタの閾値電圧のシフト量は、第２のゲート電極の電位の
高さ、より具体的には、ソース電極と第２のゲート電極の電位差により制御される。そし
て、閾値電圧の高さの違い、或いは、閾値電圧の高さの違いによるソース電極とドレイン
電極間の抵抗値の違いが、記憶素子が記憶しているデータの違いとなる。
記憶素子として用いるトランジスタは、絶縁ゲート型電界効果トランジスタであれば良く
、具体的には、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲ
ート電極の間に位置する半導体膜と、第１のゲート電極と半導体膜の間に位置する第１の
絶縁膜と、第２のゲート電極と半導体膜の間に位置する第２の絶縁膜と、半導体膜に接す
るソース電極及びドレイン電極と、を有する。
そして、スイッチング素子として用いるトランジスタは、シリコンよりもバンドギャップ
が広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含む
ことを特徴とするものである。上述したような特性を有する半導体材料をチャネル形成領
域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このよう
な半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する
、酸化物半導体、炭化シリコン、窒化ガリウムなどが挙げられる。
なお、酸化物半導体は、微結晶シリコンまたは多結晶シリコンによって得られる高い移動
度と、非晶質シリコンによって得られる均一な素子特性とを兼ね備えた、半導体特性を示
す金属酸化物である。そして、電子供与体（ドナー）となる水分または水素などの不純物
が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半
導体）又はｉ型に限りなく近く、上記酸化物半導体を用いたトランジスタは、オフ電流が
著しく低いという特性を有する。具体的に、酸化物半導体に含まれる水分または水素など
の不純物を除去し、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍ
ａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による、酸化物半導体に含まれる水素濃度の測定値
が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは
５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。また、
ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４ｃｍ−
３未満、好ましくは１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１×１
０１１ｃｍ−３未満とする。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近
い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３
ｅＶ以上である。水分または水素などの不純物濃度が十分に低減されて高純度化された酸
化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
ここで、酸化物半導体膜中及び導電膜中の、水素濃度の分析について触れておく。酸化物
半導体膜中及び導電膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳは、その原理上、
試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であ
ることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分
析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の
値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる
膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られ
る領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度
の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜の存在す
る領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しな
い場合、変曲点の値を水素濃度として採用する。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が
多量に含まれていることが判明している。水分または水素はドナー準位を形成しやすいた
め、酸化物半導体自体にとっては不純物である。そこで、本発明の一態様では、酸化物半
導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜に対して、窒
素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好まし
くは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で加
熱処理を行う。上記加熱処理は、５００℃以上８５０℃以下（若しくはガラス基板の歪点
以下）、好ましくは５５０℃以上７５０℃以下の温度範囲で行うのが望ましい。なお、こ
の加熱処理は、用いる基板の耐熱温度を超えないものとする。水分または水素の加熱処理
による脱離の効果については、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ；昇温脱離ガス分析）により確認済みである。
加熱処理は、炉での熱処理またはラピッドサーマルアニール法（ＲＴＡ法）を用いる。Ｒ
ＴＡ法は、ランプ光源を用いる方法と、加熱されたガス中に基板を移動させて短時間の熱
処理を行う方法がある。ＲＴＡ法を用いると熱処理に要する時間を０．１時間よりも短く
することもできる。
具体的に、上述した加熱処理により高純度化された酸化物半導体膜を活性層として用いた
トランジスタは、例えば、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素
子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの
範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖとしたときのドレイン
電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下
という特性を得ることができる。よって、オフ電流をトランジスタのチャネル幅で除した
数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、保持
容量の電荷を保持するためのスイッチング素子として、高純度化された酸化物半導体膜を
有するゲート絶縁膜の厚さが１００ｎｍのトランジスタを用いて、保持容量の単位時間あ
たりの電荷量の推移から当該トランジスタのオフ電流を測定したところ、トランジスタの
ソース電極とドレイン電極間の電圧が３Ｖの場合に、１０ｚＡ／μｍ乃至１００ｚＡ／μ
ｍという、さらに低いオフ電流が得られることが分かった。したがって、本発明の一態様
に係る記憶装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタ
のオフ電流密度を、１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好まし
くは１ｚＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活
性層として用いたトランジスタは、ゲート電極とソース電極間の電圧が０以下におけるオ
フ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
また、高純度化された酸化物半導体を用いたトランジスタは、オフ電流の温度依存性がほ
とんど現れない。これは、酸化物半導体中で電子供与体（ドナー）となる不純物を除去し
て、酸化物半導体が高純度化することによって、導電型が限りなく真性型に近づき、フェ
ルミ準位が禁制帯の中央に位置するためと言える。また、これは、酸化物半導体のエネル
ギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。ま
た、ソース電極及びドレイン電極が縮退した状態にあることも、温度依存性が現れない要
因となっている。トランジスタの動作は、縮退したソース電極から酸化物半導体に注入さ
れたキャリアによるものがほとんどであり、キャリア密度には温度依存性がないことから
、オフ電流の温度依存性がみられないことを説明することができる。
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化
物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や
、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その化学量論的組成比は特に問わない。また、
上記酸化物半導体は、珪素を含んでいてもよい。
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することがで
きる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一又は複数の金属元素を示
す。
上記オフ電流の低いトランジスタを、記憶素子に蓄積された電荷を保持するためのスイッ
チング素子として用いることで、記憶素子からの電荷のリークを防ぐことができる。よっ
て、長期間に渡るデータの保持が可能な記憶装置、当該記憶装置を用いた半導体装置を提
供することができる。
また、記憶素子へのデータの書き込み及び読み出しに必要な電圧は、スイッチング素子と
して機能するトランジスタの動作電圧によりほぼ決まる。よって、従来のフラッシュに比
べて動作電圧を格段に低くすることができ、消費電力を抑えられる記憶装置、当該記憶装
置を用いた半導体装置を提供することができる。
また、トンネル電流によるゲート絶縁膜の劣化を、従来のフラッシュに比べて抑えること
ができるので、データの書き換え回数を増やすことができる記憶装置、当該記憶装置を用
いた半導体装置を提供することができる。
メモリセルの構成を示す図。 （Ａ）記憶素子の構成と、（Ｂ）その動作について説明する図。 メモリセルの構成を示す図。 メモリセルの構成を示す図。 セルアレイの構成を示す図。 セルアレイの構成を示す図。 記憶装置の駆動方法を示すタイミングチャート。 記憶装置の構成を示す図。 読み出し回路の構成を示す図。 記憶装置の作製方法を示す、メモリセルの断面図。 メモリセルの上面図。 酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図。 図１２に示すＡ−Ａ’上におけるエネルギーバンド図（模式図）。 （Ａ）ゲート電極（ＧＥ）に正の電圧（ＶＧ＞０）が印加された状態を示し、（Ｂ）ゲート電極（ＧＥ）に負の電圧（ＶＧ＜０）が印加された状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 記憶媒体の構成を示す図。 電子機器の構成を示す図。 測定用回路の構成を示す図。 測定結果を示す図（経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す図）。 測定結果を示す図（ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を示す図）。 記憶装置の駆動方法を示すタイミングチャート。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、記憶媒体、半導
体表示装置など、記憶装置を用いることができるありとあらゆる半導体装置が、本発明の
範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）
に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａ
ｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ
Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、半導
体膜を用いた回路素子を画素部または駆動回路に有している半導体表示装置が、その範疇
に含まれる。
（実施の形態１）
図１（Ａ）に、本発明の記憶装置の最小単位に当たるメモリセルの、回路図の一例を示す
。図１（Ａ）に示すメモリセル１００は、記憶素子として機能するトランジスタ１０１と
、トランジスタ１０１の第２のゲート電極への電位の供給を制御することができる、スイ
ッチング素子として機能するトランジスタ１０２とを有する。また、メモリセル１００は
、トランジスタ１０１の第２のゲート電極の電位を保持するための容量素子１０３が設け
られていても良い。
なお、メモリセル１００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのそ
の他の回路素子を、さらに有していても良い。
記憶素子として機能するトランジスタ１０１は、第１のゲート電極と、第２のゲート電極
と、第１のゲート電極と第２のゲート電極の間に位置する半導体膜と、第１のゲート電極
と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と半導体膜の間に位置する
第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極と、を有する。トランジ
スタ１０１の第１のゲート電極、第２のゲート電極、ソース電極、ドレイン電極に与える
電位により、記憶装置の各種動作を制御することができる。
スイッチング素子として機能するトランジスタ１０２は、シリコンよりもバンドギャップ
が広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含む
ものである。このような半導体材料をトランジスタ１０２のチャネル形成領域に用いるこ
とで、オフ電流を十分低減することができるからである。
シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半
導体材料の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導
体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができ
る。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可
能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約
１５００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体の成膜
温度は、３００〜５００℃（ガラス転移温度以下、最大でも７００℃程度）と低く、安価
で入手しやすいガラス基板上への成膜が可能であり、また、１５００℃〜２０００℃もの
高温での熱処理に対する耐性を有さない半導体材料を用いた集積回路上に、酸化物半導体
による半導体素子を積層させることも可能である。また、基板の大型化にも対応が可能で
ある。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高
いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上
させるために結晶性の酸化物半導体を得ようとする場合でも、４５０℃から８００℃の熱
処理によって容易に結晶性の酸化物半導体を得ることができる。
以下の説明では第２のトランジスタ１０２の半導体膜として、上記のような利点を有する
酸化物半導体を用いる場合を例に挙げている。
なお、図１（Ａ）では、メモリセル１００がスイッチング素子として機能するトランジス
タ１０２を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本発
明の一態様では、スイッチング素子として機能するトランジスタが各メモリセルに最低限
１つ設けられていれば良く、上記トランジスタの数は複数であっても良い。メモリセル１
００がスイッチング素子として機能するトランジスタを複数有している場合、上記複数の
トランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と
並列が組み合わされて接続されていても良い。
なお、トランジスタが直列に接続されている状態とは、第１のトランジスタのソース電極
とドレイン電極のいずれか一方のみが、第２のトランジスタのソース電極とドレイン電極
のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続
されている状態とは、第１のトランジスタのソース電極が第２のトランジスタのソース電
極に接続され、第１のトランジスタのドレイン電極が第２のトランジスタのドレイン電極
に接続されている状態を意味する。
また、スイッチング素子として機能するトランジスタ１０２は、記憶素子として機能する
トランジスタ１０１とは異なり、活性層の片側にだけ存在するゲート電極を有していれば
良い。ただし、本発明はこの構成に限定されず、スイッチング素子として機能するトラン
ジスタも、記憶素子として機能するトランジスタと同様に、活性層を間に挟んで存在する
一対のゲート電極を有していても良い。
また、本発明の一態様では、少なくとも、スイッチング素子として機能するトランジスタ
１０２が、上述したワイドギャップ半導体材料を活性層に有していれば良い。よって、記
憶素子として機能するトランジスタ１０１の活性層に、酸化物半導体膜が用いられていて
も良い。或いは、記憶素子として機能するトランジスタ１０１の活性層に、酸化物半導体
以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなど
の半導体が用いられていても良い。ただし、メモリセル１００内の全てのトランジスタの
活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。
次いで、図１（Ａ）に示したメモリセル１００における、トランジスタ１０１、トランジ
スタ１０２、容量素子１０３の接続関係について説明する。
トランジスタ１０２のゲート電極は、書き込み用ワード線ＷＬに接続されている。そして
、トランジスタ１０２は、ソース電極とドレイン電極のうち、いずれか一方が入力用デー
タ線Ｄｉｎに接続され、他方が、トランジスタ１０１の第２のゲート電極に接続されてい
る。また、トランジスタ１０１の第１のゲート電極は、読み出し用ワード線ＲＬに接続さ
れている。そして、トランジスタ１０１は、ソース電極とドレイン電極のうち、いずれか
一方が出力用データ線Ｄｏｕｔに接続され、他方がグラウンドなどの固定電位が与えられ
ている電源線に接続されている。
また、容量素子１０３が有する一対の電極は、一方がトランジスタ１０１の第２のゲート
電極に接続されており、他方がグラウンドなどの固定電位が与えられている電源線に接続
されている。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っているだけの場合もある。本明細書において接続とは、このような、一
の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電
極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。本明細書では、便宜上、ソース電極とドレイン電極とが固定されているものと仮
定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従
ってソース電極とドレイン電極の呼び方が入れ替わる。
なお、図１（Ａ）では、トランジスタ１０２がゲート電極を活性層の片側にのみ有してい
る場合を示している。トランジスタ１０２が、活性層を間に挟んで存在する一対のゲート
電極を有している場合は、一方のゲート電極が書き込み用ワード線ＷＬに接続され、他方
のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が
他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位
が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えら
れていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ
１０２の閾値電圧を制御することができる。
次いで、図１（Ｂ）に、図１（Ａ）に示した回路構成を有するメモリセル１００の、断面
図の一例を示す。図１（Ｂ）に示すメモリセルは、記憶素子として機能するトランジスタ
１０１と、スイッチング素子として機能するトランジスタ１０２とが、絶縁表面を有する
基板１１０上に形成されている。
具体的に、トランジスタ１０１は、絶縁表面を有する基板１１０上に、第１のゲート電極
１２１と、第１のゲート電極１２１上の絶縁膜１１２と、絶縁膜１１２を間に挟んで第１
のゲート電極１２１と重なる、活性層として機能する酸化物半導体膜１２３と、酸化物半
導体膜１２３上のソース電極１２４、ドレイン電極１２５と、酸化物半導体膜１２３、ソ
ース電極１２４及びドレイン電極１２５上の絶縁膜１１６と、絶縁膜１１６上において酸
化物半導体膜１２３と重なっている第２のゲート電極１２６とを有している。また、第２
のゲート電極１２６上には絶縁膜１１７が形成されており、トランジスタ１０１は絶縁膜
１１７を構成要素に含んでいても良い。
また、トランジスタ１０２は、絶縁表面を有する基板１１０上に、ゲート電極１１１と、
ゲート電極１１１上の絶縁膜１１２と、絶縁膜１１２を間に挟んでゲート電極１１１と重
なる、活性層として機能する酸化物半導体膜１１３と、酸化物半導体膜１１３上のソース
電極１１４、ドレイン電極１１５とを有している。酸化物半導体膜１１３、ソース電極１
１４及びドレイン電極１１５上には絶縁膜１１６が形成されており、トランジスタ１０２
は絶縁膜１１６を構成要素に含んでいても良い。
また、容量素子１０３は、トランジスタ１０１のソース電極１２４と、第２のゲート電極
１２６とが、絶縁膜１１６を間に挟んで重なり合っている領域に形成されている。
次いで、図２を用いて、記憶素子として機能するトランジスタの動作について、トランジ
スタ１０１がｎチャネル型であり、なおかつ２値のデータを扱う場合を例に挙げて説明す
る。なお、図２（Ａ）には、トランジスタ１０１の回路図を示しており、第１のゲート電
極の電位をＶｃｇ、第２のゲート電極の電位をＶｂｇ、ソース電極の電位をＶｓ、ドレイ
ン電極の電位をＶｄとして、トランジスタ１０１が有する各電極の電位を表記している。
まず、データの書き込み時におけるトランジスタ１０１の動作について説明する。書き込
み時において、トランジスタ１０１は、第１のゲート電極とソース電極間に、閾値電圧Ｖ
ｔｈ０と同じか、それよりも低い電圧が印加される。なお、閾値電圧Ｖｔｈ０は、第２の
ゲート電極の電位Ｖｂｇがグラウンドの電位Ｖｇｎｄに等しいときの、トランジスタ１０
１の閾値電圧に相当する。具体的に、書き込み時における第１のゲート電極とソース電極
の電位の関係は、Ｖｃｇ−Ｖｓ≦Ｖｔｈ０となる。よって、トランジスタ１０１は書き込
み時においてオフであり、ドレイン電極はハイインピーダンスの状態にある。
そして、データの書き込み時において、第２のゲート電極の電位Ｖｂｇは、書き込むデー
タの値に従ってその高さが制御される。２値のデータを扱う場合、第２のゲート電極には
、高電位Ｖｄｄか、もしくは低電位Ｖｓｓの、いずれかが与えられる。各電位の関係は、
Ｖｄｄ＞Ｖｓｓ≧Ｖｇｎｄで表される。例えば、第２のゲート電極の電位Ｖｂｇが低電位
Ｖｓｓ＝Ｖｇｎｄに設定された場合、トランジスタ１０１の閾値電圧はＶｔｈ０のままで
ある。一方、第２のゲート電極の電位Ｖｂｇが高電位Ｖｄｄに設定された場合、トランジ
スタ１０１の閾値電圧はマイナス側にシフトし、Ｖｔｈ１となる。
なお、本実施の形態では、書き込み時において低電位Ｖｓｓ＝Ｖｇｎｄである場合を例に
挙げて説明したが、低電位Ｖｓｓは必ずしもグラウンドの電位Ｖｇｎｄと等しくある必要
はない。例えば、Ｖｄｄ＞Ｖｓｓ＞Ｖｇｎｄとしてもよい。ただし、この場合、閾値電圧
のシフト量は、第２のゲート電極の電位Ｖｂｇが高電位Ｖｄｄに設定された場合における
閾値電圧のシフト量よりも、小さいものとする。
次いで、データの保持時におけるトランジスタ１０１の動作について説明する。保持時に
おいて、スイッチング素子として機能するトランジスタ１０２はオフである。上述したよ
うにトランジスタ１０２はオフ電流が著しく低いので、第２のゲート電極の電位Ｖｂｇは
、書き込み時において設定された高さを保持する。
次いで、データの読み出し時におけるトランジスタ１０１の動作について説明する。読み
出し時において、トランジスタ１０１は、第１のゲート電極とソース電極間に、閾値電圧
Ｖｔｈ１よりも高くＶｔｈ０よりも低い電圧が印加される。
そして、直前に行われたデータの書き込み時において、トランジスタ１０１の閾値電圧が
Ｖｔｈ１に設定されている場合は、第１のゲート電極とソース電極間の電圧が閾値電圧Ｖ
ｔｈ１よりも高くなることで、トランジスタ１０１がオンになり、ソース電極とドレイン
電極間の抵抗値が下がる。よって、ソース電極の電位Ｖｓは、ドレイン電極に与えられる
。一方、直前に行われたデータの書き込み時において、トランジスタ１０１の閾値電圧が
Ｖｔｈ０に設定されている場合、第１のゲート電極とソース電極間の電圧が、閾値電圧Ｖ
ｔｈ１よりも高くなっても、閾値電圧Ｖｔｈ０よりも低いと、トランジスタ１０１はオフ
のままである。よって、ソース電極とドレイン電極間の抵抗値が高く、ドレイン電極の電
位Ｖｄはハイインピーダンスの状態のままである。
従って、ドレイン電極の電位Ｖｄは、直前に行われたデータの書き込み時において、第２
のゲート電極に与えられた電位の高さに連動している。図２（Ｂ）に、読み出し時におけ
る、第１のゲート電極の電位Ｖｃｇと、トランジスタ１０１のドレイン電流Ｉｄの関係を
示す。線１３０は、閾値電圧がＶｔｈ１に設定されている場合の、電位Ｖｃｇとドレイン
電流Ｉｄの関係を示しており、線１３１は、閾値電圧がＶｔｈ０に設定されている場合の
、電位Ｖｃｇとドレイン電流Ｉｄの関係を示している。図２（Ｂ）に示すように、第１の
ゲート電極とソース電極間の電圧が、閾値電圧Ｖｔｈ１よりも高く、閾値電圧Ｖｔｈ０よ
りも低い電位Ｖｒｅａｄに設定されると、線１３０と線１３１から、閾値電圧がＶｔｈ１
の場合に得られるドレイン電流Ｉｄ１が、閾値電圧がＶｔｈ０の場合に得られるドレイン
電流Ｉｄ０よりも高くなる。よって、ドレイン電流Ｉｄもしくはドレイン電極の電位Ｖｄ
の値を読み取ることで、書き込まれたデータの値を把握することができる。
なお、本実施の形態では、読み出し時において第１のゲート電極とソース電極間の電圧が
、閾値電圧Ｖｔｈ１よりも高く、閾値電圧Ｖｔｈ０よりも低い場合について説明したが、
本発明はこの構成に限定されない。読み出し時における第１のゲート電極とソース電極間
の電圧は、必ずしも閾値電圧Ｖｔｈ０以下である必要はない。例えば、直前に行われたデ
ータの書き込み時において、トランジスタ１０１の閾値電圧がＶｔｈ１に設定されている
場合、読み出し時において、第１のゲート電極とソース電極間の電圧が閾値電圧Ｖｔｈ０
より高いと、トランジスタ１０１がオンになり、ソース電極とドレイン電極間の抵抗値が
下がる。このときの、ソース電極とドレイン電極間の抵抗値をＲｄｓ０とする。一方、直
前に行われたデータの書き込み時において、トランジスタ１０１の閾値電圧がＶｔｈ０に
設定されている場合、読み出し時において、第１のゲート電極とソース電極間の電圧が閾
値電圧Ｖｔｈ０より高いと、トランジスタ１０１はオンになり、ソース電極とドレイン電
極間の抵抗値が下がる。このときの、ソース電極とドレイン電極間の抵抗値をＲｄｓ１と
する。そして、少なくとも、閾値電圧がＶｔｈ１に設定されている場合に、トランジスタ
１０１を飽和領域で動作させることで、読み出し時におけるトランジスタ１０１が、Ｖｔ
ｈ１及びＶｔｈ０のいずれの閾値電圧設定時においてオンの状態であっても、ソース電極
とドレイン電極間の抵抗値をＲｄｓ０＜Ｒｄｓ１として差を持たせることができる。具体
的には、第１のゲート電極とソース電極間の電圧をＶｇｓ、ソース電極とドレイン電極間
の電圧Ｖｄｓとすると、｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ０｜を満たす範囲において、トラ
ンジスタ１０１を動作させればよい。ソース電極とドレイン電極間の抵抗値をＲｄｓ０＜
Ｒｄｓ１として差を持たせることで、読み出し時における第１のゲート電極とソース電極
間の電圧が、閾値電圧Ｖｔｈ０より高くあっても、ドレイン電極の電位Ｖｄを、直前に行
われたデータの書き込み時において第２のゲート電極に与えられた電位の高さに連動させ
ることが可能である。例えば、図２（Ｂ）に示すように、第１のゲート電極とソース電極
間の電圧が、閾値電圧Ｖｔｈ０よりも高い電位Ｖｒｅａｄ’に設定されると、線１３０と
線１３１から、閾値電圧がＶｔｈ１の場合に得られるドレイン電流Ｉｄ１’が、閾値電圧
がＶｔｈ０の場合に得られるドレイン電流Ｉｄ０’よりも高くなる。よって、ドレイン電
流Ｉｄもしくはドレイン電極の電位Ｖｄの値を読み取ることで、書き込まれたデータの値
を把握することができる。
次いで、データの消去時におけるトランジスタ１０１の動作について説明する。消去時に
おいて、トランジスタ１０１は、データの書き込み時と同様に、第１のゲート電極とソー
ス電極間に、閾値電圧Ｖｔｈ１と同じか、それよりも低い電圧が印加される。具体的に、
消去時における第１のゲート電極とソース電極の電位の関係は、Ｖｃｇ−Ｖｓ≦Ｖｔｈ１
となる。よって、トランジスタ１０１は消去時においてオフであり、ドレイン電極はハイ
インピーダンスの状態にある。そして、データの消去時において、第２のゲート電極の電
位Ｖｂｇは、グラウンドなどの固定電位に設定され、トランジスタ１０１の閾値電圧はＶ
ｔｈ０に設定される。
なお、本実施の形態では、書き込んだデータを消去する記憶装置の駆動方法について説明
したが、本発明はこの構成に限定されない。本発明の一態様に係る記憶装置は、従来のフ
ラッシュメモリとは異なり、消去動作を必要としない点が、利点の一つでもある。よって
、例えば、先に書き込んだデータに上書きするように、別のデータを書き込むことも可能
である。
なお、一般的なフラッシュメモリの場合、データの書き込み時において、電荷を蓄積する
フローティングゲートが、絶縁膜で覆われた絶縁状態にある。よって、フローティングゲ
ートに、トンネル効果を利用して電荷を蓄積させるためには、２０Ｖ程度の高い電圧を記
憶素子に印加する必要がある。しかし、本発明の一態様では、高純度化された酸化物半導
体膜をトランジスタの活性層として用いたトランジスタにより、データの書き込み及び読
み出しを行うことができる。よって、記憶装置の動作時に必要な電圧は数Ｖ程度であり、
消費電力を格段に小さく抑えることができる。なお、フラッシュメモリの記憶素子として
用いられているトランジスタと、本発明の一態様に係る記憶装置の記憶素子として用いら
れているトランジスタとは、構造や駆動方法が異なるため、記憶素子の各電極に与えられ
る電位から、動作時の消費電力の違いを正確に把握することは難しい。しかし、例えば、
データの書き込み時についてのみに着目して消費電力を比較してみると、本発明の一態様
に係る記憶装置では、第２のゲート電極とソース電極間に印加される電圧が５Ｖあれば十
分データの書き込みが可能である。一方、通常のフラッシュメモリでは、フローティング
ゲートに電荷を蓄積させてデータの書き込みを行うために、ゲート電極とソース電極間に
、少なくとも１６Ｖ程度の電圧が必要となる。トランジスタにおいて消費される電力は、
トランジスタのゲート電圧の二乗を、トランジスタの負荷抵抗で割ったものに相当するこ
とから、本発明の一態様に係る記憶装置の消費電力は、通常のフラッシュメモリの消費電
力の約１０％程度であることがわかる。したがって、書き込み時における消費電力の比較
から、動作時の消費電力が大幅に削減できることがわかる。
なお、一般的なフラッシュメモリを用いた半導体装置では、フラッシュメモリの動作時に
必要な電圧（動作電圧）が大きいので、通常、昇圧回路などを用いてフラッシュメモリに
与える電圧を昇圧している。しかし、本発明の一態様に係る記憶装置では、記憶装置の動
作電圧を小さく抑えられるので、消費電力を小さくすることができる。よって、半導体装
置内の、記憶装置の動作に係わる昇圧回路などの外部回路の負担を軽減することができ、
その分、外部回路の機能拡張などを行い、半導体装置の高機能化を実現することができる
。また、記憶装置の動作電圧を小さく抑えられることで、動作電圧の大きさをカバーする
ための冗長な回路設計が不要となるため、半導体装置に用いられている集積回路の集積度
を高めることができ、半導体装置を高機能化させることが出来る。
また、本実施の形態では、２値のデジタルデータを扱う場合の駆動方法について説明した
が、本発明の記憶装置では、３値以上の多値のデータを扱うことも可能である。３値以上
の多値のデータを扱う場合は、データの書き込み時において、第２のゲート電極の電位Ｖ
ｂｇの高さを、３つ以上選択できるようにする。閾値電圧の値は、第２のゲート電極の電
位Ｖｂｇにより制御されるので、上記構成により、設定された第２のゲート電極の電位Ｖ
ｂｇの高さに従って、閾値電圧の高さを３段階以上に設定できる。そして、閾値電圧の高
さの違いによりドレイン電流に生じる差、或いは、閾値電圧の高さの違いによりソース電
極とドレイン電極間の抵抗値に生じる差を用いて、多値のデータの読み出しを行なうこと
ができる。さらに別の方法として、閾値電圧の高さの各段階に応じて、予め各段階よりも
やや高めの電圧を準備しておき、その準備した電圧を第１のゲート電極に印加し、閾値電
圧の高さの段階分だけ読み出しを行う。例えば、４値のデータを読み出す場合、４段階の
閾値電圧（Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３）の各段階よりやや高めの４つの電
圧（Ｖｒｅａｄ０、Ｖｒｅａｄ１、Ｖｒｅａｄ２、Ｖｒｅａｄ３）を予め準備しておき、
４つの電圧を用いて４回の読み出しを行うことで、４値のデータを読み出すことができる
。上記構成によって、面積を抑えつつ、記憶装置の記憶容量を増やすことができる。
なお、３値以上の多値のデータの場合、値が４値、５値と増えていくにつれて各値どうし
の閾値電圧の差が小さくなるため、微少なオフ電流が存在すると、第２のゲート電極の電
位が変化し、データの正確さを維持するのが難しく、保持期間がさらに短くなる傾向にあ
る。しかし、本発明の一態様では、高純度化された酸化物半導体膜を用いることでオフ電
流が著しく低減されたトランジスタをスイッチング素子として用いるので、シリコンを用
いたトランジスタよりも、オフ電流を防ぐ効果がより高い。従って、多値化に伴う保持期
間の短縮化を抑えることができる。
また、図１（Ｂ）では、スイッチング素子として機能するトランジスタ１０２が、ゲート
電極１１１上に酸化物半導体膜１１３を有するボトムゲート型である場合を例示している
が、トランジスタ１０２はボトムゲート型に限定されない。トランジスタ１０２は、酸化
物半導体膜を活性層として用いていれば良く、例えば、酸化物半導体膜上にゲート電極を
有するトップゲート型であっても良い。また、トランジスタ１０２は、ソース電極１１４
とドレイン電極１１５が酸化物半導体膜１１３上に形成されているトップコンタクト型に
限定されず、ソース電極１１４とドレイン電極１１５上に酸化物半導体膜１１３が形成さ
れているボトムコンタクト型であっても良い。また、トランジスタ１０２は、ソース電極
１１４とドレイン電極１１５間において絶縁膜１１６に重なる酸化物半導体膜１１３の膜
厚が、他の部分よりも薄くなっているチャネルエッチ型であるが、本発明はこの構成に限
定されない。ソース電極１１４とドレイン電極１１５の形成のためのエッチング時のプラ
ズマによるダメージやエッチングによる膜減りなどを防ぐために、ソース電極１１４とド
レイン電極１１５間において酸化物半導体膜１１３上にチャネル保護膜を有する、チャネ
ル保護型であっても良い。
図３（Ａ）に、図１（Ａ）に示した回路構成を有するメモリセル１００の、断面図の一例
を示す。図３（Ａ）に示すメモリセルは、記憶素子として機能するチャネル保護型のトラ
ンジスタ１０１と、スイッチング素子として機能するチャネル保護型のトランジスタ１０
２とが、絶縁表面を有する基板１４０上に形成されている。
具体的に、トランジスタ１０１は、絶縁表面を有する基板１４０上に、第１のゲート電極
１５１と、第１のゲート電極１５１上の絶縁膜１４２と、絶縁膜１４２を間に挟んで第１
のゲート電極１５１と重なる、活性層として機能する酸化物半導体膜１５３と、酸化物半
導体膜１５３上においてゲート電極１５１と重なるチャネル保護膜１５７と、酸化物半導
体膜１５３上のソース電極１５４、ドレイン電極１５５と、酸化物半導体膜１５３、チャ
ネル保護膜１５７、ソース電極１５４及びドレイン電極１５５上の絶縁膜１４６と、絶縁
膜１４６上において酸化物半導体膜１５３と重なっている第２のゲート電極１５６とを有
している。また、第２のゲート電極１５６上には絶縁膜１４７が形成されており、トラン
ジスタ１０１は絶縁膜１４７を構成要素に含んでいても良い。
また、トランジスタ１０２は、絶縁表面を有する基板１４０上に、ゲート電極１４１と、
ゲート電極１４１上の絶縁膜１４２と、絶縁膜１４２を間に挟んでゲート電極１４１と重
なる、活性層として機能する酸化物半導体膜１４３と、酸化物半導体膜１４３上のチャネ
ル保護膜１４８と、酸化物半導体膜１４３上のソース電極１４４及びドレイン電極１４５
とを有している。酸化物半導体膜１４３、チャネル保護膜１４８、ソース電極１４４及び
ドレイン電極１４５上には絶縁膜１４６が形成されており、トランジスタ１０２は絶縁膜
１４６を構成要素に含んでいても良い。
また、容量素子１０３は、トランジスタ１０１のソース電極１５４と、第２のゲート電極
１５６とが、絶縁膜１４６を間に挟んで重なりあっている領域に形成されている。
チャネル保護膜１５７、チャネル保護膜１４８は、プラズマＣＶＤ法や熱ＣＶＤ法などの
化学気相成長法やスパッタリング法を用いて形成することができる。また、チャネル保護
膜１５７、チャネル保護膜１４８には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、
窒化酸化珪素など）を用いることが望ましい。酸素を含む無機材料をチャネル保護膜１５
７、チャネル保護膜１４８に用いることで、酸化物半導体膜１５３、酸化物半導体膜１４
３中の水分または水素を低減させるための加熱処理により酸素欠損が発生していたとして
も、酸化物半導体膜１５３、酸化物半導体膜１４３の少なくともチャネル保護膜１５７、
チャネル保護膜１４８とそれぞれ接する領域に酸素を供給し、ドナーとなる酸素欠損を低
減して化学量論的組成比を満たす構成とすることが可能である。よって、チャネル形成領
域を、ｉ型化または実質的にｉ型化させることができ、酸素欠損によるトランジスタの電
気特性のばらつきを軽減し、電気特性の向上を実現することができる。
なお、チャネル形成領域とは、半導体膜のうち、ゲート絶縁膜を間に挟んでゲート電極と
重なる領域に相当する。記憶素子として用いるトランジスタの場合は、半導体膜のうち、
ソース電極とドレイン電極の間において、ゲート絶縁膜を間に挟んで、第１のゲート電極
または第２のゲート電極と重なる領域に相当する。
次いで、図３（Ｂ）に、図１（Ａ）に示した回路構成を有するメモリセル１００の、断面
図の一例を示す。図３（Ｂ）に示すメモリセルは、記憶素子として機能するボトムコンタ
クト型のトランジスタ１０１と、スイッチング素子として機能するボトムコンタクト型の
トランジスタ１０２とが、絶縁表面を有する基板１６０上に形成されている。
具体的に、トランジスタ１０１は、絶縁表面を有する基板１６０上に、第１のゲート電極
１７１と、第１のゲート電極１７１上の絶縁膜１６２と、絶縁膜１６２上のソース電極１
７４及びドレイン電極１７５と、絶縁膜１６２を間に挟んで第１のゲート電極１７１と重
なっており、ソース電極１７４及びドレイン電極１７５と接している、活性層として機能
する酸化物半導体膜１７３と、酸化物半導体膜１７３、ソース電極１７４及びドレイン電
極１７５上の絶縁膜１６６と、絶縁膜１６６上において酸化物半導体膜１７３と重なって
いる第２のゲート電極１７６とを有している。また、第２のゲート電極１７６上には絶縁
膜１６７が形成されており、トランジスタ１０１は絶縁膜１６７を構成要素に含んでいて
も良い。
また、トランジスタ１０２は、絶縁表面を有する基板１６０上に、ゲート電極１６１と、
ゲート電極１６１上の絶縁膜１６２と、絶縁膜１６２上のソース電極１６４及びドレイン
電極１６５と、絶縁膜１６２を間に挟んでゲート電極１６１と重なっており、ソース電極
１６４及びドレイン電極１６５と接している、活性層として機能する酸化物半導体膜１６
３と、を有している。酸化物半導体膜１６３、ソース電極１６４及びドレイン電極１６５
上には絶縁膜１６６が形成されており、トランジスタ１０２は絶縁膜１６６を構成要素に
含んでいても良い。
また、容量素子１０３は、トランジスタ１０１のソース電極１７４と、第２のゲート電極
１７６とが、絶縁膜１６６を間に挟んで重なりあっている領域に形成されている。
また、図１（Ａ）、図３（Ａ）、図３（Ｂ）では、記憶素子として機能するトランジスタ
１０１の活性層に、酸化物半導体膜が用いられている場合を例示しているが、上述したよ
うに、トランジスタ１０１の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、
または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。
図４（Ａ）に、記憶素子として機能するトランジスタ１０１の活性層に、シリコンを含む
半導体膜を用いた場合の、メモリセル１００の断面図を、一例として示す。図４（Ａ）に
示すメモリセルは、記憶素子として機能するトランジスタ１０１と、スイッチング素子と
して機能するトランジスタ１０２とが、絶縁表面を有する基板２００上に形成されている
。
具体的に、トランジスタ１０２は、絶縁表面を有する基板２００上に、ゲート電極２１１
と、ゲート電極２１１上の絶縁膜２３０と、絶縁膜２３０を間に挟んでゲート電極２１１
と重なる、活性層として機能する酸化物半導体膜２１３と、酸化物半導体膜２１３上のソ
ース電極２１４及びドレイン電極２１５とを有している。酸化物半導体膜２１３、ソース
電極２１４及びドレイン電極２１５上には絶縁膜２３１が形成されており、トランジスタ
１０２は絶縁膜２３１を構成要素に含んでいても良い。
また、トランジスタ１０１は、絶縁表面を有する基板２００上に形成された絶縁膜２３１
上に、第１のゲート電極２２１と、第１のゲート電極２２１上の絶縁膜２１２と、絶縁膜
２１２を間に挟んで第１のゲート電極２２１と重なる、シリコンを用いた活性層として機
能する半導体膜２２３と、半導体膜２２３上のソース電極２２４、ドレイン電極２２５と
、半導体膜２２３、ソース電極２２４及びドレイン電極２２５上の絶縁膜２１６と、絶縁
膜２１６上において半導体膜２２３と重なっている第２のゲート電極２２６とを有してい
る。また、第２のゲート電極２２６上には絶縁膜２１７が形成されており、トランジスタ
１０１は絶縁膜２１７を構成要素に含んでいても良い。
また、容量素子１０３は、トランジスタ１０１のドレイン電極２２５と、第２のゲート電
極２２６とが、絶縁膜２１６を間に挟んで重なりあっている領域に形成されている。
次いで、図４（Ｂ）に、記憶素子として機能するトランジスタ１０１の活性層に、シリコ
ンを含む半導体膜を用いた場合の、メモリセル１００の断面図を、一例として示す。図４
（Ｂ）に示すメモリセルは、記憶素子として機能するトランジスタ１０１と、スイッチン
グ素子として機能するトランジスタ１０２とが、絶縁表面を有する基板２７０上に形成さ
れている。
具体的に、トランジスタ１０２は、基板２７０上に形成された絶縁膜２４７上に、ゲート
電極２４１と、ゲート電極２４１上の絶縁膜２６０と、絶縁膜２６０を間に挟んでゲート
電極２４１と重なる、活性層として機能する酸化物半導体膜２４３と、酸化物半導体膜２
４３上のソース電極２４４またはドレイン電極２４５とを有している。酸化物半導体膜２
４３、ソース電極２４４及びドレイン電極２４５上には絶縁膜２６１が形成されており、
トランジスタ１０２は絶縁膜２６１を構成要素に含んでいても良い。
また、トランジスタ１０１は、基板２７０上に、第１のゲート電極２５１と、第１のゲー
ト電極２５１上の絶縁膜２４２と、絶縁膜２４２を間に挟んで第１のゲート電極２５１と
重なる、シリコンを用いた活性層として機能する半導体膜２５３と、半導体膜２５３上の
ソース電極２５４、ドレイン電極２５５と、半導体膜２５３、ソース電極２５４及びドレ
イン電極２５５上の絶縁膜２４６と、絶縁膜２４６上において半導体膜２５３と重なって
いる第２のゲート電極２５６とを有している。また、第２のゲート電極２５６上には絶縁
膜２４７が形成されており、トランジスタ１０１は絶縁膜２４７を構成要素に含んでいて
も良い。
また、容量素子１０３は、トランジスタ１０１のドレイン電極２５５と、第２のゲート電
極２５６とが、絶縁膜２４６を間に挟んで重なりあっている領域に形成されている。
なお、図４（Ａ）と図４（Ｂ）に示したトランジスタ１０１は、ともにボトムゲート型で
ある場合を例示しているが、トップゲート型であっても良いし、ボトムコンタクト型であ
っても良い。そして、トランジスタ１０１は、チャネルエッチ型であるが、チャネル保護
型であっても良い。また、図４（Ａ）と図４（Ｂ）に示したトランジスタ１０２は、とも
にボトムゲート型である場合を例示しているが、トップゲート型であっても良いし、ボト
ムコンタクト型であっても良い。そして、トランジスタ１０２は、チャネルエッチ型であ
るが、チャネル保護型であっても良い。
（実施の形態２）
本実施の形態では、複数のメモリセルを有する記憶装置の構成と、その駆動方法の一例に
ついて説明する。
図５に、複数のメモリセル３００がマトリクス状に接続された、ＮＯＲ型の記憶装置のセ
ルアレイの回路図を、一例として示す。図５に示す記憶装置が有する各メモリセル３００
の構成については、実施の形態１において、メモリセル１００の構成について説明した内
容を参酌することができる。
具体的に、メモリセル３００は、記憶素子として機能するトランジスタ３０１と、トラン
ジスタ３０１の第２のゲート電極への電位の供給を制御することができる、スイッチング
素子として機能するトランジスタ３０２とを有する。また、メモリセル３００は、トラン
ジスタ３０１の第２のゲート電極の電位を保持するための容量素子３０３が設けられてい
ても良い。メモリセル３００は、必要に応じて、ダイオード、抵抗素子、インダクタなど
のその他の回路素子を、さらに有していても良い。
図５に示すセルアレイでは、複数の入力用データ線Ｄｉｎ、複数の出力用データ線Ｄｏｕ
ｔ、複数の書き込み用ワード線ＷＬ、複数の読み出し用ワード線ＲＬなどの各種配線が設
けられており、セルアレイの駆動回路からの信号または電源電位が、これら配線を介して
各メモリセル３００に供給される。よって、上記配線の数は、メモリセル３００の数及び
配置によって決めることができる。
具体的に、図５に示すセルアレイの場合、３行×３列のメモリセルがマトリクス状に接続
されており、少なくとも、入力用データ線Ｄｉｎ１〜Ｄｉｎ３、出力用データ線Ｄｏｕｔ
１〜Ｄｏｕｔ３、書き込み用ワード線ＷＬ１〜ＷＬ３、読み出し用ワード線ＲＬ１〜ＲＬ
３が、セルアレイ内に配置されている場合を例示している。
そして、上記配線と、メモリセル３００内の回路素子との接続構造について、入力用デー
タ線Ｄｉｎ１、出力用データ線Ｄｏｕｔ１、書き込み用ワード線ＷＬ１、読み出し用ワー
ド線ＲＬ１に接続されているメモリセル３００のひとつを例に挙げ、説明する。トランジ
スタ３０２のゲート電極は、書き込み用ワード線ＷＬ１に接続されている。そして、トラ
ンジスタ３０２は、ソース電極とドレイン電極のうち、いずれか一方が入力用データ線Ｄ
ｉｎ１に接続され、他方が、トランジスタ３０１の第２のゲート電極に接続されている。
また、トランジスタ３０１の第１のゲート電極は、読み出し用ワード線ＲＬ１に接続され
ている。そして、トランジスタ３０１は、ソース電極とドレイン電極のうち、いずれか一
方が出力用データ線Ｄｏｕｔ１に接続され、他方がグラウンドなどの固定電位が与えられ
ている電源線３０４に接続されている。
また、容量素子３０３が有する一対の電極は、一方がトランジスタ３０１の第２のゲート
電極に接続されており、他方がグラウンドなどの固定電位が与えられている電源線３０４
に接続されている。
また、図６に、複数のメモリセル３００が直列に接続された、ＮＡＮＤ型の記憶装置のセ
ルアレイの回路図を、一例として示す。図６に示す記憶装置が有する各メモリセルの構成
は、図５と同じであり、実施の形態１において、メモリセル１００の構成について説明し
た内容を参酌することができる。
図６に示すセルアレイの場合、３つのメモリセルが直列に接続されたセルアレイを３列分
配置した場合を例示している。具体的には、３×３のメモリセルを備えるセルアレイで、
入力用データ線Ｄｉｎ１〜Ｄｉｎ３、出力用データ線Ｄｏｕｔ１〜Ｄｏｕｔ３、書き込み
用ワード線ＷＬ１〜ＷＬ３、読み出し用ワード線ＲＬ１〜ＲＬ３、選択信号線ＳＥＬ１〜
ＳＥＬ２、電源線３０４が、セルアレイ内に配置されている場合を例示している。セルア
レイの駆動回路からの信号または電源電位が、これら配線を介して各メモリセルに供給さ
れる。よって、上記配線の数は、メモリセル３００の数によって決めることができる。
次いで、上記配線と、メモリセル３００内の回路素子との接続構造について説明する。例
えば、入力用データ線Ｄｉｎ１、出力用データ線Ｄｏｕｔ１、書き込み用ワード線ＷＬ１
、読み出し用ワード線ＲＬ１に接続されているメモリセル３００に着目すると、トランジ
スタ３０２のゲート電極は、書き込み用ワード線ＷＬ１に接続されている。そして、トラ
ンジスタ３０２は、ソース電極とドレイン電極のうち、いずれか一方が入力用データ線Ｄ
ｉｎ１に接続され、他方が、トランジスタ３０１の第２のゲート電極に接続されている。
また、トランジスタ３０１の第１のゲート電極は、読み出し用ワード線ＲＬ１に接続され
ている。そして、トランジスタ３０１は、出力用データ線Ｄｏｕｔ１とグラウンドなどの
固定電位が与えられている電源線３０４の間において、隣接するメモリセルどうしで直列
に接続されている。
また、容量素子３０３が有する一対の電極は、一方がトランジスタ３０１の第２のゲート
電極に接続されており、他方がグラウンドなどの固定電位が与えられている電源線３０４
に接続されている。
次いで、図６に示すセルアレイを例に挙げ、本発明の一態様に係る記憶装置の動作につい
て、図２１を用いて説明する。図２１は、各配線に入力される信号の電位の時間変化を示
すタイミングチャートであり、トランジスタ３０１及びトランジスタ３０２がｎチャネル
型であり、なおかつ２値のデータを扱う場合を例示している。
まず、データの書き込み時における記憶装置の動作について説明する。書き込み時におい
て、書き込み用ワード線ＷＬ１にパルスを有する信号が入力されると、当該パルスの電位
、具体的にはハイレベルの電位が、トランジスタ３０２のゲート電極に与えられる。そし
て、書き込み用ワード線ＷＬ１にゲート電極が接続されているトランジスタ３０２は、全
てオンになる。一方、読み出し用ワード線ＲＬ１にはローレベルの電位が入力されること
で、トランジスタ３０１の第１のゲート電極にはローレベルの電位が与えられる。そして
、読み出し用ワード線ＲＬ１に第１のゲート電極が接続されているトランジスタ３０１は
、全てオフになる。
そして、入力用データ線Ｄｉｎ１〜Ｄｉｎ３に、順に、データを情報として含む信号が入
力される。図２１では、入力用データ線Ｄｉｎ１と入力用データ線Ｄｉｎ３にはハイレベ
ルの電位を有する信号を入力し、入力用データ線Ｄｉｎ２にはローレベルの電位を有する
信号が入力されている場合を例示している。入力用データ線Ｄｉｎ１〜Ｄｉｎ３に入力さ
れる信号の電位のレベルは、データの内容によって当然異なる。
入力用データ線Ｄｉｎ１〜Ｄｉｎ３に入力されている電位は、オンのトランジスタ３０２
を介して、トランジスタ３０１が有する第２のゲート電極に与えられる。そして、第２の
ゲート電極の電位に従って、トランジスタ３０１の閾値電圧のシフト量が決まる。具体的
には、入力用データ線Ｄｉｎ１と入力用データ線Ｄｉｎ３にはハイレベルの電位を有する
信号が入力されているので、入力用データ線Ｄｉｎ１に接続されているメモリセル３００
と、入力用データ線Ｄｉｎ３に接続されているメモリセル３００において、トランジスタ
３０１の第２のゲート電極の電位は、ハイレベルとなっている。つまり、当該メモリセル
３００において、記憶素子として機能するトランジスタ３０１は、図２における線１３０
に従って動作する。一方、入力用データ線Ｄｉｎ２にはローレベルの電位を有する信号が
入力されているので、入力用データ線Ｄｉｎ２に接続されているメモリセル３００におい
て、トランジスタ３０１の第２のゲート電極の電位は、ローレベルとなっている。つまり
、当該メモリセル３００において、記憶素子として機能するトランジスタ３０１は、図２
における線１３１に従って動作する。
書き込み用ワード線ＷＬ１への、パルスを有する信号の入力が終了すると、書き込み用ワ
ード線ＷＬ１にゲート電極が接続されているトランジスタ３０２が、全てオフになる。そ
して、書き込み用ワード線ＷＬ２、書き込み用ワード線ＷＬ３に、パルスを有する信号が
順に入力され、書き込み用ワード線ＷＬ２を有するメモリセル、書き込み用ワード線ＷＬ
３を有するメモリセルにおいて、上述した動作が同様に繰り返される。
次いで、データの保持時における記憶装置の動作について説明する。保持時において、全
ての書き込み用ワード線ＷＬ１〜ＷＬ３には、トランジスタ３０２がオフとなるレベルの
電位、具体的にはローレベルの電位が与えられる。トランジスタ３０２は、上述したよう
にオフ電流が著しく低いので、第２のゲート電極の電位は、書き込み時において設定され
たレベルを保持する。また、全ての読み出し用ワード線ＲＬ１〜ＲＬ３には、ローレベル
の電位が与えられている。
図２１のタイミングチャートではデータを保持する動作を説明するために保持期間を設け
ている。しかし、実際のメモリの動作においては保持期間を設けなくとも良い。
次いで、データの読み出し時における記憶装置の動作について説明する。読み出し時にお
いて、全ての書き込み用ワード線ＷＬ１〜ＷＬ３には、保持時と同様に、トランジスタ３
０２がオフとなるレベルの電位、具体的にはローレベルの電位が与えられる。
ＮＡＮＤ型の記憶装置は、出力用データ線とグラウンドなどの固定電位が与えられている
電源線の間において、隣接するメモリセルどうしが直列に接続されている。とあるメモリ
セルのデータを読み出したい場合、当該メモリセルと同一の出力用データ線に接続されて
いるメモリセルを制御することで、当該メモリセルが接続された出力用データ線が、グラ
ウンドなどの固定電位が与えられている電源線と導通するか否かで、記憶されている２値
を区別することができる。
具体的には、入力用データ線Ｄｉｎ１、出力用データ線Ｄｏｕｔ１、書き込み用ワード線
ＷＬ１、読み出し用ワード線ＲＬ１に接続されているメモリセル３００に着目し、当該メ
モリセル３００に記憶されたハイレベルのデータを読み出す場合について考える。当該メ
モリセル３００が接続されている出力用データ線Ｄｏｕｔ１を選択するために、ＳＥＬ１
およびＳＥＬ２をハイレベルの電位にし、ＳＥＬ１に接続されたトランジスタ３２０およ
びＳＥＬ２に接続されたトランジスタ３２１をオンする。そして、当該メモリセル３００
内のトランジスタ３０１の第１のゲート電極に接続された読み出し用ワード線ＲＬ１はロ
ーレベルにする。さらに、読み出し用ワード線ＲＬ２〜ＲＬ３にハイレベルの電位を与え
て、読み出し用ワード線ＲＬ２〜ＲＬ３に接続された各トランジスタ３０１をオンする。
当該メモリセル３００のトランジスタ３０１は、第２のゲート電極にハイレベルのデータ
が書き込まれている。つまり、図２において示した、記憶素子として機能するトランジス
タ３０１の動作に従い、閾値電圧はマイナス側にシフトし、Ｖｔｈ１となっている。よっ
て、トランジスタ３０１はオンとなっている。したがって、出力用データ線Ｄｏｕｔ１に
接続されたトランジスタは全てオンとなり、出力用データ線Ｄｏｕｔ１はグラウンドが与
えられている電源線と導通し、グラウンドとおおよそ同じ電位になる。
続いて、入力用データ線Ｄｉｎ２、出力用データ線Ｄｏｕｔ２、書き込み用ワード線ＷＬ
１、読み出し用ワード線ＲＬ１に接続されているメモリセル３００に着目し、当該メモリ
セル３００に記憶されたローレベルのデータを読み出す場合を考える。出力用データ線Ｄ
ｏｕｔ２を選択するために、ＳＥＬ１およびＳＥＬ２をハイレベルの電位にし、ＳＥＬ１
に接続されたトランジスタ３２０およびＳＥＬ２に接続されたトランジスタ３２１をオン
する。そして、当該メモリセル３００内のトランジスタ３０１の第１のゲート電極に接続
された読み出し用ワード線ＲＬ１はローレベルにする。さらに、読み出し用ワード線ＲＬ
２〜ＲＬ３にハイレベルの電位を与えて、読み出し用ワード線ＲＬ２〜ＲＬ３に接続され
た各トランジスタ３０１をオンする。当該メモリセル３００のトランジスタ３０１は、第
２のゲート電極にローレベルのデータが書き込まれている。つまり、図２において示した
、記憶素子として機能するトランジスタ３０１の動作に従い、閾値電圧はシフトせず、Ｖ
ｔｈ０となっている。よって、トランジスタ３０１はオフとなっている。したがって、出
力用データ線Ｄｏｕｔ２はグラウンドが与えられている電源線とは導通せずに、ハイイン
ピーダンス状態となる。
なお、各出力用データ線Ｄｏｕｔの先には読み出し回路が接続されており、読み出し回路
の出力信号がメモリの実際の出力となる。
なお、本実施の形態においては、データの読み出し時において出力用データ線を選択する
に当たり、ＳＥＬ１およびＳＥＬ２の二つの選択信号線とそれぞれの信号線にゲート電極
が接続されたトランジスタを用いた場合を例示している。データの読み出し時における出
力用データ線の選択は、出力用データ線とそれにつながる読み出し回路との導通、非導通
を選択出来ればよいので、少なくとも一つの選択信号線とその選択信号線に接続されたト
ランジスタがあればよい。
本実施の形態では、書き込み、保持、読み出し、の各動作を、複数のメモリセルにおいて
順に行う駆動方法について説明したが、本発明はこの構成に限定されない。指定されたア
ドレスのメモリセルにおいてのみ、上記動作を行うようにしても良い。
また、図６に示したセルアレイの場合、各メモリセルに、入力用データ線Ｄｉｎ、出力用
データ線Ｄｏｕｔ、書き込み用ワード線ＷＬ、読み出し用ワード線ＲＬの４つの配線が接
続されている場合を例示しているが、本発明の記憶装置において、各メモリセルに接続さ
れている配線の数はこれに限定されない。トランジスタ３０１のスイッチングを制御する
ための信号、トランジスタ３０２のスイッチングを制御するための信号、トランジスタ３
０１が有する第２のゲート電極に電位を供給するための信号を、メモリセル３００に供給
することができ、なおかつ、トランジスタ３０１のドレイン電流、またはソース電極とド
レイン電極間の抵抗値が、情報として含まれる電位を、駆動回路に送ることができるよう
に、配線の数及び接続構造を、適宜決めれば良い。
なお、図２１に示したタイミングチャートにおいて、出力用データ線Ｄｏｕｔ１、Ｄｏｕ
ｔ２およびＤｏｕｔ３の斜線部はデータが不確定な状態を表している。また、各信号の立
ち上がりは垂直に立ち上げ、各信号の立ち下がりは垂直に立ち下げているが、実際の各信
号は信号線の負荷やノイズ等の影響を受けるため各信号の波形が鈍ることは当業者であれ
ば容易に理解される。
次いで、図５に示すセルアレイを例に挙げ、本発明の一態様に係る記憶装置の動作につい
て、図７を用いて説明する。図７は、各配線に入力される信号の電位の時間変化を示すタ
イミングチャートであり、トランジスタ３０１及びトランジスタ３０２がｎチャネル型で
あり、なおかつ２値のデータを扱う場合を例示している。
まず、データの書き込み時における記憶装置の動作について説明する。書き込み時におい
て、書き込み用ワード線ＷＬ１に、パルスを有する信号が入力されると、当該パルスの電
位、具体的にはハイレベルの電位が、ゲート電極に与えられることで、書き込み用ワード
線ＷＬ１にゲート電極が接続されているトランジスタ３０２が、全てオンになる。一方、
読み出し用ワード線ＲＬ１には、記憶素子として機能するトランジスタの動作について示
した図２のＶｔｈ１よりも低い電位を有する信号が入力されており、読み出し用ワード線
ＲＬ１に第１のゲート電極が接続されているトランジスタ３０１は、全てオフを維持する
。
そして、入力用データ線Ｄｉｎ１〜Ｄｉｎ３に、順に、データを情報として含む信号が入
力される。図７では、入力用データ線Ｄｉｎ１〜Ｄｉｎ３の全てに、ハイレベルの電位を
有する信号が入力されている場合を例示しているが、入力用データ線Ｄｉｎ１〜Ｄｉｎ３
に入力される信号の電位のレベルは、データの内容によって当然異なる。また、２値のデ
ータを扱う場合は、入力用データ線Ｄｉｎ１〜Ｄｉｎ３に入力される信号の電位が電源電
圧に相当する電位（例えばＶｄｄとＶｓｓ）の２値であれば良いが、３値以上の多値のデ
ータを扱う場合は、その扱うデータに用いられている基数に合わせて、電位のレベルの数
を決めればよい。
入力用データ線Ｄｉｎ１〜Ｄｉｎ３に入力されている電位は、オンのトランジスタ３０２
を介して、トランジスタ３０１が有する第２のゲート電極に与えられる。そして、第２の
ゲート電極の電位に従って、トランジスタ３０１の閾値電圧のシフト量が決まる。
書き込み用ワード線ＷＬ１への、パルスを有する信号の入力が終了すると、書き込み用ワ
ード線ＷＬ１にゲート電極が接続されているトランジスタ３０２が、全てオフになる。そ
して、書き込み用ワード線ＷＬ２、書き込み用ワード線ＷＬ３に、パルスを有する信号が
順に入力され、書き込み用ワード線ＷＬ２を有するメモリセル、書き込み用ワード線ＷＬ
３を有するメモリセルにおいて、上述した動作が同様に繰り返される。
次いで、データの保持時における記憶装置の動作について説明する。保持時において、全
ての書き込み用ワード線ＷＬ１〜ＷＬ３には、トランジスタ３０２がオフとなるレベルの
電位、具体的にはローレベルの電位が与えられる。トランジスタ３０２は、上述したよう
にオフ電流が著しく低いので、第２のゲート電極の電位は、書き込み時において設定され
たレベルを保持する。また、全ての読み出し用ワード線ＲＬ１〜ＲＬ３には、トランジス
タ３０１がオフとなるレベルの電位、具体的には記憶素子として機能するトランジスタの
動作について示した図２のＶｔｈ１よりも低い電位が与えられる。
図７のタイミングチャートではデータを保持する動作を説明するために保持期間を設けて
いる。しかし、実際のメモリの動作においては保持期間を設けなくとも良い。
次いで、データの読み出し時における記憶装置の動作について説明する。読み出し時にお
いて、全ての書き込み用ワード線ＷＬ１〜ＷＬ３には、保持時と同様に、トランジスタ３
０２がオフとなるレベルの電位、具体的にはローレベルの電位が与えられる。
一方、読み出し時において、読み出し用ワード線ＲＬ１〜ＲＬ３には、パルスを有する信
号が順に入力される。具体的には、まず、読み出し用ワード線ＲＬ１に、パルスを有する
信号が入力されると、当該パルスの電位、具体的には、記憶素子として機能するトランジ
スタの動作について示した図２のＶｔｈ１よりも高くＶｔｈ０よりも低い電位、あるいは
、Ｖｔｈ０よりも高い電位が、トランジスタ３０１の第１のゲート電極に与えられる。ト
ランジスタ３０１では、第１のゲート電極に記憶素子として機能するトランジスタの動作
について示した図２のＶｔｈ１よりも高くＶｔｈ０よりも低い電位、あるいは、Ｖｔｈ０
よりも高い電位が与えられると、直前の書き込み時において設定された閾値電圧に従って
、そのドレイン電流、またはソース電極とドレイン電極間の抵抗値が定まる。
そして、トランジスタ３０１のドレイン電流、またはソース電極とドレイン電極間の抵抗
値が、情報として含まれる電位、すなわちトランジスタ３０１が有するソース電極とドレ
イン電極のうち、出力用データ線Ｄｏｕｔ１〜Ｄｏｕｔ３に接続されている方の電極の電
位が、出力用データ線Ｄｏｕｔ１〜Ｄｏｕｔ３を介して駆動回路に供給される。
なお、出力用データ線Ｄｏｕｔ１〜Ｄｏｕｔ３に供給される電位は、メモリセルに書き込
まれているデータに従って、そのレベルが決まる。よって、理想的には、複数のメモリセ
ルに同じ値のデータが記憶されているならば、当該メモリセルに接続された全ての出力用
データ線には、同じレベルの電位が供給されているはずである。しかし、実際には、トラ
ンジスタ３０１またはトランジスタ３０２の特性が、メモリセル間においてばらついてい
る場合があるため、読み出されるはずのデータが全て同じ値であっても、出力用データ線
に供給される電位にばらつきが生じ、その分布に幅を有することがある。よって、出力用
データ線Ｄｏｕｔ１〜Ｄｏｕｔ３に供給される電位に多少のばらつきが生じていても、上
記電位から、読み出されたデータを情報として含み、なおかつ、所望の仕様に合わせて振
幅、波形が処理された信号を形成することができる読み出し回路を、駆動回路として記憶
装置に設ける。
図９に、読み出し回路の一例を回路図で示す。図９に示す読み出し回路は、出力用データ
線Ｄｏｕｔ１〜Ｄｏｕｔ３の電位の、読み出し回路への入力を制御するためのスイッチン
グ素子として機能するトランジスタ３１０＿１〜３１０＿３と、抵抗として機能するトラ
ンジスタ３１１＿１〜３１１＿３とを有する。また、図９に示す読み出し回路は、オペア
ンプ３１２＿１〜３１２＿３を有している。
具体的に、トランジスタ３１１＿１〜３１１＿３は、それぞれ、そのゲート電極とドレイ
ン電極が接続されており、なおかつ、ゲート電極及びドレイン電極にハイレベルの電源電
位Ｖｄｄが与えられている。また、トランジスタ３１１＿１〜３１１＿３は、ソース電極
が、オペアンプ３１２＿１〜３１２＿３の非反転入力端子（＋）に接続されている。よっ
て、トランジスタ３１１＿１〜３１１＿３は、電源電位Ｖｄｄが与えられているノードと
、オペアンプ３１２＿１〜３１２＿３の非反転入力端子（＋）との間に接続された、抵抗
として機能する。なお、図９では、ゲート電極とドレイン電極が接続されたトランジスタ
を抵抗として用いたが、本発明はこれに限定されず、抵抗として機能する素子であれば代
替が可能である。
また、スイッチング素子として機能するトランジスタ３１０＿１〜３１０＿３は、ゲート
電極がビット線ＢＬ１〜ＢＬ３にそれぞれ接続されている。そして、ビット線ＢＬ１〜Ｂ
Ｌ３の電位に従って、出力用データ線Ｄｏｕｔ１〜Ｄｏｕｔ３と、トランジスタ３１１＿
１〜３１１＿３のソース電極との間の接続が制御される。
例えば、トランジスタ３１０＿１がオンになると、メモリセル３００内のトランジスタ３
０１と、読み出し回路内のトランジスタ３１１＿１とが、直列に接続されるので、当該接
続のノードにおける電位Ｖｄａｔａが、オペアンプ３１２＿１〜３１２＿３の非反転入力
端子（＋）に与えられることになる。そして、電位Ｖｄａｔａの高さは、トランジスタ３
０１のソース電極とドレイン電極間の抵抗値と、トランジスタ３１１＿１のソース電極と
ドレイン電極間の抵抗値の比に従って決まるので、電位Ｖｄａｔａのレベルには、読み出
されたデータの値が反映されている。
一方、オペアンプ３１２＿１〜３１２＿３の反転入力端子（−）には、基準電位Ｖｒｅｆ
が与えられている。そして、非反転入力端子（＋）に与えられる電位Ｖｄａｔａが、基準
電位Ｖｒｅｆに対して高いか低いかにより、出力端子の電位Ｖｏｕｔのレベルを異ならせ
ることができ、それにより、間接的にデータを情報として含む信号を得ることができる。
なお、同じ値のデータが記憶されているメモリセルであっても、メモリセル間の特性のば
らつきにより、読み出された電位Ｖｄａｔａのレベルにもばらつきが生じ、その分布に幅
を有する場合がある。よって、基準電位Ｖｒｅｆのレベルは、データの値を正確に読み取
るために、ノードの電位Ｖｄａｔａのばらつきを考慮して定める。
また、図９では、データの読み出しに用いるオペアンプは、各出力用データ線に１つ用い
ているが、オペアンプの数はこれに限定されない。ｎ値（ｎは２以上の自然数）のデータ
を扱う場合は、各出力用データ線に用いるオペアンプの数を、（ｎ−１）とする。
次いで、データの消去時における記憶装置の動作について説明する。消去時では、データ
の書き込み時と同様に、書き込み用ワード線ＷＬ１に、パルスを有する信号が入力される
と、当該パルスの電位、具体的にはハイレベルの電位が、ゲート電極に与えられることで
、書き込み用ワード線ＷＬ１にゲート電極が接続されているトランジスタ３０２は、全て
オンになる。一方、読み出し用ワード線ＲＬ１には、記憶素子として機能するトランジス
タの動作について示した図２のＶｔｈ１よりも低い電位を有する信号が入力されており、
読み出し用ワード線ＲＬ１に第１のゲート電極が接続されているトランジスタ３０１は、
全てオフを維持する。
そして、入力用データ線Ｄｉｎ１〜Ｄｉｎ３に、グラウンドなどの固定電位が与えられる
。図７では、入力用データ線Ｄｉｎ１〜Ｄｉｎ３の全てに、ローレベルの電位を有する信
号が入力されている場合を例示している。入力用データ線Ｄｉｎ１〜Ｄｉｎ３に入力され
ているローレベルの固定電位は、オンのトランジスタ３０２を介して、トランジスタ３０
１が有する第２のゲート電極に与えられる。そして、第２のゲート電極の電位に従って、
トランジスタ３０１の閾値電圧の値はリセットされる。
書き込み用ワード線ＷＬ１への、パルスを有する信号の入力が終了すると、書き込み用ワ
ード線ＷＬ１にゲート電極が接続されているトランジスタ３０２が、全てオフになる。そ
して、書き込み用ワード線ＷＬ２、書き込み用ワード線ＷＬ３に、パルスを有する信号が
順に入力され、書き込み用ワード線ＷＬ２を有するメモリセル、書き込み用ワード線ＷＬ
３を有するメモリセルにおいて、上述した動作が同様に繰り返される。
図７のタイミングチャートではデータを消去する動作を説明するために消去期間を設けて
いる。しかし、実際のメモリの動作においては消去期間を設けなくとも良く、この場合、
先に書き込んだデータに上書きするように、別のデータを書き込むようにすれば良い。消
去期間を設けなくても良いことが、本発明の一態様に係る記憶装置の利点の一つである。
また、本実施の形態では、書き込み、保持、読み出し、消去の動作を、複数のメモリセル
において順に行う駆動方法について説明したが、本発明はこの構成に限定されない。指定
されたアドレスのメモリセルにおいてのみ、上記動作を行うようにしても良い。
また、図５に示したセルアレイの場合、各メモリセルに、入力用データ線Ｄｉｎ、出力用
データ線Ｄｏｕｔ、書き込み用ワード線ＷＬ、読み出し用ワード線ＲＬの４つの配線が接
続されている場合を例示しているが、本発明の記憶装置において、各メモリセルに接続さ
れている配線の数はこれに限定されない。トランジスタ３０１のスイッチングを制御する
ための信号、トランジスタ３０２のスイッチングを制御するための信号、トランジスタ３
０１が有する第２のゲート電極に電位を供給するための信号を、メモリセル３００に供給
することができ、なおかつ、トランジスタ３０１のドレイン電流、またはソース電極とド
レイン電極間の抵抗値が、情報として含まれる電位を、駆動回路に送ることができるよう
に、配線の数及び接続構造を、適宜決めれば良い。
次いで、図５に示すセルアレイを用いた記憶装置を例に挙げ、本発明の一態様に係る記憶
装置の、駆動回路の構成について説明する。
図８に、本発明の一態様に係る記憶装置の構成を、一例としてブロック図で示す。なお、
図８に示すブロック図では、記憶装置内の回路を機能ごとに分類し、互いに独立したブロ
ックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つ
の回路が複数の機能に係わることもあり得る。
図８に示す記憶装置は、複数のメモリセルがマトリクス状に接続されたセルアレイ５００
と、セルアレイ５００の駆動を制御する駆動回路５０１とを有している。そして、駆動回
路５０１は、セルアレイ５００から読み出されたデータを情報として含む信号を生成する
読み出し回路５０２と、セルアレイ５００が有するメモリセルを、行ごとに選択するワー
ド線駆動回路５０３と、選択されたメモリセルにおけるデータの書き込みまたは消去を制
御するデータ線駆動回路５０４と、読み出し回路５０２、ワード線駆動回路５０３、デー
タ線駆動回路５０４の動作を選択する制御回路５０５とを有している。また、ワード線駆
動回路５０３は、ワード線用デコーダ５０６を有する。また、データ線駆動回路５０４は
、データ線用デコーダ５０８と、データ線用セレクタ５０９とを有する。
なお、本発明の一態様に係る記憶装置は、少なくともセルアレイ５００をその構成に含ん
でいればよい。本発明の一態様に係る記憶装置は、セルアレイと、セルアレイに駆動回路
の一部または全てが接続された状態にあるメモリモジュールとを、その範疇に含む。メモ
リモジュールは、プリント配線基板等に実装することが可能な接続端子が設けられ、なお
かつ樹脂等で保護された、所謂パッケージングされた状態であっても良い。
また、上記駆動回路５０１の全てまたは一部は、セルアレイ５００と共に、一の基板上に
形成されていても良いし、セルアレイ５００とは異なる基板に形成されていても良い。駆
動回路５０１の全てまたは一部と、セルアレイ５００とが異なる基板に形成されている場
合、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などを介してセルア
レイ５００と駆動回路５０１の全てまたは一部とを接続することができる。この場合、駆
動回路５０１の一部がＦＰＣにＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて接続され
ていても良い。また、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いて、駆動回路５０
１の全てまたは一部がセルアレイ５００に接続されていても良い。
セルアレイ５００と、駆動回路５０１とを、共に一つの基板上に形成することで、記憶装
置に接続する外部回路の部品点数が減るので、組立工程や検査工程の削減によるコストダ
ウンを図ることができる。また、記憶装置と外部回路の接続部における、接点の数を減ら
すことができるので、接続不良に起因する歩留まり低下を防ぎ、接続箇所における機械的
強度の低さによる信頼性の低下を防ぐことができる。また、ワード線駆動回路５０３、デ
ータ線用セレクタ５０９などの、駆動周波数が他の回路よりも比較的低い回路だけを、セ
ルアレイ５００と共に一つの基板上に形成することも可能である。このように、部分的に
駆動回路５０１をセルアレイ５００と共に一つの基板上に形成することで、上述した接続
不良に起因する歩留まりの低下や、接続箇所における機械的強度の低さなどの回避、組立
工程や検査工程の削減によるコストダウン、といったメリットをある程度享受できる。さ
らに、セルアレイ５００、駆動回路５０１を全て一基板上に形成する場合に比べて、駆動
周波数が高い回路の性能をより高めることができる。
記憶装置にアドレス（Ａｘ、Ａｙ）を情報として含む信号ＡＤが入力されると、制御回路
５０５は、アドレスの列方向に関する情報であるアドレスＡｘをデータ線駆動回路５０４
に送り、アドレスの行方向に関する情報であるアドレスＡｙをワード線駆動回路５０３に
送る。また、制御回路５０５は、記憶装置に入力されたデータを情報として含む信号ＤＡ
ＴＡを、データ線駆動回路５０４に送る。
データの書き込みを行なうか、読み出しを行なうか、消去を行うかの、動作の選択は、制
御回路５０５に供給されるＲＥ（Ｒｅａｄ ｅｎａｂｌｅ）、ＷＥ（Ｗｒｉｔｅ ｅｎａ
ｂｌｅ）、ＥＥ（Ｅｒａｓｅ ｅｎａｂｌｅ）などの信号によって選択される。なお、記
憶装置に複数のセルアレイ５００が設けられている場合、制御回路５０５に、セルアレイ
を選択するための信号ＣＥ（Ｃｈｉｐ ｅｎａｂｌｅ）が入力されていても良い。
信号ＷＥによって書き込みの動作が選択されると、制御回路５０５からの指示に従って、
ワード線駆動回路５０３が有するワード線用デコーダ５０６により、アドレスＡｙに対応
する書き込み用ワード線ＷＬに、パルスを有する信号が入力される。一方、信号ＷＥによ
って書き込みの動作が選択されると、制御回路５０５からの指示に従って、データ線駆動
回路５０４では、データ線用デコーダ５０８からデータ線用セレクタ５０９の動作を制御
する信号が、データ線用セレクタ５０９に与えられる。データ線用セレクタ５０９では、
データ線用デコーダ５０８からの信号に従って、データを情報として含む信号ＤＡＴＡを
サンプリングし、アドレスＡｘに対応する入力用データ線Ｄｉｎにサンプリングした信号
を入力する。
信号ＲＥによって読み出しの動作が選択されると、制御回路５０５からの指示に従って、
ワード線駆動回路５０３が有するワード線用デコーダ５０６により、アドレスＡｙに対応
する読み出し用ワード線ＲＬに、パルスを有する信号が入力される。一方、信号ＲＥによ
って読み出しの動作が選択されると、制御回路５０５からの指示に従って、読み出し回路
５０２では、アドレスＡｘに対応するビット線ＢＬの電位を制御することで、トランジス
タ３１０＿１〜３１０＿３のうちアドレスＡｘに対応するトランジスタを、オンにする。
そして、該当するアドレスＡｘに対応する出力用データ線Ｄｏｕｔの電位から、アドレス
のメモリセルに記憶されているデータを読み出し、該データを情報として含む信号を生成
する。
信号ＥＥによって消去の動作が選択されると、制御回路５０５からの指示に従って、ワー
ド線駆動回路５０３が有するワード線用デコーダ５０６により、該当するアドレスＡｙの
書き込み用ワード線ＷＬに、パルスを有する信号が入力される。一方、信号ＥＥによって
消去の動作が選択されると、制御回路５０５からの指示に従って、データ線駆動回路５０
４では、データ線用デコーダ５０８からデータ線用セレクタ５０９の動作を制御する信号
が、データ線用セレクタ５０９に与えられる。データ線用セレクタ５０９では、データ線
用デコーダ５０８からの信号に従って、データを消去するための信号を、該当するアドレ
スＡｘの入力用データ線Ｄｉｎに入力する。
なお、図８に示す記憶装置では、ワード線駆動回路５０３により、書き込み用ワード線Ｗ
Ｌへの信号の入力と、読み出し用ワード線ＲＬへの信号の入力とを、両方制御しているが
、本発明はこの構成に限定されない。書き込み用ワード線ＷＬへの信号の入力を制御する
駆動回路と、読み出し用ワード線ＲＬへの信号の入力を制御する駆動回路とを、それぞれ
記憶装置に設けるようにしても良い。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
チャネルエッチ構造のボトムゲート型のトランジスタを例に挙げ、本発明の一態様に係る
記憶装置の作製方法について説明する。なお、本実施の形態では、記憶素子として機能す
るトランジスタと、スイッチング素子として機能するトランジスタとが、共に酸化物半導
体膜を活性層として用いる場合を例に挙げて、説明する。
図１０（Ａ）に示すように、基板４００上にゲート電極４０１、ゲート電極４０２を形成
する。
絶縁表面を有する基板４００として使用することができる基板に大きな制限はないが、少
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば
、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基
板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いる
と良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ
酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、一般に
、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いること
が好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。ステ
ンレス合金などの金属基板の表面に絶縁膜を設けた基板を用いても良い。
また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐熱温度が一般的に低
い傾向にあるが、後の作製工程における処理温度に耐え得るのであれば、基板４００とし
て用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（Ｐ
ＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフ
タレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥ
Ｋ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡ
Ｒ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエ
ンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂など
が挙げられる。
基板４００と、ゲート電極４０１及びゲート電極４０２との間に、下地膜となる絶縁膜を
形成しておいても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素
膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１
つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア性の
高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化
アルミニウム膜などを用いることで、水分または水素などの雰囲気中の不純物、或いは基
板４００内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート
絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐこ
とができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質をいう。
ゲート電極４０１、ゲート電極４０２の材料は、モリブデン、チタン、クロム、タンタル
、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする
合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることが
できる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金
属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性
や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点
金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウム等を用いることができる。
例えば、二層の積層構造を有するゲート電極４０１、ゲート電極４０２として、アルミニ
ウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した
二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、
窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構
造を有するゲート電極４０１、ゲート電極４０２としては、アルミニウム膜、アルミニウ
ムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの
合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン
膜を上下層として積層した構造とすることが好ましい。
また、ゲート電極４０１、ゲート電極４０２に酸化インジウム膜、酸化インジウム酸化ス
ズ合金膜、酸化インジウム酸化亜鉛合金膜、酸化亜鉛膜、酸化亜鉛アルミニウム膜、酸窒
化亜鉛アルミニウム膜、または酸化亜鉛ガリウム膜等の透光性を有する酸化物導電膜を用
いることで、画素部の開口率を向上させることができる。
ゲート電極４０１、ゲート電極４０２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１０
０ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッ
タ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングによ
り所望の形状に加工（パターニング）することで、ゲート電極４０１、ゲート電極４０２
を形成する。なお、形成されたゲート電極の端部がテーパ形状であると、上に積層するゲ
ート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
次いで、ゲート電極４０１、ゲート電極４０２上に、ゲート絶縁膜４０３を形成する。ゲ
ート絶縁膜４０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム
膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タ
ンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜４０３は、水分や
、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜
を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、
スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化さ
れた酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化され
た酸化物半導体とゲート絶縁膜４０３との界面は重要である。そのため高純度化された酸
化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすること
ができるからである。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、ゲート絶縁膜と酸化物半導体との界面特性が改善される絶
縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿
論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成で
きるものであれば良い。
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜４０３を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導
体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含ま
れるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜４０３内、
或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる
。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接する
のを防ぐことができる。
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ
以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲー
ト絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積
層して、膜厚１００ｎｍのゲート絶縁膜４０３としても良い。ゲート絶縁膜４０３の膜厚
は、トランジスタに要求される特性によって適宜設定すればよく、３５０ｎｍ乃至４００
ｎｍ程度でもよい。
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜４０
３を形成する。
なお、ゲート絶縁膜４０３に水素、水酸基及び水分がなるべく含まれないようにするため
には、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極４０１、ゲー
ト電極４０２が形成された基板４００を予備加熱し、基板４００に吸着した水分または水
素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１０
０℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室
に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略するこ
ともできる。
次いで、ゲート絶縁膜４０３上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ
以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜４０
４を形成する。酸化物半導体膜４０４は、酸化物半導体をターゲットとして用い、スパッ
タ法により成膜する。また、酸化物半導体膜４０４は、希ガス（例えばアルゴン）雰囲気
下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッ
タ法により形成することができる。
なお、酸化物半導体膜４０４をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁膜４０３の表面に付着している塵埃
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい
。また、アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。
また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜４０４には、上述したような酸化物半導体を用いることができる。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸
化物半導体ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜を、酸化物半導体膜４０４として用いる。上記ターゲットとして、例
えば、各金属の原子比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２の組成比を有する酸化物半導体ターゲットを
用いることができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１
０重量％以下含むターゲットを用いて成膜を行ってもよい。また、Ｉｎ、Ｇａ、及びＺｎ
を含む酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以
上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いることにより、成
膜した酸化物半導体膜は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及
び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上
に酸化物半導体膜４０４を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、
好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することに
より、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、ス
パッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型
の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポン
プにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成
膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生するパーティクルと呼ば
れる塵埃が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましく
は５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは
異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜４０４に水素、水酸基及び水分がなるべく含まれないようにするた
めに、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０３まで
が形成された基板４００を予備加熱し、基板４００に吸着した水分または水素などの不純
物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４０
０℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気
手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
またこの予備加熱は、絶縁膜４１１の成膜前に、ソース電極４０７及びドレイン電極４０
８、ソース電極４０９及びドレイン電極４１０まで形成した基板４００にも同様に行って
もよい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、Ｄ
Ｃスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリン
グ法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッ
タリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
ゲート絶縁膜４０３及び酸化物半導体膜４０４を大気に触れさせることなく連続的に形成
してもよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカー
ボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を
形成することができるので、トランジスタ特性のばらつきを低減することができる。
次いで、図１０（Ｂ）に示すように、酸化物半導体膜４０４をエッチングなどにより所望
の形状に加工（パターニング）し、ゲート電極４０１、ゲート電極４０２と重なる位置に
おいて、ゲート絶縁膜４０３上に島状の酸化物半導体膜４０５、酸化物半導体膜４０６を
、それぞれ形成する。
島状の酸化物半導体膜４０５、酸化物半導体膜４０６を形成するためのレジストマスクを
インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフ
ォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁膜４０３にコンタクトホールを形成する場合、その工程は島状の酸化物
半導体膜４０５、酸化物半導体膜４０６の形成時に行うことができる。
なお、島状の酸化物半導体膜４０５、酸化物半導体膜４０６を形成するためのエッチング
は、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエ
ッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（
Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）な
ど）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）
、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など
）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（
Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、
ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去
される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用
してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料
を回収して再利用することにより、資源を有効活用し低コスト化を図ることができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜４０５、
酸化物半導体膜４０６及びゲート絶縁膜４０３の表面に付着しているレジスト残渣などを
除去することが好ましい。
次いで、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以
下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰
囲気下において、酸化物半導体膜４０５、酸化物半導体膜４０６に加熱処理を施す。酸化
物半導体膜４０５、酸化物半導体膜４０６に加熱処理を施すことで、酸化物半導体膜４０
５、酸化物半導体膜４０６中の水分または水素を脱離させることができる。具体的には、
３００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０
℃以上７５０℃以下で加熱処理を行えば良い。例えば、６００℃、３分間以上６分間以下
程度で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、
ガラス基板の歪点を超える温度でも処理することができる。或いは、基板温度が４５０℃
に達した状態で、１時間程度、加熱処理を行うようにしても良い。
本実施の形態では、加熱処理装置の一つである電気炉を用い、酸化物半導体膜４０５、酸
化物半導体膜４０６に対して、窒素雰囲気下において、基板温度が６００℃に達した状態
で６分間、加熱処理を行う。上記加熱処理の後は、水分または水素の再混入を防ぐために
、酸化物半導体膜４０５、酸化物半導体膜４０６を大気に触れさせないようにする。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移
動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出
すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
水分または水素などの不純物が酸化物半導体に添加されていると、８５℃、２×１０６Ｖ
／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）において、不純物と酸
化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切
断され、生成された不対結合手が閾値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
しかし、上述したように、ゲート絶縁膜と酸化物半導体膜との界面特性を良好にし、なお
かつ、酸化物半導体膜中の不純物、特に水分または水素等を極力除去することにより、Ｂ
Ｔ試験に対しても安定なトランジスタが得られる。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。
それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加
熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成す
ることができる。このため、大面積基板を用いてトランジスタを作製することができるた
め、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物
半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高
いトランジスタを作製することができる。
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、そ
の上表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対し
て略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくともチャ
ネル形成領域で各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が全てにおいて一致し
、かつ、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ま
しい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。
次いで、図１０（Ｃ）に示すように、ゲート絶縁膜４０３、酸化物半導体膜４０５、酸化
物半導体膜４０６上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を
含む）となる導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜
４０５上にソース電極４０７及びドレイン電極４０８、酸化物半導体膜４０６上にソース
電極４０９及びドレイン電極４１０を、それぞれ形成する。導電膜をスパッタ法や真空蒸
着法で形成すればよい。ソース電極及びドレイン電極（これと同じ層で形成される配線を
含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜
等が挙げられる。また、Ａｌ、Ｃｕなどの金属膜の下側もしくは上側にＣｒ、Ｔａ、Ｔｉ
、Ｍｏ、Ｗなどの高融点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ
、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防
止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能とな
る。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
また、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電
膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化イン
ジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸
化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金
（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含
ませたものを用いることができる。
導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせるこ
とが好ましい。
そして、導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極４
０７及びドレイン電極４０８と、ソース電極４０９及びドレイン電極４１０とを形成した
後、レジストマスクを除去する。
フォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光
やＡｒＦレーザ光を用いる。酸化物半導体膜４０５、酸化物半導体膜４０６上で隣り合う
ソース電極の下端部とドレイン電極の下端部との間隔幅によって後に形成されるトランジ
スタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合
には、フォトリソグラフィ工程でのレジストマスク形成時に、数ｎｍ〜数１０ｎｍと極め
て波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて露光を行う
。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラ
ンジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路
の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図るこ
とができる。
なお、導電膜のエッチングの際に、酸化物半導体膜４０５、酸化物半導体膜４０６がなる
べく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜にチタン膜を用い、アンモニアと過酸化水素水を含む溶液（ア
ンモニア過水）を用いて、導電膜をウェットエッチングすることで、ソース電極４０７及
びドレイン電極４０８と、ソース電極４０９及びドレイン電極４１０とを形成する。アン
モニア過水を含む溶液は、具体的には、３１重量％の過酸化水素水と、２８重量％のアン
モニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２
）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良
い。
上記パターニングによりソース電極４０７及びドレイン電極４０８と、ソース電極４０９
及びドレイン電極４１０とを形成する際に、島状の酸化物半導体膜４０５、酸化物半導体
膜４０６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されること
もある。また、ソース電極４０７及びドレイン電極４０８と、ソース電極４０９及びドレ
イン電極４１０とを形成するためのレジストマスクを、インクジェット法で形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用い
てエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数
の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図１０（Ｄ）に示すように、ソース電極４０７及びドレ
イン電極４０８と、ソース電極４０９及びドレイン電極４１０と、酸化物半導体膜４０５
と、酸化物半導体膜４０６とを覆うように、絶縁膜４１１を形成する。絶縁膜４１１は、
水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良い
し、積層された複数の絶縁膜で構成されていても良い。絶縁膜４１１に水素が含まれると
、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、
酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形
成されるおそれがある。よって、絶縁膜４１１はできるだけ水素を含まない膜になるよう
に、成膜方法に水素を用いないことが重要である。上記絶縁膜４１１には、バリア性の高
い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化
酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることがで
きる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、窒素の
含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜４０５、酸
化物半導体膜４０６に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟
んで、ソース電極４０７及びドレイン電極４０８、ソース電極４０９及びドレイン電極４
１０、及び酸化物半導体膜４０５、酸化物半導体膜４０６と重なるように、バリア性の高
い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜４０５及び
酸化物半導体膜４０６内、ゲート絶縁膜４０３内、或いは、酸化物半導体膜４０５及び酸
化物半導体膜４０６と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入
り込むのを防ぐことができる。また、酸化物半導体膜４０５、酸化物半導体膜４０６に接
するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで
、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜４０５、酸化物半導体膜４０
６に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜４１１を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
なお、絶縁膜４１１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、酸素
、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０
ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好
ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。本実施の
形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、ソース
電極４０７及びドレイン電極４０８と、ソース電極４０９及びドレイン電極４１０とを形
成する前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ
処理を行っても良い。酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体
膜４０５及び酸化物半導体膜４０６に酸素欠損が発生していたとしても、ソース電極４０
７とドレイン電極４０８の間に設けられた酸化物半導体膜４０５の露出領域と、酸素を含
む絶縁膜４１１とが接して設けられた後、または、ソース電極４０９とドレイン電極４１
０の間に設けられた酸化物半導体膜４０６の露出領域と、酸素を含む絶縁膜４１１とが接
して設けられた後に、加熱処理が施されることによって、酸化物半導体膜４０５、酸化物
半導体膜４０６に酸素が供与される。そのため、酸化物半導体膜４０５、酸化物半導体膜
４０６の絶縁膜４１１と接する領域に酸素が供与されることで、ドナーとなる酸素欠損を
低減し、化学量論的組成比を満たす構成とすることが可能である。その結果、酸化物半導
体膜４０５及び酸化物半導体膜４０６をｉ型化または実質的にｉ型化にすることができ、
トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。こ
の加熱処理を行うタイミングは、絶縁膜４１１の形成後であれば特に限定されない。他の
工程における加熱処理、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させる
ための加熱処理が、上記加熱処理を兼ねるようにすることで、工程数を増やすことなく、
酸化物半導体膜４０５及び酸化物半導体膜４０６をｉ型化または実質的にｉ型化にするこ
とができる。
図１１（Ａ）に、図１０（Ｄ）に示す工程まで終了した後の、記憶装置の上面図を示す。
なお、図１１（Ａ）の破線Ａ１−Ａ２における断面図が、図１０（Ｄ）に相当する。
次いで、絶縁膜４１１に、エッチング等によりコンタクトホール４１２を形成し、ドレイ
ン電極４０８の一部を露出させる。そして、図１０（Ｅ）に示すように、絶縁膜４１１上
に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜４０６と重
なる位置にバックゲート電極４１３を形成した後、バックゲート電極４１３を覆うように
絶縁膜４１４を形成する。バックゲート電極４１３は、コンタクトホール４１２において
ドレイン電極４０８に接続されている。バックゲート電極４１３は、ゲート電極４０１、
ゲート電極４０２、或いはソース電極４０７及びドレイン電極４０８、ソース電極４０９
及びドレイン電極４１０と同様の材料、構造を用いて形成することが可能である。
バックゲート電極４１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２０
０ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構
造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成
し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニン
グ）することで、バックゲート電極４１３を形成する。
絶縁膜４１４は、雰囲気中の水分、水素などがトランジスタの特性に影響を与えるのを防
ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶
縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミ
ニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて
形成することができる。バリア性の効果を得るには、絶縁膜４１４は、例えば厚さ１５ｎ
ｍ〜４００ｎｍの膜厚で形成することが好ましい。
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は
、シランガスの流量を４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量を８００ｓｃｃｍ
とし、基板温度を４００℃とする。
以上の工程により、スイッチング素子として機能するトランジスタ４２０と、記憶素子と
して機能するトランジスタ４２１と、容量素子４３０が形成される。図１１（Ｂ）に、図
１０（Ｅ）に示すメモリセルの上面図を示す。図１０（Ｅ）は、図１１（Ｂ）の破線Ａ１
−Ａ２における断面図に相当する。
トランジスタ４２０は、絶縁表面を有する基板４００上に形成されたゲート電極４０１と
、ゲート電極４０１上のゲート絶縁膜４０３と、ゲート絶縁膜４０３上においてゲート電
極４０１と重なっている酸化物半導体膜４０５と、酸化物半導体膜４０５上に形成された
一対のソース電極４０７またはドレイン電極４０８とを有する。さらに、トランジスタ４
２０は、酸化物半導体膜４０５上に形成された絶縁膜４１１を、その構成要素に含めても
良い。図１０（Ｅ）に示すトランジスタ４２０は、ソース電極４０７とドレイン電極４０
８の間において、酸化物半導体膜４０５の一部がエッチングされたチャネルエッチ構造で
ある。
なお、トランジスタ４２０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極４０１を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
また、トランジスタ４２１は、絶縁表面を有する基板４００上に形成されたゲート電極４
０２と、ゲート電極４０２上のゲート絶縁膜４０３と、ゲート絶縁膜４０３上においてゲ
ート電極４０２と重なっている酸化物半導体膜４０６と、酸化物半導体膜４０６上に形成
された一対のソース電極４０９またはドレイン電極４１０と、酸化物半導体膜４０６、ソ
ース電極４０９、ドレイン電極４１０上に形成された絶縁膜４１１と、絶縁膜４１１上に
おいて、酸化物半導体膜４０６及びゲート電極４０２と重なっているバックゲート電極４
１３と、を有する。さらに、トランジスタ４２１は、バックゲート電極４１３上に形成さ
れた絶縁膜４１４を、その構成要素に含めても良い。図１０（Ｅ）に示すトランジスタ４
２１は、ソース電極４０９とドレイン電極４１０の間において、酸化物半導体膜４０６の
一部がエッチングされたチャネルエッチ構造である。
なお、トランジスタ４２１はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極４０２を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
また、容量素子４３０は、トランジスタ４２１のソース電極４０９と、バックゲート電極
４１３とが、絶縁膜４１１を間に挟んで重なりあっている領域に形成されている。
トランジスタ４２１が有するゲート電極４０２は、その電位を制御することで、データの
書き込み、読み出し、保持、消去などの、記憶素子としての動作を選択することができる
、第１の電極として機能する。また、バックゲート電極４１３は、その電位を制御するこ
とで、記憶素子として用いるトランジスタ４２１の閾値電圧の値を制御することができる
、第２のゲート電極として機能する。なお、本実施の形態では、記憶素子として用いるト
ランジスタ４２１において、酸化物半導体膜４０６の前に形成されるゲート電極４０２を
第１の電極、酸化物半導体膜４０６の後に形成されるバックゲート電極４１３を第２の電
極として用いるメモリセルについて例示しているが、本発明はこの構成に限定されない。
例えば、記憶素子として用いるトランジスタ４２１において、酸化物半導体膜４０６の前
に形成されるゲート電極４０２を第２の電極、酸化物半導体膜４０６の後に形成されるバ
ックゲート電極４１３を第１の電極として、動作させることも可能である。ただし、この
場合、バックゲート電極４１３の代わりに、ゲート電極４０２を、トランジスタ４２０の
ドレイン電極４０８に接続させるようにする。
また、図１１（Ｂ）では、バックゲート電極４１３が、酸化物半導体膜４０６全体を覆っ
ている場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極４１
３は、酸化物半導体膜４０６が有するチャネル形成領域の一部と少なくとも重なっていれ
ば良い。
なお、酸化物半導体のバンドギャップは３．０〜３．５ｅＶである。一方、炭化シリコン
のバンドギャップは３．２６ｅＶ、窒化ガリウムのバンドギャップは３．３９ｅＶと、と
もにシリコンの約３倍程度の大きなバンドギャップを有している。よって、これら炭化シ
リコンや窒化ガリウムなどの化合物半導体は、ワイドギャップ半導体という点において、
酸化物半導体と共通であり、バンドギャップが大きいという特性が、トランジスタの耐圧
向上、電力損失の低減などに有利である。
次いで、本実施の形態のように酸化物半導体膜中に含まれる水分または水素などの不純物
を極力除去し、酸化物半導体膜を高純度化することが、トランジスタの特性にどのように
影響を与えるかを以下に説明する。
図１２は、酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図を示す。ゲート電
極（ＧＥ）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられ、その
上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）およびドレ
イン電極（Ｄ）を覆うように絶縁膜が設けられている。
図１３は、図１２に示すＡ−Ａ’上におけるエネルギーバンド図（模式図）を示す。また
、図１３において、黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷
−ｑと＋ｑを有している。ドレイン電極（Ｄ）に正の電圧（ＶＤ＞０）を印加した上で、
破線はゲート電極（ＧＥ）に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極（Ｇ
Ｅ）に正の電圧（ＶＧ＞０）を印加する場合を示す。ゲート電極（ＧＥ）に電圧を印加し
ない場合は高いポテンシャル障壁のためにソース電極（Ｓ）から酸化物半導体膜（ＯＳ）
側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲート電極
（ＧＥ）に正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す
。
図１４は、図１２におけるＢ−Ｂ’上におけるエネルギーバンド図（模式図）である。図
１４（Ａ）はゲート電極（ＧＥ）に正の電位（ＶＧ＞０）が印加された状態であり、ソー
ス電極（Ｓ）とドレイン電極（Ｄ）間にキャリア（電子）が流れるオン状態を示している
。また、図１４（Ｂ）は、ゲート電極（ＧＥ）に負の電位（ＶＧ＜０）が印加された状態
であり、オフ状態（少数キャリアは流れない）である場合を示す。
図１５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、
従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギ
ャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯（Ｅｃ）寄りに位置
している。なお、酸化物半導体において水素の一部はドナーとなり、酸化物半導体がｎ型
化する一つの要因であることが知られている。また、酸素欠損もｎ型化する一つの要因で
あることが知られている。
これに対して、本発明の一態様は、ｎ型不純物である水素を酸化物半導体から除去して酸
化物半導体の主成分以外の不純物が極力含まれないように高純度化し、かつ、酸素欠損を
除去することにより、酸化物半導体を限りなく真性に近づけたものである。すなわち、不
純物を添加して酸化物半導体をｉ型化するのでなく、水分または水素等の不純物や酸素欠
損を極力除去して高純度化することにより、ｉ型（真性半導体）又はｉ型（真性半導体）
に限りなく近い酸化物半導体を得ることを特徴としている。上記構成により、矢印で示す
ように、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルに限りなく近づ
けることができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖ
と言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、
酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面にお
いて、電子に対してショットキー型の障壁は形成されない。
このとき電子は、図１４（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体
との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図１４（Ｂ）において、ゲート電極（ＧＥ）に負の電位が印加されると、少数キャ
リアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
次いで、酸化物半導体中の真性キャリア密度を計算した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体のバンドギャップは、３．０５ｅＶであり、この値を元に真性キャリア密度を計算
する。固体中の電子のエネルギー分布ｆ（Ｅ）は次の式で示されるフェルミ・ディラック
統計に従うことが知られている。
Figure 0006705883
キャリア密度が著しく高くない（縮退していない）普通の半導体では、次の関係式が成立
する。
Figure 0006705883
従って、（１）式のフェルミ・ディラック分布は次の式で示されるボルツマン分布の式に
近似される。
Figure 0006705883
（３）式を使って半導体の真性キャリア密度（ｎｉ）を計算すると以下の式が得られる。
Figure 0006705883
そして、（４）式に、ＳｉとＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の実効状態密度（Ｎｃ
、Ｎｖ）、バンドギャップ（Ｅｇ）の値を代入し、真性キャリア密度を計算した。その結
果を表１に示す。
Figure 0006705883
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、Ｓｉに比べて極端に真性キャリア密度が少ない
ことがわかる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体のバンドギャップとして３．０５ｅ
Ｖを選んだ場合、ＳｉとＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とでは、真性キャリア密度
におよそフェルミ・ディラックの分布則が正しいと仮定して、前者は後者よりキャリア密
度が約１０１７倍大きいと言える。
次いで、高純度化された酸化物半導体膜を有するトランジスタの、オフ電流の測定方法と
その結果について説明する。
図１８に、実際の測定に用いた、測定用回路の構成を示す。図１８に示す測定用回路は、
保持容量の電荷を保持するためのスイッチング素子として、高純度化された酸化物半導体
膜を有するトランジスタを用い、上記保持容量の単位時間あたりの電荷量の推移から、上
記トランジスタのオフ電流を測定するものである。
具体的に、図１８に示す測定用回路は、オフ電流を測定するための３つの測定系８０１−
１〜測定系８０１−３が、並列に接続された構成を有している。そして、測定系８０１−
１〜測定系８０１−３は、容量素子８０２と、測定の対象となるトランジスタ８０３とを
、それぞれ有している。さらに、測定系８０１−１〜測定系８０１−３は、トランジスタ
８０４〜トランジスタ８０６を、それぞれ有している。
各測定系において、トランジスタ８０３のゲート電極は、電位Ｖｇｂが与えられるノード
に接続されている。また、トランジスタ８０３は、ソース電極が電位Ｖｂの与えられるノ
ードに接続されており、ドレイン電極がノードＡに接続されている。また、トランジスタ
８０４のゲート電極は、電位Ｖｇａが与えられるノードに接続されている。また、トラン
ジスタ８０４は、ソース電極がノードＡに接続されており、ドレイン電極が電位Ｖａの与
えられるノードに接続されている。また、トランジスタ８０５のゲート電極とドレイン電
極は、電位Ｖａが与えられるノードに接続されている。また、トランジスタ８０６のゲー
ト電極は、ノードＡに接続されており、トランジスタ８０６は、ソース電極が電位Ｖｂの
与えられるノードに接続されている。そして、トランジスタ８０５のソース電極とトラン
ジスタ８０６のドレイン電極とが接続されており、これら２つの電極の電位が、電位Ｖｏ
ｕｔ１〜電位Ｖｏｕｔ３として、各測定系からそれぞれ出力される。容量素子８０２が有
する一対の電極は、一方がノードＡに接続され、他方が電位Ｖｂの与えられるノードに接
続されている。
また、本実施の形態では、測定の対象となるトランジスタ８０３は、高純度化された膜厚
３０ｎｍの酸化物半導体膜と、膜厚が１００ｎｍのゲート絶縁膜を用いた。そして、トラ
ンジスタ８０３のチャネル形成領域は、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μ
ｍとした。また、各測定系が有する容量素子８０２の容量値は、それぞれ、１００ｆＦ、
１ｐＦ、３ｐＦとした。
測定前に、初期化を行う。まず、電位Ｖｇｂを、トランジスタ８０３がオンとなるような
高さに設定する。これによって、トランジスタ８０３がオンとなり、ノードＡには電位Ｖ
ｂ、すなわちローレベルの電位ＶＳＳが与えられる。その後、電位Ｖｇｂを、トランジス
タ８０３がオフとなるような高さに設定することで、トランジスタ８０３をオフとする。
次に、電位Ｖｇａを、トランジスタ８０４がオンとなるような高さに設定する。これによ
って、ノードＡには電位Ｖａ、すなわちハイレベルの電位ＶＤＤが与えられ、容量素子８
０２の一対の電極間には、ローレベルの電位ＶＳＳとハイレベルの電位ＶＤＤの電位差が
印加された状態となる。その後、電位Ｖｇａの高さを、トランジスタ８０４がオフとなる
ような高さに設定することで、トランジスタ８０４がオフとなり、ノードＡがフローティ
ング状態となる。
次いで、測定の動作に移る。測定を行う際には、電位Ｖａおよび電位Ｖｂを、ノードＡに
電荷が流れ込む、またはノードＡから電荷が流れ出すような高さに設定する。本実施の形
態では、電位Ｖａおよび電位Ｖｂをローレベルの電位ＶＳＳとした。なお、電位Ｖｏｕｔ
を測定するタイミングにおいて、一時的に電位Ｖａをハイレベルの電位ＶＤＤに設定した
が、それ以外は電位Ｖａおよび電位Ｖｂをローレベルの電位ＶＳＳに維持した。
トランジスタ８０３には微少なオフ電流が流れるため、時間の経過と共にノードＡに保持
される電荷量は変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノード
Ａの電位が変動するため、電位Ｖｏｕｔ１〜Ｖｏｕｔ３は、トランジスタ８０３のオフ電
流の値に従って、その高さが変化する。
具体的に、本測定では、電位ＶＤＤを５Ｖ、電位ＶＳＳを０Ｖとした。そして、測定の際
には、電位Ｖａを原則として電位ＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅ
ｃの期間だけ電位Ｖａを電位ＶＤＤにして、電位Ｖｏｕｔ１〜電位Ｖｏｕｔ３を測定した
。
図１９に、上記電流測定に係る経過時間Ｔｉｍｅと、電位Ｖｏｕｔとの関係を示す。９０
時間程度から、電位変化の様子が確認できる。
あらかじめ、ノードＡの電位ＶＡと、電位Ｖｏｕｔの関係を求めておくことで、電位Ｖｏ
ｕｔからノードＡの電位ＶＡを求めることが可能である。一般に、ノードＡの電位ＶＡは
、電位Ｖｏｕｔの関数として次式のように表すことができる。
Figure 0006705883
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定
数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量
ＣＡは、容量素子８０２の容量値と他の容量（トランジスタ８０５及びトランジスタ８０
６で構成される回路の入力容量など）の和である。
Figure 0006705883
ノードＡの電流Ｉは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時
間微分であるから、ノードＡの電流Ｉは次式のように表現される。
Figure 0006705883
このように、ノードＡに接続される容量ＣＡと、電位Ｖｏｕｔ１〜Ｖｏｕｔ３から、ノー
ドＡの電流Ｉを求めることができる。
図２０には、上記測定によって算出されたオフ電流を示す。トランジスタ８０３に流れる
電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。なお、図２０は、ソース
電極ドレイン電極間電圧Ｖと、オフ電流Ｉとの関係を表すものである。図２０から、ソー
ス電極ドレイン電極間電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであるこ
とが分かる。
このように、酸化物半導体の主成分以外の水分または水素などの不純物が極力含まれない
ように、酸化物半導体膜を高純度化することにより、トランジスタの動作を良好なものと
することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様に係る記憶装置を用いた半導体装置の一つである、携
帯型の記憶媒体の一例について説明する。
図１６（Ａ）に、本発明の一態様にかかる記憶媒体の構成を、一例として示す。図１６（
Ａ）に示す記憶媒体は、本発明の一態様に係る記憶装置７０１と、駆動装置と記憶媒体の
電気的な接続を行うコネクタ７０２と、コネクタ７０２を介して入出力される各種信号に
、仕様に合わせて信号処理を施すインターフェース７０３と、記憶媒体の動作状態などに
従って点灯する発光ダイオード７０４と、記憶装置７０１、インターフェース７０３、発
光ダイオード７０４などの、記憶媒体内の各種回路や半導体素子の動作を制御するコント
ローラ７０５とが、プリント配線基板７０６に実装されている。その他に、コントローラ
７０５の動作を制御するためのクロック信号を生成するのに用いられる水晶振動子、記憶
媒体内における電源電圧の高さを制御するためのレギュレータなどが設けられていても良
い。
図１６（Ａ）に示すプリント配線基板７０６は、図１６（Ｂ）に示すように、コネクタ７
０２と発光ダイオード７０４が一部露出するように、樹脂等を用いたカバー材７０７で覆
って、保護するようにしても良い。
本発明の一態様にかかる記憶装置７０１は、その動作時における消費電力を低く抑えるこ
とができるので、記憶装置７０１を用いる記憶媒体の低消費電力化、延いては記憶媒体に
接続される駆動装置の低消費電力化を実現することができる。また、本発明の一態様にか
かる記憶装置７０１は、長期間に渡るデータの保持が可能であり、なおかつデータの書き
換え回数を増やすことができるので、記憶媒体の信頼性を高めることができる。また、長
期間に渡るデータの保持が可能であり、なおかつデータの書き換え回数を増やすことがで
きるので、記憶媒体の動作条件の制約が緩くなり、記憶媒体の汎用性を高めることができ
る。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
本発明の一態様に係る半導体装置を用いることで、信頼性が高い電子機器、消費電力の低
い電子機器、高速駆動の電子機器を提供することが可能である。特に電力の供給を常時受
けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体
装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが
得られる。
また、本発明の半導体装置では、作製工程における加熱処理の温度を抑えることができる
ので、ガラスよりも耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からなる基
板上においても、特性が優れており、信頼性が高いトランジスタを作製することが可能で
ある。従って、本発明の一態様に係る作製方法を用いることで、信頼性が高く、軽量かつ
フレキシブルな半導体装置を提供することが可能である。プラスチック基板として、ポリ
エチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（
ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエー
テルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥ
Ｉ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド
、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢
酸ビニル、アクリル樹脂などが挙げられる。
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録
媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用
いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１７に示す。
図１７（Ａ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動
を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するため
の集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯型ゲー
ム機、消費電力の低い携帯型ゲーム機、高速駆動の携帯型ゲーム機、高機能の携帯型ゲー
ム機を提供することができる。なお、図１７（Ａ）に示した携帯型ゲーム機は、２つの表
示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は
、これに限定されない。
図１７（Ｂ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いるこ
とができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装
置を用いることで、信頼性が高い携帯電話、消費電力の低い携帯電話、高速駆動の携帯電
話、高機能の携帯電話を提供することができる。
図１７（Ｃ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３
等を有する。図１７（Ｃ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されてい
ても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集
積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の
一態様に係る半導体装置を用いることで、信頼性が高い携帯情報端末、消費電力の低い携
帯情報端末、高速駆動の携帯情報端末、高機能の携帯情報端末を提供することができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
１００ メモリセル
１０１ トランジスタ
１０２ トランジスタ
１０３ 容量素子
１１０ 基板
１１１ ゲート電極
１１２ 絶縁膜
１１３ 酸化物半導体膜
１１４ ソース電極
１１５ ドレイン電極
１１６ 絶縁膜
１１７ 絶縁膜
１２１ ゲート電極
１２３ 酸化物半導体膜
１２４ ソース電極
１２５ ドレイン電極
１２６ ゲート電極
１３０ 線
１３１ 線
１４０ 基板
１４１ ゲート電極
１４２ 絶縁膜
１４３ 酸化物半導体膜
１４４ ソース電極
１４５ ドレイン電極
１４６ 絶縁膜
１４７ 絶縁膜
１４８ チャネル保護膜
１５１ ゲート電極
１５３ 酸化物半導体膜
１５４ ソース電極
１５５ ドレイン電極
１５６ ゲート電極
１５７ チャネル保護膜
１６０ 基板
１６１ ゲート電極
１６２ 絶縁膜
１６３ 酸化物半導体膜
１６４ ソース電極
１６５ ドレイン電極
１６６ 絶縁膜
１６７ 絶縁膜
１７１ ゲート電極
１７３ 酸化物半導体膜
１７４ ソース電極
１７５ ドレイン電極
１７６ ゲート電極
２００ 基板
２０８ 酸化物半導体膜
２１１ ゲート電極
２１２ 絶縁膜
２１３ 酸化物半導体膜
２１４ ソース電極
２１５ ドレイン電極
２１６ 絶縁膜
２１７ 絶縁膜
２２１ ゲート電極
２２３ 半導体膜
２２４ ソース電極
２２５ ドレイン電極
２２６ ゲート電極
２３０ 絶縁膜
２３１ 絶縁膜
２４１ ゲート電極
２４２ 絶縁膜
２４３ 酸化物半導体膜
２４４ ソース電極
２４５ ドレイン電極
２４６ 絶縁膜
２４７ 絶縁膜
２５１ ゲート電極
２５３ 半導体膜
２５４ ソース電極
２５５ ドレイン電極
２５６ ゲート電極
２６０ 絶縁膜
２６１ 絶縁膜
２７０ 基板
３００ メモリセル
３０１ トランジスタ
３０２ トランジスタ
３０３ 容量素子
３０４ 電源線
３１０＿１ トランジスタ
３１０＿２ トランジスタ
３１０＿３ トランジスタ
３１１＿１ トランジスタ
３１１＿２ トランジスタ
３１１＿３ トランジスタ
３１２＿１ オペアンプ
３１２＿２ オペアンプ
３１２＿３ オペアンプ
３２０ トランジスタ
３２１ トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ 酸化物半導体膜
４０５ 酸化物半導体膜
４０６ 酸化物半導体膜
４０７ ソース電極
４０８ ドレイン電極
４０９ ソース電極
４１０ ドレイン電極
４１１ 絶縁膜
４１２ コンタクトホール
４１３ バックゲート電極
４１４ 絶縁膜
４２０ トランジスタ
４２１ トランジスタ
４３０ 容量素子
５００ セルアレイ
５０１ 駆動回路
５０２ 読み出し回路
５０３ ワード線駆動回路
５０４ データ線駆動回路
５０５ 制御回路
５０６ ワード線用デコーダ
５０８ データ線用デコーダ
５０９ データ線用セレクタ
７０１ 記憶装置
７０２ コネクタ
７０３ インターフェース
７０４ 発光ダイオード
７０５ コントローラ
７０６ プリント配線基板
７０７ カバー材
８０１−１ 測定系
８０１−２ 測定系
８０１−３ 測定系
８０２ 容量素子
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー

Claims (2)

  1. 第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタは、
    前記第１のトランジスタのチャネル形成領域と重なる領域を有する第１の導電層と、
    前記第１のトランジスタのチャネル形成領域と重なる領域を有し、且つ、前記第２のトランジスタのソース及びドレインの一方と電気的に接続された第２の導電層と、
    前記第１の導電層と前記第２の導電層との間の酸化物半導体膜と、
    前記酸化物半導体膜の上面の一部と接する領域を有する、第３の導電層及び第４の導電層と、を有し、
    前記第１のトランジスタのチャネル長方向における断面視において、前記第２の導電層は、前記第１の導電層の幅及び前記酸化物半導体膜の幅よりも大きな幅を有し、且つ、前記第２のトランジスタの方へ延在した領域を有し、
    前記断面視において、前記第３の導電層は、前記酸化物半導体膜の端部の一と重なり、且つ、前記第２のトランジスタの方へ延在して前記第２の導電層と重なる領域を有し、
    前記第２の導電層及び前記第３の導電層の各々は、前記容量素子の電極としての機能を有する、半導体装置。
  2. 第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタは、
    前記第１のトランジスタのチャネル形成領域と重なる領域を有する第１の導電層と、
    前記第１のトランジスタのチャネル形成領域と重なる領域を有し、且つ、前記第２のトランジスタのソース及びドレインの一方と電気的に接続された第２の導電層と、
    前記第１の導電層と前記第２の導電層との間の酸化物半導体膜と、
    前記酸化物半導体膜の上面の一部と接する領域を有する、第３の導電層及び第４の導電層と、を有し、
    前記第１のトランジスタのチャネル長方向における断面視において、前記第３の導電層は、前記酸化物半導体膜と重なる第１の領域と、前記酸化物半導体膜と重ならない第２の領域と、を有し、
    前記断面視において、前記第２の導電層は、前記第２の領域と重なる領域を有し、
    前記第２の導電層及び前記第３の導電層の各々は、前記容量素子の電極としての機能を有する、半導体装置。
JP2018227875A 2009-12-28 2018-12-05 半導体装置 Active JP6705883B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020084961A JP6987176B2 (ja) 2009-12-28 2020-05-14 半導体装置の作製方法
JP2021194192A JP2022024155A (ja) 2009-12-28 2021-11-30 半導体装置
JP2023198717A JP2024015031A (ja) 2009-12-28 2023-11-23 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009297140 2009-12-28
JP2009297140 2009-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018001718A Division JP6449492B2 (ja) 2009-12-28 2018-01-10 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020084961A Division JP6987176B2 (ja) 2009-12-28 2020-05-14 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2019050421A JP2019050421A (ja) 2019-03-28
JP6705883B2 true JP6705883B2 (ja) 2020-06-03

Family

ID=44186322

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2010289073A Active JP5580190B2 (ja) 2009-12-28 2010-12-27 半導体装置
JP2012196754A Active JP5190555B2 (ja) 2009-12-28 2012-09-07 半導体装置
JP2013012883A Active JP5376737B2 (ja) 2009-12-28 2013-01-28 半導体装置
JP2014141874A Active JP5706565B2 (ja) 2009-12-28 2014-07-10 半導体装置
JP2015034097A Active JP5933777B2 (ja) 2009-12-28 2015-02-24 半導体装置の作製方法
JP2015100896A Active JP6086938B2 (ja) 2009-12-28 2015-05-18 半導体装置の作製方法
JP2017015609A Active JP6275892B2 (ja) 2009-12-28 2017-01-31 半導体装置の作製方法
JP2018001718A Active JP6449492B2 (ja) 2009-12-28 2018-01-10 半導体装置の作製方法
JP2018227875A Active JP6705883B2 (ja) 2009-12-28 2018-12-05 半導体装置
JP2020084961A Active JP6987176B2 (ja) 2009-12-28 2020-05-14 半導体装置の作製方法
JP2021194192A Withdrawn JP2022024155A (ja) 2009-12-28 2021-11-30 半導体装置
JP2023198717A Pending JP2024015031A (ja) 2009-12-28 2023-11-23 半導体装置

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2010289073A Active JP5580190B2 (ja) 2009-12-28 2010-12-27 半導体装置
JP2012196754A Active JP5190555B2 (ja) 2009-12-28 2012-09-07 半導体装置
JP2013012883A Active JP5376737B2 (ja) 2009-12-28 2013-01-28 半導体装置
JP2014141874A Active JP5706565B2 (ja) 2009-12-28 2014-07-10 半導体装置
JP2015034097A Active JP5933777B2 (ja) 2009-12-28 2015-02-24 半導体装置の作製方法
JP2015100896A Active JP6086938B2 (ja) 2009-12-28 2015-05-18 半導体装置の作製方法
JP2017015609A Active JP6275892B2 (ja) 2009-12-28 2017-01-31 半導体装置の作製方法
JP2018001718A Active JP6449492B2 (ja) 2009-12-28 2018-01-10 半導体装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020084961A Active JP6987176B2 (ja) 2009-12-28 2020-05-14 半導体装置の作製方法
JP2021194192A Withdrawn JP2022024155A (ja) 2009-12-28 2021-11-30 半導体装置
JP2023198717A Pending JP2024015031A (ja) 2009-12-28 2023-11-23 半導体装置

Country Status (8)

Country Link
US (4) US9472559B2 (ja)
EP (1) EP2519972B1 (ja)
JP (12) JP5580190B2 (ja)
KR (8) KR102480794B1 (ja)
CN (2) CN102656691B (ja)
IN (1) IN2012DN05057A (ja)
TW (2) TWI557848B (ja)
WO (1) WO2011081000A1 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101872229B1 (ko) * 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101878224B1 (ko) 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
CN106298794B (zh) 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8421071B2 (en) 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5933897B2 (ja) * 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR101933741B1 (ko) 2011-06-09 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 캐시 메모리 및 캐시 메모리의 구동 방법
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
US8569822B2 (en) * 2011-11-02 2013-10-29 Macronix International Co., Ltd. Memory structure
TWI467577B (zh) * 2011-11-02 2015-01-01 Macronix Int Co Ltd 記憶體結構及其製造方法
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
CN103178021B (zh) * 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9112460B2 (en) * 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6504551B2 (ja) 2013-06-10 2019-04-24 太陽誘電株式会社 共振器、フィルタおよび分波器
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103646960B (zh) * 2013-11-13 2016-05-25 复旦大学 基于薄膜晶体管的动态随机存储器及其制备方法
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9299848B2 (en) 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
KR102269054B1 (ko) * 2015-01-09 2021-06-25 삼성디스플레이 주식회사 트랜지스터 및 이를 구비하는 액정 표시 장치
JP6758844B2 (ja) * 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
JP6198769B2 (ja) * 2015-04-30 2017-09-20 株式会社ユニバーサルエンターテインメント 遊技機
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
KR102356986B1 (ko) * 2015-07-16 2022-02-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9806197B1 (en) 2016-07-13 2017-10-31 Innolux Corporation Display device having back gate electrodes
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10685983B2 (en) * 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6298144B2 (ja) * 2016-12-23 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6691067B2 (ja) * 2017-02-03 2020-04-28 日本電信電話株式会社 半導体メモリおよびその駆動方法
JP6411556B2 (ja) * 2017-02-03 2018-10-24 株式会社半導体エネルギー研究所 半導体メモリ装置
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
WO2018211398A1 (ja) * 2017-05-19 2018-11-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP7124059B2 (ja) 2017-08-31 2022-08-23 マイクロン テクノロジー，インク． 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法
CN111095567A (zh) 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
CN112216705A (zh) * 2019-07-11 2021-01-12 天马日本株式会社 薄膜晶体管衬底
US11916121B2 (en) * 2020-06-29 2024-02-27 Taiwan Semiconductor Manufacturing Company Limited Tri-gate orthogonal channel transistor and methods of forming the same
CN112271217A (zh) * 2020-11-02 2021-01-26 中国工程物理研究院电子工程研究所 一种抗冲击场效应晶体管及抗冲击低噪声放大器
TWI775635B (zh) * 2021-10-07 2022-08-21 世界先進積體電路股份有限公司 電子裝置
JP2023068975A (ja) * 2021-11-04 2023-05-18 キオクシア株式会社 半導体記憶装置
US11728644B2 (en) 2021-11-16 2023-08-15 Vanguard International Semiconductor Corporation Electronic device and electrostatic discharge protection circuit
CN114709211B (zh) * 2022-04-02 2022-11-15 北京超弦存储器研究院 动态存储器及其制作、读写方法、电子设备、存储电路
CN115312098B (zh) * 2022-07-07 2023-04-25 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法
CN116209269B (zh) * 2022-09-16 2024-02-20 北京超弦存储器研究院 存储器及其制备方法、电子设备
CN116525577B (zh) * 2023-07-03 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61264762A (ja) * 1985-05-20 1986-11-22 Ise Electronics Corp 薄膜トランジスタおよびその製造方法
JPS62254462A (ja) 1986-04-28 1987-11-06 Sony Corp メモリ装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2918307B2 (ja) 1990-08-07 1999-07-12 沖電気工業株式会社 半導体記憶素子
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0763077B2 (ja) 1992-07-06 1995-07-05 カシオ計算機株式会社 薄膜半導体素子
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JPH07176184A (ja) 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69522720T2 (de) 1995-07-31 2002-02-07 Ifire Technology Inc Methode und apparat zum betrieb eines dual-gatter-tft-elektromagnetischen strahlungsbildwandlers
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1084047A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6310683B1 (en) * 1997-08-05 2001-10-30 Casio Computer Co., Ltd. Apparatus for reading fingerprint
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001230329A (ja) * 2000-02-16 2001-08-24 Sony Corp 半導体記憶装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3884266B2 (ja) 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3887570B2 (ja) 2002-02-18 2007-02-28 協和化工株式会社 高速乾燥装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4880867B2 (ja) 2002-04-10 2012-02-22 セイコーインスツル株式会社 薄膜メモリ、アレイとその動作方法および製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7200050B2 (en) 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
JP4408057B2 (ja) 2003-05-26 2010-02-03 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102176237B (zh) 2004-04-09 2015-09-30 株式会社半导体能源研究所 限幅器以及采用限幅器的半导体器件
JP5041672B2 (ja) 2004-04-09 2012-10-03 株式会社半導体エネルギー研究所 半導体装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006120382A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 有機ｅｌ装置の製造装置及び方法、並びに電気光学装置及び電子機器
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4967264B2 (ja) 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7459743B2 (en) 2005-08-24 2008-12-02 International Business Machines Corporation Dual port gain cell with side and top gated read transistor
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007158311A (ja) 2005-11-09 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TW200723537A (en) 2005-12-12 2007-06-16 Wintek Corp Pixel structure of thin film transistor liquid crystal display and the method of manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2008263136A (ja) 2007-04-13 2008-10-30 Denso Corp 半導体装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009016368A (ja) 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2009076707A (ja) 2007-09-21 2009-04-09 Hitachi Displays Ltd 表示装置の製造方法
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4524699B2 (ja) 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP2009130180A (ja) * 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP2009152235A (ja) 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011043175A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and display device having the same
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
JP5933777B2 (ja) 2016-06-15
US20210167067A1 (en) 2021-06-03
IN2012DN05057A (ja) 2015-10-09
JP2015156515A (ja) 2015-08-27
US9472559B2 (en) 2016-10-18
CN102656691A (zh) 2012-09-05
TWI608570B (zh) 2017-12-11
KR20200000503A (ko) 2020-01-02
TW201616613A (zh) 2016-05-01
CN105047669A (zh) 2015-11-11
JP6987176B2 (ja) 2021-12-22
KR20180097796A (ko) 2018-08-31
JP2014187408A (ja) 2014-10-02
JP2013016840A (ja) 2013-01-24
KR20170098336A (ko) 2017-08-29
JP5706565B2 (ja) 2015-04-22
JP2022024155A (ja) 2022-02-08
EP2519972A4 (en) 2013-12-25
KR102006729B1 (ko) 2019-08-02
JP2017085172A (ja) 2017-05-18
US11424246B2 (en) 2022-08-23
EP2519972A1 (en) 2012-11-07
KR20220016292A (ko) 2022-02-08
JP5580190B2 (ja) 2014-08-27
KR20120091467A (ko) 2012-08-17
CN102656691B (zh) 2015-07-29
US20170033110A1 (en) 2017-02-02
JP2020123753A (ja) 2020-08-13
JP5376737B2 (ja) 2013-12-25
WO2011081000A1 (en) 2011-07-07
JP2018088533A (ja) 2018-06-07
EP2519972B1 (en) 2019-06-12
KR102063214B1 (ko) 2020-01-07
JP2015135976A (ja) 2015-07-27
KR20210000760A (ko) 2021-01-05
JP5190555B2 (ja) 2013-04-24
KR102356530B1 (ko) 2022-02-08
JP2024015031A (ja) 2024-02-01
JP2013128129A (ja) 2013-06-27
KR101772150B1 (ko) 2017-08-28
JP6449492B2 (ja) 2019-01-09
KR20190090892A (ko) 2019-08-02
TWI557848B (zh) 2016-11-11
JP6275892B2 (ja) 2018-02-07
JP2019050421A (ja) 2019-03-28
CN105047669B (zh) 2018-08-14
US10797054B2 (en) 2020-10-06
JP6086938B2 (ja) 2017-03-01
KR102198144B1 (ko) 2021-01-04
US20220415893A1 (en) 2022-12-29
US20110156025A1 (en) 2011-06-30
TW201140753A (en) 2011-11-16
JP2011155255A (ja) 2011-08-11
KR101894400B1 (ko) 2018-09-04
KR102480794B1 (ko) 2022-12-22
KR20230003424A (ko) 2023-01-05

Similar Documents

Publication Publication Date Title
JP6705883B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200514

R150 Certificate of patent or registration of utility model

Ref document number: 6705883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250