CN103646960B - 基于薄膜晶体管的动态随机存储器及其制备方法 - Google Patents

基于薄膜晶体管的动态随机存储器及其制备方法 Download PDF

Info

Publication number
CN103646960B
CN103646960B CN201310565961.2A CN201310565961A CN103646960B CN 103646960 B CN103646960 B CN 103646960B CN 201310565961 A CN201310565961 A CN 201310565961A CN 103646960 B CN103646960 B CN 103646960B
Authority
CN
China
Prior art keywords
thin film
tft
film transistor
floating boom
dynamic ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310565961.2A
Other languages
English (en)
Other versions
CN103646960A (zh
Inventor
丁士进
张文鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201310565961.2A priority Critical patent/CN103646960B/zh
Publication of CN103646960A publication Critical patent/CN103646960A/zh
Application granted granted Critical
Publication of CN103646960B publication Critical patent/CN103646960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

本发明涉及一种基于薄膜晶体管的动态随机存储器及其制备方法，属于平板显示系统制造领域。本发明在玻璃或者柔性塑料的衬底上制备动态随机存储器的栅电极、栅氧化层、浮栅、有源区、源电极和漏电极；该存储器形成有一个薄膜晶体管和一个浮栅薄膜晶体管，其中浮栅薄膜晶体管中的浮栅用作电荷存储媒介，它通过其旁边的薄膜晶体管来完成编程和擦除操作。状态的读取则通过浮栅薄膜晶体管来完成。本发明提供的动态随机存储器擦写速度快，刷新周期长，读取后无需自刷新操作，制备工艺与系统面板制造相兼容，因此在平板显示和柔性电子领域具有广阔的应用前景。

Description

基于薄膜晶体管的动态随机存储器及其制备方法
技术领域
本发明属于半导体集成电路领域，具体涉及一种基于薄膜晶体管的动态随机存储器及其制备方法。
背景技术
近几年，系统面板技术和柔性集成电路技术受到人们越来越多的关注。系统面板和柔性集成电路分别要求以玻璃和柔性的塑料为衬底制作各种元器件，动态随机存储器是必不可少的一种数据存储器件。传统的动态随机存储器是以单晶硅为衬底制造的，由于制作工艺复杂，涉及高温工艺，显然无法满足系统面板和柔性集成电路的应用需求。而且，传统的动态随机存储器由一个晶体管和一个电容组成，数据以电荷的形式存储在电容上，在读取数据时，电容上存储的电荷会受到影响，因此属于破坏性读取存储器，每次读取后都需要自刷新操作，这使得存储器的读写电路复杂化。因此，亟需开发一种读写速度快，读取后无需自刷新操作，且能够制作在玻璃或者柔性衬底上的动态随机存储器。
氧化铟镓锌（IGZO）是近几年倍受关注的一种非晶氧化物半导体，它具有相当大的电子迁移率，且均匀性好、能实现低温条件下大规模生产，因此，在IGZO薄膜上制作的动态随机存储器能够满足系统面板和柔性集成电路对器件加工工艺的要求。
发明内容
本发明的目的是提供一种读写速度快，刷新周期长，读取后无需自刷新操作，且能够制作在玻璃或者柔性衬底上的随机动态存储器。本发明同时提供了该动态随机存储器的制备方法。
为了达到上述目的，本发明的一个技术方案是提供一种基于薄膜晶体管的动态随机存储器，该存储器包含一个薄膜晶体管和一个浮栅薄膜晶体管，该浮栅薄膜晶体管的浮栅用于存储电荷，它与该薄膜晶体管的漏极相连接，可以通过该薄膜晶体管充电或放电；
该存储器中包含以下结构：
衬底；
栅电极，包含薄膜晶体管的栅电极和浮栅薄膜晶体管的栅电极，其相互隔开分别形成在所述衬底上；
第一层栅氧化层，形成在所述栅电极之上，还形成在所述衬底上没有被所述栅电极覆盖的位置之上；
薄膜晶体管的有源区，形成在所述第一层栅氧化层上，并与下方所述薄膜晶体管的栅电极的位置相对应；
薄膜晶体管的源电极和漏电极与浮栅薄膜晶体管的浮栅，各自按照设定的图案形成在所述薄膜晶体管的有源区和所述第一层栅氧化层之上；
第二层栅氧化层，形成在所述薄膜晶体管的源电极和漏电极，所述浮栅薄膜晶体管的浮栅，以及未被两者覆盖的第一层栅氧化层和薄膜晶体管的有源区之上；
浮栅薄膜晶体管的有源区，形成在所述第二层栅氧化层上，并与下方所述浮栅薄膜晶体管的栅电极的位置相对应；
浮栅薄膜晶体管的源电极和漏电极，设有两个相互隔开的区域，各自按照设定的图案，从所述浮栅薄膜晶体管的有源区上连续延伸到位于所述衬底及第一层栅氧化层上方的第二层栅氧化层之上。
优选的实施例中，所述薄膜晶体管的源电极按照设定的图案，从所述薄膜晶体管的有源区上连续延伸至位于所述衬底上方的第一层栅氧化层之上；
所述浮栅薄膜晶体管的浮栅与所述薄膜晶体管的漏电极相连接，两者连接的部分按照设定的图案，从所述薄膜晶体管的有源区上连续延伸到位于所述衬底上方直至所述浮栅薄膜晶体管的栅电极上方的第一层栅氧化层之上。
优选的实施例中，所述衬底的材料为玻璃或柔性的塑料。
优选的实施例中，所述栅电极的材料为金属时是钼、钛或铂；或者，所述栅电极的材料为氮化物时是TiN或TaN；或者，所述栅电极的材料为透明导电材料时为氧化铟锡ITO。
优选的实施例中，所述的栅氧化层的材料是高介电常数材料，所述高介电常数材料包含Al2O2、HfO2或者ZrO2。
优选的实施例中，所述薄膜晶体管的有源区和浮栅薄膜晶体管的有源区的材料是氧化铟镓锌IGZO薄膜。
优选的实施例中，所述浮栅，所述薄膜晶体管的源电极和漏电极，及所述浮栅薄膜晶体管的源电极和漏电极的材料是金属钼、钛或铂。
本发明的另一个技术方案是提供一种上述基于薄膜晶体管的动态随机存储器的制备方法，该方法包含：
步骤1：在衬底上采用溅射法生长一层导电薄膜，光刻刻蚀形成相互隔开的薄膜晶体管的栅电极和浮栅薄膜晶体管的栅电极；
步骤2：采用原子层淀积法生长第一层栅氧化层；
步骤3：采用射频磁控溅射法淀积一层氧化铟镓锌IGZO薄膜，光刻刻蚀形成薄膜晶体管的有源区；
步骤4：采用溅射法生长第一层金属，光刻刻蚀形成薄膜晶体管的源电极和漏电极以及浮栅薄膜晶体管的浮栅；
步骤5：采用原子层淀积方法生长第二层栅氧化层；
步骤6：采用射频磁控溅射法淀积另一层氧化铟镓锌IGZO薄膜，光刻刻蚀形成浮栅薄膜晶体管的有源区；
步骤7：采用溅射法生长第二层金属，光刻刻蚀形成浮栅薄膜晶体管的源电极和漏电极。
优选的实施例中，所述的衬底为玻璃或者柔性的塑料。
优选的实施例中，在步骤1中，所述导电薄膜的材料为金属时是钼、钛或铂；或者，所述导电薄膜的材料为氮化物时是TiN或TaN；或者，所述导电薄膜的材料为透明导电材料时为氧化铟锡ITO。
优选的实施例中，在步骤2中，所述的第一层栅氧化层的材料为高介电常数材料，所述高介电常数材料包含Al2O3、HfO2或者ZrO2。
优选的实施例中，在步骤4和步骤7中所述的第一层金属和第二层金属的材料相同，该材料是金属钼、钛或铂。
优选的实施例中，在步骤5中，所述第二层栅氧化层的材料为高介电常数材料，所述高介电常数材料包含Al2O3、HfO2或者ZrO2。
本发明所述基于薄膜晶体管的动态随机存储器及其制备方法，其有益效果为：
1、通过IGZO薄膜晶体管给浮栅薄膜晶体管的浮栅充电和放电，可以提高存储器的擦写速度。此外，由于IGZO薄膜晶体管关态电流小，使得浮栅中存储的电荷可以保持很长时间。
2、通过浮栅薄膜晶体管读取数据，读取方式为非破坏性读取，读取后无需自刷新操作。
3、采用原子层淀积技术生长氧化层，可以在低于400℃的温度下进行，因此降低了器件器作过程中的工艺温度。
4、采用非晶IGZO薄膜作为薄膜晶体管和浮栅薄膜晶体管的有源区，可以提高器件电学性能的均匀性。
5、采用玻璃或者柔性的塑料为衬底，制备方法简单，制备温度低，使得本发明在系统面板和柔性集成电路领域具有很好的应用前景。
附图说明
图1为本发明的动态随机存储器的等效电路图。
图2为本发明的动态随机存储器的俯视图。
图3为本发明的动态随机存储器A-A’向的剖面图。
图4a~图4h依次示出了本发明的基于薄膜晶体管的动态随机存储器的一个实施例的制备方法的主要工艺步骤，其中，
图4a为衬底的结构示意图；
图4b为形成薄膜晶体管栅电极和浮栅薄膜晶体管栅电极的工艺步骤；
图4c为形成第一层栅氧化层的工艺步骤；
图4d为形成薄膜晶体管的有源区的工艺步骤；
图4e为形成薄膜晶体管的源电极、漏电极以及浮栅薄膜晶体管的浮栅的工艺步骤；
图4f为形成第二层栅氧化层的工艺步骤；
图4g为形成浮栅薄膜晶体管的不源区的工艺步骤；
图4h为形成浮栅薄膜晶体管的源电极和漏电极的工艺步骤。
具体实施方式
下面结合附图，通过具体实施例对本发明作进一步的详细说明。
本发明提供了一种基于薄膜晶体管的动态随机存储器，图1~图3所示，分别为该动态随机存储器的等效电路图、俯视图和剖面图。
如图1所示，该存储器由一个薄膜晶体管和一个浮栅薄膜晶体管构成，该浮栅薄膜晶体管的浮栅用于存储电荷，它与薄膜晶体管的漏极通过金属相连接，因此它可以通过薄膜晶体管充电或放电。浮栅薄膜晶体管用于读取数据。进行擦写操作时，将浮栅薄膜晶体管的栅极、源极和漏极均接地。写入时，在薄膜晶体管的栅极施加正电压，使薄膜晶体管处于开启状态，同时在薄膜晶体管的源极施加负电压，负电荷通过薄膜晶体管注入并存储于浮栅内，使得浮栅薄膜晶体管处于高阈值电压状态。擦除时，在薄膜晶体管的栅极施加正电压，使薄膜晶体管处于开启状态，同时在薄膜晶体管的源极接地，浮栅内存储的电荷通过薄膜晶体管释放，使得器件返回到低阈值电压状态。
如图2、图3所示，本发明提供的存储器包含：衬底1、栅电极、栅氧化层、浮栅7、有源区、源电极和漏电极；其中：
所述的栅电极，包含薄膜晶体管的栅电极3和浮栅薄膜晶体管的栅电极2，其相互隔开，分别形成在所述衬底1上。
所述的栅氧化层，包含第一层栅氧化层4和第二层栅氧化层8。该第一层栅氧化层4形成在所述栅电极之上，还形成在所述衬底1上没有被所述栅电极覆盖的位置之上。
所述的有源区，包含薄膜晶体管的有源区5和浮栅薄膜晶体管的有源区9。所述薄膜晶体管的有源区5形成在所述第一层栅氧化层4上，并与下方所述薄膜晶体管的栅电极3的位置相对应。
所述的源电极和漏电极，包含薄膜晶体管的源电极和漏电极6以及浮栅薄膜晶体管的源电极和漏电极10。所述薄膜晶体管的源电极，从所述薄膜晶体管的有源区5上靠近其第一侧的位置，延伸到位于所述薄膜晶体管的栅电极3第一侧边缘上方及该边缘附近衬底1上方的第一层栅氧化层4之上。
所述浮栅薄膜晶体管的浮栅7与所述薄膜晶体管的源电极和漏电极6位于同一层。所述浮栅薄膜晶体管的浮栅7与所述薄膜晶体管的漏电极相连接，两者连接的部分根据设定图案布置，从所述薄膜晶体管的有源区5上靠近其第二侧的位置，延伸到所述薄膜晶体管的栅电极3第二侧边缘上方直至所述浮栅薄膜晶体管的栅电极2第一侧边缘上方的第一层栅氧化层4上，进而还覆盖了所述浮栅薄膜晶体管的栅电极2上方的第一层栅氧化层4。
所述的第二层栅氧化层8，形成在所述薄膜晶体管的源电极和漏电极6，所述浮栅薄膜晶体管的浮栅7，以及未被两者覆盖的第一层栅氧化层4和薄膜晶体管的有源区5之上。
所述的浮栅薄膜晶体管的有源区9，形成在所述第二层栅氧化层8上，并与下方所述浮栅薄膜晶体管的栅电极2的位置相对应。
所述的浮栅薄膜晶体管的源电极和漏电极10，设有两个相互隔开的区域，分别从所述浮栅薄膜晶体管的有源区9上靠近其第三侧和第四侧的位置，经过所述浮栅薄膜晶体管的栅电极2第三侧和第四侧的边缘，直至延伸到位于所述衬底1及第一层栅氧化层4上方的第二层栅氧化层8之上。
在优选的实施例中，所述的衬底1的材料为玻璃或柔性的塑料。
所述栅电极的材料为钼、钛、铂等金属或者TiN、TaN等氮化物或者氧化铟锡ITO等的透明导电材料。
所述栅氧化层材料为通过原子层淀积方法生长的Al2O3、HfO2或者ZrO2等高k材料（即高介电常数材料）。
所述器件的有源区为通过射频磁控溅射方法淀积的IGZO薄膜。
所述的浮栅7、源电极和漏电极的材料为钼、钛、铂等金属。
本发明的基于薄膜晶体管的动态随机存储器的制备方法的一个实施例由图4a~图4h所示，包含以下步骤：
步骤1：采用玻璃或者柔性的塑料为衬底1，如图4a所示，采用直流溅射方法生长一层30~50纳米厚的TaN薄膜，然后光刻刻蚀出薄膜晶体管的栅电极3和浮栅薄膜晶体管的栅电极2，如图4b所示。
步骤2：采用原子层淀积方法生长一层50~80纳米厚的Al2O3薄膜，作为第一层栅氧化层4，如图4c所示。
步骤3：采用射频磁控溅射方法生长一层30~50纳米厚的氧化铟镓锌IGZO薄膜，然光刻刻蚀出薄膜晶体管的有源区5，如图4d所示。
步骤4：采用直流溅射方法生长一层30~50纳米厚的金属钼，然后光刻刻蚀出薄膜晶体管的源、漏电极6以及浮栅薄膜晶体管的浮栅7，如图4e所示。
步骤5：采用原子层淀积方法生长一层50~80纳米厚的Al2O3薄膜，如图4f所示。
步骤6：采用射频磁控溅射方法生长一层30~50纳米厚的氧化铟镓锌IGZO薄膜，然光刻刻蚀出浮栅薄膜晶体管的有源区9，如图4g所示。
步骤7：采用直流溅射方法生长一层30~50纳米厚的金属钼，然后光刻刻蚀出浮栅薄膜晶体管的源、漏电极10，如图4h所示。
最后，需要注意的是，尽管本发明的内容已经通过上述实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (13)

1.一种基于薄膜晶体管的动态随机存储器，其特征在于，该存储器包含一个薄膜晶体管和一个浮栅薄膜晶体管，该浮栅薄膜晶体管的浮栅用于存储电荷，它与该薄膜晶体管的漏极相连接通过薄膜晶体管充电或放电；
该存储器中包含以下结构：
衬底（1）；
栅电极，包含薄膜晶体管的栅电极（3）和浮栅薄膜晶体管的栅电极（2），其相互隔开分别形成在所述衬底（1）上；
第一层栅氧化层（4），形成在所述栅电极之上，还形成在所述衬底（1）上没有被所述栅电极覆盖的位置之上；
薄膜晶体管的有源区（5），形成在所述第一层栅氧化层（4）上，并与下方所述薄膜晶体管的栅电极（3）的位置相对应；
薄膜晶体管的源电极和漏电极（6）与浮栅薄膜晶体管的浮栅（7），各自按照设定的图案形成在所述薄膜晶体管的有源区（5）和所述第一层栅氧化层（4）之上；
第二层栅氧化层（8），形成在所述薄膜晶体管的源电极和漏电极（6），所述浮栅薄膜晶体管的浮栅（7），以及未被两者覆盖的第一层栅氧化层（4）和薄膜晶体管的有源区（5）之上；
浮栅薄膜晶体管的有源区（9），形成在所述第二层栅氧化层（8）上，并与下方所述浮栅薄膜晶体管的栅电极（2）的位置相对应；
浮栅薄膜晶体管的源电极和漏电极（10），设有两个相互隔开的区域，各自按照设定的图案，从所述浮栅薄膜晶体管的有源区（9）上连续延伸到位于所述衬底（1）及第一层栅氧化层（4）上方的第二层栅氧化层（8）之上。
2.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述薄膜晶体管的源电极按照设定的图案，从所述薄膜晶体管的有源区（5）上连续延伸至位于所述衬底（1）上方的第一层栅氧化层（4）之上；
所述浮栅薄膜晶体管的浮栅（7）与所述薄膜晶体管的漏电极相连接，两者连接的部分按照设定的图案，从所述薄膜晶体管的有源区（5）上连续延伸到位于所述衬底（1）上方直至所述浮栅薄膜晶体管的栅电极（2）上方的第一层栅氧化层（4）之上。
3.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述衬底（1）的材料为玻璃或柔性的塑料。
4.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述栅电极的材料为金属时是钼、钛或铂；或者，所述栅电极的材料为氮化物时是TiN或TaN；或者，所述栅电极的材料为透明导电材料时为氧化铟锡ITO。
5.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述的栅氧化层的材料是高介电常数材料，所述高介电常数材料包含Al2O3、HfO2或者ZrO2。
6.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述薄膜晶体管的有源区（5）和浮栅薄膜晶体管的有源区（9）的材料是氧化铟镓锌IGZO薄膜。
7.如权利要求1所述基于薄膜晶体管的动态随机存储器，其特征在于，所述浮栅（7），所述薄膜晶体管的源电极和漏电极（6），及所述浮栅薄膜晶体管的源电极和漏电极（10）的材料是金属钼、钛或铂。
8.一种根据权利要求1所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，该方法包含：
步骤1：在衬底（1）上采用溅射法生长一层导电薄膜，光刻刻蚀形成相互隔开的薄膜晶体管的栅电极（3）和浮栅薄膜晶体管的栅电极（2）；
步骤2：采用原子层淀积法生长第一层栅氧化层（4）；
步骤3：采用射频磁控溅射法淀积一层氧化铟镓锌IGZO薄膜，光刻刻蚀形成薄膜晶体管的有源区（5）；
步骤4：采用溅射法生长第一层金属，光刻刻蚀形成薄膜晶体管的源电极和漏电极（6）以及浮栅薄膜晶体管的浮栅（7）；
步骤5：采用原子层淀积方法生长第二层栅氧化层（8）；
步骤6：采用射频磁控溅射法淀积另一层氧化铟镓锌IGZO薄膜，光刻刻蚀形成浮栅薄膜晶体管的有源区（9）；
步骤7：采用溅射法生长第二层金属，光刻刻蚀形成浮栅薄膜晶体管的源电极和漏电极（10）。
9.如权利要求8所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，所述的衬底（1）为玻璃或者柔性的塑料。
10.如权利要求8所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，在步骤1中，所述导电薄膜的材料为金属时是钼、钛或铂；或者，所述导电薄膜的材料为氮化物时是TiN或TaN；或者，所述导电薄膜的材料为透明导电材料时为氧化铟锡ITO。
11.如权利要求8所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，在步骤2中，所述的第一层栅氧化层（4）的材料为高介电常数材料，所述高介电常数材料包含Al2O3、HfO2或者ZrO2。
12.如权利要求8所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，在步骤4和步骤7中所述的第一层金属和第二层金属的材料相同，该材料是金属钼、钛或铂。
13.如权利要求8所述的基于薄膜晶体管的动态随机存储器的制备方法，其特征在于，在步骤5中，所述的第二层栅氧化层（8）的材料为高介电常数材料，所述高介电常数材料包含Al2O3、HfO2或者ZrO2。
CN201310565961.2A 2013-11-13 2013-11-13 基于薄膜晶体管的动态随机存储器及其制备方法 Expired - Fee Related CN103646960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310565961.2A CN103646960B (zh) 2013-11-13 2013-11-13 基于薄膜晶体管的动态随机存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310565961.2A CN103646960B (zh) 2013-11-13 2013-11-13 基于薄膜晶体管的动态随机存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN103646960A CN103646960A (zh) 2014-03-19
CN103646960B true CN103646960B (zh) 2016-05-25

Family

ID=50252154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310565961.2A Expired - Fee Related CN103646960B (zh) 2013-11-13 2013-11-13 基于薄膜晶体管的动态随机存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN103646960B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552080B (zh) * 2016-01-13 2018-09-28 广州新视界光电科技有限公司 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
CN106847828B (zh) * 2017-02-09 2021-01-26 京东方科技集团股份有限公司 低温多晶硅阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221953A (zh) * 2007-11-22 2008-07-16 林殷茵 多端口、多沟道的嵌入式动态随机存储器及其操作方法
CN102656691A (zh) * 2009-12-28 2012-09-05 株式会社半导体能源研究所 存储器装置和半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221953A (zh) * 2007-11-22 2008-07-16 林殷茵 多端口、多沟道的嵌入式动态随机存储器及其操作方法
CN102656691A (zh) * 2009-12-28 2012-09-05 株式会社半导体能源研究所 存储器装置和半导体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Endurance characteristics of amorphous-InGaZnO transparent flash memory with gold nanocrystal storage layer;Jaeman Jang;《IEEE TRANSACTIONS ON ELECTRON DEVICE》;20111130;第58卷(第11期);全文 *
Sun Chen.Novel Zn-doped Al2O3 charge storage medium for light-erasable In-Ga-Zn-O TFT memory.《IEEE ELECTRON DEVICE LETTERS》.2013,第34卷(第8期),全文. *

Also Published As

Publication number Publication date
CN103646960A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN103258857B (zh) 使用了氧化物半导体的场效应晶体管及其制造方法
US9660104B2 (en) Semiconductor device and manufacturing method thereof
CN107482014B (zh) 一种多级单元薄膜晶体管存储器及其制备方法
CN103928470B (zh) 一种氧化物半导体tft阵列基板及其制造方法
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN103606564B (zh) 一种电编程-紫外光擦除的存储器件结构及其制备方法
CN102832131A (zh) 一种柔性igzo薄膜晶体管制造方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104183608A (zh) Tft背板结构及其制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN103311128A (zh) 一种自对准金属氧化物薄膜晶体管及其制作方法
CN104681622A (zh) 一种非晶氧化锌基薄膜晶体管及其制备方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN103579219B (zh) 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN107611180A (zh) 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN103646960B (zh) 基于薄膜晶体管的动态随机存储器及其制备方法
Wu et al. High-mobility flexible/transparent p-type copper iodide thin-film transistors and complementary inverters
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN102637742A (zh) 一种氧化物半导体薄膜晶体管及其制备方法
CN103956325B (zh) 一种多层复合氧化物高k介质薄膜晶体管的制备方法
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525

Termination date: 20191113

CF01 Termination of patent right due to non-payment of annual fee