JP2008263136A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008263136A
JP2008263136A JP2007106183A JP2007106183A JP2008263136A JP 2008263136 A JP2008263136 A JP 2008263136A JP 2007106183 A JP2007106183 A JP 2007106183A JP 2007106183 A JP2007106183 A JP 2007106183A JP 2008263136 A JP2008263136 A JP 2008263136A
Authority
JP
Japan
Prior art keywords
stripe
mos transistor
channel formation
along
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007106183A
Other languages
English (en)
Inventor
Kenji Kono
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007106183A priority Critical patent/JP2008263136A/ja
Publication of JP2008263136A publication Critical patent/JP2008263136A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

【課題】スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタを提供する。
【解決手段】ストライプ状のソース領域Ｓ１、チャネル形成領域Ｃ２およびゲート電極Ｇ１が、半導体基板の一方の面側に、互いに略並行に配置されてなる平面ゲート構造のＭＯＳ型トランジスタ１０１であって、複数個のソースコンタクトＳｃが、ソース領域Ｓ１のストライプに沿って、等間隔に並んで配置され、並んで配置された所定数個の連続するソースコンタクトＳｃで、単位セルＵ１が構成され、ＭＯＳ型トランジスタ１０１が、単位セルＵ１の集合体で構成されてなり、単位セルＵ１において、ＭＯＳ型トランジスタ１０１の閾値電圧が、ストライプに沿って連続的に変化するように設定されてなるＭＯＳ型トランジスタ１０１とする。
【選択図】図５

Description

本発明は、ストライプ状のソース領域、チャネル形成領域、ゲート電極およびドレイン領域が、半導体基板の一方の面側に互いに略並行に配置されてなる、平面ゲート構造のＭＯＳ型トランジスタに関する。
ストライプ状のソース領域、チャネル形成領域、ゲート電極およびドレイン領域が半導体基板の一方の面側に互いに略並行に配置されてなる横型ＭＯＳトランジスタ（ＬＤＭＯＳ，Lateral Diffused Metal Oxide Semiconductor）が、例えば、特開２００１−３５２７０７号公報（特許文献１）に開示されている。ＬＤＭＯＳは、他のトランジスタ素子に較べて高速スイッチングが可能であることから、例えばトランジスタ素子を高速でオン・オフさせるスイッチング回路やスイッチング電源に利用される。
一般的に、ＤＣ−ＤＣコンバータやインバータ等のスイッチング回路では、回路の動作周波数を高周波化するほど、付属するインダクタンスやキャパシタンスが小さくなって、小型化することができる。このため、できるだけスイッチング速度の速いパワートランジスタ素子が必要であり、ＬＤＭＯＳは上記用途に好適である。一方、ＬＤＭＯＳに限らず、一般的にトランジスタ素子を高速でスイッチングするほど、その急激な電圧変化（ｄＶ／ｄｔ）でドレイン電圧のオーバーシュートが生じ、高速スイッチングになるほど発生ノイズ（リンギング）が増大する。特に、ソレノイド、モータ等を駆動する電力制御システムにおいては、スイッチング回路に適用されるパワートランジスタ素子を高速でスイッチングすると、スイッチング時にサージ電圧（ｄＶ／ｄｔ）やサージ電流（ｄＩ／ｄｔ）が発生し、スイッチングノイズが増大すると共にスイッチング損失も増大して、不安定な電力制御システムとなってしまう。
スイッチング回路に適用されるパワートランジスタ素子の上記課題を解決する方法が、例えば、特開２０００−１０１４０８号公報（特許文献１）、特開２０００−２２５１１号公報（特許文献２）および特開平３−９３４５７号公報（特許文献３）に開示されている。
特許文献１に開示された方法では、パワートランジスタ素子のゲート抵抗を出力電圧に応じて可変とし、ドレイン電圧の立ち上がり波形を鈍らせることにより、スイッチングノイズを抑制する。特許文献２に開示された方法では、立ち上がりのタイミングをずらせた複数のゲート駆動回路を配置して、ドレイン電圧の立ち上がり波形を鈍らせることにより、スイッチングノイズを抑制する。また、特許文献３に開示された方法では、ゲート駆動電圧を時間に対して可変とすることで、ドレイン電圧の立ち上がり波形を鈍らせることにより、スイッチングノイズを抑制する。
特開２０００−１０１４０８号公報 特開２０００−２２５１１号公報 特開平３−９３４５７号公報
上記特許文献１〜３に開示された方法は、いずれもゲート駆動回路を工夫するものであり、パワートランジスタ素子のスイッチングノイズは抑制できる反面、制御回路が複雑になり、回路規模も大きくなるといった問題を有している。例えば、特許文献１に開示されたゲート抵抗を可変とする方式では、パワートランジスタ素子の動作状態を把握するための抵抗等のセンス素子が必要であり、この抵抗等のセンス素子の出力電圧をモニタするアンプも必要である。また、出力信号を判別し、パワートランジスタ素子の動作状態を判断してゲート駆動回路に出力電圧をフィードバックするロジック回路も必要で、ゲート制御回路面積の増加は避けられない。
そこで本発明は、電力用途のスイッチング回路に用いられる、高速スイッチングが可能なＭＯＳ型トランジスタであって、スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタを提供することを目的としている。
請求項１に記載のＭＯＳ型トランジスタは、ストライプ状のソース領域、チャネル形成領域およびゲート電極が、半導体基板の一方の面側に、互いに略並行に配置されてなる平面ゲート構造のＭＯＳ型トランジスタであって、複数個のソースコンタクトが、前記ソース領域のストライプに沿って、等間隔に並んで配置され、前記並んで配置された所定数個の連続するソースコンタクトで、単位セルが構成され、前記ＭＯＳ型トランジスタが、前記単位セルの集合体で構成されてなり、前記単位セルにおいて、前記ＭＯＳ型トランジスタの閾値電圧が、前記ストライプに沿って連続的に変化するように設定されてなることを特徴としている。
平面ゲート構造のＭＯＳ型トランジスタは、半導体基板の一方の面側に、ソース領域、チャネル形成領域およびゲート電極が配置されているトランジスタである。上記ＭＯＳ型トランジスタは、ストライプ状のソース領域、チャネル形成領域およびゲート電極を有しており、ストライプに沿った所定数個の連続したソースコンタクトで構成される単位セルの集合体からなる。上記ＭＯＳ型トランジスタにおいては、上記単位セルの数を適宜設定することで、任意の電力に対応させることができ、電力用途に適したＭＯＳ型トランジスタとなっている。
ＭＯＳ型トランジスタは、高速スイッチングが可能であり、スイッチング回路やスイッチング電源への利用に適している。一方、従来のＭＯＳ型トランジスタは、スイッチング時にサージ電圧（ｄＶ／ｄｔ）やサージ電流（ｄＩ／ｄｔ）が発生し、高速になるほどスイッチングノイズが増大すると共に、スイッチング損失も増大する。このため、上記ＭＯＳ型トランジスタにおいては、閾値電圧が、各単位セルにおいて連続的に変化するように設定されている。従って、各単位セルにおける閾値電圧の異なる部分は、ゲート電圧が同時に印加されてゲート電極への充電が同時であっても、上記閾値電圧の異なる部分が同時にオンせずに、閾値電圧の小さな部分からチャネルがオンしていく。逆に、ゲート電圧をゼロにしてゲート電極から電荷を引き抜く場合には、閾値電圧の大きな部分からチャネルがオフしていく。従って、上記ＭＯＳ型トランジスタにおいては、閾値電圧が一定値に設定されている従来のストライプ状のソース領域、チャネル形成領域およびゲート電極を持ったＭＯＳ型トランジスタに較べて、電流波形の立ち上がりと立下りを緩やかにでき、これによってスイッチングノイズとスイッチング損失の増大を抑制することができる。
このように、上記ＭＯＳ型トランジスタにおいては、各単位セルにおいて閾値電圧を連続的に変化させることで、単位セル内の各部を一斉に起動・停止しないようにして、動作タイミングをずらせるようにしている。従って、上記ＭＯＳ型トランジスタは、従来のようなドレイン電圧の立ち上がり波形を鈍らせてスイッチングノイズを抑制するための特別なゲート駆動回路を必要としていない。このため、上記ＭＯＳ型トランジスタは、小型で安価なＭＯＳ型トランジスタとすることができる。
以上のようにして、上記ＭＯＳ型トランジスタは、電力用途のスイッチング回路に用いられる、高速スイッチングが可能なＭＯＳ型トランジスタであって、スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタとなっている。
上記ＭＯＳ型トランジスタの各単位セルで閾値電圧をストライプに沿って連続的に変化するように設定する場合、請求項２に記載のように、前記単位セルにおいて、前記チャネル形成領域における前記ソース領域の先端に隣接した位置での不純物濃度が、前記ストライプに沿って連続的に変化するように設定することが好ましい。
ＭＯＳ型トランジスタの閾値電圧は、主として、チャネル形成領域の不純物濃度とゲート酸化膜厚で決まる。上記ＭＯＳ型トランジスタの構造は、前者のチャネル形成領域の不純物濃度を連続的に変化させるもので、当該構造は、後述するように、一枚のマスク工程の追加のみで実現することができる。従ってこれにより、上記スイッチングノイズとスイッチング損失を抑制したＭＯＳ型トランジスタを、安価に製造することができる。
上記チャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を連続的に変化させる構造は、例えば請求項３に記載のように、前記ゲート電極の前記ストライプに沿った一方の端部と、前記ゲート電極を介したイオン注入と前記端部からの不純物拡散による前記ソース領域の前記ストライプに沿った先端部とが、前記ストライプの中心軸に対して平行に配置されてなり、前記単位セルにおいて、不純物拡散による前記チャネル形成領域の前記ストライプに沿った先端部が、前記ストライプの中心軸に対して傾いて配置され、前記ストライプと直交する方向において、前記チャネル形成領域の先端位置が、前記ソース領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなる構造とすることで、実現することができる。
一つの工程で形成されるストライプ状のチャネル形成領域の不純物濃度は、ストライプと直交する方向において、熱拡散された当該チャネル形成領域の先端からの距離に依存する。上記構造においては、ストライプの中心軸に対して平行に配置されたソース領域のストライプと直交する方向にある先端位置は、ストライプに沿って一定の距離にある。一方、上記構造ではチャネル形成領域のストライプと直交する方向にある先端位置が、ストライプに沿って連続的に変化するように設定されている。このため上記構造では、チャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を、ストライプに沿って連続的に変化させることができる。
上記構造においては、例えば請求項４に記載のように、前記単位セル内の各ソースコンタクトで構成されるサブ単位セルにおいて、前記ストライプと直交する方向において、前記チャネル形成領域の先端位置が、前記ソース領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなる構成とすることができる。これによれば、上記ＭＯＳ型トランジスタの閾値電圧を、各単位セルにおいてより均一に細かく連続的に変化させることができ、上記ＭＯＳ型トランジスタの特性を、より安定化させることができる。
上記チャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を連続的に変化させる構造は、例えば請求項５に記載のように、不純物拡散による前記チャネル形成領域の前記ストライプに沿った先端部が、前記ストライプの中心軸に対して平行に配置されてなり、前記単位セルにおいて、前記ゲート電極の前記ストライプに沿った一方の端部と、前記ゲート電極を介したイオン注入と前記端部からの不純物拡散による前記ソース領域の前記ストライプに沿った先端部とが、前記ストライプの中心軸に対して傾いて配置され、前記ストライプと直交する方向において、前記ソース領域の先端位置が、前記チャネル形成領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなる構造とすることによっても、実現することができる。
前述したように、一つの工程で形成されるストライプ状のチャネル形成領域の不純物濃度は、ストライプと直交する方向において、当該チャネル形成領域の先端からの距離に依存する。上記構造においては、ストライプの中心軸に対して平行に配置されたチャネル形成領域のストライプと直交する方向にある先端位置は、ストライプに沿って一定の距離にある。一方、上記構造ではソース領域のストライプと直交する方向にある先端位置が、ストライプに沿って連続的に変化するように設定されている。このため上記構造によっても、チャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を、ストライプに沿って連続的に変化させることができる。
上記構造においては、例えば請求項６に記載のように、前記単位セル内の各ソースコンタクトで構成されるサブ単位セルにおいて、前記ストライプと直交する方向において、前記ソース領域の先端位置が、前記チャネル形成領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなる構成とすることで、上記ＭＯＳ型トランジスタの閾値電圧を、各単位セルにおいてより均一に細かく連続的に変化させることができ、上記ＭＯＳ型トランジスタの特性を、より安定化させることができる。
上記したチャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を連続的に変化させる構造を形成するに際しては、ソース領域がゲート電極を介したイオン注入により形成されるのに対して、請求項７に記載のように、前記チャネル形成領域は、レジストマスクを介したイオン注入により形成されることが好ましい。
これによれば、一枚のマスク工程の追加のみでチャネル形成領域におけるソース領域の先端に隣接した位置での不純物濃度を連続的に変化させることができ、上記スイッチングノイズとスイッチング損失を抑制したＭＯＳ型トランジスタを安価に製造することができる。
上記ＭＯＳ型トランジスタは、例えば請求項８に記載のように、前記ストライプに沿った所定数個の連続する単位セルにおいて、前記チャネル形成領域の平均不純物濃度が、それぞれ、異なる値に設定されてなる構成とすることができる。これによれば、不純物濃度の設定による上記した閾値電圧の可変範囲をより広げることができると共に、該閾値電圧を上記ＭＯＳ型トランジスタの全体に渡って均一に分散させることができる。
上記ＭＯＳ型トランジスタは、例えば請求項９に記載のように、前記ストライプに沿った所定数個の連続する単位セルにおいて、ゲート酸化膜厚が、それぞれ、異なる値に設定されてなる構成としてもよい。ＭＯＳ型トランジスタの閾値電圧は、ゲート酸化膜厚によっても変化させることができるため、上記ゲート酸化膜厚の異なる設定を追加することで、不純物濃度の設定による上記した閾値電圧の可変範囲をより広げることができると共に、該閾値電圧を上記ＭＯＳ型トランジスタの全体に渡って均一に分散させることができる。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
最初に、従来の代表的なＭＯＳ型トランジスタにおいて、スイッチングノイズが発生する要因についての分析結果を説明する。
図１は、電力用途に用いられる従来の代表的なＭＯＳ型トランジスタ１００を模式的に示した図で、図１（ａ）は、ＭＯＳ型トランジスタ１００の平面図である。また、図１（ｂ）〜（ｄ）は、それぞれ、図１（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。
図１に示すＭＯＳ型トランジスタ１００は、平面ゲート構造のＭＯＳ型トランジスタで、ストライプ状のソース（ｎ＋）領域Ｓ１、チャネル形成領域（チャネルｐウェル）Ｃ１、ゲート電極Ｇ１およびドレイン（ｎ＋）領域Ｄ１が、半導体基板の一方の面側に、互いに並行に配置されている。このように、図１に示すＭＯＳ型トランジスタ１００は、ソース領域Ｓ１とドレイン領域Ｄ１が半導体基板の主面側の表層部に形成され、キャリアが半導体 基板の横方向に流れる、横型のＭＯＳ型トランジスタ（ＬＤＭＯＳ、Lateral Diffused Metal OxideSemiconductor）である。
図１のＭＯＳ型トランジスタ１００では、図１（ａ）に示すように、複数個のソースコンタクトＳｃが、ソース領域Ｓ１のストライプに沿って、等間隔に並んで配置されている。また、各ソースコンタクトＳｃに対向するようにして、ドレインコンタクトＤｃが、ドレイン領域Ｄ１のストライプに沿って、等間隔に並んで配置されている。尚、ＭＯＳ型トランジスタ１００では、並んで配置された３個の連続するソースコンタクトＳｃ（およびそれに対向するドレインコンタクトＤｃ）で、図１（ａ）に一点鎖線で囲った単位セルＵ１が構成されている。従って、ＭＯＳ型トランジスタ１００は、ストライプに沿って繰り返し配置されている図１（ａ）の単位セルＵ１の集合体で構成されている。
図１のＭＯＳ型トランジスタ１００では、前述したように、ストライプ状のソース領域Ｓ１、チャネル形成領域Ｃ１、ゲート電極Ｇ１およびドレイン領域Ｄ１が、互いに並行である。従って、上記ストライプと直交する方向での図１（ｂ）〜（ｄ）に示した断面構造は、図１（ａ）のＡ−Ａ、Ｂ−ＢおよびＣ−Ｃのどの位置においても、全て同じ構造となっている。言うまでもなく、別の単位セルＵ１に渡っても、全て同じ構造となっている。
図１のＭＯＳ型トランジスタ１００は、繰り返し配置する単位セルＵ１の数を適宜設定することで、任意の電力に対応させることができ、電力用途に適したＭＯＳ型トランジスタとなっている。
一般に、ＭＯＳ型トランジスタの閾値電圧は、主としてチャネル形成領域の不純物濃度とゲート酸化膜厚で決まる。チャネル形成領域の不純物濃度については、特に、ソース領域の先端に隣接した位置での不純物濃度が、閾値電圧に大きく影響する。
図２（ａ）は、ＭＯＳ型トランジスタ１００のチャネル形成領域Ｃ１の不純物濃度分布を示す図であり、図２（ｂ）は、閾値電圧分布を示す図である。図２（ａ），（ｂ）の横軸は、図１（ａ）に示すソース領域Ｓ１の先端部Ｓ１ａに沿った方向を示しており、図１（ａ）においてチャネル形成領域Ｃ１におけるソース領域Ｓ１の先端に隣接した位置ａ，ｂ，ｃが、図２（ａ），（ｂ）の位置ａ，ｂ，ｃに対応している。
図１のＭＯＳ型トランジスタ１００におけるチャネル形成領域Ｃ１とソース領域Ｓ１は、ゲート電極Ｇ１を介したイオン注入とその後の熱拡散により形成される。ＭＯＳ型トランジスタ１００におけるゲート電極Ｇ１の一方の端部Ｇ１ａが、図１（ａ）に示すようにストライプの中心軸に対して平行な直線であり、該端部Ｇ１ａを持つゲート電極Ｇ１を介して形成されるストライプに沿ったチャネル形成領域Ｃ１の先端部Ｃ１ａとソース領域Ｓ１の先端部Ｓ１ａも互いに平行な直線となる。このため、図２（ａ）に示すように、チャネル形成領域Ｃ１におけるソース領域Ｓ１の先端に隣接した位置での不純物濃度が、ストライプに沿って、一定値となる。また、これに伴って、図２（ｂ）に示すように、ＭＯＳ型トランジスタ１００の閾値電圧が、ストライプに沿った各位置において、一定値となる。
図１に示すＭＯＳ型トランジスタ１００は、別の見方をすれば、対向するソースコンタクトＳｃとドレインコンタクトＤｃを持ったＭＯＳ型トランジスタが複数個並列接続されてなるＭＯＳ型トランジスタと考えることができる。これらの対向するソースコンタクトＳｃとドレインコンタクトＤｃで構成される複数個のＭＯＳ型トランジスタの閾値電圧は、前述したように、ストライプに沿って、一定値となっている。
図３は、同じ閾値電圧を有するＮ個のＭＯＳ型トランジスタを並列動作させた場合の特性を示す図で、図３（ａ）は、ゲート電圧Ｖｇとチャネル電流Ｉｃの関係を示す図であり、図３（ｂ）は、経過時間ｔとチャネル電流Ｉｃの関係を示す図である。
図３においては、図中の細い線で示したように、Ｎ個のＭＯＳ型トランジスタが同じ閾値電圧Ｖｔｈが一定値（Ｖｔｈ１）である場合を想定している。図３（ａ），（ｂ）に示すように、Ｎ個のＭＯＳ型トランジスタの閾値電圧Ｖｔｈが一定値（Ｖｔｈ１）である場合には、ゲート電圧Ｖｇが閾値電圧Ｖｔｈ１に達すると、並列接続されたＮ個のＭＯＳ型トランジスタが時間ｔ１で一斉にオン動作する。このため、図中の太い線で示した全体のチャネル電流Ｉｃは、急激に立ち上がる。
これと同様のことが、図１に示した従来のＭＯＳ型トランジスタ１００においても起きていると考えられる。すなわち、図１のＭＯＳ型トランジスタ１００においても、図３（ａ），（ｂ）に示した関係が成り立ち、上記ソースコンタクトＳｃとドレインコンタクトＤｃで構成される複数個のＭＯＳ型トランジスタのゲート電圧Ｖｇが閾値電圧Ｖｔｈ１に達すると、並列接続されている上記複数個のＭＯＳ型トランジスタが時間ｔ１で一斉にオン動作して、全体のチャネル電流Ｉｃが急激に立ち上がる。このため、図１のＭＯＳ型トランジスタ１００は、高速スイッチングが可能であり、スイッチング回路やスイッチング電源への利用に適している反面、スイッチング時にサージ電圧（ｄＶ／ｄｔ）やサージ電流（ｄＩ／ｄｔ）が発生し、高速になるほどスイッチングノイズが増大すると共に、スイッチング損失も増大すると考えられる。
図４は、上記問題を解決する本発明のＭＯＳ型トランジスタの基本的な考え方を示す図で、異なる閾値電圧を有するＮ個のＭＯＳ型トランジスタを並列動作させた場合の特性を示す図である。図４（ａ），（ｂ）は、それぞれ、図３（ａ），（ｂ）に対応しており、図４（ａ）は、ゲート電圧Ｖｇとチャネル電流Ｉｃの関係を示す図であり、図４（ｂ）は、経過時間ｔとチャネル電流Ｉｃの関係を示す図である。
図４（ａ），（ｂ）に示すように、Ｎ個のＭＯＳ型トランジスタの閾値電圧Ｖｔｈが異なる値（Ｖｔｈ１、・・・、ＶｔｈＮ）である場合には、ゲート電圧Ｖｇが各閾値電圧Ｖｔｈ１、・・・、ＶｔｈＮに達するに従って、並列接続されたＮ個のＭＯＳ型トランジスタが時間ｔ１、・・・、ｔＮで順番にオン動作する。このため、全体のチャネル電流Ｉｃは、ある程度緩やかに立ち上がる。
以下に示す本発明のＭＯＳ型トランジスタは、上記図４（ａ），（ｂ）に示した基本的な考え方を利用して、スイッチングノイズを低減するためのＭＯＳ型トランジスタの最適構造を提供するものである。
図５は、本発明の一例であるＭＯＳ型トランジスタ１０１を模式的に示した図で、図５（ａ）は、ＭＯＳ型トランジスタ１０１の平面図である。また、図５（ｂ）〜（ｄ）は、それぞれ、図５（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。尚、図５に示すＭＯＳ型トランジスタ１０１において、図１に示したＭＯＳ型トランジスタ１００と同様の部分については、同じ符号を付した。
図５に示すＭＯＳ型トランジスタ１０１も、図１に示すＭＯＳ型トランジスタ１００と同様に、平面ゲート構造のＭＯＳ型トランジスタである。また、ＭＯＳ型トランジスタ１０１では、図５（ａ）に示すように、複数個のソースコンタクトＳｃがソース領域Ｓ１のストライプに沿って等間隔に並んで配置されており、該並んで配置された３個の連続するソースコンタクトＳｃ（およびそれに対向するドレインコンタクトＤｃ）で単位セルＵ１が構成されている点も、図１に示すＭＯＳ型トランジスタ１００と同様である。尚、図５のＭＯＳ型トランジスタ１０１についても、繰り返し配置する単位セルＵ１の数を適宜設定することで任意の電力に対応させることができ、電力用途に適したＭＯＳ型トランジスタとすることができることは言うまでもない。
一方、図５に示すＭＯＳ型トランジスタ１０１は、図１に示すＭＯＳ型トランジスタ１００と異なり、ストライプ状のソース領域Ｓ１、チャネル形成領域Ｃ２、ゲート電極Ｇ１およびドレイン領域Ｄ１が、半導体基板の一方の面側に、互いに略並行に配置されている。すなわち、図５に示すＭＯＳ型トランジスタ１０においては、図１に示すＭＯＳ型トランジスタ１００と同様に、ストライプ状のソース領域Ｓ１、ゲート電極Ｇ１およびドレイン領域Ｄ１が、半導体基板の一方の面側に、互いに並行に配置されている。しかしながら、チャネル形成領域Ｃ２はこれらに対して平行ではなく、図５（ａ）に示すように、各単位セルＵ１において、不純物拡散によるチャネル形成領域Ｃ２のストライプに沿った先端部Ｃ２ａが、ストライプの中心軸に対して傾いて配置されている。すなわち、図５（ａ）および図５（ｂ）〜（ｄ）に示すように、各単位セルＵ１で、ストライプと直交する方向において、チャネル形成領域Ｃ２の先端位置が、ソース領域Ｓ１の先端位置に対して、ストライプに沿って連続的に変化するように設定された構造となっている。
図５のＭＯＳ型トランジスタ１０１では、図１のＭＯＳ型トランジスタ１００と同様にゲート電極Ｇ１のストライプに沿った一方の端部Ｇ１ａがストライプの中心軸に対して平行に配置されており、ソース領域Ｓ１が、ゲート電極Ｇ１を介したイオン注入とその後の熱拡散により形成される。従って、ＭＯＳ型トランジスタ１００におけるソース領域Ｓ１の端部Ｓ１ａも、ストライプの中心軸に対して平行な直線である。これに対して、チャネル形成領域Ｃ２は、図５（ｂ）〜（ｄ）に示すように、レジストマスクＲ１を介したイオン注入とその後の熱拡散により形成される。このレジストマスクＲ１の一方の端部Ｒ１ａは、図５（ａ）に示すように、ストライプの中心軸に対して傾いて配置された直線となっている。このため、ストライプに沿ったチャネル形成領域Ｃ２の先端部Ｃ２ａも、ストライプの中心軸およびソース領域Ｓ１の先端部Ｓ１ａに対して傾いて配置された直線となる。
図６（ａ）は、ＭＯＳ型トランジスタ１０１のチャネル形成領域Ｃ２の不純物濃度分布を示す図であり、図６（ｂ）は、閾値電圧分布を示す図である。図６（ａ），（ｂ）の横軸は、図５（ａ）に示すソース領域Ｓ１の先端部Ｓ１ａに沿った方向を示しており、図５（ａ）においてチャネル形成領域Ｃ２におけるソース領域Ｓ１の先端に隣接した位置ａ，ｂ，ｃが、図６（ａ），（ｂ）の位置ａ，ｂ，ｃに対応している。
図６（ａ），（ｂ）に示すように、図５のＭＯＳ型トランジスタ１０１においては、図１のＭＯＳ型トランジスタ１００と異なり、各単位セルＵ１でのソース領域Ｓ１の先端部Ｓ１ａに沿った方向におけるチャネル形成領域Ｃ２の不純物濃度と閾値電圧が、一定値ではなく、連続的に変化するように設定されている。
ここで、一つの工程で形成されるストライプ状のチャネル形成領域Ｃ２の不純物濃度は、ストライプと直交する方向において、熱拡散された該チャネル形成領域Ｃ２の先端からの距離に依存する。ＭＯＳ型トランジスタ１０１においては、図５（ａ）に示すように、ストライプの中心軸に対して平行に配置されたソース領域Ｓ１のストライプと直交する方向にある先端位置ａ，ｂ，ｃは、ストライプに沿って一定の距離にある。一方、チャネル形成領域Ｃ２のストライプと直交する方向にある先端位置は、前述したように、ストライプに沿って連続的に変化するように設定されている。このため、図５のＭＯＳ型トランジスタ１０１においては、図６（ａ）に示すように、チャネル形成領域Ｃ２におけるソース領域Ｓ１の先端に隣接した位置での不純物濃度を、ストライプに沿って連続的に変化させることができる。また、これに伴って、図６（ｂ）に示すように、ＭＯＳ型トランジスタ１０１の閾値電圧が、ストライプに沿って連続的に変化するようになる。
従って、図５に示すＭＯＳ型トランジスタ１０１においては、図４で説明したように、閾値電圧Ｖｔｈが異なるＭＯＳ型トランジスタが順番にオン動作して、全体のチャネル電流Ｉｃがある程度緩やかに立ち上がる特性を持ったＭＯＳ型トランジスタとすることができる。すなわち、図５のＭＯＳ型トランジスタ１０１においては、各単位セルＵ１における閾値電圧Ｖｔｈの異なる部分は、ゲート電圧Ｖｇが同時に印加されてゲート電極Ｇ１への充電が同時であっても、上記閾値電圧Ｖｔｈの異なる部分が同時にオンせずに、閾値電圧Ｖｔｈの小さな部分からチャネルがオンしていく。逆に、ゲート電圧Ｖｇをゼロにしてゲート電極Ｇ１から電荷を引き抜く場合には、閾値電圧Ｖｔｈの大きな部分からチャネルがオフしていく。従って、図５のＭＯＳ型トランジスタ１０１においては、閾値電圧Ｖｔｈが一定値に設定されている図１のＭＯＳ型トランジスタ１００に較べて、電流波形の立ち上がりと立下りを緩やかにでき、これによってスイッチングノイズとスイッチング損失の増大を抑制することができる。
このように、図５のＭＯＳ型トランジスタ１０１においては、各単位セルＵ１において閾値電圧Ｖｔｈを連続的に変化させることで、単位セルＵ１内の各部を一斉に起動・停止しないようにして、動作タイミングをずらせるようにしている。従って、図５のＭＯＳ型トランジスタ１０１は、従来のようなドレイン電圧の立ち上がり波形を鈍らせてスイッチングノイズを抑制するための特別なゲート駆動回路を必要としていない。このため、図５のＭＯＳ型トランジスタ１０１は、小型で安価なＭＯＳ型トランジスタとすることができる。
以上のようにして、図５のＭＯＳ型トランジスタ１０１は、電力用途のスイッチング回路に用いられる、高速スイッチングが可能なＭＯＳ型トランジスタであって、スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタとすることができる。
尚、前述したように、ＭＯＳ型トランジスタの閾値電圧は、主として、チャネル形成領域の不純物濃度とゲート酸化膜厚で決まる。従って、ＭＯＳ型トランジスタの各単位セルで閾値電圧をストライプに沿って連続的に変化するように設定する場合、前述したように、ゲート酸化膜厚の設定によってもできないことはない。しかしながら、図５のＭＯＳ型トランジスタ１０１のように、チャネル形成領域Ｃ２の不純物濃度を連続的に変化させるほうが、一枚のマスク工程の追加のみで実現することができるためより好ましい。これにより、スイッチングノイズとスイッチング損失を抑制した図５に示すＭＯＳ型トランジスタ１０１を、安価に製造することができる。
図７は、図５のＭＯＳ型トランジスタ１０１の変形例であるＭＯＳ型トランジスタ１０２を模式的に示した図で、図７（ａ）は、ＭＯＳ型トランジスタ１０２の平面図である。また、図７（ｂ）〜（ｄ）は、それぞれ、図７（ａ）の一点鎖線Ａ１−Ａ１、一点鎖線Ａ２−Ａ２および一点鎖線Ａ３−Ａ３での断面図である。尚、図７に示すＭＯＳ型トランジスタ１０２において、図５に示したＭＯＳ型トランジスタ１０１と同様の部分については、同じ符号を付した。
また、図８（ａ）は、ＭＯＳ型トランジスタ１０２のチャネル形成領域Ｃ３の不純物濃度分布を示す図であり、図８（ｂ）は、閾値電圧分布を示す図である。図８（ａ），（ｂ）の横軸は、図７（ａ）に示すソース領域Ｓ１の先端部Ｓ１ａに沿った方向を示しており、図７（ａ）においてチャネル形成領域Ｃ３におけるソース領域Ｓ１の先端に隣接した位置ａ１，ａ２，ａ３が、図８（ａ），（ｂ）の位置ａ１，ａ２，ａ３に対応している。
図７に示すＭＯＳ型トランジスタ１０２においては、図５に示したＭＯＳ型トランジスタ１０１と異なり、単位セルＵ１内の各ソースコンタクトＳｃで構成されるサブ単位セルにおいて、ストライプと直交する方向において、チャネル形成領域Ｃ３の先端位置が、ソース領域Ｓ１の先端位置に対して、ストライプに沿って連続的に変化するように設定された構成となっている。このチャネル形成領域Ｃ３も、図５のＭＯＳ型トランジスタ１０１の場合と同様にして、図７（ｂ）〜（ｄ）に示すように、レジストマスクＲ２を介したイオン注入とその後の熱拡散により形成される。このレジストマスクＲ２の一方の端部Ｒ２ａは、図７（ａ）に示すように、各ソースコンタクトＳｃで構成されるサブ単位セルにおいて、ストライプの中心軸に対して傾いて配置された直線となっている。このため、ストライプに沿ったチャネル形成領域Ｃ３の先端部Ｃ３ａも、各ソースコンタクトＳｃで構成されるサブ単位セルにおいて、ストライプの中心軸およびソース領域Ｓ１の先端部Ｓ１ａに対して傾いて配置された直線となる。
図８（ａ），（ｂ）に示すように、図７に示すＭＯＳ型トランジスタ１０２においては、図５のＭＯＳ型トランジスタ１０１に較べて、チャネル形成領域Ｃ３の不純物濃度と閾値電圧を、各単位セルＵ１においてより均一に細かく連続的に変化させることができる。従って、図５のＭＯＳ型トランジスタ１０１に較べて、図８のＭＯＳ型トランジスタ１０２の特性を、より安定化させることができる。
図９は、本発明の別の例であるＭＯＳ型トランジスタ１０３を模式的に示した図で、図９（ａ）は、ＭＯＳ型トランジスタ１０３の平面図である。また、図９（ｂ）〜（ｄ）は、それぞれ、図９（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。尚、図７に示すＭＯＳ型トランジスタ１０３において、図５に示したＭＯＳ型トランジスタ１０１と同様の部分については、同じ符号を付した。
図５のＭＯＳ型トランジスタ１０１においては、ゲート電極Ｇ１を介したイオン注入と不純物拡散によるソース領域Ｓ１のストライプに沿った先端部Ｓ１ａが、ストライプの中心軸に対して平行に配置され、レジストマスクＲ１を介したイオン注入と不純物拡散によるチャネル形成領域Ｃ２のストライプに沿った先端部Ｃ２ａが、ストライプの中心軸に対して傾いて配置されていた。逆に、図９のＭＯＳ型トランジスタ１０３においては、ゲート電極Ｇ２を介したイオン注入と不純物拡散によるソース領域Ｓ２のストライプに沿った先端部Ｓ２ａが、ストライプの中心軸に対して傾いて配置されている。一方、レジストマスクＲ３の一方の端部Ｒ３ａは、図９（ａ）に示すように、ストライプの中心軸に対して平行に配置された直線となっており、レジストマスクＲ３を介したイオン注入と不純物拡散によるチャネル形成領域Ｃ４のストライプに沿った先端部Ｃ４ａが、ストライプの中心軸に対して平行に配置されている。
前述したように、一つの工程で形成されるストライプ状のチャネル形成領域Ｃ４の不純物濃度は、ストライプと直交する方向において、熱拡散された該チャネル形成領域Ｃ４の先端からの距離に依存する。ＭＯＳ型トランジスタ１０３においては、図９（ａ）に示すように、ストライプの中心軸に対して平行に配置されたチャネル形成領域Ｃ４のストライプと直交する方向にある先端位置は、ストライプに沿って一定の距離にある。一方、ソース領域Ｓ２のストライプと直交する方向にある先端位置は、ストライプに沿って連続的に変化するように設定されている。このため、図９のＭＯＳ型トランジスタ１０３においても、チャネル形成領域Ｃ４におけるソース領域Ｓ２の先端に隣接した位置での不純物濃度をストライプに沿って連続的に変化させることができる。これによって、図６（ａ），（ｂ）に示した図５のＭＯＳ型トランジスタ１０１についての不純物濃度分布と閾値電圧分布と同様の分布が、図９のＭＯＳ型トランジスタ１０３についても得られる。
従って、図９のＭＯＳ型トランジスタ１０３についても、図５のＭＯＳ型トランジスタ１０１と同様にして、電力用途のスイッチング回路に用いられる、高速スイッチングが可能なＭＯＳ型トランジスタであって、スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタとすることができる。
尚、図９のＭＯＳ型トランジスタ１０３についても、図７のＭＯＳ型トランジスタ１０２のように、単位セルＵ１内の各ソースコンタクトＳｃで構成されるサブ単位セルにおいて、ストライプと直交する方向において、ソース領域Ｓ２の先端位置が、チャネル形成領域Ｃ４の先端位置に対して、ストライプに沿って連続的に変化するように設定された構成としてもよい。これにより、図９のＭＯＳ型トランジスタ１０３に較べて、上記ＭＯＳ型トランジスタの閾値電圧を各単位セルＵ１においてより均一に細かく連続的に変化させることができ、上記ＭＯＳ型トランジスタの特性をより安定化させることができる。
以上の図５〜図９に示したＭＯＳ型トランジスタ１０１〜１０３については、次の図１０に示す設定を追加することで、閾値電圧の可変範囲をより広げることができる。図１０（ａ）は、ソース領域の先端部に沿った方向におけるチャネル形成領域の平均不純物濃度分布を示す図であり、図１０（ｂ）は、ソース領域の先端部に沿った方向におけるゲート酸化膜厚の分布を示す図である。
図１０（ａ）に示すＭＯＳ型トランジスタは、ストライプに沿った３個の連続する単位セルＵ１において、チャネル形成領域の平均不純物濃度が、それぞれ、異なる値に設定された構成となっている。具体的には、チャネル形成領域のイオン注入を３回に分け、ドーズ量を変える、もしくはマスクをずらせながら重ねイオン注入を行い、図１０（ａ）に示すパターンを形成する。これにより、不純物濃度の設定による図５〜図９に示したＭＯＳ型トランジスタ１０１〜１０３の閾値電圧の可変範囲をより広げることができると共に、該閾値電圧を上記ＭＯＳ型トランジスタの全体に渡って均一に分散させることができる。
図１０（ｂ）に示すＭＯＳ型トランジスタは、ストライプに沿った３個の連続する単位セルにおいて、ゲート酸化膜厚が、それぞれ、異なる値に設定された構成となっている。具体的には、一度厚いゲート酸化膜を形成したのち、レジストマスクで部分的にゲート酸化膜をエッチングして厚みを変え、図１０（ｂ）に示すパターンを形成する。ＭＯＳ型トランジスタの閾値電圧は、前述したようにゲート酸化膜厚によっても変化させることができるため、図１０（ｂ）に示すゲート酸化膜厚の異なる設定を図５〜図９に示したＭＯＳ型トランジスタ１０１〜１０３に追加することで、不純物濃度の設定による上記した閾値電圧の可変範囲をより広げることができると共に、該閾値電圧を上記ＭＯＳ型トランジスタの全体に渡って均一に分散させることができる。
以上示したように、上記したＭＯＳ型トランジスタは、電力用途のスイッチング回路に用いられる、高速スイッチングが可能なＭＯＳ型トランジスタであって、スイッチングノイズとスイッチング損失を抑制した、小型で安価なＭＯＳ型トランジスタとなっている。
尚、上記図１〜図１０の説明に用いたＭＯＳ型トランジスタは、いずれも、ソース領域とドレイン領域が半導体基板の主面側の表層部に形成され、キャリアが半導体基板の横方向に流れる、横型のＭＯＳ型トランジスタであった。しかしながら、本発明のＭＯＳ型トランジスタはこれに限らず、ソース領域（エミッタ領域）とドレイン領域（コレクタ領域）がそれぞれ半導体基板の主面側と裏面側に形成され、キャリアが半導体基板の縦方向に流れる、縦型のＭＯＳ型トランジスタやＩＧＢＴ（Insulated GateBipolar Transistor）であってもよい。
電力用途に用いられる従来の代表的なＭＯＳ型トランジスタ１００を模式的に示した図で、（ａ）は、ＭＯＳ型トランジスタ１００の平面図である。また、（ｂ）〜（ｄ）は、それぞれ、（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。 （ａ）は、ＭＯＳ型トランジスタ１００のチャネル形成領域Ｃ１の不純物濃度分布を示す図であり、（ｂ）は、閾値電圧分布を示す図である。 同じ閾値電圧を有するＮ個のＭＯＳ型トランジスタを並列動作させた場合の特性を示す図で、（ａ）は、ゲート電圧Ｖｇとチャネル電流Ｉｃの関係を示す図であり、（ｂ）は、経過時間ｔとチャネル電流Ｉｃの関係を示す図である。 異なる閾値電圧を有するＮ個のＭＯＳ型トランジスタを並列動作させた場合の特性を示す図で、（ａ）は、ゲート電圧Ｖｇとチャネル電流Ｉｃの関係を示す図であり、（ｂ）は、経過時間ｔとチャネル電流Ｉｃの関係を示す図である。 本発明の一例であるＭＯＳ型トランジスタ１０１を模式的に示した図で、（ａ）は、ＭＯＳ型トランジスタ１０１の平面図である。また、（ｂ）〜（ｄ）は、それぞれ、（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。 （ａ）は、ＭＯＳ型トランジスタ１０１のチャネル形成領域Ｃ２の不純物濃度分布を示す図であり、（ｂ）は、閾値電圧分布を示す図である。 ＭＯＳ型トランジスタ１０１の変形例であるＭＯＳ型トランジスタ１０２を模式的に示した図で、（ａ）は、ＭＯＳ型トランジスタ１０２の平面図である。また、（ｂ）〜（ｄ）は、それぞれ、（ａ）の一点鎖線Ａ１−Ａ１、一点鎖線Ａ２−Ａ２および一点鎖線Ａ３−Ａ３での断面図である。 （ａ）は、ＭＯＳ型トランジスタ１０２のチャネル形成領域Ｃ３の不純物濃度分布を示す図であり、（ｂ）は、閾値電圧分布を示す図である。 本発明の別の例であるＭＯＳ型トランジスタ１０３を模式的に示した図で、（ａ）は、ＭＯＳ型トランジスタ１０３の平面図である。また、（ｂ）〜（ｄ）は、それぞれ、（ａ）の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃでの断面図である。 （ａ）は、ソース領域の先端部に沿った方向におけるチャネル形成領域の平均不純物濃度分布を示す図であり、（ｂ）は、ソース領域の先端部に沿った方向におけるゲート酸化膜厚の分布を示す図である。
符号の説明
１００〜１０３ ＭＯＳ型トランジスタ
Ｓ１，Ｓ２ ソース（ｎ＋）領域
Ｓ１ａ，Ｓ２ａ ソース領域の先端部
Ｓｃ ソースコンタクト
Ｃ１〜Ｃ４ チャネル形成領域
Ｃ１ａ〜Ｃ４ａ チャネル形成領域の先端部
Ｒ１〜Ｒ３ レジストマスク
Ｒ１ａ〜Ｒ３ａ レジストマスクの一方の端部
Ｇ１，Ｇ２ ゲート電極
Ｇ１ａ，Ｇ２ａ ゲート電極の一方の端部
Ｄ１ ドレイン（ｎ＋）領域
Ｄｃ ドレインコンタクト
Ｕ１ 単位セル

Claims (9)

  1. ストライプ状のソース領域、チャネル形成領域およびゲート電極が、半導体基板の一方の面側に、互いに略並行に配置されてなる平面ゲート構造のＭＯＳ型トランジスタであって、
    複数個のソースコンタクトが、前記ソース領域のストライプに沿って、等間隔に並んで配置され、
    前記並んで配置された所定数個の連続するソースコンタクトで、単位セルが構成され、
    前記ＭＯＳ型トランジスタが、前記単位セルの集合体で構成されてなり、
    前記単位セルにおいて、
    前記ＭＯＳ型トランジスタの閾値電圧が、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とするＭＯＳ型トランジスタ。
  2. 前記単位セルにおいて、
    前記チャネル形成領域における前記ソース領域の先端に隣接した位置での不純物濃度が、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とする請求項１に記載のＭＯＳ型トランジスタ。
  3. 前記ゲート電極の前記ストライプに沿った一方の端部と、前記ゲート電極を介したイオン注入と前記端部からの不純物拡散による前記ソース領域の前記ストライプに沿った先端部とが、前記ストライプの中心軸に対して平行に配置されてなり、
    前記単位セルにおいて、
    不純物拡散による前記チャネル形成領域の前記ストライプに沿った先端部が、前記ストライプの中心軸に対して傾いて配置され、
    前記ストライプと直交する方向において、前記チャネル形成領域の先端位置が、前記ソース領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とする請求項２に記載のＭＯＳ型トランジスタ。
  4. 前記単位セル内の各ソースコンタクトで構成されるサブ単位セルにおいて、
    前記ストライプと直交する方向において、前記チャネル形成領域の先端位置が、前記ソース領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とする請求項３に記載のＭＯＳ型トランジスタ。
  5. 不純物拡散による前記チャネル形成領域の前記ストライプに沿った先端部が、前記ストライプの中心軸に対して平行に配置されてなり、
    前記単位セルにおいて、
    前記ゲート電極の前記ストライプに沿った一方の端部と、前記ゲート電極を介したイオン注入と前記端部からの不純物拡散による前記ソース領域の前記ストライプに沿った先端部とが、前記ストライプの中心軸に対して傾いて配置され、
    前記ストライプと直交する方向において、前記ソース領域の先端位置が、前記チャネル形成領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とする請求項３に記載のＭＯＳ型トランジスタ。
  6. 前記単位セル内の各ソースコンタクトで構成されるサブ単位セルにおいて、
    前記ストライプと直交する方向において、前記ソース領域の先端位置が、前記チャネル形成領域の先端位置に対して、前記ストライプに沿って連続的に変化するように設定されてなることを特徴とする請求項５に記載のＭＯＳ型トランジスタ。
  7. 前記チャネル形成領域が、レジストマスクを介したイオン注入により形成されてなることを特徴とする請求項３乃至６のいずれか一項に記載のＭＯＳ型トランジスタ。
  8. 前記ストライプに沿った所定数個の連続する単位セルにおいて、
    前記チャネル形成領域の平均不純物濃度が、それぞれ、異なる値に設定されてなることを特徴とする請求項１乃至７のいずれか一項に記載のＭＯＳ型トランジスタ。
  9. 前記ストライプに沿った所定数個の連続する単位セルにおいて、
    ゲート酸化膜厚が、それぞれ、異なる値に設定されてなることを特徴とする請求項１乃至８のいずれか一項に記載のＭＯＳ型トランジスタ。
JP2007106183A 2007-04-13 2007-04-13 半導体装置 Pending JP2008263136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007106183A JP2008263136A (ja) 2007-04-13 2007-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007106183A JP2008263136A (ja) 2007-04-13 2007-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2008263136A true JP2008263136A (ja) 2008-10-30

Family

ID=39985373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106183A Pending JP2008263136A (ja) 2007-04-13 2007-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2008263136A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141121A1 (ja) * 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US11424246B2 (en) 2009-12-28 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938585A (ja) * 1972-08-10 1974-04-10
JPH02271573A (ja) * 1989-04-12 1990-11-06 Seiko Epson Corp 半導体装置
JPH03218071A (ja) * 1990-01-23 1991-09-25 New Japan Radio Co Ltd Ｍｏｓｆｅｔ
JPH03218070A (ja) * 1990-01-23 1991-09-25 New Japan Radio Co Ltd Ｍｏｓｆｅｔ
JPH05267652A (ja) * 1991-10-15 1993-10-15 Texas Instr Inc <Ti> 電界効果トランジスタ
JP2000012841A (ja) * 1998-06-18 2000-01-14 Nec Yamagata Ltd 半導体装置
JP2004253765A (ja) * 2002-12-25 2004-09-09 Fuji Electric Holdings Co Ltd 半導体装置とその製造方法およびそれを用いた電力変換装置
JP2005197398A (ja) * 2004-01-06 2005-07-21 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938585A (ja) * 1972-08-10 1974-04-10
JPH02271573A (ja) * 1989-04-12 1990-11-06 Seiko Epson Corp 半導体装置
JPH03218071A (ja) * 1990-01-23 1991-09-25 New Japan Radio Co Ltd Ｍｏｓｆｅｔ
JPH03218070A (ja) * 1990-01-23 1991-09-25 New Japan Radio Co Ltd Ｍｏｓｆｅｔ
JPH05267652A (ja) * 1991-10-15 1993-10-15 Texas Instr Inc <Ti> 電界効果トランジスタ
JP2000012841A (ja) * 1998-06-18 2000-01-14 Nec Yamagata Ltd 半導体装置
JP2004253765A (ja) * 2002-12-25 2004-09-09 Fuji Electric Holdings Co Ltd 半導体装置とその製造方法およびそれを用いた電力変換装置
JP2005197398A (ja) * 2004-01-06 2005-07-21 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424246B2 (en) 2009-12-28 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2012141121A1 (ja) * 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100714857B1 (ko) 절연 게이트형 반도체장치
WO2013065247A1 (ja) 半導体装置
US20160372585A1 (en) Power semiconductor device
JP2007116049A (ja) 半導体装置
JP5423882B2 (ja) 超接合半導体装置
JPS6252969A (ja) 絶縁ゲ−ト型電界効果半導体装置
JP2010135791A (ja) 半導体素子及びその製造方法
JP7210342B2 (ja) 半導体装置
CN108417549B (zh) 半导体装置及电气设备
JPWO2017033315A1 (ja) 半導体素子
JP2009076642A (ja) 半導体装置
JP2006245477A (ja) 半導体装置
JP7373600B2 (ja) 半導体装置
JP2005217152A (ja) 半導体装置
JP2008263136A (ja) 半導体装置
JP2008511973A (ja) パワー半導体デバイス
JP5137947B2 (ja) 効率的なトランジスタ構造
JP4858253B2 (ja) トランジスタの駆動回路
JP2007258617A (ja) 半導体装置及びその半導体装置の製造方法
JP7352437B2 (ja) 半導体装置
JPH1041499A (ja) 高耐圧ｄｍｏｓ ｆｅｔ
KR100769139B1 (ko) 파워 모스에프이티
JP2020161786A (ja) 半導体装置およびその制御方法
JP7346170B2 (ja) 半導体装置及び半導体モジュール
JP2007294668A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002