JPH02271573A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置のトランジスタのスイッチング特
性の調整に関するものである。

［従来の技術］ 従来の技術を絶縁ゲート電界効果型トランジスタ（以下
ＭＯＳトランジスタと略す）の例を用いて説明する。

第６図はスイッチング特性調整前のＭＯＳｌ−ランジス
タである。

従来の半導体装置におけるＭｏｓトランジスタのスイッ
チング特性の調整は、第７図に示すように複数のＭＯＳ
ｌ−ランジスク７０８．７１０を並列に接続し、７０８
と７１０が同時にスイッチングを開始しないように信号
遅延要素として抵抗７２１を用意し、７１２に信号が印
加された場合、抵抗７２１を介してゲートが接続されて
いるトランジスタ７１０のスイッチング開始時間が遅れ
ることを利用して、ゆるやがなスイッチング特性を持っ
たトランジスタを実現していた。

【発明が解決しようとする課題〕

しかし従来の技術ではＭＯ５Ｉ−ランジスクのスイッチ
ング特性を調整する場合、回路構成を変更する必要があ
り、ＭＯ５Ｉ−ランジスタを作成するために必要な各稽
領域を変更しなくてはならなかった。

又、これらの領域を変更した場合、ＭＯＳトランジスタ
のスイッチング特性の調整前後でゲート材の大きさ及び
ゲート材とその下の酸化膜厚の関係が変化することによ
り、即ちゲート容量が変化するため、目的とする論理動
作の半導体装置を実現する際、そのタイミング設計上問
題となるゲート容量による遅延時間の変化がその調整前
後で発生するため高速、高集積度の半導体装置を実現す
る場合、その遅延時間の見積りを再度やり直す必要があ
った。

そこで本発明はこのような課題を解決するもので、その
目的とするところは、ＭＯＳトランジスタを形成するた
めに必要な各種領域を変更することなく、ＭＯ３Ｉ−ラ
ンジスタのスイッチング特性の調整可能な半導体装置を
提供することである。

［課題を解決するための手段］ 本発明の半導体装置は、ａ）半導体装置のトランジスタ
のスイッチング特性の調整において、ｂ）　　ｌ−ラン
ジスタのスイッチング特性を調整するためのしきい値電
圧の異なる調整用トランジスタを具備し、Ｃ）本調整用
トランジスタを作成するために必要な領域の、その一部
もしくは全てが、トランジスタを作成するためにＬＯＧ
Ｏ５が形成されない領域、ゲート材を形成するために必
要な領域のそれぞれに重複する様に構成し、ｄ）本領域
の大きさ、及び本領域に注入する不純物濃度を調整する
ことにより、トランジスタのスイッチング特性の調整を
可能とすることを特徴とする。

［実　施　例］ 本発明の半導体装置をＮチャネルＭＯ３Ｉ−ランジスタ
を用いた実施例に基づき詳細に説明する。

本発明の半導体装置は基本的に第１図に示す構成をして
いる。第２図は第１図の破線ａによる断面図、第３図は
破線すによる断面図である。

第１図において１０１はＭＯＳトランジスタな作成する
ためにＬＯＣＯ３が形成されない領域であり、１０２は
ゲート材を形成するために必要な領域である。１０１と
１０２が重複しない領域にノンなどのＮ型不純物を１〜
５ｘ　１０”ｃｍ−”程度の濃度で注入することによっ
てＭＯＳトランジスタのソース及びドレイン領域が形成
される。１０３は調整用ＭＯ３Ｉ−ランジスクのソース
・ドレインを作成するために必要な領域であって、調整
用ＭＯ３Ｉ−ランジスタに設定するしきい値電圧に応し
て、本領域へゲート材の上からボロン等のＰ型不純物を
１〜５　Ｘ　１０　”ｃｍ−”程度の濃度で基板の表面
近くに注入する。これにより表面濃度が変化し、しきい
値電圧が制御されることによって、調整用ＭＯ３Ｉ−ラ
ンジスクが構成される。調整用ＭＯＳトランジスタを作
成するために必要な領１ｊｉ１０３は、その一部もしく
は全てがＭＯＳトランジスタを作成するために、ＬＯＣ
ＯＳが形成されない領域１０１、ゲート材を形成するた
めに必要な領域１０２のそれぞれに重複する様に構成さ
れる。第３図の３３０は調整用ＭＯＳトランジスタを作
成するために不純物を注入した部分である。よって１０
１と１０２が重複する部分１０８．１０９が本来のしき
い値電圧のＭＯ５Ｉ−ランジスタのチャネル領域であり
、１０２と１０３が重複する部分１１０が、スイッチン
グ特性を調整するために、しきい値電圧が変更された調
整用ＭＯＳトランジスタのチャネル領域である。第１図
の等価回路図を第４図に示す、４０８及び４０９は第１
図における本来のしきい値のＭＯ５Ｉ−ランジスクであ
って、４１０は１０３の領域へＰ型不純物を注入したた
めに１本来のしきい値のＭＯＳトランジスタ４０８，４
０９よりしきい値が高く設定された調整用ＭＯ３Ｉ−ラ
ンジスタである。トランジスタのソース、ドレイン領域
はコンタク１−１０６．１０７を介して配線材１０４．
１０５と接続され外部へ引き出される。

以上の実施例は、あくまで一実施例であって第５図に示
すように調整用ＭＯ５Ｉ−ランジスタを形成するために
必要な領域５０３が、ＭＯＳトランジスタを形成するた
めにＬＯＧＯ５が形成されない領域５０１、ゲート材を
形成するために必要な領域５０２のそれぞれに重複する
様に、複数存在する場合においても同様な効果が期待で
きる。

又、ＰチャネルＭＯＳトランジスタにおいては調整用Ｍ
ＯＳトランジスタを形成するために必要な領域にリン等
のＮ型不純物を表面基板近くに注入することによって実
現可能である。

［発明の効果］ 本発明は以上説明したような構成をとることにより、ノ
イズ対策等から、トランジスタのスイッチング特性の調
整を行う必要が生じた場合、目的とする特性を持つトラ
ンジスタを作成するために、第７図に示すように回路構
成の変更、即ちトランジスタを作成するために定義され
る各種領域を変更する場合と比較して、トランジスタを
作成するために必要な各種領域を変更することな（、調
整用トランジスタのソース・ドレイン領域を作成するの
に必要な領域及びこの領域に注入する不純物１度を調整
することによって、調整用トランジスタのしきい値を高
め、結果的に調整用トランジスタのスイッチング開始時
間を遅らせることによって、同様の効果が期待できトラ
ンジスタの特性変更に柔軟に対処可能である。

又、本発明の構成ではトランジスタ特性の調整前後でゲ
ート材の大きさ及びゲート材とその下の酸化膜厚の関係
が変化しないことにより、即ちゲート容量が変化しない
ため目的とする論理動作の半導体装置を実現する際、そ
のタイミング設計上問題となるゲート容量による遅延時
間の変化がその調整前後で発生しないため、高速、高集
積度の半導体装置を実現する場合、その遅延時間の見積
りが容易になる。

【図面の簡単な説明】

第１図は実施例を示す構成図、第２図は第１図の破線ａ
による断面図、第３図は第１図の破線１〕による断面図
、第４図は第１図の等価回路図、第５図は別の実施例を
示す構成図、第６図、第７図、は従来の実施１プ１を示
す回路図。 １０１．５０１・・　ＭＯＳトランジスタを作成するた
めＬＯＧＯＳが 形成されない領域 １０２．５０２・・・ゲート材を形成するのに必要な領
域 １０３．５０３・・・調整用ＭＯ５Ｉ−ランジスタを形
成するのに必要な 領域 １０４．１０５，５０４，５０５ ・・・配線材 １０６．１０７．５０６．５０７ ・・・コンタクト １０８．１０９・・・チャネル領域 １１０・・・・・・・調整用トランジスタのチャネル領
域 ２００．３００・・・基板 ２１２．３１２．４１２．６１２．．７１２・・・ゲー
ト材 ２１４．３１４．４１４．６１４．７１４・　・・ソー
ス ２１５、３１５． ２１８、３１８ ２１９．３１９ ２２０、３２０ ３３０　・ ４０８． ４１０　　・ ４０９． ７２１　　・　・　・　・　・ ４１５、６１５、７１５ ・　・ドレイン ・・ゲート酸化膜 ・・ＬＯＧＯＳ酸化膜 ・酸化膜 ・・調整用トランジスタ作成 のためイオンが注入され た部分 ６０８．７０８．７１０ ・・ＭＯ５Ｉ−ランジスク ・・調整用Ｍ　ＯＳ　ｌ−ランジス タ ・・遅延要素の抵抗 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（（ｔ！！１名）ｙ１
１！７ 茗 ２）５Ｊ 回 ヌ 回 舅

Claims (1)

【特許請求の範囲】
1. （１）ａ）半導体装置のトランジスタのスイッチング特
   性の調整において、ｂ）トランジスタのスイッチング特
   性を調整するためのしきい値電圧の異なる調整用トラン
   ジスタを具備し、ｃ）本調整用トランジスタを作成する
   ために必要な領域の、その一部もしくは全てが、トラン
   ジスタを作成するためにＬＯＣＯＳが形成されない領域
   、ゲート材を形成するために必要な領域のそれぞれに重
   複する様に構成し、ｄ）本領域の大きさ、及び本領域に
   注入する不純物濃度を調整することにより、トランジス
   タのスイッチング特性の調整を可能とすることを特徴と
   する半導体装置。