JPH03218071A - Ｍｏｓｆｅｔ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の闇値を有するＭＯＳＦＥＴに関する。

〔従来の技術〕

従来のＭＯ　Ｓ　Ｆ　ＥＴは、半導体基板の上に所定長
離間するようにその基板と反対の極性のソース領域とド
レイン領域を形成し、そのソース領域とドレイン領域の
間の上部分に絶縁物（酸化膜）を介してゲート電極を設
け、更にソース領域にソース電極を、ドレイン領域にド
レイン電極を設けたものであり、例えばｎチャンネルエ
ンハンスメント形（ノーマリオフ形）では、半導体基板
がｐ形、ソース領域とドレイン領域が高濃度のｎ形で形
成される。そして、ソース電極とドレイン電極との間に
ドレイン電極を正とする電圧を印加して、ゲート電極と
ソース電極との間にゲート電極側を正とするゲート電圧
を印加すると、そのゲート電圧が所定値（闇値）を越え
るとドレイン電流が流れ始め、ゲート電圧の変化をドレ
イン電流の変化として取り出すことができる。

〔発明が解決しようとする課題〕

ところが、このＭＯＳＦＥＴは、単一素子であり、入出
力特性は１個の闇値及びｇｍ（ソース・ドレイン間のコ
ンダクタンス）に基づく特性に限定されていた。

本発明の目的は、任意の入出力特性を実現できるように
したＭＯＳＦＥＴを提供することである。

〔課題を解決するための手段〕

このために本発明のＭＯ　Ｓ　Ｆ　ＥＴは、ソース領域
とドレイン領域の間に形成されるチャンネル領域を覆う
酸化膜の厚さを部分的に異ならせて構成した。

？実施例〕 以下、本発明の実施例について説明する。第１図はその
一実施例のｎチャンネルエンハンスメント形のＭＯ　Ｓ
　Ｆ　ＥＴの上面図である。■はｐ形の半導体基板の上
部に形成されたｎ形のソース領域、２はｎ形のドレイン
領域であり、そのソース領域１とドレイン領域２の間の
ｐ形領域がチャンネル領域３として働く。そして、この
チャンネル領域３の上面に、ソース領域１からドレイン
領域２に向かうように、複数の異なった厚みの酸化膜４
１〜４６が形成されている。そして、この酸化膜４１〜
４６の上面に共通のゲート電極５が形成されている。酸
化膜４１〜４６は、例えばその各々を個別的に被着して
形成することにより、厚みを異ならせることができる。

従って、この第１図のＭＯ　Ｓ　Ｆ　ＥＴの等価回路は
第２図に示すような回路となる。Ｑ１は閾値が■７いソ
ース・ドレイン間コンダクタンスがｇｍ，のＦＥＴ，Ｑ
２は閾値がｖ１■、ソース・ドレイン間コンダクタンス
がｇｍｚのＦＥＴＸＱ３は閾値がＶＴ３、ソース・ドレ
イン間コンダクタンスがｇｍ３のＦＥＴ，Ｑ４は閾値が
ＶＴ４、ソース・ドレイン間コンダクタンスがｇｍａの
ＦＥＴ，Ｑ５はｆｉＪ｛ＩカＶｔｓ、ソース・ドレイン
間コンダクタンスがｇｍ，のＦＥＴ，Ｑ６は閾値が■Ｔ
６、ソース・ドレイン間コンダクタンスがｇｍｈのＦＥ
Ｔであり、これらのドレイン、ソース、ゲートが共通接
続されたものとなる。このＦＥＴＱＩ〜Ｑ６は、酸化膜
４１〜４６によって区別されるＦＥＴである。ここで各
闇値は、各酸化膜４１〜４６の厚みによって異なるので
、その厚みを適宜設定するこトニヨり、ソノ閾値をＶｙ
＋＜Ｖｔｚ＜Ｖｔ３＜Ｖｒａ〈■アｓ＜ｖｔ６に設定す
る。

第３図はこのＭＯ　Ｓ　Ｆ　ＥＴの電流電圧特性を示す
図である。ＶＧＳはゲートとソース間に印加するゲート
電圧、Ｉ０はドレイン電流である。またＩｔｌ１〜■．
は各々ＦＥＴＱＩ〜Ｑ６のドレイン電流である。

このＭＯ　Ｓ　Ｆ　ＥＴでは、第４図（ａｌに示すよう
なゲート電圧Ｖ（，５を印加すると、同図（ｂｌに示す
よう？特性のドレイン電流ＩＩｌｌを得ることができる
。

ここで、第４図（ｂｌにおける時間ＴＯの間はゲート電
圧ＶＣＳがＶｔ＋未満であるので、闇値とソース・ドレ
イン間のコンダクタンスで決定されることろのドレイン
電流ＩＩｌは流れないが、時間Ｔ１ではＶア，≦ＶＧ，
＜Ｖ，■であるので、ドレイン電流１０１が流れる。次
に、時間Ｔ２ではＶア２≦■。，＜ＶＴ＋であるので、
ドレイン電流はＬ＋＋Ｌｚとなる。

更に、時間Ｔ３ではｖｔｉ≦Ｖ　Ｇ　Ｓ　＜　Ｖ　７　
４であるので、ドレイン電流はＩｎｋ＋ＩＤＺ＋　ＩＤ
３となる。更に、時間Ｔ４では■ア，≦ＶＧＳ〈ＶＴ５
であるので、ドレイン電流はＩゎｒ　＋　Ｉ　ＤＫ　＋
　Ｉ　Ｄ３　＋　Ｉ　ｏｓとなる。更にまた、時間Ｔ５
ではＶＴ５≦ＶＧｓ＜ＶＴ６であるので、ドレイン電流
はＩ　．＋　Ｉ　ｏｚ＋　ＩＤ３＋　Ｉ　Ｄ４＋　Ｉ　
ｎｓとなる。

このようにゲート電圧が次の闇値を越える毎にドレイン
電流が段階的に増大していくので、ゲート電圧が時間に
比例して変化する特性の電圧であっても、これを二次的
関数的に変化する特性の出力に変換させることができる
。よって、例えば関数変換回路として使用できる。

なお、以上は酸化膜をチャンネルの方向と直交する方向
に複数個の異なる厚みに設定した例であるが、チャンネ
ルの方向に複数個の異なる厚みの酸化膜をシリーズに接
続した構成にすることもできる。例えば第５図に示すよ
うに、異なった厚みの酸化膜８１、８２をソース領域ｌ
とドレイン領域２の間にシリーズ接続することもできる
。

この場合は、ゲート電圧が高い方の闇値電圧を越えると
始めて全チャンネルが導通する。従って、閾値電圧の低
い方のチャンネル部分が耐圧向上に役立ち、また酸化膜
全域をその高い方向の闇値に設定した場合に比較して相
互コンダクタンスを大きくすることができる。

また、以上の実施例ではエンハンスメント形（ノーマル
オフ形）について説明したがデプレソション形（ノーマ
リオン）についても同様に実施できることは勿論である
。

〔発明の効果〕

以上から本発明のＭＯ　Ｓ　Ｆ　ＥＴによれば、酸化膜
の厚みを部分的に異ならせて複数の闇値及びソース・ド
イレン間のコンダクタンスを持たせたので、その闇値や
コンダクタンス数および値により任意の入出力特性を持
たせることができるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＭＯ　Ｓ　Ｆ　ＥＴの概略
平面図、第２図はそのＭＯ　Ｓ　Ｆ　ＥＴの等価回路図
、第３図はそのＭＯ　Ｓ　Ｆ　ＥＴの電圧電流特性図、
第４図（ａ）はゲート電圧特性図、（ｂｌはｆａｔのゲ
ート電圧を印加したときのドレイン電流の特性図、第５
図は別の実施例のＭＯＳＦＥＴの概略平面図である。 １・・・ソース領域、２・・・ドレイン領域、３・・・
チャンネル領域、４１〜４６・・・酸化膜、５・・・・
・・ゲートｔ栂、６、７・・・チャンネルストッパ、８
１、８２・・・酸化膜。

Claims (1)

【特許請求の範囲】
1. （１）、ソース領域とドレイン領域の間に形成されるチ
   ャンネル領域を覆う酸化膜の厚さを部分的に異ならせた
   ことを特徴とするＭＯＳＦＥＴ。