JP4667736B2 - 多重チャンネルを有するモストランジスターの製造方法 - Google Patents

多重チャンネルを有するモストランジスターの製造方法 Download PDF

Info

Publication number
JP4667736B2
JP4667736B2 JP2003342265A JP2003342265A JP4667736B2 JP 4667736 B2 JP4667736 B2 JP 4667736B2 JP 2003342265 A JP2003342265 A JP 2003342265A JP 2003342265 A JP2003342265 A JP 2003342265A JP 4667736 B2 JP4667736 B2 JP 4667736B2
Authority
JP
Japan
Prior art keywords
channel
pattern
layer
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003342265A
Other languages
English (en)
Other versions
JP2004128508A (ja
Inventor
東健 朴
昌燮 李
晶東 崔
信愛 李
成▲ホ▼ 金
成民 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004128508A publication Critical patent/JP2004128508A/ja
Application granted granted Critical
Publication of JP4667736B2 publication Critical patent/JP4667736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置及びその製造方法に関するものであり、より詳細には多重チャンネルを有するモス（ＭＯＳ）トランジスター半導体装置及びその製造方法に関するものである。
半導体装置が高集積化されることによって、素子形成領域、すなわちアクティブ領域の大きさが減少するようになり、アクティブ領域に形成されるＭＯＳトランジスターのチャンネル長さが減るようになった。ＭＯＳトランジスターのチャンネル長さが短くなると、チャンネル領域での電界や電位におよぶソース及びドレーンの影響が顕著になるが、このような現象をショット−チャンネル効果（short channel effect）という。また、アクティブ領域の縮小によってチャンネルの幅も減少するようになって閾値電圧（threshold voltage）が増加する狭チャンネル効果（narrow width effect）が現れる。
したがって、基板上に形成される素子らの大きさを縮小させながら素子の性能を極大化させるための色々な方法らが研究開発されている。その代表的なものとして、ピン（fin）構造、ＤＥＬＴＡ（fully Depleted Lean-channel TrAnsistor）構造、ＧＡＡ（Gate All Around）構造のような垂直型トランジスター（vertical transistor）構造を挙げることができる。
例えば、特許文献１には平行した複数個の薄いチャンネルピン（fin）がソース／ドレーン領域の間に提供されて前記チャンネルの上面及び側壁上にゲート電極が拡張される構造のピン型ＭＯＳトランジスターが開示されている。前記ピン型ＭＯＳトランジスターによると、チャンネルピンの両側面上にゲート電極が形成されて前記両側面からゲート制御がなされることによってショット−チャンネル効果（short-channel effect）を減少させることができる。しかし、ピン型ＭＯＳトランジスターは複数個のチャンネルピンがゲートの幅方向に沿って平行するように形成されるためにチャンネル領域及びソース／ドレーン領域が占める面積が大きくなり、チャンネル数が増えることによってソース／ドレーン接合キャパシタンス（junction capacitance）が増加する問題がある。
ＤＥＬＴＡ構造のＭＯＳトランジスターの例は特許文献２等に記載されている。ＤＥＬＴＡ構造ではチャンネルを形成するアクティブ層が一定幅を有して垂直に突出するように形成される。また、ゲート電極が垂直に突出されたチャンネル領域を覆いかぶせるように形成される。したがって、突出された部分の高さがチャンネルの幅をなして、突出された部分の幅がチャンネル層の厚さに形成される。このように形成されたチャンネルでは突出された部分の両面をすべて利用することができるために、チャンネルの幅が二倍になる効果を得ることができて狭チャンネル効果を防止できる。また、突出された部分の幅を減らす場合、両面に形成されるチャンネルの空乏層（depletion layer）が互いに重なるように作ることでチャンネル導電性を増加させることができる。
しかし、このようなＤＥＬＴＡ構造のＭＯＳトランジスターをバルク型シリコン基板に具現する場合、チャンネルをなすようになる部分が突出するように基板を加工して突出した部分を酸化防止膜で覆った状態で基板酸化を実施しなければならない。この時、酸化を過度に実施するとチャンネルをなす突出部と基板本体とを連結する部分が酸化防止膜で保護されない部分から側面に拡散された酸素により酸化されることによって、チャンネルと基板本体とが隔離される。このように過度な酸化によりチャンネル隔離がなされながら連結部側のチャンネルの厚さが狭くなって、単結晶層が酸化過程で応力を受けて損傷を受ける問題が発生する。
反面に、このようなＤＥＬＴＡ構造のＭＯＳトランジスターをＳＯＩ（Silicon On Insulator）型基板に形成する場合にはＳＯＩ層を狭い幅を有するように蝕刻してチャンネル領域を形成するためにバルク型基板を使用する時の過度な酸化による問題がなくなる。しかし、ＳＯＩ型基板を使用するとチャンネルの幅がＳＯＩ層の厚さにより制限されるが、完全空乏方式（fully depletion type）のＳＯＩ型基板はＳＯＩ層の厚さが数百Åに過ぎないために使用に制限が課せられるようになる。
一方、ＧＡＡ構造のＭＯＳトランジスターでは、通例的にＳＯＩ層でアクティブパターンを形成してその表面がゲート絶縁膜で覆われたアクティブパターンのチャンネル領域をゲート電極が囲むように形成する。したがって、ＤＥＬＴＡ構造で言及した効果と類似の効果を得ることができる。
しかし、ＧＡＡ構造を具現するためにはゲート電極がチャンネル領域でアクティブパターンを囲むように形成するためにアクティブパターンの下側の埋没酸化膜を等方性蝕刻のアンダーカット現象を利用して蝕刻する。この時、前記ＳＯＩ層がそのままチャンネル領域及びソース／ドレーン領域で利用されるために、このような等方性蝕刻過程の間チャンネル領域の下部だけでなくソース／ドレーン領域の下部も相当部分除去される。したがって、ゲート電極用の導電膜を蒸着する時にチャンネル領域だけでなくソース／ドレーン領域の下部にもゲート電極が形成されることによって寄生キャパシタンス（parasitic capacitance）が大きくなる問題がある。
また、等方性蝕刻過程でチャンネル領域の下部が水平蝕刻されて後続工程で、ゲート電極で埋めたてられるトンネルの水平長さ（または幅）が大きくなるようになる。すなわち、この方法によるとチャンネルの幅よりも小さなゲート長さを有するＭＯＳトランジスターを製造することが不可能になり、ゲート長さを縮小するのに限界がある。
米国特許第６，４１３，８０２号明細書 米国特許第４，９９６，５７４号明細書
したがって、本発明の第１目的は素子の集積度及び速度を向上させることができる多重チャンネルを有する半導体装置を提供することにある。
本発明の第２目的は前述した半導体装置を製造するのに適合した半導体装置の製造方法を提供することにある。
前述した本発明の第１目的を達成するために本発明は、半導体基板の主表面上に形成されて、垂直方向に形成された複数個のチャンネルを具備して、それぞれのチャンネルの間には少なくとも一つのトンネルが形成されているアクティブチャンネルパターンと、前記アクティブチャンネルパターン上に前記複数個のトンネルを埋めたてながら前記複数個のチャンネルを囲むように形成されたゲート電極と、前記アクティブチャンネルパターンの両側に前記複数個のチャンネルと連結されるように形成されたソース／ドレーン領域と、を具備することを特徴とする半導体装置を提供する。
望ましくは、前記複数個のチャンネルはシリコンのような単結晶半導体膜で形成される。前記ソース／ドレーン領域は複数個のチャンネルに対して垂直方向に一定なドーピングプロファイルを有する。
前述した本発明の第２目的を達成するために本発明は、半導体基板の主表面上に複数個のチャンネル層間層及び複数個のチャンネル層が互いに反復して積層された予備アクティブパターンを形成する段階と、前記予備アクティブパターンのソース／ドレーン領域が形成される領域を前記基板の表面が露出される時まで蝕刻する段階と、前記蝕刻された領域を埋めたてるようにソース／ドレーン領域を形成する段階と、前記複数個のチャンネル層間層を選択的に除去して前記アクティブ予備パターンを貫通する複数個のトンネルを形成して、前記トンネルらと前記チャンネル層でなされた複数個のチャンネルとでなされたアクティブチャンネルパターンを形成する段階と、前記複数個のトンネルを埋めたてながら前記複数個のチャンネルを囲むゲート電極を形成する段階と、を具備することを特徴とする半導体装置の製造方法を提供する。
本発明によると、一つのアクティブパターンに複数個の薄いチャンネルを形成して前記チャンネルを囲むようにゲート電極を形成する。前記複数個の薄いチャンネルらは垂直に積層されるために、従来のピン型ＭＯＳトランジスターに比べてチャンネル領域及びソース／ドレーン領域が占める面積を大きく減らすことができる。
また、ソース／ドレーン領域が複数個のチャンネルに対して垂直方向に均一なドーピングプロファイルを有するように形成されるために、チャンネルの数及び面積が増えても均一なソース／ドレーン接合キャパシタンスを維持することができる。したがって、接合キャパシタンスを最小化しながら電流を増加させることができて素子の動作速度を向上させることができる。
本発明の垂直型ＭＯＳトランジスターによると、複数個のチャンネル層及び複数個のチャンネル層間層を反復積層してアクティブパターンを形成して、前記アクティブパターンのうちソース／ドレーンが形成される領域を蝕刻した後に、前記蝕刻された領域を再びエピタキシャル単結晶膜や導電物質で満たしてソース／ドレーンを形成する。したがって、前記チャンネル層間層の水平長さがゲート長さ領域に限定されるために、後続工程で前記チャンネル層間層を等方性蝕刻してトンネルを形成する時に前記トンネルが水平拡張されることを防止することができる。したがって、チャンネル幅よりも小さなゲート長さを有する高集積ＭＯＳトランジスターを具現できる。
以下、本発明の望ましい実施例らを、図面を参照して詳細に説明する。図面らで、同一な参照符号は同一な部材を示す。
図１及び図２は本発明の一実施例による多重チャンネルを有するＭＯＳトランジスターのアクティブパターン及びゲート電極を各々図示した斜視図である。
図１を参照すると、半導体基板のような集積回路基板（図示せず）の表面上に形成されたアクティブパターンは垂直方向に形成された複数個のチャンネルら４ａ，４ｂ，４ｃを具備する。図示した実施例では複数個のチャンネルら４ａ，４ｂ，４ｃは３個のチャンネルを示しているが、２個またはそれ以上の個数のチャンネルを形成することもできる。前記複数個のチャンネルら４ａ，４ｂ，４ｃは狭い幅を有して垂直方向に積層された形態を有する。前記それぞれのチャンネル４ａ，４ｂ，４ｃの間には複数個のトンネルら２ａ，２ｂ，２ｃが形成されている。前記アクティブパターンの両側には前記複数個のチャンネル４ａ，４ｂ，４ｃと連結されるようにソース／ドレーン領域３が形成されている。前記ソース／ドレーン領域３は前記チャンネルら４ａ，４ｂ，４ｃよりは広い幅を有して形成される。前記ソース／ドレーン領域３と前記チャンネルら４ａ，４ｂ，４ｃとの間には前記ソース／ドレーン領域３と前記チャンネルら４ａ，４ｂ，４ｃとを連結するソース／ドレーン拡張層５（extension layer）を形成することもできる。
より具体的に説明すると、前記アクティブパターンは両側に比較的広い幅を有する直六面体状のソース／ドレーン領域３を具備する。しかし、前記アクティブパターンは多角形の形状を有することもできる。前記ソース／ドレーン領域３の間には前記直六面体よりも狭い幅を有するチャンネル領域が形成されて前記ソース／ドレーン領域３を相互連結する。前記チャンネル領域は前記ソース／ドレーン領域３と連結される二つのソース／ドレーン拡張層５を有して、前記二つのソース／ドレーン拡張層５は垂直方向に形成された複数個のチャンネル４ａ，４ｂ，４ｃにより相互連結される。前記チャンネルら４ａ，４ｂ，４ｃの間には複数個のトンネルら２ａ，２ｂ，２ｃが形成されている。最下部に形成されたトンネル２ａは最下部のチャンネル層４ａとその下に具備された半導体基板の表面部位との間に形成されて、最上部のチャンネル４ｃ上にはトンネル形状のグルーブ２′が形成されている。
図２を参照すると、前記アクティブパターン上には前記複数個のトンネル２ａ，２ｂ，２ｃとトンネル形状のトンネルグルーブ２′とを埋めたてながら複数個のチャンネル４ａ，４ｂ，４ｃを縦方向（ソース／ドレーン領域の形成方向と平面的に垂直である方向）に囲むようにゲート電極６が形成されている。ゲート電極６は前記複数個のトンネル２ａ，２ｂ，２ｃとトンネル形状のトンネルグルーブ２′とに沿って延長することもできる。前記ゲート電極６と複数個のチャンネル４ａ，４ｂ，４ｃとの間にはゲート絶縁膜７が形成されている。
前記半導体基板はシリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）やその他の通例的な基板でなされ、望ましくは単結晶シリコンでなされる。
前記チャンネル４ａ，４ｂ，４ｃはシリコン膜のような単結晶半導体膜で形成される。前記ソース／ドレーン領域３は選択的なエピタキシャル単結晶膜や、ポリシリコン、金属または金属シリサイドのような導電膜で形成される。選択的なエピタキシャル単結晶膜やポリシリコンで形成する場合に、ソース／ドレーン領域３に不純物を注入して伝導性を付与する。
図示したようにチャンネル４ａ，４ｂ，４ｃとソース／ドレーン領域３との間にソース／ドレーン拡張層５を形成する場合、前記ソース／ドレーン領域３はポリシリコン、金属または金属シリサイドのような導電膜で形成し、前記ソース／ドレーン拡張層５は選択的なエピタキシャル単結晶膜で形成することが望ましい。
前記ゲート電極６はポリシリコンで形成され、その上面にゲート積層膜８が形成され得る。前記ゲート積層膜８はゲート抵抗を低くするための金属シリサイドまたはゲートキャッピングのための絶縁物質で形成される。
ゲート絶縁膜７は熱酸化膜又はＯＮＯ膜で形成することができる。
本発明のＭＯＳトランジスターにおいては、複数個の薄いチャンネル４ａ，４ｂ，４ｃらが一つのソース／ドレーン領域３に連結されていて、前記ソース／ドレーン領域３を複数個のチャンネル４ａ，４ｂ，４ｃに対して垂直方向に一定なドーピングプロファイルを有するように形成することができるためにチャンネル数が増えても均一なソース／ドレーン接合キャパシタンスを維持することができる。したがって、接合キャパシタンスを最小化しながら電流を増加させて素子の速度を向上させることができる。
また、複数個のチャンネル４ａ，４ｂ，４ｃをゲート電極６が覆いかぶせるために、チャンネルの幅よりも小さなゲート長さを有するＭＯＳトランジスターを提供して素子の集積度を向上させることができる。
チャンネル４ａ，４ｂ，４ｃに提供される複数個のチャンネル層及びトンネル２に提供される複数個のチャンネル層間層が反復積層されたアクティブパターンのうちソース／ドレーンが形成される領域を蝕刻した後に、前記蝕刻された領域を再びエピタキシャル単結晶膜又は導電物質で満たしてソース／ドレーン領域３を形成する。したがって、チャンネル領域のアクティブパターンのみを残すために、ゲート電極６で埋めたてられるトンネル２の水平長さがゲート長さ領域に限定されることによって、チャンネル幅よりも小さなゲート長さを有する高集積ＭＯＳトランジスターを具現することができる。
以上のような本発明の目的と別の特徴及び長所などは次に参照する本発明の好適な実施例に対する以下の説明から明確になるであろう。
以下に前記した本発明を望ましい実施例が図示された添付図面を参考にしてより詳細に説明する。
［実施例１］
図３は本発明の第１実施例による半導体装置の平面図であり、図４及び図５は各々、図３のＡＡ′線及びＢＢ′線による半導体装置の断面図である。
図３ないし図５を参照すると、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）でなされた半導体基板１０の主表面上に垂直した上部方向に形成された複数個のチャンネル４４ａ，４４ｂでなされたチャンネル４４を具備するアクティブパターン３０が形成される。前記アクティブパターン３０の両側部には前記複数個のチャンネル４４ａ，４４ｂと連結されるようにソース／ドレーン領域３４が形成される。前記ソース／ドレーン領域３４と前記複数個のチャンネル４４ａ，４４ｂとの間に前記チャンネル４４ａ，４４ｂと連結されて前記ソース／ドレーン領域３４と接続するソース／ドレーン拡張層３２が形成される。
前記複数個のチャンネル４４ａ，４４ｂの間には複数個のトンネルら４２が形成されている。最下部に形成されたトンネルは最下部のチャンネル層４４ａとその下に具備された半導体基板の表面部位である高濃度の不純物領域１２との間に形成されて、最上部のチャンネル４４ｂ上にはトンネル形状のグルーブ４２ｃが形成されている。
前記チャンネルら４４ａ，４４ｂは単結晶シリコンのような半導体物質で形成され、前記ソース／ドレーン領域３４はポリシリコン、金属または金属シリサイドのような導電性物質で形成される。この時、前記ソース／ドレーン拡張層３２は前記チャンネルら４４ａ，４４ｂと同一の物質を使用して前記チャンネルら４４ａ，４４ｂから延長して形成する。前記ソース／ドレーン拡張層３２は望ましくは選択的なエピタキシャル単結晶シリコンで形成される。
前記アクティブパターン上にはそれぞれのチャンネル４４ａ，４４ｂの間に形成された複数個のトンネル４２ａ，４２ｂでなされたトンネル４２とトンネル形状のグルーブ４２ｃとを埋めたてながら複数個のチャンネル４４ａ，４４ｂを縦方向に囲むようにゲート電極４８が形成される。前記ゲート電極４８と複数個のチャンネル４４ａ，４４ｂとの間（すなわち、トンネル４２及びトンネル上のグルーブ４２ｃの内面及びチャンネルの側壁）にはゲート絶縁膜４６が形成される。望ましくは、前記ゲート電極４８はポリシリコンでなされ、その上面にゲート抵抗を低くするための金属シリサイドでなされたゲート積層膜５０が形成される。
前記複数個のチャンネル４４ａ，４４ｂでなされたチャンネル領域を除外したソース／ドレーン領域３４を囲むようにフィールド領域２２が形成される。
また、前記アクティブパターン下部の基板１０の主表面、すなわち最下部のチャンネル下には高濃度のドーピング領域１２が形成される。前記高濃度ドーピング領域１２はショット−チャンネル効果を誘発する可能性がある基底（bottom）トランジスターの動作を防止するか、または減少させる役割をする。
図６ないし図２３は本発明の第１実施例による半導体装置の製造方法を説明するための断面図らであり、図２４ないし図２９は各段階における斜視図らである。
図６を参照すると、半導体基板１０の主表面に基板の導電型と同じような導電型の不純物をイオン注入して基底トランジスターの動作を防止するための高濃度のドーピング領域１２を形成する。前記半導体基板１０はシリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）で構成されている。望ましくは、前記半導体基板１０は単結晶シリコンで形成する。
図７を参照すると、前記基板１０上に複数個のチャンネル層間層１４及び複数個のチャンネル層１６を互いに反復して積層する。まず、基板１０上に第１チャンネル層間層１４ａを形成して、第１チャンネル層間層１４ａ上に第１チャンネル層１６ａを形成する。最上部には最上のチャンネル層間層１４ｃを形成する。
前記チャンネル層１６及びチャンネル層間層１４はお互いに対して蝕刻選択比を有する単結晶半導体物質らで形成する。望ましくは、前記チャンネル層１６は約３００Å厚さの単結晶シリコン膜で形成して、前記チャンネル層間層１４は約３００Å厚さの単結晶ゲルマニウム膜または単結晶シリコン−ゲルマニウム膜で形成する。前記チャンネル層１６及びチャンネル層間層１４の厚さ及び反復回数は作ろうとするトランジスターの目的によって自由に調節することができる。本実施例では総厚さが約１０００〜１５００Å程度になるようにチャンネル層１６及びチャンネル層間層１４を反復して積層する。この時、前記チャンネル層１６をドーピングされた単結晶シリコン膜で形成することによって、チャンネルドーピングをあらかじめ実施することもできる。
図８を参照すると、写真蝕刻工程で前記複数個のチャンネル層１６及びチャンネル層間層１４をパターニングして複数個の第１チャンネル層パターンら１６ａ′，１６ｂ′でなされた第１チャンネル層予備パターン１６′と複数個のチャンネル層間層パターンら１４ａ′，１４ｂ′，１４ｃ′でなされたチャンネル層間層予備パターン１４′とでなされた予備アクティブパターン１８を形成する。この時、蝕刻工程をさらに遂行して半導体基板１０の不純物領域よりも深い深さを有する素子分離トレンチ２０を形成する。
次に、前記素子分離トレンチ２０を埋めたてるように化学気相蒸着（ＣＶＤ）方法で酸化膜を蒸着し、エッチバックまたは化学機械的錬磨（ＣＭＰ）工程で前記フィールド酸化膜を予備アクティブパターン１８の表面が露出する時まで平坦化させることによって前記予備アクティブパターン１８を囲むフィールド領域２２を形成する。
図９を参照すると、前記予備アクティブパターン１８を含んだ基板１０上に蝕刻阻止膜２３、ダミーゲート層２５及び反射防止膜２７を順次に積層する。
前記蝕刻阻止膜２３は前記ダミーゲート層２５に対して選択的に除去できる物質、望ましくはシリコン窒化物を約１００〜２００Åの厚さで蒸着して形成する。前記蝕刻阻止膜２３は後続工程で前記ダミーゲート層２５を蝕刻する時にその下部のアクティブパターンが蝕刻されることを防止する。
前記ダミーゲート層２５はゲート領域を限定するためのものであり、シリコン酸化物を約１０００Å程度の厚さで蒸着して形成する。
前記反射防止膜２７は写真蝕刻工程時に下部基板から光が反射することを防止する役割をして、シリコン窒化物を約３００Åの厚さで蒸着して形成する。
図１０を参照すると、写真蝕刻工程で前記反射防止膜２７、ダミーゲート層２５及び蝕刻阻止膜２３を順に乾式蝕刻して反射防止膜パターン２８、ダミーゲートパターン２６及び蝕刻阻止膜パターン２４でなされたゲートハードマスク２９を形成する。前記ゲートハードマスク２９は約０．２μｍないし０．３μｍの幅を有して、ソース／ドレーン領域とチャンネル領域とを自動的にセルフ−アラインさせる役割をする。
図１１を参照すると、前記ゲートハードマスク２９をエッチングマスクとして使用して露出された予備アクティブパターン１８を半導体基板１０の表面が露出する時まで蝕刻してソース／ドレーンが形成される領域３０を定義する。すると、前記予備アクティブパターン１８はチャンネル領域のみが残る。この時、前記蝕刻工程をさらに遂行して前記半導体基板１０の上部を前記高濃度ドーピング領域１２の投射範囲（projected range）の下まで蝕刻する。
すると、図示したように、ゲートハードマスク２９の下に複数個の第２チャンネル層パターンら１６ａ″、１６ｂ″でなされた第２チャンネル層パターン１６″と複数個のチャンネル層間層パターンら１４ａ″、１４ｂ″、１４ｃ″でなされた第２チャンネル層間層パターン１４″とでなされたアクティブチャンネルパターン１８ａが形成される。
アクティブパターンを蝕刻せずにそのままソース／ドレーン領域として使用する従来のＧＧＡ構造では、チャンネル層間層を等方性蝕刻する時にトンネルが水平拡張されてゲート電極の長さが大きくなる問題が発生する。本実施例ではアクティブパターンのうちソース／ドレーンが形成される領域３０を蝕刻した後に、前記蝕刻された領域３０を再び導電物質で満たしてソース／ドレーンを形成する。したがって、アクティブチャンネルパターン１８ａを構成するチャンネル層間層１４の水平長さがゲート長さ領域に限定されるために、後続工程で前記第２チャンネル層間層１４″を等方性蝕刻してトンネルを形成する時に前記トンネルが水平拡張することを防止することができる。したがって、チャンネル幅よりも小さなゲート長さを有する高集積ＭＯＳトランジスターを具現できる。
図１２を参照すると、前記半導体基板１０の蝕刻された部分３０の表面及び前記アクティブチャンネルパターン１８ａの側面上に部分的に選択的なエピタキシャル単結晶膜を約３００Åないし４００Å程度の厚さで成長させてソース／ドレーン拡張層３２を形成する。この時、傾斜イオン注入を実施して前記選択的なエピタキシャル単結晶膜をドーピングさせることにより、複数個の第２チャンネル層パターンら１６ａ″，１６ｂ″各々に均一なソース／ドレーン不純物の濃度を有するようにする。場合によっては、イオン注入を実施せずに後続工程の熱処理により高濃度の導電膜でなされたソース／ドレーン領域からドーパント（dopant）を固形状拡散（solid phase diffusion）させることによって、それぞれのチャンネル層１６に対して均一なソース／ドレーンドーピングを有するソース／ドレーン拡張層３２を形成することもできる。
図１３を参照すると、前記ソース／ドレーン拡張層３２上に前記蝕刻領域３０を完全に埋めたてるように導電性物質を蒸着して導電膜を形成した後、前記導電膜をアクティブチャンネルパターン１８ａの表面までエッチバック（etch back）することで前記蝕刻領域３０の内部のみに高濃度の導電膜でなされたソース／ドレーン領域３４を形成する。望ましくは、前記導電物質としてはドープト（doped）ポリシリコン、金属または金属シリサイドを使用する。このように、蒸着工程でソース／ドレーン領域３４を形成するために、前記ソース／ドレーン領域３４は前記チャンネル領域のアクティブチャンネルパターン１８ａに沿って垂直で均一なドーピングプロファイルを有するように形成することができる。この時、前記ゲートハードマスク２９の側面下部にソース／ドレーン用導電膜のテール（tail）３４ａが残っていることがありえる。
ここで、前記エピタキシャル単結晶膜でなされたソース／ドレーン拡張層３２の表面荒さ（roughness）を改善して再結晶化させるために、前記導電膜を蒸着する段階前に水素（Ｈ２）雰囲気で高温熱処理を実施することができる。
図１４を参照すると、前記ソース／ドレーン領域３４及びフィールド領域２２上に前記ゲートハードマスク２９を覆うようにシリコン窒化物を蒸着してマスク層３５を蒸着する。望ましくは、前記マスク層３５はゲートハードマスク２９を構成する最上部層、すなわち反射防止膜パターン２８と同一な物質で形成する。ここで、前記マスク層３５を蒸着する前に、熱酸化工程を進行して前記ソース／ドレーン領域３４の表面部位とチャンネル領域のアクティブチャンネルパターン１８ａの露出された表面部位とを酸化させて酸化膜を形成することもできる。このような酸化膜はストレスを緩衝させる役割を果たす。
図１５を参照すると、前記ダミーゲートパターン２６の表面が露出する時まで前記マスク層３５をエッチバックまたは化学機械的錬磨（chemical mechanical polishing：ＣＭＰ）工程で除去してダミーゲートパターン２６を露出させるマスクパターン３６を形成する。図２４は図１５の工程を具体的に示すための斜視図である。
図１６を参照すると、前記マスクパターン２６を利用して前記ダミーゲートパターン２６を選択的に除去してゲートトレンチ３８を形成する。この時、前記ダミーゲートパターン２６を除去するための蝕刻工程時に前記蝕刻阻止膜パターン２４はその下部のアクティブパターン１８が蝕刻されることを防止する。図２５は図１６の工程を具体的に示すための斜視図である。
図１７を参照すると、前記ゲートマスクパターン２９の側面下部に導電膜テール３４ａが残っている場合、酸化工程または湿式洗浄工程を実施して前記導電膜テール３４ａを除去する。望ましくは、酸化工程を実施して前記導電膜テール３４ａを絶縁膜４０に変化させることによって、後続工程で形成されるゲート電極と前記導電膜テール３４ａとが合線することを防止する。
図１８を参照すると、前記ゲートトレンチ３８を通じて露出された蝕刻阻止膜パターン２４を除去する。また、前記チャンネル領域のアクティブチャンネルパターン１８ａがドーピングされていない場合、前記ゲートトレンチ３８を通じて局部的にチャンネルイオン注入を実施してチャンネル領域のアクティブチャンネルパターン１８ａをドーピングさせる。望ましくは、投射範囲がそれぞれの第２チャンネル層パターンら１６ａ″，１６ｂ″内に形成されるようにチャンネルイオン注入を実施する。ここで、参照符号４１はチャンネルイオン注入された領域を示す。または、前記チャンネルイオン注入をそれぞれの第２チャンネル層パターンら１６ａ″，１６ｂ″ごとにドーピング濃度が変わるように遂行することによって、印加されるゲート電圧によってトランジスターが段階的に作動できるようにすることができる。
続いて、図２６に図示したように、前記ソース／ドレーン領域３４を蝕刻マスクとして利用してフィールド領域２２を選択的に蝕刻してチャンネル領域のアクティブチャンネルパターン１８ａの側面を露出させる。図２６は図１８の断面で現れていない部位を具体的に示すための斜視図である。
図１９を参照すると、等方性の蝕刻工程で前記複数個のチャンネル層間層パターンら１４ａ″，１４ｂ″，１４ｃ″を選択的に除去してアクティブチャンネルパターン１８ａを貫通する複数個のトンネル４２ａ，４２ｂと最上部にトンネル状のトンネルグルーブ４２ｃとを形成する。この時、前記第２チャンネル層パターンら１６ａ″，１６ｂ″は複数個のチャンネル４４ａ，４４ｂを形成する。望ましくは、前記複数個のトンネル４２ａ，４２ｂ及び複数個のチャンネル４４ａ，４４ｂは約５０％の誤差範囲内でダミーゲートパターン２６の幅と同じ幅で形成するようにする。
図２７は図１９の工程を具体的に示すための斜視図である。図示したように、前記トンネルら４２ａ，４２ｂによりソース／ドレーン拡張層３２の側面の表面部位が部分的に露出される。
図２０を参照すると、熱酸化工程を実施して前記複数個のチャンネル４４ａ，４４ｂの表面部位及びトンネルグルーブ４２ｃの表面上にゲート絶縁膜４６を約１０〜７０Å程度の厚さで形成する。図２８は図２０の工程を具体的に図示した斜視図である。図示したように、チャンネルにより露出されたソース／ドレーン拡張層３２の表面一部にもゲート絶縁膜４６が連続して形成される。
ここで、前記ゲート絶縁膜４６を形成する前に、前記チャンネルら４４ａ，４４ｂの表面荒さを改善するために水素（Ｈ２）またはアルゴン（Ａｒ）雰囲気で高温熱処理を実施してゲート絶縁膜４６とチャンネルとの間の荒さを減少させることができる。また、前記ゲート絶縁膜４６はシリコンオキシナイトライドで形成することもできる。
図２１を参照すると、前記複数個のトンネル４２ａ，４２ｂとトンネルグルーブ４２ｃとを埋めたてながら前記複数個のチャンネル４４ａ，４４ｂを囲むようにゲート電極４８を形成する。望ましくは、前記ゲート電極４８はドープトポリシリコンで形成する。図２９は図２１の工程を図示する斜視図である。
図２２を参照すると、前記ポリシリコンゲート電極４８の上面にゲート抵抗を減らすための金属シリサイドでなされたゲート積層膜５０を形成する。この時、前記ゲート積層膜５０をゲートキャッピング（capping）の役割をする絶縁物質、例えばシリコン酸化物又はシリコン窒化物で形成することもできる。図３０は図２２の工程を図示する斜視図である。
図２３を参照すると、前記マスクパターン３６を除去した後に金属配線などの後続工程を進行して垂直型ＭＯＳトランジスターを完成させる。この時、場合によって前記マスク層３６を除去せずにそのまま層間絶縁膜として使用することもできる。
［実施例２］
図３１は図２３のＡ部分の拡大図である。図３１を参照すると、実施例１による垂直型ＭＯＳトランジスターではゲート電極４８とソース／ドレーン領域３４（具体的にはソース／ドレーン領域の拡張層３２）との間にゲート絶縁膜が存在することによってゲート電極４８とソース／ドレーン領域３４との間にオーバーラップキャパシタンスが発生する。本実施例はこのようなオーバーラップキャパシタンスの発生を抑制するためのものである。
図３２は本実施例による半導体装置の斜視図であり、図３３は図３２のＣＣ′線による断面図である。本実施例では前述した実施例１でゲート電極４８とソース／ドレーン領域３４との間でオーバーラップキャパシタンス（図３１参照）が増加することを防止するためにゲート電極４８とソース／ドレーン領域３４との間に絶縁物質でなされたゲートスペーサ５４を形成する。本実施例で実施例１と同一な部材は同一参照符号で示す。
図３２及び図３３を参照すると、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）でなされた半導体基板１０の主表面上に垂直方向に形成された複数個のチャンネル４４ａ，４４ｂを具備するアクティブパターン３０が形成される。前記アクティブパターン３０の両側片には前記複数個のチャンネル４４ａ，４４ｂと連結されるようにソース／ドレーン領域３４が形成される。前記ソース／ドレーン領域３４と前記チャンネル４４ａ，４４ｂとの間に前記チャンネル４４ａ，４４ｂと連結されて前記ソース／ドレーン領域３４と接続するソース／ドレーン拡張層３２が形成される。
それぞれのチャンネル４４ａ，４４ｂの間にはチャンネルの長さよりも短い長さで複数個のトンネル４２が形成される。最下部に形成されたトンネル４２ａは最下部のチャンネル層４４ａとその下に具備された半導体基板の表面部位である不純物領域１２との間に形成されて、最上部のチャンネル４４ｂ上にはトンネル形状のトンネルグルーブ４２ｃが形成されている。
図３４は図３３のＢ部分の拡大図である。図示したように、トンネル４２の両側壁及びトンネルグルーブ４２ｃの両側壁には前記チャンネル４４ａ，４４ｂの長さとトンネル４２の長さとの差の半分に該当する厚さ（ｄ）で、絶縁膜でなされたゲートスペーサ５４が形成される。
前記アクティブパターン３０上には前記複数個のトンネル４２ａ，４２ｂとトンネルグルーブ４２ｃとを埋めたてながら複数個のチャンネル４４ａ，４４ｂを囲むようにゲート電極４８が形成される。前記ゲート電極４８と複数個のチャンネル４４ａ，４４ｂとの間（すなわち、トンネルの側壁及びトンネルグルーブの側壁を除外したトンネル４２の上部面及び下部面及びトンネルグルーブの下部面）にはゲート絶縁膜４６が形成される。望ましくは、前記ゲート電極４８はポリシリコンでなされて、その上面に金属シリサイドでなされたゲート積層膜５０が形成される。前記ゲート積層膜５０はゲート電極４８の側壁上部を囲むように形成されて鋸の歯（notched）ゲート電極を具現する。
前記複数個のチャンネル４４ａ，４４ｂでなされたチャンネル領域を除外したソース／ドレーン領域３４を囲むようにフィールド領域２２が形成される。
前記アクティブパターン下部の基板１０の主表面には基底トランジスターの動作を防止するための高濃度のドーピング領域１２が形成される。
図３５ないし図４７は本実施例による半導体装置の製造方法を説明するための断面図らである。
図３５を参照すると、まず前述した実施例１の図６ないし図１１で説明したような方法で半導体基板１０上に単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムでなされた複数個のチャンネル層間層１４及び単結晶シリコンでなされた複数個のチャンネル層１６が互いに反復して積層されたアクティブパターン１８、及び前記予備アクティブパターン１８を囲むフィールド領域２２を形成した後、前記予備アクティブパターン１８上にチャンネル領域とソース／ドレーン領域とをセルフ−アラインさせるためのゲートハードマスクを形成する。前記ゲートハードマスクは蝕刻阻止膜パターン２４、ダミーゲートパターン２６及び反射防止膜パターン２８が順次に積層されて形成される。
前記ゲートハードマスクを利用して前記アクティブパターンを基板１０の表面が露出する時まで蝕刻してソース／ドレーンが形成される領域３０を定義することで、チャンネル領域の予備アクティブパターン１８のみを残す。この時、前記蝕刻工程をさらに遂行して前記半導体基板上部を前記高濃度ドーピング領域１２の投射範囲の下まで蝕刻する。
すると、図１１に図示したように、ゲートハードマスク２９の下に複数個の第２チャンネル層パターンら１６ａ″、１６ｂ″でなされた第２チャンネル層パターン１６″と複数個のチャンネル層間層パターンら１４ａ″、１４ｂ″、１４ｃ″でなされた第２チャンネル層間層パターン１４″とでなされたアクティブチャンネルパターン１８ａが形成される。
図３６を参照すると、アクティブチャンネルパターン１８ａの露出された側面を通じて前記複数個の第２チャンネル層間層パターンら１４″を選択的に水平蝕刻してアンダーカット領域３１を形成する。アンダーカット領域３１の幅は元来のアクティブチャンネルパターン１８ａの側壁表面で約５００Åないし７００Åの深さで形成される。すると、複数個のチャンネル層間層パターンら１４ａ″，１４ｂ″，１４ｃ″は第２チャンネル層パターンら１６ａ″，１６ｂ″のパターンの長さよりは短い複数個の第３チャンネル層間層パターンら１５ａ，１５ｂ，１５ｃに形成される。
図３７を参照すると、前記アンダーカット領域３１を満たすように結果物の全面に絶縁膜５２を蒸着する。具体的に、前記アクティブチャンネルパターン１８ａのアンダーカット領域３１を埋めたてるように化学気相蒸着法により酸化シリコンのような絶縁物を結果物の全面、すなわち、アクティブチャンネルパターン１８ａの側壁及び表面を含んで前記蝕刻領域３０の内面全体を覆う絶縁膜５２を形成する。
図３８を参照すると、前記絶縁膜５２をエッチバックして前記アンダーカット領域３１のみを埋めたてて酸化シリコンのような絶縁物でなされたゲートスペーサ５４を形成する。
図３９を参照すると、実施例１の図１２で説明したところと同一な方法で、前記蝕刻された部分３０の表面及び前記アクティブパターン１８の側面上に部分的に選択的なエピタキシャル単結晶膜を成長させてソース／ドレーン拡張層３２を形成する。
続いて、実施例１の図１３で説明したところと同一な方法で、前記ソース／ドレーン拡張層３２を含んだ結果物の全面にドープトポリシリコン、金属または金属シリサイドのような導電膜を蒸着した後、これをエッチバックすることにより、前記蝕刻された部分３０を埋めたてるソース／ドレーン領域３４を形成する。
ここで、前記導電膜を蒸着する前に傾斜イオン注入を実施して前記選択的なエピタキシャル単結晶膜でなされたソース／ドレーン拡張層３２をドーピングさせることができる。または、後続工程の熱処理により前記ソース／ドレーン領域からドーパントを固形状で拡散させることによって、ソース／ドレーン拡張層３２をドーピングさせることもできる。いかなる場合でも、前記ソース／ドレーン拡張層３２及びソース／ドレーン領域３４はチャンネル領域に対して垂直方向に均一なドーピングプロファイルを有する。
図４０を参照すると、実施例１の図１４で説明したところと同一な方法で前記ソース／ドレーン領域３４、チャンネル領域のアクティブパターン１８及び基板１０上にシリコン窒化物を蒸着してマスク層を蒸着した後、実施例１の図１５で説明したところと同一な方法で前記ダミーゲートパターン２６の表面が露出する時まで前記マスク層を平坦化してダミーゲートパターン２６を露出させるマスクパターン３６を形成する。
図４１を参照すると、実施例１の図１６で説明したところと同一な方法で、前記マスクパターン３６を利用して前記ダミーゲートパターン２６を選択的に除去してゲートトレンチ３８を形成する。この時、前記ダミーゲートパターン２６を除去するための蝕刻工程時に前記蝕刻阻止膜パターン２４はその下部のアクティブパターン１８が損傷することを防止する役割をする。また、実施例１の図１７で説明したところと同一な方法で前記ゲートパターン２６の側面にソース／ドレーン用導電膜のテール３４ａが残っている場合、前記ゲートトレンチ３８を形成した後、酸化工程を実施して前記導電膜テールを酸化シリコンでなされた絶縁膜４０で作る。
図４２を参照すると、実施例１の図１８で説明したところと同一な方法で、前記ゲートトレンチ３８を通じて露出された蝕刻阻止膜パターン２４を除去する。また、前記チャンネル領域のアクティブパターン１８がドーピングされていない場合、前記ゲートトレンチ３８を通じて不純物を局部的にイオン注入してチャンネル領域のアクティブパターン１８をドーピングさせる。望ましくは、投射範囲がそれぞれのチャンネル層１６内に形成されるようにチャンネルイオン注入を実施する。または、印加されるゲート電圧によってトランジスターを段階的に作動させるために前記チャンネルイオン注入をそれぞれの第２チャンネル層パターンら１６ａ″，１６ｂ″ごとにドーピング濃度が異なるように遂行することができる。
その次に、結果物の全面に酸化シリコンを化学気相蒸着法により蒸着して前記アンダーカット領域３１の幅と同一であるか、あるいはそれよりも若干大きい厚さで約５００Åないし７００Å厚さの絶縁膜を形成してこれをエッチバックして前記ゲートトレンチ３８の内側壁上に絶縁膜スペーサ５６を形成する。前記絶縁膜スペーサ５６はチャンネルの幅及びゲートの幅を調節する。
図４３を参照すると、実施例１の図１９で説明したところと同一な方法で、前記ソース／ドレーン領域３４を蝕刻マスクとして利用してフィールド領域２２を選択的に蝕刻してチャンネル領域のアクティブチャンネルパターン１８ａの側面を露出させた後、等方性の蝕刻工程で前記複数個の第３チャンネル層間層パターンら１５ａ，１５ｂ，１５ｃを選択的に除去する。その結果、アクティブチャンネルパターン１８ａを貫通する複数個のトンネル４２ａ，４２ｂと最上部にトンネルグルーブ４２ｃとが形成される。この時、第２チャンネル層パターンら１６ａ″，１６ｂ″は複数個のチャンネル４４ａ，４４ｂを形成する。前記トンネル４２ａ，４２ｂらはその側壁上に形成されたゲートスペーサ５４により前記チャンネル４４ａ，４４ｂの水平長さよりも短い長さで形成される。
図４４を参照すると、実施例１の図２０で説明したところと同一な方法で、熱酸化工程を実施して前記複数個のチャンネル４４ａ，４４ｂの表面部位（具体的には前記複数個のトンネル４２ａ，４２ｂの上部表面及び下部表面、トンネルグルーブ４２ｃの下部底面を含む）上にゲート絶縁膜４６を形成する。この時、前記チャンネルら４４ａ，４４ｂの表面荒さを改善するために前記ゲート絶縁膜４６を形成する前に、水素（Ｈ２）またはアルゴン（Ａｒ）雰囲気で高温熱処理を実施することもできる。
図４５を参照すると、実施例１の図２１で説明したところと同一な方法で、前記複数個のトンネル４２ａ，４２ｂと前記トンネルグルーブ４２ｃとを埋めたてながら前記複数個のチャンネル４４ａ，４４ｂを囲むようにゲート電極４８を形成する。望ましくは、前記ゲート電極４８はドープトポリシリコンで形成する。
図４６を参照すると、前記絶縁膜スペーサ５６を選択的に除去して前記ゲート電極４８の上面及び側壁一部を露出させる。ゲート電極４８の側壁下部上にはスペーサ残留物５６ａが残る。
図４７を参照すると、実施例１の図２２で説明したところと同一な方法で、前記露出されたゲート電極４８の上面及び側壁の一部上にゲート抵抗を減らすための金属シリサイドでなされたゲート積層膜５０を形成する。この時、前記ゲート電極４８の幅はトンネル４２の長さと同一な反面、前記ゲート積層膜５０の幅は前記チャンネル４４ａ，４４ｂの長さと同一になる。したがって、前記ゲート積層膜５０がゲート電極４８に比べて突出された鋸型ゲートプロファイルが作られる。このような鋸型ゲートプロファイルはゲート電極４８とゲート積層膜５０との間の接触抵抗を低くすることができる。
続いて、図３３に図示したように前記絶縁膜スペーサ５６及びマスクパターン３６を除去する。
前述した本実施例によると、ゲート電極４８とソース／ドレーン領域３４との間に絶縁物質でなされたゲートスペーサ５４を形成することによって、ゲート電極とソース／ドレーンとの間のオーバーラップキャパシタンスを減らすことができる。また、ゲート電極４８の側壁の一部分を囲むようにゲート積層膜５０を形成することによって、ゲート電極４８とゲート積層膜５０との間の接触抵抗を減少させることができる。
［実施例３］
図４８は本発明の第３実施例による半導体装置の断面図である。本実施例による半導体装置は、ポリシリコンゲート電極４８と金属シリサイドでなされたゲート積層膜５０ａとが同一な幅を有することを除いては前述した実施例２に図示した半導体装置と同一である。
実施例２での図３５ないし図４４までの工程まで同一に進行してゲート絶縁膜を形成する。次に、複数個のトンネル４２ａ，４２ｂとトンネルグルーブ４２ｃとを埋めたてながら前記複数個のチャンネル４４ａ，４４ｂを囲むようにポリシリコンゲート電極４８を形成する。したがって、前記ポリシリコンゲート電極４８は前記トンネル４２ａ，４２ｂの水平幅と同一幅を有するように形成される。
続いて、前記ポリシリコンゲート電極４８上に金属シリサイドでなされたゲート積層膜５０を形成した後、ゲートトレンチ３８の側壁上に形成された絶縁膜スペーサ５６を除去する。すると、前記ゲート積層膜５０もゲート電極４８と同一な幅で形成される。
実施例１と同一な方法で、チャンネル領域のアクティブチャンネルパターンの側面にエピタキシャル単結晶膜を成長させてソース／ドレーン拡張層を形成した後、導電物質を蒸着及びエッチバックしてソース／ドレーン領域３４を形成する。また、ソース／ドレーン領域３４は図示したように、アクティブパターンの蝕刻された部分をエピタキシャル単結晶膜や、ポリシリコン、金属または金属シリサイドのような導電物質で埋めたてて形成することもできる。
［実施例４］
図４９ないし図５８は本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。本実施例で前述した実施例１と同一な部材に対しては同一な参照符号を使用して説明する。
図４９を参照すると、実施例１の図６ないし図１１に図示したところと同一な方法で半導体基板１０上に単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムでなされた複数個のチャンネル層間層１４ａ，１４ｂ，１４ｃ及び単結晶シリコンでなされた複数個のチャンネル層１６ａ，１６ｂが互いに反復して積層された予備アクティブパターン１８及び前記予備アクティブパターン１８を囲むフィールド領域２２を形成する。続いて、前記予備アクティブパターン１８上に蝕刻阻止膜パターン２４、ダミーゲートパターン２６及び反射防止膜パターン２８でなされたゲートハードマスク２９を形成する。
前記ゲートハードマスク２９を利用して前記予備アクティブパターン１８を基板１０の表面が露出する時まで蝕刻してソース／ドレーンが形成される蝕刻領域３０を形成する。すると、前記予備アクティブパターン１８から図示したように、ゲートハードマスク２９下のチャンネル領域に複数個の第２チャンネル層パターンら１６ａ″，１６ｂ″でなされた第２チャンネル層パターン１６″と複数個のチャンネル層間層パターンら１４ａ″，１４ｂ″，１４ｃ″でなされた第２チャンネル層間層パターン１４″とでなされたアクティブチャンネルパターン１８ａが形成される。
この時、蝕刻工程をさらに遂行して前記半導体基板１０の上部を前記高濃度ドーピング領域１２の投射範囲の下まで蝕刻する。
次に、前記蝕刻された領域３０の内面、アクティブチャンネルパターン１８ａの表面及びフィールド領域２２の表面上に前記フィールド領域２２に対して蝕刻選択比を有する物質、望ましくはシリコン窒化物でなされた酸化抑制層５８を形成する。
図５０を参照すると、前記酸化抑制層５８を異方性で蝕刻すると、アクティブチャンネルパターン１８ａの側壁とソース／ドレーンが形成される蝕刻領域３０の内側面とのみに酸化防止スペーサ５８ａが形成されて、蝕刻領域３０の半導体基板１０の表面５９、すなわちソース／ドレーンの基底部は露出される。
図５１を参照すると、熱酸化工程を通じて前記基板の露出された表面５９を酸化させる。すると、ソース／ドレーンの基底部のみに酸化シリコンでなされた絶縁膜パターン６０が形成される。
図５２を参照すると、燐酸ストリッピングなどの工程湿式蝕刻工程で前記酸化抑制層５８を選択的に除去する。
図５３を参照すると、実施例１の図１２で説明したところと類似な方法で前記アクティブチャンネルパターン１８ａの側面上に部分的に選択的なエピタキシャル単結晶膜を成長させてソース／ドレーン拡張層３２ａを形成する。
続いて、実施例１の図１３で説明したところと同一な方法で、前記ソース／ドレーン拡張層３２ａを含んだ結果物の全面にドープトポリシリコン、金属または金属シリサイドのような導電膜を蒸着した後これをエッチバックすることにより、前記蝕刻された領域３０を埋めたてるソース／ドレーン領域３４ａを形成する。この時、エピタキシャル単結晶膜は前記絶縁膜パターン６０を除外したシリコン領域のみで成長するためにアクティブチャンネルパターン１８ａの側面上で厚く成長する。したがって、前述した実施例１ないし実施例３とは異なり、前記ダミーゲートパターン２６の側壁にソース／ドレーン用導電膜のテール３４ａが残らない。
ここで、前記導電膜を蒸着する前に傾斜イオン注入を実施して前記選択的なエピタキシャル単結晶膜でなされたソース／ドレーン拡張層３２ａをドーピングさせることができる。または、後続工程の熱処理により前記ソース／ドレーン領域からドーパントを固形状で拡散させることによって、ソース／ドレーン拡張層３２ａをドーピングさせることもできる。このような方法で、前記ソース／ドレーン拡張層３２ａ及びソース／ドレーン領域３４ａはチャンネル領域に対して垂直方向に均一なドーピングプロファイルを有する。
図５４を参照すると、実施例１の図１４で説明したところと同一な方法で、前記ソース／ドレーン領域３４ａ、チャンネル領域のアクティブチャンネルパターン１８ａ及び基板１０上にシリコン窒化物を蒸着してマスク層を蒸着した後、前記ダミーゲートパターン２６の表面が露出する時まで前記マスク層を平坦化してダミーゲートパターン２６を露出させるマスクパターン３６を形成する。
図５５を参照すると、実施例１の図１６で説明したところと同一な方法で、前記マスクパターン３６を利用して前記ダミーゲートパターン２６を選択的に除去してゲートトレンチ３８を形成する。続いて、前記ゲートトレンチ３８を通じて露出された蝕刻阻止膜パターン２４を除去する。また、前記チャンネル領域のアクティブチャンネルパターン１８ａがドーピングされていない場合、前記ゲートトレンチ３８を通じて不純物を局部的にイオン注入してチャンネル領域のアクティブチャンネルパターン１８ａをドーピングさせる。望ましくは、投射範囲がそれぞれのチャンネル層１６内に形成されるようにチャンネルイオン注入を実施する。または、それぞれのチャンネル層１８ごとにドーピング濃度が異なるようにチャンネルイオンを実施して印加されるゲート電圧によってトランジスターが段階的に作動できるようにすることができる。
図５６を参照すると、実施例１の図１８で説明したところと同一な方法で、前記ソース／ドレーン領域３４を蝕刻マスクとして利用してフィールド領域２２を選択的に蝕刻してチャンネル領域のアクティブチャンネルパターン１８ａの側面を露出させる。その次に、実施例１の図１９で説明したところと同一な方法で、等方性の蝕刻工程で前記複数個のチャンネル層間層パターンら１４ａ″，１４ｂ″，１４ｃ″を選択的に除去してアクティブチャンネルパターン１８ａを貫通する複数個のトンネル４２ａ，４２ｂと最上部のトンネルグルーブ４２ｃとを形成する。この時、前記第２チャンネル層パターンら１６ａ″，１６ｂ″は複数個のチャンネル４４ａ，４４ｂを形成する。
図５７を参照すると、実施例１の図２０で説明したところと同一な方法で、熱酸化工程を実施して前記複数個のチャンネル４４ａ，４４ｂの表面（具体的には複数個のトンネル４２ａ，４２ｂ及びトンネルグルーブ４２ｃを含む）上にゲート絶縁膜４６を形成する。この時、前記チャンネルら４４ａ，４４ｂの表面荒さを改善するために前記ゲート絶縁膜４６を形成する前に、水素（Ｈ２）またはアルゴン（Ａｒ）雰囲気で高温熱処理を実施することもできる。
続いて、実施例１の図２１で説明したところと同一な方法で、前記複数個のトンネル４２ａ，４２ｂとトンネルグルーブ４２ｃとを埋めたてながら前記複数個のチャンネル４４ａ，４４ｂを囲むようにポリシリコンゲート電極４８を形成した後、その上面にゲート抵抗を減らすための金属シリサイドでなされたゲート積層膜５０を形成する。
図５８を参照すると、実施例１の図２３で説明したところと同一に、前記マスクパターン３６を除去した後に金属配線などの後続工程を進行して垂直型ＭＯＳトランジスターを完成させる。
前述した本実施例によると、ソース／ドレーン領域３４の基底部に絶縁膜パターン６０を形成してソース／ドレーン接合キャパシタンスを減らすことができる。
［実施例５］
図５９は本発明の第５実施例による半導体装置の断面図である。本実施例で実施例１と同一な部材は同一参照符号を使用して示す。
本実施例では実施例１の図６ないし図１１までで説明したところと同一に遂行した後、予備アクティブパターン１８を蝕刻してソース／ドレーンが形成される蝕刻領域３０とアクティブチャンネルパターン１８ａとを形成して、前記蝕刻領域３０を選択的なエピタキシャル単結晶膜で埋めたててソース／ドレーン領域３４を形成する。以後に実施例１の図１４ないし図２３までで説明したところと同一な方法を遂行して半導体装置を形成する。したがって、本実施例では実施例１のソース／ドレーン領域を形成する時、エピタキシャル方法によりソース／ドレーン拡張層を形成して、前記ソース／ドレーン拡張層に別のソース／ドレーン領域３４を形成する代わりに、エピタキシャル方法で前記蝕刻領域３０を完全に埋めたててソース／ドレーン領域３４を形成することを除いては前述した第１実施例と同一である。
本実施例による半導体装置では、別のソース／ドレーン拡張層を形成する必要がない。また、前述した実施例２または実施例３の方法と組合せてゲート電極４８とソース／ドレーン領域３４との間に絶縁物質でなされたゲートスペーサ５４を形成することもでき、前述した第４実施例と組合せてソース／ドレーン領域３４の基底部に絶縁膜パターン６０を形成することもできる。
［実施例６］
図６０は本実施例による半導体装置の断面図である。本実施例で実施例１と同一な部材は同一参照符号を使用して示す。
本実施例では前記実施例５と同様に、実施例１の図６ないし図１１までで説明したところと同一に遂行した後、予備アクティブパターン１８を蝕刻してソース／ドレーンが形成される蝕刻領域３０とアクティブチャンネルパターン１８ａとを形成し、前記蝕刻領域３０を実施例５での選択的なエピタキシャル単結晶膜で埋めたてることの代りにドープトポリシリコン、金属または金属シリサイドのような導電膜を蒸着した後に前記導電膜をエッチバックしてソース／ドレーン領域３４を形成することを除いては実施例５と同一な方法で遂行して半導体装置を形成する。
実施例５と同様に別のソース／ドレーン拡張層を形成する必要がない。
また、前述した第２、第３または第４実施例のうちひとつ以上と第６実施例とを組合せて多重チャンネルを有する垂直型ＭＯＳトランジスターを具現することができる。
［実施例７］
図６１は本実施例による半導体装置の断面図である。本実施例による半導体装置はアクティブパターンを構成するチャンネル層間層及びチャンネル層の厚さ及び反復回数を調節してチャンネル４４の数とトンネルの厚さとが実施例７で図示した半導体装置と異なることを除いては、実施例７に説明した半導体装置と同一である。
［実施例８］
図６２は本実施例による半導体装置の断面図である。本実施例による半導体装置はＳＯＩ基板の酸化膜７０上に実施例５または実施例６で記載したところと同一な方法で遂行して形成する。
具体的に、ＳＯＩ基板の酸化膜７０上にそれぞれの間にトンネルを介在して形成された複数個のチャンネル４４ａ，４４ｂ，４４ｃでなされたアクティブチャンネルパターン、前記アクティブパターンの両側片に前記複数個のチャンネル４４ａ，４４ｂ，４４ｃと連結されるように形成されたソース／ドレーン領域３４及び前記アクティブパターン上でトンネルを埋めたてながら前記複数個のチャンネル４４ａ，４４ｂ，４４ｃを囲むように形成されたゲート電極４８を有するように垂直型ＭＯＳトランジスターを形成する。前記垂直型ＭＯＳトランジスターは前述した他の実施例らで記載した方法を組合せて具現することもできる。
前記ＳＯＩ基板は下部半導体基板（図示せず）と前記基板上に形成された埋没酸化膜７０（buried oxide layer）とで構成される。
本実施例では前記埋没酸化膜７０上に単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムでなされた複数個のチャンネル層間層及び単結晶シリコンでなされた複数個のチャンネル層を反復して積層した後、前記複数個のチャンネル層間層及びチャンネル層をパターニングして予備アクティブパターンを形成する。
［実施例９］
図６３は本発明の第９実施例による半導体装置の断面図である。本実施例による半導体装置は、最低部チャンネル４４ａの寄生トランジスターが動作することを防止するためにゲート電極４８が埋めたてられる最低部トンネルの厚さ（ｔ）を残りのトンネルに比べて厚く形成することを除いては実施例５の図５９に図示した半導体装置と同一である。したがって、同一な部材は同一参照符号を使用して示す。
具体的に、実施例１の図７で説明した工程を遂行する時、半導体基板１０上に複数個のチャンネル層間層１４及び複数個のチャンネル層１６を反復して積層する時、最低部チャンネル層間層１４ａの厚さ（ｔ）を残りのチャンネル層間層１４ｂ，１４ｃに比べて厚く形成する。続いて、実施例１の図９ないし図１１で説明したところと同一な方法で、前記複数個のチャンネル層間層１４及び複数個のチャンネル層１６をパターニングして予備アクティブパターン１８を形成した後、前記予備アクティブパターン１８を基板の表面が露出する時まで蝕刻してソース／ドレーンが形成される領域を定義し、チャンネル層間層パターンとチャンネル層パターンとでなされたアクティブチャンネルパターン１８ａを形成する。
次に、実施例５と同一な方法で、前記蝕刻された部分を埋めたてるようにエピタキシャル単結晶膜を成長させて前記最低部チャンネル層間層の上部まで前記単結晶膜をドーピングさせることによりソース／ドレーン領域３４を形成する。以後の工程は前述した実施例らと同一である。
［実施例１０］
図６４ないし図６８は本発明の第１０実施例による半導体装置及びこれの製造方法を説明するための断面図らである。
図６４を参照すると、実施例１の図６ないし図８で説明したところと同一な方法で半導体基板１０上に単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムでなされた複数個のチャンネル層間層及び単結晶シリコンでなされた複数個のチャンネル層が互いに反復して積層された予備アクティブパターン１８及び前記予備アクティブパターン１８を囲むフィールド領域２２を形成する。
実施例１の図９及び図１０に図示したところと同一な方法で前記アクティブパターン上にダミーゲートパターン（図示せず）を含んだゲートハードマスク２９を形成する。
実施例１の図１１に図示したところと同一な方法で、前記ゲートハードマスク２９を利用して前記予備アクティブパターンを基板１０の表面が露出する時まで蝕刻してソース／ドレーンが形成される蝕刻領域３０を定義することで、チャンネル領域の予備アクティブパターン１８のみを残す。望ましくは、前記予備アクティブパターン１８を前記高濃度ドーピング領域１２の投射範囲の下まで蝕刻する。
その次に、実施例１の図１２に図示したところと同一な方法で、前記アクティブパターン１８の側面及び露出された基板１０の表面上に部分的に選択的なエピタキシャル単結晶膜を成長させてソース／ドレーン拡張層３２を形成する。続いて、傾斜イオン注入を実施して前記ソース／ドレーン拡張層３２をドーピングさせる。
次に図６４に図示したように、前記結果物の全面にシリコン窒化物を蒸着して第１絶縁膜を形成する。具体的にはフィールド領域２２、ソース／ドレーン拡張層３２及びゲート電極４８を含んだ基板の全面に前記アクティブパターン及びフィールド領域２２に対して蝕刻選択比を有する絶縁物質、例えばシリコン窒化物を蒸着して第１絶縁膜６２を形成する。
図６５を参照すると、前記第１絶縁膜６２上に前記フィールド領域２２とソース／ドレーン拡張層３２との間のソース／ドレーンが形成される領域を十分に埋めたてることができるように第２絶縁膜６４を蒸着する。前記第２絶縁膜６４は第１絶縁膜６２に対して蝕刻選択比を有する物質で形成して、望ましくはフィールド領域２２と同一な物質、例えばシリコン酸化物で形成する。
図６６を参照すると、前記第２絶縁膜６４を最低部トンネルまでエッチバックしてソース／ドレーンが形成される領域の基底部に第２絶縁膜パターン６４ａを形成する。
図６７を参照すると、前記第２絶縁膜パターン６４ａを蝕刻マスクとして利用して前記第１絶縁膜６２をエッチバックすることにより前記第２絶縁膜パターン６４ａの下部に第１絶縁膜パターン６２ａを形成する。
図６８を参照すると、前記フィールド領域２２とソース／ドレーン拡張層３２との間のソース／ドレーンが形成される領域をドープトポリシリコン、金属または金属シリサイドのような導電膜で埋めたてることによってソース／ドレーン領域３４を形成する。
次に、前記実施例１の図１４ないし図２３で図示したところと同一な方法で遂行して図６９に図示したところのような半導体装置を形成する。
前述した本実施例によると、ソース／ドレーン領域３４の基底部に第１絶縁膜パターン６２ａ及び第２絶縁膜パターン６４ａの絶縁膜積層構造を形成することによって、ソース／ドレーン接合キャパシタンスを減らすことができる。
［実施例１１］
図７０ないし図７２は本発明の第１１実施例による半導体装置及びこれの製造方法を説明するための断面図らである。本実施例でも実施例１ないし実施例１０と同一な部材に対しは同一参照符号を使用して説明する。
図７０を参照すると、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン−オン−インシュレータ（ＳＯＩ）またはシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）でなされた半導体基板１０上に酸化膜８０を例えば化学気相蒸着方法で形成する。
図７１を参照すると、前記酸化膜８０上にフォトレジスト膜を塗布してこれを露光及び現像して多重−チャンネルが形成される領域（Ｍ）をオープンさせるフォトレジストパターン８２を形成する。
続いて、前記フォトレジストパターン８２をマスクとして利用して前記酸化膜８０を乾式蝕刻することによって多重−チャンネル領域（Ｍ）と単一−チャンネル領域（Ｓ）とを限定する酸化膜パターン８０ａを形成する。すなわち、前記酸化膜パターン８０ａは通常の単一−チャンネル領域（Ｓ）上のみに残るようになる。
続いて、多重−チャンネル領域（Ｍ）の露出された基板表面に基板の導電型と同じような導電型の不純物をイオン注入して基底トランジスターの動作を防止するための高濃度ドーピング領域１２を形成する。
図７２を参照すると、エシン及びストリップ工程で前記フォトレジストパターン８２を除去する。その次に、選択的なエピタキシャル成長法を利用して前記酸化膜パターン８０を除外した領域、すなわち多重−チャンネル領域（Ｍ）の基板表面上に複数個のチャンネル層間層１４及び複数個のチャンネル層１６を互いに反復して積層する。具体的に、酸化膜パターン８０ａを除外した基板１０の表面上に選択的に約３００Å厚さの単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムエピタキシャル膜を成長させて第１チャンネル層間層１４ａを形成して、前記第１チャンネル層間層１４ａ上に約３００Å厚さの単結晶シリコンエピタキシャル膜を成長させて第１チャンネル層１６ａを形成する。この時、前記チャンネル層１６をドーピングされた単結晶シリコンエピタキシャル膜として形成することによってチャンネルドーピングをあらかじめ実施することもできる。
前記した工程の結果として単一−チャンネル領域（Ｓ）上にはいかなるエピタキシャル膜も成長されない反面、多重−チャンネル領域（Ｍ）上には複数個のチャンネル層間層１４及び複数個のチャンネル層１６が互いに反復して積層されて予備アクティブパターン１８が形成される。
以後の工程は前述した実施例１ないし実施例１０で遂行した方法と同一方法で遂行して半導体装置を製造する。
前述したように本発明によると、一つのアクティブパターンに複数個の薄いチャンネルを形成して前記チャンネルを囲むようにゲート電極を形成する。前記複数個の薄いチャンネルらは垂直に積層されるために、従来のピン型ＭＯＳトランジスターに比べてチャンネル領域及びソース／ドレーン領域が占める面積を大きく減らすことができる。
また、ソース／ドレーン領域が複数個のチャンネルに対して垂直方向に均一なドーピングプロファイルを有するように形成されるために、チャンネルの数及び面積が増えても均一なソース／ドレーン接合キャパシタンスを維持することができる。したがって、接合キャパシタンスを最小化しながら電流を増加させることができて素子の動作速度を向上させることができる。
本発明の垂直型ＭＯＳトランジスターによると、複数個のチャンネル層及び複数個のチャンネル層間層を反復して積層してアクティブパターンを形成し、前記アクティブパターンのうちソース／ドレーンが形成される領域を蝕刻した後に、前記蝕刻された領域を再びエピタキシャル単結晶膜や導電物質で満たしてソース／ドレーンを形成する。したがって、前記チャンネル層間層の水平長さがゲート長さ領域に限定されるために、後続工程で前記チャンネル層間層を等方性で蝕刻してトンネルを形成する時に前記トンネルが水平拡張されることを防止できる。したがって、チャンネル幅よりも小さなゲート長さを有する高集積ＭＯＳトランジスターを具現できる。
また、図示しなかったが、前述した実施例らをひとつ以上組合せて多重チャンネルを有する高集積垂直型ＭＯＳトランジスターを具現できることは明白である。
前述したように、本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練された当業者ならば下記の特許請求の範囲に記載された本発明の思想及び領域から抜け出さない範囲内で本発明を多様に修正及び変更することができることを理解することができる。
本発明による多重チャンネルを有するＭＯＳトランジスターのアクティブパターン及びゲート電極を各々図示した斜視図である。 本発明による多重チャンネルを有するＭＯＳトランジスターのアクティブパターン及びゲート電極を各々図示した斜視図である。 本発明の第１実施例による半導体装置の平面図である。 図３のＡＡ′線及びＢＢ′線による半導体装置の断面図である。 図３のＡＡ′線及びＢＢ′線による半導体装置の断面図である。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 本発明の第１実施例による半導体装置の製造方法を説明するための斜視図らである。 図２３のＡ部分の拡大図である。 本発明の第２実施例による半導体装置の斜視図及び断面図である。 本発明の第２実施例による半導体装置の斜視図及び断面図である。 図３３のＢ部分の拡大図である。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第２実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第３実施例による半導体装置の断面図である。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第４実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第５実施例による半導体装置の断面図である。 本発明の第６実施例による半導体装置の断面図である。 本発明の第７実施例による半導体装置の断面図である。 本発明の第８実施例による半導体装置の断面図である。 本発明の第９実施例による半導体装置の断面図である。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１０実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１１実施例による半導体装置の製造方法を説明するための断面図らである。 本発明の第１１実施例による半導体装置の製造方法を説明するための断面図らである。
符号の説明
１０ 半導体基板
１２ 不純物領域
３０ アクティブパターン
３２ ソース／ドレーン拡張層
３４ ソース／ドレーン領域
４２ トンネルら
４４ チャンネル
Ｓｉ シリコン
ＳｉＧｅ シリコンゲルマニウム
ＳＯＩ シリコン−オン−インシュレータ
ＳＧＯＩ シリコンゲルマニウム−オン−インシュレータ

Claims (14)

  1. 半導体基板の上に単結晶シリコンからなる複数個のチャンネル層及び単結晶ゲルマニウムまたは単結晶シリコン−ゲルマニウムからなる複数個のチャンネル層間層を互いに反復して形成する工程と、
    前記チャンネル層及びチャンネル層間層をエッチングして予備アクティブパターンを形成し、該エッチング領域に絶縁膜を埋め込んで前記予備アクティブパターンを取り囲むフィールド領域を形成する工程と、
    前記予備アクティブパターン上にダミーゲートパターンを含むハードマスクを形成する工程と、
    前記ハードマスクをエッチングマスクとして前記予備アクティブパターンをエッチングして予備アクティブパターンをアクティブチャンネルパターンとするとともに、前記エッチングでは前記半導体基板を露出させる工程と、
    前記エッチングにより露出した前記半導体基板の上面及び前記エッチングにより露出した前記アクティブチャンネルパターンの側面上に選択的なエピタキシャル成長させてエピタキシャル単結晶膜を成長させたのち、傾斜イオン注入を実施して前記選択的なエピタキシャル単結晶膜を均一にドーピングさせてソース／ドレイン拡張層を形成する工程、ソース／ドレイン領域を形成するために、前記ソース／ドレイン拡張層上にポリシリコン、金属、及び金属シリサイドからなる群より選択されたいずれか１つの導電性物質を蒸着及びエッチバックさせることによって、前記予備アクティブパターンをエッチングして形成されたエッチング領域の内部にのみ前記導電性物質を残留させる工程と、
    前記ソース／ドレイン領域及び前記フィールド領域上に、前記ハードマスクを覆うようにマスク層を堆積させたのち、前記ダミーゲートパターンが露出されるまで前記マスク層を平坦化除去する工程と、
    前記マスク層を利用して前記ダミーゲートパターンを選択的に除去する工程と、
    前記マスク層をエッチングマスクとして前記フィールド領域を選択的にエッチングしてチャンネル領域の前記アクティブチャンネルパターンの側面を露出させる工程と、
    前記側面が露出したアクティブチャンネルパターンにおける前記チャンネル層間層を選択的に除去して、前記チャンネル層の表面を露出させると共に前記アクティブチャンネルパターンを貫通するトンネルを形成する工程と、
    前記露出したチャンネル層の表面にゲート絶縁膜を形成する工程と、
    前記トンネルを埋めたてながら前記複数個のチャンネル層を囲むように前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極の最上層の上面にゲート積層膜を形成する工程と、を上記工程順に実行することを特徴とする半導体装置の製造方法。
  2. 前記複数個のチャンネル層及び前記複数個のチャンネル層間層を形成する工程は、３個のチャンネル層及び２個のチャンネル層間層を形成する段階であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板はシリコン、シリコンゲルマニウム、シリコン−オン−インシュレータ（ＳＯＩ）及びシリコンゲルマニウム−オン−インシュレータ（ＳＧＯＩ）からなる群より選択されたいずれか一つで形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記複数個のチャンネル層及び前記複数個のチャンネル層間層を形成する工程は、
    前記半導体基板上に酸化膜を形成する段階、前記複数個のチャンネル層及び前記複数個のチャンネル層間層を形成する領域の前記酸化膜をエッチング除去して酸化膜パターンを形成する段階、前記酸化膜がエッチング除去されて露出した前記半導体基板表面上に選択的なエピタキシャル成長法で前記複数個のチャンネル層及び前記複数個のチャンネル層間層を互いに反復して積層する段階と、を含んでなされることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記複数個のチャンネル層及び前記複数個のチャンネル層間層を形成する工程の前に、前記酸化膜がエッチング除去されて露出した前記半導体基板表面に高濃度ドーピング領域を形成するイオン注入段階をさらに具備することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記導電性物質を蒸着する段階前に、熱処理を実施して前記エピタキシャル単結晶膜の表面荒さを改善して再結晶化させる段階をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記チャンネル層間層を選択的に除去する工程前に、前記露出されたアクティブパターンに投射範囲がそれぞれのチャンネル層内に形成されるようにチャンネルイオン注入を実施する段階をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記チャンネルイオン注入はそれぞれのチャンネル層ごとにドーピング濃度が異なるように実施することによって、前記ゲート電極に印加されるゲート電圧によって前記ゲート電極を有するトランジスターを段階的に作動させることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記複数個のチャンネル層間層を選択的に除去する段階は等方性のエッチング工程で遂行することを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記ゲート積層膜は金属シリサイドまたは絶縁物質で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記ゲート絶縁膜を形成する段階前に、水素またはアルゴン雰囲気で熱処理を実施して前記チャンネル層の表面荒さを減少させる段階をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記アクティブチャンネルパターンを形成することにより露出した前記チャンネル層間層の側面に絶縁物質からなるゲートスペーサを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記ゲートスペーサは、
    前記露出した複数個のチャンネル層間層を部分的に水平蝕刻してアンダーカット領域を形成する段階と、
    前記アンダーカット領域を埋めたてる絶縁膜を形成する段階と、
    前記絶縁膜をエッチングして前記アンダーカット領域に前記ゲートスペーサを形成する段階と、により形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記複数個のチャンネル層間層を形成する時に、最低部のチャンネル層間層が残りのチャンネル層間層に比べて厚くなるように形成し、前記アクティブチャンネルパターンを貫通する複数個ある前記トンネルのうち、最下部にあるトンネルが残りのトンネルに比べて
    大きい高さを有するように形成することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2003342265A 2002-10-01 2003-09-30 多重チャンネルを有するモストランジスターの製造方法 Expired - Fee Related JP4667736B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0059886A KR100481209B1 (ko) 2002-10-01 2002-10-01 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004128508A JP2004128508A (ja) 2004-04-22
JP4667736B2 true JP4667736B2 (ja) 2011-04-13

Family

ID=29267962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003342265A Expired - Fee Related JP4667736B2 (ja) 2002-10-01 2003-09-30 多重チャンネルを有するモストランジスターの製造方法

Country Status (9)

Country Link
US (4) US7002207B2 (ja)
JP (1) JP4667736B2 (ja)
KR (1) KR100481209B1 (ja)
CN (1) CN100456498C (ja)
DE (1) DE10339920B4 (ja)
FR (1) FR2845203B1 (ja)
GB (1) GB2395603B (ja)
IT (1) ITMI20031884A1 (ja)
TW (1) TWI251343B (ja)

Families Citing this family (238)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005310A1 (en) * 1999-07-12 2005-01-06 Genentech, Inc. Expression vectors and methods
DE10220923B4 (de) * 2002-05-10 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers
KR100451459B1 (ko) * 2003-02-10 2004-10-07 삼성전자주식회사 더블 게이트 전극 형성 방법 및 더블 게이트 전극을포함하는 반도체 장치의 제조 방법
KR100471173B1 (ko) * 2003-05-15 2005-03-10 삼성전자주식회사 다층채널을 갖는 트랜지스터 및 그 제조방법
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6921700B2 (en) * 2003-07-31 2005-07-26 Freescale Semiconductor, Inc. Method of forming a transistor having multiple channels
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
FR2860099B1 (fr) * 2003-09-18 2006-01-06 St Microelectronics Sa Procede de realisation d'un transistor a effet de champ et transistor ainsi obtenu
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
KR100542750B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 반도체 장치의 제조 방법.
US7074657B2 (en) * 2003-11-14 2006-07-11 Advanced Micro Devices, Inc. Low-power multiple-channel fully depleted quantum well CMOSFETs
KR100550343B1 (ko) 2003-11-21 2006-02-08 삼성전자주식회사 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
US7335945B2 (en) * 2003-12-26 2008-02-26 Electronics And Telecommunications Research Institute Multi-gate MOS transistor and method of manufacturing the same
KR100552058B1 (ko) * 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4796329B2 (ja) * 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
KR100625177B1 (ko) 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
US7262104B1 (en) * 2004-06-02 2007-08-28 Advanced Micro Devices, Inc. Selective channel implantation for forming semiconductor devices with different threshold voltages
DE102005026228B4 (de) * 2004-06-08 2010-04-15 Samsung Electronics Co., Ltd., Suwon Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
JP2006012898A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
KR100555567B1 (ko) 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
KR100604908B1 (ko) * 2004-10-11 2006-07-28 삼성전자주식회사 이종의 게이트 절연막을 구비하는 씬-바디 채널 씨모스소자 및 그 제조방법
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
KR100615096B1 (ko) * 2004-11-15 2006-08-22 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 제조방법
US20140110770A1 (en) * 2004-12-11 2014-04-24 Seoul National University R&Db Foundation Saddle type mos device
KR100689211B1 (ko) * 2004-12-11 2007-03-08 경북대학교 산학협력단 안장형 엠오에스 소자
KR100640616B1 (ko) * 2004-12-21 2006-11-01 삼성전자주식회사 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
WO2006069340A2 (en) * 2004-12-21 2006-06-29 Carnegie Mellon University Lithography and associated methods, devices, and systems
KR100687431B1 (ko) * 2004-12-30 2007-02-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7202117B2 (en) * 2005-01-31 2007-04-10 Freescale Semiconductor, Inc. Method of making a planar double-gated transistor
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP4561419B2 (ja) * 2005-03-16 2010-10-13 ソニー株式会社 半導体装置の製造方法
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
KR100699839B1 (ko) * 2005-04-21 2007-03-27 삼성전자주식회사 다중채널을 갖는 반도체 장치 및 그의 제조방법.
GB0508407D0 (en) * 2005-04-26 2005-06-01 Ami Semiconductor Belgium Bvba Alignment of trench for MOS
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법
KR100608377B1 (ko) * 2005-05-02 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 제조방법
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
EP1727194A1 (en) * 2005-05-27 2006-11-29 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for high topography patterning
FR2886761B1 (fr) 2005-06-06 2008-05-02 Commissariat Energie Atomique Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
KR100618900B1 (ko) * 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
KR100644019B1 (ko) * 2005-06-17 2006-11-10 매그나칩 반도체 유한회사 씨모스 이미지센서 및 그 제조 방법
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
FR2889622A1 (fr) * 2005-08-08 2007-02-09 St Microelectronics Crolles 2 Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
US7354831B2 (en) * 2005-08-08 2008-04-08 Freescale Semiconductor, Inc. Multi-channel transistor structure and method of making thereof
KR100674987B1 (ko) * 2005-08-09 2007-01-29 삼성전자주식회사 벌크 웨이퍼 기판에 형성된 트랜지스터의 구동 방법
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
KR100630764B1 (ko) 2005-08-30 2006-10-04 삼성전자주식회사 게이트 올어라운드 반도체소자 및 그 제조방법
KR100630763B1 (ko) * 2005-08-30 2006-10-04 삼성전자주식회사 다중 채널을 갖는 ｍｏｓ 트랜지스터의 제조방법
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
JP4525928B2 (ja) * 2005-12-27 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法
US7498211B2 (en) * 2005-12-28 2009-03-03 Intel Corporation Independently controlled, double gate nanowire memory cell with self-aligned contacts
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
FR2895835B1 (fr) 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
FR2897201B1 (fr) * 2006-02-03 2008-04-25 Stmicroelectronics Crolles Sas Dispositif de transistor a doubles grilles planaires et procede de fabrication.
US7803668B2 (en) * 2006-02-24 2010-09-28 Stmicroelectronics (Crolles 2) Sas Transistor and fabrication process
KR100756808B1 (ko) * 2006-04-14 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
FR2900765B1 (fr) * 2006-05-04 2008-10-10 Commissariat Energie Atomique Procede de realisation d'une grille de transistor comprenant une decomposition d'un materiau precurseur en au moins un materiau metallique, a l'aide d'au moins un faisceau d'electrons
US20070257322A1 (en) * 2006-05-08 2007-11-08 Freescale Semiconductor, Inc. Hybrid Transistor Structure and a Method for Making the Same
US20090321830A1 (en) * 2006-05-15 2009-12-31 Carnegie Mellon University Integrated circuit device, system, and method of fabrication
KR100739658B1 (ko) * 2006-07-03 2007-07-13 삼성전자주식회사 반도체 장치의 제조 방법.
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100801065B1 (ko) * 2006-08-04 2008-02-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2008042206A (ja) * 2006-08-04 2008-02-21 Samsung Electronics Co Ltd メモリ素子及びその製造方法
US7456471B2 (en) * 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
KR100757328B1 (ko) 2006-10-04 2007-09-11 삼성전자주식회사 단전자 트랜지스터 및 그 제조 방법
KR100763542B1 (ko) * 2006-10-30 2007-10-05 삼성전자주식회사 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
TWI313514B (en) * 2006-11-16 2009-08-11 Au Optronics Corporatio Thin film transistor array substrate and fabricating method thereof
US7842579B2 (en) * 2007-01-22 2010-11-30 Infineon Technologies Ag Method for manufacturing a semiconductor device having doped and undoped polysilicon layers
US7709893B2 (en) * 2007-01-31 2010-05-04 Infineon Technologies Ag Circuit layout for different performance and method
KR100855977B1 (ko) * 2007-02-12 2008-09-02 삼성전자주식회사 반도체 소자 및 그 제조방법
US8227857B2 (en) * 2007-03-19 2012-07-24 Nxp B.V. Planar extended drain transistor and method of producing the same
KR100827529B1 (ko) * 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
US8779495B2 (en) * 2007-04-19 2014-07-15 Qimonda Ag Stacked SONOS memory
US7453125B1 (en) * 2007-04-24 2008-11-18 Infineon Technologies Ag Double mesh finfet
FR2921757B1 (fr) * 2007-09-28 2009-12-18 Commissariat Energie Atomique Structure de transistor double-grille dotee d'un canal a plusieurs branches.
US7781825B2 (en) * 2007-10-18 2010-08-24 Macronix International Co., Ltd. Semiconductor device and method for manufacturing the same
FR2923646A1 (fr) * 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
US7923315B2 (en) * 2007-12-21 2011-04-12 Nxp B.V. Manufacturing method for planar independent-gate or gate-all-around transistors
US7915659B2 (en) * 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8273591B2 (en) * 2008-03-25 2012-09-25 International Business Machines Corporation Super lattice/quantum well nanowires
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP5236370B2 (ja) * 2008-07-10 2013-07-17 三菱電機株式会社 Ｔｆｔ基板の製造方法及びｔｆｔ基板
KR101020099B1 (ko) * 2008-10-17 2011-03-09 서울대학교산학협력단 스타 구조를 갖는 반도체 소자 및 그 제조방법
KR101061264B1 (ko) * 2009-02-27 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8138054B2 (en) * 2009-04-01 2012-03-20 International Business Machines Corporation Enhanced field effect transistor
KR20100121101A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 리세스 채널을 갖는 메모리 소자 및 이의 제조방법
US8422273B2 (en) * 2009-05-21 2013-04-16 International Business Machines Corporation Nanowire mesh FET with multiple threshold voltages
SG176129A1 (en) 2009-05-21 2011-12-29 Stella Chemifa Corp Fine-processing agent and fine-processing method
US7868391B2 (en) * 2009-06-04 2011-01-11 International Business Machines Corporation 3-D single gate inverter
US7820537B1 (en) * 2009-07-03 2010-10-26 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR101036155B1 (ko) 2009-07-09 2011-05-23 서울대학교산학협력단 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법
KR101140060B1 (ko) * 2009-08-28 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP4922373B2 (ja) 2009-09-16 2012-04-25 株式会社東芝 半導体装置およびその製造方法
US8574982B2 (en) * 2010-02-25 2013-11-05 International Business Machines Corporation Implementing eDRAM stacked FET structure
US8314001B2 (en) 2010-04-09 2012-11-20 International Business Machines Corporation Vertical stacking of field effect transistor structures for logic gates
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US9029834B2 (en) 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
US8492220B2 (en) 2010-08-09 2013-07-23 International Business Machines Corporation Vertically stacked FETs with series bipolar junction transistor
CN102683588A (zh) * 2011-03-10 2012-09-19 中国科学院微电子研究所 一种有机场效应晶体管结构及其制备方法
US9087863B2 (en) 2011-12-23 2015-07-21 Intel Corporation Nanowire structures having non-discrete source and drain regions
KR101767352B1 (ko) 2011-12-23 2017-08-10 인텔 코포레이션 변조된 나노와이어 카운트를 갖는 반도체 구조물 및 그 제조 방법
JP5726770B2 (ja) * 2012-01-12 2015-06-03 株式会社東芝 半導体装置及びその製造方法
JP5580355B2 (ja) * 2012-03-12 2014-08-27 株式会社東芝 半導体装置
FR2989515B1 (fr) 2012-04-16 2015-01-16 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de transistor a nano-fils superposes et a grille enrobante
US8652932B2 (en) * 2012-04-17 2014-02-18 International Business Machines Corporation Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
JP6083783B2 (ja) * 2012-06-12 2017-02-22 猛英 白土 半導体装置及びその製造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8785909B2 (en) * 2012-09-27 2014-07-22 Intel Corporation Non-planar semiconductor device having channel region with low band-gap cladding layer
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
US8877604B2 (en) * 2012-12-17 2014-11-04 International Business Machines Corporation Device structure with increased contact area and reduced gate capacitance
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
WO2014134490A1 (en) 2013-02-28 2014-09-04 Massachusetts Institute Of Technology Improving linearity in semiconductor devices
US9634000B2 (en) * 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
TWI574308B (zh) * 2013-06-11 2017-03-11 聯華電子股份有限公司 半導體結構及其製程
US9093496B2 (en) 2013-07-18 2015-07-28 Globalfoundries Inc. Process for faciltiating fin isolation schemes
US9349730B2 (en) 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
US9224865B2 (en) * 2013-07-18 2015-12-29 Globalfoundries Inc. FinFET with insulator under channel
US9716174B2 (en) 2013-07-18 2017-07-25 Globalfoundries Inc. Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US9035277B2 (en) 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
WO2015033381A1 (ja) * 2013-09-03 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US9041062B2 (en) 2013-09-19 2015-05-26 International Business Machines Corporation Silicon-on-nothing FinFETs
US9312272B2 (en) * 2013-11-27 2016-04-12 Globalfoundries Inc. Implementing buried FET utilizing drain of finFET as gate of buried FET
US9059020B1 (en) * 2013-12-02 2015-06-16 International Business Machins Corporation Implementing buried FET below and beside FinFET on bulk substrate
US9590090B2 (en) 2014-01-08 2017-03-07 Taiwan Semiconductor Manufacturing Company Limited Method of forming channel of gate structure
US9508830B2 (en) * 2014-01-23 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Method of forming FinFET
US9837440B2 (en) 2014-02-07 2017-12-05 International Business Machines Corporation FinFET device with abrupt junctions
TWI557915B (zh) * 2014-03-05 2016-11-11 財團法人國家實驗研究院 垂直式電晶體元件及其製作方法
CN105097535B (zh) * 2014-05-12 2018-03-13 中国科学院微电子研究所 FinFet器件的制造方法
US9293523B2 (en) * 2014-06-24 2016-03-22 Applied Materials, Inc. Method of forming III-V channel
US9608116B2 (en) * 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9917169B2 (en) * 2014-07-02 2018-03-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR101631240B1 (ko) * 2015-01-07 2016-06-17 서강대학교산학협력단 구동전류 향상을 위한 터널링 전계효과 트랜지스터
US9450046B2 (en) * 2015-01-08 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with fin structure and wire structure and method for forming the same
KR101649441B1 (ko) * 2015-01-23 2016-08-18 울산과학기술원 전계효과트랜지스터를 이용한 테라헤르츠 검출기
US9553172B2 (en) * 2015-02-11 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET devices
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
EP3112316B1 (en) 2015-07-02 2018-05-02 IMEC vzw Method for manufacturing transistor devices comprising multiple nanowire channels
US10634397B2 (en) 2015-09-17 2020-04-28 Purdue Research Foundation Devices, systems, and methods for the rapid transient cooling of pulsed heat sources
CN106549053B (zh) * 2015-09-17 2021-07-27 联华电子股份有限公司 半导体结构及其制作方法
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9780108B2 (en) * 2015-10-19 2017-10-03 Sandisk Technologies Llc Ultrathin semiconductor channel three-dimensional memory devices
US9590038B1 (en) 2015-10-23 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor device having nanowire channel
US9985101B2 (en) * 2015-10-30 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Encapsulated nanostructures and method for fabricating
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
KR102413371B1 (ko) * 2015-11-25 2022-06-28 삼성전자주식회사 반도체 소자
US9704962B1 (en) * 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation
WO2017111819A1 (en) 2015-12-26 2017-06-29 Intel Corporation Gate isolation in non-planar transistors
US9899269B2 (en) * 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
KR102577628B1 (ko) * 2016-01-05 2023-09-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법
KR102360333B1 (ko) * 2016-02-18 2022-02-08 삼성전자주식회사 반도체 장치
US9899416B2 (en) 2016-01-11 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
KR102461174B1 (ko) 2016-02-26 2022-11-01 삼성전자주식회사 반도체 소자
KR102413610B1 (ko) 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
KR101784489B1 (ko) * 2016-04-15 2017-10-12 고려대학교 산학협력단 다층 구조를 갖는 반도체 소자 및 그 제조방법
CN116110941A (zh) 2016-04-25 2023-05-12 应用材料公司 水平环绕式栅极元件纳米线气隙间隔的形成
US9755073B1 (en) * 2016-05-11 2017-09-05 International Business Machines Corporation Fabrication of vertical field effect transistor structure with strained channels
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9831324B1 (en) 2016-08-12 2017-11-28 International Business Machines Corporation Self-aligned inner-spacer replacement process using implantation
KR102618607B1 (ko) * 2016-09-06 2023-12-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9859421B1 (en) * 2016-09-21 2018-01-02 International Business Machines Corporation Vertical field effect transistor with subway etch replacement metal gate
CN106298778A (zh) * 2016-09-30 2017-01-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US10833193B2 (en) 2016-09-30 2020-11-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device, method of manufacturing the same and electronic device including the device
KR20180068591A (ko) 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US9972542B1 (en) 2017-01-04 2018-05-15 International Business Machines Corporation Hybrid-channel nano-sheet FETs
KR102564325B1 (ko) * 2017-01-04 2023-08-07 삼성전자주식회사 다수의 채널 영역을 가지는 반도체 장치
US10103241B2 (en) * 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
JP2018148123A (ja) * 2017-03-08 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
KR102400558B1 (ko) 2017-04-05 2022-05-20 삼성전자주식회사 반도체 소자
KR102318560B1 (ko) * 2017-04-12 2021-11-01 삼성전자주식회사 반도체 소자
US10297663B2 (en) * 2017-04-19 2019-05-21 International Business Machines Corporation Gate fill utilizing replacement spacer
TWI758464B (zh) * 2017-04-20 2022-03-21 美商微材料有限責任公司 含矽間隔物的選擇性形成
US10566245B2 (en) * 2017-04-26 2020-02-18 Samsung Electronics Co., Ltd. Method of fabricating gate all around semiconductor device
CN108807386B (zh) * 2017-04-28 2023-04-07 三星电子株式会社 半导体器件
EP3404702A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for forming vertical channel devices
US10403550B2 (en) * 2017-08-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10699956B2 (en) 2017-08-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
DE102017126225A1 (de) * 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
US10332985B2 (en) * 2017-08-31 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10236217B1 (en) 2017-11-02 2019-03-19 International Business Machines Corporation Stacked field-effect transistors (FETs) with shared and non-shared gates
US10566330B2 (en) * 2017-12-11 2020-02-18 Samsung Electronics Co., Ltd. Dielectric separation of partial GAA FETs
US10818800B2 (en) * 2017-12-22 2020-10-27 Nanya Technology Corporation Semiconductor structure and method for preparing the same
KR102480348B1 (ko) 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
US10446664B1 (en) * 2018-03-20 2019-10-15 International Business Machines Corporation Inner spacer formation and contact resistance reduction in nanosheet transistors
CN110767549B (zh) * 2018-07-26 2023-05-16 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10680065B2 (en) 2018-08-01 2020-06-09 Globalfoundries Inc. Field-effect transistors with a grown silicon-germanium channel
KR102534246B1 (ko) 2018-08-30 2023-05-18 삼성전자주식회사 반도체 장치
KR102509307B1 (ko) 2018-09-19 2023-03-10 삼성전자주식회사 반도체 장치
US11101360B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
EP3711091A4 (en) 2018-12-17 2021-11-24 SanDisk Technologies LLC THREE-DIMENSIONAL STORAGE DEVICE WITH TENSIONED VERTICAL SEMICONDUCTOR CHANNELS AND PROCESS FOR THEIR PRODUCTION
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same
US10825919B2 (en) * 2019-02-21 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having gate-all-around structure with inner spacer last process
US10886415B2 (en) 2019-03-07 2021-01-05 International Business Machines Corporation Multi-state transistor devices with multiple threshold voltage channels
US11217694B2 (en) * 2019-03-18 2022-01-04 Shanghai Industrial Μtechnology Research Institute Field-effect transistor and method for manufacturing the same
KR20200135662A (ko) 2019-05-24 2020-12-03 삼성전자주식회사 반도체 장치
KR20200136133A (ko) 2019-05-27 2020-12-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN110233108B (zh) * 2019-06-24 2022-07-22 中国科学院微电子研究所 一种围栅器件及其制造方法
CN112309860B (zh) * 2019-07-30 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程
TWI805947B (zh) * 2019-10-21 2023-06-21 美商應用材料股份有限公司 水平gaa奈米線及奈米平板電晶體
US11424338B2 (en) 2020-03-31 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal source/drain features
CN111613676B (zh) * 2020-04-11 2021-06-04 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN114334833A (zh) * 2020-09-29 2022-04-12 长鑫存储技术有限公司 半导体器件及其制备方法
KR20220149828A (ko) 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자
CN113471214B (zh) * 2021-05-18 2023-09-19 中国科学院微电子研究所 一种多层绝缘体上硅锗衬底结构及其制备方法和用途
WO2023286666A1 (en) * 2021-07-12 2023-01-19 Fujifilm Corporation Semiconductor etching solution
CN113707613B (zh) * 2021-08-12 2023-07-04 长鑫存储技术有限公司 半导体结构的形成方法
CN114121960A (zh) * 2021-11-19 2022-03-01 北京超弦存储器研究院 存储器件及其制造方法及包括存储器件的电子设备
CN117794231A (zh) * 2022-09-20 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法
CN116666439B (zh) * 2023-04-20 2024-04-26 中国科学院微电子研究所 具有连续栅长的竖直半导体器件及其制造方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068517A (ja) * 1998-08-24 2000-03-03 Nec Corp 半導体装置の製造方法
JP2000260986A (ja) * 1999-03-12 2000-09-22 Toyota Central Res & Dev Lab Inc 双方向電流阻止機能を有する電界効果トランジスタ及びその製造方法
JP2000277745A (ja) * 1999-03-19 2000-10-06 Internatl Business Mach Corp <Ibm> ダブルゲート集積回路及びその製造方法
WO2000079602A1 (de) * 1999-06-22 2000-12-28 Infineon Technologies Ag Mehrkanal-mosfet und verfahren zu seiner herstellung
JP2003324200A (ja) * 2002-05-02 2003-11-14 Tokyo Inst Of Technol 電界効果トランジスタ及びその製造方法
JP2004119693A (ja) * 2002-09-26 2004-04-15 Tokyo Inst Of Technol 強誘電体メモリデバイス及び強誘電体メモリデバイスの製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
JPH05226655A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体装置の製造方法
US5241202A (en) * 1992-03-12 1993-08-31 Micron Technology, Inc. Cell structure for a programmable read only memory device
JPH05259439A (ja) * 1992-03-12 1993-10-08 Toshiba Corp 半導体装置
US5412224A (en) 1992-06-08 1995-05-02 Motorola, Inc. Field effect transistor with non-linear transfer characteristic
US5221849A (en) 1992-06-16 1993-06-22 Motorola, Inc. Semiconductor device with active quantum well gate
KR950002202B1 (ko) * 1992-07-01 1995-03-14 현대전자산업주식회사 적층 박막 트랜지스터 제조방법
JPH0629535A (ja) * 1992-07-09 1994-02-04 Casio Comput Co Ltd 薄膜トランジスタ
JP3460863B2 (ja) 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JPH098291A (ja) * 1995-06-20 1997-01-10 Fujitsu Ltd 半導体装置
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
FR2756974B1 (fr) * 1996-12-10 1999-06-04 Sgs Thomson Microelectronics Transistor bipolaire a isolement par caisson
JP3550019B2 (ja) * 1997-03-17 2004-08-04 株式会社東芝 半導体装置
US5864129A (en) * 1997-05-05 1999-01-26 Psc Inc. Bar code digitizer including a voltage comparator
JPH118390A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6004837A (en) * 1998-02-18 1999-12-21 International Business Machines Corporation Dual-gate SOI transistor
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
US6239472B1 (en) * 1998-09-01 2001-05-29 Philips Electronics North America Corp. MOSFET structure having improved source/drain junction performance
US6190234B1 (en) 1999-01-25 2001-02-20 Applied Materials, Inc. Endpoint detection with light beams of different wavelengths
JP3086906B1 (ja) 1999-05-28 2000-09-11 工業技術院長 電界効果トランジスタ及びその製造方法
DE19924571C2 (de) * 1999-05-28 2001-03-15 Siemens Ag Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
US6410394B1 (en) * 1999-12-17 2002-06-25 Chartered Semiconductor Manufacturing Ltd. Method for forming self-aligned channel implants using a gate poly reverse mask
JP2001284598A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US6642115B1 (en) * 2000-05-15 2003-11-04 International Business Machines Corporation Double-gate FET with planarized surfaces and self-aligned silicides
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
KR100414217B1 (ko) 2001-04-12 2004-01-07 삼성전자주식회사 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법
US6440806B1 (en) * 2001-04-30 2002-08-27 Advanced Micro Devices, Inc. Method for producing metal-semiconductor compound regions on semiconductor devices
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068517A (ja) * 1998-08-24 2000-03-03 Nec Corp 半導体装置の製造方法
JP2000260986A (ja) * 1999-03-12 2000-09-22 Toyota Central Res & Dev Lab Inc 双方向電流阻止機能を有する電界効果トランジスタ及びその製造方法
JP2000277745A (ja) * 1999-03-19 2000-10-06 Internatl Business Mach Corp <Ibm> ダブルゲート集積回路及びその製造方法
WO2000079602A1 (de) * 1999-06-22 2000-12-28 Infineon Technologies Ag Mehrkanal-mosfet und verfahren zu seiner herstellung
JP2003324200A (ja) * 2002-05-02 2003-11-14 Tokyo Inst Of Technol 電界効果トランジスタ及びその製造方法
JP2004119693A (ja) * 2002-09-26 2004-04-15 Tokyo Inst Of Technol 強誘電体メモリデバイス及び強誘電体メモリデバイスの製造方法

Also Published As

Publication number Publication date
GB0321985D0 (en) 2003-10-22
GB2395603B (en) 2006-05-03
US20080090362A1 (en) 2008-04-17
JP2004128508A (ja) 2004-04-22
US20040209463A1 (en) 2004-10-21
GB2395603A (en) 2004-05-26
CN100456498C (zh) 2009-01-28
US7002207B2 (en) 2006-02-21
DE10339920B4 (de) 2014-03-13
US20050189583A1 (en) 2005-09-01
US7381601B2 (en) 2008-06-03
FR2845203A1 (fr) 2004-04-02
DE10339920A1 (de) 2004-04-22
ITMI20031884A1 (it) 2004-04-02
TWI251343B (en) 2006-03-11
TW200417021A (en) 2004-09-01
US7026688B2 (en) 2006-04-11
FR2845203B1 (fr) 2007-07-06
US20040063286A1 (en) 2004-04-01
US7615429B2 (en) 2009-11-10
CN1487599A (zh) 2004-04-07
KR100481209B1 (ko) 2005-04-08
KR20040029582A (ko) 2004-04-08

Similar Documents

Publication Publication Date Title
JP4667736B2 (ja) 多重チャンネルを有するモストランジスターの製造方法
JP4796329B2 (ja) マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
US7229884B2 (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
CN107689394B (zh) 半导体结构及其制作方法
KR100499159B1 (ko) 리세스 채널을 갖는 반도체장치 및 그 제조방법
KR101637679B1 (ko) Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법
TWI509736B (zh) 半導體結構及其形成方法
TWI691076B (zh) 半導體結構及其製作方法
US7368348B2 (en) Methods of forming MOS transistors having buried gate electrodes therein
JP2008172082A (ja) 半導体装置及び半導体装置の製造方法
KR102331059B1 (ko) 반도체 디바이스 및 방법
US11942523B2 (en) Semiconductor devices and methods of forming the same
US20180269107A1 (en) Method of Forming a Semiconductor Device
US20230378001A1 (en) Semiconductor device and method
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
US11652155B2 (en) Air spacer and method of forming same
US20230261045A1 (en) Semiconductor Device Including Air Spacer and Method of Manufacture
US20220406774A1 (en) Doped well for semiconductor devices
US20230369134A1 (en) Semiconductor device and manufacturing method thereof
KR20080011488A (ko) 다중 채널 모스 트랜지스터를 포함하는 반도체 장치의 제조방법
CN115706140A (zh) 鳍的制备方法、鳍式场效应晶体管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4667736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees