CN113707613B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113707613B
CN113707613B CN202110924245.3A CN202110924245A CN113707613B CN 113707613 B CN113707613 B CN 113707613B CN 202110924245 A CN202110924245 A CN 202110924245A CN 113707613 B CN113707613 B CN 113707613B
Authority
CN
China
Prior art keywords
layer
mask
photoresist
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110924245.3A
Other languages
English (en)
Other versions
CN113707613A (zh
Inventor
曹新满
夏军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110924245.3A priority Critical patent/CN113707613B/zh
Publication of CN113707613A publication Critical patent/CN113707613A/zh
Application granted granted Critical
Publication of CN113707613B publication Critical patent/CN113707613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法,在基底上形成金属层后,在金属层上形成掩膜层;在掩膜层上形成第一光刻胶层;对第一光刻胶层第一曝光后进行第一双重显影,形成若干分立的沿第一方向延伸的第一光刻胶图形;以第一光刻胶图形为掩膜,刻蚀掩膜层,在掩膜层中形成若干的第一掩膜图形;在第一掩膜图形上形成填充层;在填充层上形成第二光刻胶层;对所述第二光刻胶层第二曝光后进行第二双重显影,形成若干分立的沿第二方向延伸的第二光刻胶图形;以第二光刻胶图形为掩膜,刻蚀第一掩膜图形,将第一掩膜图形断开为若干分立的块状掩膜图形;以块状掩膜图形为掩膜,刻蚀所述金属层,形成若干分立的块状金属垫。本申请形成的金属接触垫宽窄尺寸较均匀,对称性较好。

Description

半导体结构的形成方法
技术领域
本申请涉及存储器领域,尤其涉及一种半导体结构的形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连,字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
为了提高存储结构的集成度,动态随机存取存储器(DRAM)中的晶体管通常采用沟槽型的晶体管结构。沟槽型的晶体管的具体结构一般包括:半导体衬底;位于所述半导体衬底中的有源区;位于所述有源区中的至少一个字线沟槽,位于所述字线沟槽中的栅极结构;位于所述字线沟槽两侧的有源区的中漏区和至少一个源区。
在DRAM的制作过程中,在形成沟道型晶体管后,还需要形成与若干晶体管中的漏区连接的金属接触垫;然后再形成与金属接触垫连接的电容器结构。
为了提高集成度,现有形成金属接触垫时一般采用自对准双重图形工艺,但是这种工艺形成的金属接触垫的宽窄尺寸不均匀,对称性不好等问题,影响了与电容器结构的连接性能。
发明内容
本申请涉及一种半导体结构的形成方法,使得形成的金属接触垫宽窄尺寸较均匀,对称性较好。
为此,本申请一些实施例提供了一种半导体结构的形成方法,包括:
提供基底,在所述基底上形成金属层;
在所述金属层上形成掩膜层;
在所述掩膜层上形成第一光刻胶层;
对所述第一光刻胶层第一曝光后进行第一双重显影,形成若干分立的沿第一方向延伸的第一光刻胶图形;
以所述第一光刻胶图形为掩膜,刻蚀所述掩膜层,在所述掩膜层中形成若干分立的沿第一方向延伸的第一掩膜图形;
在所述第一掩膜图形上形成填充层;
在所述填充层上形成第二光刻胶层;
对所述第二光刻胶层第二曝光后进行第二双重显影,形成若干分立的沿第二方向延伸的第二光刻胶图形;
以所述第二光刻胶图形为掩膜,刻蚀所述填充层和第一掩膜图形,将所述第一掩膜图形断开为若干分立的块状掩膜图形;
以所述块状掩膜图形为掩膜,刻蚀所述金属层,形成若干分立的块状金属垫。
在一些实施例中,通过第一光罩对所述第一光刻胶层进行第一曝光,所述第一光罩上具有间隔分布的第一光罩图形和第二光罩图形,所述第一光罩图形透光,所述第二光罩图形不透光。
在一些实施例中,所述第一双重显影包括第一正型显影和第一负型显影,所述第一正型显影采用正性显影液,以去除第一光刻胶层中与第一光罩图形对应的部分光刻胶材料,所述第一负型显影采用负性显影液,以去除第一光刻胶层中与第二光罩图形对应的部分光刻胶材料,从而形成若干分立的沿第一方向延伸的第一光刻胶图形。
在一些实施例中,通过第二光罩对所述第二光刻胶层进行第二曝光,所述第二光罩上具有间隔分布的第三光罩图形和第四光罩图形,所述第三光罩图形透光,所述第四光罩图形不透光。
在一些实施例中,所述第二双重显影包括第二正型显影和第二负型显影,所述第二正型显影采用正性显影液,以去除第二光刻胶层中与第三光罩图形对应的部分光刻胶材料,所述第二负型显影采用负性显影液,以去除第二光刻胶层中与第四光罩图形对应的部分光刻胶材料,从而形成若干分立的沿第二方向延伸的第二光刻胶图形。
在一些实施例中,所述正性显影液为水溶性的碱性显影液,所述负性显影液为非极性显影液或有机显影液。
在一些实施例中,所述第一方向与第二方向垂直或者具有一锐角。
在一些实施例中,所述形成的块状金属垫为矩形状的块状金属垫或者菱形状的块状金属垫。
在一些实施例中,所述掩膜层为单层或多层堆叠结构。
在一些实施例中,所述掩膜层为三层堆叠结构,所述三层堆叠结构包括由下到上依次堆叠的图形转移层、刻蚀阻挡层和掩膜图案层。
在一些实施例中,所述填充层为单层或多层堆叠结构。
在一些实施例中,所述基底包括半导体衬底和位于半导体衬底上的介质层,所述半导体衬底中形成有若干沟槽型晶体管,所述沟槽型晶体管包括位于半导体衬底中的有源区,位于有源区中的至少一个埋入式栅极,位于所述埋入式栅极两侧的有源区的中漏区和至少一个源区;所述介质层中形成有与相应的漏区连接的若干接触插塞,所述块状金属垫与相应的接触插塞连接。
在一些实施例中,在所述基底上形成与相应的块状金属垫连接的电容器结构。
本申请前述一些实施例中提供的半导体结构的形成方法,在基底上形成金属层后,在所述金属层上形成掩膜层;在所述掩膜层上形成第一光刻胶层;对所述第一光刻胶层第一曝光后进行第一双重显影,形成若干分立的沿第一方向延伸的第一光刻胶图形;以所述第一光刻胶图形为掩膜,刻蚀所述掩膜层,在所述掩膜层中形成若干分立的沿第一方向延伸的第一掩膜图形;在所述第一掩膜图形上形成填充层;在所述填充层上形成第二光刻胶层;对所述第二光刻胶层第二曝光后进行第二双重显影,形成若干分立的沿第二方向延伸的第二光刻胶图形;以所述第二光刻胶图形为掩膜,刻蚀所述填充层和第一掩膜图形,将所述第一掩膜图形断开为若干分立的块状掩膜图形;以所述块状掩膜图形为掩膜,刻蚀所述金属层,形成若干分立的块状金属垫。通过前述工艺形成的第一光刻胶图形的宽窄尺寸较为均匀,对称性较好,并且具有较小的尺寸和间距,进而使得后续形成的第一掩膜图形宽窄尺寸较为的均匀,对称性较好。通过前述工艺形成的第二光刻胶图形宽窄尺寸较为均匀,对称性较好,并且具有较小的尺寸和间距,通过第二光刻胶图形为掩膜将第一掩膜图形断开的块状掩膜图形的宽窄尺寸较也为均匀,对称性也较好,且具有较小的尺寸和间距,使得最终以块状掩膜图形为掩膜刻蚀金属层后形成的块状金属垫的宽窄尺寸较也为均匀,对称性也较好,也具有较小的尺寸和间距,提高了器件的集成度。
附图说明
图1-图5为本申请一实施例半导体结构的形成过程的结构示意图;
图6-图18为本申请另一实施例半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所言,金属接触垫的宽窄尺寸不均匀,对称性不好等问题,影响了与电容器结构的连接性能。
本申请一实施例中提供了一种半导体结构的形成方法,参考图1,参考提供基底101,在所述基底101上形成金属层102;在所述金属层102上形成掩膜层100;在所述掩膜层100上形成若干分立的沿第一方向延伸的第一牺牲层105。参考图2,在所述第一牺牲层105的侧壁和底部表面以及掩膜层100的表面形成第一侧墙材料层106。参考图3,在第一侧墙材料层106表面形成填充相邻第一牺牲层105之间空隙的第一填充层107,所述第一填充层107的顶部表面与所述第一侧墙材料层106的顶部表面齐平。参考图4,刻蚀去除第一牺牲层105顶部表面以及第一牺牲层与填充层107之间的侧墙材料层,形成若干沿第二方向延伸第一开口;沿所述第一开口刻蚀所述掩膜层,形成若干分立的沿第一方向延伸的第一掩膜图形;采用与形成第一开口相同的工艺在所述第一掩膜图形上形成具有若干分立的第二开口的第二掩膜层,所述第二开口沿第二方向延伸;沿第二开口将所述第一掩膜图形断开,形成若干块状掩膜图形109。参考图5,以所述块状掩膜图形为掩膜,刻蚀所述金属层,形成若干块状金属垫110。
研究发现,前述半导体结构的形成过程中,在刻蚀去除第一牺牲层105顶部表面以及第一牺牲层105与填充层107之间的侧墙材料层,形成若干沿第二方向延伸第一开口时,第一开口两侧的第一牺牲层105与填充层107的高度是不同的,这会使得沿所述第一开口刻蚀所述掩膜层,形成若干分立的沿第一方向延伸的第一掩膜图形时带来刻蚀负载效应,从而使得形成的第一掩膜图形宽窄尺寸不均匀,对称性不好等问题,同理将沿第二开口将所述第一掩膜图形断开时也会存在同样的问题,因而造成形成的块状掩膜图形存在宽窄尺寸不均匀,对称性不好等问题,最终带来形成的块状金属垫110也存在宽窄尺寸不均匀,对称性不好等问题。
为此,本申请提供了一种半导体结构的形成方法,能使得形成的金属接触垫宽窄尺寸较均匀,对称性较好。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本申请的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图6,提供基底201,在所述基底201上形成金属层202。
所述基底作为后续工艺的平台。
在一些实施例中,所述基底201可以包括半导体衬底和位于半导体衬底上的介质层,所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底中根据需要掺杂一定的杂质离子,所述杂质离子可以为N型杂质离子或P型杂质离子。本实施例中,所述半导体衬底的材料为硅。所述半导体衬底中可以形成若干沟槽型晶体管,所述若干沟槽型晶体管作为DRAM存储器件的一部分。具体的,所所述沟槽型晶体管包括位于半导体衬底中的有源区,位于有源区中的至少一个埋入式栅极,位于所述埋入式栅极两侧的有源区的中漏区和至少一个源区。
所述介质层可以为单层或多层堆叠结构。所述介质层中可以形成与所述沟槽型晶体管的漏区连接的连接结构,所述连接结构可以为接触插塞,后续形成的块状金属垫与相应的接触插塞连接。
所述金属层202后续用于形成特定功能的连接结构,例如,在一些实施例中,所述金属层202用于形成金属垫,所述金属垫可以用于连接DRAM存储器件中的电容器。在其他实施例中,所述金属层可以用于形成其他功能的连接结构。
本实施例中,所述金属层202形成在所述介质层上。所述金属层202的材料可以为W、Al、TiN中的一种或集中。所述金属层202通过物理气相沉积工艺形成,具体的所述物理气相沉积工艺包括溅射工艺。
在形成金属层202后,请继续参考图6,在所述金属层202上形成掩膜层200;在所述掩膜层200上形成第一光刻胶层206。
所述掩膜层200后续用于掩膜图形,所述掩膜图形作为后续刻蚀金属层202的掩膜。
在一些实施例中,所述掩膜层200可以为单层或多层堆叠结构。在一实施例中,所述掩膜层200可以为三层堆叠结构,所述三层堆叠结构包括由下而上依次堆叠所述三层堆叠结构包括由下到上依次堆叠的图形转移层203、刻蚀阻挡层(图中未示出)和掩膜图案层204。所述图形转移层203用于将图形均匀的转移,所述图形转移层203的材料可以为非晶碳、多晶硅、氮化硅或其他合适的材料,所述刻蚀阻挡层用于避免对掩膜图案层204进行图形化时损伤下层材料,所述刻蚀阻挡层的材料与所述掩膜图案层204的材料不相同,所述刻蚀阻挡层的材料可以为氮氧化硅,所述掩膜图案层204中用于形成掩膜图形,所述掩膜图案层204的材料可以为氧化硅。
所述第一光刻胶层206为在进行曝光后能进行双重显影的光刻胶或者双型(dual-tone)光刻胶。所述第一光刻胶层206对不同强度的曝光能量能形成不同特性的曝光区,因而通过不同的显影液去除相应的曝光区,从而形成具有较小特征尺寸的光刻胶图形。所述双重显影包括正型显影(positive-tone developer)和负型显影(negative-tonedeveloper),正型显影和负型显影采用不同显影液。
在一些实施例中,所述第一光刻胶层206通过旋转涂布工艺形成,旋转涂布工艺在涂布设备中进行。
在一些实施例中,在形成第一光刻胶层206之前,在所述掩膜层200上还可以形成旋涂硬掩膜层(图中未示出)和位于旋涂硬掩膜层上的抗反射涂层205,所述抗反射涂层205用于在对第一光刻胶层206进行曝光时减少光的反射和防止驻波效应,所述旋涂硬掩膜层用于使得图形均匀的转移。在一些实施例中,所述抗反射涂层205可以为单层或多层堆叠结构。所述抗反射涂层205的材料可以为有机抗反射涂层或无机抗反射涂层,所述旋涂硬掩膜层的材料为有机涂层。
参考图7,对所述第一光刻胶层206进行第一曝光。
所述第一曝光在曝光设备中进行,曝光设备中的曝光光源发出的照射光透过设置的特定的光罩对第一光刻胶层206进行曝光。
在一些实施例中,通过第一光罩50对所述第一光刻胶层206进行第一曝光,所述第一光罩50上具有间隔分布的第一光罩图形51和第二光罩图形52,所述第一光罩图形51透光(曝光光源发出的照射光32能通过),所述第二光罩图形50不透光(曝光光源发出的照射光32不能通过)。在一些实施例中,所述第一光罩50可以为二元光罩(binary mask)或者铬在玻璃上光罩(chrome on glass mask)。所述第一光罩也可以为交替式相位移光罩或者内嵌式相位移光罩。
曝光光源发出的照射光32经过第一光罩50后,照射光的能量分布不同,第一光罩图形51正下方照射光的曝光能量较强,第二光罩图形52正下方的照射光的曝光能量较弱,曝光能量分布具有两个阈值,包括第一阈值E1和第二阈值E2,第一阈值E1大于第二阈值E2,对应不同的曝光能量,在第一光刻胶层206中会形成不同的曝光区,曝光能量大于第一阈值E1的区域(对应第一光罩图形51正下方靠近中心的部分区域)对应形成第一曝光区207,曝光能量小于第二阈值的区域(对应第二光罩图形52正下方靠近中心的部分区域)对应形成第二曝光区208,曝光能量在第一阈值E1和第二阈值E2之间对应为第三曝光区域,第三曝光区域位于第一曝光区域207和第二曝光区域208之间。
在一些实施例中,在进行第一曝光后,对所述第一光刻胶层206可以进行曝光后烘(PEB)。
参考图8和图9,图8为图9沿切割线AB方向的剖面结构示意图,对所述经过第一曝光后第一光刻胶层206(参考图7)进行第一双重显影,形成若干分立的沿第一方向延伸的第一光刻胶图形209。
所述第一双重显影包括第一正型显影和第一负型显影,所述第一正型显影采用正性显影液,以去除第一光刻胶层中与第一光罩图形51对应的部分光刻胶材料(即图7中的第一曝光区207),所述第一负型显影采用负性显影液,以去除第一光刻胶层中与第二光罩图形52对应的部分光刻胶材料(即图7中的第二曝光区208),从而形成若干分立的沿第一方向延伸的第一光刻胶图形209。
在一些实施例中,所述第一正型显影在所述第一负型显影之前进行。在其他实施例中,所述第一正型显影在所述第一负型显影之后进行。
所述正性显影液为水溶性的碱性显影液。在一些实施例中,所述水溶性的碱性显影液中的碱性材料包括:氢氧化钠(sodium hydroxide);氢氧化钾(potassiumhydroxide);碳酸钠(sodium carbonate);硅酸钠(sodium silicate);偏硅酸钠(sodiummetasilicate);氨水(aqueous ammonia);伯胺(primary amines),例如:乙胺(ethylamine)或n-基丙胺(n-propylamine);仲胺(secondary amines),例如:二乙胺(diethylamine);叔胺(tertiary amine),例如:三乙胺(triethylamine);醇酰胺(alcoholamine),例如:二甲乙醇胺(dimethylethano);季铵盐(quaternary ammoniumsalt),例如:四甲基氢氧化铵(tetramethylammonium hydroxide,TMAH)和四乙基氢氧化铵(tetraethylammonium hydroxide,TEAH);环胺(cyclic amine)中的一种或几种。本实施例中,使用的水溶性显影液的碱性材料为四甲基氢氧化铵(tetramethylammoniumhydroxide,TMAH)。
所述负性显影液为非极性显影液或有机显影液。在一些实施例中,所述有机显影液中包括:酮溶剂(ketone solvent)例如:辛酮(octanone)等;酯溶剂(ester solvent),例如:醋酸(异)丁酯(butyl acetate)、醋酸戊酯(amyl acetate)、3-乙氧基丙酸乙酯(Ethyl3-Ethoxypropionate)、甲酸丁酯(butyl formate)、甲酸丙酯(propyl formate)等;酒精溶剂(alcohol solvent),例如:正丙醇(n-propyl alcohol)、异丙醇(isopropyl alcohol)、丁醇(butyl alcohol)、己醇(hexyl alcohol)、庚醇(heptyl alcohol)、辛醇(octylalcohol)等;乙二醇醚溶剂(glycol ether solvent),例如:乙醇甲醚(ethylene glycolmonomethyl ether);醚溶剂(ether solvent)等中的一种或几种。所述有机显影液中还可包括表面活性剂(surfactant)。
在一些实施例中,在进行第一双重显影后,还需要进行显影后烘。
通过前述工艺形成的第一光刻胶图形209的宽窄尺寸较为均匀,对称性较好,并且具有较小的尺寸和间距,进而使得后续形成的第一掩膜图形宽窄尺寸较为的均匀,对称性较好,再进而使得后续形成的块状掩膜图形和块状金属垫宽窄尺寸较为均匀,对称性较好,并且在第一方向上具有较小的尺寸和间距。
参考图10和图11,图10为图11沿切割线AB方向的剖面结构示意图,以所述第一光刻胶图形209(参考图9)为掩膜,刻蚀所述掩膜层200(参考图9),在所述掩膜层200中形成若干分立的沿第一方向延伸的第一掩膜图形210。
在一实施例中,以所述第一光刻胶图形209(参考图9)为掩膜,刻蚀所述掩膜层200,仅刻蚀所述掩膜层200中最顶层的一层氧化硅层209(参考图9),在氧化硅层209中形成第一掩膜图形210,由于氧化硅层209本身厚度均匀性较好,并且氧化硅层209的厚度相对于掩膜层200的厚度会较薄,仅刻蚀氧化硅层209时有利于减小刻蚀的难度,提高刻蚀的均匀性,进一步使得形成的第一掩膜图形210宽窄尺寸较为均匀,对称性较好,并且,后续将第一掩膜图形210断开时的刻蚀工艺的难度也减小,刻蚀的均匀性也能提高,进一步使得形成的块状掩膜图形宽窄尺寸较为均匀,对称性较好,从而进一步提高最终形成的块状金属垫的宽窄尺寸的均匀性和对称性。
在一实施例中,刻蚀所述掩膜层200采用各向异性的干法刻蚀工艺,比如各向异性的等离子体刻蚀工艺。
参考图12,在所述第一掩膜图形210上形成填充层211;在所述填充层211上形成第二光刻胶层213。
所述填充层211用于保证形成第二光刻胶层213时具有平坦的表面。所述填充层211可以为单层或多层堆叠结构。在一些实施例中,所述填充层211为三层堆叠结构,由下至上依次包括第一有机层、隔离层(材料可以为氮化硅或氮氧化硅)和第二有机层。
所述第二光刻胶层213为在进行曝光后能进行双重显影的光刻胶或者双型(dual-tone)光刻胶。所述第二光刻胶层213对不同强度的曝光能量能形成不同特性的曝光区,因而通过不同的显影液去除相应的曝光区,从而形成具有较小特征尺寸的光刻胶图形。所述双重显影包括正型显影(positive-tone developer)和负型显影(negative-tonedeveloper),正型显影和负型显影采用不同显影液。
在一些实施例中,所述第二光刻胶层213通过旋转涂布工艺形成,旋转涂布工艺在涂布设备中进行。
在一些实施例中,所述填充层211和第二光刻胶层213之间还可以形成抗反射涂层212,所述抗反射涂层212用于在对第二光刻胶层213进行曝光时减少光的反射和防止驻波效应。
参考图13和图14,图13为图14沿切割线CD方向的剖面结构示意图,对所述第二光刻胶层213(参考图12)第二曝光后进行第二双重显影,形成若干分立的沿第二方向延伸的第二光刻胶图形214。
通过第二光罩对所述第二光刻胶层213进行第二曝光,所述第二光罩上具有间隔分布的第三光罩图形和第四光罩图形,所述第三光罩图形透光,所述第四光罩图形不透光。
所述第二双重显影包括第二正型显影和第二负型显影,所述第二正型显影采用正性显影液,以去除第二光刻胶层中与第三光罩图形对应的部分光刻胶材料,所述第二负型显影采用负性显影液,以去除第二光刻胶层中与第四光罩图形对应的部分光刻胶材料,从而形成若干分立的沿第二方向延伸的第二光刻胶图形。所述第二曝光与第二双重显影的过程与前述的第一曝光和第一双重显影的过程相似,在此不在赘述,两者的不同点在于形成的第二光刻胶图形214的延伸方向与第一光刻胶图形的延伸方向不同。
通过前述工艺形成的第二光刻胶图形214宽窄尺寸较为均匀,对称性较好,并且具有较小的尺寸和间距,通过第二光刻胶图形214为掩膜将第一掩膜图形断开的块状掩膜图形的宽窄尺寸较也为均匀,对称性也较好,且具有较小的尺寸和间距,使得最终以块状掩膜图形为掩膜刻蚀金属层后形成的块状金属垫的宽窄尺寸较也为均匀,对称性也较好,也具有较小的尺寸和间距,提高了器件的集成度。
在一实施例中,所述第一光刻胶图形209的尺寸可以为第一尺寸D1,相邻第一光刻胶图形209之间的间距可以为第二尺寸D2,所述第二光刻胶图形214的尺寸可以为第一尺寸D1,相邻第二光刻胶图形214之间的间距可以为第二尺寸D2。第二尺寸D2与第一尺寸D1的比值为1~1.4。
在一些实施例中,所述第一方向与第二方向垂直或者具有一锐角。在一实施例中,所述锐角可以为60度。
参考图15和图16,图15为图16沿切割线EF方向的剖面结构示意图,以所述第二光刻胶图形214(参考图13和图14)为掩膜,刻蚀所述填充层和第一掩膜图形210(参考图13),将所述第一掩膜图形断开为若干分立的块状掩膜图形215。
形成块状掩膜图形215时,由于只需要沿第二方向将第一掩膜图形210断开,前述形成的第一掩膜图形210本身的尺寸就较为均匀并且对称性较好,因而刻蚀的难度减小,刻蚀的均匀性提高,进一步使得形成的块状掩膜图形宽窄尺寸较为均匀,对称性较好,并且具有较小的尺寸,从而提高最终形成的块状金属垫的宽窄尺寸的均匀性和对称性,且块状金属垫也具有较小的尺寸。
在一些实施例中,刻蚀所述填充层和第一掩膜图形210采用各向异性的干法刻蚀工艺,比如各向异性的等离子体刻蚀工艺。
在一些实施例中,所述形成的块状掩膜图形215为矩形状的块状掩膜图形或者菱形状的块状掩膜图形。
需要说明的是,在一些实施例中,在形成块状掩膜图形215时,所述第二光刻胶图形214和填充层可以同步被去除。
参考图17和图18,图17为图18沿切割线EF方向的剖面结构示意图,以所述块状掩膜图形215(参考图15和图16)为掩膜,刻蚀所述金属层202(参考图15),形成若干分立的块状金属垫216。
所述形成的块状金属垫为矩形状的块状金属垫或者菱形状的块状金属垫。
在一些实施例中,块状金属垫的长短轴比例为1.2~1.4。
在一些实施例中,在刻蚀金属层202之前,需要刻蚀所述块状掩膜图形215底部其他的掩膜层203。
在一些实施例中,刻蚀所述掩膜层203和金属层202采用各向异性的干法刻蚀工艺,比如各向异性的等离子体刻蚀工艺。
在一些实施例中,所述形成的块状金属垫216为矩形状的块状金属垫或者菱形状的块状金属垫。
在一些实施例中,在形成块状金属垫216后,在所述基底上形成与相应的块状金属垫连接的电容器结构。
本申请虽然已以较佳实施例公开如上,但其并不是用来限定本申请,任何本领域技术人员在不脱离本申请的精神和范围内,都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改,因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本申请技术方案的保护范围。

Claims (13)

1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,在所述基底上形成金属层;
在所述金属层上形成掩膜层;
在所述掩膜层上形成第一光刻胶层;
对所述第一光刻胶层第一曝光后进行第一双重显影,形成若干分立的沿第一方向延伸的第一光刻胶图形;
以所述第一光刻胶图形为掩膜,刻蚀所述掩膜层,在所述掩膜层中形成若干分立的沿第一方向延伸的第一掩膜图形;
在所述第一掩膜图形上形成填充层;
在所述填充层上形成第二光刻胶层;
对所述第二光刻胶层第二曝光后进行第二双重显影,形成若干分立的沿第二方向延伸的第二光刻胶图形;
以所述第二光刻胶图形为掩膜,刻蚀所述填充层和第一掩膜图形,将所述第一掩膜图形断开为若干分立的块状掩膜图形;
以所述块状掩膜图形为掩膜,刻蚀所述金属层,形成若干分立的块状金属垫。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,通过第一光罩对所述第一光刻胶层进行第一曝光,所述第一光罩上具有间隔分布的第一光罩图形和第二光罩图形,所述第一光罩图形透光,所述第二光罩图形不透光。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一双重显影包括第一正型显影和第一负型显影,所述第一正型显影采用正性显影液,以去除第一光刻胶层中与第一光罩图形对应的部分光刻胶材料,所述第一负型显影采用负性显影液,以去除第一光刻胶层中与第二光罩图形对应的部分光刻胶材料,从而形成若干分立的沿第一方向延伸的第一光刻胶图形。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,通过第二光罩对所述第二光刻胶层进行第二曝光,所述第二光罩上具有间隔分布的第三光罩图形和第四光罩图形,所述第三光罩图形透光,所述第四光罩图形不透光。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二双重显影包括第二正型显影和第二负型显影,所述第二正型显影采用正性显影液,以去除第二光刻胶层中与第三光罩图形对应的部分光刻胶材料,所述第二负型显影采用负性显影液,以去除第二光刻胶层中与第四光罩图形对应的部分光刻胶材料,从而形成若干分立的沿第二方向延伸的第二光刻胶图形。
6.如权利要求3或5所述的半导体结构的形成方法,其特征在于,所述正性显影液为水溶性的碱性显影液,所述负性显影液为非极性显影液或有机显影液。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一方向与第二方向垂直或者具有一锐角。
8.如权利要求1或7所述的半导体结构的形成方法,其特征在于,所述形成的块状金属垫为矩形状的块状金属垫或者菱形状的块状金属垫。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,所述掩膜层为单层或多层堆叠结构。
10.如权利要求9所述的半导体结构的形成方法,其特征在于,所述掩膜层为三层堆叠结构,所述三层堆叠结构包括由下到上依次堆叠的图形转移层、刻蚀阻挡层和掩膜图案层。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述填充层为单层或多层堆叠结构。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述基底包括半导体衬底和位于半导体衬底上的介质层,所述半导体衬底中形成有若干沟槽型晶体管,所述沟槽型晶体管包括位于半导体衬底中的有源区,位于有源区中的至少一个埋入式栅极,位于所述埋入式栅极两侧的有源区的中漏区和至少一个源区;所述介质层中形成有与相应的漏区连接的若干接触插塞,所述块状金属垫与相应的接触插塞连接。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,在所述基底上形成与相应的块状金属垫连接的电容器结构。
CN202110924245.3A 2021-08-12 2021-08-12 半导体结构的形成方法 Active CN113707613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110924245.3A CN113707613B (zh) 2021-08-12 2021-08-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110924245.3A CN113707613B (zh) 2021-08-12 2021-08-12 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN113707613A CN113707613A (zh) 2021-11-26
CN113707613B true CN113707613B (zh) 2023-07-04

Family

ID=78652488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924245.3A Active CN113707613B (zh) 2021-08-12 2021-08-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113707613B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656426A (zh) * 2017-11-02 2018-02-02 睿力集成电路有限公司 孔洞图形的形成方法及具有孔洞图形的半导体结构
CN107799402A (zh) * 2017-10-24 2018-03-13 德淮半导体有限公司 二次图形的形成方法
CN113097147A (zh) * 2021-03-31 2021-07-09 长鑫存储技术有限公司 半导体结构制作方法及半导体结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
WO2008115600A1 (en) * 2007-03-21 2008-09-25 Olambda, Inc. Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799402A (zh) * 2017-10-24 2018-03-13 德淮半导体有限公司 二次图形的形成方法
CN107656426A (zh) * 2017-11-02 2018-02-02 睿力集成电路有限公司 孔洞图形的形成方法及具有孔洞图形的半导体结构
CN113097147A (zh) * 2021-03-31 2021-07-09 长鑫存储技术有限公司 半导体结构制作方法及半导体结构

Also Published As

Publication number Publication date
CN113707613A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US7791143B2 (en) Semiconductor constructions
US20080299776A1 (en) Frequency doubling using spacer mask
US20060205158A1 (en) Method of forming floating gate electrode in flash memory device
CN113497036B (zh) 半导体结构及其形成方法
CN113707613B (zh) 半导体结构的形成方法
CN110707044B (zh) 形成半导体装置布局的方法
US20220130838A1 (en) Manufacturing method of semiconductor device
WO2022160629A1 (zh) 半导体结构的制作方法及半导体结构
US9230967B2 (en) Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device
CN114823323A (zh) 硬掩膜及其制备方法、半导体结构的制备方法
CN109841626B (zh) 半导体结构及其形成方法
CN112614775A (zh) 半导体器件及其制造方法
CN111986983A (zh) 半导体结构及其形成方法
WO2023197478A1 (zh) 一种半导体结构的制作方法及其结构
CN115802752A (zh) 半导体结构的形成方法
WO2023272875A1 (zh) 半导体结构及其制作方法
EP4207287A1 (en) Semiconductor device, semiconductor structure and forming method therefor
KR101053987B1 (ko) 플래시 소자의 형성 방법
US20220320099A1 (en) Method for manufacturing a semiconductor structure and semiconductor structure
CN115701220A (zh) 半导体结构和半导体结构的形成方法
KR0179839B1 (ko) 반도체소자의 캐패시터 제조방법
KR100268938B1 (ko) 반도체 메모리 장치의 제조방법
CN116056457A (zh) 半导体结构及其形成方法
KR960006719B1 (ko) 반도체 메모리장치의 셀프얼라인콘택 형성방법
CN115249710A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant