CN107656426A - 孔洞图形的形成方法及具有孔洞图形的半导体结构 - Google Patents

孔洞图形的形成方法及具有孔洞图形的半导体结构 Download PDF

Info

Publication number
CN107656426A
CN107656426A CN201711064787.8A CN201711064787A CN107656426A CN 107656426 A CN107656426 A CN 107656426A CN 201711064787 A CN201711064787 A CN 201711064787A CN 107656426 A CN107656426 A CN 107656426A
Authority
CN
China
Prior art keywords
exposed
unit
hole pattern
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711064787.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201711064787.8A priority Critical patent/CN107656426A/zh
Publication of CN107656426A publication Critical patent/CN107656426A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种孔洞图形形成方法及半导体结构，形成包括：提供半导体基底，于其表面形成正性光刻胶层；采用第一掩膜版对光刻胶层进行第一次曝光，形成第一曝光区，包括间隔排布的第一曝光单元及位于相邻第一曝光单元之间的第一非曝光单元；采用第二掩膜版进行第二次曝光，形成第二曝光区，包括间隔排布的第二曝光单元及位于相邻第二曝光单元之间的第二非曝光单元，第二非曝光单元与第一非曝光单元至少形成一个相交叉区域；用负性显影方式去除相交叉区域的光刻胶层得到孔洞图形。本发明的孔洞图形的形成方法基于负型显影技术并结合双重曝光技术，降低制作门槛的难度，简化了工艺流程，降低成本，可以得到任意需要排布的孔洞，适于不同的器件结构。

Description

孔洞图形的形成方法及具有孔洞图形的半导体结构
技术领域
本发明属于集成电路制备技术领域，特别是涉及一种孔洞图形的形成方法及具有孔洞图形的半导体结构。
背景技术
在半导体器件制备领域，各种存储器，如动态随机存储器(DRAM)的制备过程中，很多地方需要制备在器件结构中形成通孔，通孔的形成以及形成质量与掩膜层息息相关，因此，形成掩膜层的工艺在器件制备中至关重要。
目前，具有孔洞图形的掩膜，如光刻区光掩膜的制作中，往往采用的方式包括经由光掩膜图形直接曝光形成孔洞图形，以及经由二次制程微缩(double pitch)的方式集成为孔洞，也即以两个方向的线去夹出孔洞，对于这两种工艺，光掩膜直接曝成孔洞的方式中，单一正型显影/光刻胶所使用的光掩膜，相对工艺成本以及制作门槛难易度比负型显影所使用光掩膜较高，对于double pitch方式集成孔洞的方式，所需的制程工艺相对繁复且时间材料成本高(需要10多个制程工艺流程)。
因此，如何提供一种孔洞图形的形成方法及具有孔洞图形的半导体结构，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种孔洞图形的形成方法及具有孔洞图形的半导体结构，用于解决现有技术中孔洞图形形成成本及制作门槛高以及制程工艺繁复且周期长等的问题。
为实现上述目的及其他相关目的，本发明提供一种孔洞图形的形成方法，包括如下步骤：
1)提供一半导体基底，并于所述半导体基底上形成一层正性的光刻胶层；
2)采用第一掩膜版对所述光刻胶层进行第一次曝光，以在所述光刻胶内层形成第一曝光区，所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的第一非曝光单元；
3)采用第二掩膜版对所述光刻胶层进行第二次曝光，以在所述光刻胶层内形成第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的第二非曝光单元，其中，所述第二非曝光单元与所述第一非曝光单元形成至少一个非曝光相交叉区域，所述相交叉区域形成孔洞区域；以及
4)使用负性显影方式去除所述孔洞区域对应的所述光刻胶层，以得到具有孔洞图形的光刻胶层。
作为本发明的一种优选方案，所述第一非曝光单元的延伸方向与一X轴设定方向之间具有第一倾角，所述第二非曝光单元的延伸方向与所述设定方向具有第二倾角，所述第一倾角与所述第二倾角相对于所述设定方向分别形成有逆顺时钟不同方向的锐角旋转角度。
作为本发明的一种优选方案，所述第一非曝光单元相互平行且等间距排布，所述第二非曝光单元相互平行且等间距排布。
作为本发明的一种优选方案，所述第一方向为Y轴直列方向，所述第二方向为X轴横行方向，使所述第一非曝光单元与所述第二非曝光单元相垂直。
作为本发明的一种优选方案，相交叉的所述第一非曝光单元与所述第二非曝光单元之间的夹角介于15°～90°之间。
作为本发明的一种优选方案，所述第一非曝光单元的宽度为38～60nm，所述第二非曝光单元的宽度为38～60nm。
作为本发明的一种优选方案，还包括以所述具有孔洞图形的光刻胶层为掩膜对所述半导体基底进行刻蚀，以于所述半导体基底的内部或上层牺牲层中形成通孔的步骤。
作为本发明的一种优选方案，还包括于所述通孔内填充导电层以形成电连接通孔或者电容下电极的步骤。
作为本发明的一种优选方案，所述半导体基底包括器件结构层以及形成于所述器件结构层表面的介质层，所述器件结构层内设置有晶体管，所述晶体管具有源极，所述通孔形成于所述介质层内，还包括步骤：去除剩余的所述具有孔洞图形的光刻胶层，并于所述介质层上形成一电容器结构，所述电容器结构通过所述导电层与所述晶体管的源极电连接。
本发明还提供一种具有孔洞图形的半导体结构，包括：
半导体基底；
正性的光刻胶层，形成于所述半导体基底上，所述光刻胶层具有第一曝光区，且所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的第一非曝光单元，所述光刻胶层还具有第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的第二非曝光单元；
其中，所述第二非曝光单元与所述第一非曝光单元形成有至少一个非曝光相交叉区域，且所述相交叉区域对应的光刻胶层用于以负性显影方式被去除以形成孔洞图形。
作为本发明的一种优选方案，所述半导体基底包括器件结构层以及形成于所述器件结构层表面的介质层，所述光刻胶层用于作为掩膜对所述介质层进行刻蚀，以于所述介质层内形成与所述孔洞图形对应的通孔。
作为本发明的一种优选方案，所述器件结构层内设置有晶体管，所述晶体管具有源极，所述通孔内填充有导电层，所述导电层与所述晶体管的源极电连接以将所述源极引出。
如上所述，本发明孔洞图形形成方法及具有孔洞图形的半导体结构，具有以下有益效果：
本发明的孔洞图形的形成方法基于正性光刻胶的负性显影技术并结合双重曝光技术，从而相对于现有技术中的形成方法，可以降低制作门槛的难度，且简化了工艺流程，从而减少了制备周期，节约材料，降低成本，另外，本发明的孔洞图形形成方法，可以得到任意需要排布的孔洞，适用于不同的器件结构当中，具有广泛的适用于。
附图说明
图1显示为本发明提供的孔洞图形形成的流程图。
图2显示为本发明提供的孔洞图形形成提供半导体基底及形成光刻胶层的结构示意图。
图3显示为本发明提供的孔洞图形形成中经过第一次曝光后的结构示意图。
图4显示为本发明提供的孔洞图形形成中经过第二次曝光后的结构示意图。
图5显示为本发明提供的孔洞图形中第一非曝光单元与第二非曝光单元垂直的示意图。
图6显示为本发明提供的孔洞图形中第一与第二非曝光单元的另一种位置关系示意图。
图7显示为本发明提供的孔洞图形中第一与第二非曝光单元的又一种位置关系示意图。
图8显示为本发明提供的孔洞图形中形成的两种孔洞图形的示意图。
图9显示为本发明提供的孔洞图形形成中形成电容器结构的示意图。
图10显示为本发明提供的另一种孔洞图形的形成示意图。
图11显示为本发明提供的一种用于形成孔洞的线型图形形成示意图。
图12显示为本发明提供的另一种用于形成孔洞的线型图形形成示意图。
图13显示为本发明提供的又一种用于形成孔洞的线型图形形成示意图。
图14显示为本发明提供的又一种孔洞图形形成的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本发明提供一种孔洞图形的形成方法，包括如下步骤：
1)提供一半导体基底，并于所述半导体基底表面形成一层正性的光刻胶层；
2)采用第一掩膜版对所述光刻胶层进行第一次曝光，以在所述光刻胶内层形成第一曝光区，所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的第一非曝光单元；
3)采用第二掩膜版对所述光刻胶层进行第二次曝光，以在所述光刻胶层内形成第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的第二非曝光单元，其中，所述第二非曝光单元与所述第一非曝光单元形成至少一个非曝光相交叉区域，所述相交叉区域形成孔洞区域；以及
4)使用负性显影方式去除所述孔洞区域对应的所述光刻胶层，以得到具有孔洞图形的光刻胶层。
下面将结合附图详细说明本发明的孔洞图形的形成方法。
如图1中的S1及图2所示，进行步骤1)，提供一半导体基底1，并于所述半导体基底1上形成一层正性的光刻胶层2；
具体的，该步骤中所提供的半导体基底1可以为任意需要被刻蚀孔洞的的半导体结构，且任意形状的孔洞均可，如需要制备连接通孔进行电连接的结构中。另外，本申请采用正性光刻胶(即正胶)进行制备，来进行负性显影，以得到所需要的图案，其中，传统的正性光刻胶是指曝光前对显影液不溶，而曝光后可溶，该技术中使用的光刻胶组合物含有树脂和光产酸剂，而本申请旨在采用负性显影技术对正性光刻胶进行处理，负性显影液如包括有机溶剂等，从而使得曝光部分在负性显影液中的溶解度降低，而未曝光部分保持在显影液中的高的溶解度，得到负性图像，采用负性显影工艺具有极大的显影制程控制容忍范围，极大的降低了正型显影工艺过程中的成本及光掩模等的制作门槛难度。
如图1中的S2及图3所示，进行步骤2)，采用第一掩膜版对所述光刻胶层2进行第一次曝光，以在所述光刻胶内层形成第一曝光区21，所述第一曝光区21包括若干个间隔排布的第一曝光单元212以及若干个位于相邻所述第一曝光单元212之间且顺着第一方向延伸的第一非曝光单元211；
具体的，该步骤的目的是在光刻胶层上通过第一曝光形成界定出需要去除的第一区域，由于本申请是基于负性光刻胶曝光显影的工艺，因此，后续需要形成孔洞的区域位于未曝光单元上，即非曝光单元211，当然，所述第一非曝光单元211的形状、数量以及布局等依据实际需求设定，仅需光掩膜版曝光，可以适用于任意图形。
如图1中的S3及图4所示，进行步骤3)，采用第二掩膜版对所述光刻胶层2进行第二次曝光，以在所述光刻胶层2内形成第二曝光区22，重迭于所述第一曝光区21，所述第二曝光区22包括若干个间隔排布的第二曝光单元222以及若干个位于相邻所述第二曝光单元222之间且顺着第二方向延伸的第二非曝光单元221，其中，所述第二非曝光单元221与所述第一非曝光单元211形成至少一个非曝光相交叉区域3，所述相交叉区域3形成孔洞区域；
具体的，该步骤的目的是与第一次曝光形成的所述非曝光单元相配合，从而选择出想要刻蚀成孔洞的图形，也即，在第一次曝光的基础上通过第二掩膜版在所述光刻胶层2上进行曝光，以在光刻胶层2上形成第二曝光单元222与第二非曝光单元221，其中，所述第一非曝光单元211与所述第二非曝光单元221的交叉的区域，是两次曝光过程中都没有被光照射到的地方，在后续的工艺中会被去除掉形成孔洞，如图4中的虚线框所示；而所述第一曝光区21和所述第二曝光区22对应的区域，为两次曝光都被照射到的区域，或者只有一次曝光被照射到的区域，而只要一次被光照射到，都会发生交联反应，在后续工艺中被保留下来，即本发明是通过两个空间(第一非曝光单元及第二非曝光单元)夹出了孔洞区域(即，非曝光相交叉区域3)，也就是说，本申请中的第一方向和第二方向至少形成一处相交叉的区域，该相交叉的区域为待形成孔洞的区域。
需要说明的是，负型显影工艺结合上述两个步骤，即采用双掩膜版进行双重曝光的工艺，可以通过所述第一掩膜版以及所述第二掩膜版的位置的设置而得到任意的所述交叉区域，从而得到任意需要的孔洞形状，制备工艺简便，可以适用于不同的器件结构当中，具有广泛的适用于，且得到产品的良率高。
如图1中的S4及图8所示，进行步骤4)，使用负性显影方式去除所述孔洞区域对应的所述光刻胶层2，形成孔洞图形，以得到具有所述孔洞图形的光刻胶层2。
具体的，该步骤的目的是对步骤2)和步骤3)处理完成的光刻胶层2进行最终处理，从而获得具有孔洞图形的所述光刻胶层2，采用显影液去除正性光刻胶未被照射到的区域，形成预设的孔洞图形，如图8中给出了两种最终形成的孔洞图形。
需要说明的是，负型显影所使用的光掩模相对于单一正型显影光刻胶所使用的光掩膜，相对工艺成本以及制作门槛难易度低；而且本发明只采用负型显影技术，结合了两次曝光即可得到所需要的孔洞图形，制程工艺简单，尤其相对于现有技术中的double pitch形成的孔洞图形，使用double pitch工艺所需的制程工艺相对繁复，时间材料成本高(需要10多个制程工艺流程)，且提高了得到产品的良率。
作为示例，所述第一非曝光单元211的延伸方向与一X轴设定方向之间具有第一倾角θ1，所述第二非曝光单元221的延伸方向与所述设定方向具有第二倾角θ2，所述第一倾角θ1与所述第二倾角θ2相对于所述设定方向分别形成有逆顺时钟不同方向的锐角旋转角度。
作为示例，相交叉的所述第一非曝光单元211与所述第二非曝光单元221之间的夹角介于15°～90°之间。作为示例，所述第一方向为Y轴直列方向，所述第二方向为X轴横行方向，使所述第一非曝光单元211与所述第二非曝光单元221相垂直。
具体的，在本示例中，公开了一种所述第一非曝光单元211以及所述第二非曝光单元221的排列方式，首先，可以在所述光刻胶层2平面内定义出一个X轴设定方向，并在同一平面内定义一个与其垂直的Y轴方向，即，所述设定方向在所述光刻胶层2所在的平面内，在该平面内可以为沿二维坐标轴中的水平方向以及竖直方向，当然，也可以为其他的平面内的任意方向，优选地，沿坐标轴方向定义相互垂直的横向和纵向，横向即为设定方向，当然，也可定义任意方向，本示例中选择为坐标轴的横向方向。其中，如图6所示，显示了所述第一非曝光单元211与所述第二非曝光单元221之间的排布关系，可以是，所述第一倾角θ1具有相对于所述设定方向逆时钟的锐角旋转角度，所述第二倾角θ2具有相对于所述设定方向顺时钟的锐角旋转角度。当然，也可以反过来，所述第一倾角θ1具有相对于所述设定方向顺时钟的锐角旋转角度，所述第二倾角θ2具有相对于所述设定方向逆时钟的锐角旋转角度。也就是说，该工艺无需有一方固定水平或者垂直，便可以得到孔洞图形，当然，也可以固定一方垂直，如图7所示，另一方相对于垂直这一方旋转，以形成交叉区域。优选地，所述第一非曝光单元211与所述第二非曝光单元221之间的较小夹角为25°～80°，如图7中θ所示，以实际需求设定。
作为示例，所述第一非曝光单元211相互平行且等间距排布，所述第二非曝光单元221相互平行且等间距排布。
具体的，对于所述第一非曝光单元211之间的排布以及所述第二非曝光单元221之间的排布，可以依据实际需求而任意设置，本示例中，优选为平行且等间距排布，从而可以制备出大面积且均一的相同的孔洞，以同时完成多个结构的制备。
作为示例，所述第一非曝光单元211的宽度为38～60nm，优选为40～50nm，本示例中为45nm；所述第二非曝光单元221的宽度为38～60nm，优选为40～50nm，本示例中为45nm。
作为示例，还包括以具有所述孔洞图形的光刻胶层2为掩膜对所述半导体基底1进行刻蚀，以于所述半导体基底1的内部或上层牺牲层中形成通孔4的步骤。
作为示例，还包括于所述通孔4内填充导电层以形成电连接通孔或者电容下电极的步骤。
具体的，本发明中所制备的具有所述孔洞图形的光刻胶层2用于作为掩膜对需要形成孔洞的半导体结构进行转印，如在半导体的介质层12形成连接通孔4，用于对上下器件结构层11之间实现电连接，另外，还可以在所述半导体基底1上形成一层牺牲层，并与所述牺牲层中采用本工艺得到的结构作为掩膜刻蚀形成孔。当然，也可以是其他需要刻蚀形成孔洞的结构中，在此不做具体限制。
作为示例，所述半导体基底1包括器件结构层11以及形成于所述器件结构层11表面的介质层12，所述通孔4形成于所述介质层12内，所述器件结构层11内设置有晶体管，所述晶体管具有源极，还包括步骤：去除剩余的所述具有孔洞图形的光刻胶层，并于所述介质层12上形成一电容器结构5，所述电容器结构5通过所述导电层与所述晶体管的源极电连接。
具体的，本发明还包括对所述半导体基底1的介质层12中刻蚀形成通孔4以后，去除所述光刻胶层2，再于通孔4内填充导电层，并形成电容器以制备半导体器件的步骤，其中，器件结构层11中设置有一个或多个晶体管，将所述晶体管通过所述导电层于电容器结构电连接，从而形成半导体存储器的存储单元。
本发明还提供一种具有孔洞图形的半导体结构，其中，所述半导体结构在本实施例中采用本实施例提供的孔洞图形形成方法制备，当然，在其他实施例中也可以采用其他方法制备，所述具有孔洞图形的半导体结构包括：
半导体基底1；
正性的光刻胶层2，形成于所述半导体基底1上，所述光刻胶层2具有第一曝光区21，且所述第一曝光区21包括若干个间隔排布的第一曝光单元212以及若干个位于相邻所述第一曝光单元212之间且顺着第一方向延伸的第一非曝光单元211；以及
所述光刻胶层2具有第二曝光区22，重迭于所述第一曝光区，所述第二曝光区22包括若干个间隔排布的第二曝光单元222以及若干个位于相邻所述第二曝光单元222之间且顺着第二方向延伸的第二非曝光单元221；
其中，所述第二非曝光单元221与所述第一非曝光单元211形成有至少一个非曝光相交叉区域3，且所述相交叉区域3对应的光刻胶层2用于以负性显影方式被去除以形成孔洞图形。
具体的，本实施例中所提供的半导体器件结构，包括一半导体基底1以及位于所述光刻胶基底上的正性光刻胶层2，其中，所述正性光刻胶层2具有预设的孔洞图形，其作用是用于对所述半导体基体进行图形转印，作为掩膜层将孔洞图形转移到所述半导体基底1上，在图形转印完成以后，该层光刻胶层2最终会被去除掉。
作为示例，所述半导体基底1包括器件结构层11以及形成于所述器件结构层11表面的介质层12，所述光刻胶层2用于作为掩膜对所述介质层12进行刻蚀，以于所述介质层12内形成与所述孔洞图形对应的通孔4。
具体的，本示例中，所述半导体基底1包括器件结构层11，所述器件结构层11中用于形成需要制备的半导体器件，以及介质层12，所述介质层12用于隔离保护各器件结构，并将器件结构需要引出的部分，如通过连接通孔4的方式引出。
作为示例，所述器件结构层11内设置有晶体管，所述晶体管具有源极，所述通孔4内填充有导电层，所述导电层与所述晶体管的源极电连接以将所述源极引出。
具体地，本示例中提供了一种将所述晶体管的源极引出去的结构，其中，可以包括在去除了所述光刻胶层2的介质层12上面设置电容器结构的器件，形成一半导体存储器结构。
另外，如图10～14所示，本实施例还提供了其他的孔洞图形的形成方式，其中，图10显示了直接以具有孔洞图形的光掩模对光刻胶进行曝光显影，并进一步以光刻胶为掩膜进行半导体器件结构层进行刻蚀形成对应孔洞。如图14所示，显示了一种通过两层线条夹出孔洞的方式，即最终由介质层92和图形94之间相夹的孔隙在基底91的器件结构层中形成孔洞图形，其中，图形94等的类似结构的制备可以采用图11～13中所展示的任意方法制备。
综上所述，本发明提供一种孔洞图形的形成方法及具有孔洞图形的半导体结构，包括如下步骤：提供一半导体基底，并于所述半导体基底表面形成一层正性的光刻胶层；采用第一掩膜版对所述光刻胶层进行第一次曝光，以在所述光刻胶内层形成第一曝光区，所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的第一非曝光单元；采用第二掩膜版对所述光刻胶层进行第二次曝光，以在所述光刻胶层内形成第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的第二非曝光单元，其中，所述第二非曝光单元与所述第一非曝光单元形成至少一个非曝光相交叉区域，所述相交叉区域形成孔洞区域；以及使用负性显影方式去除所述孔洞区域对应的所述光刻胶层，以得到具有孔洞图形的光刻胶层。通过上述方法，本发明的孔洞图形的形成方法基于负型显影技术并结合双重曝光技术，从而相对于现有技术中的形成方法，可以降低制作门槛的难度，且简化了工艺流程，从而减少了制备周期，节约材料，降低成本，另外，本发明的孔洞图形形成方法，可以得到任意需要排布的孔洞，适用于不同的器件结构当中，具有广泛的适用于。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种孔洞图形的形成方法，其特征在于，包括如下步骤：
1)提供一半导体基底，并于所述半导体基底上形成一层正性的光刻胶层；
2)采用第一掩膜版对所述光刻胶层进行第一次曝光，以在所述光刻胶内层形成第一曝光区，所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的第一非曝光单元；
3)采用第二掩膜版对所述光刻胶层进行第二次曝光，以在所述光刻胶层内形成第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的第二非曝光单元，其中，所述第二非曝光单元与所述第一非曝光单元形成至少一个非曝光相交叉区域，所述相交叉区域形成孔洞区域；以及
4)使用负性显影方式去除所述孔洞区域对应的所述光刻胶层，以得到具有孔洞图形的光刻胶层。
2.根据权利要求1所述的孔洞图形的形成方法，其特征在于，所述第一非曝光单元的延伸方向与一X轴设定方向之间具有第一倾角，所述第二非曝光单元的延伸方向与所述设定方向具有第二倾角，所述第一倾角与所述第二倾角相对于所述设定方向分别形成有逆顺时钟不同方向的锐角旋转角度。
3.根据权利要求1所述的孔洞图形的形成方法，其特征在于，所述第一非曝光单元相互平行且等间距排布，所述第二非曝光单元相互平行且等间距排布。
4.根据权利要求3所述的孔洞图形的形成方法，其特征在于，所述第一方向为Y轴直列方向，所述第二方向为X轴横行方向，使所述第一非曝光单元与所述第二非曝光单元相垂直。
5.根据权利要求1所述的孔洞图形的形成方法，其特征在于，相交叉的所述第一非曝光单元与所述第二非曝光单元之间的夹角介于15°～90°之间。
6.根据权利要求1所述的孔洞图形的形成方法，其特征在于，所述第一非曝光单元的宽度为38～60nm，所述第二非曝光单元的宽度为38～60nm。
7.根据权利要求1～6中任一项所述的孔洞图形的形成方法，其特征在于，还包括以所述具有孔洞图形的光刻胶层为掩膜对所述半导体基底进行刻蚀，以于所述半导体基底的内部或上层牺牲层中形成通孔的步骤。
8.根据权利要求7所述的孔洞图形的形成方法，其特征在于，还包括于所述通孔内填充导电层以形成电连接通孔或者电容下电极的步骤。
9.根据权利要求8所述的孔洞图形的形成方法，其特征在于，所述半导体基底包括器件结构层以及形成于所述器件结构层表面的介质层，所述器件结构层内设置有晶体管，所述晶体管具有源极，所述通孔形成于所述介质层内，还包括步骤：
去除剩余的所述具有孔洞图形的光刻胶层，并于所述介质层上形成一电容器结构，所述电容器结构通过所述导电层与所述晶体管的源极电连接。
10.一种具有孔洞图形的半导体结构，其特征在于，包括：
半导体基底；
正性光刻胶层，形成于所述半导体基底上，所述光刻胶层具有第一曝光区，且所述第一曝光区包括间隔排布的第一曝光单元以及位于相邻所述第一曝光单元之间且顺着第一方向延伸的的第一非曝光单元，所述光刻胶层还具有第二曝光区，重迭于所述第一曝光区，所述第二曝光区包括间隔排布的第二曝光单元以及位于相邻所述第二曝光单元之间且顺着第二方向延伸的的第二非曝光单元；以及
其中，所述第二非曝光单元与所述第一非曝光单元形成有至少一个非曝光相交叉区域，且所述相交叉区域对应的光刻胶层用于以负性显影方式被去除以形成孔洞图形。
11.根据权利要求10所述的具有孔洞图形的半导体结构，其特征在于，所述半导体基底包括器件结构层以及形成于所述器件结构层表面的介质层，所述光刻胶层用于作为掩膜对所述介质层进行刻蚀，以于所述介质层内形成与所述孔洞图形对应的通孔。
12.根据权利要求10或11所述的具有孔洞图形的半导体结构，其特征在于，所述器件结构层内设置有晶体管，所述晶体管具有源极，所述通孔内填充有导电层，所述导电层与所述晶体管的源极电连接以将所述源极引出。
CN201711064787.8A 2017-11-02 2017-11-02 孔洞图形的形成方法及具有孔洞图形的半导体结构 Pending CN107656426A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711064787.8A CN107656426A (zh) 2017-11-02 2017-11-02 孔洞图形的形成方法及具有孔洞图形的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711064787.8A CN107656426A (zh) 2017-11-02 2017-11-02 孔洞图形的形成方法及具有孔洞图形的半导体结构

Publications (1)

Publication Number Publication Date
CN107656426A true CN107656426A (zh) 2018-02-02

Family

ID=61095451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711064787.8A Pending CN107656426A (zh) 2017-11-02 2017-11-02 孔洞图形的形成方法及具有孔洞图形的半导体结构

Country Status (1)

Country Link
CN (1) CN107656426A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519725A (zh) * 2018-04-20 2018-09-11 睿力集成电路有限公司 组合掩膜版、半导体器件及其形成方法
CN113707613A (zh) * 2021-08-12 2021-11-26 长鑫存储技术有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100042468A (ko) * 2008-10-16 2010-04-26 주식회사 하이닉스반도체 반도체 소자의 형성 방법
CN104934302A (zh) * 2014-03-21 2015-09-23 华亚科技股份有限公司 半导体器件的制作方法
CN107301976A (zh) * 2017-07-25 2017-10-27 睿力集成电路有限公司 半导体存储器及其制造方法
CN207352356U (zh) * 2017-11-02 2018-05-11 睿力集成电路有限公司 具有孔洞图形的半导体结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100042468A (ko) * 2008-10-16 2010-04-26 주식회사 하이닉스반도체 반도체 소자의 형성 방법
CN104934302A (zh) * 2014-03-21 2015-09-23 华亚科技股份有限公司 半导体器件的制作方法
CN107301976A (zh) * 2017-07-25 2017-10-27 睿力集成电路有限公司 半导体存储器及其制造方法
CN207352356U (zh) * 2017-11-02 2018-05-11 睿力集成电路有限公司 具有孔洞图形的半导体结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519725A (zh) * 2018-04-20 2018-09-11 睿力集成电路有限公司 组合掩膜版、半导体器件及其形成方法
CN108519725B (zh) * 2018-04-20 2024-01-23 长鑫存储技术有限公司 组合掩膜版、半导体器件及其形成方法
CN113707613A (zh) * 2021-08-12 2021-11-26 长鑫存储技术有限公司 半导体结构的形成方法
CN113707613B (zh) * 2021-08-12 2023-07-04 长鑫存储技术有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
CN207352356U (zh) 具有孔洞图形的半导体结构
CN105932025B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN107656426A (zh) 孔洞图形的形成方法及具有孔洞图形的半导体结构
WO2014206015A1 (zh) 阵列基板、其制备方法及显示装置
TW202025448A (zh) 用於製造單晶片積體式3d cmos邏輯及記憶體的架構設計及製程
CN106098690B (zh) 用以降低布局面积的存储器位单元
CN103928469B (zh) 一种tft阵列基板及其制造方法、显示面板
US20180373139A1 (en) Mask assembly and lithography method using the same
CN104934458A (zh) 显示基板及其制造方法和显示装置
TW202030852A (zh) 用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法
CN110534517A (zh) 集成电路存储器及其形成方法、半导体集成电路器件
JP2022503370A (ja) 表示基板マザーボード及びその製造方法
WO2021218413A1 (zh) 掩膜板、显示基板及其制作方法、显示装置
CN208489194U (zh) 阵列基板、显示面板及显示装置
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
WO2020124713A1 (zh) 一种阵列基板及其制备方法
JP6941935B2 (ja) 配線構造物、その形成方法、及び配線構造物のマスクレイアウト形成方法
US9136223B2 (en) Forming alignment mark and resulting mark
CN109872993A (zh) 半导体结构的布局、半导体装置及其形成方法
US8153522B2 (en) Patterning mask and method of formation of mask using step double patterning
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
DE102022100037B4 (de) Gebondete halbleitervorrichtung und deren herstellungsverfahren
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
CN208570604U (zh) 集成电路存储器及半导体集成电路器件
TW591749B (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181008

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: Ever power integrated circuit Co Ltd

TA01 Transfer of patent application right