CN115802752A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115802752A CN115802752A CN202111058233.3A CN202111058233A CN115802752A CN 115802752 A CN115802752 A CN 115802752A CN 202111058233 A CN202111058233 A CN 202111058233A CN 115802752 A CN115802752 A CN 115802752A
- Authority
- CN
- China
- Prior art keywords
- layer
- core
- side wall
- forming
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法,包括:提供衬底;在衬底上形成若干核心结构,所述核心结构包括第一核心层、第二核心层和第三核心层,第一核心层和第二核心层平行于第一方向且在第一方向上的中轴线重合,第三核心层平行于第二方向,所述第二核心层的第一端同时与第一核心层的一端和第三核心层的一端相连接,第二端与相邻的第三核心层相接触;在衬底上形成字线结构,字线结构的图形为第一核心层经过自对准双重图形技术形成的图形;在衬底上形成连接层,连接层与字线结构一一对应且相互连接,连接层的图形为第三核心层经过自对准双重图形技术形成的图形。所述方法形成的半导体结构性能得到提升。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着闪存存储器的发展,NOR(或非)闪存存储器和NAND(与非)闪存存储器是两种被大量应用的闪存存储器。
其中,NAND(与非)闪存存储器,其内部采用非线性宏单元模式,为固态大容量内存的实现提供了廉价有效的解决方案。NAND(与非)闪存存储器具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用,如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
然而,现有的制造NAND(与非)闪存型器件的工艺过程还存在一些问题需要改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法,以改善制造NAND(与非)闪存型器件的工艺。
为解决上述技术问题,本发明技术方案提供一种半导体结构的形成方法,包括:提供衬底;在衬底上形成若干核心结构,若干所述核心结构等间距排列,所述核心结构包括第一核心层、第二核心层和第三核心层,所述第一核心层和第二核心层平行于第一方向,且所述第一核心层和第二核心层在第一方向上的中轴线重合,所述第三核心层平行于第二方向,所述第二核心层包括第一端和第二端,所述第一端同时与第一核心层的一端和第三核心层的一端相连接,所述第二端与相邻的第三核心层相接触,所述第一方向和第二方向平行于衬底表面,且所述第一方向和第二方向垂直,若干所述第一核心层在第二方向上平行排列,若干所述第二核心层在第二方向上平行排列,若干所述第三核心层在第一方向上平行排列,所述第二核心层用于在形成第一核心层和第三核心层时修复边缘临界效应;在衬底上形成字线结构,所述字线结构的图形为所述第一核心层经过自对准双重图形技术形成的图形;在衬底上形成连接层,所述连接层与字线结构一一对应且相互连接,所述连接层的图形为所述第三核心层经过自对准双重图形技术形成的图形。
可选的,所述核心结构还包括:若干个第四核心层,在任一所述第一核心层和第二核心层的延伸方向上,多个所述第四核心层沿第一方向间隔排列,且任一所述第四核心层位于相邻的第三核心层之间,所述第四核心层能够在形成第一核心层和第三核心层时修复边缘临界效应。
可选的,所述核心结构的形成方法包括:在衬底上形成核心材料层;在核心材料层上形成第一掩膜层,所述第一掩膜层暴露出部分所述核心材料层表面;以所述第一掩膜层为掩膜刻蚀所述核心材料层,直至暴露出衬底表面,形成所述核心结构。
可选的,所述第一掩膜层的材料包括光刻胶;形成所述第一掩膜层的工艺包括涂覆、曝光和显影工艺。
可选的,所述字线结构和连接层同时形成。
可选的,形成核心结构之后,还包括:去除所述第二核心层和第四核心层。
可选的,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第三核心层侧壁的第二侧墙;形成第一侧墙和第二侧墙之后,去除所述第一核心层和第三核心层;去除所述第一核心层和第三核心层之后,在第二侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第二侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
可选的,所述核心结构的材料包括氧化硅或氮化硅;去除所述核心结构的工艺包括湿法刻蚀工艺。
可选的,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第二核心层侧壁的第二侧墙、位于第三核心层侧壁的第三侧墙以及位于第四核心层侧壁的第四侧墙;形成第一侧墙、第二侧墙、第三侧墙和第四侧墙之后,去除所述第一核心层、第二核心层、第三核心层和第四核心层;去除所述第一核心层、第二核心层、第三核心层和第四核心层之后,去除所述第二侧墙和第四侧墙;去除所述第二侧墙和第四侧墙之后,在第三侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第三侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
可选的,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第二核心层侧壁的第二侧墙、位于第三核心层侧壁的第三侧墙以及位于第四核心层侧壁的第四侧墙;形成第一侧墙、第二侧墙、第三侧墙和第四侧墙之后,去除所述第一核心层、第二核心层、第三核心层和第四核心层;去除所述第一核心层、第二核心层、第三核心层和第四核心层之后,在第三侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第三侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
可选的,以所述第一侧墙为掩膜刻蚀所述衬底的同时,还包括:以所述第二侧墙和第四侧墙为掩膜刻蚀所述衬底,形成伪字线结构;去除所述伪字线结构。
可选的,所述核心结构的材料包括无定形硅、氧化硅或氮化硅。
可选的,所述字线结构的材料包括多晶硅或金属,所述金属包括钨;所述连接层的材料包括多晶硅或金属,所述金属包括钨。
可选的,还包括:在衬底上形成字线材料层;所述核心结构位于字线材料层上。
可选的,在衬底上形成字线材料层之前,还包括:在衬底上形成器件层,所述器件层内具有若干平行排列的浮栅极结构,所述浮栅极结构平行于第二方向;所述字线材料层位于器件层上。
可选的,所述浮栅极结构包括浮栅氧化层和位于浮栅氧化层上的浮栅极层;所述浮栅氧化层的材料包括氧化硅,所述浮栅极层的材料包括多晶硅或金属,所述金属包括钨。
可选的,所述器件层包括:第一介质层、位于第一介质层内的浮栅极结构以及位于第一介质层上和浮栅极结构上的字线氧化层。
与现有技术相比,本发明的技术方案具有以下有益效果:
本发明的形成方法,通过在衬底上形成若干核心结构,所述第一核心层和第二核心层平行于第一方向,且所述第一核心层和第二核心层在第一方向上的中轴线重合,所述第三核心层平行于第二方向,所述第二核心层包括第一端和第二端,所述第一端同时与第一核心层的一端和第三核心层的一端相连接,所述第二端与相邻的第三核心层相接触。在相邻的第三核心层之间增加了第二核心层,从而使得形成核心结构的掩膜图形在相邻第三核心层之间的图形密度增加,使得形成所述第一核心层的掩膜图形在第二方向的两侧图形密度增加,增加的形成第二核心层的图形使得与形成第一核心层掩膜图形相邻区域的曝光度增加,从而使得所述第一核心层的掩膜图形能够被准确形成,减少了受光学邻近效应的影响使得第一核心层与第三核心层断开的情况,从而所述第二核心层能够在形成第一核心层和第三核心层时修复边缘临界效应,进而提升了后续形成字线结构和连接层的良率。
进一步,在相邻的第三核心层之间增加了第二核心层,同时在任一所述第一核心层和第二核心层的延伸方向上,还增加了若干个第四核心层,使得形成核心结构的掩膜图形在相邻第三核心层之间的图形密度进一步增加,增加的第二核心层的图形以及第四核心层的图形使得与形成第一核心层掩膜图形相邻区域的曝光度增加,从而使得所述第一核心层的掩膜图形能够被准确形成,减少了受光学邻近效应的影响使得第一核心层与第三核心层断开的情况,从而增加的第二核心层的图形以及第四核心层的图形能够在形成第一核心层和第三核心层时修复边缘临界效应,进而提升了后续形成字线结构和连接层的良率。
附图说明
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图;
图3至图9是本发明实施例中半导体结构形成过程的剖面结构示意图;
图10至图12是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,现有的制造NAND(与非)闪存型器件的工艺过程还存在一些问题需要改善。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1和图2,图1为图2的俯视图,图2为图1沿剖面线AA1方向第一核心层107的剖面结构示意图,包括:基底100;位于基底100上的浮栅极结构,所述浮栅极结构包括浮栅氧化层101和位于浮栅氧化层101上的浮栅极层102;位于浮栅极结构两侧基底100内的源漏掺杂区103;位于基底100上的第一介质层104,所述浮栅极结构位于所述第一介质层104内;位于第一介质层104上和浮栅极结构上的字线氧化层105;位于字线氧化层105上的第二介质层106;位于第二介质层106上的核心结构,所述核心结构包括相互垂直且相互连接的第一核心层107和第二核心层108,所述第一核心层107平行于第一方向X延伸,所述第二核心层108平行于第二方向Y,所述第一方向X和第二方向Y垂直,若干所述第一核心层107相互平行,若干所述第二核心层108相互平行。
所述第一核心层107用于后续采用自对准双重图形技术(SADP)在第二介质层106上形成第一图形层,所述第一图形层用作刻蚀第二介质层106并在第二介质层106内形成字线结构的掩膜层,所述第二核心层108用于后续采用自对准双重图形技术(SADP)在第二介质层106上形成第二图形层,所述第二图形层用作刻蚀第二介质层106并在第二介质层106内形成连接层的掩膜层。所述核心结构的形成方法包括:在第二介质层106上形成核心材料层;在核心材料层上形成第一掩膜层,所述第一掩膜层暴露出部分所述核心材料层表面;以所述第一掩膜层为掩膜刻蚀所述核心材料层,直至暴露出第二介质层106表面,形成所述核心结构。所述第一掩膜层的材料包括光刻胶,形成所述第一掩膜层的工艺包括涂覆、曝光和显影工艺。
由于设计需求,若干所述第一核心层107沿第二方向Y平行排列,若干所述第二核心层108沿第一方向X平行排列,因此,在所述第一核心层107与第二核心层108连接的端部位置与基底边缘之间的位置(如图1所示区域A)没有设计图形,这就使得所述第一核心层107在沿第二方向Y的两侧图形密度不均匀,从而在曝光形成所述第一掩膜层的过程中,由于光学邻近效应的影响,使得所述第一核心层107与第二核心层108连接的端部位置的图形由于曝光度不够而较难准确地曝光出来,后续再经过显影工艺,使得部分第一核心层107的图形与第二核心层108的图形出现断开的情况,使得形成的第一核心层107与第二核心层108出现没有连接的情况(如图1中区域B所示),进而影响后续形成的字线结构和连接层的连接性能。
为了解决上述问题,本发明技术方案提供一种半导体结构的形成方法,通过在衬底上形成若干核心结构,所述第一核心层和第二核心层平行于第一方向,且所述第一核心层和第二核心层在第一方向上的中轴线重合,所述第三核心层平行于第二方向,所述第二核心层包括第一端和第二端,所述第一端同时与第一核心层的一端和第三核心层的一端相连接,所述第二端与相邻的第三核心层相接触。在相邻的第三核心层之间增加了第二核心层,从而使得形成核心结构的掩膜图形在相邻第三核心层之间的图形密度增加,使得形成所述第一核心层的掩膜图形在第二方向的两侧图形密度增加,增加的形成第二核心层的图形使得与形成第一核心层掩膜图形相邻区域的曝光度增加,从而使得所述第一核心层的掩膜图形能够被准确形成,减少了受光学邻近效应的影响使得第一核心层与第三核心层断开的情况,进而提升了后续形成字线结构和连接层的良率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明一实施例中半导体结构形成过程的结构示意图。
请参考图3,提供衬底200;在衬底200上形成器件层,所述器件层内具有若干沿第一方向X平行排列的浮栅极结构,所述浮栅极结构平行于第二方向Y(如图4所示)。
所述器件层包括:第一介质层204、位于第一介质层204内的浮栅极结构以及位于第一介质层204上和浮栅极结构上的字线氧化层205。
所述浮栅极结构包括浮栅氧化层201和位于浮栅氧化层201上的浮栅极层202;所述浮栅氧化层201的材料包括氧化硅,所述浮栅极层202的材料包括多晶硅或金属,所述金属包括钨。
在本实施例中,所述衬底200的材料为硅。
在其他实施例中,所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中,Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述第一介质层204的材料包括介电材料,所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中,所述第一介质层204的材料包括氧化硅。
请继续参考图3,在器件层上形成字线材料层206。
所述字线材料层206用于后续形成字线结构和连接层。
所述字线材料层206的材料包括多晶硅或金属,所述金属包括钨。形成字线材料层206的工艺包括物理气相沉积工艺或化学气相沉积工艺。
请参考图4和图5,图4为图5的俯视图,图5为图4沿剖面线BB1方向的第一核心层207的剖面结构示意图,在字线材料层206上形成若干核心结构,若干所述核心结构等间距排列,所述核心结构包括第一核心层207、第二核心层209和第三核心层208,所述第一核心层207和第二核心层209平行于第一方向X,且所述第一核心层207和第二核心层209在第一方向X上的中轴线重合,所述第三核心层208平行于第二方向Y,所述第二核心层209包括第一端和第二端,所述第一端同时与第一核心层207的一端和第三核心层208的一端相连接,所述第二端与相邻的第三核心层208相接触,所述第一方向X和第二方向Y平行于衬底200表面,且所述第一方向X和第二方向Y垂直,若干所述第一核心层207在第二方向Y上平行排列,若干所述第二核心层209在第二方向Y上平行排列,若干所述第三核心层208在第一方向X上平行排列。
所述核心结构的形成方法包括:在字线材料层206上形成核心材料层(未图示);在核心材料层上形成第一掩膜层(未图示),所述第一掩膜层暴露出部分所述核心材料层表面;以所述第一掩膜层为掩膜刻蚀所述核心材料层,直至暴露出字线材料层206表面,形成所述核心结构。
所述第一掩膜层的材料包括光刻胶;形成所述第一掩膜层的工艺包括涂覆、曝光和显影工艺。
由于所述核心结构的图形尺寸较小,因此在曝光形成所述核心结构的第一掩膜层图形时,所述第一掩膜层的图形容易受到光学邻近效应的影响。
在相邻的第三核心层208之间增加了第二核心层209,从而使得形成核心结构的掩膜图形在相邻第三核心层208之间的图形密度增加,使得形成所述第一核心层207的掩膜图形在第二方向Y的两侧图形密度增加,增加的形成第二核心层209的图形使得与形成第一核心层207掩膜图形相邻区域的曝光度增加,从而使得所述第一核心层207的掩膜图形能够被准确形成,减少了受光学邻近效应的影响使得第一核心层207与第三核心层209断开的情况,从而所述第二核心层209能够在形成第一核心层207和第三核心层209时修复边缘临界效应,进而提升了后续形成字线结构和连接层的良率。
在本实施例中,所述核心结构还包括:若干个第四核心层210,在任一所述第一核心层207和第二核心层209的延伸方向上,多个所述第四核心层210沿第一方向X间隔排列,且任一所述第四核心层210位于相邻的第三核心层208之间。
在相邻的第三核心层208之间增加了第二核心层209,同时在任一所述第一核心层207和第二核心层209的延伸方向上,还增加了若干个第四核心层210,使得形成核心结构的掩膜图形在相邻第三核心层208之间的图形密度进一步增加,增加的第二核心层209的图形以及第四核心层210的图形使得与形成第一核心层207掩膜图形相邻区域的曝光度增加,从而增加的第二核心层209的图形以及第四核心层210的图形能够在形成第一核心层207和第三核心层209时修复边缘临界效应,从而使得所述第一核心层207的掩膜图形能够被准确形成,减少了受光学邻近效应的影响使得第一核心层207与第三核心层209断开的情况,进而提升了后续形成字线结构和连接层的良率。
所述核心结构的材料包括无定形硅、氧化硅或氮化硅。
在本实施例中,所述核心结构的材料包括氧化硅。
接下来,在衬底上形成字线结构,所述字线结构的图形为所述第一核心层207经过自对准双重图形技术形成的图形;在衬底上形成连接层,所述连接层与字线结构一一对应且相互连接,所述连接层的图形为所述第三核心层208经过自对准双重图形技术形成的图形。所述字线结构和连接层的形成过程请参考图6至图9。
请参考图6,去除所述第二核心层209和第四核心层210。
去除所述第二核心层209和第四核心层210,以避免后续所述第二核心层209和第四核心层210的图形随第一核心层207和第三核心层208同时传递到字线材料层206形成伪字线结构,后续还需要去除的情况。先去除所述第二核心层209和第四核心层210,使得后续形成的字线结构和连接层不会受去除工艺的影响。
去除所述第二核心层209和第四核心层210的工艺包括湿法刻蚀工艺。
去除所述第二核心层209和第四核心层210的方法包括:在核心结构上形成图形化的掩膜层(未图示),所述图形化的掩膜层暴露出所述第二核心层209和第四核心层210;去除暴露出的所述第二核心层209和第四核心层210。
所述字线材料层206和核心结构的材料不同,从而所述核心结构能够去除干净同时对字线材料层206损伤较小。
请参考图7,形成位于第一核心层207侧壁的第一侧墙211、位于第三核心层208侧壁的第二侧墙212;形成第一侧墙211和第二侧墙212之后,去除所述第一核心层207和第三核心层208。
所述第一侧墙211和第二侧墙212的形成方法包括:在所述第一核心层207侧壁表面和顶部表面、第三核心层208侧壁表面和顶部表面形成侧墙材料层(未图示);回刻蚀所述侧墙材料层,直至暴露出第一核心层207和第三核心层208顶部表面,在所述第一核心层207侧壁形成第一侧墙211,在所述第三核心层208侧壁形成第二侧墙212。
所述第一侧墙211和第二侧墙212的材料包括介电材料,所述第一侧墙211和第二侧墙212的材料与第一核心层207和第三核心层208的材料不同。从而在回刻蚀所述侧墙材料层时,所述回刻蚀工艺能够停止在第一核心层207和第三核心层208表面。
所述第一侧墙211和第二侧墙212的材料包括硅、氧化硅或氮化硅。
在本实施例中,所述第一侧墙211和第二侧墙212的材料包括氮化硅。
在本实施例中,去除所述第一核心层207和第三核心层208的工艺包括湿法刻蚀工艺。
请参考图8,在第二侧墙212上形成若干第二掩膜层213,若干所述第二掩膜层213平行于第二方向Y且沿第一方向X排列。
所述第二掩膜层213在第一方向X上的宽度大于所述第二侧墙212的宽度,从而所述第二掩膜层213能完全覆盖住所述第二侧墙212,后续形成尺寸较大的连接层,便于后续工艺的连接。
在本实施例中,所述第二掩膜层213的材料包括光刻胶;形成所述第二掩膜层213的工艺包括涂覆、曝光和显影工艺。
请参考图9,以所述第一侧墙211为掩膜刻蚀所述字线材料层206,形成初始字线结构(未图示);以所述第二掩膜层213和第二侧墙212为掩膜刻蚀所述字线材料层206,形成初始连接层(未图示);在初始字线结构内形成第一隔离层216,所述第一隔离层216沿第一方向X贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构214;在初始连接层内形成第二隔离层217,所述第二隔离层217沿第二方向Y贯穿所述初始连接层,使所述初始连接层形成分立的连接层215,一个所述连接层215与一个所述字线结构214相连接。
所述字线结构214和连接层215同时形成。
第一隔离层216用于电隔离相连接的字线结构,使所述初始字线结构形成分立的字线结构214;所述第二隔离层217用于电隔离相连接的连接层,使所述初始连接层形成相互分立的连接层215。
一个所述连接层215与一个所述字线结构214相连接,从而后续能够通过与连接层215相连接而达到与字线结构214相连接的效果,同时所述连接层215的面积较大,使得形成后段连接线的工艺窗口变大。
所述字线材料层206的材料包括多晶硅或金属,从而所述字线材料层206形成的字线结构214的材料包括多晶硅或金属,所述金属包括钨;所述字线材料层206形成的连接层215的材料包括多晶硅或金属,所述金属包括钨。
图10至图12是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
请参考图10,图10为在图4基础上的结构示意图,形成位于第一核心层207侧壁的第一侧墙311、位于第二核心层209侧壁的第二侧墙313、位于第三核心层208侧壁的第三侧墙314以及位于第四核心层210侧壁的第四侧墙315。
所述第一侧墙311、第二侧墙313、第三侧墙314和第四侧墙315的形成方法包括:在所述第一核心层207侧壁表面和顶部表面、第二核心层209侧壁表面和顶部表面、第三核心层208侧壁表面和顶部表面以及第四核心层210侧壁表面和顶部表面形成侧墙材料层(未图示);回刻蚀所述侧墙材料层,直至暴露出第一核心层207顶部表面、第二核心层209顶部表面、第三核心层208顶部表面和第四核心层210顶部表面,在所述第一核心层207侧壁形成第一侧墙311,在所述第二核心层209侧壁形成第二侧墙313,在所述第三核心层208侧壁形成第三侧墙314,在所述第四核心层210侧壁形成第四侧墙315。
所述第一侧墙311、第二侧墙313、第三侧墙314和第四侧墙315的材料包括介电材料,所述第一侧墙311、第二侧墙313、第三侧墙314和第四侧墙315的材料与第一核心层207、第二核心层209、第三核心层208和第四核心层210的材料不同。从而在回刻蚀所述侧墙材料层时,所述回刻蚀工艺能够停止在第一核心层207、第二核心层209、第三核心层208和第四核心层210表面。
所述第一侧墙311、第二侧墙313、第三侧墙314和第四侧墙315的材料包括硅、氧化硅或氮化硅。
在本实施例中,所述第一侧墙311、第二侧墙313、第三侧墙314和第四侧墙315的材料包括氮化硅。
请参考图11,去除所述第一核心层207、第二核心层209、第三核心层208和第四核心层209;去除所述第一核心层207、第二核心层209、第三核心层208和第四核心层210之后,去除所述第二侧墙313和第四侧墙315。
在本实施例中,去除所述第一核心层207、第二核心层209、第三核心层208和第四核心层210的工艺包括湿法刻蚀工艺。去除所述第二侧墙313和第四侧墙315的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
去除所述第二侧墙313和第四侧墙315的方法包括:在衬底上形成图形化的掩膜层(未图示),所述图形化的掩膜层暴露出所述第二侧墙313和第四侧墙315;去除暴露出的所述第二侧墙313和第四侧墙315。
所述字线材料层206与第二侧墙313和第四侧墙315的材料不同,从而所述第二侧墙313和第四侧墙315能够去除干净同时对字线材料层206损伤较小。
去除所述第二侧墙313和第四侧墙315,以避免后续所述第二侧墙313和第四侧墙315的图形随第一侧墙311和第三侧墙314同时传递到字线材料层206形成伪字线结构,后续还需要去除的情况。先去除所述第二侧墙313和第四侧墙315,使得后续形成的字线结构和连接层不会受去除工艺的影响。
请参考图12,去除所述第二侧墙313和第四侧墙315之后,在第三侧墙314上若干第二掩膜层316,若干所述第二掩膜层316平行于第二方向Y且沿第一方向X排列。
所述第二掩膜层316在第一方向X上的宽度大于所述第三侧墙314的宽度,从而所述第二掩膜层316能完全覆盖住所述第三侧墙314以及去除所述第二侧墙313和第四侧墙315留下的空隙,后续形成尺寸较大的连接层,便于后续工艺的连接。
在本实施例中,所述第二掩膜层316的材料包括光刻胶;形成所述第二掩膜层316的工艺包括涂覆、曝光和显影工艺。
接下来,以所述第一侧墙311为掩膜刻蚀所述字线材料层206,形成初始字线结构;以所述第二掩膜层316和第三侧墙314为掩膜刻蚀所述字线材料层206,形成初始连接层(未图示);在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向X贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向Y贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。所述字线结构和连接层的具体形成过程请参考图9,在此不再赘述。
在另一实施例中,在图4的基础上,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第二核心层侧壁的第二侧墙、位于第三核心层侧壁的第三侧墙以及位于第四核心层侧壁的第四侧墙;形成第一侧墙、第二侧墙、第三侧墙和第四侧墙之后,去除所述第一核心层、第二核心层、第三核心层和第四核心层;去除所述第一核心层、第二核心层、第三核心层和第四核心层之后,在第三侧墙上形成第二掩膜层;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第三侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
在另一实施例中,以所述第一侧墙为掩膜刻蚀所述衬底的同时,还包括:以所述第二侧墙和第四侧墙为掩膜刻蚀所述衬底,形成伪字线结构;去除所述伪字线结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在衬底上形成若干核心结构,若干所述核心结构等间距排列,所述核心结构包括第一核心层、第二核心层和第三核心层,所述第一核心层和第二核心层平行于第一方向,且所述第一核心层和第二核心层在第一方向上的中轴线重合,所述第三核心层平行于第二方向,所述第二核心层包括第一端和第二端,所述第一端同时与第一核心层的一端和第三核心层的一端相连接,所述第二端与相邻的第三核心层相接触,所述第一方向和第二方向平行于衬底表面,且所述第一方向和第二方向垂直,若干所述第一核心层在第二方向上平行排列,若干所述第二核心层在第二方向上平行排列,若干所述第三核心层在第一方向上平行排列,所述第二核心层用于在形成第一核心层和第三核心层时修复边缘临界效应;
在衬底上形成字线结构,所述字线结构的图形为所述第一核心层经过自对准双重图形技术形成的图形;
在衬底上形成连接层,所述连接层与字线结构一一对应且相互连接,所述连接层的图形为所述第三核心层经过自对准双重图形技术形成的图形。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述核心结构还包括:若干个第四核心层,在任一所述第一核心层和第二核心层的延伸方向上,多个所述第四核心层沿第一方向间隔排列,且任一所述第四核心层位于相邻的第三核心层之间,所述第四核心层能够在形成第一核心层和第三核心层时修复边缘临界效应。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述核心结构的形成方法包括:在衬底上形成核心材料层;在核心材料层上形成第一掩膜层,所述第一掩膜层暴露出部分所述核心材料层表面;以所述第一掩膜层为掩膜刻蚀所述核心材料层,直至暴露出衬底表面,形成所述核心结构。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述第一掩膜层的材料包括光刻胶;形成所述第一掩膜层的工艺包括涂覆、曝光和显影工艺。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述字线结构和连接层同时形成。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,形成核心结构之后,还包括:去除所述第二核心层和第四核心层。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第三核心层侧壁的第二侧墙;形成第一侧墙和第二侧墙之后,去除所述第一核心层和第三核心层;去除所述第一核心层和第三核心层之后,在第二侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第二侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,所述核心结构的材料包括氧化硅或氮化硅;去除所述核心结构的工艺包括湿法刻蚀工艺。
9.如权利要求5所述的半导体结构的形成方法,其特征在于,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第二核心层侧壁的第二侧墙、位于第三核心层侧壁的第三侧墙以及位于第四核心层侧壁的第四侧墙;形成第一侧墙、第二侧墙、第三侧墙和第四侧墙之后,去除所述第一核心层、第二核心层、第三核心层和第四核心层;去除所述第一核心层、第二核心层、第三核心层和第四核心层之后,去除所述第二侧墙和第四侧墙;去除所述第二侧墙和第四侧墙之后,在第三侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第三侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
10.如权利要求5所述的半导体结构的形成方法,其特征在于,所述字线结构和连接层的形成方法包括:形成位于第一核心层侧壁的第一侧墙、位于第二核心层侧壁的第二侧墙、位于第三核心层侧壁的第三侧墙以及位于第四核心层侧壁的第四侧墙;形成第一侧墙、第二侧墙、第三侧墙和第四侧墙之后,去除所述第一核心层、第二核心层、第三核心层和第四核心层;去除所述第一核心层、第二核心层、第三核心层和第四核心层之后,在第三侧墙上形成若干第二掩膜层,若干所述第二掩膜层平行于第二方向且沿第一方向排列;以所述第一侧墙为掩膜刻蚀所述衬底,形成初始字线结构;以所述第二掩膜层和第三侧墙为掩膜刻蚀所述衬底,形成初始连接层;在初始字线结构内形成第一隔离层,所述第一隔离层沿第一方向贯穿所述初始字线结构,使所述初始字线结构形成分立的字线结构;在初始连接层内形成第二隔离层,所述第二隔离层沿第二方向贯穿所述初始连接层,使所述初始连接层形成分立的连接层,一个所述连接层与一个所述字线结构相连接。
11.如权利要求9所述的半导体结构的形成方法,其特征在于,以所述第一侧墙为掩膜刻蚀所述衬底的同时,还包括:以所述第二侧墙和第四侧墙为掩膜刻蚀所述衬底,形成伪字线结构;去除所述伪字线结构。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述核心结构的材料包括无定形硅、氧化硅或氮化硅。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述字线结构的材料包括多晶硅或金属,所述金属包括钨;所述连接层的材料包括多晶硅或金属,所述金属包括钨。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在衬底上形成字线材料层;所述核心结构位于字线材料层上。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,在衬底上形成字线材料层之前,还包括:在衬底上形成器件层,所述器件层内具有若干平行排列的浮栅极结构,所述浮栅极结构平行于第二方向;所述字线材料层位于器件层上。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述浮栅极结构包括浮栅氧化层和位于浮栅氧化层上的浮栅极层;所述浮栅氧化层的材料包括氧化硅,所述浮栅极层的材料包括多晶硅或金属,所述金属包括钨。
17.如权利要求15所述的半导体结构的形成方法,其特征在于,所述器件层包括:第一介质层、位于第一介质层内的浮栅极结构以及位于第一介质层上和浮栅极结构上的字线氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111058233.3A CN115802752A (zh) | 2021-09-09 | 2021-09-09 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111058233.3A CN115802752A (zh) | 2021-09-09 | 2021-09-09 | 半导体结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115802752A true CN115802752A (zh) | 2023-03-14 |
Family
ID=85473549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111058233.3A Pending CN115802752A (zh) | 2021-09-09 | 2021-09-09 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115802752A (zh) |
-
2021
- 2021-09-09 CN CN202111058233.3A patent/CN115802752A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7611941B1 (en) | Method for manufacturing a memory cell arrangement | |
CN111403409B (zh) | 三维nand存储器件结构及其制备方法 | |
US7791143B2 (en) | Semiconductor constructions | |
US8921233B2 (en) | Microelectronic fabrication methods using composite layers for double patterning | |
CN105448841A (zh) | 半导体结构的形成方法 | |
US9640432B2 (en) | Memory device structure and fabricating method thereof | |
US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
CN101192011B (zh) | 用于自对准蚀刻的系统和方法 | |
CN111415937B (zh) | 存储器及其形成方法 | |
KR100739962B1 (ko) | Nand형 플래쉬 메모리 소자의 제조 방법 | |
CN114023743B (zh) | 半导体结构及半导体结构的形成方法 | |
CN115802752A (zh) | 半导体结构的形成方法 | |
CN115410991A (zh) | 一种接触孔形成方法 | |
CN112614843B (zh) | 半导体结构及其制备方法 | |
CN111129025B (zh) | Nord闪存的制造方法 | |
CN115701220A (zh) | 半导体结构和半导体结构的形成方法 | |
CN110047943B (zh) | 一种闪存器件及其制造方法 | |
CN113707613B (zh) | 半导体结构的形成方法 | |
CN110797344B (zh) | 一种半导体器件的制造方法 | |
KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
CN111682025B (zh) | 闪存存储器及其制造、使用方法 | |
CN112086346B (zh) | 半导体器件及其形成方法 | |
CN115732397A (zh) | 半导体结构及其形成方法 | |
CN115425027A (zh) | 闪存结构的形成方法 | |
KR100641507B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |