JP5580355B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5580355B2
JP5580355B2 JP2012054541A JP2012054541A JP5580355B2 JP 5580355 B2 JP5580355 B2 JP 5580355B2 JP 2012054541 A JP2012054541 A JP 2012054541A JP 2012054541 A JP2012054541 A JP 2012054541A JP 5580355 B2 JP5580355 B2 JP 5580355B2
Authority
JP
Japan
Prior art keywords
fin
insulating film
layer
semiconductor device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012054541A
Other languages
English (en)
Other versions
JP2013191596A (ja
Inventor
野 王 俊 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012054541A priority Critical patent/JP5580355B2/ja
Priority to US13/599,613 priority patent/US9024364B2/en
Publication of JP2013191596A publication Critical patent/JP2013191596A/ja
Application granted granted Critical
Publication of JP5580355B2 publication Critical patent/JP5580355B2/ja
Priority to US14/664,985 priority patent/US9252277B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
６５ｎｍ世代以降のロジックＬＳＩでは、ストレスライナーなどのストレス印加技術により、プレーナ型ＭＯＳＦＥＴのチャネル移動度を向上させているが、ＬＳＩの高集積化に伴いチャネルにストレスを印加しにくくなる。例えばプレーナ型ＭＯＳＦＥＴのゲートピッチが小さくなると、狭いゲートスペース内にストレスライナーが閉塞して、チャネルにストレスが印加しにくくなることが知られている。ストレスライナーを薄膜化すると閉塞は回避されるが、膜自体の応力が減少するため、チャネルに十分なストレスをかけることができなくなる。
一方、フィンＦＥＴは、プレーナ型ＭＯＳＦＥＴより短チャネル効果に強く、微細化に有利なトランジスタとして注目されているが、フィン幅が微細化するとチャネル移動度が劣化することが知られており、移動度向上技術の導入が必要である。プレーナ型ＭＯＳＦＥＴに有効なストレス印加技術は、フィンＦＥＴに対しても有効であることが報告されているが、プレーナ型ＭＯＳＦＥＴの場合と同様、ＬＳＩの高集積化に伴いフィンＦＥＴのチャネルにストレスを印加することが難しくなる。このため、ＬＳＩを高集積化してもフィンＦＥＴのチャネル移動度の向上が可能なストレス印加技術が求められている。
高集積化してもフィンＦＥＴのチャネル移動度向上が可能な半導体装置を提供する。
一の実施形態によれば、半導体装置は、半導体基板と、前記半導体基板の表面に形成されたフィンとを備える。さらに、前記装置は、前記フィンの側面に形成されたゲート絶縁膜と、前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極とを備える。さらに、前記装置は、前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層と、前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備える。さらに、前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに応じて変化する。
第１実施形態の半導体装置の構造を示す平面図と断面図である。 ポリシラザンとシリコン酸化膜の構造式を示した図である。 フィンに印加される応力と移動度の変化率との関係を示したグラフである。 第１実施形態の半導体装置の製造方法を示す断面図(1/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(5/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(6/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(7/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(8/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(9/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(10/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(11/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(12/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(13/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(14/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(15/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(16/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(17/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(18/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(19/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(20/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(21/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(22/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(23/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(24/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(25/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(26/27)である。 第１実施形態の半導体装置の製造方法を示す断面図(27/27)である。 第１実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 第１実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 第２実施形態の半導体装置の構造を示す平面図と断面図である。 第２実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第２実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第２実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第２実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第２実施形態の半導体装置の製造方法の詳細を示す断面図である。 第３実施形態の半導体装置の構造を示す平面図と断面図である。 第３実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第３実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第３実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第３実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第３実施形態の変形例の半導体装置の構造を示す平面図と断面図である。 第４実施形態の半導体装置の構造を示す平面図と断面図である。 第４実施形態の半導体装置の製造方法を示す断面図(1/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(2/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(3/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(4/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(5/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(6/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(7/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(8/9)である。 第４実施形態の半導体装置の製造方法を示す断面図(9/9)である。 第５実施形態の半導体装置の構造を示す断面図である。 第５実施形態の半導体装置の製造方法を示す断面図(1/3)である。 第５実施形態の半導体装置の製造方法を示す断面図(2/3)である。 第５実施形態の半導体装置の製造方法を示す断面図(3/3)である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す平面図と断面図である。図１(ａ)は、半導体装置の平面構造を示す平面図に相当し、図１(ｂ)、図１(ｃ)はそれぞれ、図１(ａ)に示すＩ−Ｉ’線、Ｊ−Ｊ’線に沿った断面図に相当する。
図１の半導体装置は、フィンＦＥＴの構成要素として、半導体基板１０１と、フィン１１１と、ハードマスク層１２１と、ゲート絶縁膜１３１と、ゲート電極１３２と、キャップ層１３３と、側壁絶縁膜１３４と、エピタキシャル層１４１と、シリサイド層１４２と、層間絶縁膜１５１を備えている。
半導体基板１０１は、例えばシリコン基板である。図１には、半導体基板１０１の主面に平行で、互いに垂直なＸ方向およびＹ方向と、半導体基板１０１の主面に垂直なＺ方向が示されている。図１にはさらに、半導体基板１０１の表面に、フィン１１１を部分的に埋め込むように形成された素子分離絶縁膜１０２が示されている。素子分離絶縁膜１０２は、例えばシリコン酸化膜である。
フィン１１１は、半導体基板１０１の表面に形成されている。図１には、フィンＦＥＴを構成する２本のフィン１１１が示されている。これらのフィン１１１は、Ｙ方向に延びており、Ｘ方向に互いに隣接している。Ｚ方向は、これらのフィン１１１のフィン高さ方向に相当する。なお、本実施形態のフィン１１１は、半導体基板１０１の表面部分をエッチングすることで形成される。
図１に示す符号Ｓ1は、フィン１１１の側面を示す。側面Ｓ1は、（１１０）面に相当する。また、符号Ｈ1は、フィン１１１の高さを示し、符号Ｈ2は、フィン１１１の、素子分離絶縁膜１０２から露出した部分の高さを示す。高さＨ2は、例えば５０ｎｍ以上である。また、符号Ｗは、フィン１１１のＸ方向の幅を示す。
図１にはさらに、フィン１１１内に形成されたパンチスルーストッパ拡散層１１２と、フィン１１１およびエピタキシャル層１４１内に形成されたソース／ドレイン（Ｓ／Ｄ）拡散層１１３が示されている。パンチスルーストッパ拡散層１１２は、図１(ｂ)と図１(ｃ)に示すように、素子分離絶縁膜１０２間に挟まれたフィン１１１のボトム領域に形成されている。また、Ｓ／Ｄ拡散層１１３は、図１(ｃ)に示すように、フィン１１１内におけるパンチスルーストッパ拡散層１１２の上方と、エピタキシャル層１４１内に形成されている。本実施形態のパンチスルーストッパ拡散層１１２、Ｓ／Ｄ拡散層１１３はそれぞれ、ｐ型拡散層、ｎ型拡散層である。
ハードマスク層１２１は、フィン１１１の上面に形成されている。ハードマスク層１２１は、例えばシリコン窒化膜である。
ゲート絶縁膜１３１は、図１(ｂ)に示すように、フィン１１１の側面に形成されている。また、ゲート電極１３２は、フィン１１１の側面および上面に、ゲート絶縁膜１３１とハードマスク層１２１を介して形成されている。ゲート絶縁膜１３１は、例えばシリコン酸化膜である。また、ゲート電極１３２は、例えばポリシリコン層である。
キャップ層１３３は、ゲート電極１３２の上面に形成されている。また、側壁絶縁膜１３４は、図１(ａ)に示すように、ゲート電極１３２とキャップ層１３３のＹ方向の側面に形成されている。キャップ層１３３は、例えばシリコン窒化膜である。また、側壁絶縁膜１３４は、例えばシリコン窒化膜である。
図１(ｂ)が、ゲート絶縁膜１３１とゲート電極１３２を横切るＩ−Ｉ’線でフィン１１１を切断した断面を示すのに対し、図１(ｃ)は、フィン１１１内のＳ／Ｄ領域を横切るＪ−Ｊ’線でフィン１１１を切断した断面を示す。
エピタキシャル層１４１は、図１(ｃ)に示すように、三角形の断面形状を有しており、フィン１１１の側面Ｓ1に形成されている。本実施形態では、フィン１１１の各側面Ｓ1に、３個のエピタキシャル層１４１が、Ｚ方向に沿って順に形成されている。よって、本実施形態によれば、フィン１１１の各側面Ｓ1に大きなエピタキシャル層１４１を１個だけ形成する場合と比べると、隣接するフィン１１１同士のショートを回避しつつ、エピタキシャル層１４１の表面積を広く確保することができる。エピタキシャル層１４１は、例えばシリコン層である。
図１(ｃ)に示す符号Ｓ2は、エピタキシャル層１４１のファセット面を示す。ファセット面Ｓ2は、（１１１）面に相当する。また、符号Ｔは、エピタキシャル層１４１の厚さ、すなわち、フィン１１１の側面Ｓ1からエピタキシャル層１４１の頂点までの距離を示す。本実施形態における厚さＴは、１５〜２５ｎｍ、例えば２０ｎｍである。
なお、本実施形態では、フィン１１１の各側面Ｓ1に、３個のエピタキシャル層１４１が形成されているが、各側面Ｓ1のエピタキシャル層１４１の個数は、２個でもよいし、４個以上でもよい。
また、フィン１１１の各側面Ｓ1のエピタキシャル層１４１の厚さＴは、本実施形態のようにほぼ均一にしてもよいし、あるいは不均一にしてもよい。
シリサイド層１４２は、エピタキシャル層１４１内のファセット面Ｓ2付近に形成されている。本実施形態におけるシリサイド層１４２の厚さは、５〜１５ｎｍ、例えば１０ｎｍである。各エピタキシャル層１４１は、その全体がシリサイド化されていてもよいし、その一部分のみがシリサイド化されていてもよい。また、各エピタキシャル層１４１は、シリサイド化されていなくてもよい。
層間絶縁膜１５１は、図１に示すように、半導体基板１０１上にフィン１１１を覆うように形成されている。層間絶縁膜１５１は、例えばシリコン酸化膜である。本実施形態の層間絶縁膜１５１は、エピタキシャル層１４１に応力を印加する作用を有している。この応力の詳細については、後述する。
図１(ｃ)に示す符号Ｄ1は、最下層のエピタキシャル層１４１と層間絶縁膜１５１の底面との間の隙間の間隔を示す。また、符号Ｄ2、Ｄ3は、Ｚ方向に隣接するエピタキシャル層１４１間の隙間の間隔を示す。
本実施形態では、これらの間隔Ｄ1〜Ｄ3は、これらの隙間が位置する高さに応じて変化するように設定されている。具体的には、間隔Ｄ1〜Ｄ3は、隙間の位置が高くなるほど狭くなるように設定されている。すなわち、Ｄ1≧Ｄ2≧Ｄ3（ただしＤ1＝Ｄ2＝Ｄ3は除く）となっている。図１(ｃ)には、その一例として、Ｄ1＞Ｄ2＞Ｄ3となるように形成されたエピタキシャル層１４１が示されている。
（１）層間絶縁膜１５１の詳細
次に、図２、図３を参照し、層間絶縁膜１５１の詳細について説明する。
図２は、ポリシラザン（ＰＳＺ）とシリコン酸化膜の構造式を示した図である。
本実施形態では、層間絶縁膜１５１として、ポリシラザンから形成されたシリコン酸化膜を使用する。図２(ａ)は、ポリシラザンの構造式を示し、図２(ｂ)は、シリコン酸化膜の構造式を示す。
ポリシラザンは、−（ＳｉＨ２ＮＨ）−を基本ユニットとする無機ポリマーであり、有機溶媒に可溶である。ポリシラザンの正式名称は、ペルヒドロポリシラザン（ＰＨＰＳ）である。ポリシラザンの有機溶媒溶液を塗布して大気中で焼成すると、ポリシラザンが水や酸素と反応して、緻密な高純度シリカ（アモルファスＳｉＯ２）が得られる。焼成温度は、例えば４００〜６５０℃（例えば４５０℃程度）である。焼成して得られるシリコン酸化膜は、ポリシラザンよりも膜密度が上昇すると共に、焼成時に膜収縮が起こることが知られている。
ポリシラザンから形成したシリコン酸化膜には、埋め込み性が良いという性質がある。よって、本実施形態では、層間絶縁膜１５１をポリシラザンから形成することで、フィン１１１同士の間隔や、エピタキシャル層１４１同士の間隔が狭くても、これらの間の隙間に層間絶縁膜１５１を埋め込むことができる。
層間絶縁膜１５１を形成する際には、半導体基板１０１上にフィンＦＥＴを形成し、その後、半導体基板１０１上にポリシラザンの有機溶媒溶液を塗布して焼成することで、シリコン酸化膜を形成する。この際、Ｄ1のように広いスペースに埋め込まれたシリコン酸化膜は、Ｄ3のように狭いスペースに埋め込まれたシリコン酸化膜よりもスペース内の膜のボリュームが大きいため、膜収縮による応力が大きい。
本実施形態では、間隔Ｄ1〜Ｄ3は、Ｄ1＞Ｄ2＞Ｄ3となるように設定されている。そのため、各エピタキシャル層１４１の上部の層間絶縁膜１５１と下部の層間絶縁膜１５１が有する膜収縮応力が異なる。よって、層間絶縁膜１５１が各エピタキシャル層１４１に印加する応力には、上下方向にアンバランスが生じる。すなわち、各エピタキシャル層１４１に上部から印加される応力と下部から印加される応力は、異なる大きさとなる。
その結果、本実施形態では、各エピタキシャル層１４１に下向きの力が加わり、この力がフィン１１１に加わる。よって、本実施形態では、フィン１１１に対しＺ方向の圧縮応力が印加されることとなる。このような圧縮応力には、後述するように、フィン１１１の側面チャネルの面方位が（１１０）である場合に側面チャネルの電子移動度を向上させる効果がある。
図３は、フィン１１１に印加される応力と電子移動度の変化率との関係を示したグラフである。
図３では、フィン１１１の側面Ｓ1は（１１０）面であり、フィンＦＥＴはｎＦＥＴである。直線Ａ、Ｂ、Ｃはそれぞれ、フィン１１１に対しＸ方向、Ｙ方向、Ｚ方向の応力を印加した際の（１１０）側面チャネル内の電子移動度の変化率を示している。
図３に示すように、フィン１１１に対しＺ方向の圧縮応力を印加すると、電子移動度が向上することが分かる。そこで、本実施形態では、側面チャネル面が（１１０）面であるｎＦＥＴに対し、Ｚ方向の圧縮応力を印加する。これにより、側面チャネル内での電子移動度を向上させ、ＦＥＴの性能を向上させることができる。
なお、図３によれば、Ｘ方向やＹ方向への引張応力の印加よりも、Ｚ方向への圧縮応力の印加の方が、電子移動度の向上率が良好であることが分かる。
なお、本実施形態では、フィンＦＥＴをｐＦＥＴとしてもよい。この場合には、間隔Ｄ1〜Ｄ3をＤ1＜Ｄ2＜Ｄ3となるように設定することで、フィン１１１にＺ方向の引張応力を印加する。これにより、フィン１１１の側面チャネルの面方位が（１１０）である場合に、側面チャネル内でのホール移動度を向上させることができる。
また、本実施形態では、側面Ｓ1の面方位を（１１０）面以外に設定してもよい。この場合には、フィン１１１の側面チャネルでの応力と移動度変化の関係が、図３の特性とは逆になることもある。そのような場合には、ｎＦＥＴ、ｐＦＥＴに対し、それぞれＺ方向の引張応力、圧縮応力を印加してもよい。
また、本実施形態では、間隔Ｄ1〜Ｄ3をＤ1＞Ｄ2＞Ｄ3としているが、Ｄ1＝Ｄ2＝Ｄ3でなければ、間隔Ｄ1〜Ｄ3をＤ1≧Ｄ2≧Ｄ3としてもよい。この例としては、Ｄ1＝Ｄ2＞Ｄ3という設定や、Ｄ1＞Ｄ2＝Ｄ3という設定が考えられる。ただし、Ｄ1＞Ｄ2＞Ｄ3という設定には、Ｄ1≧Ｄ2≧Ｄ3という設定に比べて、すべてのエピタキシャル層１４１に応力を印加できるという利点がある。
また、本実施形態では、層間絶縁膜１５１を、ポリシラザン以外の材料から形成してもよいし、また、シリコン酸化膜以外の絶縁膜としてもよい。また、層間絶縁膜１５１は、２層以上の絶縁膜を含んでいてもよい。ただし、層間絶縁膜１５１は、埋め込み性が良好で、膜収縮が起こる材料から形成することが望ましい。
（２）第１実施形態の半導体装置の製造方法
次に、図４〜図３０を参照し、第１実施形態の半導体装置の製造方法を説明する。
図４〜図３０は、第１実施形態の半導体装置の製造方法を示す断面図である。図４(ａ)、図５(ａ)、・・・図３０(ａ)は、Ｉ−Ｉ’線に沿った断面図に相当し、図４(ｂ)、図５(ｂ)、・・・図３０(ｂ)は、Ｊ−Ｊ’線に沿った断面図に相当する。
まず、半導体基板１０１上にハードマスク層１２１を堆積する。次に、リソグラフィとＲＩＥ（Reactive Ion Etching）により、ハードマスク層１２１を、フィン１１１を形成するためのマスクパターンに加工する（図４）。
次に、図５に示すように、ハードマスク層１２１をマスクとするＲＩＥにより、半導体基板１０１の表面部分をエッチングする。その結果、半導体基板１０１の表面に、フィン１１１が形成される。なお、フィン１１１は、側面Ｓ1が（１１０）面となるように形成される。
次に、半導体基板１０１上の全面に、素子分離絶縁膜１０２の材料となる絶縁膜１０２を堆積してフィン１１１間に埋め込み、ＣＭＰ（Chemical Mechanical Polishing）により、この絶縁膜１０２の表面を平坦化する（図６）。
次に、図７に示すように、ウェットエッチングまたはＲＩＥにより、絶縁膜１０２の表面を後退させる。その結果、ＳＴＩ（Shallow Trench Isolation）絶縁膜である素子分離絶縁膜１０２が形成される。
次に、図８に示すように、フィン１１１内に、不純物イオンを、半導体基板１０１の主面に対し垂直に低加速エネルギーで注入する。その結果、フィン１１１内における素子分離絶縁膜１０２間に、パンチスルーストッパ拡散層１１２が形成される。使用するイオン種は、例えばＢ（ボロン）またはＩｎ（インジウム）である。
次に、図９に示すように、熱酸化により、フィン１１１の側面に、ゲート絶縁膜１３１用の絶縁膜１３１を形成する。次に、図１０に示すように、半導体基板１０１上の全面に、ゲート電極１３２用の電極材１３２と、キャップ層１３３を順に堆積する。
次に、図１１に示すように、キャップ層１３３を加工してゲート電極１３２のハードマスクを形成した後、ＲＩＥにより、電極材１３２をエッチングして、ゲート電極１３２を形成する。図１１(ｂ)にて、電極材１３２が除去されている点に留意されたい。次に、図１２に示すように、ウェットエッチングにより、Ｓ／Ｄ領域のフィン側面の絶縁膜１３１を除去する。図１２(ｂ)にて、絶縁膜１３１が除去されている点に留意されたい。このようにして、フィン１１１の側面および上面に、ゲート絶縁膜１３１とハードマスク層１２１を介して、ゲート電極１３２が形成される。
次に、図１３に示すように、ＣＶＤ（Chemical Vapor Deposition）とＲＩＥにより、フィン１１１のＸ方向の側面と、ゲート電極１３２とキャップ層１３３のＸ方向およびＹ方向の側面に、側壁絶縁膜１３４を形成する。前者の側壁絶縁膜１３４は図１３(ｂ)に示されており、後者の側壁絶縁膜１３４は図１３(ａ)と図１(ａ)に示されている。図１３(ａ)と図１３(ｂ)に示す側壁絶縁膜１３４は、図１４に示す斜めイオン照射後に、ウェットエッチングにより除去される（図１５）。斜めイオン照射で使用するイオン種は、例えばＸｅ（キセノン）である。
次に、半導体基板１０１上の全面に、エピタキシャル層１４１の形成処理に利用するための絶縁膜１６１を堆積する（図１６）。その結果、フィン１１１が絶縁膜１６１で覆われる。絶縁膜１６１は、例えばシリコン酸化膜である。
次に、図１７に示すように、ウェットエッチングまたはＲＩＥにより、絶縁膜１６１の上面の高さが低くなるよう、絶縁膜１６１の上面を後退させる。その結果、フィン１１１の一部分が露出する。次に、図１８に示すように、ＳＥＧ（Selective Epitaxial Growth）により、露出したフィン１１１の各側面Ｓ1に、１つのエピタキシャル層１４１を形成する。なお、ゲート電極１３２がポリシリコン層の場合には、ＳＥＧにより、ゲート電極１３２のＸ方向の側面にもエピタキシャル層１４１が形成される。この場合、隣接するゲート電極１３２間のスペースを十分に確保しておくことで、ゲート電極１３２同士のショートを防止できる。
次に、図１９に示すように、ウェットエッチングまたは等方性ドライエッチングにより、絶縁膜１６１の上面を幅Ｄ3だけ後退させる。次に、図２０に示すように、フィン１１１とエピタキシャル層１４１の表面に保護膜１６２を形成する。保護膜１６２の材料としては、絶縁膜１６１の上面を後退させる際に絶縁膜１６１よりもエッチングされくい材料を使用する。保護膜１６２は例えば、シリコンの酸化により形成されたシリコン酸化膜、またはシリコンの酸化および窒化により形成されたシリコン酸窒化膜である。
次に、図１７の工程と同様の後退処理（第１後退処理）と、図１８の工程と同様のエピタキシャル成長処理を、再度実行する（図２１、図２２）。図２１の工程では、保護膜１６２が残存しつつ、絶縁膜１６１の上面が後退することとなる。よって、図２２の工程では、保護膜１６２で覆われていないフィン１１１の側面Ｓ1のみにエピタキシャル層１４１が成長する。その結果、フィン１１１の各側面Ｓ1に、２つ目のエピタキシャル層１４１が形成される。
次に、図１９の工程と同様の後退処理（第２後退処理）と、図２０の工程と同様の保護処理を、再度実行する（図２３、図２４）。その結果、絶縁膜１６１の上面が幅Ｄ2だけ後退し、フィン１１１とエピタキシャル層１４１の表面に、保護膜１６２と同様の保護膜１６３が形成される。
次に、第１後退処理とエピタキシャル成長処理を、さらにもう一度実行する（図２５、図２６）。図２５の工程では、保護膜１６２、１６３が残存しつつ、絶縁膜１６１の膜厚がＤ1となるまで絶縁膜１６１の上面が後退することとなる。よって、図２６の工程では、保護膜１６２、１６３で覆われていないフィン１１１の側面Ｓ1のみにエピタキシャル層１４１が成長する。その結果、フィン１１１の各側面Ｓ1に、３つ目のエピタキシャル層１４１が形成される。次に、図２７に示すように、保護膜１６２、１６３を除去する。
このように、本実施形態では、絶縁膜１６１の上面を後退させる第１後退処理と、エピタキシャル層１４１を形成するエピタキシャル成長処理を、交互に繰り返し実行する。また、本実施形態では、これらの繰り返し処理の間に、絶縁膜１６１の上面を後退させる第２後退処理と、保護膜１６２、１６３を形成する保護処理とを実行する。その結果、フィン１１１の各側面Ｓ1に、複数のエピタキシャル層１４１が、Ｚ方向に沿って順に形成される。
次に、図２８に示すように、ウェットエッチングまたは等方性ドライエッチングにより、残存する絶縁膜１６１を除去する。その結果、素子分離絶縁膜１０２の上面が露出される。
次に、Ｓ／Ｄ領域のフィン１１１内およびエピタキシャル層１４１内に、不純物をイオン注入してＳ／Ｄ拡散層１１３を形成した後、Ｓ／Ｄ拡散層１１３の表面にシリサイド層１４２を形成する（図２９）。Ｓ／Ｄ拡散層１１３の形成のためのイオン注入に使用するイオン種は、例えばＰ（リン）またはＡｓ（ヒ素）である。なお、図２９のシリサイド工程では、各エピタキシャル層１４１内の全体をシリサイド化してもよいし、各エピタキシャル層１４１内の一部分のみをシリサイド化してもよい。また、図２９のシリサイド工程は、省略してもよい。
次に、図３０に示すように、半導体基板１０１上の全面に、層間絶縁膜１５１を形成する。その結果、フィンＦＥＴが層間絶縁膜１５１で覆われる。本実施形態の層間絶縁膜１５１は、半導体基板１０１上にポリシラザンの有機溶媒溶液を塗布して焼成することで形成される。
その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図１の半導体装置が製造される。
なお、本方法では、半導体基板１０１上に、ｎ型のフィンＦＥＴとｐ型のフィンＦＥＴの両方を形成してもよい。この場合、これらのフィンＦＥＴの形成方法としては、２つの例が考えられる。
第１の例では、半導体基板１０１上に形成されたｎ型のフィンＦＥＴとｐ型のフィンＦＥＴにおいて、エピタキシャル層１４１間の隙間の間隔Ｄ1〜Ｄ3が、ｎ型ではＤ1＞Ｄ2＞Ｄ3となり、ｐ型ではＤ1＜Ｄ2＜Ｄ3となるように、エピタキシャル層１４１を形成する。次に、これらのフィンＦＥＴ上に層間絶縁膜１５１を形成する。こうして、図１の半導体装置が製造される。
第２の例では、半導体基板１０１上に、ｎ型のフィンＦＥＴとｐ型のフィンＦＥＴを同時に形成する。これらのフィンＦＥＴを同時に形成するため、間隔Ｄ1〜Ｄ3の値は、両者のフィンＦＥＴで同一である。次に、これらのフィンＦＥＴを、別々の層間絶縁膜１５１で覆う。その結果、一方のフィンＦＥＴ上に、圧縮応力を印加する層間絶縁膜１５１を形成し、他方のフィンＦＥＴ上に、引張応力を印加する層間絶縁膜１５１を形成することが可能となる。こうして、図１の半導体装置が製造される。
なお、本実施形態では、これらの例以外の方法で、ｎ型のフィンＦＥＴとｐ型のフィンＦＥＴを形成してもよい。
（３）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、エピタキシャル層１４１を、Ｚ方向の位置に応じて間隔Ｄ1〜Ｄ3が変化するように形成する。また、本実施形態では、フィンＦＥＴを、エピタキシャル層１４１に応力を印加する層間絶縁膜１５１で覆う。
よって、本実施形態によれば、エピタキシャル層１４１に応力を印加可能な層間絶縁膜１５１によって、フィン１１１に圧縮応力または引張応力を印加して、フィン１１１内のチャネル領域のキャリア移動度を向上させることが可能となる。
よって、本実施形態によれば、埋め込み性の良い層間絶縁膜１５１を採用することで、間隔Ｄ1〜Ｄ3が狭い場合にも層間絶縁膜１５１を埋め込むことが可能となり、半導体装置が高集積化しても、フィンＦＥＴ内のチャネル領域のキャリア移動度を向上させることが可能となる。
なお、本実施形態では、図１の構造の代わりに、図３１や図３２の構造を採用してもよい。図３１、図３２は、第１実施形態の変形例の半導体装置の構造を示す平面図と断面図である。図３１では、間隔Ｄ1〜Ｄ3が、Ｄ1＜Ｄ2＜Ｄ3に設定されている。また、図３２では、側面Ｓ1の面方位を（１１０）面以外に設定した結果、エピタキシャル層１４１が長方形の断面形状を有している。
（第２実施形態）
図３３は、第２実施形態の半導体装置の構造を示す平面図と断面図である。
本実施形態では、各フィン１１１は、半導体基板１０１の突出部分と、この突出部分上に交互に積層された１層以上のＳｉＧｅ（シリコンゲルマニウム）層２０１と１層以上のＳｉ（シリコン）層２０２とを含んでいる。ＳｉＧｅ層２０１は、第１材料（第１の半導体材料）で形成された第１の層の例である。さらに、Ｓｉ層２０２は、第１材料と異なる第２材料（第２の半導体材料）で形成された第２の層の例である。
符号Ｓ3、Ｓ4はそれぞれ、ＳｉＧｅ層２０１、Ｓｉ層２０２の側面を示す。これらの側面Ｓ3、Ｓ4は、（１１０）面に相当する。
このような積層型のフィン構造によれば、フィン１１１内のチャネル領域に対し、Ｙ方向、すなわちＳ／Ｄ方向に平行なストレスを印加することができる。例えば、Ｓｉ層２０２の膜厚がＳｉＧｅ層２０１の膜厚より十分大きい、Ｓｉチャネルのｎ型フィンＦＥＴでは、（１１０）側面のＳｉチャネルにＹ方向の引張応力が印加されて、チャネル内の電子移動度をさらに向上させることができる。
本実施形態では、フィン１１１の各側面が、上記突出部分の側面と、ＳｉＧｅ層２０１の３つの側面Ｓ3と、Ｓｉ層２０２の３つの側面Ｓ4により構成されている。そして、側面Ｓ4のそれぞれに、１つのエピタキシャル層１４１が形成されている。よって、本実施形態では、第１実施形態と同様に、フィン１１１の各側面に、３個のエピタキシャル層１４１が、Ｚ方向に沿って順に形成されている。よって、本実施形態によれば、隣接するフィン１１１同士のショートを回避しつつ、エピタキシャル層１４１の表面積を広く確保することができる。
符号Ｓ5は、エピタキシャル層１４１のファセット面を示す。ファセット面Ｓ5は、（１１１）面に相当する。本実施形態では、シリサイド層１４２が、エピタキシャル層１４１内のファセット面Ｓ5付近およびＳｉＧｅ層２０１の表面に形成されている。
なお、本実施形態では、ＳｉＧｅ層２０１の膜厚は、Ｓｉ層２０２の膜厚よりも薄く設定されている。ＳｉＧｅ層２０１の膜厚は、上述した間隔Ｄ1〜Ｄ3に相当する。よって、本実施形態では、ＳｉＧｅ層２０１の膜厚は、ＳｉＧｅ層２０１の位置が高くなるほど薄くなるように設定されている。
また、本実施形態では、各フィン１１１が、３層のＳｉＧｅ層２０１と、３層のＳｉ層２０２を含んでいるが、２層または４層以上のＳｉＧｅ層２０１と、２層または４層以上のＳｉ層２０２を含んでいてもよい。
（１）第２実施形態の半導体装置の製造方法
次に、図３４〜図３７を参照し、第２実施形態の半導体装置の製造方法を説明する。
図３４〜図３７は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、図３４に示すように、半導体基板１０１上に、１層以上のＳｉＧｅ層２０１と、１層以上のＳｉ層２０２とを交互に積層する。
次に、図４から図８の工程により、半導体基板１０１の表面にフィン１１１を形成し、フィン１１１間に素子分離絶縁膜１０２を形成し、素子分離絶縁膜１０２間のフィン１１１のボトム領域にパンチスルーストッパ拡散層１１２を形成する。その結果、図３５に示す構造が得られる。
次に、図９から図１２の工程により、フィン１１１の側面および上面に、ゲート絶縁膜１３１とハードマスク層１２１を介して、ゲート電極１３２を形成する。その結果、図３６に示す構造が得られる。
次に、図１３から図１５の工程を行った後、ＳＥＧにより、フィン１１１の側面に、エピタキシャル層１４１を形成する（図３７）。
ＳｉとＳｉＧｅの格子定数の差を利用して、Ｓｉ層２０２の表面にエピタキシャルＳｉ層が成長する速度と、ＳｉＧｅ層２０１の表面にエピタキシャルＳｉ層が成長する速度とを異なるようにすることができる。具体的には、Ｓｉ層２０２の表面での成長速度を、ＳｉＧｅ層２０１の表面での成長速度よりも速くすることができる。例えば、ＳｉＧｅ層２０１中のＧｅ濃度を増加させるほど、これらの成長速度の差を大きくすることができる。
よって、図３７の工程では、エピタキシャル層１４１が、Ｓｉ層２０２の側面Ｓ4に選択的に形成される。その結果、フィン１１１の各側面に、３個のエピタキシャル層１４１が、Ｚ方向に沿って順に形成される。
次に、図２９および図３０の工程により、Ｓ／Ｄ拡散層１１３とシリサイド層１４２を形成した後、半導体基板１０１上の全面に層間絶縁膜１５１を形成する。その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図３３の半導体装置が製造される。
なお、図３７の工程では、ＳｉＧｅ層２０１の表面でも、エピタキシャルＳｉ層がわずかに成長する。よって、図３８に示すように、ＳｉＧｅ層２０１の各側面Ｓ3にも、小さなエピタキシャル層１４１が形成される。図３８は、第２実施形態の半導体装置の製造方法の詳細を示す断面図である。これらのエピタキシャル層１４１のサイズは、ＳｉＧｅ層２０１の膜厚Ｄ1〜Ｄ3を反映したものとなっていることに留意されたい。その後のシリサイド処理により、シリサイド層１４２は、この小さなエピタキシャル層１４１内にも形成される。
（２）第２実施形態の効果
最後に、第２実施形態の効果について説明する。
以上のように、本実施形態では、個々のＳｉ層２０２の側面Ｓ4に、エピタキシャル層１４１を、Ｚ方向の位置に応じて間隔Ｄ1〜Ｄ3が変化するように形成する。また、本実施形態では、フィンＦＥＴを、エピタキシャル層１４１に応力を印加する層間絶縁膜１５１で覆う。
よって、本実施形態によれば、第１実施形態と同様に、埋め込み性の良い層間絶縁膜１５１を採用することで、間隔Ｄ1〜Ｄ3が狭い場合にも層間絶縁膜１５１を埋め込むことが可能となる。よって、本実施形態によれば、半導体装置が高集積化しても、フィンＦＥＴのキャリア移動度を向上させることが可能となる。
また、本実施形態では、積層型のフィン構造を採用することで、チャネル領域内のキャリア移動度を向上させることが可能となる。これは、チャネルに高移動度材料であるＳｉＧｅを一部使うことと、Ｓｉ／ＳｉＧｅ積層構造によりＳｉチャネル、ＳｉＧｅチャネルにストレスが印加されることによるものである。また、本実施形態では、積層型のフィン構造を採用することで、フィン１１１の各側面に、複数のエピタキシャル層１４１を、１回のエピタキシャル成長処理で形成することが可能となる。
なお、第１実施形態には逆に、ＳｉＧｅ層２０１とＳｉ層２０２を交互に積層する処理が不要になるという利点がある。
（第３実施形態）
図３９は、第３実施形態の半導体装置の構造を示す平面図と断面図である。
本実施形態の各フィン１１１は、第２実施形態と同様に、半導体基板１０１の突出部分と、この突出部分上に交互に積層された１層以上のＳｉＧｅ層２０１と１層以上のＳｉ層２０２とを含んでいる。
しかしながら、本実施形態では、各フィン１１１内において、ＳｉＧｅ層２０１の側面Ｓ3が、Ｓｉ層２０２の側面Ｓ4に対し後退している。そして、各フィン１１１内では、ＳｉＧｅ層２０１層が後退している領域に、絶縁膜３０１が埋め込まれている。絶縁膜３０１は、例えばシリコン窒化膜である。
符号Ｗ1は、Ｓｉ層２０２のＸ方向の幅を示し、符号Ｗ2は、ＳｉＧｅ層２０１のＸ方向の幅を示す。本実施形態では、幅Ｗ2は、幅Ｗ1よりも狭くなっている（Ｗ2＜Ｗ1）。
本実施形態では、絶縁膜３０１とＳｉチャネルおよびＳｉＧｅチャネルとが接しているが、絶縁膜３０１が有する膜応力を利用してチャネル領域に直接ストレスを印加することも可能であり、トランジスタをさらに高性能にすることができる。
なお、本実施形態では、ゲート絶縁膜１３１が、側面Ｓ3、Ｓ4のうち、側面Ｓ4のみに形成されている。これは、ゲート絶縁膜１３１を熱酸化により形成する際に、側面Ｓ3が絶縁膜３０１により保護されており、側面Ｓ3が酸化されないことに起因する。ＳｉＧｅはＳｉに比べて酸化されやすいため、絶縁膜３０１による側面Ｓ3の保護は有用である。なお、側面Ｓ3は絶縁膜３０１で保護されているため、側面Ｓ3にエピタキシャル層１４１は形成されない。
（１）第３実施形態の半導体装置の製造方法
次に、図４０〜図４３を参照し、第３実施形態の半導体装置の製造方法を説明する。
図４０〜図４３は、第３実施形態の半導体装置の製造方法を示す断面図である。
まず、図３５に示す構造を得た後、ウェットエッチングにより、ＳｉＧｅ層２０１を選択的にエッチングする（図４０）。その結果、ＳｉＧｅ層２０１の側面Ｓ3が、Ｓｉ層２０２の側面Ｓ4に対し後退する。
次に、図４１に示すように、ＣＶＤにより、半導体基板１０１上の全面に絶縁膜３０１を堆積する。その結果、素子分離絶縁膜１０２、フィン１１１、ハードマスク層１２１の表面が、絶縁膜３０１で覆われる。
次に、図４２に示すように、ＲＩＥにより、フィン１１１およびハードマスク層１２１の側面以外に形成された絶縁膜３０１を除去する。
次に、図４３に示すように、ウェットエッチングにより、ＳｉＧｅ層２０１の後退領域以外に形成された絶縁膜３０１を除去する。こうして、上記後退部分に絶縁膜３０１が埋め込まれた構造が実現される。
その後、図３６以降の工程を、第２実施形態と同様に行う。さらに、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図３９の半導体装置が製造される。
なお、図４０の工程では、各フィン１１１内のＳｉＧｅ層２０１を完全に除去してもよい。この場合には、最終的に図４４に示す構造が実現される。図４４は、第３実施形態の変形例の半導体装置の構造を示す平面図と断面図である。図４４の各フィン１１１は、半導体基板１０１の突出部分と、この突出部分上に交互に積層された１層以上の絶縁膜３０１と１層以上のＳｉ層２０２とを含んでいる。絶縁膜３０１は、第１材料（絶縁材料）で形成された第１の層の例である。また、Ｓｉ層２０２は、第１材料と異なる第２材料（半導体材料）で形成された第２の層の例である。このように、本変形例によれば、各フィン１１１内のＳｉ層２０２を、ナノワイヤに加工することができる。
なお、本変形例では、フィン１１１を形成する際に、各フィン１１１の先端にパッド部３０２を形成する。さらには、パッド部３０２のＸ方向およびＹ方向の幅を、フィン１１１のＸ方向の幅Ｗ1よりも広く設定する。これにより、本変形例では、図４０の工程を、フィン１１１内のＳｉＧｅ層２０１が完全に除去され、パッド部３０２内のＳｉＧｅ層２０１が一部残存するように実行することが可能となる。図４４に示す符号３０３は、ＳｉＧｅ層２０１が残存している領域を示す。本変形例では、このようなＳｉＧｅ残存領域３０３を有するパッド部３０２を形成することにより、ＳｉＧｅ層２０１の除去後に、Ｓｉ層２０２をパッド部３０２により支持することが可能となる。
なお、本変形例では、各フィン１１１の片側の先端にパッド部３０２を設けているが、各フィン１１１の両側の先端にパッド部３０２を設けてもよい。
また、本変形例では、半導体基板１０１とＳｉ層２０２が絶縁膜３０１により絶縁されているため、パンチスルーストッパ膜１１２は設けなくてもよい。
また、本変形例では、絶縁膜３０１を層間絶縁膜１５１で置き換えてもよい。この構造を得るには、まずフィン１１１にエピタキシャル層１４１を形成したのち、絶縁膜３０１を完全に除去してから、層間絶縁膜１５１の形成の際に絶縁膜３０１の除去された領域に層間絶縁膜１５１を埋め込めばよい。
（２）第３実施形態の効果
最後に、第３実施形態の効果について説明する。
以上のように、本実施形態では、個々のＳｉ層２０２の側面Ｓ4に、エピタキシャル層１４１を、Ｚ方向の位置に応じて間隔Ｄ1〜Ｄ3が変化するように形成する。また、本実施形態では、フィンＦＥＴを、エピタキシャル層１４１に応力を印加する層間絶縁膜１５１で覆う。
よって、本実施形態によれば、第１実施形態と同様に、埋め込み性の良い層間絶縁膜１５１を採用することで、間隔Ｄ1〜Ｄ3が狭い場合にも層間絶縁膜１５１を埋め込むことが可能となる。よって、本実施形態によれば、半導体装置が高集積化しても、フィンＦＥＴのキャリア移動度を向上させることが可能となる。
また、本実施形態では、ＳｉＧｅ層２０１の側面Ｓ3を、Ｓｉ層２０２の側面Ｓ4に対し後退させて、その後退した領域に絶縁膜３０１が埋め込まれている。絶縁膜３０１はＳｉチャネルおよびＳｉＧｅチャネルと接しており、絶縁膜３０１の有する膜応力を利用してチャネルにストレスを印加することで、トランジスタをさらに高性能化することも可能である。また、絶縁膜３０１を層間絶縁膜１５１に置き換えることで、積層したフィン間に埋め込まれた層間絶縁膜１５１のボリュームが増加して、層間絶縁膜１５１から積層したフィンの上下方向に印加される応力が増加する。このため、層間絶縁膜１５１からの膜応力をより効果的にチャネルに印加してチャネル移動度を向上させることが可能となる。
一方、ＳｉＧｅ層２０１が完全に除去されてチャネルがＳｉ層２０２のみとなった場合は、Ｓｉチャネルがナノワイヤ構造になるが、ナノワイヤＦＥＴではチャネル中のキャリア電気伝導が一次元伝導になるため、トランジスタのバリスティック伝導性が増して性能が向上するという利点もある。
（第４実施形態）
図４５は、第４実施形態の半導体装置の構造を示す平面図と断面図である。
本実施形態では、半導体基板１０１の各フィン１１１上に、複数本のナノワイヤ４０１が、互いに離間して積層されている。各ナノワイヤ４０１は、Ｙ方向に延びるワイヤ状の形状を有している。ナノワイヤ４０１は、本開示のワイヤ層の例である。本実施形態のナノワイヤ４０１は例えば、シリコン層などの半導体層である。
本実施形態の半導体装置はさらに、個々のナノワイヤ４０１の上面、下面、および側面に形成された複数のゲート絶縁膜１３１と、これらのナノワイヤ４０１の上面、下面、および側面にゲート絶縁膜１３１を介して形成されたゲート電極１３２とを備えている。
このように、本実施形態のナノワイヤＦＥＴは、各ナノワイヤ４０１の周りをゲート絶縁膜１３１とゲート電極１３２が取り囲むゲートアラウンド構造を有している。よって、本実施形態によれば、第３実施形態やその変形例よりもさらに短チャネル効果の抑制効果が良好なナノワイヤＦＥＴを提供することができる。
本実施形態の半導体装置はさらに、個々のナノワイヤ４０１の側面に形成された複数のエピタキシャル層１４１と、半導体基板１０１上にこれらのナノワイヤ４０１を覆うように形成された層間絶縁膜１５１とを備えている。隙間Ｄ1〜Ｄ3は、Ｄ1≧Ｄ2≧Ｄ3に設定されているが、Ｄ1≦Ｄ2≦Ｄ3となるように設定してもよい。
（１）第４実施形態の半導体装置の製造方法
次に、図４６〜図５４を参照し、第４実施形態の半導体装置の製造方法を説明する。
図４６〜図５４は、第４実施形態の半導体装置の製造方法を示す断面図である。
まず、図４６に示すように、半導体基板１０１上に、１層以上のＳｉＧｅ層２０１と、１層以上のＳｉ層２０２とを交互に積層する。この際、図４５の構造の半導体装置を製造する場合には、これらのＳｉＧｅ層２０１の膜厚をＤ1、Ｄ2、Ｄ3に設定する。
次に、図４から図８の工程により、半導体基板１０１の表面にフィン１１１を形成し、フィン１１１間に素子分離絶縁膜１０２を形成し、素子分離絶縁膜１０２間のフィン１１１のボトム領域にパンチスルーストッパ拡散層１１２を形成する。その結果、図４７に示す構造が得られる。
次に、ハードマスク層１２１を除去した後、選択的エッチングによりＳｉＧｅ層２０１を除去する。その結果、Ｓｉ層２０２からなるナノワイヤ４０１が形成される（図４８）。なお、この選択的エッチングでは、ＳｉＧｅ残存領域３０３のＳｉＧｅ層２０１については残存させる。
次に、図９および図１０の工程により、半導体基板１０１とナノワイヤ４０１の表面に、ゲート絶縁膜１３１用の絶縁膜１３１を形成し、その後、半導体基板１０１上の全面に、ゲート電極１３２用の電極材１３２と、キャップ層１３３を順に堆積する。その結果、図４９に示す構造が得られる。
次に、図１１および図１２の工程により、電極材１３２、絶縁膜１３１をそれぞれ、ゲート電極１３２、ゲート絶縁膜１３１に加工する。その結果、図５０に示す構造が得られる。図５０(ｂ)にて、電極材１３２と絶縁膜１３１が除去されている点に留意されたい。
次に、Ｓ／Ｄ領域のナノワイヤ４０１の周囲および、ゲート電極１３２とキャップ層１３３のＸ方向およびＹ方向の側面に、側壁絶縁膜１３４を形成する。その結果、図５１に示す構造が得られる。前者の側壁絶縁膜１３４は図５１(ｂ)に示されており、後者の側壁絶縁膜１３４は図５１(ａ)と図４５(ａ)に示されている。
次に、図５２に示すように、ナノワイヤ４０１に対して斜め方向からイオンを照射する。その結果、イオン照射でダメージを受けた側壁絶縁膜１３４をエッチングにより選択的に除去することができる（図５３）。図５３に示すように、最上層のナノワイヤ４０１は、上部とＸ方向の側面の側壁絶縁膜１３４が除去され、残り２つのナノワイヤ４０１は、Ｘ方向の側面の側壁絶縁膜１３４が除去される。なお、斜めイオン照射で使用するイオン種は例えば、Ｘｅ（キセノン）である。
次に、図５４に示すように、ＳＥＧにより、最上層のナノワイヤ４０１の上面および側面と、残り２つのナノワイヤ４０１の側面に、エピタキシャル層１４１を形成する。上記斜めイオン照射により、ゲート電極１３２のＸ方向の側面の側壁絶縁膜１３４も除去される。ゲート電極１３２が例えばポリシリコンである場合には、ゲート電極１３２のＸ方向の側面にもエピタキシャル層１４１が形成されるが、隣接するゲート電極１３２間のスペースを十分に確保することで、ゲート電極１３２同士のショートを防ぐことができる。
次に、図２９および図３０の工程により、Ｓ／Ｄ拡散層１１３とシリサイド層１４２を形成した後、半導体基板１０１上の全面に層間絶縁膜１５１を形成する。その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図４５の半導体装置が製造される。
（２）第４実施形態の効果
最後に、第４実施形態の効果について説明する。
以上のように、本実施形態では、各ナノワイヤ４０１の周りをゲート絶縁膜１３１とゲート電極１３２が取り囲むゲートアラウンド構造のナノワイヤＦＥＴを形成する。よって、本実施形態によれば、第３実施形態やその変形例よりもさらに短チャネル効果の抑制効果が良好なナノワイヤＦＥＴを提供することが可能となる。
また、本実施形態では、図４５（ｃ）に示すように、積層されたナノワイヤ４０１間の隙間に層間絶縁膜１５１が埋め込まれるため、層間絶縁膜１５１からナノワイヤ４０１に上下方向に印加される応力が、ナノワイヤ４０１間の隙間に層間絶縁膜１５１がない場合と比べて増加する。その結果、層間絶縁膜１５１からの膜応力をより効果的にチャネルに印加して、チャネル移動度を向上させることが可能となる。
（第５実施形態）
図５５は、第５実施形態の半導体装置の構造を示す断面図である。図５５(ａ)、図５５(ｂ)はそれぞれ、上述のＩ−Ｉ’線、Ｊ−Ｊ’線に沿った断面図に相当する。また、図５５(ｃ)は、フィン１１１をＸ方向に垂直な断面で切断した断面図に相当する。
本実施形態の半導体装置は、おおむね第２実施形態の半導体装置と同一の構造を有している。ただし、本実施形態では、各フィン１１１内において、ＳｉＧｅ層２０１のフィン延伸方向（Ｙ方向）に垂直な側面が、Ｓｉ層２０２のフィン延伸方向に垂直な断面に対し後退している（図５５(ｃ)参照）。そして、各フィン１１１内では、ＳｉＧｅ層２０１層が後退している領域に、層間絶縁膜１５１が埋め込まれている。
図５５(ｃ)に示す符号Ｌ1〜Ｌ3は、ＳｉＧｅ層２０１のＹ方向の長さを示す。本実施形態では、ＳｉＧｅ層２０１の上記側面の後退量は、ＳｉＧｅ層２０１が位置する高さに応じて変化するように設定されている。具体的には、後退量は、ＳｉＧｅ層２０１の位置が高くなるほど大きくなるように設定されている。その結果、長さＬ1〜Ｌ3は、Ｌ1≧Ｌ2≧Ｌ3（ただしＬ1＝Ｌ2＝Ｌ3は除く）となっている。図５５(ｃ)には、その一例として、Ｌ1＞Ｌ2＞Ｌ3となるように形成されたＳｉＧｅ層２０１が示されている。
前述したように、ポリシラザンから形成したシリコン酸化膜を層間絶縁膜１５１に使用する場合、Ｄ1=Ｄ2=Ｄ3ならば、上記のＳｉＧｅ後退量が大きい領域ほど、層間絶縁膜１５１の膜収縮応力が大きくなり、フィン１１１に対しＺ方向の圧縮応力を印加する効果がある。よって、本実施形態によれば、Ｓｉ層２０２間の間隔をＤ1≧Ｄ2≧Ｄ3とし、かつ、上述のＳｉＧｅ後退量をＬ1≦Ｌ2≦Ｌ3とすることで、ｎ型のフィンＦＥＴの（１１０）側面チャネル領域の電子移動度をさらに向上させることができる。この場合、最上層のＳｉＧｅ層２０１の後退量は、０としてもよい（すなわち、Ｌ3＝フィン長さ）。
同様に、ポリシラザンから形成したシリコン酸化膜を層間絶縁膜１５１に使用する場合で、フィンＦＥＴがｐＦＥＴである場合には、Ｓｉ層２０２間の間隔をＤ1≦Ｄ2≦Ｄ3とし、かつ、上述のＳｉＧｅ後退量をＬ1≧Ｌ2≧Ｌ3とすることで、ｐ型のフィンＦＥＴの（１１０）側面チャネル領域のホール移動度をさらに向上させることができる。この場合、最下層のＳｉＧｅ層２０１の後退量は、０としてもよい（すなわち、Ｌ1＝フィン長さ）。
また、本実施形態では、Ｓｉ層２０２間の間隔がすべて同じ（Ｄ1＝Ｄ2＝Ｄ3）であってもよく、その場合にはＬ1≦Ｌ2≦Ｌ3またはＬ1≧Ｌ2≧Ｌ3とすることで、フィン１１１に対しＺ方向の応力を印加することができる。
（１）第５実施形態の半導体装置の製造方法
次に、図５６〜図５８を参照し、第５実施形態の半導体装置の製造方法を説明する。
図５６〜図５８は、第５実施形態の半導体装置の製造方法を示す断面図である。図５６(ａ)〜図５８(ｃ)は、フィン１１１をＸ方向に垂直な断面で切断した断面図に相当する。
まず、図３４〜図３７の工程と、Ｓ／Ｄ拡散層１１３の形成工程により、半導体基板１０１上に、第２実施形態と同様の構造を形成する（図５６(ａ)）。次に、図５６(ｂ)に示すように、半導体基板１０１上の全面に、ＳｉＧｅ層２０１の側面の後退処理に利用するための絶縁膜５０１を堆積する。その結果、フィン１１１が絶縁膜５０１で覆われる。絶縁膜５０１は、例えばＴＥＯＳ膜またはＰＳＺ膜である。
次に、図５６(ｃ)に示すように、ウェットエッチングまたは等方性ドライエッチングにより、絶縁膜５０１の上面の高さが低くなるよう、絶縁膜５０１の上面を後退させる。その結果、１つ目のＳｉＧｅ層２０１が露出する。次に、図５７(ａ)に示すように、選択的エッチングにより、このＳｉＧｅ層２０１の側面を後退させる。
次に、図５７(ｂ)に示すように、ウェットエッチングまたは等方性ドライエッチングにより、絶縁膜５０１の上面の高さが低くなるよう、絶縁膜５０１の上面を後退させる。その結果、１つ目のＳｉＧｅ層２０１に加えて、２つ目のＳｉＧｅ層２０１が露出する。次に、図５７(ｃ)に示すように、選択的エッチングにより、これらＳｉＧｅ層２０１の側面を後退させる。
次に、図５８(ａ)に示すように、ウェットエッチングまたは等方性ドライエッチングにより、絶縁膜５０１を除去する。その結果、１つ目と２つ目のＳｉＧｅ層２０１に加えて、３つ目のＳｉＧｅ層２０１が露出する。次に、図５８(ｂ)に示すように、選択的エッチングにより、これらＳｉＧｅ層２０１の側面を後退させる。その結果、長さＬ1〜Ｌ3を有するＳｉＧｅ層２０１が形成される。
このように、本実施形態では、絶縁膜５０１の上面を後退させる処理と、１つ以上のＳｉＧｅ層２０１の側面を後退させる処理を、交互に繰り返し実行する。その結果、ＳｉＧｅ層２０１が位置する高さに応じて側面の後退量が変化する複数のＳｉＧｅ層２０１が形成される。
次に、図５８(ｃ)に示すように、Ｓ／Ｄ拡散層１１３の表面にシリサイド層１４２を形成した後、半導体基板１０１上の全面に層間絶縁膜１５１を形成する。その後、本実施形態では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する処理を行う。こうして、図５５の半導体装置が製造される。
なお、本実施形態では、Ｌ1≦Ｌ2≦Ｌ3となるようＳｉＧｅ層２０１を加工してもよい。このような加工は例えば、ＳｉＧｅ層２０１中のＧｅ濃度を、最上層のＧｅ濃度＜中位層のＧｅ濃度＜最下層のＧｅ濃度と設定しておくことで実現可能である。
また、図５６(ａ)の構造の形成後にすぐに、３つのＳｉＧｅ層２０１の後退処理を同時に行うことでも、Ｌ1〜Ｌ3の大小関係をＬ1≦Ｌ2≦Ｌ3またはＬ1≧Ｌ2≧Ｌ3にすることが可能である。これは、ＳｉＧｅ層２０１の後退処理でのＳｉＧｅのエッチング速度が、ＳｉＧｅ層２０１中のＧｅ濃度やＳｉＧｅ膜厚に依存することを利用するものである。具体的には、Ｇｅ濃度がすべてのＳｉＧｅ層２０１で均一な場合、ＳｉＧｅ膜厚が薄いほどＳｉＧｅのエッチング速度が遅くなり、Ｄ1≧Ｄ2≧Ｄ3の場合にはＬ1≦Ｌ2≦Ｌ3となる。また、ＳｉＧｅ層２０１中のＧｅ濃度が、最上層のＧｅ濃度＜中位層のＧｅ濃度＜最下層のＧｅ濃度である場合、Ｄ1≧Ｄ2≧Ｄ3の場合にはやはりＬ1≦Ｌ2≦Ｌ3となる。同様にしてＬ1≧Ｌ2≧Ｌ3とすることもでき、このようなプロセスを用いることでＬ1〜Ｌ3の大小関係を形成する工程を大幅に短縮することが可能となる。
（２）第５実施形態の効果
最後に、第５実施形態の効果について説明する。
以上のように、本実施形態では、ＳｉＧｅ層２０１の上記側面の後退量を、ＳｉＧｅ層２０１が位置する高さに応じて変化するように調整することで、間隔Ｄ1〜Ｄ3を調整する場合と同様に、フィンＦＥＴ内のチャネル領域のキャリア移動度を向上させることが可能となる。
本実施形態では、積層したＳｉ層２０２の隙間にも層間絶縁膜１５１を埋め込むことで、層間絶縁膜１５１からＳｉ層２０２に上下方向に印加される応力が、Ｓｉ層２０２の隙間に層間絶縁膜１５１が埋め込まれていない場合と比べて増加する。このため、層間絶縁膜１５１からの膜応力をより効果的にチャネルに印加してチャネル移動度を向上させることが可能となる。
以上、第１から第５実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
１０１：半導体基板、１０２：素子分離絶縁膜、１１１：フィン、
１１２：パンチスルーストッパ拡散層、１１３：ソース／ドレイン拡散層、
１２１：ハードマスク層、１３１：ゲート絶縁膜、１３２：ゲート電極、
１３３：キャップ層、１３４：側壁絶縁膜、
１４１：エピタキシャル層、１４２：シリサイド層、
１５１：層間絶縁膜、１６１：絶縁膜、１６２：保護膜、１６３：保護膜、
２０１：ＳｉＧｅ層、２０２：Ｓｉ層、
３０１：絶縁膜、３０２：パッド部、３０３：ＳｉＧｅ残存領域、
４０１：ナノワイヤ、５０１：絶縁膜

Claims (14)

  1. 半導体基板と、
    前記半導体基板の表面に形成され、（１１０）面である側面を有するフィンと、
    前記フィンの側面に形成されたゲート絶縁膜と、
    前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、
    前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層と、
    前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備え、
    前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間の位置が高くなるほど狭くなるまたは広くなり、
    前記層間絶縁膜は、前記フィンに対し、前記フィン高さ方向の圧縮応力または引張応力印加する、半導体装置。
  2. 半導体基板と、
    前記半導体基板の表面に形成されたフィンと、
    前記フィンの側面に形成されたゲート絶縁膜と、
    前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、
    前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層と、
    前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備え、
    前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに応じて変化する、半導体装置。
  3. 前記フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間の位置が高くなるほど狭くなるまたは広くなる、請求項２に記載の半導体装置。
  4. 前記フィンの側面は、（１１０）面である、請求項２または３に記載の半導体装置。
  5. 前記層間絶縁膜は、前記フィンに対し、前記フィン高さ方向の圧縮応力または引張応力印加する、請求項２から４のいずれか１項に記載の半導体装置。
  6. 半導体基板と、
    前記半導体基板の表面に形成され、第１材料で形成された１層以上の第１の層と、前記第１材料と異なる第２材料で形成された１層以上の第２の層とを交互に含むフィンと、
    前記フィンの側面に形成されたゲート絶縁膜と、
    前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、
    個々の前記第２の層の側面に形成された複数のエピタキシャル層と、
    前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備え、
    フィン高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに応じて変化する、半導体装置。
  7. 前記第１材料は、第１の半導体材料であり、前記第２材料は、前記第１の半導体材料と異なる第２の半導体材料である、請求項６に記載の半導体装置。
  8. さらに、個々の前記第１の層の側面に形成された複数のエピタキシャル層を備える、請求項７に記載の半導体装置。
  9. 前記フィン内において、前記第１の層の側面は、前記第２の層の側面に対し後退している、請求項７に記載の半導体装置。
  10. 前記フィン内において、前記第１の層の側面が後退している領域に、絶縁膜が埋め込まれている、請求項９に記載の半導体装置。
  11. 前記第１材料は絶縁材料であり、前記第２材料は半導体材料である、請求項６に記載の半導体装置。
  12. 前記フィン内において、前記第１の層のフィン延伸方向に垂直な側面は、前記第２の層のフィン延伸方向に垂直な側面に対し後退しており、
    前記フィン内において、前記第１の層の前記側面が後退している領域に、前記層間絶縁膜が埋め込まれており、
    前記第１の層の前記側面の後退量は、前記第１の層が位置する高さに応じて変化する、請求項６に記載の半導体装置。
  13. 半導体基板と、
    前記半導体基板上に、互いに離間して積層された複数本のワイヤ層と、
    個々の前記ワイヤ層の上面、下面、および側面に形成された複数のゲート絶縁膜と、
    前記複数本のワイヤ層の上面、下面、および側面に、前記複数のゲート絶縁膜を介して形成されたゲート電極と、
    個々の前記ワイヤ層の側面に形成された複数のエピタキシャル層と、
    前記半導体基板上に前記複数本のワイヤ層を覆うように形成され、前記ワイヤ層と前記エピタキシャル層とに応力を印加する層間絶縁膜とを備え、
    高さ方向に隣接する前記エピタキシャル層間の隙間の間隔と、最下層の前記エピタキシャル層と前記層間絶縁膜の底面との間の隙間の間隔は、前記隙間が位置する高さに応じて変化する、半導体装置。
  14. 半導体基板と、
    前記半導体基板の表面に形成され、第１材料で形成された１層以上の第１の層と、前記第１材料と異なる第２材料で形成された１層以上の第２の層とを交互に含むフィンと、
    前記フィンの側面に形成されたゲート絶縁膜と、
    前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極と、
    個々の前記第２の層の側面に形成された複数のエピタキシャル層と、
    前記半導体基板上に前記フィンを覆うように形成され、前記フィンと前記エピタキシャル層とに応力を印加する層間絶縁膜とを備え、
    前記フィン内において、前記第１の層のフィン延伸方向に垂直な側面は、前記第２の層のフィン延伸方向に垂直な側面に対し後退しており、
    前記フィン内において、前記第１の層の前記側面が後退している領域に、前記層間絶縁膜が埋め込まれており、
    前記第１の層の前記側面の後退量は、前記第１の層が位置する高さに応じて変化する、半導体装置。
JP2012054541A 2012-03-12 2012-03-12 半導体装置 Active JP5580355B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012054541A JP5580355B2 (ja) 2012-03-12 2012-03-12 半導体装置
US13/599,613 US9024364B2 (en) 2012-03-12 2012-08-30 Fin-FET with mechanical stress of the fin perpendicular to the substrate direction
US14/664,985 US9252277B2 (en) 2012-03-12 2015-03-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012054541A JP5580355B2 (ja) 2012-03-12 2012-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2013191596A JP2013191596A (ja) 2013-09-26
JP5580355B2 true JP5580355B2 (ja) 2014-08-27

Family

ID=49113306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054541A Active JP5580355B2 (ja) 2012-03-12 2012-03-12 半導体装置

Country Status (2)

Country Link
US (2) US9024364B2 (ja)
JP (1) JP5580355B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
DE112013006642T5 (de) * 2013-03-14 2015-11-05 Intel Corporation Leckageverringerungsstrukturen für Nanodraht-Transistoren
US9171843B2 (en) * 2013-08-02 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
KR20150020848A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 동작 전류가 개선된 수직 채널 pmos 트랜지스터, 이를 포함하는 저항 변화 메모리 장치 및 pmos 트랜지스터의 제조방법
US9324841B2 (en) * 2013-10-09 2016-04-26 Globalfoundries Inc. Methods for preventing oxidation damage during FinFET fabrication
US9142676B2 (en) * 2013-12-30 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor liner of semiconductor device
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US10134759B2 (en) * 2014-02-18 2018-11-20 Stmicroelectronics, Inc. Semiconductor device including groups of nanowires of different semiconductor materials and related methods
US9219154B1 (en) 2014-07-15 2015-12-22 International Business Machines Corporation Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
US10199502B2 (en) 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
US9343529B2 (en) * 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
FR3025654B1 (fr) * 2014-09-10 2016-12-23 Commissariat Energie Atomique Transistor finfet comportant des portions de sige d'orientation cristalline [111]
JP6350217B2 (ja) * 2014-10-29 2018-07-04 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9761723B2 (en) * 2015-01-08 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of finFET device
US9847333B2 (en) * 2015-03-09 2017-12-19 Globalfoundries Inc. Reducing risk of punch-through in FinFET semiconductor structure
US9577099B2 (en) * 2015-03-09 2017-02-21 Globalfoundries Inc. Diamond shaped source drain epitaxy with underlying buffer layer
US9349860B1 (en) 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
US9306001B1 (en) 2015-04-14 2016-04-05 International Business Machines Corporation Uniformly doped leakage current stopper to counter under channel leakage currents in bulk FinFET devices
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
WO2017003410A1 (en) * 2015-06-27 2017-01-05 Intel Corporation Integration method for finfet with tightly controlled multiple fin heights
US9818872B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US10032678B2 (en) 2015-10-15 2018-07-24 Qualcomm Incorporated Nanowire channel structures of continuously stacked nanowires for complementary metal oxide semiconductor (CMOS) devices
US9502561B1 (en) * 2015-10-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10084090B2 (en) * 2015-11-09 2018-09-25 International Business Machines Corporation Method and structure of stacked FinFET
US9496400B1 (en) 2015-12-29 2016-11-15 International Business Machines Corporation FinFET with stacked faceted S/D epitaxy for improved contact resistance
US9899269B2 (en) * 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
US9614040B1 (en) 2016-02-02 2017-04-04 International Business Machines Corporation Strained silicon germanium fin with block source/drain epitaxy and improved overlay capacitance
US9484267B1 (en) 2016-02-04 2016-11-01 International Business Machines Corporation Stacked nanowire devices
KR102400361B1 (ko) 2016-03-18 2022-05-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10770593B2 (en) * 2016-04-01 2020-09-08 Intel Corporation Beaded fin transistor
US9735269B1 (en) * 2016-05-06 2017-08-15 International Business Machines Corporation Integrated strained stacked nanosheet FET
KR102527382B1 (ko) 2016-06-21 2023-04-28 삼성전자주식회사 반도체 소자
US10236362B2 (en) 2016-06-30 2019-03-19 International Business Machines Corporation Nanowire FET including nanowire channel spacers
US10833076B2 (en) * 2016-09-30 2020-11-10 Intel Corporation Integrated circuit devices with non-collapsed fins and methods of treating the fins to prevent fin collapse
US9978678B1 (en) * 2017-02-02 2018-05-22 International Business Machines Corporation Vertically integrated nanosheet fuse
US11018243B2 (en) * 2017-04-27 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10535780B2 (en) * 2017-05-08 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including an epitaxial layer wrapping around the nanowires
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US10741671B2 (en) 2017-11-28 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device
CN108878422B (zh) * 2018-05-23 2021-01-22 中国科学院微电子研究所 包括纳米线的器件与其制作方法
CN110600546B (zh) 2018-06-13 2022-12-06 联华电子股份有限公司 纳米管晶体管结构和纳米管反相器结构
US11367783B2 (en) 2018-08-17 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
US11101360B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN112309860B (zh) * 2019-07-30 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11404587B2 (en) * 2019-10-30 2022-08-02 Mediatek Inc. Semiconductor structure
CN111710718B (zh) * 2020-05-12 2023-07-14 中国科学院微电子研究所 一种环栅半导体器件及制作方法、电子设备
CN111710716B (zh) * 2020-05-12 2023-07-14 中国科学院微电子研究所 一种鳍状半导体器件及其制作方法、电子设备
CN111710717B (zh) * 2020-05-12 2024-02-13 中国科学院微电子研究所 一种半导体器件及其制作方法、电子设备
WO2022250820A1 (en) * 2021-05-28 2022-12-01 Applied Materials, Inc. Void-free contact trench fill in gate-all-around fet archtecture
JP2023110192A (ja) * 2022-01-28 2023-08-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793808B2 (ja) * 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
KR100618852B1 (ko) * 2004-07-27 2006-09-01 삼성전자주식회사 높은 동작 전류를 갖는 반도체 소자
JP4921755B2 (ja) 2005-09-16 2012-04-25 株式会社東芝 半導体装置
JP2007207837A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007242737A (ja) 2006-03-06 2007-09-20 Toshiba Corp 半導体装置
US7407847B2 (en) * 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
JP4960007B2 (ja) * 2006-04-26 2012-06-27 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
JP4455632B2 (ja) 2007-09-10 2010-04-21 株式会社東芝 半導体装置
JP5193583B2 (ja) 2007-12-17 2013-05-08 株式会社東芝 フィン型トランジスタ
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP5285947B2 (ja) * 2008-04-11 2013-09-11 株式会社東芝 半導体装置、およびその製造方法
JP2010034470A (ja) 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置
JP2010118621A (ja) 2008-11-14 2010-05-27 Nec Electronics Corp 半導体装置及びその製造方法
JP4724231B2 (ja) * 2009-01-29 2011-07-13 株式会社東芝 半導体装置およびその製造方法
JP5305969B2 (ja) 2009-02-17 2013-10-02 株式会社東芝 半導体装置
JP2011029503A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置
US9312179B2 (en) 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
JP2013069885A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置およびその製造方法
US8723236B2 (en) * 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US10535735B2 (en) * 2012-06-29 2020-01-14 Intel Corporation Contact resistance reduced P-MOS transistors employing Ge-rich contact layer

Also Published As

Publication number Publication date
JP2013191596A (ja) 2013-09-26
US20130234215A1 (en) 2013-09-12
US9024364B2 (en) 2015-05-05
US20150194528A1 (en) 2015-07-09
US9252277B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP5580355B2 (ja) 半導体装置
US10998425B2 (en) FinFET structure and method for fabricating the same
US9716091B2 (en) Fin field effect transistor
US8946034B2 (en) Strained semiconductor device and method of making the same
CN106033757B (zh) 具有抗穿通层的高迁移率器件及其形成方法
US10510890B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US20130075797A1 (en) Semiconductor device and method of manufacturing the same
KR101388347B1 (ko) 고유전율 금속 게이트 장치를 위한 콘택
JP5107680B2 (ja) 半導体装置
CN107039435B (zh) 鳍式场效应晶体管结构及其制造方法
JP2010192588A (ja) 半導体装置およびその製造方法
US20150364574A1 (en) Semiconductor devices and methods of manufacturing the same
US10199392B2 (en) FinFET device having a partially dielectric isolated fin structure
US10847634B2 (en) Field effect transistor and method of forming the same
JP2013235880A (ja) 半導体装置とその製造方法
TW201901964A (zh) 半導體裝置及其製程
US9184291B2 (en) FinFET device and method of forming fin in the same
JP2013045953A (ja) 半導体装置およびその製造方法
KR20100074422A (ko) 반도체 소자 및 그의 제조 방법
WO2007010600A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140710

R151 Written notification of patent or utility model registration

Ref document number: 5580355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250